JPH0358261A - アービタ回路 - Google Patents
アービタ回路Info
- Publication number
- JPH0358261A JPH0358261A JP19550189A JP19550189A JPH0358261A JP H0358261 A JPH0358261 A JP H0358261A JP 19550189 A JP19550189 A JP 19550189A JP 19550189 A JP19550189 A JP 19550189A JP H0358261 A JPH0358261 A JP H0358261A
- Authority
- JP
- Japan
- Prior art keywords
- request
- arbiter circuit
- signal
- circuit
- priority order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 10
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アービタ回路に関する。
従来のアービタ回路は、複数のアービタ回路へのリクエ
スト信号に対して、優先順序の決定を行なってから、ア
ービタ回路からのリクエスト信号を出力していたため、
優先順序の決定の間、アービタ回路からのリクエスト信
号が出力されなかった。
スト信号に対して、優先順序の決定を行なってから、ア
ービタ回路からのリクエスト信号を出力していたため、
優先順序の決定の間、アービタ回路からのリクエスト信
号が出力されなかった。
上述した従来のアービタ回路は、優先順序力選択を行な
った後アービタ回路からリクエスト信号が出力されてい
るので、優先順序の選択を行なう分だけ、アービタ回路
へのリクエスト信号が入力されてからアービタ回路から
のリクエスト信号が出力されるまで遅くなる。すなわち
アービタ回路へのアクノリッヂ信号の入力、アービタ回
路からのアクノリッヂ信号の出力が遅くなるという欠点
がある。
った後アービタ回路からリクエスト信号が出力されてい
るので、優先順序の選択を行なう分だけ、アービタ回路
へのリクエスト信号が入力されてからアービタ回路から
のリクエスト信号が出力されるまで遅くなる。すなわち
アービタ回路へのアクノリッヂ信号の入力、アービタ回
路からのアクノリッヂ信号の出力が遅くなるという欠点
がある。
本発明のアービタ回路は、複数の入力リクエスト信号よ
りアービタ回路からのリクエストの信号を生戒するリク
エスト信号生成部と、入力リクエストに対して優先順序
を決定する優先順序選択回路と、優先選択回路からの選
択情報と入力アクノリヂ信号によりアービタ回路からの
アクノリッヂ信号を生成するアクノリッヂ信号生戊部と
を含んで構成される。
りアービタ回路からのリクエストの信号を生戒するリク
エスト信号生成部と、入力リクエストに対して優先順序
を決定する優先順序選択回路と、優先選択回路からの選
択情報と入力アクノリヂ信号によりアービタ回路からの
アクノリッヂ信号を生成するアクノリッヂ信号生戊部と
を含んで構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示す回路図である。
リクエスト信号生戊部３は、アービタ回路へのリクエス
ト信号が入力されるとアービタ回路からのリクエスト信
号を出力する。
ト信号が入力されるとアービタ回路からのリクエスト信
号を出力する。
優先順序選択回路４はアービタへのリクエスト信号の中
からその優先順序を決定し、選択情報信号線１２で優先
順序を伝える。アクノリッヂ信号生成部１３は、アービ
タ回路へのアクノリッヂ信号が入力されると優先と決定
されたリクエスト信号に対してアービタ回路からのアク
ノリッヂ信号を出力する。
からその優先順序を決定し、選択情報信号線１２で優先
順序を伝える。アクノリッヂ信号生成部１３は、アービ
タ回路へのアクノリッヂ信号が入力されると優先と決定
されたリクエスト信号に対してアービタ回路からのアク
ノリッヂ信号を出力する。
今、第１図のアービタ回路にアービタ回路へのリクエス
ト信号ＲＥＱＡＩ、ＲＥＱＢ２が入力されたとすると、
リクエスト信号生成部３により、アービタ回路からのリ
クエスト信号ＲＥＱ９が出力される。
ト信号ＲＥＱＡＩ、ＲＥＱＢ２が入力されたとすると、
リクエスト信号生成部３により、アービタ回路からのリ
クエスト信号ＲＥＱ９が出力される。
一方、これらのリクエスト信号ＲＥＱＡＩ，ＲＥＱＢ２
は優先順序選択回路４においてフリップフロップ１０、
フリップフロップ１１に入力され夕ロックの立上がりま
たは立下がりで優先順序が決定される。
は優先順序選択回路４においてフリップフロップ１０、
フリップフロップ１１に入力され夕ロックの立上がりま
たは立下がりで優先順序が決定される。
この時、フリップフロップ１０においてリクエスト信号
ＲＥＱＡ１がサンプルされたとするとフリップフロップ
１０からの選択情報信号線１２が有効となり、リクエス
トＢＭ止信号線８とリクエストＢ禁止ゲート６によりフ
リップフロツプ１１からの選択情報信号＃ｉｌ２が無効
となる。
ＲＥＱＡ１がサンプルされたとするとフリップフロップ
１０からの選択情報信号線１２が有効となり、リクエス
トＢＭ止信号線８とリクエストＢ禁止ゲート６によりフ
リップフロツプ１１からの選択情報信号＃ｉｌ２が無効
となる。
すなわちＲＥＱＡＩが優先と決定されたことになる。そ
して、アービタ回路へのアク，ノリッヂ信号ＡＣＫ１６
が入力され５ると優先順序選択回路４のフリップフロッ
プ１０からの選択情報信号線１２とによって、アクノリ
ッヂ信号生成部１３よりリクエスト信号ＲＥＱＡＩに対
してアービタ回路からのアクノリッヂ信号ＡＣＫＡ１４
が出力される。
して、アービタ回路へのアク，ノリッヂ信号ＡＣＫ１６
が入力され５ると優先順序選択回路４のフリップフロッ
プ１０からの選択情報信号線１２とによって、アクノリ
ッヂ信号生成部１３よりリクエスト信号ＲＥＱＡＩに対
してアービタ回路からのアクノリッヂ信号ＡＣＫＡ１４
が出力される。
以上説明したように本発明は、アービタ回路へのリクエ
スト信号の入力によりアービタ回路からのリクエスト信
号を出力するリクエスト信号生成部が、優先順序選択回
路とは別のため、アービタ回路へのリクエスト信号が入
力されるとただちにアービタ回路からのリクエスト信号
が出力される。
スト信号の入力によりアービタ回路からのリクエスト信
号を出力するリクエスト信号生成部が、優先順序選択回
路とは別のため、アービタ回路へのリクエスト信号が入
力されるとただちにアービタ回路からのリクエスト信号
が出力される。
一方、優先順序選択回路は、アービタ回路ヘリクエスト
信号が入力されると優先順序の決定を開始し、アービタ
回路へアクノリッヂ信号が入力されることによりアクノ
リッヂ信号生成部によりアービタ回路からアクノリッヂ
信号を出力する。
信号が入力されると優先順序の決定を開始し、アービタ
回路へアクノリッヂ信号が入力されることによりアクノ
リッヂ信号生成部によりアービタ回路からアクノリッヂ
信号を出力する。
故に、アービタ回路からのリクエスト信号が優先順序選
択の時間を待つことなく出力される分だけアービタ回路
へのアクノリッヂ信号が返ってくるのが早くなるので、
アービタ回路にリクエスト信号が入力されてから、アー
ビタ回路からアクノリッヂ信号を出力するまでの時間が
短縮できる効果がある。
択の時間を待つことなく出力される分だけアービタ回路
へのアクノリッヂ信号が返ってくるのが早くなるので、
アービタ回路にリクエスト信号が入力されてから、アー
ビタ回路からアクノリッヂ信号を出力するまでの時間が
短縮できる効果がある。
第１図は本発明の一実施例を示す回路図である。
１．２・・・リクエスト信号、３・・・リクエスト信号
生成部、４・・・優先順序選択回路、５・・・リクエス
トＡ禁止ゲート、６・・・リクエストＢ禁止ゲート、７
・・・リクエストＡＭ止信号線、８・・・リクエストＢ
禁止信号線、９・・・リクエスト信号、１０．１１・・
・フリップフロツプ、１２・・・選択情報信号線、１３
・・アクノリッヂ信号生成部、１４〜１６・・・アクノ
リッヂ信号。
生成部、４・・・優先順序選択回路、５・・・リクエス
トＡ禁止ゲート、６・・・リクエストＢ禁止ゲート、７
・・・リクエストＡＭ止信号線、８・・・リクエストＢ
禁止信号線、９・・・リクエスト信号、１０．１１・・
・フリップフロツプ、１２・・・選択情報信号線、１３
・・アクノリッヂ信号生成部、１４〜１６・・・アクノ
リッヂ信号。
Claims (1)
- 多段接続されたアービタ回路において、複数のリクエス
ト信号のいづれか１つでもアクティブになつた場合に次
段のアービタ回路へのリクエスト信号を生成するリクエ
スト信号生成部と、前記入力リクエスト信号に対するア
ービタ内での優先順序を決定する優先順序回路と、次段
のアービタ回路からのアクノリッヂ信号と前記優先順序
選択回路での選択情報とにより入力リクエスト信号に対
するアクノリッヂ信号を生成するアクノリッヂ信号生成
部とを有することを特徴とするアービタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19550189A JPH0358261A (ja) | 1989-07-27 | 1989-07-27 | アービタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19550189A JPH0358261A (ja) | 1989-07-27 | 1989-07-27 | アービタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0358261A true JPH0358261A (ja) | 1991-03-13 |
Family
ID=16342136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19550189A Pending JPH0358261A (ja) | 1989-07-27 | 1989-07-27 | アービタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0358261A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PL422480A1 (pl) * | 2017-08-08 | 2019-02-11 | Politechnika Warszawska | Metastabilnościowy generator losowy |
| PL422479A1 (pl) * | 2017-08-08 | 2019-02-11 | Politechnika Warszawska | Metastabilnościowy generator losowy |
| PL422478A1 (pl) * | 2017-08-08 | 2019-02-11 | Politechnika Warszawska | Arbiter |
-
1989
- 1989-07-27 JP JP19550189A patent/JPH0358261A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| PL422480A1 (pl) * | 2017-08-08 | 2019-02-11 | Politechnika Warszawska | Metastabilnościowy generator losowy |
| PL422479A1 (pl) * | 2017-08-08 | 2019-02-11 | Politechnika Warszawska | Metastabilnościowy generator losowy |
| PL422478A1 (pl) * | 2017-08-08 | 2019-02-11 | Politechnika Warszawska | Arbiter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274785A (en) | Round robin arbiter circuit apparatus | |
| EP0242879A2 (en) | Data processor with wait control allowing high speed access | |
| JPH01134558A (ja) | アービタ回路 | |
| JPH0358261A (ja) | アービタ回路 | |
| US8689218B1 (en) | Method for sharing a resource and circuit making use of same | |
| JPH04239816A (ja) | 双方向入出力信号分離回路 | |
| US8543750B1 (en) | Method for sharing a resource and circuit making use of same | |
| JP3072168B2 (ja) | メモリ動作調停回路 | |
| JPH0429104B2 (ja) | ||
| KR900000606B1 (ko) | 라운드-로빈 방식에 의한 우선처리 회로 | |
| JP2666529B2 (ja) | 雑音除去回路 | |
| JPH11273380A (ja) | Ｌｓｉ動作モード設定信号取り込み方法およびモード信号取り込み機能つきｌｓｉ | |
| JP4206627B2 (ja) | 調停回路 | |
| JPH07210496A (ja) | データ転送装置 | |
| JPS62187954A (ja) | バス制御回路 | |
| JPS61216515A (ja) | ゲ−トアレイ集積回路装置 | |
| JPH0660654A (ja) | 記憶装置 | |
| JPH0834421B2 (ja) | タイマ−回路 | |
| JPS601644B2 (ja) | タイミングパルス発生回路 | |
| JPH0644182A (ja) | 電子機器用バス裁定装置 | |
| JPH04367122A (ja) | パラレル／シリアル変換回路 | |
| JPH0651870A (ja) | リセット回路 | |
| JPS6313195A (ja) | 高速メモリ装置 | |
| JPH02153451A (ja) | バス制御方式 | |
| JPH04342052A (ja) | アービトレーション回路 |