JPH076156A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH076156A JPH076156A JP5143091A JP14309193A JPH076156A JP H076156 A JPH076156 A JP H076156A JP 5143091 A JP5143091 A JP 5143091A JP 14309193 A JP14309193 A JP 14309193A JP H076156 A JPH076156 A JP H076156A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- circuit
- digital value
- reference voltage
- trimming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009966 trimming Methods 0.000 claims abstract description 22
- 230000010355 oscillation Effects 0.000 claims abstract description 17
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Power Sources (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】
【目的】ＣＰＵにおける発振周波数またはクロック周波
数の変化に対応して、消費電力を適正レベルに抑制する
ことができるマイクロコンピュータを実現する。 【構成】本発明のマイクロコンピュータは、中央処理装
置として機能するＣＰＵ２と、ＣＰＵ２における外付け
発振子３の発振周波数の変化に対応して、当該ＣＰＵ２
より所定のアプリケーション・ソフトウェアを介して出
力される周波数情報を含むディジタル値を保持するトリ
ミング制御回路４と、前記トリミング制御回路４より出
力されるディジタル値を受けて、ＣＰＵ駆動電圧に対す
る基準電圧１０２を生成して出力するトリミング回路５
と、前記基準電圧５を受けて、当該基準電圧をベースと
して前記周波数情報に適合するＣＰＵ駆動電圧１０１を
生成して出力するレギュレータ回路１と、を少なくとも
備えることを構成される。
数の変化に対応して、消費電力を適正レベルに抑制する
ことができるマイクロコンピュータを実現する。 【構成】本発明のマイクロコンピュータは、中央処理装
置として機能するＣＰＵ２と、ＣＰＵ２における外付け
発振子３の発振周波数の変化に対応して、当該ＣＰＵ２
より所定のアプリケーション・ソフトウェアを介して出
力される周波数情報を含むディジタル値を保持するトリ
ミング制御回路４と、前記トリミング制御回路４より出
力されるディジタル値を受けて、ＣＰＵ駆動電圧に対す
る基準電圧１０２を生成して出力するトリミング回路５
と、前記基準電圧５を受けて、当該基準電圧をベースと
して前記周波数情報に適合するＣＰＵ駆動電圧１０１を
生成して出力するレギュレータ回路１と、を少なくとも
備えることを構成される。
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関する。
関する。
【０００２】
【従来の技術】従来のマイクロコンピュータは、図３に
示されるように、レギュレータ回路１と、外付け発振子
３が接続されているＣＰＵ２とを備えて構成されてい
る。レギュレータ回路１よりはＣＰＵ駆動電圧１０１が
出力されてＣＰＵ２に供給される。この場合、当該マイ
クロコンピュータにおいて、外付け発振子３の発振周波
数が可変である場合には、当該発振周波数の規格内にお
いて一番高い発振周波数でＣＰＵ２が駆動されるよう
に、レギュレータ回路１より出力されるＣＰＵ駆動電圧
１０１が設定され、且つ固定されている。
示されるように、レギュレータ回路１と、外付け発振子
３が接続されているＣＰＵ２とを備えて構成されてい
る。レギュレータ回路１よりはＣＰＵ駆動電圧１０１が
出力されてＣＰＵ２に供給される。この場合、当該マイ
クロコンピュータにおいて、外付け発振子３の発振周波
数が可変である場合には、当該発振周波数の規格内にお
いて一番高い発振周波数でＣＰＵ２が駆動されるよう
に、レギュレータ回路１より出力されるＣＰＵ駆動電圧
１０１が設定され、且つ固定されている。
【０００３】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、外付け発振子３の発振周波
数が可変できても、当該発振周波数の規格内において一
番高い周波数でＣＰＵ２を駆動することができるよう
に、レギュレータ回路１のＣＰＵ駆動電圧が固定されて
いるために、当該発振周波数規格内の低い発振周波数の
外付け発振子３を使用した場合には、ＣＰＵ駆動電圧１
０１のレベルがオーバーマージンとなり、これにより消
費電流が増大し、その抑制が困難となるという欠点があ
る。
ロコンピュータにおいては、外付け発振子３の発振周波
数が可変できても、当該発振周波数の規格内において一
番高い周波数でＣＰＵ２を駆動することができるよう
に、レギュレータ回路１のＣＰＵ駆動電圧が固定されて
いるために、当該発振周波数規格内の低い発振周波数の
外付け発振子３を使用した場合には、ＣＰＵ駆動電圧１
０１のレベルがオーバーマージンとなり、これにより消
費電流が増大し、その抑制が困難となるという欠点があ
る。
【０００４】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、中央処理装置として機能するＣＰＵと、前記
ＣＰＵにおける外付け発振子の発振周波数またはクロッ
ク周波数の変化に対応して、当該ＣＰＵより所定のアプ
リケーション・ソフトウェアを介して出力される周波数
情報を含むディジタル値を保持するトリミング制御回路
と、前記トリミング制御回路より出力されるディジタル
値を受けて、ＣＰＵ駆動電圧に対する基準電圧を生成し
て出力するトリミング回路と、前記基準電圧を受けて、
当該基準電圧をベースとして前記周波数情報に適合する
ＣＰＵ駆動電圧を生成して出力するレギュレータ回路
と、を少なくとも備えることを特徴としている。
ュータは、中央処理装置として機能するＣＰＵと、前記
ＣＰＵにおける外付け発振子の発振周波数またはクロッ
ク周波数の変化に対応して、当該ＣＰＵより所定のアプ
リケーション・ソフトウェアを介して出力される周波数
情報を含むディジタル値を保持するトリミング制御回路
と、前記トリミング制御回路より出力されるディジタル
値を受けて、ＣＰＵ駆動電圧に対する基準電圧を生成し
て出力するトリミング回路と、前記基準電圧を受けて、
当該基準電圧をベースとして前記周波数情報に適合する
ＣＰＵ駆動電圧を生成して出力するレギュレータ回路
と、を少なくとも備えることを特徴としている。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の第１の実施例を示すブロッ
ク図である。図１に示されるように、本実施例は、レギ
ュレータ回路１と、ＣＰＵ２と、外付け発振子３と、ト
リミング制御回路４と、トリミング回路５とを備えて構
成される。
ク図である。図１に示されるように、本実施例は、レギ
ュレータ回路１と、ＣＰＵ２と、外付け発振子３と、ト
リミング制御回路４と、トリミング回路５とを備えて構
成される。
【０００７】図１において、外付け発振子３の発振周波
数に対応して、ＣＰＵより出力される周波数情報を含む
ディジタル値がトリミング制御回路４に入力されて保持
される。トリミング制御回路４より出力される前記ディ
ジタル値は、トリミング回路５に入力され、当該ディジ
タル値に対応するＣＰＵ駆動電圧設定用の基準電圧１０
２が生成されて出力され、レギュレータ回路１に入力さ
れる。レギュレータ回路１においては、当該基準電圧を
基準値として、前記周波数情報により規制されるＣＰＵ
駆動電圧１０１が生成されて出力され、ＣＰＵ２に供給
される。
数に対応して、ＣＰＵより出力される周波数情報を含む
ディジタル値がトリミング制御回路４に入力されて保持
される。トリミング制御回路４より出力される前記ディ
ジタル値は、トリミング回路５に入力され、当該ディジ
タル値に対応するＣＰＵ駆動電圧設定用の基準電圧１０
２が生成されて出力され、レギュレータ回路１に入力さ
れる。レギュレータ回路１においては、当該基準電圧を
基準値として、前記周波数情報により規制されるＣＰＵ
駆動電圧１０１が生成されて出力され、ＣＰＵ２に供給
される。
【０００８】この場合、外付け発振子３の発振周波数
と、トリミング制御回路４より出力されるディジタル値
と、トリミング回路５より出力される基準電圧１０２と
の相互の関係を、所定の応用システム上において、アプ
リケーション・ソフトウェアを介して定義付けをしてお
くことにより、基準電圧１０２を介して生成されるＣＰ
Ｕ駆動電圧１０１は、ＣＰＵ２に接続される外付け発振
子３の発振周波数が変動する状態においても、当該外付
け発振子３の発振周波数に対して自動的に適合するＣＰ
Ｕ駆動電圧としてＣＰＵ２に供給される。即ち、アプリ
ケーション・ソフトウェア上の処理として、上述のよう
に、任意の発振周波数の発振子３に対して適合するＣＰ
Ｕ駆動電圧を生成してＣＰＵ２に印加することにより、
ＣＰＵ駆動電圧が、自動的に常時適正レベルに制御調整
される。
と、トリミング制御回路４より出力されるディジタル値
と、トリミング回路５より出力される基準電圧１０２と
の相互の関係を、所定の応用システム上において、アプ
リケーション・ソフトウェアを介して定義付けをしてお
くことにより、基準電圧１０２を介して生成されるＣＰ
Ｕ駆動電圧１０１は、ＣＰＵ２に接続される外付け発振
子３の発振周波数が変動する状態においても、当該外付
け発振子３の発振周波数に対して自動的に適合するＣＰ
Ｕ駆動電圧としてＣＰＵ２に供給される。即ち、アプリ
ケーション・ソフトウェア上の処理として、上述のよう
に、任意の発振周波数の発振子３に対して適合するＣＰ
Ｕ駆動電圧を生成してＣＰＵ２に印加することにより、
ＣＰＵ駆動電圧が、自動的に常時適正レベルに制御調整
される。
【０００９】次に、図２は、本発明の第２の実施例を示
すブロック図である。図２に示されるように、本実施例
は、レギュレータ回路１と、ＣＰＵ２と、トリミング制
御回路４と、トリミング回路５と、マイクロコンピュー
タ６とを備えて構成される。
すブロック図である。図２に示されるように、本実施例
は、レギュレータ回路１と、ＣＰＵ２と、トリミング制
御回路４と、トリミング回路５と、マイクロコンピュー
タ６とを備えて構成される。
【００１０】図１において、本実施例においては、前述
の第１の実施例とは異なり、ＣＰＵ２に対して外付け発
振子が接続されておらず、他のマイクロコンピュータ６
より基本クロック１０３が、ＣＰＵ２に対してカスケー
ド接続されて入力されており、また、当該基本クロック
の周波数と、所定の応用システム上において定義された
ディジタル値１０４の出力がＣＰＵ２に対して接続され
ており、ＣＰＵ２より当該ディジタル値１０４が読取ら
れる構成となっている。即ち、現時点において、他のマ
イクロコンピュータ６より送られてくるディジタル値１
０４が、ＣＰＵ２におけるアプリケーション・ソフトウ
ェアにより読取られて、トリミング制御回路４およびト
リミング回路５を介して、当該ディジタル値１０４に対
応する基準電圧１０２がトリミング回路５より出力さ
れ、レギュレータ回路１に入力される。レギュレータ回
路１においては、前記ディジタル値１０４に適合するＣ
ＰＵ駆動電圧１０１が出力される。
の第１の実施例とは異なり、ＣＰＵ２に対して外付け発
振子が接続されておらず、他のマイクロコンピュータ６
より基本クロック１０３が、ＣＰＵ２に対してカスケー
ド接続されて入力されており、また、当該基本クロック
の周波数と、所定の応用システム上において定義された
ディジタル値１０４の出力がＣＰＵ２に対して接続され
ており、ＣＰＵ２より当該ディジタル値１０４が読取ら
れる構成となっている。即ち、現時点において、他のマ
イクロコンピュータ６より送られてくるディジタル値１
０４が、ＣＰＵ２におけるアプリケーション・ソフトウ
ェアにより読取られて、トリミング制御回路４およびト
リミング回路５を介して、当該ディジタル値１０４に対
応する基準電圧１０２がトリミング回路５より出力さ
れ、レギュレータ回路１に入力される。レギュレータ回
路１においては、前記ディジタル値１０４に適合するＣ
ＰＵ駆動電圧１０１が出力される。
【００１１】
【発明の効果】以上説明したように、本発明は、レギュ
レータ回路より出力されるＣＰＵ駆動電圧が、所定のア
プリケーション・ソフトウェアを介して、ＣＰＵにおけ
る発振周波数またはクロック周波数の変化に対応して自
動的に制御調整されるために、前記発振周波数またはク
ロック周波数が変化する事態においても、消費電力を適
正レベルに抑制することができるという効果がある。
レータ回路より出力されるＣＰＵ駆動電圧が、所定のア
プリケーション・ソフトウェアを介して、ＣＰＵにおけ
る発振周波数またはクロック周波数の変化に対応して自
動的に制御調整されるために、前記発振周波数またはク
ロック周波数が変化する事態においても、消費電力を適
正レベルに抑制することができるという効果がある。
【図１】本発明の第１の実施例を示すブロック図であ
る。
る。
【図２】本発明の第２の実施例を示すブロック図であ
る。
る。
【図３】従来例を示すブロック図である。
１ レギュレータ回路 ２ ＣＰＵ ３ 外付け発振子 ４ トリミング制御回路 ５ トリミング回路 ６ マイクロコンピュータ
Claims (1)
- 【請求項１】 中央処理装置として機能するＣＰＵと、 前記ＣＰＵにおける外付け発振子の発振周波数またはク
ロック周波数の変化に対応して、当該ＣＰＵより所定の
アプリケーション・ソフトウェアを介して出力される周
波数情報を含むディジタル値を保持するトリミング制御
回路と、 前記トリミング制御回路より出力されるディジタル値を
受けて、ＣＰＵ駆動電圧に対する基準電圧を生成して出
力するトリミング回路と、 前記基準電圧を受けて、当該基準電圧をベースとして前
記周波数情報に適合するＣＰＵ駆動電圧を生成して出力
するレギュレータ回路と、 を少なくとも備えることを特徴とするマイクロコンピュ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143091A JPH076156A (ja) | 1993-06-15 | 1993-06-15 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5143091A JPH076156A (ja) | 1993-06-15 | 1993-06-15 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH076156A true JPH076156A (ja) | 1995-01-10 |
Family
ID=15330707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5143091A Pending JPH076156A (ja) | 1993-06-15 | 1993-06-15 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076156A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424184B1 (en) | 1996-09-25 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characteristics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input |
-
1993
- 1993-06-15 JP JP5143091A patent/JPH076156A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6424184B1 (en) | 1996-09-25 | 2002-07-23 | Matsushita Electric Industrial Co., Ltd. | Frequency-voltage conversion circuit, delay amount judgement circuit, system having frequency-voltage conversion circuit, method of adjusting input/output characteristics of frequency-voltage conversion circuit, and apparatus for automatically adjusting input |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5745774A (en) | Integrated circuit having software controllable internal clock generator and switch connecting batteries in series or parallel for power conservation | |
| JPH11150419A (ja) | 発振回路 | |
| US4864255A (en) | Oscillator capable of quickly supplying a stable oscillation signal | |
| US4964073A (en) | Portable data collecting and processing apparatus | |
| US7286023B2 (en) | Crystal oscillation circuit with frequency regulation | |
| JPH076156A (ja) | マイクロコンピュータ | |
| JP2575702B2 (ja) | シンセサイザ・チュ−ナ | |
| JP2002007988A (ja) | ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）カード | |
| JPS61285521A (ja) | 低消費電力形コンピユ−タ装置 | |
| JP2000076221A (ja) | 拡張された動作電圧範囲を有するプロセッサ | |
| JPH05303444A (ja) | クロック信号供給装置 | |
| JPH05113834A (ja) | デイジタル信号処理システム | |
| JPH08202372A (ja) | 圧電ブザーの音量制御方式 | |
| US5784475A (en) | Stable sound synthesizing circuit | |
| KR940005977B1 (ko) | 서브스텝 제어신호 발생회로 및 이를 가지는 스텝펄스 발생회로 | |
| JP3098480B2 (ja) | 電源回路 | |
| JP2002007987A (ja) | ＰＣ（ＰｅｒｓｏｎａｌＣｏｍｐｕｔｅｒ）カード | |
| JPH0573166A (ja) | コンピユータシステム | |
| JPH06102986A (ja) | マイクロコンピュータ回路 | |
| JPH0763146B2 (ja) | スタンバイ回路 | |
| JPH0449705Y2 (ja) | ||
| JPH0391015A (ja) | 半導体装置の内部回路動作速度制御回路 | |
| JPH06332566A (ja) | 同期式制御回路のクロック制御方式 | |
| JPH064173A (ja) | クロック信号供給方法 | |
| JPH07129272A (ja) | クロック速度制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000201 |