JPH05307422A - クロック切り換え回路 - Google Patents
クロック切り換え回路Info
- Publication number
- JPH05307422A JPH05307422A JP4137926A JP13792692A JPH05307422A JP H05307422 A JPH05307422 A JP H05307422A JP 4137926 A JP4137926 A JP 4137926A JP 13792692 A JP13792692 A JP 13792692A JP H05307422 A JPH05307422 A JP H05307422A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- power supply
- supply voltage
- frequency
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 電源電圧が低下して規格電圧以下の低電圧に
なった場合、システムクロックの周波数を低くすること
により、低電圧で動作する領域を広げ、誤動作を防ぐ。 【構成】 電源電圧１１を、コンパレータ１３（１）〜
１３（ｎ）により、基準電圧発生回路１２（１）〜１２
（ｎ）と比較してコンパレータ出力信号１４（１）〜１
４（ｎ）に変換する。マルチプレクサ７は、コンパレー
タ出力信号１４（１）〜１４（ｎ）に応じて、分周クロ
ック１６（１）〜１６（ｎ）を選択する。このようにし
て、電源電圧１１に応じた周波数のクロックを選択す
る。 【効果】 低電圧で動作する領域（マージン）を広げ、
誤動作がなくなる。
なった場合、システムクロックの周波数を低くすること
により、低電圧で動作する領域を広げ、誤動作を防ぐ。 【構成】 電源電圧１１を、コンパレータ１３（１）〜
１３（ｎ）により、基準電圧発生回路１２（１）〜１２
（ｎ）と比較してコンパレータ出力信号１４（１）〜１
４（ｎ）に変換する。マルチプレクサ７は、コンパレー
タ出力信号１４（１）〜１４（ｎ）に応じて、分周クロ
ック１６（１）〜１６（ｎ）を選択する。このようにし
て、電源電圧１１に応じた周波数のクロックを選択す
る。 【効果】 低電圧で動作する領域（マージン）を広げ、
誤動作がなくなる。
Description
【０００１】
【産業上の利用分野】この発明は、マイクロコンピュー
タに関し、特に、マイクロコンピュータにシステムクロ
ックを供給するクロック切り換えに関するものである。
タに関し、特に、マイクロコンピュータにシステムクロ
ックを供給するクロック切り換えに関するものである。
【０００２】
【従来の技術】図４は、例えば、レジスタ制御によるク
ロックを選択する従来のクロック切り換え回路を示すブ
ロック図である。図４において、１ａ，１ｂはクロック
入力端子、２ａ，２ｂはクロック出力端子、３ａ，３ｂ
はクロック発生回路、４ａ，４ｂは源クロック、５はク
ロック制御レジスタ、６はクロック制御信号、７０はマ
ルチプレクサ、８は同期クロック、９は分周回路、１０
はシステムクロックである。
ロックを選択する従来のクロック切り換え回路を示すブ
ロック図である。図４において、１ａ，１ｂはクロック
入力端子、２ａ，２ｂはクロック出力端子、３ａ，３ｂ
はクロック発生回路、４ａ，４ｂは源クロック、５はク
ロック制御レジスタ、６はクロック制御信号、７０はマ
ルチプレクサ、８は同期クロック、９は分周回路、１０
はシステムクロックである。
【０００３】次に、この従来のクロック切り換え回路の
動作について説明する。クロック入力端子１ａ，１ｂと
クロック出力端子２ａ，２ｂにそれぞれ発振回路を外付
けし、クロック発生回路３ａ，３ｂによって源クロック
４ａ，４ｂを発生させる。源クロック４ａと源クロック
４ｂのどちらを同期クロック８として使用するかは、マ
ルチプレクサ７０によって選択する。また、マルチプレ
クサ７０の制御は、クロック制御レジスタ５のクロック
制御信号６によって行う。そのマルチプレクサ７０によ
って選択された源クロック４ａ又は源クロック４ｂの同
期クロック８を、分周回路９にて分周したものがシステ
ムクロック１０である。そして、このシステムクロック
１０がマイクロコンピュータに供給される。
動作について説明する。クロック入力端子１ａ，１ｂと
クロック出力端子２ａ，２ｂにそれぞれ発振回路を外付
けし、クロック発生回路３ａ，３ｂによって源クロック
４ａ，４ｂを発生させる。源クロック４ａと源クロック
４ｂのどちらを同期クロック８として使用するかは、マ
ルチプレクサ７０によって選択する。また、マルチプレ
クサ７０の制御は、クロック制御レジスタ５のクロック
制御信号６によって行う。そのマルチプレクサ７０によ
って選択された源クロック４ａ又は源クロック４ｂの同
期クロック８を、分周回路９にて分周したものがシステ
ムクロック１０である。そして、このシステムクロック
１０がマイクロコンピュータに供給される。
【０００４】
【発明が解決しようとする課題】従来のクロック切り換
え回路は、以上のように構成されているので、クロック
制御レジスタ５によって源クロック４ａ又は源クロック
４ｂに切り換えない限り、システムクロック１０は切り
換わらない。したがって、マイクロコンピュータの電源
電圧が低下し、規格電圧以下の低電圧になっても、シス
テムクロック１０の周波数は一定である。このため、従
来のクロック切り換え回路を用いたマイクロコンピュー
タの場合、ある周波数で動作する領域（マージン）は限
られており、電源電圧の低下によって誤動作する問題点
があった。
え回路は、以上のように構成されているので、クロック
制御レジスタ５によって源クロック４ａ又は源クロック
４ｂに切り換えない限り、システムクロック１０は切り
換わらない。したがって、マイクロコンピュータの電源
電圧が低下し、規格電圧以下の低電圧になっても、シス
テムクロック１０の周波数は一定である。このため、従
来のクロック切り換え回路を用いたマイクロコンピュー
タの場合、ある周波数で動作する領域（マージン）は限
られており、電源電圧の低下によって誤動作する問題点
があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、マイクロコンピュータの電源
電圧が低電圧でも動作する領域を広げることにより、誤
動作を防ぐことのできるクロック切り換え回路を提供す
ることを目的とする。
るためになされたもので、マイクロコンピュータの電源
電圧が低電圧でも動作する領域を広げることにより、誤
動作を防ぐことのできるクロック切り換え回路を提供す
ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係るクロック
切り換え回路は、図１で示すように、電源電圧１１に応
じた適切なクロックを選択して出力するクロック選択回
路であって、複数の基準電圧１２（１）〜１２（ｎ）を
有し、これらの基準電圧を上記電源電圧と比較すること
により、現在の電源電圧値を示す信号を出力する電源電
圧検出手段（電源電圧低下検出回路１５）と、分周器等
からなり、周波数が段階的に異なる複数のクロックを発
生するクロック発生手段（分周回路９（１）〜９
（ｎ））と、現在の電源電圧の降下に伴ない、上記クロ
ックの中から低い周波数のクロックを選択して出力する
選択手段（マルチプレクサ７）とを備えている。
切り換え回路は、図１で示すように、電源電圧１１に応
じた適切なクロックを選択して出力するクロック選択回
路であって、複数の基準電圧１２（１）〜１２（ｎ）を
有し、これらの基準電圧を上記電源電圧と比較すること
により、現在の電源電圧値を示す信号を出力する電源電
圧検出手段（電源電圧低下検出回路１５）と、分周器等
からなり、周波数が段階的に異なる複数のクロックを発
生するクロック発生手段（分周回路９（１）〜９
（ｎ））と、現在の電源電圧の降下に伴ない、上記クロ
ックの中から低い周波数のクロックを選択して出力する
選択手段（マルチプレクサ７）とを備えている。
【０００７】
【作用】この発明によるクロック切り換え回路では、電
源電圧１１の電源電圧値が低下するのに伴い、上記電源
電圧検出手段は上記電源電圧値を検出し、現在の電源電
圧値を示す信号に変換する。この信号への変換は、現在
の電源電圧値と上記電源電圧検出手段内の複数の基準電
圧とを比較することによって行われる。そして、上記選
択手段は、上記電源電圧検出手段からの信号に応じて、
上記クロック発生手段からの周波数が段階的に異なるク
ロックの内、適切な周波数のクロックを選択して出力す
る。すなわち、電源電圧値の低下に伴ない、周波数のよ
り低いクロックを選択する。この様にすることにより、
低い電源電圧において動作する領域（マージン）を広
げ、誤動作を防ぐ。
源電圧１１の電源電圧値が低下するのに伴い、上記電源
電圧検出手段は上記電源電圧値を検出し、現在の電源電
圧値を示す信号に変換する。この信号への変換は、現在
の電源電圧値と上記電源電圧検出手段内の複数の基準電
圧とを比較することによって行われる。そして、上記選
択手段は、上記電源電圧検出手段からの信号に応じて、
上記クロック発生手段からの周波数が段階的に異なるク
ロックの内、適切な周波数のクロックを選択して出力す
る。すなわち、電源電圧値の低下に伴ない、周波数のよ
り低いクロックを選択する。この様にすることにより、
低い電源電圧において動作する領域（マージン）を広
げ、誤動作を防ぐ。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例を示すクロック切り換え
回路のブロック図である。図１において、１はクロック
入力端子、２はクロック出力端子、３はクロック発生回
路、４は源クロック、７は選択手段としてのマルチプレ
クサ、９（１）〜９（ｎ）はクロック発生手段としての
分周回路であり、１６（１）〜１６（ｎ）はこの分周回
路９（１）〜９（ｎ）の出力で、分周クロックである。
１５は電源電圧検出手段としての電源電圧低下検出回路
であり、１１の電源電圧、１２（１）〜１２（ｎ）の基
準電圧発生回路、１３（１）〜１３（ｎ）のコンパレー
タ、１７のバッファで構成されている。１４（１）〜１
４（ｎ）はコンパレータ１３（１）〜１３（ｎ）の出力
で、コンパレータ出力信号である。１８はバッファ１７
のバッファ出力信号である。図２は、この実施例におけ
るクロック切り換え回路の各部の波型を示すタイミング
チャート図である。図２において、上から説明すると、
（Ａ）はレベルａの電圧値をもつ電源電圧１１の電圧降
下の状態、（Ｂ）〜（Ｄ）は基準電圧値のレベルｂ〜レ
ベルｄをもつ基準電圧１２（１）〜１２（３）の状態、
（Ｅ）はバッファ出力信号１８の状態（この場合、信号
の電圧の高いレベルを「Ｈ」、低いレベルを「Ｌ」とす
る。（Ｆ）〜（Ｈ）はコンパレータ出力信号１４（１）
〜１４（ｎ）の状態、（Ｉ）〜（Ｌ）は分周クロック１
６（１）〜１６（４）の状態、（Ｍ）はシステムクロッ
ク１０の状態を示している。
する。図１はこの発明の実施例を示すクロック切り換え
回路のブロック図である。図１において、１はクロック
入力端子、２はクロック出力端子、３はクロック発生回
路、４は源クロック、７は選択手段としてのマルチプレ
クサ、９（１）〜９（ｎ）はクロック発生手段としての
分周回路であり、１６（１）〜１６（ｎ）はこの分周回
路９（１）〜９（ｎ）の出力で、分周クロックである。
１５は電源電圧検出手段としての電源電圧低下検出回路
であり、１１の電源電圧、１２（１）〜１２（ｎ）の基
準電圧発生回路、１３（１）〜１３（ｎ）のコンパレー
タ、１７のバッファで構成されている。１４（１）〜１
４（ｎ）はコンパレータ１３（１）〜１３（ｎ）の出力
で、コンパレータ出力信号である。１８はバッファ１７
のバッファ出力信号である。図２は、この実施例におけ
るクロック切り換え回路の各部の波型を示すタイミング
チャート図である。図２において、上から説明すると、
（Ａ）はレベルａの電圧値をもつ電源電圧１１の電圧降
下の状態、（Ｂ）〜（Ｄ）は基準電圧値のレベルｂ〜レ
ベルｄをもつ基準電圧１２（１）〜１２（３）の状態、
（Ｅ）はバッファ出力信号１８の状態（この場合、信号
の電圧の高いレベルを「Ｈ」、低いレベルを「Ｌ」とす
る。（Ｆ）〜（Ｈ）はコンパレータ出力信号１４（１）
〜１４（ｎ）の状態、（Ｉ）〜（Ｌ）は分周クロック１
６（１）〜１６（４）の状態、（Ｍ）はシステムクロッ
ク１０の状態を示している。
【０００９】次に、この実施例の動作について、図１，
図２を用い説明する。まず、図１のクロック入力端子１
とクロック出力端子２に図示しない発振回路を外付け
し、クロック発生回路３によって源クロック４を発生さ
せる。そして、源クロック４を分周回路９（１）〜９
（４）で分周し、分周クロック１６（１）〜１６（ｎ）
を作る（図２の（Ｉ）〜（Ｌ））。更に、同様にして分
周回路９（５）〜９（ｎ）で分周し、分周クロック１６
（５）〜１６（ｎ）を作り、マルチプレクサ７に供給す
る。これらの分周クロック１６（１）〜１６（ｎ）の内
のどの分周クロックをシステムクロック１０として使用
するかはマルチプレクサ７によって選択する。また、こ
のマルチプレクサ７の制御は、電源電圧低下検出回路１
５によって行っている。一方、基準電圧発生回路１２
（１）〜１２（ｎ）で基準電圧を設定し、電源電圧１１
と各基準電圧をコンパレータ１３（１）〜１３（ｎ）で
比較する。電源電圧１１が各基準電圧より低くなるごと
に、コンパレータ出力信号１４（１）〜１４（ｎ）が変
化し、システムクロック１０が分周クロック１６
（１）、分周クロック（２）へと順に切り換わってい
く。この電源電圧低下検出回路１５によるマルチプレク
サ７の切り換えの制御を詳細に説明すると、以下のよう
になる。すなわち、電源電圧低下検出回路１５のバッフ
ァ１７の出力信号１８は通常“Ｈ”を出力しているた
め、初めは、分周クロック１６（１）が選択されてい
る。このため、システムクロック１０は分周クロック１
６（１）と同じ周波数になる（図２の（Ｍ））。電源電
圧１１が低下していくと（図２の（Ａ））、電圧値のレ
ベルｂ〜レベルｄに応じて、コンパレータ出力信号１４
（１）が“Ｈ”、１４（２）が“Ｈ”と順次変化する
（図２の（Ｆ）〜（Ｈ））。マルチプレクサ７は優先順
位付きであり、出力信号１８が“Ｈ”でコンパレータ出
力信号１４（１）〜１４（ｎ）が“Ｌ”の時は分周クロ
ック１６（２）が選択され（図２の（Ｊ））、出力信号
１８が“Ｈ”、コンパレータ出力信号１４（１）が
“Ｈ”で、１４（２）〜１４（ｎ）が“Ｌ”の時は分周
クロック（Ｂ）１６ｂが選択される（図２の（Ｋ））。
図２を用い説明する。まず、図１のクロック入力端子１
とクロック出力端子２に図示しない発振回路を外付け
し、クロック発生回路３によって源クロック４を発生さ
せる。そして、源クロック４を分周回路９（１）〜９
（４）で分周し、分周クロック１６（１）〜１６（ｎ）
を作る（図２の（Ｉ）〜（Ｌ））。更に、同様にして分
周回路９（５）〜９（ｎ）で分周し、分周クロック１６
（５）〜１６（ｎ）を作り、マルチプレクサ７に供給す
る。これらの分周クロック１６（１）〜１６（ｎ）の内
のどの分周クロックをシステムクロック１０として使用
するかはマルチプレクサ７によって選択する。また、こ
のマルチプレクサ７の制御は、電源電圧低下検出回路１
５によって行っている。一方、基準電圧発生回路１２
（１）〜１２（ｎ）で基準電圧を設定し、電源電圧１１
と各基準電圧をコンパレータ１３（１）〜１３（ｎ）で
比較する。電源電圧１１が各基準電圧より低くなるごと
に、コンパレータ出力信号１４（１）〜１４（ｎ）が変
化し、システムクロック１０が分周クロック１６
（１）、分周クロック（２）へと順に切り換わってい
く。この電源電圧低下検出回路１５によるマルチプレク
サ７の切り換えの制御を詳細に説明すると、以下のよう
になる。すなわち、電源電圧低下検出回路１５のバッフ
ァ１７の出力信号１８は通常“Ｈ”を出力しているた
め、初めは、分周クロック１６（１）が選択されてい
る。このため、システムクロック１０は分周クロック１
６（１）と同じ周波数になる（図２の（Ｍ））。電源電
圧１１が低下していくと（図２の（Ａ））、電圧値のレ
ベルｂ〜レベルｄに応じて、コンパレータ出力信号１４
（１）が“Ｈ”、１４（２）が“Ｈ”と順次変化する
（図２の（Ｆ）〜（Ｈ））。マルチプレクサ７は優先順
位付きであり、出力信号１８が“Ｈ”でコンパレータ出
力信号１４（１）〜１４（ｎ）が“Ｌ”の時は分周クロ
ック１６（２）が選択され（図２の（Ｊ））、出力信号
１８が“Ｈ”、コンパレータ出力信号１４（１）が
“Ｈ”で、１４（２）〜１４（ｎ）が“Ｌ”の時は分周
クロック（Ｂ）１６ｂが選択される（図２の（Ｋ））。
【００１０】次に、この発明の他の実施例を説明する。
図３は、この発明の他の実施例を示すクロック切り換え
回路の回路ブロック図である。図３において、１（１）
〜１（ｎ）はクロック入力端子、２（１）〜２（ｎ）は
クロック出力端子、３（１）〜３（ｎ）はクロック発生
回路、４（１）〜４（ｎ）は源クロックである。この他
の実施例では、上記実施例と比較して、源クロックを分
周回路ではなく、独立したクロック発振回路をもつ点で
異なっている。尚、他の部分については、上記実施例
（図１）で示したものと同じ機能であるため、以下の説
明を省略する。
図３は、この発明の他の実施例を示すクロック切り換え
回路の回路ブロック図である。図３において、１（１）
〜１（ｎ）はクロック入力端子、２（１）〜２（ｎ）は
クロック出力端子、３（１）〜３（ｎ）はクロック発生
回路、４（１）〜４（ｎ）は源クロックである。この他
の実施例では、上記実施例と比較して、源クロックを分
周回路ではなく、独立したクロック発振回路をもつ点で
異なっている。尚、他の部分については、上記実施例
（図１）で示したものと同じ機能であるため、以下の説
明を省略する。
【００１１】次に、この他の実施例の動作について説明
する。図３のクロック入力端子１（１）〜１（ｎ）とク
ロック出力端子２（１）〜２（ｎ）のそれぞれに発振回
路を外付けし、クロック発生回路３（１）〜３（ｎ）に
よって源クロック４（１）〜４（ｎ）をそれぞれ発生さ
せる。源クロック４（１）〜４（ｎ）のどの源クロック
を同期クロック８として使用するは、マルチプレクサ７
によって選択する。また、マルチプレクサ７の制御は電
源電圧低下検出回路１５によって行う。そして、電源電
圧１１が各基準電圧より低くなるごとに、コンパレータ
出力信号１４（１）〜１４（ｎ）が変化し、同期クロッ
ク８がマルチプレクサ８によって源クロック４（１）源
クロック４（２）へと順に切り換わっていく。最後に、
同期クロック８を分周回路９にて分周したものがシステ
ムクロックとなる。尚、上記実施例では、電源電圧低下
検出回路を用いてクロックの切り換えを行う場合を説明
したが電源電圧値を直接ディジタル値に変換する、ＡＤ
変換器を用いてもよい。
する。図３のクロック入力端子１（１）〜１（ｎ）とク
ロック出力端子２（１）〜２（ｎ）のそれぞれに発振回
路を外付けし、クロック発生回路３（１）〜３（ｎ）に
よって源クロック４（１）〜４（ｎ）をそれぞれ発生さ
せる。源クロック４（１）〜４（ｎ）のどの源クロック
を同期クロック８として使用するは、マルチプレクサ７
によって選択する。また、マルチプレクサ７の制御は電
源電圧低下検出回路１５によって行う。そして、電源電
圧１１が各基準電圧より低くなるごとに、コンパレータ
出力信号１４（１）〜１４（ｎ）が変化し、同期クロッ
ク８がマルチプレクサ８によって源クロック４（１）源
クロック４（２）へと順に切り換わっていく。最後に、
同期クロック８を分周回路９にて分周したものがシステ
ムクロックとなる。尚、上記実施例では、電源電圧低下
検出回路を用いてクロックの切り換えを行う場合を説明
したが電源電圧値を直接ディジタル値に変換する、ＡＤ
変換器を用いてもよい。
【００１２】
【発明の効果】以上のように、この発明によれば、現在
の電源電圧値に応じて低い周波数のクロックを選択でき
る構成としたため、電源電圧が低電圧になっても、動作
する領域（マージン）が広くなるため、誤動作を防止す
る効果がある。
の電源電圧値に応じて低い周波数のクロックを選択でき
る構成としたため、電源電圧が低電圧になっても、動作
する領域（マージン）が広くなるため、誤動作を防止す
る効果がある。
【図１】この発明の一実施例におけるクロック切り換え
回路の回路ブロック図である。
回路の回路ブロック図である。
【図２】図１の実施例のクロック切り換え回路における
タイミングチャートである。
タイミングチャートである。
【図３】この発明の他の実施例におけるクロック切り換
え回路の回路ブロック図である。
え回路の回路ブロック図である。
【図４】従来のクロック切り換え回路の回路ブロック図
である。
である。
１ クロック入力端子 ２ クロック出力端子 ３ クロック発生回路 ４ 源クロック ５ クロック制御レジスタ ６ クロック制御信号 ７ マルチプレクサ ８ 同期クロック ９ 分周回路 １０ システムクロック １１ 電源電圧 １２ 基準電圧発生回路 １３ コンパレータ １４ コンパレータ出力信号 １５ 電源電圧低下検出回路 １６ 分周クロック １７ バッファ １８ バッファ出力信号
【手続補正書】
【提出日】平成４年１０月１日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００２
【補正方法】変更
【補正内容】
【０００２】
【従来の技術】図４は、例えば、レジスタ制御によるク
ロックを選択する従来のクロック切り換え回路を示すブ
ロック図である。図４において、１ａ，１ｂはクロック
入力端子、２ａ，２ｂはクロック出力端子、３ａ，３ｂ
はクロック発生回路、４ａ，４ｂは源クロック、５はク
ロック制御レジスタ、６はクロック制御信号、７はマル
チプレクサ、８は同期クロック、９は分周回路、１０は
システムクロックである。
ロックを選択する従来のクロック切り換え回路を示すブ
ロック図である。図４において、１ａ，１ｂはクロック
入力端子、２ａ，２ｂはクロック出力端子、３ａ，３ｂ
はクロック発生回路、４ａ，４ｂは源クロック、５はク
ロック制御レジスタ、６はクロック制御信号、７はマル
チプレクサ、８は同期クロック、９は分周回路、１０は
システムクロックである。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】次に、この従来のクロック切り換え回路の
動作について説明する。クロック入力端子１ａ，１ｂと
クロック出力端子２ａ，２ｂにそれぞれ発振回路を外付
けし、クロック発生回路３ａ，３ｂによって源クロック
４ａ，４ｂを発生させる。源クロック４ａと源クロック
４ｂのどちらを同期クロック８として使用するかは、マ
ルチプレクサ７によって選択する。また、マルチプレク
サ７の制御は、クロック制御レジスタ５のクロック制御
信号６によって行う。そのマルチプレクサ７によって選
択された源クロック４ａ又は源クロック４ｂの同期クロ
ック８を、分周回路９にて分周したものがシステムクロ
ック１０である。そして、このシステムクロック１０が
マイクロコンピュータに供給される。
動作について説明する。クロック入力端子１ａ，１ｂと
クロック出力端子２ａ，２ｂにそれぞれ発振回路を外付
けし、クロック発生回路３ａ，３ｂによって源クロック
４ａ，４ｂを発生させる。源クロック４ａと源クロック
４ｂのどちらを同期クロック８として使用するかは、マ
ルチプレクサ７によって選択する。また、マルチプレク
サ７の制御は、クロック制御レジスタ５のクロック制御
信号６によって行う。そのマルチプレクサ７によって選
択された源クロック４ａ又は源クロック４ｂの同期クロ
ック８を、分周回路９にて分周したものがシステムクロ
ック１０である。そして、このシステムクロック１０が
マイクロコンピュータに供給される。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】０００８
【補正方法】変更
【補正内容】
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の実施例を示すクロック切り換え
回路のブロック図である。図１において、１はクロック
入力端子、２はクロック出力端子、３はクロック発生回
路、４は源クロック、７は選択手段としてのマルチプレ
クサ、９（１）〜９（ｎ）はクロック発生手段としての
分周回路であり、１６（１）〜１６（ｎ）はこの分周回
路９（１）〜９（ｎ）の出力で、分周クロックである。
１５は電源電圧検出手段としての電源電圧低下検出回路
であり、１１の電源電圧、１２（１）〜１２（ｎ）の基
準電圧発生回路、１３（１）〜１３（ｎ）のコンパレー
タ、１７のバッファで構成されている。１４（１）〜１
４（ｎ）はコンパレータ１３（１）〜１３（ｎ）の出力
で、コンパレータ出力信号である。１８はバッファ１７
のバッファ出力信号である。図２は、この実施例におけ
るクロック切り換え回路の各部の波型を示すタイミング
チャート図である。図２において、上から説明すると、
（Ａ）はレベルａの電圧値をもつ電源電圧１１の電圧降
下の状態、（Ｂ）〜（Ｄ）は基準電圧値のレベルｂ〜レ
ベルｄをもつ基準電圧１２（１）〜１２（３）の状態、
（Ｅ）はバッファ出力信号１８の状態（この場合、信号
の電圧の高いレベルを「Ｈ」、低いレベルを「Ｌ」とす
る。（Ｆ）〜（Ｈ）はコンパレータ出力信号１４（１）
〜１４（３）の状態、（Ｉ）〜（Ｌ）は分周クロック１
６（１）〜１６（４）の状態、（Ｍ）はシステムクロッ
ク１０の状態を示している。
する。図１はこの発明の実施例を示すクロック切り換え
回路のブロック図である。図１において、１はクロック
入力端子、２はクロック出力端子、３はクロック発生回
路、４は源クロック、７は選択手段としてのマルチプレ
クサ、９（１）〜９（ｎ）はクロック発生手段としての
分周回路であり、１６（１）〜１６（ｎ）はこの分周回
路９（１）〜９（ｎ）の出力で、分周クロックである。
１５は電源電圧検出手段としての電源電圧低下検出回路
であり、１１の電源電圧、１２（１）〜１２（ｎ）の基
準電圧発生回路、１３（１）〜１３（ｎ）のコンパレー
タ、１７のバッファで構成されている。１４（１）〜１
４（ｎ）はコンパレータ１３（１）〜１３（ｎ）の出力
で、コンパレータ出力信号である。１８はバッファ１７
のバッファ出力信号である。図２は、この実施例におけ
るクロック切り換え回路の各部の波型を示すタイミング
チャート図である。図２において、上から説明すると、
（Ａ）はレベルａの電圧値をもつ電源電圧１１の電圧降
下の状態、（Ｂ）〜（Ｄ）は基準電圧値のレベルｂ〜レ
ベルｄをもつ基準電圧１２（１）〜１２（３）の状態、
（Ｅ）はバッファ出力信号１８の状態（この場合、信号
の電圧の高いレベルを「Ｈ」、低いレベルを「Ｌ」とす
る。（Ｆ）〜（Ｈ）はコンパレータ出力信号１４（１）
〜１４（３）の状態、（Ｉ）〜（Ｌ）は分周クロック１
６（１）〜１６（４）の状態、（Ｍ）はシステムクロッ
ク１０の状態を示している。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】０００９
【補正方法】変更
【補正内容】
【０００９】次に、この実施例の動作について、図１，
図２を用い説明する。まず、図１のクロック入力端子１
とクロック出力端子２に図示しない発振回路を外付け
し、クロック発生回路３によって源クロック４を発生さ
せる。そして、源クロック４を分周回路９（１）〜９
（４）で分周し、分周クロック１６（１）〜１６（４）
を作る（図２の（Ｉ）〜（Ｌ））。更に、同様にして分
周回路９（５）〜９（ｎ）で分周し、分周クロック１６
（５）〜１６（ｎ）を作り、マルチプレクサ７に供給す
る。これらの分周クロック１６（１）〜１６（ｎ）の内
のどの分周クロックをシステムクロック１０として使用
するかはマルチプレクサ７によって選択する。また、こ
のマルチプレクサ７の制御は、電源電圧低下検出回路１
５によって行っている。一方、基準電圧発生回路１２
（１）〜１２（ｎ）で基準電圧を設定し、電源電圧１１
と各基準電圧をコンパレータ１３（１）〜１３（ｎ）で
比較する。電源電圧１１が各基準電圧より低くなるごと
に、コンパレータ出力信号１４（１）〜１４（ｎ）が変
化し、システムクロック１０が分周クロック１６
（１）、分周クロック１６（２）へと順に切り換わって
いく。この電源電圧低下検出回路１５によるマルチプレ
クサ７の切り換えの制御を詳細に説明すると、以下のよ
うになる。すなわち、電源電圧低下検出回路１５のバッ
ファ１７の出力信号１８は通常“Ｈ”を出力しているた
め、初めは、分周クロック１６（１）が選択されてい
る。このため、システムクロック１０は分周クロック１
６（１）と同じ周波数になる（図２の（Ｍ））。電源電
圧１１が低下していくと（図２の（Ａ））、電圧値のレ
ベルｂ〜レベルｄに応じて、コンパレータ出力信号１４
（１）が“Ｈ”、１４（２）が“Ｈ”と順次変化する
（図２の（Ｆ）〜（Ｈ））。マルチプレクサ７は優先順
位付きであり、出力信号１８が“Ｈ”でコンパレータ出
力信号１４（１）が“Ｈ”で、１４（２）〜１４（ｎ）
が“Ｌ”の時は分周クロック１６（２）が選択され（図
２の（Ｊ））、出力信号１８が“Ｈ”、コンパレータ出
力信号１４（１）〜１４（２）が“Ｈ”で、１４（３）
〜１４（ｎ）が“Ｌ”の時は分周クロック１６（３）が
選択される（図２の（Ｋ））。
図２を用い説明する。まず、図１のクロック入力端子１
とクロック出力端子２に図示しない発振回路を外付け
し、クロック発生回路３によって源クロック４を発生さ
せる。そして、源クロック４を分周回路９（１）〜９
（４）で分周し、分周クロック１６（１）〜１６（４）
を作る（図２の（Ｉ）〜（Ｌ））。更に、同様にして分
周回路９（５）〜９（ｎ）で分周し、分周クロック１６
（５）〜１６（ｎ）を作り、マルチプレクサ７に供給す
る。これらの分周クロック１６（１）〜１６（ｎ）の内
のどの分周クロックをシステムクロック１０として使用
するかはマルチプレクサ７によって選択する。また、こ
のマルチプレクサ７の制御は、電源電圧低下検出回路１
５によって行っている。一方、基準電圧発生回路１２
（１）〜１２（ｎ）で基準電圧を設定し、電源電圧１１
と各基準電圧をコンパレータ１３（１）〜１３（ｎ）で
比較する。電源電圧１１が各基準電圧より低くなるごと
に、コンパレータ出力信号１４（１）〜１４（ｎ）が変
化し、システムクロック１０が分周クロック１６
（１）、分周クロック１６（２）へと順に切り換わって
いく。この電源電圧低下検出回路１５によるマルチプレ
クサ７の切り換えの制御を詳細に説明すると、以下のよ
うになる。すなわち、電源電圧低下検出回路１５のバッ
ファ１７の出力信号１８は通常“Ｈ”を出力しているた
め、初めは、分周クロック１６（１）が選択されてい
る。このため、システムクロック１０は分周クロック１
６（１）と同じ周波数になる（図２の（Ｍ））。電源電
圧１１が低下していくと（図２の（Ａ））、電圧値のレ
ベルｂ〜レベルｄに応じて、コンパレータ出力信号１４
（１）が“Ｈ”、１４（２）が“Ｈ”と順次変化する
（図２の（Ｆ）〜（Ｈ））。マルチプレクサ７は優先順
位付きであり、出力信号１８が“Ｈ”でコンパレータ出
力信号１４（１）が“Ｈ”で、１４（２）〜１４（ｎ）
が“Ｌ”の時は分周クロック１６（２）が選択され（図
２の（Ｊ））、出力信号１８が“Ｈ”、コンパレータ出
力信号１４（１）〜１４（２）が“Ｈ”で、１４（３）
〜１４（ｎ）が“Ｌ”の時は分周クロック１６（３）が
選択される（図２の（Ｋ））。
【手続補正５】
【補正対象書類名】図面
【補正対象項目名】図４
【補正方法】変更
【補正内容】
【図４】
Claims (1)
- 【請求項１】 電源電圧に応じた適切なクロックを選択
して出力するクロック選択回路であって、複数の基準電
圧を有し、これらの基準電圧を上記電源電圧と比較する
ことにより、現在の電源電圧値を示す信号を出力する電
源電圧検出手段と、分周器等からなり、周波数が段階的
に異なる複数のクロックを発生するクロック発生手段
と、現在の電源電圧の降下に伴ない、上記クロックの中
から低い周波数のクロックを選択して出力する選択手段
とを備えることを特徴とするクロック切り換え回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137926A JPH05307422A (ja) | 1992-04-30 | 1992-04-30 | クロック切り換え回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4137926A JPH05307422A (ja) | 1992-04-30 | 1992-04-30 | クロック切り換え回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05307422A true JPH05307422A (ja) | 1993-11-19 |
Family
ID=15209916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4137926A Pending JPH05307422A (ja) | 1992-04-30 | 1992-04-30 | クロック切り換え回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05307422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095052A (ja) * | 2005-09-27 | 2007-04-12 | Intel Corp | チップ、マイクロプロセッサーチップ、システム、 |
| JPWO2013047251A1 (ja) * | 2011-09-28 | 2015-03-26 | 富士電機株式会社 | Ａｃ入力電圧遮断検出回路及び方法 |
-
1992
- 1992-04-30 JP JP4137926A patent/JPH05307422A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007095052A (ja) * | 2005-09-27 | 2007-04-12 | Intel Corp | チップ、マイクロプロセッサーチップ、システム、 |
| JP4557230B2 (ja) * | 2005-09-27 | 2010-10-06 | インテル コーポレイション | チップ、マイクロプロセッサーチップ、システム |
| JPWO2013047251A1 (ja) * | 2011-09-28 | 2015-03-26 | 富士電機株式会社 | Ａｃ入力電圧遮断検出回路及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3613819B2 (ja) | ディジタル遅延線 | |
| JP3327028B2 (ja) | 周波数シンセサイザ | |
| JP2006319399A (ja) | パルス幅変調回路及び多相クロック生成回路 | |
| US5606293A (en) | Clock generator for microcomputer having reduced start-up time | |
| US6181215B1 (en) | Quartz oscillator circuit having synchronously switched frequency adjusting capacitors | |
| EP0915566A2 (en) | Reset circuit for flipflop | |
| JPH05307422A (ja) | クロック切り換え回路 | |
| US5519500A (en) | Synchronization signal generating circuit | |
| US6359519B1 (en) | Self-timed numerically controlled ring oscillator | |
| JPH08286780A (ja) | クロック回路及びこれを用いたプロセッサ並びにプロセッサ動作方法 | |
| JPH08228303A (ja) | 信号を基準値に固定する回路 | |
| EP0930706A2 (en) | Variable frequency oscillator | |
| US20040263266A1 (en) | Arrangement and method for digital delay line | |
| JPH1114714A (ja) | 半導体試験装置 | |
| US20040135612A1 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| JP2003243980A (ja) | Ｐｌｌ回路 | |
| JP2757714B2 (ja) | フレームパルス生成回路 | |
| JP2757090B2 (ja) | 分周逓倍回路 | |
| JPH11298460A (ja) | クロック切替回路 | |
| JP2575221B2 (ja) | Ｐｌｌ回路 | |
| JP2668531B2 (ja) | デジタルヒステリシス回路 | |
| JPH11205294A (ja) | 遅延調整回路 | |
| JPH09181528A (ja) | 信号発生装置 | |
| JPH05190965A (ja) | レーザーダイオード・コントローラ装置 | |
| JPH04251312A (ja) | クロツク供給方式 |