JPH05504660A - 二珪化タングステンcvd - Google Patents

二珪化タングステンcvd

Info

Publication number
JPH05504660A
JPH05504660A JP3508911A JP50891191A JPH05504660A JP H05504660 A JPH05504660 A JP H05504660A JP 3508911 A JP3508911 A JP 3508911A JP 50891191 A JP50891191 A JP 50891191A JP H05504660 A JPH05504660 A JP H05504660A
Authority
JP
Japan
Prior art keywords
tungsten
disilane
partial pressure
mtorr
resistivity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3508911A
Other languages
English (en)
Inventor
ヒルマン,ジョゼフ・ティー
プライス,ジェイ・ビー
トリッグス,ウィリアム・エム
Original Assignee
ヴァルツァー・アクチェンゲゼルシャフト
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァルツァー・アクチェンゲゼルシャフト filed Critical ヴァルツァー・アクチェンゲゼルシャフト
Publication of JPH05504660A publication Critical patent/JPH05504660A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441Deposition of conductive or insulating materials for electrodes
    • H01L21/443Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42Silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28518Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • H01L21/32053Deposition of metallic or metal-silicide layers of metal-silicide layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/147Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 二珪化タングステンCVD 技術分野 本発明は、珪化タングステンの化学気相成長法(CVD)を用いた半導体ウェハ ーの製造に関するものであり、特にシランガスによる六弗化タングステン(WF 6)の還元によって、珪化タングステンを堆積させる方法に関するものである。
背景技術 珪化タングステンのような耐火物金属珪化物は高温安定性を有するという理由で 、例えばショットキー障壁やオーム接触、又はゲートの金属化のような半導体集 積回路の製造にますます使用されつつある。後者の用途では、低抵抗率珪化タン グステン層をポリシリコン層上へ形成する。集積回路の形状寸法を小さくするた めには、堆積の均一性は重大な関心事である。製造速度を決定するという理由で 、堆積速度も同様に関心事である。
WF、とモノシラン(SiH4)との混合物を用いた珪化タングステンの低圧C VDは、1983年4月のソリッド・ステート・テクノロジー誌第183〜18 5頁に記載されている。モノシランは、クロロンランに比してガス相中で粒子を 核化させる傾向が大きい。蒸着チャンバー中で蓄積した珪素は、ついには破壊し 、ウェハーに不純物を混入させ得るような粒子を生成することになる。したがっ て、シクロロンラン(DCSXSiCl、Hz)のようなりクロシランを使用す るには、清浄な蒸着用チャンバーが必要とされる。
四塩化珪素(SIC14)のような他の化合物は容易には解離しないが、このこ とは堆積サイクルの開始を困難にさせる。シクロロンラン(S i H2C1□ )のような中間の化合物は、中間の特徴を有する。シランの代わりにジクロロシ ランを使用することについては、米国特許第4.692.343号; 1988 年11月−12月のジャーナル・オブ・バキューム・サイエンス・テクノロジー 誌B6(6)、第1707〜1713頁、サーフェス・アンド・インターフェー ス・アナリシス誌1989年第14巻第13〜17頁:及びジャーナル・オブ・ エレクトロケミカル・ソサイエティー誌1989年4月第136巻No、 4第 1177〜1180頁に記載されている。
また、ジャーナル・オブ・エレクトロケミカル・ソサイエティー誌1987年5 月第134巻No、 5第1220〜1224頁に記載されているように、WF 6を還元するために、シランの代わりにジシラン(Si2Ha)を用いることも 公知である。この論文では、シラン及びジシランを用いた結果が比較されている 。
これら全ての方法では、高い堆積速度と堆積の均一性という相反する事項が要求 されるという問題に直面する。一方をそのままにして、他方を向上させることが 望ましく、双方共に向上させる事は、非常に困難である。
この方法で更に複雑なことは、堆積速度と均一性との双方を低下させずに、珪素 対タングステンの比を増加させることが困難なことである。珪素対タングステン の比率が高くなると、つまり2.6・1以上の比率になると、以後の工程におい て珪化物膜の分解が防止され、しかも珪化物膜とその下層のポリシリコン膜との 接着か弱(なることが防止される。珪化物膜中のタングステンの酸化を抑制し、 且つSiO2誘電体の形成中に下層のポリシリコン膜の消費を制御するために、 珪素対タングステンの比が2.6+1以上の比率になることが望ましい。また、 珪化物膜中に過剰の珪素があると、膜の応力が減じ、エツチングの特性が更に望 ましいものとなる。従来の技術で珪素対タングステンの比率を増加させるには、 WF6の分圧を減じる(又はSiH,/5iH2C1□/5i2H,の分圧を増 加させる)ことによってのみ成し得た。しかしこの方法では堆積速度が小さくな り、均一性も悪化してしまう。
珪素対タングステンの比率を変える方法の一つに、米国特許第4.737.47 4号に記載されているように珪化物を堆積させる前に珪素の薄層を堆積させる方 法がある。この方法によれば接着力は増加するが、珪化物層のバルクの珪素含有 量は変わらない。
従ってこのような従来技術に鑑み、本発明の目的はWF6の化学的な還元によっ て珪化物を蒸着する優れた方法を提供することにある。
本発明の他の目的は、堆積速度や堆積の均一性とは無関係に珪素対タングステン の比率を制御する方法を提供することにある。
本発明の更なる目的は、珪素対タングステンの比率を2.6:1又はそれ以上と することにある。
発明の開示 珪化タングステン膜中の珪素対タングステンの比率は、WF6と5iH2Chと の混合ガスに10パーセント未満のジシラン(Si2H6)を添加することによ って著しく増加し得るという本発明によって、上述の目的は達成される。つまり 本発明においては、従来技術のように別のガスとジンランとを置換するのではな くて、混合ガスにジシランを添加するのである。本明細書中で更に詳述するよう に、ジシランを添加することによって、全く予期しない優れた結果が得られるこ とが判明した。
図面の簡単な説明 本発明は、後述の詳細な説明及び添付図面を参照することによって更に完全に理 解し得る。
図1は、本発明のおいて膜の抵抗率に対するWF、流の影響を表したものである 。
図2は、本発明において膜の均一性に対するWF、流の影響を表したものである 。
図3は、本発明のおいて膜の成長速度に対するWF6流の影響を表したものであ る。
発明を実施するための最良の態様 図1〜図3において横軸はWF6の流速をsco+単位で表している。数字11 及び12は、WF、流中にジシランがない場合とある場合とをそれぞれ示す。図 1の縦軸は抵抗率を表す。線10は、5iH2C1□とWF、のみの組み合せを 用いた結果を示す。線20は、混合ガスにジシランを添加した場合の結果を示す 。この図から明らかに、ジンランを添加するとWF、流増加の効果が減じられる 。
図2の縦軸は、パーセントで表示した膜の均一性を表す。線13は、ジンランを 添加しない従来技術によって得られた典型的な関係を示す。線23は、ジノラン 添加の効果を示す。予期せず、しかも予想しなかった二とであるが、この線の傾 斜は線13の傾斜とは逆である。
本発明に従えば、ジシランを添加することによって堆積速度や均一性に影響を与 えることな(、抵抗率を増加させることができる。更に、図1及び図2に示すよ うに、抵抗率を更に増加させるためにWF、を減じることができる。ジシランを 添加することによって、抵抗率が増加するのみならず、均一性も向上する。
抵抗率の増加(Si:W比率)に制限がないわけではない。本発明とは関係のな い理由で、アニール前の抵抗率が800〜1200μΩ・cmであることが望ま しい。従って、流量、圧力、温度その他の条件の組み合せは、抵抗率がかかる制 限の範囲内となるように選択される。背景技術で述べたように、従来技術の方法 を用いて良好な均一性と高い堆積速度を維持しつつ、抵抗率を850μΩ・cm 以上とすることは困難である。本発明では、そのような困難はない。これは、抵 抗率が可能な限り増加し得ることを意味するものではなく、ウェハーの製造業者 がプロセスを決定するのが非常に容易になることを意味するものである。なぜな らば、もはや前述のようにプロセスの操作において相反する関係を考慮すること が不要になるからである。
図3で、線15はジシランを使用しない場合の典型的な結果を示す。線25は、 WF6と5iH2C1□との混合ガスにジシランを添加した場合の結果を示す。
それぞれの線の傾斜から分かるように、本発明に従ってジシランを添加するとW F。
流の増加の影響が減じられる。
以下の実施例は、本発明に従う堆積プロセスの好ましい態様である。この実施例 及びその他の実施例は、上述の特許及び1988年11月−12月のジャーナル ・オブ・バキューム・サイエンス・テクノロジー誌B6(6)、第1707〜1 713頁に記載された反応装置と同様のものを用いて行われた。
実施例1 ウェハ一温度 560℃ 5iH2C12分圧 82ミリト一ル WF6分圧 4ミリト一ル S1□H6分圧 4ミリトール 圧力 90ミリト一ル 堆積速度 1300人/分 抵抗率 900μΩ・cm Sl・W比 2.7 均−性 3% 上述のようにして製造された膜を、温度1050°Cで180秒間アニールした 。抵抗率は、60μΩ・cmに低下した。酸化された膜におけるSin、の成長 は非常に均一であり、タングステンは酸化されなかった。
本発明の別の実施例として、以下の条件で実施して満足すべき結果を得た。
実施例2 ウェハ一温度 500℃ 5iH2C1□分圧 84ミリト一ル WF6分圧 4ミリト一ル S1□H6分圧 2ミリトール 圧力 90ミリト一ル 堆積速度 1080人/分 抵抗率 923μΩ・CI! Si:W比 28 均一性 3.4% 以下の実施例では、5i2H,分圧を変化させた。これら全ての実施例では、ウ ェハーの温度は560℃であり、圧力は90ミリトールである。
実施例 3 4 5 6 SlH2C12分圧 87.3 86.6 85.2 82.5ミリトールWF 6分圧 1.9 1.9 1.8 1.8ミリト一ルSi2H6分圧 0.8  1.5 3.0 5.7ミリト一ル堆積速度 1334 1309 1190  1141人/分抵抗率 769 823 943 125511Ω”cmSl・ W比 2.6 2.6 2.8 3.2均一性 3,35 3,71 7,39  6.80%一般に10パーセント未満のジシランを添加すると許容し得る結果 が得られる。
堆積速度は低下するが、その低下は、抵抗率(及び珪素対タングステンの比)を 同程度増加させるためにWF6の相対量を減少した場合に得られる結果よりも軽 微なものである。
以下の実施例は、5i2)(6がある場合とない場合とのプロセスを比較したも のである。これは図1〜図3を作成するために用いたデータの一部である。これ ら二つの実施例では、ウェハーの温度は560°Cてあり圧力は90ミリトール である。
実施例 ヱ 8 SiH2C1□分圧 88.6 84.4ミリトールWF、分圧 1.4 2. 8ミリト一ル5i28a分圧 0 2.8ミリト一ル堆積速度 1300 13 00人/分 抵抗率 800 900 ttΩ”cmSI W比 2.6 2.8 均一性 3 3% 堆積速度と均一性は変化しないが、抵抗率(及び珪素対タングステンの比)はジ シランの添加と共に増加することに留意すべきである。これは、予期されたもの ではない。
このように本発明によって、珪素対タングステンの比率が2.6・1又はそれ以 上である珪化タングステンを成長させる優れた方法が提供される。ここで該比率 は、堆積速度や均一性に相対的に無関係に制御可能である。
ここに記載された発明より、本発明の範囲内で種々の変更を加え得ることは当業 者には明かであろう。例えば、ウェハーの温度は450℃〜650℃の間で変更 可能である。そして高温になるほど成長速度は増加する。圧力としてふされしい のは30〜300ミリトールである。ジクロロシランの分圧は、対応するWF、 とジシランの分圧を調整することで、27〜285ミリトールの間で変更し得る 。添加すべきジシランの量は、混合ガスの10パーセントまでである。従って、 既述したように、抵抗率を損なうことなく他の変数を広い範囲にわたって変化さ せることが可能である。
要 約 書 ジクロロシラン(SiH2C12)とジノラン(Si2Ha)との混合ガスで、 WF6を還元することによって、二珪化タングステン(WSi、)膜を、ドープ された又はドープされていないポリンリコン上に堆積させる。ジシランを添加す ることで、膜の均−性又は堆積速度に悪影響を与えることな(、抵抗率(珪素対 タングステンの比率)が増加するメカニズムが得られる。珪素対タングステンの 比率が高くなると、次工程の酸化物(SiO2)誘電体の成長中において、珪化 物膜とその下層のポリシリコン膜の分解が防止される。また珪化物膜中に過剰の 珪素があると、エツチング及びアニールの特性が望ましいものとなる。
国際調査報告

Claims (4)

    【特許請求の範囲】
  1. 1.チャンバー中でWF6とSiH2Cl2との混合ガスを流しながら温度45 0℃以上に加熱したウエハー上に二珪化タングステンの層を堆積させる方法にお いて、前記混合ガスに10パーセント未満のジシランを添加する工程を特徴とす る、前記方法。
  2. 2.ジクロロシランと六弗化タングステンとの混合ガスを反応チャンバー内に供 給する工程を含む、反応チャンバー中で半導体ウエハー上に珪化タングステンの 層を堆積させる方法において、 a.前記ジクロロシランと六弗化タングステンとの混合ガスにジシランを添加し 、ここで前記ジシランは前記混合ガスの10パーセント未満から成るものであり b.前記チャンバーの圧力を30〜300ミリトールに維持し;そしてc.前記 珪化タングステンの層を堆積させるために、ウエハーを温度450〜650℃に 加熱する、 各工程を特徴とする前記方法。
  3. 3.ジクロロシランの分圧が27〜285ミリトールである、請求項2に記載の 方法。
  4. 4.前記ウエハーを温度およそ560℃に加熱し、ジクロロシランの分圧がおよ そ82ミリトールであり、六弗化タングステンの分圧がおよそ4ミリトールであ り、そしてジシランの分圧がおよそ4ミリトールである、請求項2に記載の方法 。
JP3508911A 1990-05-04 1991-05-03 二珪化タングステンcvd Pending JPH05504660A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US519,538 1990-05-04
US07/519,538 US4966869A (en) 1990-05-04 1990-05-04 Tungsten disilicide CVD

Publications (1)

Publication Number Publication Date
JPH05504660A true JPH05504660A (ja) 1993-07-15

Family

ID=24068739

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3508911A Pending JPH05504660A (ja) 1990-05-04 1991-05-03 二珪化タングステンcvd

Country Status (6)

Country Link
US (1) US4966869A (ja)
JP (1) JPH05504660A (ja)
KR (1) KR920702794A (ja)
DE (1) DE4190885T (ja)
NL (1) NL9120003A (ja)
WO (1) WO1991017566A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016211038A (ja) * 2015-05-08 2016-12-15 国立研究開発法人産業技術総合研究所 遷移金属シリサイド膜、その製造方法及び製造装置並びに半導体装置

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2723396B2 (ja) * 1991-09-19 1998-03-09 シャープ株式会社 不揮発性メモリ装置の製造方法
JP3163687B2 (ja) * 1991-11-12 2001-05-08 富士通株式会社 化学気相成長装置及び化学気相成長膜形成方法
US5231056A (en) * 1992-01-15 1993-07-27 Micron Technology, Inc. Tungsten silicide (WSix) deposition process for semiconductor manufacture
JP2599560B2 (ja) * 1992-09-30 1997-04-09 インターナショナル・ビジネス・マシーンズ・コーポレイション ケイ化タングステン膜形成方法
US5558910A (en) * 1992-12-22 1996-09-24 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
US5500249A (en) * 1992-12-22 1996-03-19 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor deposition
JPH07176484A (ja) * 1993-06-28 1995-07-14 Applied Materials Inc 窒化アルミニューム面を有するサセプタをサセプタの浄化後珪化タングステンで処理することによって半導体ウエハ上に珪化タングステンを一様に堆積する方法
US5482749A (en) * 1993-06-28 1996-01-09 Applied Materials, Inc. Pretreatment process for treating aluminum-bearing surfaces of deposition chamber prior to deposition of tungsten silicide coating on substrate therein
US6090706A (en) * 1993-06-28 2000-07-18 Applied Materials, Inc. Preconditioning process for treating deposition chamber prior to deposition of tungsten silicide coating on active substrates therein
USRE39895E1 (en) 1994-06-13 2007-10-23 Renesas Technology Corp. Semiconductor integrated circuit arrangement fabrication method
DE69518710T2 (de) * 1994-09-27 2001-05-23 Applied Materials Inc Verfahren zum Behandeln eines Substrats in einer Vakuumbehandlungskammer
JPH08153804A (ja) * 1994-09-28 1996-06-11 Sony Corp ゲート電極の形成方法
EP0746027A3 (en) * 1995-05-03 1998-04-01 Applied Materials, Inc. Polysilicon/tungsten silicide multilayer composite formed on an integrated circuit structure, and improved method of making same
KR100341247B1 (ko) * 1995-12-29 2002-11-07 주식회사 하이닉스반도체 반도체소자의제조방법
EP0785574A3 (en) 1996-01-16 1998-07-29 Applied Materials, Inc. Method of forming tungsten-silicide
US6335280B1 (en) 1997-01-13 2002-01-01 Asm America, Inc. Tungsten silicide deposition process
TW396646B (en) 1997-09-11 2000-07-01 Lg Semicon Co Ltd Manufacturing method of semiconductor devices
KR100425147B1 (ko) * 1997-09-29 2004-05-17 주식회사 하이닉스반도체 반도체소자의제조방법
DE10134461B4 (de) * 2001-07-16 2006-05-18 Infineon Technologies Ag Prozess zur Abscheidung von WSix-Schichten auf hoher Topografie mit definierter Stöchiometrie und dadurch hergestelltes Bauelement
US6913670B2 (en) * 2002-04-08 2005-07-05 Applied Materials, Inc. Substrate support having barrier capable of detecting fluid leakage
US8859417B2 (en) 2013-01-03 2014-10-14 Globalfoundries Inc. Gate electrode(s) and contact structure(s), and methods of fabrication thereof

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3211752C2 (de) * 1982-03-30 1985-09-26 Siemens AG, 1000 Berlin und 8000 München Verfahren zum selektiven Abscheiden von aus Siliziden hochschmelzender Metalle bestehenden Schichtstrukturen auf im wesentlichen aus Silizium bestehenden Substraten und deren Verwendung
JPS621228A (ja) * 1985-06-26 1987-01-07 Fujitsu Ltd タングステンシリサイドの選択成長方法
US4692343A (en) * 1985-08-05 1987-09-08 Spectrum Cvd, Inc. Plasma enhanced CVD
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
EP0305143B1 (en) * 1987-08-24 1993-12-08 Fujitsu Limited Method of selectively forming a conductor layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016211038A (ja) * 2015-05-08 2016-12-15 国立研究開発法人産業技術総合研究所 遷移金属シリサイド膜、その製造方法及び製造装置並びに半導体装置

Also Published As

Publication number Publication date
KR920702794A (ko) 1992-10-06
US4966869A (en) 1990-10-30
NL9120003A (nl) 1992-05-06
DE4190885T (ja) 1992-12-10
WO1991017566A1 (en) 1991-11-14

Similar Documents

Publication Publication Date Title
JPH05504660A (ja) 二珪化タングステンcvd
US6193813B1 (en) Utilization of SiH4 soak and purge in deposition processes
US5907784A (en) Method of making multi-layer gate structure with different stoichiometry silicide layers
KR100413982B1 (ko) 반도체 장치 및 그 제조 방법
KR100871006B1 (ko) 얇은 텅스텐 실리사이드층 증착 및 게이트 금속 집적화
JPS62267472A (ja) メタルシリサイドの低圧化学蒸着
JPH05195228A (ja) 低温化学蒸着法
JPH0773102B2 (ja) 半導体ウエーハにチタンケイ化物を蒸着させるための化学蒸着技術
US8367548B2 (en) Stable silicide films and methods for making the same
US5223455A (en) Method of forming refractory metal film
US6284650B1 (en) Integrated tungsten-silicide processes
JP2599560B2 (ja) ケイ化タングステン膜形成方法
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
US6274472B1 (en) Tungsten interconnect method
JPH09260306A (ja) 薄膜形成方法
JP3246046B2 (ja) 高融点金属膜の堆積方法
JPH03205830A (ja) 半導体装置及び多結晶ゲルマニウムの製造方法
JPS63250463A (ja) 金属薄膜形成方法
KR970005943B1 (ko) 반도체 장치의 텅스텐 실리사이드 제조방법
JPS63109172A (ja) メタルシリサイドの低圧化学蒸着
JP2751606B2 (ja) 配線の形成方法
JP2932484B2 (ja) 高融点金属多層膜形成法
US5946599A (en) Method of manufacturing a semiconductor IC device
JPH07100860B2 (ja) タングステンシリサイド膜の形成方法
JPH01206623A (ja) 半導体装置の製造方法