JPH05191171A - 半導体増幅器 - Google Patents
半導体増幅器Info
- Publication number
- JPH05191171A JPH05191171A JP299492A JP299492A JPH05191171A JP H05191171 A JPH05191171 A JP H05191171A JP 299492 A JP299492 A JP 299492A JP 299492 A JP299492 A JP 299492A JP H05191171 A JPH05191171 A JP H05191171A
- Authority
- JP
- Japan
- Prior art keywords
- line
- fundamental wave
- circuit
- impedance matching
- wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Microwave Amplifiers (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 基本波におけるインピーダンス整合が高帯域
にされた半導体増幅器を得ることを目的とする。 【構成】 高調波処理回路を含む半導体増幅器におい
て、半導体増幅器の出力回路が、使用する基本波の２倍
波に対する並列共振回路と、半導体増幅素子の出力回路
への出力端子と上記並列共振回路との間に接続された位
相調整用接続線路と、上記位相調整用接続線路の所定の
位置に一端が接続され、他端が交流的に短絡された先端
短絡線路とから成る位相調整用回路とを備え、上記半導
体増幅素子の２倍波負荷反射係数が所定の値になるよ
う、上記位相調整用接続線路の線路長、位相調整用接続
線路の線路幅、先端短絡線路の線路長、先端短絡線路の
線路幅の少なくとも一つを、所定の値に設定した。
にされた半導体増幅器を得ることを目的とする。 【構成】 高調波処理回路を含む半導体増幅器におい
て、半導体増幅器の出力回路が、使用する基本波の２倍
波に対する並列共振回路と、半導体増幅素子の出力回路
への出力端子と上記並列共振回路との間に接続された位
相調整用接続線路と、上記位相調整用接続線路の所定の
位置に一端が接続され、他端が交流的に短絡された先端
短絡線路とから成る位相調整用回路とを備え、上記半導
体増幅素子の２倍波負荷反射係数が所定の値になるよ
う、上記位相調整用接続線路の線路長、位相調整用接続
線路の線路幅、先端短絡線路の線路長、先端短絡線路の
線路幅の少なくとも一つを、所定の値に設定した。
Description
【０００１】
【産業上の利用分野】この発明は衛星通信、地上マイク
ロ波通信、移動体通信等に使用する準マイクロ波、マイ
クロ波帯の半導体増幅器に関するものである。
ロ波通信、移動体通信等に使用する準マイクロ波、マイ
クロ波帯の半導体増幅器に関するものである。
【０００２】
【従来の技術】図２は、例えば、公開特許公報、昭５８
−１５９００２、”高調波電力用半導体増幅器”に示さ
れた従来の半導体増幅器の回路構成図であり、図におい
て、１は入力端子、２は出力端子、３は電界効果トラン
ジスタ（以下、ＦＥＴと略す。）、１２はゲート端子、
１３はドレイン端子、１４はソース端子、１５はゲート
バイアス端子、１６はドレインバイアス端子、１７はゲ
ートバイアス印加用線路、１８はドレインバイアス印加
用線路、１９は入力用直流阻止コンデンサ、２０は出力
用直流阻止コンデンサ、２１は入力側インピーダンス整
合用線路、２２は出力側インピーダンス整合用線路、２
３は入力側インピーダンス整合用コンデンサ、２４は出
力側インピーダンス整合用コンデンサ、２５は基本波で
１／４波長の線路、２６は第２のＲＦ短絡用コンデンサ
である。
−１５９００２、”高調波電力用半導体増幅器”に示さ
れた従来の半導体増幅器の回路構成図であり、図におい
て、１は入力端子、２は出力端子、３は電界効果トラン
ジスタ（以下、ＦＥＴと略す。）、１２はゲート端子、
１３はドレイン端子、１４はソース端子、１５はゲート
バイアス端子、１６はドレインバイアス端子、１７はゲ
ートバイアス印加用線路、１８はドレインバイアス印加
用線路、１９は入力用直流阻止コンデンサ、２０は出力
用直流阻止コンデンサ、２１は入力側インピーダンス整
合用線路、２２は出力側インピーダンス整合用線路、２
３は入力側インピーダンス整合用コンデンサ、２４は出
力側インピーダンス整合用コンデンサ、２５は基本波で
１／４波長の線路、２６は第２のＲＦ短絡用コンデンサ
である。
【０００３】次に動作について説明する。入力端子１か
ら入力した準マイクロ波あるいはマイクロ波の信号はＦ
ＥＴ３で増幅され出力端子２に出力される。半導体増幅
器の出力回路は、基本波で１／４波長の線路２５、第２
のＲＦ短絡用コンデンサ２６、出力側インピーダンス整
合用線路２２、出力側インピーダンス整合用コンデンサ
２４、ドレインバイアス印加用線路１８で構成されてい
る。基本波で１／４波長の線路２５によりＦＥＴのドレ
イン端子で２倍波は短絡され、つまり、ＦＥＴのドレイ
ン端子から負荷側を見込む２倍波負荷反射係数の振幅が
１、位相が−１８０゜となる。出力側インピーダンス整
合用線路２２、出力側インピーダンス整合用コンデンサ
２４は基本波において、ＦＥＴの出力インピーダンスを
負荷インピーダンスに整合している。
ら入力した準マイクロ波あるいはマイクロ波の信号はＦ
ＥＴ３で増幅され出力端子２に出力される。半導体増幅
器の出力回路は、基本波で１／４波長の線路２５、第２
のＲＦ短絡用コンデンサ２６、出力側インピーダンス整
合用線路２２、出力側インピーダンス整合用コンデンサ
２４、ドレインバイアス印加用線路１８で構成されてい
る。基本波で１／４波長の線路２５によりＦＥＴのドレ
イン端子で２倍波は短絡され、つまり、ＦＥＴのドレイ
ン端子から負荷側を見込む２倍波負荷反射係数の振幅が
１、位相が−１８０゜となる。出力側インピーダンス整
合用線路２２、出力側インピーダンス整合用コンデンサ
２４は基本波において、ＦＥＴの出力インピーダンスを
負荷インピーダンスに整合している。
【０００４】ここで、従来技術ではＦＥＴを高効率動作
させるためには出力端子であるドレインから負荷を見込
む２倍波負荷反射係数の振幅を１、位相を−１８０゜に
設定することが有効であると報告されており、従来の半
導体増幅器の例においては上記条件を満たす構成として
基本波で１／４波長の先端短絡線路をＦＥＴのドレイン
端子に設けていた。しかし、その後に効率を最大とする
２倍波負荷反射係数の位相は−９０゜〜−１８０゜付近
であることが報告されており、（参考文献、池田
他：”２倍波注入法によるＦＥＴの高効率動作特性”、
平２年度電子情報通信学会春季全国大会、Ｃ−６）、従
来の半導体増幅器では効率を十分高めることはできな
い。従来技術を改良し、２倍波負荷反射係数の振幅を
１、位相を−９０゜〜−１８０゜とする半導体増幅器を
構成するためにはＦＥＴのドレイン端子１３と基本波で
１／４波長の線路２５の間に位相調整用線路が必要とな
る。図３に、上記従来例の改良による半導体増幅器の回
路構成図を示す。図中、２７は位相調整用線路である。
位相調整用線路２７の長さは２倍波で３／８〜１／２波
長である。
させるためには出力端子であるドレインから負荷を見込
む２倍波負荷反射係数の振幅を１、位相を−１８０゜に
設定することが有効であると報告されており、従来の半
導体増幅器の例においては上記条件を満たす構成として
基本波で１／４波長の先端短絡線路をＦＥＴのドレイン
端子に設けていた。しかし、その後に効率を最大とする
２倍波負荷反射係数の位相は−９０゜〜−１８０゜付近
であることが報告されており、（参考文献、池田
他：”２倍波注入法によるＦＥＴの高効率動作特性”、
平２年度電子情報通信学会春季全国大会、Ｃ−６）、従
来の半導体増幅器では効率を十分高めることはできな
い。従来技術を改良し、２倍波負荷反射係数の振幅を
１、位相を−９０゜〜−１８０゜とする半導体増幅器を
構成するためにはＦＥＴのドレイン端子１３と基本波で
１／４波長の線路２５の間に位相調整用線路が必要とな
る。図３に、上記従来例の改良による半導体増幅器の回
路構成図を示す。図中、２７は位相調整用線路である。
位相調整用線路２７の長さは２倍波で３／８〜１／２波
長である。
【０００５】
【発明が解決しようとする課題】上記のような従来の半
導体増幅器では、効率を最大とする２倍波負荷反射係数
の位相が−９０゜〜−１８０゜であるので、ＦＥＴ３と
基本波で１／４波長の線路２５の間に位相調整用線路２
７が存在し、ＦＥＴ３から離れ基本波における位相回転
が大きくなっているところで基本波のインピーダンス整
合をすることになり、基本波におけるインピーダンス整
合が狭帯域となる問題点があった。
導体増幅器では、効率を最大とする２倍波負荷反射係数
の位相が−９０゜〜−１８０゜であるので、ＦＥＴ３と
基本波で１／４波長の線路２５の間に位相調整用線路２
７が存在し、ＦＥＴ３から離れ基本波における位相回転
が大きくなっているところで基本波のインピーダンス整
合をすることになり、基本波におけるインピーダンス整
合が狭帯域となる問題点があった。
【０００６】この発明は、かかる問題点を解決するため
になされたもので、基本波におけるインピーダンス整合
が広帯域にされた半導体増幅器を得ることを目的とす
る。
になされたもので、基本波におけるインピーダンス整合
が広帯域にされた半導体増幅器を得ることを目的とす
る。
【０００７】
【課題を解決するための手段】この発明に係る半導体増
幅器は、高調波処理回路を含む半導体増幅器において、
半導体増幅器の出力回路が、使用する基本波の２倍波に
対する並列共振回路と、半導体増幅素子の出力回路への
出力端子と上記並列共振回路との間に接続された位相調
整用接続線路と、上記位相調整用接続線路の所定の位置
に一端が接続され、他端が交流的に短絡された先端短絡
線路とから成る位相調整用回路とを備え、上記半導体増
幅素子の２倍波負荷反射係数が所定の値になるよう、上
記位相調整用接続線路の線路長、位相調整用接続線路の
線路幅、先端短絡線路の線路長、先端短絡線路の線路幅
の少なくとも一つを、所定の値に設定したものである。
幅器は、高調波処理回路を含む半導体増幅器において、
半導体増幅器の出力回路が、使用する基本波の２倍波に
対する並列共振回路と、半導体増幅素子の出力回路への
出力端子と上記並列共振回路との間に接続された位相調
整用接続線路と、上記位相調整用接続線路の所定の位置
に一端が接続され、他端が交流的に短絡された先端短絡
線路とから成る位相調整用回路とを備え、上記半導体増
幅素子の２倍波負荷反射係数が所定の値になるよう、上
記位相調整用接続線路の線路長、位相調整用接続線路の
線路幅、先端短絡線路の線路長、先端短絡線路の線路幅
の少なくとも一つを、所定の値に設定したものである。
【０００８】
【作用】上記のように構成された半導体増幅器では、半
導体増幅素子の出力回路への出力端子と使用する基本波
の２倍波に対する並列共振回路との間に接続された位相
調整用接続線路と上記位相調整用接続線路の所定の位置
に一端が接続され、他端が交流的に短絡された先端短絡
線路とから成る位相調整用回路において、位相調整用接
続線路の線路長、位相調整用接続線路の線路幅、先端短
絡線路の線路長、先端短絡線路の線路幅の少なくとも一
つを所定の値に設定することにより、上記半導体増幅素
子の２倍波負荷反射係数を所定の値にすると共に、基本
波における位相回転が小さい場所で基本波に対するイン
ピーダンス整合をできるので、基本波におけるインピー
ダンス整合が広帯域となる。
導体増幅素子の出力回路への出力端子と使用する基本波
の２倍波に対する並列共振回路との間に接続された位相
調整用接続線路と上記位相調整用接続線路の所定の位置
に一端が接続され、他端が交流的に短絡された先端短絡
線路とから成る位相調整用回路において、位相調整用接
続線路の線路長、位相調整用接続線路の線路幅、先端短
絡線路の線路長、先端短絡線路の線路幅の少なくとも一
つを所定の値に設定することにより、上記半導体増幅素
子の２倍波負荷反射係数を所定の値にすると共に、基本
波における位相回転が小さい場所で基本波に対するイン
ピーダンス整合をできるので、基本波におけるインピー
ダンス整合が広帯域となる。
【０００９】
【実施例】実施例１．図１はこの発明の半導体増幅器の
一実施例の構成を示す回路構成図である。図において、
１は入力端子、２は出力端子、３は半導体増幅素子であ
るＦＥＴ、４は入力整合回路、５は第１の接続線路、６
は第２の接続線路、７は先端短絡線路、８は第１のＲＦ
短絡用コンデンサ、９はキャパシタ、１０はインダク
タ、１１は基本波インピーダンス整合回路、１００はキ
ャパシタ９およびインダクタ１０により構成された使用
する基本波の２倍波に対する並列共振回路である。ここ
で、出力回路は第１の接続線路５、第２の接続線路６、
先端短絡線路７、第１のＲＦ短絡用コンデンサ８、並列
共振回路１００、基本波インピーダンス整合回路１１で
構成されている。インダクタ１０のインダクタンス値お
よびキャパシタ９のキャパシタンス値は、並列共振回路
１００が２倍波で並列共振するように選ぶ。また、第１
の接続線路５、第２の接続線路６、先端短絡線路７の線
路幅および線路長は、ＦＥＴから負荷を見込む２倍波負
荷反射係数の位相が−９０゜〜−１８０゜となるように
選ぶ。特に、先端短絡線路７の線路長を２倍波で１／４
波長とする場合には、第１の接続線路５と第２の接続線
路６の長さの和は２倍波で１／８〜１／４波長となる。
また、基本波インピーダンス整合回路１１は、第１の接
続線路５、先端短絡線路７、第２の接続線路６および並
列共振回路１００を介してＦＥＴ３を見込む基本波にお
けるインピーダンスを負荷インピーダンスに整合させる
ように構成する。
一実施例の構成を示す回路構成図である。図において、
１は入力端子、２は出力端子、３は半導体増幅素子であ
るＦＥＴ、４は入力整合回路、５は第１の接続線路、６
は第２の接続線路、７は先端短絡線路、８は第１のＲＦ
短絡用コンデンサ、９はキャパシタ、１０はインダク
タ、１１は基本波インピーダンス整合回路、１００はキ
ャパシタ９およびインダクタ１０により構成された使用
する基本波の２倍波に対する並列共振回路である。ここ
で、出力回路は第１の接続線路５、第２の接続線路６、
先端短絡線路７、第１のＲＦ短絡用コンデンサ８、並列
共振回路１００、基本波インピーダンス整合回路１１で
構成されている。インダクタ１０のインダクタンス値お
よびキャパシタ９のキャパシタンス値は、並列共振回路
１００が２倍波で並列共振するように選ぶ。また、第１
の接続線路５、第２の接続線路６、先端短絡線路７の線
路幅および線路長は、ＦＥＴから負荷を見込む２倍波負
荷反射係数の位相が−９０゜〜−１８０゜となるように
選ぶ。特に、先端短絡線路７の線路長を２倍波で１／４
波長とする場合には、第１の接続線路５と第２の接続線
路６の長さの和は２倍波で１／８〜１／４波長となる。
また、基本波インピーダンス整合回路１１は、第１の接
続線路５、先端短絡線路７、第２の接続線路６および並
列共振回路１００を介してＦＥＴ３を見込む基本波にお
けるインピーダンスを負荷インピーダンスに整合させる
ように構成する。
【００１０】次に動作について説明する。入力端子１か
ら入力した信号は、ＦＥＴ３で増幅され、出力回路を経
て出力端子２に出力される。出力回路において、２倍波
に対する並列共振回路１００により２倍波に対する開放
点が作られ、この位相が第２の接続線路６、先端短絡線
路７、第１の接続線路５により調整され、ＦＥＴから負
荷を見込む２倍波負荷反射係数の位相は−９０゜〜−１
８０゜となる。ここで、先端短絡線路７の線路長を２倍
波で１／４波長とする場合には、先端短絡線路７は２倍
波に対しては影響なく、基本波に対しては１／８波長と
なりインダクタンスとして作用する。このとき第１の接
続線路５と第２の接続線路６の長さの和は２倍波で１／
８〜１／４波長となり、従来の位相調整用線路２７と比
べて短くできる。ＦＥＴの基本波における出力インピー
ダンスは容量性であるので、先端短絡線路７は基本波イ
ンピーダンスの容量成分を小さくするとともに抵抗成分
を大きくするように働き、基本波におけるインピーダン
ス整合素子として作用する。従って、基本波における位
相回転が小さい場所で基本波に対するインピーダンス整
合できるので、基本波におけるインピーダンス整合を広
帯域にできる。また、この実施例では、短い第１の接続
線路５および第２の接続線路６の後方に設けた基本波イ
ンピーダンス整合回路１１により、さらに基本波におけ
るインピーダンス整合を調整できるので、完全な広帯域
整合が可能となる。
ら入力した信号は、ＦＥＴ３で増幅され、出力回路を経
て出力端子２に出力される。出力回路において、２倍波
に対する並列共振回路１００により２倍波に対する開放
点が作られ、この位相が第２の接続線路６、先端短絡線
路７、第１の接続線路５により調整され、ＦＥＴから負
荷を見込む２倍波負荷反射係数の位相は−９０゜〜−１
８０゜となる。ここで、先端短絡線路７の線路長を２倍
波で１／４波長とする場合には、先端短絡線路７は２倍
波に対しては影響なく、基本波に対しては１／８波長と
なりインダクタンスとして作用する。このとき第１の接
続線路５と第２の接続線路６の長さの和は２倍波で１／
８〜１／４波長となり、従来の位相調整用線路２７と比
べて短くできる。ＦＥＴの基本波における出力インピー
ダンスは容量性であるので、先端短絡線路７は基本波イ
ンピーダンスの容量成分を小さくするとともに抵抗成分
を大きくするように働き、基本波におけるインピーダン
ス整合素子として作用する。従って、基本波における位
相回転が小さい場所で基本波に対するインピーダンス整
合できるので、基本波におけるインピーダンス整合を広
帯域にできる。また、この実施例では、短い第１の接続
線路５および第２の接続線路６の後方に設けた基本波イ
ンピーダンス整合回路１１により、さらに基本波におけ
るインピーダンス整合を調整できるので、完全な広帯域
整合が可能となる。
【００１１】なお、上記では、先端短絡線路７の線路長
を２倍波で１／４波長とする場合について説明してきた
が、この発明はこれに限らず先端短絡線路７の線路長を
２倍波で１／４波長以外の値に設定する場合でも、第１
の接続線路５と第２の接続線路６の線路長、線路幅を調
整することにより、ＦＥＴ３から負荷側を見込む２倍波
負荷反射係数の位相を−９０゜〜−１８０゜に設定し、
高効率とすることができると共に、基本波におけるイン
ピーダンス整合を広帯域にできる。
を２倍波で１／４波長とする場合について説明してきた
が、この発明はこれに限らず先端短絡線路７の線路長を
２倍波で１／４波長以外の値に設定する場合でも、第１
の接続線路５と第２の接続線路６の線路長、線路幅を調
整することにより、ＦＥＴ３から負荷側を見込む２倍波
負荷反射係数の位相を−９０゜〜−１８０゜に設定し、
高効率とすることができると共に、基本波におけるイン
ピーダンス整合を広帯域にできる。
【００１２】
【発明の効果】以上のようにこの発明によれば、位相調
整用回路により基本波におけるインピーダンス整合をし
たので、基本波におけるインピーダンス整合が広帯域に
された半導体増幅器を得られる効果がある。
整用回路により基本波におけるインピーダンス整合をし
たので、基本波におけるインピーダンス整合が広帯域に
された半導体増幅器を得られる効果がある。
【図１】この発明の実施例１を示す回路構成図である。
【図２】従来の半導体増幅器を示す構成図である。
【図３】従来のさらに他の半導体増幅を示す構成図であ
る。
る。
１ 入力端子 ２ 出力端子 ３ ＦＥＴ ５ 第１の接続線路 ６ 第２の接続線路 ７ 先端短絡線路 ８ 第１のＲＦ短絡用コンデンサ ９ キャパシタ １０ インダクタ １１ 基本波インピーダンス整合回路 １２ ゲート端子 １３ ドレイン端子 １４ ソース端子 １５ ゲートバイアス端子 １６ ドレインバイアス端子 １００ 並列共振回路 ２００ 位相調整用回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 高木 直 鎌倉市大船五丁目１番１号 三菱電機株式 会社電子システム研究所内
Claims (1)
- 【請求項１】 高調波処理回路を含む半導体増幅器にお
いて、半導体増幅器の出力回路が、使用する基本波の２
倍波に対する並列共振回路と、半導体増幅素子の出力回
路への出力端子と上記並列共振回路との間に接続された
位相調整用接続線路と、上記位相調整用接続線路の所定
の位置に一端が接続され、他端が交流的に短絡された先
端短絡線路とから成る位相調整用回路とを備え、上記半
導体増幅素子の２倍波負荷反射係数が所定の値になるよ
う、上記位相調整用接続線路の線路長、位相調整用接続
線路の線路幅、先端短絡線路の線路長、先端短絡線路の
線路幅の少なくとも一つを、所定の値に設定したことを
特徴とする半導体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002994A JP3006252B2 (ja) | 1992-01-10 | 1992-01-10 | 半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4002994A JP3006252B2 (ja) | 1992-01-10 | 1992-01-10 | 半導体増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05191171A true JPH05191171A (ja) | 1993-07-30 |
| JP3006252B2 JP3006252B2 (ja) | 2000-02-07 |
Family
ID=11544935
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4002994A Expired - Fee Related JP3006252B2 (ja) | 1992-01-10 | 1992-01-10 | 半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3006252B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503064A (ja) * | 2001-09-13 | 2005-01-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 能動チューナブルフィルタ回路 |
| JP2010154235A (ja) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | 高周波半導体増幅器 |
| CN105450185A (zh) * | 2015-12-15 | 2016-03-30 | 杭州电子科技大学 | 一种可重构高效率高线性宽带功率放大方法及放大器 |
| US9577578B2 (en) | 2015-01-08 | 2017-02-21 | Fujitsu Limited | Amplifying device and radio communication device |
| JP2017085395A (ja) * | 2015-10-29 | 2017-05-18 | 三菱電機株式会社 | 並列共振回路および高調波処理回路 |
| JP2019522406A (ja) * | 2016-10-18 | 2019-08-08 | 三菱電機株式会社 | 広帯域電力増幅器及び広帯域電力増幅器回路網を設計する方法 |
| WO2020158080A1 (ja) * | 2019-01-29 | 2020-08-06 | 住友電気工業株式会社 | 高調波処理回路及び増幅器 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6049673B2 (ja) | 2014-10-31 | 2016-12-21 | 株式会社東芝 | 半導体増幅装置 |
-
1992
- 1992-01-10 JP JP4002994A patent/JP3006252B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005503064A (ja) * | 2001-09-13 | 2005-01-27 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 能動チューナブルフィルタ回路 |
| JP2010154235A (ja) * | 2008-12-25 | 2010-07-08 | Mitsubishi Electric Corp | 高周波半導体増幅器 |
| US9577578B2 (en) | 2015-01-08 | 2017-02-21 | Fujitsu Limited | Amplifying device and radio communication device |
| JP2017085395A (ja) * | 2015-10-29 | 2017-05-18 | 三菱電機株式会社 | 並列共振回路および高調波処理回路 |
| CN105450185A (zh) * | 2015-12-15 | 2016-03-30 | 杭州电子科技大学 | 一种可重构高效率高线性宽带功率放大方法及放大器 |
| JP2019522406A (ja) * | 2016-10-18 | 2019-08-08 | 三菱電機株式会社 | 広帯域電力増幅器及び広帯域電力増幅器回路網を設計する方法 |
| WO2020158080A1 (ja) * | 2019-01-29 | 2020-08-06 | 住友電気工業株式会社 | 高調波処理回路及び増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3006252B2 (ja) | 2000-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274341A (en) | High-frequency power amplifier | |
| JPH0732335B2 (ja) | 高周波増幅器 | |
| US6201445B1 (en) | High frequency power amplifier | |
| US20060238269A1 (en) | Reflection loss suppression circuit | |
| JP2892452B2 (ja) | 増幅回路 | |
| JP3006252B2 (ja) | 半導体増幅器 | |
| JP2998837B2 (ja) | マイクロ波周波数逓倍増幅器 | |
| KR101460459B1 (ko) | 출력 모드 전환 증폭기 | |
| JPH04326206A (ja) | 電力増幅器 | |
| KR20010106454A (ko) | 마이크로파 증폭기 | |
| JPH11234148A (ja) | デュアルバンドマイクロ波増幅器 | |
| JPH06232657A (ja) | 高周波増幅器 | |
| JP2883218B2 (ja) | 半導体増幅器 | |
| JPH05191176A (ja) | 高周波電力増幅器 | |
| JPH0575357A (ja) | 低雑音増幅器 | |
| JP3231449B2 (ja) | マイクロ波回路 | |
| JP2505442B2 (ja) | 半導体増幅器 | |
| JP3373435B2 (ja) | 抵抗帰還トランジスタ | |
| JPH0585101U (ja) | マイクロ波半導体装置用バイアス回路 | |
| JPH0261175B2 (ja) | ||
| JP3018703B2 (ja) | マイクロ波半導体増幅器 | |
| JP3306834B2 (ja) | 電力増幅器 | |
| JP2501994B2 (ja) | 電力増幅器 | |
| JPH08130423A (ja) | 高調波抑圧回路 | |
| JPS62209909A (ja) | 超高周波半導体回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |