JPH04261222A - アナログ及びディジタル信号間変換装置 - Google Patents
アナログ及びディジタル信号間変換装置Info
- Publication number
- JPH04261222A JPH04261222A JP3295793A JP29579391A JPH04261222A JP H04261222 A JPH04261222 A JP H04261222A JP 3295793 A JP3295793 A JP 3295793A JP 29579391 A JP29579391 A JP 29579391A JP H04261222 A JPH04261222 A JP H04261222A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- analog
- random noise
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002131 composite material Substances 0.000 claims description 7
- 238000006243 chemical reaction Methods 0.000 abstract description 31
- 238000000034 method Methods 0.000 abstract description 11
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000005236 sound signal Effects 0.000 description 4
- 230000009467 reduction Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
- H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
- H03M1/0634—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale
- H03M1/0636—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain
- H03M1/0639—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms
- H03M1/0641—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence by averaging out the errors, e.g. using sliding scale in the amplitude domain using dither, e.g. using triangular or sawtooth waveforms the dither being a random signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、アナログ信号とディジ
タル信号の間の変換、すなわちアナログ信号からディジ
タル信号へ及びその逆の変換に関するものである。
タル信号の間の変換、すなわちアナログ信号からディジ
タル信号へ及びその逆の変換に関するものである。
【０００２】
【従来の技術】アナログからディジタル（Ａ／Ｄ）及び
ディジタルからアナログ（Ｄ／Ａ）への信号変換はとも
に、変換後の信号に歪みを生じ易い欠点がある。例えば
、変換時に高調波歪みが生じる。すなわち、変換後の信
号に１つ以上の高調波（信号中の基本周波数成分の整数
倍の周波数成分）が現れる。これは一般に、変換過程に
おける線形エラーの結果発生し、変換後の信号に不所望
の高調波が入り込むことになる。ディジタル音声信号処
理など多くの場合において、この歪みのもとは、処理さ
れる信号の著しい劣化をもたらす。
ディジタルからアナログ（Ｄ／Ａ）への信号変換はとも
に、変換後の信号に歪みを生じ易い欠点がある。例えば
、変換時に高調波歪みが生じる。すなわち、変換後の信
号に１つ以上の高調波（信号中の基本周波数成分の整数
倍の周波数成分）が現れる。これは一般に、変換過程に
おける線形エラーの結果発生し、変換後の信号に不所望
の高調波が入り込むことになる。ディジタル音声信号処
理など多くの場合において、この歪みのもとは、処理さ
れる信号の著しい劣化をもたらす。
【０００３】アナログからディジタル又はその逆の変換
はまた、分解能に制限を受ける。どの変換装置も或る最
大分解能で動作するが、これが変換される信号に得られ
るデータ分解能の限界となる。
はまた、分解能に制限を受ける。どの変換装置も或る最
大分解能で動作するが、これが変換される信号に得られ
るデータ分解能の限界となる。
【０００４】国際（ＰＣＴ）特許出願公告第ＷＯ８７／
０６０７９は、一方の（アナログ又はディジタル）形式
のランダム信号を同一形式の入力信号に加えるアナログ
及びディジタル信号間の変換技法を開示している。加算
した信号を他方の（ディジタル又はアナログ）形式に変
換すると共に、該ランダム信号をも該他方の形式に変換
する。そして、変換したランダム信号を変換した加算信
号から減算し、入力信号を変換した形式で表すようにし
ている。この技法は、変換の線形エラーがランダム化さ
れるので、アナログからディジタル（又はその逆）変換
によって生じる高調波歪みを幾らか減少させる。しかし
、この技法の効率は、一方の形式のランダム信号の加算
と他方の形式のランダム信号の減算とが正確に合ってい
て、ランダム信号が変換後の出力信号から事実上除去さ
れるか否かにかかっている。しかし、実際にそのように
正確に合わせることは、達成が困難である。
０６０７９は、一方の（アナログ又はディジタル）形式
のランダム信号を同一形式の入力信号に加えるアナログ
及びディジタル信号間の変換技法を開示している。加算
した信号を他方の（ディジタル又はアナログ）形式に変
換すると共に、該ランダム信号をも該他方の形式に変換
する。そして、変換したランダム信号を変換した加算信
号から減算し、入力信号を変換した形式で表すようにし
ている。この技法は、変換の線形エラーがランダム化さ
れるので、アナログからディジタル（又はその逆）変換
によって生じる高調波歪みを幾らか減少させる。しかし
、この技法の効率は、一方の形式のランダム信号の加算
と他方の形式のランダム信号の減算とが正確に合ってい
て、ランダム信号が変換後の出力信号から事実上除去さ
れるか否かにかかっている。しかし、実際にそのように
正確に合わせることは、達成が困難である。
【０００５】
【発明が解決しようとする課題】本発明の１つの課題（
目的）は、従来技術における上述の欠点を解消したアナ
ログ及びディジタル信号間の変換装置を提供することで
ある。
目的）は、従来技術における上述の欠点を解消したアナ
ログ及びディジタル信号間の変換装置を提供することで
ある。
【０００６】本発明のもう１つの課題は、変換過程で生
じる線形エラーを補償することにより、変換後信号にお
ける歪み、特に高調波歪みの少ないアナログ及びディジ
タル信号間変換装置を提供することである。
じる線形エラーを補償することにより、変換後信号にお
ける歪み、特に高調波歪みの少ないアナログ及びディジ
タル信号間変換装置を提供することである。
【０００７】本発明の他の課題は、変換過程で用いる変
換器の信号分解能を改善しうるアナログ及びディジタル
信号間変換装置を提供することである。
換器の信号分解能を改善しうるアナログ及びディジタル
信号間変換装置を提供することである。
【０００８】
【課題を解決するための手段】本発明によるディジタル
・アナログ変換装置は、次の構成要素より成る。入力デ
ィジタル信号を第１及び第２のディジタル信号に分離す
る手段、ディジタル・ランダムノイズ信号をこれら第１
及び第２ディジタル信号の各々に加えて、それぞれ第１
の合成ディジタル信号がディジタル・ランダムノイズ信
号と入力ディジタル信号との和を表し、第２の合成ディ
ジタル信号がディジタル・ランダムノイズ信号と入力デ
ィジタル信号との差を表すように、第１及び第２の合成
ディジタル信号を作成する手段、第１及び第２合成ディ
ジタル信号の各々をディジタル・アナログ変換して、そ
れぞれ第１及び第２の変換されたアナログ信号を作成す
る手段、上記ランダムノイズ信号成分を除去するように
第１及び第２の変換された信号を減算して、入力ディジ
タル信号のアナログ化された信号を出力する手段。
・アナログ変換装置は、次の構成要素より成る。入力デ
ィジタル信号を第１及び第２のディジタル信号に分離す
る手段、ディジタル・ランダムノイズ信号をこれら第１
及び第２ディジタル信号の各々に加えて、それぞれ第１
の合成ディジタル信号がディジタル・ランダムノイズ信
号と入力ディジタル信号との和を表し、第２の合成ディ
ジタル信号がディジタル・ランダムノイズ信号と入力デ
ィジタル信号との差を表すように、第１及び第２の合成
ディジタル信号を作成する手段、第１及び第２合成ディ
ジタル信号の各々をディジタル・アナログ変換して、そ
れぞれ第１及び第２の変換されたアナログ信号を作成す
る手段、上記ランダムノイズ信号成分を除去するように
第１及び第２の変換された信号を減算して、入力ディジ
タル信号のアナログ化された信号を出力する手段。
【０００９】本発明によるアナログ・ディジタル変換装
置も、同様に構成しうる。
置も、同様に構成しうる。
【００１０】
【作用】本発明の好適な実施例では、入力信号を第１及
び第２の信号に分離するが、一方は他方を反転したもの
とする。これらの分離した信号にそれぞれランダムノイ
ズ信号を加えて、一方が入力信号とランダムノイズ信号
との和、他方がその差を表す合成信号を作る。次に、該
合成信号を２つの同一変換路に加える。該変換路は、デ
ィジタル・アナログ変換の場合、ディジタル再構成フィ
ルタ及びディジタル・アナログ変換器を、アナログ・デ
ィジタル変換の場合、アナログ・ディジタル変換器を有
する。これら２つの変換路の出力を逆相で加算し、原信
号を変換した形式で回復すると共に、あとで加えたラン
ダムノイズ信号を除去する。
び第２の信号に分離するが、一方は他方を反転したもの
とする。これらの分離した信号にそれぞれランダムノイ
ズ信号を加えて、一方が入力信号とランダムノイズ信号
との和、他方がその差を表す合成信号を作る。次に、該
合成信号を２つの同一変換路に加える。該変換路は、デ
ィジタル・アナログ変換の場合、ディジタル再構成フィ
ルタ及びディジタル・アナログ変換器を、アナログ・デ
ィジタル変換の場合、アナログ・ディジタル変換器を有
する。これら２つの変換路の出力を逆相で加算し、原信
号を変換した形式で回復すると共に、あとで加えたラン
ダムノイズ信号を除去する。
【００１１】
【実施例】以下、図面により本発明を具体的に説明する
。図１は、本発明によるディジタル・アナログ変換装置
の例を示すブロック図である。同図において、１０は、
ディジタル信号Ｄの入力端で、一方においてインバータ
１２を介し第１加算器１４の一方の入力に接続されると
共に、他方において直接第２加算器１６の一方の入力に
接続される。ランダムノイズ信号Ｒを発生するディジタ
ル・ランダムノイズ発生器１８は、第１及び第２加算器
１４，１６の他方の入力にそれぞれ接続される。第１及
び第２加算器１４，１６の出力は、それぞれ第１及び第
２のディジタル・アナログ（Ｄ／Ａ）変換器２０，２２
の入力に接続される。第１及び第２のＤ／Ａ変換器２０
，２２の出力は、それぞれ減算器２４の反転及び非反転
入力に接続され、ここで減算された信号はアナログ出力
端２６に供給される。
。図１は、本発明によるディジタル・アナログ変換装置
の例を示すブロック図である。同図において、１０は、
ディジタル信号Ｄの入力端で、一方においてインバータ
１２を介し第１加算器１４の一方の入力に接続されると
共に、他方において直接第２加算器１６の一方の入力に
接続される。ランダムノイズ信号Ｒを発生するディジタ
ル・ランダムノイズ発生器１８は、第１及び第２加算器
１４，１６の他方の入力にそれぞれ接続される。第１及
び第２加算器１４，１６の出力は、それぞれ第１及び第
２のディジタル・アナログ（Ｄ／Ａ）変換器２０，２２
の入力に接続される。第１及び第２のＤ／Ａ変換器２０
，２２の出力は、それぞれ減算器２４の反転及び非反転
入力に接続され、ここで減算された信号はアナログ出力
端２６に供給される。
【００１２】動作時、入力ディジタル信号Ｄは、インバ
ータ１２で反転されて信号−Ｄ（これは、ディジタル信
号Ｄの論理的反転である。）となり、第１加算器１４に
供給される。ランダムノイズ信号Ｒは両加算器１４，１
６に供給され、第１加算器１４の出力信号はＲ−Ｄとな
り、第２加算器１６の出力信号はＲ＋Ｄとなる。Ｄ／Ａ
変換器２０，２２における変換過程で歪みが発生するの
で、これを第１Ｄ／Ａ変換器２０に対してはエラー信号
Ｅ１で、第２Ｄ／Ａ変換器２２に対してはエラー信号Ｅ
２で表すことにする。そうすると、第１Ｄ／Ａ変換器２
０のアナログ出力はＲ−Ｄ＋Ｅ１となり、第２Ｄ／Ａ変
換器２２のアナログ出力はＲ＋Ｄ＋Ｅ２となる。これら
のアナログ出力を減算器２４により減算すると、アナロ
グ出力信号２Ｄ−Ｅ１＋Ｅ２が生じる。すなわち、減算
器２４は、ランダムノイズ信号成分を除去すると共に、
エラー信号Ｅ１，Ｅ２を互いに相殺させる。Ｄ／Ａ変換
器２０，２２がおおむね類似の値の範囲にわたって動作
しているとき、エラー信号Ｅ１及びＥ２は値が類似する
ので、非線形歪みにより生じるエラーはかなり減少する
ことになる。多少エラーが残るときでも、入力データ信
号をランダムノイズ信号と組合せるので非線形歪みはラ
ンダム化され、そのため、エラーが出力における高調波
歪みに至ることはなくなる。これは、音声信号処理など
を行う場合の重要な利点となる。
ータ１２で反転されて信号−Ｄ（これは、ディジタル信
号Ｄの論理的反転である。）となり、第１加算器１４に
供給される。ランダムノイズ信号Ｒは両加算器１４，１
６に供給され、第１加算器１４の出力信号はＲ−Ｄとな
り、第２加算器１６の出力信号はＲ＋Ｄとなる。Ｄ／Ａ
変換器２０，２２における変換過程で歪みが発生するの
で、これを第１Ｄ／Ａ変換器２０に対してはエラー信号
Ｅ１で、第２Ｄ／Ａ変換器２２に対してはエラー信号Ｅ
２で表すことにする。そうすると、第１Ｄ／Ａ変換器２
０のアナログ出力はＲ−Ｄ＋Ｅ１となり、第２Ｄ／Ａ変
換器２２のアナログ出力はＲ＋Ｄ＋Ｅ２となる。これら
のアナログ出力を減算器２４により減算すると、アナロ
グ出力信号２Ｄ−Ｅ１＋Ｅ２が生じる。すなわち、減算
器２４は、ランダムノイズ信号成分を除去すると共に、
エラー信号Ｅ１，Ｅ２を互いに相殺させる。Ｄ／Ａ変換
器２０，２２がおおむね類似の値の範囲にわたって動作
しているとき、エラー信号Ｅ１及びＥ２は値が類似する
ので、非線形歪みにより生じるエラーはかなり減少する
ことになる。多少エラーが残るときでも、入力データ信
号をランダムノイズ信号と組合せるので非線形歪みはラ
ンダム化され、そのため、エラーが出力における高調波
歪みに至ることはなくなる。これは、音声信号処理など
を行う場合の重要な利点となる。
【００１３】図２は、図１の装置の詳細な具体例を示す
略式回路図である。入力ディジタル信号Ｄは、２４ビッ
ト・データ信号で、図１と同様にインバータ１２を介し
て第１加算器１４に、また直接第２加算器１６に加えら
れる。ディジタル・ランダムノイズ発生器１８は２４ビ
ット信号Ｎを発生し、該信号ＮはＮ／６４シフト割算器
３０により６４でシフト割算される。その出力であるラ
ンダムノイズ信号Ｒ（＝Ｎ／６４）は、加算器１４，１
６に加えられる。図２の回路は、第１及び第２の２４−
１８切捨て回路３２，３４及び第１及び第２の２０ｋＨ
ｚ低域通過フィルタ（ＬＰＦ）３６，３８を有し、これ
らは、それぞれ加算器１４，１６と１８ビットＤ／Ａ変
換器２０，２２の間に接続される。Ｄ／Ａ変換器２０，
２２のアナログ出力に対する減算器２４は、４つの抵抗
Ｒに接続され差動増幅器を構成する演算増幅器４０より
成る。減算器２４のアナログ出力は、出力端子２６Ａ，
２６Ｂに供給される。
略式回路図である。入力ディジタル信号Ｄは、２４ビッ
ト・データ信号で、図１と同様にインバータ１２を介し
て第１加算器１４に、また直接第２加算器１６に加えら
れる。ディジタル・ランダムノイズ発生器１８は２４ビ
ット信号Ｎを発生し、該信号ＮはＮ／６４シフト割算器
３０により６４でシフト割算される。その出力であるラ
ンダムノイズ信号Ｒ（＝Ｎ／６４）は、加算器１４，１
６に加えられる。図２の回路は、第１及び第２の２４−
１８切捨て回路３２，３４及び第１及び第２の２０ｋＨ
ｚ低域通過フィルタ（ＬＰＦ）３６，３８を有し、これ
らは、それぞれ加算器１４，１６と１８ビットＤ／Ａ変
換器２０，２２の間に接続される。Ｄ／Ａ変換器２０，
２２のアナログ出力に対する減算器２４は、４つの抵抗
Ｒに接続され差動増幅器を構成する演算増幅器４０より
成る。減算器２４のアナログ出力は、出力端子２６Ａ，
２６Ｂに供給される。
【００１４】図２の回路の動作は、図１のものとおおむ
ね同様である。シフト分割器３０の目的は、ランダムノ
イズ信号を最適レベルに設定するためである。本例の場
合、そのレベルはフルスケール（全ビット）より６ビッ
ト低く、いいかえると−３６ｄＢである。これは６４で
シフト割算することにより達成される。一般に、シフト
分割されたランダムの信号Ｒのレベルは、入力ディジタ
ル信号の最下位ビットのレベルより大きく、装置の最大
の幅に対応するレベルより小さい。第１及び第２の２４
−１８切捨て回路３２，３４はＲ−Ｄ，Ｒ＋Ｄの信号を
２４ビットから１８ビットに切りつめる。本例では、音
声信号処理のため、この切捨てのある信号をＤ／Ａ変換
器２０，２２に加える前に２０ｋＨｚＬＰＦ３６，３８
により濾波する。その出力であるアナログ信号は、減算
器２４を構成する差動増幅器により逆相で加算され、回
復されたデータ信号がアナログ形式で出力端子２６Ａ，
２６Ｂに供給される。その際、ランダムノイズ成分は除
去され、また、Ｄ／Ａ変換過程で生じたエラー信号も大
幅に減少する。
ね同様である。シフト分割器３０の目的は、ランダムノ
イズ信号を最適レベルに設定するためである。本例の場
合、そのレベルはフルスケール（全ビット）より６ビッ
ト低く、いいかえると−３６ｄＢである。これは６４で
シフト割算することにより達成される。一般に、シフト
分割されたランダムの信号Ｒのレベルは、入力ディジタ
ル信号の最下位ビットのレベルより大きく、装置の最大
の幅に対応するレベルより小さい。第１及び第２の２４
−１８切捨て回路３２，３４はＲ−Ｄ，Ｒ＋Ｄの信号を
２４ビットから１８ビットに切りつめる。本例では、音
声信号処理のため、この切捨てのある信号をＤ／Ａ変換
器２０，２２に加える前に２０ｋＨｚＬＰＦ３６，３８
により濾波する。その出力であるアナログ信号は、減算
器２４を構成する差動増幅器により逆相で加算され、回
復されたデータ信号がアナログ形式で出力端子２６Ａ，
２６Ｂに供給される。その際、ランダムノイズ成分は除
去され、また、Ｄ／Ａ変換過程で生じたエラー信号も大
幅に減少する。
【００１５】図２の回路は、図１のものと同じ利点、具
体的には歪み、特に高調波歪みが減少する利点を有する
。また、変換器の信号（１８ビット）に比べて高い分解
能の信号（２４ビット）を注入付加する結果、変換出力
信号におけるデータ分解能が増加する。本装置の最終的
な信号雑音比は、注入したランダムノイズ信号が除去さ
れる程度に比例するので、分解能より精度が大きい変換
器の場合、分解能の増加及び高調波歪みの減少の外に全
体のダイナミックレンジが増加する利点がある。
体的には歪み、特に高調波歪みが減少する利点を有する
。また、変換器の信号（１８ビット）に比べて高い分解
能の信号（２４ビット）を注入付加する結果、変換出力
信号におけるデータ分解能が増加する。本装置の最終的
な信号雑音比は、注入したランダムノイズ信号が除去さ
れる程度に比例するので、分解能より精度が大きい変換
器の場合、分解能の増加及び高調波歪みの減少の外に全
体のダイナミックレンジが増加する利点がある。
【００１６】このように、図１及び２の回路は、市販の
Ｄ／Ａ変換器の性能を改善するのに使用することができ
る。ランダムノイズ成分の最終的除去及び歪みの減少を
最大限に達成するには、直接及び反転信号路に使用する
１対の構成素子の動作特性ができるだけ接近すべきこと
は勿論である。インバータ１２及び加算器１４を使用す
る代わりに、１つの減算器を設けてもよい。しかし、こ
の場合は、差信号Ｒ−Ｄが加算器１６からの和信号Ｒ＋
Ｄとぴったり対応するような差信号を与える特性をもつ
減算器を用いることが肝心である。
Ｄ／Ａ変換器の性能を改善するのに使用することができ
る。ランダムノイズ成分の最終的除去及び歪みの減少を
最大限に達成するには、直接及び反転信号路に使用する
１対の構成素子の動作特性ができるだけ接近すべきこと
は勿論である。インバータ１２及び加算器１４を使用す
る代わりに、１つの減算器を設けてもよい。しかし、こ
の場合は、差信号Ｒ−Ｄが加算器１６からの和信号Ｒ＋
Ｄとぴったり対応するような差信号を与える特性をもつ
減算器を用いることが肝心である。
【００１７】図３は、本発明によるアナログ・ディジタ
ル変換装置の例を示すブロック図である。同図において
、アナログ信号Ａに対する入力端５０は、一方において
アナログ・インバータ５２を介して第１加算器５４の一
方の入力に、他方において直接第２加算器５６の一方の
入力に接続される。ランダムノイズ信号Ｒを発生するア
ナログ・ランダムノイズ発生器５８は、第１及び第２加
算器５４，５６の他方の入力に接続される。第１及び第
２加算器５４，５６の出力は、それぞれ第１及び第２ア
ナログ・ディジタル（Ａ／Ｄ）変換器６０，６２の入力
に接続される。これらＡ／Ｄ変換器６０，６２のディジ
タル出力は、それぞれディジタル減算器６４の反転及び
非反転入力に接続され、そこで減算された信号はディジ
タル出力端６６に供給される。
ル変換装置の例を示すブロック図である。同図において
、アナログ信号Ａに対する入力端５０は、一方において
アナログ・インバータ５２を介して第１加算器５４の一
方の入力に、他方において直接第２加算器５６の一方の
入力に接続される。ランダムノイズ信号Ｒを発生するア
ナログ・ランダムノイズ発生器５８は、第１及び第２加
算器５４，５６の他方の入力に接続される。第１及び第
２加算器５４，５６の出力は、それぞれ第１及び第２ア
ナログ・ディジタル（Ａ／Ｄ）変換器６０，６２の入力
に接続される。これらＡ／Ｄ変換器６０，６２のディジ
タル出力は、それぞれディジタル減算器６４の反転及び
非反転入力に接続され、そこで減算された信号はディジ
タル出力端６６に供給される。
【００１８】図３の回路の動作は図１のものと同様であ
るが、ただ、回路のディジタル及びアナログ部がアナロ
グ及びディジタル部に変わっている点が異なる。入力ア
ナログ信号Ａは、アナログ・インバータ５２により反転
されて信号−Ａとなり、第１加算器５４に供給される。 アナログ・ランダムノイズ信号Ｒは両加算器５４，５６
に供給されて、第１加算器５４から出力信号Ｒ−Ａを、
第２加算器５６から出力信号Ｒ＋Ａを生じる。Ａ／Ｄ変
換器６０，６２における変換過程で歪みが起こるので、
これをそれぞれエラー信号Ｅ１，Ｅ２で表す。そうする
と、第１Ａ／Ｄ変換器６０の出力はＲ−Ａ＋Ｅ１となり
、第２Ａ／Ｄ変換器６２の出力はＲ＋Ａ＋Ｅ２となる。 これらのディジタル出力をディジタル減算器６４により
減算すると、出力信号２Ａ−Ｅ１＋Ｅ２を生じる。 こうして図１の回路と同様、減算器６４は、ランダムノ
イズ信号成分を除去し、また、エラー信号Ｅ１，Ｅ２を
互いに相殺させる。したがって、変換過程で入り込む非
線形歪みによるエラーは大幅に減少し、残りのエラーも
、入力信号をランダムノイズ信号を組合せることにより
ランダム化される。したがって、エラーが出力における
高調波歪みに至ることはなくなる。
るが、ただ、回路のディジタル及びアナログ部がアナロ
グ及びディジタル部に変わっている点が異なる。入力ア
ナログ信号Ａは、アナログ・インバータ５２により反転
されて信号−Ａとなり、第１加算器５４に供給される。 アナログ・ランダムノイズ信号Ｒは両加算器５４，５６
に供給されて、第１加算器５４から出力信号Ｒ−Ａを、
第２加算器５６から出力信号Ｒ＋Ａを生じる。Ａ／Ｄ変
換器６０，６２における変換過程で歪みが起こるので、
これをそれぞれエラー信号Ｅ１，Ｅ２で表す。そうする
と、第１Ａ／Ｄ変換器６０の出力はＲ−Ａ＋Ｅ１となり
、第２Ａ／Ｄ変換器６２の出力はＲ＋Ａ＋Ｅ２となる。 これらのディジタル出力をディジタル減算器６４により
減算すると、出力信号２Ａ−Ｅ１＋Ｅ２を生じる。 こうして図１の回路と同様、減算器６４は、ランダムノ
イズ信号成分を除去し、また、エラー信号Ｅ１，Ｅ２を
互いに相殺させる。したがって、変換過程で入り込む非
線形歪みによるエラーは大幅に減少し、残りのエラーも
、入力信号をランダムノイズ信号を組合せることにより
ランダム化される。したがって、エラーが出力における
高調波歪みに至ることはなくなる。
【００１９】図４は、図３の変換装置の詳細な具体例を
示す略式回路図である。入力アナログ信号Ａは、入力端
子５０Ａ，５０Ｂよりアナログ・インバータ５２を介し
て第１加算器５４に、また直接第２加算器５６に加えら
れる。図示のように、アナログ・インバータ５２は、２
つの抵抗Ｒが接続され反転増幅器を構成する演算増幅器
である。また、加算器５４，５６は、それぞれ３つの抵
抗Ｒが接続され加算器を構成する演算増幅器７２，７４
である。アナログ・ランダムノイズ発生器５８は、アナ
ログ・ランダムノイズ信号を加算器５４，５６の他方の
入力に供給する。このアナログ・ランダムノイズ発生器
５８は、図示のように、加算器から離れた別の出力を有
し、加算器間の相互作用を防止するよう適当に緩衝され
ている。しかし、これらの各出力へのランダムノイズ信
号は、同一でなければならない。
示す略式回路図である。入力アナログ信号Ａは、入力端
子５０Ａ，５０Ｂよりアナログ・インバータ５２を介し
て第１加算器５４に、また直接第２加算器５６に加えら
れる。図示のように、アナログ・インバータ５２は、２
つの抵抗Ｒが接続され反転増幅器を構成する演算増幅器
である。また、加算器５４，５６は、それぞれ３つの抵
抗Ｒが接続され加算器を構成する演算増幅器７２，７４
である。アナログ・ランダムノイズ発生器５８は、アナ
ログ・ランダムノイズ信号を加算器５４，５６の他方の
入力に供給する。このアナログ・ランダムノイズ発生器
５８は、図示のように、加算器から離れた別の出力を有
し、加算器間の相互作用を防止するよう適当に緩衝され
ている。しかし、これらの各出力へのランダムノイズ信
号は、同一でなければならない。
【００２０】各加算器５４，５６からの組合せ信号は、
それぞれ１８ビットＡ／Ｄ変換器６０，６２に供給され
、ディジタル化されたあとディジタル減算器６４に供給
され、そこで、上述のようにランダムノイズ成分が除去
され歪みが減らされる。出力端６６には、１９ビットの
ディジタル出力信号が供給される。
それぞれ１８ビットＡ／Ｄ変換器６０，６２に供給され
、ディジタル化されたあとディジタル減算器６４に供給
され、そこで、上述のようにランダムノイズ成分が除去
され歪みが減らされる。出力端６６には、１９ビットの
ディジタル出力信号が供給される。
【００２１】図３及び４に示すようにアナログ・インバ
ータ５２及び加算器５４を使用する代わりに、ただ１つ
のアナログ減算器を設けてもよい。しかし、その場合は
、その減算器の特性を加算器５６からの和信号にぴった
り対応する差信号を与えるものとすることが重要である
。
ータ５２及び加算器５４を使用する代わりに、ただ１つ
のアナログ減算器を設けてもよい。しかし、その場合は
、その減算器の特性を加算器５６からの和信号にぴった
り対応する差信号を与えるものとすることが重要である
。
【００２２】図４の回路の利点は、図３の回路と同様で
ある。すなわち、各変換路における非線形エラーが相殺
され易くなり、また、残りのエラーがランダム化される
結果高調波歪みが減少する。ランダムノイズ信号のレベ
ルは、入力アナログ信号のレベルに対し最適化すべきで
あり、これは、変換器によって決まるが、一般には最高
レベルに対し−３６ｄＢないし−７０ｄＢである。これ
ら変換器のパラメータは、図１及び２のディジタル・ア
ナログ変換装置にも適用される。
ある。すなわち、各変換路における非線形エラーが相殺
され易くなり、また、残りのエラーがランダム化される
結果高調波歪みが減少する。ランダムノイズ信号のレベ
ルは、入力アナログ信号のレベルに対し最適化すべきで
あり、これは、変換器によって決まるが、一般には最高
レベルに対し−３６ｄＢないし−７０ｄＢである。これ
ら変換器のパラメータは、図１及び２のディジタル・ア
ナログ変換装置にも適用される。
【００２３】以上、本発明を図示の実施例について説明
したが、本発明は、これら特定の実施例に限定されるこ
となく、特許請求の範囲内において種々の変形、変更を
なしうるものである。
したが、本発明は、これら特定の実施例に限定されるこ
となく、特許請求の範囲内において種々の変形、変更を
なしうるものである。
【００２４】
【発明の効果】本発明による変換装置の第１の利点は、
歪みの減少である。高調波歪みを起こす変換器の線形エ
ラーはランダム化されるので、音声信号処理において入
力信号の聴取上関係がなくなる。注入するランダムノイ
ズ信号の振幅範囲における高調波歪みは、効率よく除去
される。２つの変換器に共通の非線形特性は、信号反転
操作（これにより、一方の変換路における入力信号成分
が他方の変換路における成分の反転したものとなる。）
によっても減少し、変換器間の補正が行われる。
歪みの減少である。高調波歪みを起こす変換器の線形エ
ラーはランダム化されるので、音声信号処理において入
力信号の聴取上関係がなくなる。注入するランダムノイ
ズ信号の振幅範囲における高調波歪みは、効率よく除去
される。２つの変換器に共通の非線形特性は、信号反転
操作（これにより、一方の変換路における入力信号成分
が他方の変換路における成分の反転したものとなる。）
によっても減少し、変換器間の補正が行われる。
【００２５】第２の利点は、信号の分解能が改善される
ことである。変換器の分解能より大きな分解能でランダ
ムノイズ信号を付加することにより、変換後の信号に分
解能がもっと大きいデータが含まれることになる。装置
の最終的な信号雑音比は注入したランダムノイズ信号の
除去程度に比例するので、分解能より精度が大きい変換
器の場合、分解能の増加及び高調波歪みの減少の外に、
全ダイナミックレンジの増加が得られる。
ことである。変換器の分解能より大きな分解能でランダ
ムノイズ信号を付加することにより、変換後の信号に分
解能がもっと大きいデータが含まれることになる。装置
の最終的な信号雑音比は注入したランダムノイズ信号の
除去程度に比例するので、分解能より精度が大きい変換
器の場合、分解能の増加及び高調波歪みの減少の外に、
全ダイナミックレンジの増加が得られる。
【図１】本発明によるディジタル・アナログ変換装置の
例を示すブロック図である。
例を示すブロック図である。
【図２】図１の装置の詳細な具体例を示す略式回路図で
ある。
ある。
【図３】本発明によるアナログ・ディジタル変換装置の
例を示すブロック図である。
例を示すブロック図である。
【図４】図３の装置の詳細な具体例を示す略式回路図で
ある。
ある。
１２ 入力ディジタル信号を第１、第２ディジタ
ル信号に分離する手段 １４，１６，１８ 第１、第２合成ディジタル信
号作成手段
ル信号に分離する手段 １４，１６，１８ 第１、第２合成ディジタル信
号作成手段
Claims (1)
- 【請求項１】 入力ディジタル信号をアナログ信号に
変換する装置であって、上記入力ディジタル信号を第１
及び第２のディジタル信号に分離する手段と、これら第
１及び第２ディジタル信号の各々にディジタル・ランダ
ムノイズ信号を加えて、それぞれ、第１の合成ディジタ
ル信号が上記ディジタル・ランダムノイズ信号と上記入
力ディジタル信号との和を表し、第２の合成ディジタル
信号が上記ディジタル・ランダムノイズ信号と上記入力
ディジタル信号との差を表すように、第１及び第２の合
成ディジタル信号を作成する手段と、これら第１及び第
２合成ディジタル信号をディジタル・アナログ変換して
、それぞれ第１及び第２の変換されたアナログ信号を作
成する手段と、上記ランダムノイズ信号成分を除去する
ように上記第１及び第２の変換された信号を減算して、
上記入力ディジタル信号のアナログ化された信号を出力
する手段とを具えたディジタル・アナログ変換装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB90248196 | 1990-11-15 | ||
| GB9024819A GB2250148B (en) | 1990-11-15 | 1990-11-15 | Conversion between analog and digital signals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04261222A true JPH04261222A (ja) | 1992-09-17 |
Family
ID=10685401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3295793A Pending JPH04261222A (ja) | 1990-11-15 | 1991-11-12 | アナログ及びディジタル信号間変換装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5148163A (ja) |
| JP (1) | JPH04261222A (ja) |
| GB (1) | GB2250148B (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2010259117A (ja) * | 2010-08-18 | 2010-11-11 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2011050112A (ja) * | 2010-12-06 | 2011-03-10 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2013042347A (ja) * | 2011-08-15 | 2013-02-28 | Toshiba Corp | 歪み補正装置 |
| JP2015216470A (ja) * | 2014-05-08 | 2015-12-03 | オンキヨー株式会社 | Ｄ／ａ変換器 |
| JP2017060159A (ja) * | 2015-09-14 | 2017-03-23 | メディアテック インコーポレーテッドＭｅｄｉａｔｅｋ Ｉｎｃ． | アナログ領域とデジタル領域との間での不一致誤差の整形機能を有する変換システム |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5374963A (en) * | 1990-06-01 | 1994-12-20 | Thomson Consumer Electronics, Inc. | Picture resolution enhancement with dithering and dedithering |
| US5404176A (en) * | 1993-09-10 | 1995-04-04 | Ati Technologies Inc. | Digital color video image enhancement for a random dither circuit |
| FI96811C (fi) * | 1993-11-30 | 1996-08-26 | Nokia Mobile Phones Ltd | Menetelmä ja piirijärjestely D/A-muuntimen DC-erojännitteen kompensoimiseksi |
| DE19514007C1 (de) * | 1995-04-13 | 1996-09-12 | Wandel & Goltermann | Verfahren zur Verbesserung des Klirrverhaltens von Analog-Digitalwandlern |
| JP2993399B2 (ja) * | 1995-05-08 | 1999-12-20 | ヤマハ株式会社 | Ｄ／ａコンバータ回路 |
| KR100223171B1 (ko) * | 1996-07-30 | 1999-10-15 | 윤종용 | 감마보정장치 |
| US6198419B1 (en) * | 1998-06-17 | 2001-03-06 | Lucent Technologies, Inc. | Method and apparatus for extending the spurious free dynamic range of a digital-to-analog converter |
| DE19900558C2 (de) * | 1999-01-09 | 2002-10-24 | Micronas Gmbh | Verstärker für einen Analog-Digital-Wandler |
| US6515542B1 (en) * | 2000-05-26 | 2003-02-04 | Analog Devices, Inc. | Differential intermediate frequency (IF) amplifier with narrow band noise dithering for driving high speed analog-to-digital conversion and communication applications |
| US6522176B1 (en) | 2001-11-15 | 2003-02-18 | Itt Manufacturing Enterprises, Inc. | Low spurious direct digital synthesizer |
| DE102004025577B4 (de) * | 2004-05-25 | 2010-05-06 | Infineon Technologies Ag | Unterdrückung von geraden harmonischen Verzerrungen in einem nicht-linearen Element |
| US7868804B2 (en) * | 2005-07-26 | 2011-01-11 | Nxp B.V. | High speed driver equalization |
| US7554471B2 (en) * | 2006-11-01 | 2009-06-30 | Northrop Grumman Corporation | System and method for improving linearity of a DAC |
| US8174418B2 (en) * | 2009-07-14 | 2012-05-08 | Honeywell International Inc. | Inexpensively improving resolution and reducing noise of low-noise signals |
| US8730076B2 (en) * | 2012-07-30 | 2014-05-20 | Cambridge Silicon Radio Limited | Spur reduction circuit |
| CN103346792B (zh) * | 2013-07-10 | 2016-06-01 | 电子科技大学 | 消除模数转换中时钟抖动的方法、装置及数字预失真方法 |
| US9590648B2 (en) * | 2014-11-07 | 2017-03-07 | John Howard La Grou | Multi-path digital-to-analog converter |
| US9385745B1 (en) * | 2015-01-14 | 2016-07-05 | Mediatek Inc. | Sigma-delta ADC with dither |
| GB2541861A (en) * | 2015-05-29 | 2017-03-08 | Mqa Ltd | Digital to analogue conversion |
| CN108141203B (zh) * | 2015-09-29 | 2021-11-30 | 美高森美半导体无限责任公司 | 非线性信号处理中的噪声减少 |
| US9871530B1 (en) | 2016-12-11 | 2018-01-16 | John Howard La Grou | Multi-path analog-to-digital and digital-to-analog conversion of PDM signals |
| US10256782B2 (en) | 2017-04-25 | 2019-04-09 | John Howard La Grou | Multi-path power amplifier |
| US10298256B1 (en) | 2017-11-21 | 2019-05-21 | Raytheon Company | Analog to digital conversion using differential dither |
| FR3091433B1 (fr) * | 2018-12-28 | 2020-12-18 | St Microelectronics Sa | Dispositif électronique formant un convertisseur numérique-analogique et un mélangeur |
| EP4020812A1 (en) * | 2020-12-23 | 2022-06-29 | Intel Corporation | Segmented digital-to-analog converter with subtractive dither |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8607553D0 (en) * | 1986-03-26 | 1986-04-30 | Solid State Logic Ltd | Digital analogue signal conversion |
| JPS63224521A (ja) * | 1987-03-13 | 1988-09-19 | Nippon Precision Saakitsutsu Kk | Ｄ／ａ変換装置 |
| JPS6439122A (en) * | 1987-08-05 | 1989-02-09 | Toshiba Corp | Digital data demodulating circuit |
| JP2573850B2 (ja) * | 1987-09-14 | 1997-01-22 | ティアツク株式会社 | アナログ−デイジタル変換装置 |
| JP2647136B2 (ja) * | 1988-05-13 | 1997-08-27 | 株式会社東芝 | アナログ−デジタル変換回路 |
-
1990
- 1990-11-15 GB GB9024819A patent/GB2250148B/en not_active Expired - Fee Related
-
1991
- 1991-09-25 US US07/765,268 patent/US5148163A/en not_active Expired - Lifetime
- 1991-11-12 JP JP3295793A patent/JPH04261222A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007104475A (ja) * | 2005-10-06 | 2007-04-19 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2010259117A (ja) * | 2010-08-18 | 2010-11-11 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2011050112A (ja) * | 2010-12-06 | 2011-03-10 | Denso Corp | Ａ／ｄ変換方法及び装置 |
| JP2013042347A (ja) * | 2011-08-15 | 2013-02-28 | Toshiba Corp | 歪み補正装置 |
| JP2015216470A (ja) * | 2014-05-08 | 2015-12-03 | オンキヨー株式会社 | Ｄ／ａ変換器 |
| JP2017060159A (ja) * | 2015-09-14 | 2017-03-23 | メディアテック インコーポレーテッドＭｅｄｉａｔｅｋ Ｉｎｃ． | アナログ領域とデジタル領域との間での不一致誤差の整形機能を有する変換システム |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9024819D0 (en) | 1991-01-02 |
| US5148163A (en) | 1992-09-15 |
| GB2250148B (en) | 1994-06-08 |
| GB2250148A (en) | 1992-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04261222A (ja) | アナログ及びディジタル信号間変換装置 | |
| EP0369630B1 (en) | Signal processing apparatus | |
| US4812846A (en) | Dither circuit using dither including signal component having frequency half of sampling frequency | |
| JP3104108B2 (ja) | アナログ／デジタルコンバータ | |
| JPH02214224A (ja) | ディジタル・アナログ変換器 | |
| JP2005510110A (ja) | シグマデルタ変調 | |
| JPH0342911A (ja) | Ｄ／ａコンバータの入力データ処理装置 | |
| US4644324A (en) | Digital to analog conversion system with the addition of dither to the digital input | |
| JPS61159826A (ja) | デイジタル−アナログ変換装置 | |
| JP3420134B2 (ja) | Ｄ／ａ変換システムとｄ／ａ変換方法 | |
| JPH06276099A (ja) | Ｄ／ａ変換装置 | |
| JPH0535283A (ja) | 音声信号除去回路 | |
| JPH09261052A (ja) | Ａ／ｄ変換装置 | |
| JP2003079134A (ja) | スイッチング電源 | |
| JPH05235765A (ja) | アナログ／デジタル変換装置 | |
| US4866523A (en) | Video signal processing circuit providing noise suppression with reduced signal distortion | |
| JP3185143B2 (ja) | デジタル周波数変換装置 | |
| JPH05276035A (ja) | デジタル／アナログ変換器 | |
| JP3142728B2 (ja) | １ビットアナログ／デジタル変換器用信号入力回路 | |
| JP2993457B2 (ja) | オーバサンプル型ｄａコンバータ | |
| JP2546678B2 (ja) | ディザ処理回路 | |
| JPH02312409A (ja) | デジタル／アナログ変換器 | |
| WO2004030221A1 (en) | Sigma-delta modulation | |
| Farrar et al. | Development of a commercial digital amplifier | |
| JPH02213226A (ja) | ディジタル・アナログ変換回路 |