JPH09261052A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH09261052A JPH09261052A JP6336596A JP6336596A JPH09261052A JP H09261052 A JPH09261052 A JP H09261052A JP 6336596 A JP6336596 A JP 6336596A JP 6336596 A JP6336596 A JP 6336596A JP H09261052 A JPH09261052 A JP H09261052A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- pass filter
- digital
- adder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 アナログ・ディジタル混在の回路を含むオー
ディオ機器・通信機器・放送機器・伝送機器等で使用さ
れるＡ／Ｄ変換装置において、無調整化、高安定化が容
易な直流成分除去機能を持つＡ／Ｄ変換装置を提供す
る。 【解決手段】 Ａ／Ｄ変換装置において、Ａ／Ｄ変換器
と、該Ａ／Ｄ変換器から出力される直流成分を除去する
ためのディジタルハイパスフィルタを具備する。また、
該ディジタルハイパスフィルタは、１次の非再帰接続と
１次の再帰接続とで構成されるＩＩＲのディジタルハイ
パスフィルタを用いる。更に、該ＩＩＲのディジタルハ
イパスフィルタは、非再帰部のフィルタ係数を１、再帰
部のフィルタ係数を（１−２のべき乗）で表せる２進数
に選び、加算器とビットシフトとから成る係数乗算器を
用いて構成する。
ディオ機器・通信機器・放送機器・伝送機器等で使用さ
れるＡ／Ｄ変換装置において、無調整化、高安定化が容
易な直流成分除去機能を持つＡ／Ｄ変換装置を提供す
る。 【解決手段】 Ａ／Ｄ変換装置において、Ａ／Ｄ変換器
と、該Ａ／Ｄ変換器から出力される直流成分を除去する
ためのディジタルハイパスフィルタを具備する。また、
該ディジタルハイパスフィルタは、１次の非再帰接続と
１次の再帰接続とで構成されるＩＩＲのディジタルハイ
パスフィルタを用いる。更に、該ＩＩＲのディジタルハ
イパスフィルタは、非再帰部のフィルタ係数を１、再帰
部のフィルタ係数を（１−２のべき乗）で表せる２進数
に選び、加算器とビットシフトとから成る係数乗算器を
用いて構成する。
Description
【０００１】
【発明の属する技術分野】本発明は、アナログ・ディジ
タル混在の回路を含む、オーディオ機器・通信機器・放
送機器・伝送機器等で用いられるＡ／Ｄ変換装置に関す
るものである。
タル混在の回路を含む、オーディオ機器・通信機器・放
送機器・伝送機器等で用いられるＡ／Ｄ変換装置に関す
るものである。
【０００２】
【従来の技術】従来、Ａ／Ｄ変換装置としては、図３に
示すＡ／Ｄ変換装置がある。以下、この従来例につい
て、図３を参照して説明する。図中、アナログ信号入力
端子１よりアナログ信号を入力し、抵抗(Ｒ1）１４−１
を介してオペアンプ１６のマイナス端子へ接続する。オ
ペアンプ１６のプラス端子は、抵抗（Ｒ４）１４-4を介
して接地し、更に、オペアンプ１６のプラス端子は抵抗
（Ｒ3)１４-3を介して可変抵抗１５へ接続する。可変抵
抗１５の残りの２端子は、それぞれ＋Ｖ［Ｖ］，−Ｖ
［Ｖ］へ接続する。オペアンプ１６の出力端子は、オペ
アンプ１６のマイナス端子とＡ／Ｄ変換器６の入力端子
へ接続し、Ａ／Ｄ変換器６の出力端子はディジタル信号
出力端子５へ接続する。ここで、Ａ／Ｄ変換器の出力コ
ードが２の補数であるとすると、Ａ／Ｄ変換器で出力さ
れる直流成分は、Ａ／Ｄ変換器の出力信号のコードを観
て、オール０となるように、可変抵抗１５を調整して除
去する。この可変抵抗１５の調整によるオペアンプ１６
の基準入力電圧の可変範囲は、次の（数１）式の通りで
ある。
示すＡ／Ｄ変換装置がある。以下、この従来例につい
て、図３を参照して説明する。図中、アナログ信号入力
端子１よりアナログ信号を入力し、抵抗(Ｒ1）１４−１
を介してオペアンプ１６のマイナス端子へ接続する。オ
ペアンプ１６のプラス端子は、抵抗（Ｒ４）１４-4を介
して接地し、更に、オペアンプ１６のプラス端子は抵抗
（Ｒ3)１４-3を介して可変抵抗１５へ接続する。可変抵
抗１５の残りの２端子は、それぞれ＋Ｖ［Ｖ］，−Ｖ
［Ｖ］へ接続する。オペアンプ１６の出力端子は、オペ
アンプ１６のマイナス端子とＡ／Ｄ変換器６の入力端子
へ接続し、Ａ／Ｄ変換器６の出力端子はディジタル信号
出力端子５へ接続する。ここで、Ａ／Ｄ変換器の出力コ
ードが２の補数であるとすると、Ａ／Ｄ変換器で出力さ
れる直流成分は、Ａ／Ｄ変換器の出力信号のコードを観
て、オール０となるように、可変抵抗１５を調整して除
去する。この可変抵抗１５の調整によるオペアンプ１６
の基準入力電圧の可変範囲は、次の（数１）式の通りで
ある。
【０００３】
【数１】
【０００４】
【発明が解決しようとする課題】前述の従来例では、ア
ナログ方式であるため、初期調整不足や経年変動、温度
変動等によるオフセットずれにより、完全に直流成分を
除去することができないという問題点がある。本発明
は、無調整化及び高安定化を容易に実現できる直流成分
除去機能を持ったＡ／Ｄ変換装置を提供することを目的
とする。
ナログ方式であるため、初期調整不足や経年変動、温度
変動等によるオフセットずれにより、完全に直流成分を
除去することができないという問題点がある。本発明
は、無調整化及び高安定化を容易に実現できる直流成分
除去機能を持ったＡ／Ｄ変換装置を提供することを目的
とする。
【０００５】
【課題を解決するための手段】本発明は、上記の目的を
達成するため、Ａ／Ｄ変換器を有するＡ／Ｄ変換装置に
おいて、Ａ／Ｄ変換器から出力される直流成分を除去す
るためのディジタルハイパスフィルタを具備したもので
ある。また、回路規模の縮小を図るために、上記ディジ
タルハイパスフィルタを、１次の非再帰接続と１次の再
帰接続とで構成されるＩＩＲのディジタルハイパスフィ
ルタを用いて構成したものである。さらに、このＩＩＲ
のディジタルハイパスフィルタにおいて、前記非再帰部
のフィルタ係数を１、前記再帰部のフィルタ係数を（１
−２のべき乗）で表せる２進数に選び、加算器およびビ
ットシフトから成る係数乗算器を備えるようにしたもの
である。このようにＡ／Ｄ変換装置を構成することによ
って、初期調整や経年変動並びに温度変動に対する保
守、調整の必要が無くなり、無調整化および高安定化を
容易に実現できるＡ／Ｄ変換装置を提供することができ
る。
達成するため、Ａ／Ｄ変換器を有するＡ／Ｄ変換装置に
おいて、Ａ／Ｄ変換器から出力される直流成分を除去す
るためのディジタルハイパスフィルタを具備したもので
ある。また、回路規模の縮小を図るために、上記ディジ
タルハイパスフィルタを、１次の非再帰接続と１次の再
帰接続とで構成されるＩＩＲのディジタルハイパスフィ
ルタを用いて構成したものである。さらに、このＩＩＲ
のディジタルハイパスフィルタにおいて、前記非再帰部
のフィルタ係数を１、前記再帰部のフィルタ係数を（１
−２のべき乗）で表せる２進数に選び、加算器およびビ
ットシフトから成る係数乗算器を備えるようにしたもの
である。このようにＡ／Ｄ変換装置を構成することによ
って、初期調整や経年変動並びに温度変動に対する保
守、調整の必要が無くなり、無調整化および高安定化を
容易に実現できるＡ／Ｄ変換装置を提供することができ
る。
【０００６】
【発明の実施の形態】以下、この発明の一実施例を、図
１を参照して説明する。図１において、アナログ信号入
力端子１は、Ａ／Ｄ変換器６を介して加算器２-1の入力
端子へ接続される。その加算器２-1の出力端子は、レジ
スタ３の入力端子と加算器２-3の入力端子へ接続され
る。また、レジスタ３の出力端子は、加算器２-2の入力
端子と反転素子４-2を介して加算器２-3の入力端子へ接
続される。更に、レジスタ３の出力端子は、Ｎビットシ
フトした後反転素子４-1を介して加算器２-2の入力端子
へ接続される。また、加算器２-2の出力端子は、加算器
２-1の入力端子へ接続される。加算器２-3の出力端子
は、ディジタル信号出力端子５へ接続される。以下、こ
の実施例の動作原理について説明する。
１を参照して説明する。図１において、アナログ信号入
力端子１は、Ａ／Ｄ変換器６を介して加算器２-1の入力
端子へ接続される。その加算器２-1の出力端子は、レジ
スタ３の入力端子と加算器２-3の入力端子へ接続され
る。また、レジスタ３の出力端子は、加算器２-2の入力
端子と反転素子４-2を介して加算器２-3の入力端子へ接
続される。更に、レジスタ３の出力端子は、Ｎビットシ
フトした後反転素子４-1を介して加算器２-2の入力端子
へ接続される。また、加算器２-2の出力端子は、加算器
２-1の入力端子へ接続される。加算器２-3の出力端子
は、ディジタル信号出力端子５へ接続される。以下、こ
の実施例の動作原理について説明する。
【０００７】アナログ信号入力端子１より入力したアナ
ログ信号は、Ａ／Ｄ変換器６を介して複数ビットのディ
ジタル信号に変換され、加算器２-1へ供給される。この
加算器２-1の出力信号は、レジスタ３により１サンプル
遅れて出力される。次に、該レジスタ３を介して１サン
プル遅れて出力される信号から、該信号をＮビットシフ
トさせた信号を減算処理する。つまり、前記Ｎビットシ
フトした信号を反転素子４-1で反転させた後、該反転さ
せた信号の最下位ビットに１加算した信号と、前記レジ
スタ３から出力される信号とを加算器２-2で加算するこ
とによって、上記の減算処理を行う。
ログ信号は、Ａ／Ｄ変換器６を介して複数ビットのディ
ジタル信号に変換され、加算器２-1へ供給される。この
加算器２-1の出力信号は、レジスタ３により１サンプル
遅れて出力される。次に、該レジスタ３を介して１サン
プル遅れて出力される信号から、該信号をＮビットシフ
トさせた信号を減算処理する。つまり、前記Ｎビットシ
フトした信号を反転素子４-1で反転させた後、該反転さ
せた信号の最下位ビットに１加算した信号と、前記レジ
スタ３から出力される信号とを加算器２-2で加算するこ
とによって、上記の減算処理を行う。
【０００８】次に、この加算器２-2の出力信号と、前記
Ａ／Ｄ変換器６の出力信号とを加算器２-1で加算する。
さらに、該加算した信号から前記レジスタ３より出力さ
れる信号を減算処理する。つまり、前記レジスタ３から
出力される信号を反転素子４-2で反転させ、該反転させ
た信号の最下位ビットに１加算した信号と、前記加算器
２-1で加算した信号を加算器２-3で加算することによ
り、上記の減算処理を行う。更に、該加算器２-3の出力
信号をディジタル信号出力端子５より出力する。その結
果、Ａ／Ｄ変換器６より出力される信号をＸ（ｚ）、ア
ナログ信号出力端子５より出力される信号をＹ（ｚ）と
すると、出力信号Ｙ（ｚ）は、次の(数２)式で表すこと
ができる。
Ａ／Ｄ変換器６の出力信号とを加算器２-1で加算する。
さらに、該加算した信号から前記レジスタ３より出力さ
れる信号を減算処理する。つまり、前記レジスタ３から
出力される信号を反転素子４-2で反転させ、該反転させ
た信号の最下位ビットに１加算した信号と、前記加算器
２-1で加算した信号を加算器２-3で加算することによ
り、上記の減算処理を行う。更に、該加算器２-3の出力
信号をディジタル信号出力端子５より出力する。その結
果、Ａ／Ｄ変換器６より出力される信号をＸ（ｚ）、ア
ナログ信号出力端子５より出力される信号をＹ（ｚ）と
すると、出力信号Ｙ（ｚ）は、次の(数２)式で表すこと
ができる。
【０００９】
【数２】
【００１０】この結果、カットオフ周波数ｆｃが次の
（数３）式で表されるディジタルハイパスフィルタとな
るため、Ａ／Ｄ変換器６で出力される直流成分を除去す
ることができる。
（数３）式で表されるディジタルハイパスフィルタとな
るため、Ａ／Ｄ変換器６で出力される直流成分を除去す
ることができる。
【００１１】
【数３】
【００１２】また、この本発明のＡ／Ｄ変換装置を用い
たシステムの一例として、ＦＭ変調器の一実施例を図２
に示す。以下、この実施例を図２を用いて説明する。Ｆ
Ｍ変調波信号Ｙｎは、次の（数４）式で表すことができ
る。
たシステムの一例として、ＦＭ変調器の一実施例を図２
に示す。以下、この実施例を図２を用いて説明する。Ｆ
Ｍ変調波信号Ｙｎは、次の（数４）式で表すことができ
る。
【００１３】
【数４】
【００１４】ここで、累算値ｎωcＴ＋ｐ・Σｘnと該累
算値のコサイン値の演算は、図２に示すように、ディジ
タル的にＤＤＳ(Direct Digital Synthesizer)で行うこ
とができ、ＦＭ変調器をディジタル的に構成することが
できる。しかし、Ａ／Ｄ変換器で直流成分が発生した場
合、ＦＭ変調波信号Ｙｎは、次の（数５）式となり、搬
送波周波数にずれが生じてしまうため、直流成分除去が
必要となる。
算値のコサイン値の演算は、図２に示すように、ディジ
タル的にＤＤＳ(Direct Digital Synthesizer)で行うこ
とができ、ＦＭ変調器をディジタル的に構成することが
できる。しかし、Ａ／Ｄ変換器で直流成分が発生した場
合、ＦＭ変調波信号Ｙｎは、次の（数５）式となり、搬
送波周波数にずれが生じてしまうため、直流成分除去が
必要となる。
【００１５】
【数５】
【００１６】そこで、ＦＭ変調器において、上述した図
１に示すＡ／Ｄ変換装置を使用することとする。図２に
おいて、音声信号入力端子７よりアナログのステレオ複
合音声信号が入力される。該アナログ音声信号は、上述
した図１の構成のＡ／Ｄ変換器９によって、直流成分が
除去され、ディジタル信号に変換される。次に、該直流
成分を除去された信号は、乗算器１０で、最大周波数偏
移ｐが乗算され、更に、加算器１１で、搬送角周波数ω
c の標本化周期Ｔ倍であるωcＴ（固定値）が加算され
た後、ＤＤＳ１２へ供給される。ＤＤＳ１２では、ディ
ジタル的にＦＭ変調が行われ、Ｄ／Ａ変換器１３を介し
て、変調波信号出力端子８よりＦＭ変調波信号として出
力される。
１に示すＡ／Ｄ変換装置を使用することとする。図２に
おいて、音声信号入力端子７よりアナログのステレオ複
合音声信号が入力される。該アナログ音声信号は、上述
した図１の構成のＡ／Ｄ変換器９によって、直流成分が
除去され、ディジタル信号に変換される。次に、該直流
成分を除去された信号は、乗算器１０で、最大周波数偏
移ｐが乗算され、更に、加算器１１で、搬送角周波数ω
c の標本化周期Ｔ倍であるωcＴ（固定値）が加算され
た後、ＤＤＳ１２へ供給される。ＤＤＳ１２では、ディ
ジタル的にＦＭ変調が行われ、Ｄ／Ａ変換器１３を介し
て、変調波信号出力端子８よりＦＭ変調波信号として出
力される。
【００１７】
【発明の効果】本発明により、Ａ／Ｄ変換装置におい
て、Ａ／Ｄ変換器と、該Ａ／Ｄ変換器で出力される直流
成分を除去するためのディジタルハイパスフィルタとを
具備することで、無調整化並びに高安定化が容易なＡ／
Ｄ変換装置を実現することができる。また、本発明のＡ
／Ｄ変換装置は、上述したＦＭ変調器のみならず、アナ
ログ・ディジタル混在の回路を含む一般のオーディオ機
器・通信機器・放送機器・伝送機器等に適用することが
でき、その適用範囲は極めて広い。
て、Ａ／Ｄ変換器と、該Ａ／Ｄ変換器で出力される直流
成分を除去するためのディジタルハイパスフィルタとを
具備することで、無調整化並びに高安定化が容易なＡ／
Ｄ変換装置を実現することができる。また、本発明のＡ
／Ｄ変換装置は、上述したＦＭ変調器のみならず、アナ
ログ・ディジタル混在の回路を含む一般のオーディオ機
器・通信機器・放送機器・伝送機器等に適用することが
でき、その適用範囲は極めて広い。
【図１】本発明の一実施例を示す回路図。
【図２】本発明のＡ／Ｄ変換装置を使用したシステムの
実施例を示す回路図。
実施例を示す回路図。
【図３】従来のＡ／Ｄ変換装置を示す回路図。
１…信号入力端子、 ２-1〜２-3…加算
器、３…レジスタ、 ４-1〜４-2…
反転素子、５…信号出力端子、 ６…Ａ
／Ｄ変換器、７…音声信号入力端子、 ８…
変調波信号出力端子、９…ディジタルハイパスフィル
タ、 １０…乗算器、１１…加算器、１２…ＤＤＳ(Dir
ect Digital Synthesizer)、１２-1…加算器、
１２-2…レジスタ、１２-3…コサインＲＯ
Ｍ、 １３…Ｄ／Ａ変換器、１４-1〜１４-4…
抵抗、 １５…可変抵抗、１６…オペアン
プ。
器、３…レジスタ、 ４-1〜４-2…
反転素子、５…信号出力端子、 ６…Ａ
／Ｄ変換器、７…音声信号入力端子、 ８…
変調波信号出力端子、９…ディジタルハイパスフィル
タ、 １０…乗算器、１１…加算器、１２…ＤＤＳ(Dir
ect Digital Synthesizer)、１２-1…加算器、
１２-2…レジスタ、１２-3…コサインＲＯ
Ｍ、 １３…Ｄ／Ａ変換器、１４-1〜１４-4…
抵抗、 １５…可変抵抗、１６…オペアン
プ。
Claims (5)
- 【請求項１】 Ａ／Ｄ変換器を有するＡ／Ｄ変換装置に
おいて、 前記Ａ／Ｄ変換器から出力される直流成分を除去するた
めのディジタルハイパスフィルタを具備することを特徴
とするＡ／Ｄ変換装置。 - 【請求項２】 請求項１記載のＡ／Ｄ変換装置におい
て、 前記ディジタルハイパスフィルタは、１次の非再帰接続
部と１次の再帰接続部で構成されるＩＩＲのディジタル
ハイパスフィルタを用いて構成することを特徴とするＡ
／Ｄ変換装置。 - 【請求項３】 請求項２記載のＡ／Ｄ変換装置におい
て、 前記ディジタルハイパスフィルタは、非再帰接続部のフ
ィルタ係数が１、再帰接続部のフィルタ係数が（１−２
のべき乗）で表せる２進数であって、加算器とビットシ
フトとから成る係数乗算器を含むディジタルハイパスフ
ィルタを用いて構成することを特徴とするＡ／Ｄ変換装
置。 - 【請求項４】 請求項１あるいは請求項２あるいは請求
項３記載のＡ／Ｄ変換装置を具備することを特徴とする
ＦＭ変調器。 - 【請求項５】 請求項１あるいは請求項２あるいは請求
項３記載のＡ／Ｄ変換装置を具備することを特徴とする
アナログ・ディジタル混在機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6336596A JPH09261052A (ja) | 1996-03-19 | 1996-03-19 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6336596A JPH09261052A (ja) | 1996-03-19 | 1996-03-19 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09261052A true JPH09261052A (ja) | 1997-10-03 |
Family
ID=13227183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6336596A Pending JPH09261052A (ja) | 1996-03-19 | 1996-03-19 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09261052A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0929117A1 (de) * | 1998-01-12 | 1999-07-14 | Robert Bosch Gmbh | Filterung und Phasenverschiebung eines Teilsignals einer Gruppenantenne sowie Schaltung |
| CN102651643A (zh) * | 2011-02-28 | 2012-08-29 | 株式会社东芝 | 频率调制装置 |
| JP2012195929A (ja) * | 2011-02-28 | 2012-10-11 | Toshiba Corp | 周波数変調装置 |
| WO2020066027A1 (ja) * | 2018-09-28 | 2020-04-02 | 三菱電機株式会社 | 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機 |
-
1996
- 1996-03-19 JP JP6336596A patent/JPH09261052A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0929117A1 (de) * | 1998-01-12 | 1999-07-14 | Robert Bosch Gmbh | Filterung und Phasenverschiebung eines Teilsignals einer Gruppenantenne sowie Schaltung |
| CN102651643A (zh) * | 2011-02-28 | 2012-08-29 | 株式会社东芝 | 频率调制装置 |
| JP2012195929A (ja) * | 2011-02-28 | 2012-10-11 | Toshiba Corp | 周波数変調装置 |
| WO2020066027A1 (ja) * | 2018-09-28 | 2020-04-02 | 三菱電機株式会社 | 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機 |
| JPWO2020066027A1 (ja) * | 2018-09-28 | 2021-06-10 | 三菱電機株式会社 | 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4148992B2 (ja) | 直角位相信号変換装置 | |
| JPH04261222A (ja) | アナログ及びディジタル信号間変換装置 | |
| JPH01212108A (ja) | Ｓｓｂ信号発生器 | |
| EP0658017A1 (en) | FM stereo broadcasting apparatus and method, using digital signal processing | |
| JPH09261052A (ja) | Ａ／ｄ変換装置 | |
| US4069398A (en) | Method and apparatus for pilot signal cancellation in an FM multiplex demodulator | |
| KR950035064A (ko) | 실제 선형 위상 응답을 동반한 위상 각 보정의 제공 및 양자화 신호들의 필터링을 위한 데시메이션 회로 및 방법 | |
| JP3294017B2 (ja) | 複素ベースバンド信号のデジタル発生方法 | |
| JP2002043965A (ja) | 受信機 | |
| JP3125225B2 (ja) | デジタル／アナログ変換器 | |
| JP3273885B2 (ja) | ディジタル位相変調器 | |
| JPH071850B2 (ja) | デイジタル処理ｆｍ変調装置 | |
| JPH09200797A (ja) | ディジタル複合ビデオ信号を成分に分離する装置 | |
| JP2994901B2 (ja) | ステレオ・アナログ／ディジタル変換回路 | |
| JP3344546B2 (ja) | デルタシグマ変調回路 | |
| JP2628999B2 (ja) | マルチプレックス復調回路 | |
| JP3193499B2 (ja) | 信号処理装置 | |
| JPH07273554A (ja) | 周波数シンセサイザ装置 | |
| JPS623517A (ja) | 巡回形デイジタルフイルタ | |
| JPH05218992A (ja) | デジタルｆｍステレオ変調方法 | |
| JP2922530B2 (ja) | デジタル変調装置 | |
| JPS6035845A (ja) | デイジタルアナログ変換方式 | |
| JP3185143B2 (ja) | デジタル周波数変換装置 | |
| JPH06284008A (ja) | Ａｄ変換器 | |
| JPH08149170A (ja) | 変調装置 |