JPWO2020066027A1 - 直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機 - Google Patents

Abstract

直流電源装置（１００）は、一端が交流電源（１）に接続されるリアクトル（２）、リアクトル（２）の他端に接続され、交流電源（１）から出力される第１電圧を直流電圧に変換するブリッジ回路（３）、ブリッジ回路（３）の出力電圧を平滑するコンデンサ（４）、第１電圧を検出する電圧検出器（５）、交流電源（１）とブリッジ回路（３）との間に流れる交流の第１電流を検出する電流検出器（６）と、第１電流の検出値に含まれる検出誤差を算出し、検出誤差に基づいて第１電流の検出値の補正値を生成し、第１電圧の検出値及び第１電流の検出値の補正値に基づいてブリッジ回路（３）のスイッチング素子を制御する制御部（８）を備える。

Description

本発明は、交流電源から供給される交流電力を直流電力に変換して負荷に供給する直流電源装置、当該直流電源装置を備えたモータ駆動装置、当該モータ駆動装置を備えた送風機及び圧縮機、並びに、当該送風機又は当該圧縮機を備えた空気調和機に関する。

直流電源装置においては、電流が流れる回路上の損失を抑制して高効率化を図ることが課題の１つとされる。高効率化を目的とした直流電源装置として、下記の特許文献１に記載された直流電源装置においては、４つのダイオードのうちの２つをＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）に置き換えた構成の整流器が開示されている。整流器は、２つのダイオードと、２つのＭＯＳＦＥＴとがブリッジ接続されてブリッジ回路を構成している。

特許文献１の直流電源装置では、ブリッジ回路に電流が流れ始めるタイミング及びブリッジ回路に流れる電流がゼロに変化するタイミングに同期させてＭＯＳＦＥＴを制御することにより、導通損失の低減を図っている。この技術は、同期整流と呼ばれている。

特開２０１２−１４３１５４号公報

同期整流を効果的に行うには、ブリッジ回路に電流が流れ始めるタイミングを正確に把握する必要がある。一方、ブリッジ回路に流れる電流は、電流検出器によって検出するが、電流検出器の検出値には、検出誤差が存在する。検出誤差の一例は、検出値に重畳するオフセット成分である。オフセット成分が重畳した検出値を用いて同期整流を実施した場合、実際に電流が流れ始めるタイミングとは異なるポイントで同期整流が行われるので、損失が発生する。このため、効率の向上には改善の余地がある。

本発明は、上記に鑑みてなされたものであって、電流検出器の検出誤差に起因する損失を低減して、効率の更なる改善を図ることができる直流電源装置を得ることを目的とする。

上述した課題を解決し、目的を達成するため、本発明に係る直流電源装置は、一端が交流電源に接続されるリアクトル、リアクトルの他端に接続され、少なくとも１つのスイッチング素子を備え、交流電源から出力される交流の第１電圧を直流電圧に変換するブリッジ回路、及びブリッジ回路の直流側の電圧である第２電圧を平滑するコンデンサを備える。また、直流電源装置は、第１電圧を検出する第１の電圧検出器、及び交流電源とブリッジ回路との間に流れる交流の第１電流を検出する第１の電流検出器を備える。更に、直流電源装置は、第１電流の検出値に含まれる検出誤差を算出し、検出誤差に基づいて第１電流の検出値の補正値を生成し、第１電圧の検出値及び第１電流の検出値の補正値に基づいてブリッジ回路のスイッチング素子を制御する制御部を備える。

本発明に係るモータ駆動装置によれば、電流検出器の検出誤差に起因する損失を低減して、効率の更なる改善を図ることができるという効果を奏する。

実施の形態１に係る直流電源装置の構成を示す回路図 実施の形態１に係る直流電源装置の動作モードの説明に供する図 実施の形態１のブリッジ回路におけるパッシブ同期整流モード時の電流経路の１つを示す図 一般的なスイッチング素子における電流−損失特性を模式的に示す図 実施の形態１のブリッジ回路における簡易スイッチングモード時の電流経路の１つを示す図 実施の形態１のブリッジ回路におけるパッシブ同期整流モード時の各スイッチング素子のスイッチ状態を示す図 実施の形態１のブリッジ回路に生じ得る逆電流の説明に供する図 実施の形態１における制御部の要部の構成を示すブロック図 図８に示す検出値補正部の動作の説明に供する図 図８に示す検出値補正部の変形例の構成を示すブロック図 実施の形態１における制御部の機能を具現するハードウェア構成の一例を示すブロック図 実施の形態１における制御部の機能を具現するハードウェア構成の他の例を示すブロック図 実施の形態２に係るモータ駆動装置への適用例を示す図 図１３に示したモータ駆動装置を空気調和機に適用した例を示す図

以下に添付図面を参照し、本発明の実施の形態に係る直流電源装置、モータ駆動装置、送風機、圧縮機及び空気調和機について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。また、以下では、電気的な接続を単に「接続」と称して説明する。

実施の形態１．
図１は、実施の形態１に係る直流電源装置１００の構成を示す回路図である。実施の形態１に係る直流電源装置１００は、単相の交流電源１から供給される交流電力を直流電力に変換して負荷５００に供給する電源装置である。実施の形態１に係る直流電源装置１００は、図１に示すように、リアクトル２と、ブリッジ回路３と、コンデンサ４と、制御部８と、駆動回路であるゲート駆動回路１５とを備える。また、直流電源装置１００は、第１の電圧検出器である電圧検出器５と、第１の電流検出器である電流検出器６と、第２の電圧検出器である電圧検出器７と、を備える。

図１において、負荷５００の例は、送風機、圧縮機又は空気調和機に内蔵されるモータである。交流電源１と直流電源装置１００との間には、直流電源装置１００を保護するための配線用遮断器であるブレーカ１０が設けられている。

リアクトル２の一端は、ブレーカ１０を介して交流電源１に接続され、リアクトル２の他端は、ブリッジ回路３に接続される。ブリッジ回路３は、交流電源１から出力される交流電圧を直流電圧に変換する。

ブリッジ回路３は、第１のレグ３１と、第２のレグ３２とを備える。第１のレグ３１と第２のレグ３２とは、並列に接続されている。第１のレグ３１では、第１の上アーム素子３１１と、第１の下アーム素子３１２とが直列に接続されている。第２のレグ３２では、第２の上アーム素子３２１と、第２の下アーム素子３２２とが直列に接続されている。リアクトル２の他端は、第１のレグ３１における第１の上アーム素子３１１と第１の下アーム素子３１２との接続点３ａに接続されている。第２の上アーム素子３２１と第２の下アーム素子３２２との接続点３ｂは、交流電源１の他端に接続されている。ブリッジ回路３において、接続点３ａ，３ｂは、交流端子を構成する。

なお、図１において、リアクトル２は、交流電源１の一端と、接続点３ａとの間に接続されているが、交流電源１の他端と、接続点３ｂとの間に接続されていてもよい。

ブリッジ回路３において、接続点３ａ，３ｂがある側を「交流側」と呼ぶ。また、交流電源１から出力される交流電圧を「電源電圧」と呼び、電源電圧の周期を「電源周期」と呼ぶ。なお、電源電圧を「第１電圧」と呼ぶ場合がある。

第１の上アーム素子３１１は、スイッチング素子Ｑ１と、スイッチング素子Ｑ１に逆並列に接続されるダイオードＤ１とを含む。第１の下アーム素子３１２は、スイッチング素子Ｑ２と、スイッチング素子Ｑ２に逆並列に接続されるダイオードＤ２とを含む。第２の上アーム素子３２１は、スイッチング素子Ｑ３と、スイッチング素子Ｑ３に逆並列に接続されるダイオードＤ３とを含む。第２の下アーム素子３２２は、スイッチング素子Ｑ４と、スイッチング素子Ｑ４に逆並列に接続されるダイオードＤ４とを含む。

図１では、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のそれぞれに金属酸化物半導体電界効果トランジスタ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＭＯＳＦＥＴ）を例示しているが、ＭＯＳＦＥＴに限定されない。ＭＯＳＦＥＴは、ドレインとソースとの間で双方向に電流を流すことができるスイッチング素子である。ドレインに相当する第１端子とソースに相当する第２端子との間で双方向に電流を流すことができるスイッチング素子、即ち双方向スイッチング素子であれば、どのようなスイッチング素子でもよい。

また、逆並列とは、ＭＯＳＦＥＴのドレインに相当する第１端子とダイオードのカソードとが接続され、ＭＯＳＦＥＴのソースに相当する第２端子とダイオードのアノードとが接続されることを意味する。なお、ダイオードは、ＭＯＳＦＥＴ自身が内部に有する寄生ダイオードを用いてもよい。寄生ダイオードは、ボディダイオードとも呼ばれる。

また、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうちの少なくとも１つは、シリコン系材料により形成されたＭＯＳＦＥＴに限定されず、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドといったワイドバンドギャップ半導体により形成されたＭＯＳＦＥＴでもよい。

一般的にワイドバンドギャップ半導体は、シリコン半導体に比べて耐電圧性及び耐熱性が高い。そのため、スイッチング素子Ｑ１，Ｑ２，Ｑ３，Ｑ４のうちの少なくとも一つにワイドバンドギャップ半導体を用いることにより、スイッチング素子の耐電圧性及び許容電流密度が高くなり、スイッチング素子を組み込んだ半導体モジュールを小型化できる。

コンデンサ４の一端は、高電位側の直流母線１６ａに接続されている。直流母線１６ａは、第１のレグ３１における第１の上アーム素子３１１と、第２のレグ３２における第２の上アーム素子３２１との接続点３ｃから引き出されている。コンデンサ４の他端は、低電位側の直流母線１６ｂに接続されている。直流母線１６ｂは、第１のレグ３１における第１の下アーム素子３１２と、第２のレグ３２における第２の下アーム素子３２２との接続点３ｄから引き出されている。ブリッジ回路３において、接続点３ｃ，３ｄは、直流端子を構成する。また、ブリッジ回路３において、接続点３ｃ，３ｄがある側を「直流側」と呼ぶ。

ブリッジ回路３の出力電圧は、コンデンサ４の両端に印加される。コンデンサ４は、ブリッジ回路３の出力電圧を平滑する。コンデンサ４は、直流母線１６ａ，１６ｂに接続されている。コンデンサ４で平滑された電圧を「母線電圧」と呼ぶ。なお、母線電圧を「第２電圧」と呼ぶ場合がある。母線電圧は、負荷５００への印加電圧でもある。

電圧検出器５は、電源電圧を検出し、電源電圧の検出値Ｖｓを制御部８に出力する。電源電圧は、交流電源１の瞬時電圧の絶対値である。なお、瞬時電圧の実効値を、電源電圧としてもよい。

電流検出器６は、交流電源１とブリッジ回路３との間に流れる交流電流を検出し、交流電流の検出値Ｉｓを制御部８に出力する。電流検出器６の一例は、変流器（Ｃｕｒｒｅｎｔ Ｔｒａｎｓｆｏｒｍｅｒ：ＣＴ）である。なお、交流電源１とブリッジ回路３との間に流れる交流電流を、適宜「電源電流」と呼ぶ。また、電源電流は「第１電流」と呼ぶ場合がある。

電圧検出器７は、母線電圧を検出し、母線電圧の検出値Ｖｄｃを制御部８に出力する。

制御部８は、電圧検出器５の検出値Ｖｓ、電流検出器６の検出値Ｉｓ、及び電圧検出器７の検出値Ｖｄｃに基づいて、ブリッジ回路３を構成する各スイッチング素子を制御するための制御信号Ｓ３１１，Ｓ３１２，Ｓ３２１，Ｓ３２２を生成する。制御信号Ｓ３１１は、スイッチング素子Ｑ１を制御するための制御信号である。以下同様に、制御信号Ｓ３１２は、スイッチング素子Ｑ２を制御するための制御信号であり、制御信号Ｓ３２１は、スイッチング素子Ｑ３を制御するための制御信号であり、制御信号Ｓ３２２は、スイッチング素子Ｑ４を制御するための制御信号である。制御部８によって生成された制御信号Ｓ３１１，Ｓ３１２，Ｓ３２１，Ｓ３２２は、ゲート駆動回路１５の入力ポート１５ａに入力される。

ゲート駆動回路１５は、制御信号Ｓ３１１，Ｓ３１２，Ｓ３２１，Ｓ３２２に基づいて、ブリッジ回路３を構成する各スイッチング素子を駆動するための駆動パルスＧ３１１，Ｇ３１２，Ｇ３２１，Ｇ３２２を生成する。駆動パルスＧ３１１は、スイッチング素子Ｑ１を駆動するための駆動パルスである。以下同様に、駆動パルスＧ３１２は、スイッチング素子Ｑ２を駆動するための駆動パルスであり、駆動パルスＧ３２１は、スイッチング素子Ｑ３を駆動するための駆動パルスであり、駆動パルスＧ３２２は、スイッチング素子Ｑ４を駆動するための駆動パルスである。

次に、実施の形態１に係る直流電源装置１００における要部の動作について、図１から図６の図面を参照して説明する。

図２は、実施の形態１に係る直流電源装置１００の動作モードの説明に供する図である。図２には、パッシブ同期整流モード、簡易スイッチングモード及びパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）制御モードという３つの動作モードが示されている。図３は、実施の形態１のブリッジ回路３におけるパッシブ同期整流モード時の電流経路の１つを示す図である。図４は、一般的なスイッチング素子における電流−損失特性を模式的に示す図である。図５は、実施の形態１のブリッジ回路３における簡易スイッチングモード時の電流経路の１つを示す図である。図６は、実施の形態１のブリッジ回路３におけるパッシブ同期整流モード時の各スイッチング素子のスイッチ状態を示す図である。

図２の上段部には、パッシブ同期整流モード時の電源電圧及び電源電流が示されている。この動作モードは、非昇圧で同期整流を行うモードである。非昇圧とは、母線電圧を昇圧しないことを意味し、動作では、電源短絡動作を行わないことを意味する。なお、電源短絡動作については、後述する。また、同期整流とは、電流がダイオードに流れるタイミングに合わせ、ダイオードに逆並列に接続されるスイッチング素子をＯＮ動作させる制御手法である。

図３には、電源電圧が正極性であり、且つ、同期整流を行うときのコンデンサ４に対する充電経路が示されている。図３に示すように、交流電源１における上側の端子がプラス電位のときを電源電圧の極性が正であるとする。また、交流電源１における上側の端子がマイナス電位のときを電源電圧の極性が負であるとする。

図３において、交流電源１から供給される電流によってコンデンサ４が充電される場合、スイッチング素子Ｑ１，Ｑ４をＯＮ動作させない場合、交流電源１、リアクトル２、ダイオードＤ１、コンデンサ４、ダイオードＤ４、交流電源１の順で電流が流れる。ダイオードは、電流が流れる方向、即ち順方向に電圧降下分の電圧が印加されないと導通しない。このため、図２の上段部に示すように、電源電圧が正の半周期Ｔ１の期間において、半周期Ｔ１よりも短い期間Ｔ２で電流が流れる。パッシブ同期整流モードでは、期間Ｔ２において、ダイオードＤ１，Ｄ４の導通タイミングに合わせてスイッチング素子Ｑ１，Ｑ４がＯＮに制御される。従って、期間Ｔ２では、交流電源１、リアクトル２、スイッチング素子Ｑ１、コンデンサ４、スイッチング素子Ｑ４、交流電源１の順で電流が流れる。

電源電圧が負の半周期も同様な動作が行われる。但し、電源電圧が負の半周期における期間Ｔ３では、ダイオードＤ２，Ｄ３の導通タイミングに合わせてスイッチング素子Ｑ２，Ｑ３がＯＮに制御される。

図４には、ダイオードの損失特性と、スイッチング素子のオン時の損失特性とが示されている。図４に示すように、電流値Ｉ０よりも電流が小さい領域Ａでは、スイッチング素子の損失よりも、ダイオードの損失の方が大きい。この特性を利用し、電流がダイオードに流れるタイミングに合わせ、ダイオードに逆並列に接続されるスイッチング素子をＯＮ動作させる同期整流を利用すれば、装置を高効率に動作させることができる。

また、図２の中段部には、簡易スイッチングモード時の電源電圧及び電源電流が示されている。この動作モードは、電源電圧の半周期の期間において、１又は数回の電源短絡動作を行う動作モードである。なお、図２の中段部の例では、電源電圧の半周期の期間に１回の電源短絡動作が行われている。

図５には、電源電圧が正極性であり、且つ、同期整流を行うときのリアクトル２を介した交流電源１の短絡経路が示されている。図５に示すように、スイッチング素子Ｑ１，Ｑ３を期間Ｔ４でＯＮ動作させる。このようにすれば、交流電源１、リアクトル２、スイッチング素子Ｑ１、スイッチング素子Ｑ３、交流電源１の順で電流が流れ、リアクトル２に電気エネルギーが蓄積される。

期間Ｔ４の後、図２の上段部で示したパッシブ同期整流モード時の動作となる。期間Ｔ４の直後では、交流電源１の電圧とリアクトル２に生じる電圧との和が、ブリッジ回路３に印加される。このため、ブリッジ回路３のダイオードＤ１，Ｄ４は導通する。そして、ダイオードＤ１，Ｄ４の導通タイミングに合わせてスイッチング素子Ｑ１，Ｑ４がＯＮ動作し、電源電流が流れる。

なお、図５では、スイッチング素子Ｑ１，Ｑ３をＯＮ動作させているが、これに代えて、スイッチング素子Ｑ２，Ｑ４をＯＮ動作させてもよい。この場合、交流電源１、リアクトル２、スイッチング素子Ｑ２、スイッチング素子Ｑ４、交流電源１の順で電流が流れる。

負の半周期においても同様であり、１又は数回の電源短絡動作の後に、パッシブ同期整流動作となる。電源短絡動作では、スイッチング素子Ｑ１，Ｑ３をＯＮ動作させてもよいし、スイッチング素子Ｑ２，Ｑ４をＯＮ動作させてもよい。

また、図２の下段部には、ＰＷＭ制御モード時の電源電圧及び電源電流が示されている。この動作モードでは、リアクトル２に電気エネルギーを蓄積する電源短絡動作と、リアクトル２に蓄積した電気エネルギーを使用してコンデンサ４を充電する充電動作とが交互に繰り返される。電源短絡動作と充電動作との切り替えは、数ｋＨｚから数十ｋＨｚの高周波で行われる。これにより、図２の下段部に示されるように、電源電流は、正弦波状の電流に制御される。

図６には、ブリッジ回路３をパッシブ同期整流モードで動作させたときのスイッチング素子Ｑ１〜Ｑ４の状態が電源電圧及び電源電流の波形と共に示されている。図６の例では、パッシブ同期整流モードにおいて、スイッチング素子Ｑ３，Ｑ４を電源電圧の周期で交互にＯＮ制御及びＯＦＦ制御し、スイッチング素子Ｑ１，Ｑ２を同期整流のためにＯＮ制御した場合の動作状態が示されている。図示のように、スイッチング素子Ｑ１，Ｑ２は、電源電流に同期して動作するスイッチング素子であるのに対し、スイッチング素子Ｑ３，Ｑ４は、電源電圧に同期して動作するスイッチング素子である。図６において、ＯＮと記載されている以外の期間は、ＯＦＦの状態である。なお、図６の例では、スイッチング素子Ｑ１，Ｑ２を電源電流に同期するスイッチング素子とし、スイッチング素子Ｑ３，Ｑ４を電源電圧に同期するスイッチング素子として示しているが、これらの関係を逆にしてもよい。即ち、スイッチング素子Ｑ１，Ｑ２を電源電圧に同期するスイッチング素子とし、スイッチング素子Ｑ３，Ｑ４を電源電流に同期するスイッチング素子としてもよい。

上述した３つのモードは、負荷条件に応じて切り替えられる。これにより、直流電源装置１００を、高効率に運転することが可能となる。

なお、図１では、ＭＯＳＦＥＴである４つの双方向スイッチング素子がブリッジ接続された構成を示したが、これに限定されない。例えば、双方向スイッチング素子を１つとし、これと３つのダイオードでブリッジ回路を構成してもよい。即ち、ブリッジ回路を構成する４つの素子は、少なくとも１つが双方向スイッチング素子であればよい。少なくとも１つが双方向スイッチング素子であれば、簡易スイッチングモードによって、母線電圧の昇圧が可能である。

次に、実施の形態１のブリッジ回路３で問題となる逆電流の現象について図７を参照して説明する。図７は、実施の形態１のブリッジ回路３に生じ得る逆電流の説明に供する図である。図７には、図６に破線の矩形枠で示したＫ１部の波形が、時間軸方向に拡大されて示されている。なお、以下では、電流検出器６の検出値Ｉｓにオフセット成分が重畳している場合を一例として説明する。

図７において、上段部には電源電圧の波形が示され、中上段部には電源電流の波形が示されている。また、中下段部には、スイッチング素子Ｑ１，Ｑ２を制御する制御信号Ｓ３１１，Ｓ３１２が示され、下段部には、スイッチング素子Ｑ３，Ｑ４を制御する制御信号Ｓ３２１，Ｓ３２２が示されている。

図６に示されるように、スイッチング素子Ｑ１は、正の電源電流が流れるときにＯＮするのが通常の動作である。本来であれば、図７の中下段部において、破線で示されるタイミングでＯＦＦする筈である。ところが、電流検出器６の検出値Ｉｓにオフセット成分が含まれているため、正の電源電流が負の電源電流に変わる電源電流のゼロクロス点ｔ１では、制御信号Ｓ３１１がＯＦＦにならず、遅れてＯＦＦになっている。従って、図７の中上段部に示されるように、負に転じた電流が電源電流のゼロ点に戻るような現象となる。この現象が逆電流である。

図８は、実施の形態１における制御部８の要部の構成を示すブロック図である。制御部８には、図８に示される検出値補正部８０が構成される。上述した逆電流は、導通損失を引き起こすので、直流電源装置１００の効率を低下させる。このため、実施の形態１では、図８に示される検出値補正部８０を制御部８内に構成する。

検出値補正部８０は、電源電流の検出値Ｉｓに含まれる検出誤差を算出し、検出誤差に基づいて電源電流の検出値Ｉｓを補正し、補正された検出値Ｉｓの補正値Ｉｓ１を生成する。制御部８は、検出値Ｉｓの補正値Ｉｓ１を使用してブリッジ回路３の各スイッチング素子を制御することで、ブリッジ回路３に生じ得る逆電流を抑制する。

次に、実施の形態１における検出値補正部８０の内部の動作について、図８及び図９の図面を参照して説明する。図９は、図８に示す検出値補正部８０の動作の説明に供する図である。

検出値補正部８０は、図８に示されるように、算出部である補正値算出部８１と、判定部である出力判定部８２と、出力部である補正値出力部８３とを備える。検出値補正部８０には、電源電圧の検出値Ｖｓ及び電源電流の検出値Ｉｓが入力される。

図９において、上段部には電源電流の検出値Ｉｓの波形が示されている。中上段部には出力判定部８２による判定値が示されている。中下段部には、補正値算出部８１によって算出されるオフセット量Ｉｏｆｓの波形が示されている。下段部には、補正値出力部８３から出力される電源電流の検出値Ｉｓの補正値Ｉｓ１の波形が示されている。

補正値算出部８１は、電源電圧の検出値Ｖｓ及び電源電流の検出値Ｉｓに基づいて、電源電流の検出値Ｉｓに含まれるオフセット成分であるオフセット量Ｉｏｆｓを検出誤差として算出する。

オフセット量Ｉｏｆｓは、図９に示されるように、電源電圧のゼロクロスのタイミングを捉え、当該ゼロクロスから１周期分の電流をサンプリングし、サンプリング値を積分処理又は平均化処理することで算出することができる。なお、図９では、１周期分の電流をサンプリングする例を示しているが、複数周期分のサンプリングを行ってもよい。複数周期分の電流をサンプリングすれば、オフセット量Ｉｏｆｓの算出精度を高めることができる。

出力判定部８２は、補正値算出部８１による算出処理が実施中であるか否か、即ちオフセット量Ｉｏｆｓの算出処理中であるか否かを判定する。

図８及び図９には、具体例が示されている。図９の、中上段部に示されるように、出力判定部８２は、出力判定部８２の内部で判定値を生成する。具体的に、出力判定部８２は、補正値算出部８１がオフセット量Ｉｏｆｓの算出処理中であれば判定値“０”を生成し、オフセット量Ｉｏｆｓの算出処理中でなければ判定値“１”を生成する。判定値“０”である期間は、オフセット量Ｉｏｆｓの出力が禁止される区間である。また、判定値“１”である期間は、オフセット量Ｉｏｆｓの出力が許可される区間である。出力判定部８２の出力Ｉａは、図８に示されるように、Ｉａ＝判定値×Ｉｏｆｓの式で生成することができる。即ち、判定値が“０”であれば、Ｉａ＝０であり、判定値が“１”であれば、Ｉａ＝Ｉｏｆｓである。

従って、出力判定部８２は、補正値算出部８１による算出処理が実施中であれば、補正値出力部８３にゼロレベルの信号を出力し、補正値算出部８１による算出処理が実施中でなければ、補正値出力部８３にオフセット量Ｉｏｆｓを出力する。

補正値出力部８３は、補正値算出部８１による算出処理が実施中ではない場合に、電源電流の検出値Ｉｓの補正値Ｉｓ１を出力する。

図８及び図９には、具体例が示されている。図８では、補正値出力部８３の機能を減算器８３ａで実現している。減算器８３ａは、電源電流の検出値Ｉｓから出力判定部８２の出力Ｉａが引き算される。補正値出力部８３の出力波形は、図９の下段部に示されている。図９の下段部には、補正値出力部８３による出力許可期間において、オフセット量Ｉｏｆｓが補正されて、検出誤差が抑制された検出値Ｉｓの補正値Ｉｓ１が示されている。

なお、図８に示す減算器８３ａは、加算器で構成してもよい。図８の出力判定部８２が出力するオフセット量が、図９の中下段部に示したものではなく、符号を反転させたオフセットによる補正量を出力するものであれば、電源電流の検出値Ｉｓと出力判定部８２の出力Ｉａとを加算することで、意図する値を出力することができる。

なお、図８に示す検出値補正部８０は、図１０に示す検出値補正部８０ａによって代替することができる。図１０は、図８に示す検出値補正部８０の変形例の構成を示すブロック図である。

図１０において、検出値補正部８０ａは、ハイパスフィルタで構成される。即ち、検出値補正部８０ａは、電源電流の検出値Ｉｓを入力信号とし、ハイパスフィルタでフィルタリングした信号を、電源電流の検出値Ｉｓの補正値Ｉｓ１として出力する処理部である。

検出値補正部８０ａにおけるハイパスフィルタの特性は、図中の式で表される。入力ｘ（ｔ）は、電源電流の検出値Ｉｓの変化を時系列の関数で表したものである。また、出力ｙ（ｔ）は、検出値Ｉｓの補正値Ｉｓ１の変化を時系列の関数で表したものである。また、ｘ（ｔ−１）は前回の処理時刻における入力値であり、ｙ（ｔ−１）は前回の処理時刻における出力値である。また、ｆｃはフィルタのカットオフ周波数であり、Ｔｓはフィルタの立ち上がり特性及び立ち下がり特性を決める時定数である。このような特性のハイパスフィルタを用いても、電源電流の検出値Ｉｓに含まれるオフセット成分を低減することが可能である。

以上説明したように、実施の形態１に係る直流電源装置によれば、制御部に具備される検出値補正部は、電源電流の検出値に含まれる検出誤差を算出し、算出した検出誤差に基づいて電源電流の検出値を補正し、電源電流の検出値の補正値を生成する。そして、制御部は、電源電圧の検出値及び電源電流の検出値の補正値に基づいて、ブリッジ回路のスイッチング素子を制御する。これらの制御により、ブリッジ回路に生じ得る逆電流が抑制される。これにより、電流検出器の検出誤差に起因する損失が低減され、効率の更なる改善を図ることができる。

次に、実施の形態１における検出値補正部８０の機能を実現するためのハードウェア構成について、図１１及び図１２の図面を参照して説明する。図１１は、実施の形態１における検出値補正部８０の機能を具現するハードウェア構成の一例を示すブロック図である。図１２は、実施の形態１における検出値補正部８０の機能を具現するハードウェア構成の他の例を示すブロック図である。

実施の形態１における検出値補正部８０の機能を実現する場合には、図１１に示すように、演算を行うプロセッサ３００、プロセッサ３００によって読みとられるプログラムが保存されるメモリ３０２、及び信号の入出力を行うインタフェース３０４を含む構成とすることができる。

プロセッサ３００は、演算装置、マイクロプロセッサ、マイクロコンピュータ、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、又はＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）といった演算手段であってもよい。また、メモリ３０２には、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（登録商標）（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）といった不揮発性又は揮発性の半導体メモリ、磁気ディスク、フレキシブルディスク、光ディスク、コンパクトディスク、ミニディスク、ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）を例示することができる。

メモリ３０２には、実施の形態１における検出値補正部８０の機能を実行するプログラムが格納されている。プロセッサ３００は、インタフェース３０４を介して必要な情報を授受し、メモリ３０２に格納されたプログラムをプロセッサ３００が実行し、メモリ３０２に格納されたテーブルをプロセッサ３００が参照することにより、上述した処理を行うことができる。プロセッサ３００による演算結果は、メモリ３０２に記憶することができる。

また、図１１に示すプロセッサ３００及びメモリ３０２は、図１２のように処理回路３０５に置き換えてもよい。処理回路３０５は、単一回路、複合回路、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）、ＦＰＧＡ（Ｆｉｅｌｄ−Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）、又は、これらを組み合わせたものが該当する。処理回路３０５に入力する情報、及び処理回路３０５から出力する情報は、インタフェース３０４を介して行うことができる。

実施の形態２．
図１３は、実施の形態２に係るモータ駆動装置１０１への適用例を示す図である。実施の形態１で説明した直流電源装置１００は、インバータに直流電力を供給するモータ駆動装置に適用することができる。以下、実施の形態１で説明した直流電源装置１００のモータ駆動装置への適用例を説明する。

図１３に示す実施の形態２に係るモータ駆動装置１０１は、実施の形態１に係る直流電源装置１００と、インバータ５００ａとを有する。前述の通り、直流電源装置１００は、交流電力を直流電力に変換する装置である。インバータ５００ａは、直流電源装置１００から出力される直流電力を交流電力に変換する装置である。

インバータ５００ａの出力側には、モータ５００ｂが接続されている。インバータ５００ａは、変換した交流電力をモータ５００ｂに供給することでモータ５００ｂを駆動する。

図１３に示すモータ駆動装置１０１は、送風機、圧縮機及び空気調和機といった製品に適用することが可能である。

図１４は、図１３に示したモータ駆動装置１０１を空気調和機に適用した例を示す図である。モータ駆動装置１０１の出力側にはモータ５００ｂが接続されており、モータ５００ｂは、圧縮要素５０４に連結されている。圧縮機５０５は、モータ５００ｂと圧縮要素５０４とを備える。冷凍サイクル部５０６は、四方弁５０６ａ、室内熱交換器５０６ｂ、膨張弁５０６ｃ及び室外熱交換器５０６ｄを含む態様で構成されている。

空気調和機の内部を循環する冷媒の流路は、圧縮要素５０４から、四方弁５０６ａ、室内熱交換器５０６ｂ、膨張弁５０６ｃ、室外熱交換器５０６ｄを経由し、再び四方弁５０６ａを経由して、圧縮要素５０４へ戻る態様で構成されている。モータ駆動装置１０１は、交流電源１より交流電力の供給を受け、モータ５００ｂを回転させる。圧縮要素５０４は、モータ５００ｂが回転することによって、冷媒の圧縮動作を実行し、冷媒を冷凍サイクル部５０６の内部で循環させることができる。

実施の形態２に係るモータ駆動装置によれば、実施の形態１に係る直流電源装置を備えて構成される。これにより、実施の形態２に係るモータ駆動装置を適用した送風機、圧縮機及び空気調和機といった製品において、実施の形態１で説明した効果を享受することができる。

また、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 交流電源、２ リアクトル、３ ブリッジ回路、３ａ，３ｂ，３ｃ，３ｄ 接続点、４ コンデンサ、５，７ 電圧検出器、６ 電流検出器、８ 制御部、１０ ブレーカ、１５ ゲート駆動回路、１５ａ 入力ポート、１６ａ，１６ｂ 直流母線、３１ 第１のレグ、３２ 第２のレグ、８０，８０ａ 検出値補正部、８１ 補正値算出部、８２ 出力判定部、８３ 補正値出力部、８３ａ 減算器、１００ 直流電源装置、１０１ モータ駆動装置、３００ プロセッサ、３０２ メモリ、３０４ インタフェース、３０５ 処理回路、３１１ 第１の上アーム素子、３１２ 第１の下アーム素子、３２１ 第２の上アーム素子、３２２ 第２の下アーム素子、５００ 負荷、５００ａ インバータ、５００ｂ モータ、５０４ 圧縮要素、５０５ 圧縮機、５０６ 冷凍サイクル部、５０６ａ 四方弁、５０６ｂ 室内熱交換器、５０６ｃ 膨張弁、５０６ｄ 室外熱交換器、Ｄ１，Ｄ２，Ｄ３，Ｄ４ ダイオード、Ｑ１，Ｑ２，Ｑ３，Ｑ４ スイッチング素子。

Claims (10)

1. 一端が交流電源に接続されるリアクトルと、
   前記リアクトルの他端に接続され、少なくとも１つのスイッチング素子を備え、前記交流電源から出力される交流の第１電圧を直流電圧に変換するブリッジ回路と、
   前記ブリッジ回路の直流側の電圧である第２電圧を平滑するコンデンサと、
   前記第１電圧を検出する第１の電圧検出器と、
   前記交流電源と前記ブリッジ回路との間に流れる交流の第１電流を検出する第１の電流検出器と、
   前記第１電流の検出値に含まれる検出誤差を算出し、前記検出誤差に基づいて前記第１電流の検出値の補正値を生成し、前記第１電圧の検出値及び前記第１電流の検出値の補正値に基づいて前記ブリッジ回路のスイッチング素子を制御する制御部と、を備える
   直流電源装置。
2. 前記制御部は、
   前記第１電圧の検出値及び前記第１電流の検出値に基づいて、前記第１電流の検出値に含まれるオフセット成分を前記検出誤差として算出する算出部と、
   前記算出部による算出処理が実施中であるか否かを判定する判定部と、
   前記算出部による算出処理が実施中ではない場合に、前記第１電流の検出値の補正値を出力する出力部と、を備える
   請求項１に記載の直流電源装置。
3. 前記制御部は、前記第１電流の検出値をフィルタリングするハイパスフィルタを備え、前記ハイパスフィルタの出力を前記第１電流の検出値の補正値として出力する
   請求項１に記載の直流電源装置。
4. 前記ブリッジ回路は、回路を構成しているダイオードのうちの少なくとも１つを双方向のスイッチング素子に置き替えた構成である
   請求項１から３の何れか１項に記載の直流電源装置。
5. 前記ブリッジ回路を構成するスイッチング素子のうちの少なくとも１つがワイドバンドギャップ半導体により形成されている
   請求項４に記載の直流電源装置。
6. 前記ワイドバンドギャップ半導体は、炭化珪素、窒化ガリウム、酸化ガリウム又はダイヤモンドである
   請求項５に記載の直流電源装置。
7. 請求項１から６の何れか１項に記載の直流電源装置と、
   前記直流電源装置から出力される直流電力を交流電力に変換するインバータと、を備える
   モータ駆動装置。
8. 請求項７に記載のモータ駆動装置を備える
   送風機。
9. 請求項７に記載のモータ駆動装置を備える
   圧縮機。
10. 請求項８に記載の送風機及び請求項９に記載の圧縮機の少なくとも一方を備える
    空気調和機。

Images