JP6783867B2 - 直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機 - Google Patents

Description

本発明は、交流電源から供給される交流電力を直流電力に変換して負荷に供給する直流電源装置、当該直流電源装置を備えたモータ駆動装置、当該モータ駆動装置を備えた送風機および圧縮機、ならびに、当該送風機または当該圧縮機を備えた空気調和機に関する。

電源電流に含まれる高調波成分による障害を抑制するため、高調波電流を発生する電子機器に対しては、国際的な規制が設けられている。当該規制をクリアするため、コンバータにて交流（ＡＣ：Ａｌｔｅｒｎａｔｅ Ｃｕｒｒｅｎｔ）または直流（ＤＣ：Ｄｉｒｅｃｔ Ｃｕｒｒｅｎｔ）でのチョッピングにより交流電源から流れ出て交流電源に戻る電流路の短絡を行って、電源電流に含まれる高調波電流を抑制する施策がとられる。

ＡＣでのチョッピング技術による損失低減技術として、整流回路をスイッチ素子にて構成したフルブリッジコンバータに関しては、従来から、多くの技術検討が為されている。一例として、下記特許文献１では、フルブリッジ回路のスイッチング制御をロジック回路にて実現し、電源電流を一方のアームにて制御し、他方のアームでは同期整流動作をさせることで、低損失化を実現する技術が開示されている。

特開２０１４−０９９９４６号公報

しかしながら、特許文献１では、ロジック回路を用いて制御系を構成しているため、部品点数増加に伴う基板面積および体積が増加し、装置が大型化するという課題があった。

本発明は、上記に鑑みてなされたものであって、ロジック回路を用いない制御系を構成することで、部品点数を削減し、装置を小型化可能な直流電源装置、モータ駆動装置、送風機、圧縮機および空気調和機を提供することを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置である。直流電源装置は、第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアーム、および第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、第一のアームと第二のアームとが並列に接続されたブリッジ回路を備える。また、直流電源装置は、交流電源とブリッジ回路との間に設けられるリアクトル、リアクトルを介し交流電源とブリッジ回路との間に流れる電流を検出する電流検出器、交流電源の出力電圧を検出する第一の電圧検出器、負荷への印加電圧を検出する第二の電圧検出器を備える。さらに、直流電源装置は、第一の電圧検出器、電流検出器、および第二の電圧検出器の検出値に基づいて第一のスイッチング素子、第二のスイッチング、第三のスイッチング素子および第四のスイッチング素子への駆動パルスを生成する演算器を備える。演算器は、駆動パルスを生成する際に、第一のアームへの駆動パルスと第二のアームへの駆動パルスを独立して生成する。

本発明によれば、ロジック回路を用いない制御系を構成できるので、部品点数を削減し、装置を小型化することができる、という効果を奏する。

実施の形態１に係る直流電源装置の構成例を示す図 平滑コンデンサを充電するときの電流経路を示す図（電源電圧が正極性のとき） 平滑コンデンサを充電するときの電流経路を示す図（電源電圧が負極性のとき） リアクトルを介した交流電源の短絡経路を示す図（電源電圧が正極性のとき） リアクトルを介した交流電源の短絡経路を示す図（電源電圧が負極性のとき） 実施の形態１の直流電源装置における制御部の構成例を示す図 電源電圧位相算出部の動作例を示す図 第一アームパルス生成部の構成例を示すブロック図 基準ＰＷＭ信号の生成手法の説明に供する図 スイッチング素子の短絡を防止するために設定されるデッドタイムの説明に供する図 第一アームパルス生成部の動作を示すフローチャート 第二アームパルス生成部の動作を示すフローチャート 制御部によってブリッジ回路が制御されたときの動作波形の一例を示す図 電源電流にリプル成分が多く含まれる場合の波形例を示す図 電源短絡のスイッチングパターンにおいて短絡経路の向きが逆転する現象の説明に供する図 平滑コンデンサを充電するスイッチングパターンにおいて電源短絡と放電動作が生起する現象の説明に供する図 図１１とは異なる第一アームパルス生成部の動作を示すフローチャート 図１１の制御フローによる動作と図１７の制御フローによる動作との差異の説明に供する図 一般的なスイッチング素子における電流−損失特性を模式的に示す図 ＭＯＳＦＥＴの概略構造を示す模式的断面図 平滑コンデンサを充電する場合において第四のスイッチング素子をＯＮに制御しないときの電流経路を示す図（電源電圧が正極性のとき） 平滑コンデンサを充電する場合において第四のスイッチング素子をＯＮに制御したときの電流経路を示す図（電源電圧が正極性のとき） 電源短絡の動作モードおいて第四のスイッチング素子をＯＮに制御しないときの電流経路を示す図（電源電圧が正極性のとき） 電源短絡の動作モードおいて第四のスイッチング素子をＯＮに制御したときの電流経路を示す図（電源電圧が正極性のとき） 平滑コンデンサを充電する場合において第三のスイッチング素子をＯＮに制御しないときの電流経路を示す図（電源電圧が負極性のとき） 平滑コンデンサを充電する場合において第三のスイッチング素子をＯＮに制御したときの電流経路を示す図（電源電圧が負極性のとき） 電源短絡の動作モードおいて第三のスイッチング素子をＯＮに制御しないときの電流経路を示す図（電源電圧が負極性のとき） 電源短絡の動作モードおいて第三のスイッチング素子をＯＮに制御したときの電流経路を示す図（電源電圧が負極性のとき） キャリアの周期と電源電圧の周期とが同期しない場合の駆動パルス波形の例を示す図 図１に示した直流電源装置の制御部に外部割込み機能を付加した構成を示す図 電源電圧極性検出部の動作説明に供する図 図３１を用いて説明した制御手法によって制御したときの動作波形を示す図 実施の形態２に係る直流電源装置の構成例を示す図 実施の形態２に係る直流電源装置の図３３とは異なる他の構成例を示す図 実施の形態１に示した直流電源装置をモータ駆動装置に適用した例を示す図 図３５に示したモータ駆動装置を空気調和機に適用した例を示す図

以下に添付図面を参照し、本発明の実施の形態に係る直流電源装置、当該直流電源装置を備えたモータ駆動装置、当該モータ駆動装置を備えた送風機および圧縮機、ならびに、当該送風機または当該圧縮機を備えた空気調和機について説明する。なお、以下に示す実施の形態により本発明が限定されるものではない。

実施の形態１．
図１は、実施の形態１に係る直流電源装置の構成例を示す図である。実施の形態１に係る直流電源装置１００は、交流電源１から印加される交流電圧を直流電圧に変換して負荷５０に印加する交流直流変換機能を有する電源装置である。図１に示すように、実施の形態１に係る直流電源装置１００は、交流電源１、リアクトル２、ブリッジ回路３、平滑コンデンサ４、電源電圧検出手段である第一の電圧検出器５、電源電流検出手段である電流検出器６、母線電圧検出手段である第二の電圧検出器７、および制御手段である制御部１０を備えている。

ブリッジ回路３は、第一のアーム３１および第二のアーム３２を備える。第一のアーム３１および第二のアーム３２は、並列に接続されている。第一のアーム３１および第二のアーム３２のそれぞれでは、二つのスイッチング素子が直列に接続されている。具体的に、第一のアーム３１では、第一のスイッチング素子３１１と第二のスイッチング素子３１２とが直列に接続され、第二のアーム３２では、第三のスイッチング素子３２１と第四のスイッチング素子３２２とが直列に接続されている。

なお、図１では、第一のスイッチング素子３１１、第二のスイッチング素子３１２、第三のスイッチング素子３２１および第四のスイッチング素子３２２のそれぞれとしてＭＯＳＦＥＴ（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）を例示しているが、ＭＯＳＦＥＴに限定されない。ＭＯＳＦＥＴは、ドレインとソースとの間で双方向に電流を流すことができるスイッチング素子であるが、ドレインに相当する第一端子とソースに相当する第二端子との間で双方向に電流を流すことができるスイッチング素子であれば、どのようなスイッチング素子でもよい。また、第一のスイッチング素子３１１、第二のスイッチング素子３１２、第三のスイッチング素子３２１および第四のスイッチング素子３２２の素材としては、シリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）、または窒化ガリウム（ＧａＮ）が例示されるが、どのような素材であってもよく、これらに限定されない。

リアクトル２は、交流電源１とブリッジ回路３との間に設けられている。交流電源１の一端は、リアクトル２を介し、第一のアーム３１における第一のスイッチング素子３１１と第二のスイッチング素子３１２との接続点に接続されている。交流電源１の他端は、第三のスイッチング素子３２１と第四のスイッチング素子３２２との接続点に接続されている。

ブリッジ回路３の出力電圧は、平滑コンデンサ４の両端に印加される。平滑コンデンサ４は、ブリッジ回路３の出力電圧を平滑化する。なお、平滑コンデンサ４で平滑された電圧を「母線電圧」と呼ぶ。

制御部１０は、第一の電圧検出器５、電流検出器６、および第二の電圧検出器７の検出値に基づいて、ブリッジ回路３の各スイッチング素子を駆動させる駆動パルスを生成する。第一の電圧検出器５は、交流電源１の出力電圧である電源電圧Ｖｓを検出して制御部１０に出力する。電流検出器６は、リアクトル２を介し交流電源１とブリッジ回路３との間に流れる電源電流Ｉｓを検出して制御部１０に出力する。第二の電圧検出器７は、負荷５０への印加電圧でもある母線電圧Ｖｄｃを検出して制御部１０に出力する。

次に、実施の形態１に係る直流電源装置１００の基本的な回路動作について、図１から図５の図面を参照して説明する。図２および図３のそれぞれは、平滑コンデンサ４を充電するときの電流経路を示す図である。両者の違いは、図２は電源電圧Ｖｓの極性が正すなわち電源電圧Ｖｓが正極性のときであり、図３は電源電圧Ｖｓの極性が負すなわち電源電圧Ｖｓが負極性のときである。また、図４および図５のそれぞれは、平滑コンデンサ４を充電せずに交流電源１の両端をリアクトル２を介して短絡させるとき、すなわちリアクトル２を介した交流電源１の短絡経路を示す図である。両者の違いは、図４は電源電圧Ｖｓが正極性のときであり、図５は電源電圧Ｖｓが負極性のときである。なお、図２および図４に示すように、交流電源１における上側の端子がプラス電位のときを電源電圧Ｖｓの極性が正であると定義し、図３および図５に示すように、交流電源１における上側の端子がマイナス電位のときを電源電圧Ｖｓの極性が負であると定義する。

第一のスイッチング素子３１１、第二のスイッチング素子３１２、第三のスイッチング素子３２１および第四のスイッチング素子３２２をスイッチング動作させない場合、図２及び図３に示すように、電源電圧の極性に応じて平滑コンデンサ４を充電する電流が流れる。なお、このときの動作モードを「通常モード」と呼ぶ。

一方、電源電圧Ｖｓが正極性のときに、第二のスイッチング素子３１２および第四のスイッチング素子３２２をＯＮ動作させると、図４に示すように、交流電源１、リアクトル２、第二のスイッチング素子３１２、第四のスイッチング素子３２２、交流電源１という経路で短絡経路を形成することができる。また、電源電圧極性が負のときに、第一のスイッチング素子３１１および第三のスイッチング素子３２１をＯＮ動作させると、図５に示すように、交流電源１、第三のスイッチング素子３２１、第一のスイッチング素子３１１、リアクトル２、交流電源１の経路で短絡経路を形成することができる。なお、短絡経路を形成することを「電源短絡」と呼び、電源短絡の制御を行う動作モードを「電源短絡モード」と呼ぶ。

実施の形態１に係る直流電源装置では、制御部１０のスイッチング制御により、これらの動作モードを切替制御することで、電源電流Ｉｓおよび母線電圧Ｖｄｃを制御することが可能である。

図６は、実施の形態１の直流電源装置における制御部１０の構成例を示す図である。図６に示すように、制御部１０は、電源電流指令値制御部２１、オンデューティ制御部２２、電源電圧位相算出部２３、第一アームパルス生成部２４、および第二アームパルス生成部２５を有する。制御部１０は、演算手段である演算器を用いて構成される。演算器の一例は、マイクロコンピュータであるが、これ以外にも、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、マイクロプロセッサ、またはＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）といった呼び方をされる処理器または処理装置であってもよい。

電源電流指令値制御部２１は、第二の電圧検出器７の出力信号である母線電圧Ｖｄｃと、予め設定された母線電圧指令値Ｖｄｃ*とから、電源電流実効値指令値Ｉｓ_ｒｍｓ*を演算する。電源電流実効値指令値Ｉｓ_ｒｍｓ*の演算は、母線電圧Ｖｄｃと母線電圧指令値Ｖｄｃ*との差分を比例積分制御することで実現する。なお、比例積分制御は一例であり、比例積分制御に代えて比例制御または比例微分積分制御を採用してもよい。

電源電圧位相算出部２３は、第一の電圧検出器５により検出された電源電圧Ｖｓを入力し、電源電圧位相推定値θｓを生成すると共に、電源電圧位相推定値θｓの正弦値ｓｉｎθｓを出力する。オンデューティ制御部２２は、電源電流指令値制御部２１が出力する電源電流実効値指令値Ｉｓ_ｒｍｓ*、および電源電圧位相算出部２３が出力する電源電圧位相推定値θｓの正弦値ｓｉｎθｓにより演算された電源電流瞬時値指令値Ｉｓ*と、電流検出器６により検出された電源電流Ｉｓとから、第一のスイッチング素子３１１および第二のスイッチング素子３１２の基準オンデューティＤＴｓを演算する。基準オンデューティＤＴｓの演算は、電源電流実効値指指令値Ｉｓ_ｒｍｓ*と電源電流Ｉｓとの差分を比例積分制御することで行う。なお、オンデューティ制御部２２の制御も、比例積分制御に代えて比例制御または比例微分積分制御を採用してもよい。

図７は、電源電圧位相算出部２３の動作例を示す図である。なお、図７では、制御による遅延または検出処理による遅延を考慮しない理想的な条件下での波形を示している。図７に示すように、電源電圧Ｖｓが負極性から正極性に切り替わる点において、電源電圧位相推定値θｓは３６０°となる。電源電圧位相算出部２３は、電源電圧Ｖｓが負極性から正極性に切り替わる点を検出し、この切り替わり点で電源電圧位相推定値θｓをリセット、すなわち零に戻す。なお、マイコンの割込み機能を用いる場合には、電源電圧Ｖｓのゼロクロスを検出する回路を、図６に追加する場合がある。何れの場合も、電源電圧Ｖｓの位相が検出可能であれば、どのような手法を用いてもよい。

図８は、第一アームパルス生成部２４の構成例を示すブロック図である。図９は、基準ＰＷＭ信号Ｓｃｏｍの生成手法の説明に供する図である。図１０は、スイッチング素子の短絡を防止するために設定されるデッドタイムの説明に供する図である。

第一アームパルス生成部２４は、キャリア生成部２４１、基準ＰＷＭ信号生成部２４２、デッドタイム生成部２４３、およびパルスセレクタ部２４４を有する。キャリア生成部２４１は、基準ＰＷＭ信号Ｓｃｏｍを生成するためのキャリア（キャリア周波数）Ｃｓを生成する機能を果たす。

基準ＰＷＭ信号生成部２４２は、図９に示すように、基準オンデューティＤＴｓとキャリアＣｓとの大小関係を比較することで、基準ＰＷＭ信号Ｓｃｏｍを生成する。図９の場合では、ＤＴｓ＞Ｃｓの場合はＳｃｏｍをＯＮ信号とし、ＤＴｓ＜Ｃｓの場合はＳｃｏｍをＯＦＦ信号とすることで、基準ＰＷＭ信号Ｓｃｏｍを生成する。なお、図９の場合では、ＯＮ信号がＯＦＦ信号よりもレベルが高い、ハイアクティブとしているが、ＯＮ信号がＯＦＦ信号よりもレベルが低い、ローアクティブとしてもよい。

デッドタイム生成部２４３は、基準ＰＷＭ信号Ｓｃｏｍと、基準ＰＷＭ信号Ｓｃｏｍを反転した反転信号Ｓｃｏｍ’に対してデッドタイムｔｄを生成する機能を果たす。基準ＰＷＭ信号Ｓｃｏｍに基づき、第一のスイッチング素子３１１のＯＮ状態またはＯＦＦ状態、および、第二のスイッチング素子３１２のＯＮ状態またはＯＦＦ状態が制御される。また、基準ＰＷＭ信号Ｓｃｏｍおよび反転信号Ｓｃｏｍ’に基づき、第一のスイッチング素子３１１と第二のスイッチング素子３１２は互いに反転した動作を行う。

ただし、スイッチング素子は、一般的にＯＮ状態からＯＦＦ状態への遷移、および、ＯＦＦ状態からＯＮ状態への遷移には遅延時間が発生する。これにより、基準ＰＷＭ信号Ｓｃｏｍおよび反転信号Ｓｃｏｍ’を用いるだけでは、遅延時間中に第一のスイッチング素子３１１と第二のスイッチング素子３１２との間が短絡してしまうことになる。デッドタイムｔｄは、このような短絡現象を防止するために必要である。図１０には、ハイアクティブの場合におけるデッドタイムｔｄを考慮した信号波形の一例が示されている。

図１０において、Ｓ１は基準ＰＷＭ信号Ｓｃｏｍと同一の信号とされている。また、Ｓ２はＳ１の反転信号とされ、且つ、デッドタイムｔｄの分だけ、ＯＮとなる期間の両側において短く設定されている。デッドタイムｔｄの期間は、第一のスイッチング素子３１１および第二のスイッチング素子３１２が共にＯＦＦとなる期間である。以下、Ｓ１を「基準ＰＷＭ第一信号」と呼び、Ｓ２を「基準ＰＷＭ第二信号」と呼ぶ。なお、図１０に示す以外の公知の手法も知られており、何れの手法を用いても問題はない。

パルスセレクタ部２４４は、基準ＰＷＭ第一信号Ｓ１および基準ＰＷＭ第二信号Ｓ２のそれぞれを、第一のスイッチング素子３１１および第二のスイッチング素子３１２のどちらに伝送するかを選択する機能を果たす。図１１は、パルスセレクタ部２４４の動作を示すフローチャートである。

図１１において、電源電圧Ｖｓが正の場合（ステップＳＴ１１，Ｙｅｓ）、パルスセレクタ部２４４は、基準ＰＷＭ第一信号Ｓ１を第二のスイッチング素子３１２への駆動パルスとして出力する（ステップＳＴ１２）。“Ｓ１→ｐｕｌｓｅ_３１２”の表記は、この制御を意味する。また、電源電圧Ｖｓが正の場合（ステップＳＴ１１、Ｙｅｓ）、パルスセレクタ部２４４は、基準ＰＷＭ第二信号Ｓ２を第一のスイッチング素子３１１への駆動パルスとして出力する（ステップＳＴ１２）。“Ｓ２→ｐｕｌｓｅ_３１１”の表記は、この制御を意味する。これらの制御は、図４で述べたように、電源電圧Ｖｓが正極性のとき、第二のスイッチング素子３１２のスイッチング動作により短絡経路を形成することができるためであり、また、母線電圧Ｖｄｃおよび電源電流Ｉｓの制御は第二のスイッチング素子３１２の操作により為されるためである。

また、電源電圧Ｖｓが負または零の場合（ステップＳＴ１１，Ｎｏ）、パルスセレクタ部２４４は、基準ＰＷＭ第一信号Ｓ１を第一のスイッチング素子３１１への駆動パルスとして出力する（ステップＳＴ１３）。“Ｓ１→ｐｕｌｓｅ_３１１”の表記は、この制御を意味する。また、電源電圧Ｖｓが負または零の場合（ステップＳＴ１１，Ｎｏ）、基準ＰＷＭ第二信号Ｓ２を第二のスイッチング素子３１２への駆動パルスとして出力する（ステップＳＴ１３）。“Ｓ２→ｐｕｌｓｅ_３１２”の表記は、この制御を意味する。これらの制御は、図５で述べたように、電源電圧Ｖｓが負極性のとき、第一のスイッチング素子３１１のスイッチング動作により短絡経路を形成することができるためであり、また、母線電圧Ｖｄｃおよび電源電流Ｉｓの制御は第一のスイッチング素子３１１の操作により為されるためである。

なお、図１１のフロー場合、電源電圧Ｖｓの極性によって基準ＰＷＭ第一信号Ｓ１および基準ＰＷＭ第二信号Ｓ２の出力先を切り替えているが、電源電流Ｉｓによって切り替えることも可能である。この場合の動作に関しては後述する。

また、上記のステップＳＴ１１の判定処理では、電源電圧Ｖｓが零の場合を“Ｎｏ”と判定しているが、“Ｙｅｓ”と判定してもよい。すなわち、電源電圧Ｖｓが零の場合を“Ｙｅｓ”または“Ｎｏ”の何れで判定してもよい。

以上により、第一アームパルス生成部２４は、第一のスイッチング素子３１１への駆動パルスｐｕｌｓｅ_３１１と、第二のスイッチング素子３１２への駆動パルスｐｕｌｓｅ_３１２とを生成することができる。

次に、第二アームパルス生成部２５の動作に関して説明する。図１２は、第二アームパルス生成部２５の動作を示すフローチャートである。

図１２において、電源電圧Ｖｓが正の場合（ステップＳＴ２１，Ｙｅｓ）、第二アームパルス生成部２５は、第三のスイッチング素子３２１への駆動パルスｐｕｌｓｅ_３２１をＯＦＦレベルの信号とし、第四のスイッチング素子３２２への駆動パルスｐｕｌｓｅ_３２２をＯＮレベルの信号とする（ステップＳＴ２２）。また、電源電圧Ｖｓが負または零の場合、第三のスイッチング素子３２１の駆動パルスｐｕｌｓｅ_３２１をＯＮレベルの信号とし、第四のスイッチング素子３２２への駆動パルスｐｕｌｓｅ_３２２をＯＦＦレベルの信号とする（ステップＳＴ２３）。これらの制御は、双方向に電流を流すことができるＭＯＳＦＥＴの特性を利用した同期整流による低損失化を狙ったものである。これらの制御の詳細に関しては、後述する。

なお、上記のステップＳＴ２１の判定処理では、電源電圧Ｖｓが零の場合を“Ｎｏ”と判定しているが、“Ｙｅｓ”と判定してもよい。すなわち、電源電圧Ｖｓが零の場合を“Ｙｅｓ”または“Ｎｏ”の何れで判定してもよい。

以上に示した図１１および図１２のフローによる制御により、第一のスイッチング素子３１１、第二のスイッチング素子３１２、第三のスイッチング素子３２１、および第四のスイッチング素子３２２が動作し、母線電圧Ｖｄｃと電源電流Ｉｓとが制御されることとなる。

図１３は、制御部１０によってブリッジ回路３が制御されたときの動作波形の一例を示す図である。図１３では、横軸に時間をとり、縦軸には上段側から、電源電圧Ｖｓ、電源電流Ｉｓ、キャリア及び基準オンデューティ、ならびに、駆動パルスｐｕｌｓｅ_３１１，ｐｕｌｓｅ_３１２，ｐｕｌｓｅ_３２１，ｐｕｌｓｅ_３２２を表している。図１３において特筆すべきことは、電源電流Ｉｓは、キャリアの１周期ごとに小刻みな変動を繰り返すが、小刻みな変動を繰り返す波形のピーク値または平均値は正弦波状に制御されていることである。電源電流Ｉｓにおける波形のピーク値または平均値が正弦波状に制御されていることは、電源電流Ｉｓの高調波成分が抑制されていることを意味する。

次に、制御部１０の制御によるブリッジ回路３の動作のうちで、考慮を要する動作について説明する。

まず、前述の通り、第一アームパルス生成部２４のパルスセレクタ部２４４は、電源電圧Ｖｓの極性に応じて、基準ＰＷＭ第一信号Ｓ１を第一のスイッチング素子３１１への駆動パルスｐｕｌｓｅ_３１１に出力するか、第二のスイッチング素子３１２への駆動パルスｐｕｌｓｅ_３１２に出力するかを切り替え、基準ＰＷＭ第二信号Ｓ２を第一のスイッチング素子３１１への駆動パルスｐｕｌｓｅ_３１１に出力するか、第二のスイッチング素子３１２への駆動パルスｐｕｌｓｅ_３１２に出力するかを切り替えている。また同様に、第二アームパルス生成部２５は、電源電圧Ｖｓの極性に応じて、第三のスイッチング素子３２１および第四のスイッチング素子３２２の何れをＯＮに制御するかを選択している。

一方、ブリッジ回路３における、ある動作によって、電源電流Ｉｓにリプル成分が多く含まれる場合がある。図１４は、電源電流Ｉｓにリプル成分が多く含まれる場合の波形例を示す図である。図１４において、上段側には、下段側に示した電源電流Ｉｓの波形におけるＡ部の拡大波形が示されている。Ａ部の波形を見ると、電流が小刻みに変動している。Ａ部の波形に見られる振動成分は、第一のスイッチング素子３１１および第二のスイッチング素子３１２のスイッチング周波数に依存した周波数成分である。次に、このような電源電流Ｉｓの波形が生じるときのブリッジ回路３の動作に関して、図１５および図１６の図面を参照して説明する。図１５は、電源短絡のスイッチングパターンにおいて短絡経路の向きが逆転する現象の説明に供する図であり、図１６は、平滑コンデンサ４を充電するスイッチングパターンにおいて電源短絡と放電動作が生起する現象の説明に供する図である。

電源電圧Ｖｓが正極性であり、電源電流Ｉｓが負極性の場合に関して考えてみる。これは、リアクトル２のインダクタンス値が非常に大きい場合、または、過渡的な負荷変動により電源力率が極端に悪化する場合において生じる現象として想定される。図４で述べた通り、第二のスイッチング素子３１２をオンすることで短絡経路を形成することが可能となる。このスイッチングパターンの場合、図１５に示すように、電源電圧Ｖｓの極性と、電源電流Ｉｓの極性とが反転する状態においても、短絡経路が形成されてしまう場合がある。また、図２のように、平滑コンデンサ４の充電経路を形成するために第一のスイッチング素子３１１および第四のスイッチング素子３２２をＯＮ状態とした場合において、図１６のように短絡経路が形成されてしまう場合がある。さらに、図１６の場合、一点鎖線で示すように、平滑コンデンサ４からリアクトル２への放電経路が形成されてしまう場合がある。これにより、交流電源１に向けて放電電流が流れ、電源電流Ｉｓはさらに増加することとなる。その結果、図１５のスイッチングパターンと図１６のスイッチングパターンとが繰り返されることで、電源短絡と充電電荷の放電とが繰り返し実施され、電源電流Ｉｓが急成長することで、電源電流Ｉｓの高調波成分が増加することとなる。ここでは、電源電圧Ｖｓが正極性であり、電源電流Ｉｓが負極性である場合について説明したが、電源電圧Ｖｓが負極性であり、電源電流Ｉｓが正極性である場合においても、同様な現象が発生する可能性がある。

上記現象への対策として、電源電圧Ｖｓおよび電源電流Ｉｓの両方の極性によりパルスセレクタ部２４４の動作を切り替える手法が考えられる。図１７は、この手法を具現するフローチャートである。

図１７において、電源電圧Ｖｓが正であり（ステップＳＴ３１，Ｙｅｓ）、且つ、電源電流Ｉｓが正の場合（ステップＳＴ３２，Ｙｅｓ）、パルスセレクタ部２４４は、図１１においてステップＳＴ１２として示した処理αを実行する（ステップＳＴ３４）。また、電源電圧Ｖｓが正であり（ステップＳＴ３１，Ｙｅｓ）、且つ、電源電流Ｉｓが負または零の場合（ステップＳＴ３２，Ｎｏ）、パルスセレクタ部２４４は、図１１においてステップＳＴ１３として示した処理βを実行する（ステップＳＴ３５）。一方、電源電圧Ｖｓが負または零であり（ステップＳＴ３１，Ｎｏ）、且つ、電源電流Ｉｓが負の場合（ステップＳＴ３３，Ｙｅｓ）、パルスセレクタ部２４４は、処理βを実行する（ステップＳＴ３６）。また、電源電圧Ｖｓが負または零であり（ステップＳＴ３１，Ｎｏ）、且つ、電源電流Ｉｓが正または零の場合（ステップＳＴ３３，Ｎｏ）、パルスセレクタ部２４４は、処理αを実行する（ステップＳＴ３７）。

上記の処理を纏めると、電源電圧Ｖｓおよび電源電流Ｉｓの極性が共に正の場合には第一の処理である処理αを実行し、電源電圧Ｖｓおよび電源電流Ｉｓの極性が共に負の場合には第二の処理である処理βを実行する。また、電源電圧Ｖｓと電源電流Ｉｓの極性が異なる場合、電源電流Ｉｓが正極性であれば処理αを実行し、電源電流Ｉｓが負極性の場合には処理βを実行する。これにより、電源短絡となる経路が連続することを防止することができる。

なお、上記の処理において、電源電圧Ｖｓと電源電流Ｉｓの極性が異なる場合、処理αも処理βも実行せずに、第一のアーム３１および第二のアーム３２への駆動パルスの生成を停止するようにしてもよい。この制御の場合、電源電流Ｉｓの極性に応じた制御は実施できないが、第一のアーム３１および第二のアーム３２への駆動パルスの生成を停止するので、電源電流Ｉｓが急成長する現象を抑止するができ、電源電流Ｉｓの高調波成分の抑制に寄与することができる。

図１８は、図１１の制御フローによる動作と図１７の制御フローによる動作との差異の説明に供する図である。図１８において、上段部には電源電圧Ｖｓの波形を模式的に示し、中段部には電源電流Ｉｓの波形を模式的に示している。また、下段部には、図１１の制御フローによる動作と図１７の制御フローによる動作との差異を示している。ここで、図１８の横軸は時間を表しているが、微小時間での波形を表すため、電源電圧Ｖｓの波形は線形として近似している。また、電源電圧Ｖｓと電源電流Ｉｓの波形における中央線との間に位相差をΔｔだけ持たせている。位相差Δｔは、電源電圧Ｖｓに対して電源電流Ｉｓが遅れる関係である。

図１１の制御フローによる動作の場合、電源電圧Ｖｓの極性のみで判定しているため、電源電圧Ｖｓの極性が正に転じた後は、処理βが継続している。処理βの部分において、電源電流Ｉｓが負極性である部分は、電源電流Ｉｓが正極性を想定したスイッチングパターンとなるため、電源短絡モードが連続することとなる。

一方、図１７の制御フローによる動作の場合、電源電圧Ｖｓの極性だけでなく、電源電流Ｉｓの極性に応じて処理αまたは処理βが適切に選択されている。すなわち、図１７の制御フローによる動作の場合、電源短絡モードが連続することは無く、電源電流Ｉｓの歪みを抑制することができる。

ここまで述べたように、制御を構成する上で、スイッチング素子の駆動方法に対して詳細な制御を行う必要がある。これらの制御をアナログ回路またはロジック回路で構成した場合、制御方法が複雑であるが故に、制御装置が大型化することとなる。また、アナログ回路またはロジック回路で構成した場合、他のハードウェアによるノイズの影響を受け、誤動作するリクスがある。

これに対し、制御系を演算器を用いたソフトウェアで実装する場合には、演算器のみを用いるため、装置が大型化することはない。また、ここまでに述べた制御ロジックをソフトウェアで実装した場合には、ノイズの影響で誤動作することは極めて少なく、誤動作を防止する回路を省略できるので、システム構成を小型化することが可能となる。

ここまで制御部１０におけるパルスセレクタ部２４４に関して説明したが、次に第二アームパルス生成部２５における同期整流動作の詳細に関して説明する。図１９は、一般的なスイッチング素子における電流−損失特性を模式的に示す図である。図１９には、寄生ダイオードの損失特性と、スイッチング素子のオン時の損失特性とが示されている。ここで、寄生ダイオードの損失特性における損失値と、スイッチング素子の損失特性における損失値とが逆転するときの電流値を第１の電流値とする。第一の電流値よりも電流値が小さいときは、スイッチング素子の損失特性の方が小さく、この領域を「低電流領域Ａ」とする。また、第１の電流値よりも電流値が大きいときは、寄生ダイオードの損失特性の方が小さく、この領域を「高電流領域Ｂ」とする。なお、第１の電流値は、演算器の内部に保持されるか、もしくは演算器が読み取り可能なメモリに保持される。

一般的に、スイッチング素子の寄生ダイオードは、図１９に示すように、低電流領域Ａでは損失が多く、スイッチング素子オン時の損失の方が小さいことが知られている。そこで、スイッチング素子の一つであるＭＯＳＦＥＴの場合、スイッチング特性を利用した同期整流技術を用いる場合がある。ここで言うスイッチング特性とは、ＭＯＳＦＥＴのゲートにオン指令を与えたとき、ドレインからソースに向かう方向、およびソースからドレインに向かう方向の何れに対しても、ＯＮ状態となる特性、すなわちスイッチング素子の双方向に電流を流すことができる特性がある。この特性は、バイポーラトランジスタ、ＩＧＢＴといったスイッチング素子では一方向しか電流を導通させることができない点と異なる特性である。この特性を利用した場合、図１９に示す低電流領域Ａでは、寄生ダイオードを使わず、スイッチング素子に電流を導通させることで、寄生ダイオードを用いるより高効率化を図ることができる。

次に、実施の形態１におけるスイッチング素子の動作と同期整流との関係性に関して説明する。なお、本説明の前に、ＭＯＳＦＥＴの概略の構造について、図２０を参照して説明する。図２０は、ＭＯＳＦＥＴの概略構造を示す模式的断面図である。図２０では、ｎ型ＭＯＳＦＥＴを例示している。

ｎ型ＭＯＳＦＥＴの場合、図２０に示すように、ｐ型の半導体基板が用いられる。ｐ型の半導体基板には、ソース電極（Ｓ）、ドレイン電極（Ｄ）およびゲート電極（Ｇ）が形成される。ソース電極（Ｓ）およびドレイン電極（Ｄ）と接する部位には、高濃度の不純物がイオン注入されてｎ型の領域が形成される。また、ｐ型の半導体基板において、ｎ型の領域が形成されない部位とゲート電極（Ｇ）との間には、酸化絶縁膜が形成される。すなわち、ゲート電極（Ｇ）と、半導体基板におけるｐ型の領域との間には、酸化絶縁膜が介している。

ゲート電極（Ｇ）に正電圧が印加されると、半導体基板におけるp型の領域と酸化絶縁膜との間の境界面に電子が引き寄せられ、負に帯電する。電子が集まった所は、電子の密度がホールよりも多くなりｎ型化する。このｎ型化した部分は電流の通り道となりチャネル（図２０の例ではｎ型チャネル）と呼ばれる。

同期整流を行う場合、ＭＯＳＦＥＴをＯＮに制御するので、通流する電流は、寄生ダイオード側よりもチャネル側の方に多く流れるようになる。

次に、具体的な同期整流の動作について説明する。まず、電源電圧Ｖｓの極性が正の場合について説明する。図２１は、平滑コンデンサ４を充電する場合において第四のスイッチング素子３２２をＯＮに制御しないときの電流経路を示す図であり、図２２は、平滑コンデンサ４を充電する場合において第四のスイッチング素子３２２をＯＮに制御したときの電流経路を示す図である。

図２１のように第四のスイッチング素子３２２がＯＦＦ状態の場合、充電電流は第四のスイッチング素子３２２の寄生ダイオード側を流れることになる。一方、第四のスイッチング素子３２２をＯＮに制御した場合、充電電流は、図２２のように第四のスイッチング素子３２２のチャネル側を流れることになる。初期充電を除き、充電電流はあまり大きくならない。このため、第四のスイッチング素子３２２をＯＮに制御してチャネル側に電流を流す図２２の方が、寄生ダイオードに電流を流す図２１よりも低損失となる。

また、図２３は、電源短絡の動作モードおいて第四のスイッチング素子３２２をＯＮに制御しないときの電流経路を示す図であり、図２４は、電源短絡の動作モードおいて第四のスイッチング素子３２２をＯＮに制御したときの電流経路を示す図である。なお、図２３および図２４の何れも電源電圧の極性は正である。

図２３のように第四のスイッチング素子３２２がＯＦＦ状態の場合、短絡電流は第四のスイッチング素子３２２の寄生ダイオード側を流れることになる。一方、図２４のように第四のスイッチング素子３２２をＯＮに制御した場合、短絡電流は、図２２と同様に第四のスイッチング素子３２２のチャネル側を流れることになる。短絡経路にはリアクトル２があるため、短絡電流の大きさはリアクトル２によって抑えられる。このため、第四のスイッチング素子３２２をＯＮに制御してチャネル側に電流を流す図２４の方が、寄生ダイオードに電流を流す図２３よりも低損失となる。

次に、電源電圧Ｖｓの極性が負の場合について説明する。図２５は、平滑コンデンサ４を充電する場合において第三のスイッチング素子３２１をＯＮに制御しないときの電流経路を示す図であり、図２６は、平滑コンデンサ４を充電する場合において第三のスイッチング素子３２１をＯＮに制御したときの電流経路を示す図である。

図２５のように第三のスイッチング素子３２１がＯＦＦ状態の場合、充電電流は第三のスイッチング素子３２１の寄生ダイオード側を流れることになる。一方、第三のスイッチング素子３２１をＯＮに制御した場合、充電電流は、図２６のように第三のスイッチング素子３２１のチャネル側を流れることになる。ただし、初期充電を除き、充電電流はあまり大きくならない。このため、第三のスイッチング素子３２１をＯＮに制御してチャネル側に電流を流す図２６の方が、寄生ダイオードに電流を流す図２５よりも低損失となる。

また、図２７は、電源短絡の動作モードおいて第三のスイッチング素子３２１をＯＮに制御しないときの電流経路を示す図であり、図２８は、電源短絡の動作モードおいて第三のスイッチング素子３２１をＯＮに制御したときの電流経路を示す図である。なお、図２７および図２８の何れも電源電圧の極性は負である。

図２７のように第三のスイッチング素子３２１がＯＦＦ状態の場合、短絡電流は第三のスイッチング素子３２１の寄生ダイオード側を流れることになる。一方、図２８のように第三のスイッチング素子３２１をＯＮに制御した場合、短絡電流は、図２６と同様に第三のスイッチング素子３２１のチャネル側を流れることになる。短絡経路にはリアクトル２があるため、短絡電流の大きさはリアクトル２によって抑えられる。このため、第三のスイッチング素子３２１をＯＮに制御してチャネル側に電流を流す図２８の方が、寄生ダイオードに電流を流す図２７よりも低損失となる。

以上による同期整流技術により低損失化を図ることが可能となる。この同期整流技術は、ここまでに説明した制御部１０の機能により実現することができる。

なお、図１９に示すように、高電流領域Ｂの場合、スイッチング素子のＯＮ時の損失特性に対して、寄生ダイオードの損失の方が小さくなる。従って、高電流領域Ｂの場合、第二のアーム３２のスイッチング動作を停止した方が低損失になる。このため、第二のアーム３２の第三のスイッチング素子３２１および第四のスイッチング素子３２２に流れる電流の大きさに応じてスイッチング制御の制御方式を切り替えることが好ましい実施態様となる。なお、第三のスイッチング素子３２１および第四のスイッチング素子３２２に流れる電流値は、電流検出器６の検出値を使用すれば、制御部１０の演算器によって算出可能である。

このような処理を実現する場合においても、制御部１０に演算器を用いたソフトウェア実装を行った方が、機能を集約することができ、装置全体を小型化することができる。

また、制御部１０をハードウェアを用いて構成した場合、他のハードウェアによってノイズの影響を受け、誤動作するリスクがある。例えば、同期整流の際、ＯＮすべきスイッチング素子が、ノイズの影響によってＯＦＦ状態となってしまった場合を考える。この場合、上記で説明したようにスイッチング素子での損失が増加し、スイッチング素子での発熱量が増加する。また、スイッチング素子のＯＮ状態およびＯＦＦ状態が連続して変化した場合、スイッチング素子の導通損だけでなくスイッチング損失が発生するため、スイッチング素子での発熱量がさらに増加する。スイッチング素子の発熱量の増加によって、スイッチング素子の破壊のリスクが高まる。これに対し、制御系を演算器を用いたソフトウェアで実装する場合には、ノイズの影響で誤動作することは極めて少ない。このため、制御系を演算器を用いて構成することは、スイッチング素子の破壊のリスクを低減させる効果がある。

上記の説明から理解できるように、第一のアーム３１は、平滑コンデンサ４の充電電圧の昇圧と、電源電流Ｉｓの高調波成分抑制に寄与する。また、第二のアーム３２は、同期整流による低損失化に寄与する。第一のアーム３１は、キャリア周波数に依存した周期でスイッチング制御するのに対して、第二のアーム３２は、電源電圧Ｖｓもしくは電源電流Ｉｓの周期に依存するため、５０〜６０Ｈｚ周辺でスイッチング制御することとなる。従って、演算器で制御を実現する場合、第一のアーム３１に対する制御と、第二のアーム３２に対する制御とは、それぞれ独立した演算器の機能を用いることが望ましい。

前述した図１３では、電源電圧Ｖｓ、電源電流Ｉｓ、キャリアの各波形、および、各スイッチング素子への駆動パルスの波形を示している。図１３を参照すると、第一のスイッチング素子３１１および第二のスイッチング素子３１２に比して、第三のスイッチング素子３２１および第四のスイッチング素子３２２の方が低周波駆動であることが分かる。従って、制御部１０を演算器を用いて構成する場合、第一のスイッチング素子３１１および第二のスイッチング素子３１２の制御は、タイマを用いた制御系で実装し、第三のスイッチング素子３２１および第四のスイッチング素子３２２の制御は、汎用出力ポートまたは外部割込み機能といった当該タイマと異なる機能を用いて実装する。これにより、演算器の少ないリソースを使用することができ、より安価な演算器で実現することができる。

また、第一のアーム３１のスイッチング速度を決めるキャリアの周期と、電源電圧Ｖｓおよび電源電流Ｉｓの各周期が必ずしも同期するとは限らない。図２９は、キャリアの周期と電源電圧Ｖｓの周期とが同期しない場合の駆動パルス波形の例を示す図である。なお、図２９でも、図１８と同様に、微小時間での波形を表すため、電源電圧Ｖｓは線形近似した波形で表している。図２９の例によれば、第一のスイッチング素子３１１への駆動パルスｐｕｌｓｅ_３１１および第二のスイッチング素子３１２への駆動パルスｐｕｌｓｅ_３１２は、キャリアに基づいて生成され、また、第三のスイッチング素子３２１への駆動パルスｐｕｌｓｅ_３２１および第四のスイッチング素子３２２への駆動パルスｐｕｌｓｅ_３２２も、キャリアに同期して生成されている。

ロジック回路を用いた一般的なＰＷＭ制御の観点によれば、スイッチング素子の駆動パルスの更新は、キャリアの山か、もしくはキャリアの谷でしか変更することができないというのが普通の考え方である。現に、図２９の例では、キャリアの山および谷でデューティ指令値を更新している。そのため、図２９のΔｔの区間では、実際の電源電圧が正極性となっているのに対して、制御系は電源電圧Ｖｓが負極性の場合の制御を行ってしまい、制御性が悪化してしまう。これは、各スイッチング素子への駆動パルスの生成タイミングと、電源電圧Ｖｓに対する駆動パルスの生成タイミングとが、キャリアの分解能により決定されてしまい、電源電圧Ｖｓのゼロクロス点との間で遅延時間が発生していることに起因する。従って、演算器を用いた場合には、第一のスイッチング素子３１１および第二のスイッチング素子３１２への駆動パルスの生成と、第三のスイッチング素子３２１および第四のスイッチング素子３２２への駆動パルスの生成とは、それぞれに独立した演算機能を用いた方が望ましいと言うことができる。これにより、演算器を用いた場合には、第一のアーム３１のデューティ指令値の更新は、キャリアの山、もしくはキャリアの谷以外のキャリア周波数（スイッチング周波数）に依存した周期タイミングであっても変更できる。

図３０は、図１に示した直流電源装置の制御部１０に外部割込み機能を付加した構成を示す図である。すなわち、第一のスイッチング素子３１１および第二のスイッチング素子３１２への駆動パルスの生成、および第三のスイッチング素子３２１および第四のスイッチング素子３２２への駆動パルスの生成のそれぞれを独立した演算機能を用いて構成した例である。

図３０の構成では、電源電圧Ｖｓを検出する第一の電圧検出器５と制御部１０との間に電源電圧極性検出部２０が設けられている。電源電圧極性検出部２０は、電源電圧Ｖｓの極性を検出し、検出した極性を表す電源電圧極性信号ｐｕｌｓｅ_Ｖｓを生成して制御部１０の外部割込みポート１０ａへ出力する。

図３１は、電源電圧極性検出部２０の動作説明に供する図である。図３１において、上段部には電源電圧Ｖｓの波形を示し、中段部には制御部１０の外部割込みポート１０ａに入力される電源電圧極性信号ｐｕｌｓｅ_Ｖｓを示し、下段部には制御部１０の内部で使用される制御演算のトリガ信号を示している。電源電圧Ｖｓの極性が正の場合、電源電圧極性信号ｐｕｌｓｅ_ＶｓはＨｉｇｈレベルとなり、電源電圧Ｖｓの極性が負の場合、電源電圧極性信号ｐｕｌｓｅ_ＶｓはＬｏｗレベルとなっている。ただし、これらの信号極性はあくまで一例であり、逆転していても構わない。また、電源電圧極性信号ｐｕｌｓｅ_Ｖｓは制御部１０に対する外部割込み信号であり、電源電圧Ｖｓの極性の変化を表す信号であれば、どのような信号形式でもよい。制御部１０は、電源電圧極性信号ｐｕｌｓｅ_Ｖｓのエッジに反応して、トリガ信号を生成する。制御部１０は、トリガ信号が生成されると、第二のアーム３２の第三のスイッチング素子３２１および第四のスイッチング素子３２２への駆動パルスを生成する。

図３２は、図３１を用いて説明した制御手法によって制御したときの動作波形を示す図である。図３２において、上段部には、電源電圧Ｖｓの波形を示し、中段部にはキャリアの波形を示し、下段部には４つのスイッチング素子への駆動パルスｐｕｌｓｅ_３１１，ｐｕｌｓｅ_３１２，ｐｕｌｓｅ_３２１，ｐｕｌｓｅ_３２２、および電源電圧極性信号ｐｕｌｓｅ_Ｖｓを示している。なお、図３２でも、図１８および図２９と同様に、微小時間での波形を表すため、電源電圧Ｖｓは線形近似した波形で表している。

図３２において、第一のスイッチング素子３１１への駆動パルスｐｕｌｓｅ_３１１および第二のスイッチング素子３１２への駆動パルスｐｕｌｓｅ_３１２は、キャリアに基づいて生成される。一方、第三のスイッチング素子３２１への駆動パルスｐｕｌｓｅ_３２１および第四のスイッチング素子３２２への駆動パルスｐｕｌｓｅ_３２２は、キャリアには同期せず、電源電圧極性信号ｐｕｌｓｅ_Ｖｓに基づいて生成される。これにより、第三のスイッチング素子３２１および第四のスイッチング素子３２２の駆動状態は、キャリア（スイッチング）周波数以外の周波数に依存し、第一のスイッチング素子３１１への駆動パルスｐｕｌｓｅ_３１１および第二のスイッチング素子３１２の制御状態に依存しない。図２９の場合では、第三のスイッチング素子３２１および第四のスイッチング素子３２２への駆動パルスｐｕｌｓｅ_３２２の切り替わりが電源電圧Ｖｓのゼロクロスに対してΔｔだけ遅延が生じていたが、図３２の場合では、遅延は生じていない。遅延が生じない理由は、第三のスイッチング素子３２１および第四のスイッチング素子３２２に対する制御が、第一のスイッチング素子３１１および第二のスイッチング素子３１２に対する制御に依存しないからである。

なお、図３２では、電源電圧極性信号ｐｕｌｓｅ_Ｖｓに応じた外部割込みを演算器における最優先処理としているが、電源高調波抑制制御に重点を置く場合には、第一のアーム３１の第一のスイッチング素子３１１および第二のスイッチング素子３１２の制御を行うための搬送波割込みを最優先処理とすることも可能である。いずれにしても、演算器を用いることで柔軟な対応を行うことができる。

以上説明したように、実施の形態１では、第一のスイッチング素子３１１および第二のスイッチング素子３１２への駆動パルスの生成と、第三のスイッチング素子３２１および第四のスイッチング素子３２２への駆動パルスの生成とを、それぞれに独立した演算機能を用いることとしたので、制御性の改善効果および損失低減の効果を創出することができる。なお、ここまでに説明した制御構成はあくまでも一例であり、駆動パルスの生成に関して演算機能の独立性があれば、何れの手法で実現してもよい。また第一のアームにおけるデューティ指令値の更新はキャリア２周期に１回等の間引きを行った場合においても問題ない。

実施の形態２．
図３３は、実施の形態２に係る直流電源装置の構成例を示す図である。実施の形態１，２では、ブリッジ回路３を構成する第一のアーム３１を上下アームの一対のスイッチング素子からなる一つの素子対を用いて構成していたが、素子対の数を複数にしてもよい。図３３では、第１のアーム３１を二つの素子対を用いて構成している。具体的に説明すると、第１のアーム３１は、直列接続された第一のスイッチング素子３１１および第二のスイッチング素子３１２に加え、直列接続された第五のスイッチング素子３１３および第六のスイッチング素子３１４を備える。さらに、第一のスイッチング素子３１１と第五のスイッチング素子３１３とは並列に接続され、第二のスイッチング素子３１２と第六のスイッチング素子３１４とは並列に接続されて構成されている。

二つのスイッチング素子対が並列に接続された第一のアーム３１を駆動する際には、上アームを構成する二つのスイッチング素子のそれぞれを同時に駆動し、また、下アームを構成する二つのスイッチング素子のそれぞれを同時に駆動する。図３３の構成であれば、第一のスイッチング素子３１１と第五のスイッチング素子３１３のそれぞれを同時に駆動し、第二のスイッチング素子３１２と第六のスイッチング素子３１４のそれぞれを同時に駆動する。なお、並列に接続された二つのスイッチング素子のそれぞれを同時に駆動することを「並列駆動」と呼ぶ。

並列に接続された二つのスイッチング素子を並列駆動することにより、二つのスイッチング素子に流れる電流は、一つのときの二分の一となる。図１９の特性から明らかなように、電流が小さくなれば、スイッチング素子の損失は小さくなるので、第一のアーム３１で発生する損失が低減され、ブリッジ回路３における第一のアーム３１と第二のアーム３２との間の損失の偏りを小さくすることができ、その結果、第一のアーム３１と第二のアーム３２との間の発熱の偏りを小さくすることができる。

なお、図３３では、二つの素子対を並列に接続する構成を例示しているが、二つに限定されるものではなく、三つ以上の素子対のそれぞれを並列接続して構成してもよい。すなわち、第五のスイッチング素子３１３および第六のスイッチング素子３１４のそれぞれは、並列接続される複数のスイッチング素子を備えていてもよい。なお、ｎ個（ｎは自然数）の素子対を用いて構成した場合、一つの素子対に流れる電流はｎ分の１となるので、第一のアーム３１における損失をさらに小さくすることができる。なお、アームごとの損失の偏りを完全に抑制する必要はなく、損失の偏りが許容される範囲において、並列に接続する素子対の数を選定すればよい。

また、上述の例では、第一のアーム３１における並列接続された二つのスイッチング素子を同時に駆動することを説明したが、並列接続された二つのスイッチング素子の位相を１８０°ずらして制御する、いわゆるインタリーブ制御を行ってもよい。図３４は、実施の形態２に係る直流電源装置の他の構成例を示す図である。

図３４において、交流電源１と第一のアーム３１との間には第一のリアクトル２ａおよび第二のリアクトル２ｂが設けられている。第一のリアクトル２ａは、一端が交流電源１における一方側の出力端に接続され、他端が第一のスイッチング素子３１１と第二のスイッチング素子３１２との接続点との間に接続され、第二のリアクトル２ｂは、一端が交流電源１における一方側の出力端に接続され、他端が第一のスイッチング素子３１１と第二のスイッチング素子３１２との接続点に接続されている。

図３４のように構成された直流電源装置１００では、並列接続された第一のスイッチング素子３１１と第五のスイッチング素子３１３をＯＮにする際の位相を１８０°ずらして制御し、また、並列接続された第二のスイッチング素子３１２と第六のスイッチング素子３１４をＯＮにする際の位相を１８０°ずらして制御することでインタリーブ駆動させることが可能である。第一のアーム３１をインタリーブ駆動することにより、高周波化が容易となり、リアクトルの小型化、およびリアクトル損失の低減が可能となる。

実施の形態３．
実施の形態１および実施の形態２で説明した直流電源装置は、直流電力を交流電力に変換してモータを駆動するインバータに直流電圧を供給する装置として用いることができる。

図３５は、実施の形態１に示した直流電源装置をモータ駆動装置に適用した例を示す図である。図３５に示す実施の形態３に係るモータ駆動装置１０１は、実施の形態１に係る直流電源装置１００の出力側にインバータ５０ａが負荷として接続されている。そして、インバータ５０ａの出力側には、モータ５０ｂが接続されている。インバータ５０ａは、直流電源装置１００の出力電圧を交流電圧に変換してモータ５０ｂに印加することでモータ５０ｂを駆動する。なお、図３５では、モータ駆動装置１０１を構成する直流電源装置１００として、実施の形態１の直流電源装置１００を適用する例を示しているが、実施の形態２に係る直流電源装置１００を適用してもよい。

また、図３５に示すモータ駆動装置１０１は、送風機、圧縮機および空気調和機といった製品に適用することが可能である。

図３６は、図３５に示したモータ駆動装置１０１を空気調和機に適用した例を示す図である。モータ駆動装置１０１の出力側にはモータ５０ｂが接続されており、モータ５０ｂは、圧縮要素５４に連結されている。圧縮機５５は、モータ５０ｂと圧縮要素５４を備える。冷凍サイクル部５６は、四方弁５６ａ、室内熱交換器５６ｂ、膨張弁５６ｃおよび室外熱交換器５６ｄを含む態様で構成されている。空気調和機の内部を循環する冷媒の流路は、圧縮要素５４から、四方弁５６ａ、室内熱交換器５６ｂ、膨張弁５６ｃ、室外熱交換器５６ｄを経由し、再び四方弁５６ａを経由して、圧縮要素５４へ戻る態様で構成されている。モータ駆動装置１０１は、交流電源１より交流電圧の供給を受け、モータ５０ｂを回転させる。圧縮要素５４は、モータ５０ｂが回転することによって、冷媒の圧縮動作を実行し、冷媒を冷凍サイクル部５６の内部で循環させる。

なお、以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１ 交流電源、２ リアクトル、２ａ 第一のリアクトル、２ｂ 第二のリアクトル、３ ブリッジ回路、４ 平滑コンデンサ、５ 第一の電圧検出器、６ 電流検出器、７ 第二の電圧検出器、１０ 制御部、１０ａ 外部割込みポート、２０ 電源電圧極性検出部、２１ 電源電流指令値制御部、２２ オンデューティ制御部、２３ 電源電圧位相算出部、２４ 第一アームパルス生成部、２５ 第二アームパルス生成部、３１ 第一のアーム、３２ 第二のアーム、５０ 負荷、５０ａ インバータ、５０ｂ モータ、５４ 圧縮要素、５５ 圧縮機、５６ 冷凍サイクル部、５６ａ 四方弁、５６ｂ 室内熱交換器、５６ｃ 膨張弁、５６ｄ 室外熱交換器、１００ 直流電源装置、１０１ モータ駆動装置、２４１ キャリア生成部、２４２ 基準ＰＷＭ信号生成部、２４３ デッドタイム生成部、２４４ パルスセレクタ部、３１１ 第一のスイッチング素子、３１２ 第二のスイッチング素子、３１３ 第五のスイッチング素子、３１４ 第六のスイッチング素子、３２１ 第三のスイッチング素子、３２２ 第四のスイッチング素子。

Claims (14)

1. 交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって、
   第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と、
   前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと、
   前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と、
   前記交流電源の出力電圧を検出する第一の電圧検出器と、
   前記負荷への印加電圧を検出する第二の電圧検出器と、
   前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部と、
   前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成する制御部と、
   を備え、
   前記制御部は、アナログ回路及びロジック回路を有さない演算器で構成され、
   前記演算器において、前記第一のアームの制御は、タイマを用いた制御系で実装され、前記第二のアームの制御は、汎用出力ポートまたは外部割り込み機能を用いて実装される
   直流電源装置。
2. 前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、
   前記第一の電圧検出器が検出した電圧の極性と前記電流検出器が検出した電流の極性が共に正の場合には第一の処理を実行し、
   前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、
   前記電圧の極性と前記電流の極性が異なる場合、前記第一の処理および前記第二の処理の実行を停止する
   請求項１に記載の直流電源装置。
3. 交流電源から印加される交流電圧を直流電圧に変換して負荷に印加する直流電源装置であって、
   第一のスイッチング素子と第二のスイッチング素子とが直列接続された第一のアームと、第三のスイッチング素子と第四のスイッチング素子とが直列接続された第二のアームとを有し、前記第一のアームと前記第二のアームとが並列に接続されたブリッジ回路と、
   前記交流電源と前記ブリッジ回路との間に設けられるリアクトルと、
   前記リアクトルを介し前記交流電源と前記ブリッジ回路との間に流れる電流を検出する電流検出器と、
   前記交流電源の出力電圧を検出する第一の電圧検出器と、
   前記負荷への印加電圧を検出する第二の電圧検出器と、
   前記交流電圧の極性を検出し、検出した極性を表す極性信号を生成する電源電圧極性検出部と、
   前記第一の電圧検出器、前記電流検出器、前記第二の電圧検出器、および前記電源電圧極性検出部と接続され、前記第一から第四のスイッチング素子への駆動パルスを生成し、前記第一の電圧検出器が検出した電圧の極性、および前記電流検出器が検出した電流の極性に応じて前記第一のアームおよび前記第二のアームの駆動状態を制御する駆動パルスを出力する制御部と、
   を備え、
   前記制御部は、前記第一のアームおよび前記第二のアームへの駆動パルスを生成する際に、
   前記電圧の極性と前記電流の極性が共に正の場合には第一の処理を実行し、
   前記電圧の極性と前記電流の極性が共に負の場合には第二の処理を実行し、
   前記電圧の極性と前記電流の極性が異なる場合、前記電流が正極性であれば前記第一の処理を実行し、前記電流が負極性の場合には前記第二の処理を実行する
   直流電源装置。
4. 前記制御部は、
   前記電源電圧極性検出部が生成した極性信号に基づいて前記第三のスイッチング素子および前記第四のスイッチング素子への駆動パルスを生成する
   請求項１から３の何れか１項に記載の直流電源装置。
5. 前記制御部は、スイッチング周波数に依存した周期でデューティが変更される駆動パルスを第一のアームに出力し、前記スイッチング周波数以外の周波数に依存した周期の駆動パルスを第二のアームに出力する
   請求項１から４の何れか１項に記載の直流電源装置。
6. 前記制御部は、前記第三のスイッチング素子に流れる電流の大きさに応じて、当該第三のスイッチング素子のスイッチング動作を停止し、前記第四のスイッチング素子に流れる電流の大きさに応じて、当該第四のスイッチング素子のスイッチング動作を停止する
   請求項１から５の何れか１項に記載の直流電源装置。
7. 前記制御部は、前記第一のアームをキャリア周波数に依存した周期で制御する駆動パルスを出力し、前記第二のアームを電源電圧もしくは電源電流の周期で制御する駆動パルスを出力する
   請求項１から６の何れか１項に記載の直流電源装置。
8. 前記第一のアームは、直列接続された第五のスイッチング素子および第六のスイッチング素子をさらに備え、
   前記第一のスイッチング素子と前記第五のスイッチング素子とは並列に接続され、前記第二のスイッチング素子と前記第六のスイッチング素子は並列に接続されて構成される
   請求項１から７の何れか１項に記載の直流電源装置。
9. 前記第五のスイッチング素子および前記第六のスイッチング素子のそれぞれは、並列接続される複数のスイッチング素子を備えて構成される
   請求項８に記載の直流電源装置。
10. 前記第一のアームは、直列接続された第五のスイッチング素子および第六のスイッチング素子を備え、
    前記第一のアームでは、前記第五のスイッチング素子と前記第六のスイッチング素子による素子対と、前記第一のスイッチング素子と前記第二のスイッチング素子による素子対とが並列に接続され、
    一端が前記交流電源における一方側の出力端に接続され、他端が前記第一のスイッチング素子と前記第二のスイッチング素子との接続点との間に接続される第一のリアクトルと、
    一端が前記交流電源における一方側の出力端に接続され、他端が前記第五のスイッチング素子と前記第六のスイッチング素子との接続点に接続される第二のリアクトルと、を備え、
    前記第二のスイッチング素子と前記第六のスイッチング素子とはインタリーブ駆動される
    請求項１から７の何れか１項に記載の直流電源装置。
11. モータを駆動するモータ駆動装置であって、
    請求項１から１０の何れか１項に記載の直流電源装置と、
    前記直流電源装置の出力電圧を交流電圧に変換して前記モータに印加するインバータと、
    を備えたモータ駆動装置。
12. 請求項１１に記載のモータ駆動装置を備えた送風機。
13. 請求項１１に記載のモータ駆動装置を備えた圧縮機。
14. 請求項１１に記載のモータ駆動装置を備えた空気調和機。

Images