JPH0390944A - キャッシュ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は例えば主記憶装置のアクセスを高速化するキ
ャッシュ制御方式、特にそのモジュールの処理方法に関
する。

［従来の技術］ 第２図は例えば従来のキャッシュ制御方式を示すブロッ
ク図、第３図は主記憶装置に格納するモジュールのメモ
リ配置図であり、図に於いて、（１）は主記憶装置で、
大容量・低速のＲＡＭからなり、モジュール（モジュー
ル情報、モジュール命令、モジュールデータ）がプログ
ラムされ格納される。

（２ａ）は中央処理装置（ＣＰＵ）で、大容量・低速の
主記憶装置ｉｆ　（１）のアクセスを高速化させる為に
、キャッシュメモリを命令用とオペランド用とに分割し
て、命令及びデータを取り出すキャッシュ制御方式を用
いて、中央処理装置（２ａ）の命令実行速度を向上させ
る。

（３ａ）は命令用キャッシュで、高速・低容量のＲＡＭ
からなり、中央処理装置（２ａ）により、低速・大容量
の主記憶装置（１）に格納されたモジュール命令を取り
込んで、主記憶装置（１）とのアクセスを高速化させる
。

（４ａ）はオペランド用キャッシュで、高速・低容量の
ＲＡＭからなり、中央処理装置（２ａ）により、低速・
大容量の主記憶装置（１）に格納されたモジュール情報
及びモジュールデータを取り込んで、主記憶装置（１）
のアクセスを高速化させる。

（５）は命令＄１７　ｇＪ部で、命令用キャッシュ（３
ａ）からのモジュール命令を解読し、ＣＰＵの各部を制
御する。（８）は演算処理部で、オペランド用キャッシ
ュ（４ａ）からのモジュールデータを演算処理する。

（７）はメモリバスで、主記憶装置（１）から命令用キ
ャッシュ（３ａ）へモジュール命令を転送する。

又、主記憶装置（１）からオペランド用キャッシュ（４
ａ）へモジュールデータを転送する。〈８〉は命令バス
で、命令用キャッシュ（３ａ）から命令制御部（５）へ
モジュール命令を転送する。（９）はオペランドバスで
、オペランド用キャッシュ（４ａ）から演算処理部（６
〉へモジュールデータを転送する。

（２０）はモジュール情報で、モジュール命令及びモジ
ュールデータで使用する引数のサイズ等を示す情報を主
記憶装置（１）内に格納される。

（２１）はモジュール命令で、主記憶装置（１）内で、
モジュール情報（２０）と連続して配置され格納される
。（２２）はモジュールデータで、モジュール情報（２
０）とモジュール命令（２１）とは別のメモリ領域で格
納される。

従来のキャッシュ制御方式は上記のように構成されてい
るので、例えば、成るプログラムを実行中にモジュール
のプログラムを呼び出す場合、主記憶装置（１）に格納
されているモジュール情報（２０）を、メモリバス（７
）を介して、オペランド用キャッシュ（４ａ〉及びオペ
ランドバス（９）を通る経路（ａ）を経由して、演算処
理部（６）へ読み込まれる。その際、オペランド用キャ
ッシュ（４ａ）に、転送されたモジュール情報（２ａ）
か存在するブロック（例えば、１ブロツクが１６バイト
からなるモジュール情報）の登録を行う。そして、演算
処理部（６）は、そのモジュール情報（２０）により、
モジュール呼出し処理をした後、主記憶装置（１）に格
納されたモジュール命令（２１）を、メモリバス（７）
を介して命令用キャッシュ（３ａ）及び命令バス（８）
を通る経路を経由して、命令制御部（５）へ読み込まれ
る。そして、命令制御部（５）はモジュール命令（２１
）を解読して命令を実行させていた。

［発明が解決しようとする課題］ 上記のような従来のキャッシュ制御方式では、モジュー
ルの呼び出しの際、主記憶装置に格納されたモジュール
情報をオペランド用キャッシュへ呼び込み、−度しか使
用されないモジュール情報のブロックの登録をする為、
オペランド用キャッシュの利用効率が低下するという問
題点があった。

又、モジュールの命令実行開始の際、命令用キャッシュ
にモジュールの命令がヒツトする確率が低く、命令のア
クセスが長くなるという問題点があった。

この発明は、かかる問題点を解決するｌ）になされたも
のでオペランド用キャッシュの利用効率を向上させ、又
、命令用キャッシュのヒツト率を向上させてモジュール
の呼び出しからモジュールの命令を開始するまでの時間
を短縮することができるキャッシュ制御方式を得ること
を目的とする。

［課題を解決するための手段］ この発明に係るキャッシュ制御方式は、プログラムモジ
ュールが主記憶装置上にそのモジュールに関する情報と
モジュールの処理が記述されている命令列とが連続して
配置されているモジュールの処理を開始する際に、モジ
ュールに関する情報を主記憶装置から命令用キャッシュ
を介して読み出して演算処理すると同時に、命令用キャ
ッシュにモジュールに関する情報が存在するブロックを
登録するものである。

［作　用］ この発明に於いては、モジュールのプログラムを呼び出
す場合、主記憶装置に格納されたモジュル情報とモジュ
ール命令の先頭とが、メモリバスを介して命令用キャッ
シュに格納され、モジュール情報を演算処理部へ転送さ
せ、モジュール情報に基づいて主記憶装置からモジュー
ル命令を読み出す際、命令用キャッシュよりモジュール
命令の先頭を読み出す。

［実施例］ 第１図はこの発明の一実施例に係るキャッシュ制御方式
のブロック図であり、（１）　、　（５）〜（９）は上
記従来装置と全く同一のものである。又、主記憶装置に
格納するモジュールのメモリ配置図は第３図と同一とす
る。

図に於いて、（２）は中央処理装置（ＣＰＵ）で、大容
量・低速の主記憶装置（１）のアクセスを高速化させる
為に、命令用とオペランド用とに分割されたキャッシュ
メモリのヒツト率の向上及び利用効率の向上を計り、モ
ジュールの呼び出しからモジュールの命令を開始するま
での時間を短縮化させて、中央処理装置く２）の命令実
行速度を向上させる。

（３）は命令用キャッシュで、高速・低容量のＲＡＭか
らなり、中央処理装置（２）により、主記憶装置（１）
に格納されたモジュール情報及びモジュール命令を受は
取って、主記憶装置（１）とのアクセスを高速化させる
。

（４）はオペランド用キャッシュで、高速・低容量のＲ
ＡＭからなり、中央処理装置（２）により、主記憶装置
（１）に格納されたモジュールデータ（２２）を受は取
って、主記憶装置（１）とのアクセスを高速化させる。

（ｔＯ）はモジュール情報バスで、命令用キャッシュ（
３〉と演算処理部（６）との間にパスラインを設け、中
央処理装置（２）により、命令用キャッシュ（３）から
のモジュール情報を演算処理部（７）へ転送する。

上記のように構成されたキャッシュ制御方式に於いては
、成るプログラムを実行中、モジュールのプログラムを
呼び出す場合、中央処理装置（２）が主記憶装置（１）
に格納されたモジュール情報（２０）とモジュール命令
（２１〉の先頭とをメモリバス（７）を介して、命令用
キャッシュ（３）に転送させる。

その際、中央処理装置（２）が、命令用キャッシュ（３
）にそのモジュール情報（２０〉が存在していると判断
すると、モジュール情報バス（１０）を介して、モジュ
ール情報（２０）を演算処理部（６〉へ転送させる。

一方、中央処理装置（２）は命令用キャッシュ（３）に
モジュール情報（２０）が存在していないと判断すると
、主記憶装置（１）に格納されているモジュール情報（
２０〉をメモリバス（７）を介して命令用キャッシュ（
３）及びモジュール情報バス（１０）を通る経路（Ａ）
を経由してモジュール情報（２０〉を演算処理部（６）
へ転送させ、命令用キャッシュ（３）にモジュール情報
（２０）とモジュール命令（２１）の先頭とが存在する
ブロックの登録を行う。

続いて、中央処理装置（２）は命令用キャッシュ（３）
にモジュール命令〈２１）の先頭が存在していることを
判断すると、命令バス（８）を介して、モジュール命令
（２１）の先頭を命令制御部（５）へ転送させる。

そして、命令制御部（５）はそのモジュール命令（２１
）の先頭を解読してモジュール命令を実行する。

一方、中央処理装置（２）は命令用キャッシュ（３）に
モジュール命令（２１）の先頭が存在していないと判断
すると、主記憶装置（１）に格納されたモジュール命令
（２１）の先頭をメモリバス（７）を介して、命令用キ
ャッシュ（３）に転送させ、命令用キャッシュ（３）か
らメモリバス（７）を介して、命令制御部（５）へ転送
させる。

そして、命令制御部（５）が、そのモジュール命令（２
１）の先頭を解読してモジュール命令を実行する。

この様にして、モジュールのプログラムを呼び出す場合
、モジュール情報（２０）を演算処理部（６〉へ転送さ
せた際、命令用キャッシュ（３）にモジュール情報（２
０）とモジュール命令（２１〉の先頭とが存在するブロ
ックの登録を行う為、命令用キャッシュ（３）にモジュ
ール命令（２１）の先頭が存在する確率が高く、命令用
キャッシュ（３）のヒツト率を向上させることができる
。又、オペランド用キャッシュ（４）はモジュール情報
（２０）とモジュール命令（２１）の先頭を登録するこ
となく、オペランド用キャッシュ（４）の利用効率も向
上することができる。

［発明の効果］ 以上のようにこの発明によれば、主記憶装置に格納され
たモジュール情報とモジュール命令の先頭を命令用キャ
ッシュに転送させて登録を行ったことにより、命令用キ
ャッシュのヒツト率を向上させ、又、オペランド用キャ
ッシュの利用効率も向上させて、中央処理装置の処理速
度が高速化できるという効果が得られている。

【図面の簡単な説明】

第１図はこの発明の一実施例に係るキャッシュ制御方式
のブロック図、第２図は従来のキャッシュ制御方式を示
すブロック図、第３図は主記憶装置に格納するモジュー
ルのメモリ配置図である。 図において、（１）は主記憶装置、（２）は中央処理装
置、（３）は命令用キャッシュ、（４）はオペランド用
キャッシュ、（５）は命令制御部、〈６）は演算処理部
、（１０）はモジュール情報バスである。 なお、図中同一符号は同−又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 中央処理装置内のキャッシュメモリを命令用キャッシュ
   とオペランド用キャッシュに分割させたキャッシュ制御
   方式に於いて、 プログラムモジュールが主記憶装置上にそのモジュール
   に関する情報とモジュールの処理が記述されている命令
   列とが連続して配置されているモジュールの処理を開始
   する際に、モジュールに関する情報を該主記憶装置から
   命令用キャッシュを介して読み出して演算処理すると同
   時に、該命令用キャッシュにモジュールに関する情報が
   存在するブロックの登録をすることを特徴とするキャッ
   シュ制御方式。