JPH0334853B2 - - Google Patents

Info

Publication number
JPH0334853B2
JPH0334853B2 JP24884684A JP24884684A JPH0334853B2 JP H0334853 B2 JPH0334853 B2 JP H0334853B2 JP 24884684 A JP24884684 A JP 24884684A JP 24884684 A JP24884684 A JP 24884684A JP H0334853 B2 JPH0334853 B2 JP H0334853B2
Authority
JP
Japan
Prior art keywords
adhesive
support film
conductive adhesive
micrometers
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24884684A
Other languages
English (en)
Other versions
JPS60136331A (ja
Inventor
Ansonii Ooritsucho Josefu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NASHONARU SUTAACHI ANDO CHEM CORP
Original Assignee
NASHONARU SUTAACHI ANDO CHEM CORP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NASHONARU SUTAACHI ANDO CHEM CORP filed Critical NASHONARU SUTAACHI ANDO CHEM CORP
Publication of JPS60136331A publication Critical patent/JPS60136331A/ja
Publication of JPH0334853B2 publication Critical patent/JPH0334853B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B28—WORKING CEMENT, CLAY, OR STONE
    • B28D—WORKING STONE OR STONE-LIKE MATERIALS
    • B28D5/00—Fine working of gems, jewels, crystals, e.g. of semiconductor material; apparatus or devices therefor
    • B28D5/0058—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material
    • B28D5/0082—Accessories specially adapted for use with machines for fine working of gems, jewels, crystals, e.g. of semiconductor material for supporting, holding, feeding, conveying or discharging work
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918—Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93—Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062—Prior to assembly
    • Y10T156/1075—Prior to assembly of plural laminae from single stock and assembling to each other or to additional lamina
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Dicing (AREA)
  • Die Bonding (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Description

【発明の詳細な説明】 発明の背景 本発明は半導体チツプの製造に有用な方法に係
る。
昭和59年７月31日に出願した特願昭第59−
159480号「ダイシングフイルムおよび方法」にお
いて、多数の印刷回路を有する半導体ウエハを
個々の回路（チツプ）にダイシング（ソーイン
グ）するための導電性接着剤付支持フイルムを開
示した。この製品はウエハのダイシング後チツプ
を支持フイルムから除去するときにチツプと共に
導電性接着剤層の清浄な剥離を許容するために重
合体支持フイルム上に剥離層（コーテイング）を
有する。
発明の概要 本発明は重合体支持フイルム上に残留接着剤の
残留がないチツプ／接着剤集合体の除去に係る。
加熱工程をダイシング操作に先行させれば、実質
的に全部の導電性接着剤がチツプに残つて、後の
ボンデイング工程に使用できる。加熱工程は接着
剤／ウエハの付着を改良し、それによつて支持フ
イルムと接着剤の間に所望の剥離特性を提供す
る。
具体的説明 本発明のダイシング用フイルム１１は剥離層が
実質的に存在しない表面１３を有する重合体支持
フイルム１２と、表面１３に付着されて後のダイ
シングのために半導体ウエハ（図示せず）を受理
する適当なパターンの導電性接着剤１４とからな
る。支持フイルム１２は炉内乾燥などの操作を許
容しかつ選択的な接着剤パターンを充分に支持す
る必要がある。それは、例えば、ダイシング操作
の後切断されたチツプを支持する必要がある。表
面１３はダイシング操作後接着剤を損傷すること
なく導電性接着剤／チツプ重合体の取り外しを許
容しなければならない。導電性接着剤１４は、充
分な導電性を有さなければならず、ウエハとの間
の充分な表面接触を許容する良好な平滑さを有す
べきであり、かつ、乾燥するか部分的に硬化して
適当な粘着状態になりその状態をウエハ付着段階
まで保持する必要がある。それは、充分な程度の
凝集性を有して、その物理的一体性を損なうこと
なく支持フイルムから剥離することを許容しかつ
それから任意のカバーフイルムを剥離することを
許容する必要がある。導電性接着剤は適当な接着
力を有し、かつチツプを接地面に接地するための
電気的要件を満たすために、適当な厚さ、例えば
約６〜40マイクロメートルの厚さを有すべきであ
る。本発明は、チツプ／接着剤集合体をチツプキ
ヤリヤ中に搭載して接着剤がチツプを支持するが
接着剤はその支持領域以外は実質的に覆れないよ
うにすることが可能である。これは、細線と導電
性接着剤の親密な近さのために起きる短絡（シヨ
ート）のおそれを増加することなく、チツプを支
持体にボンデイイグするのに必要な細線のための
よりコンパクトな形状を許容する。
同様に、重合体製支持フイルム１２は、後述の
ように加熱すると、それと導電性接着剤の間の剥
離特性を改良して、認めうる接着剤を重合体フイ
ルム上に残すことなく接着剤と重合体フイルムの
清浄な分離を許容しなければならない。ポリプロ
ピレンのようなポリオレフインは好ましいものの
１つである。支持フイルムの厚さは約25〜150マ
イクロメートルの範囲内にあることができ、75〜
150マイクロメートルの厚さが好ましい。好まし
いより大きい厚さである75〜150マイクロメート
ルの厚さを有するフイルムは、ダイシング操作に
おける実際上の作業の許容度の可能な変化という
点においていくらかより大きい安全性を与える。
過剰に薄いフイルムは、製造工程における固有で
はない変化のために全部を貫通して切断した場合
に、ウエハに必要な支持を提供しないであろう。
支持フイルムの露出表面１３に適当なパターン
の導電性接着剤１４を付着してダイシングすべき
半導体ウエハ１５の取付場所を形成する。一般的
に、導電性接着剤パターンはその上に載置すべき
ウエハの直径に近い適当な寸法（例えば、約2.54
〜15.2cm）の円形の接着剤の列からなることがで
きる。接着剤の厚さは約５〜40マイクロメートル
であることができる。用い得る適当な導電性接着
剤組成物には、導電性の要件を満たす充填物（例
えば、約２〜75重量％の適当な導電性材料）を充
填した接着材料がある。代表的な導電性材料には
微粉砕した導電性金属（例えば、アルミニユウ
ム、銅、銀、金、パラジウム）またはカーボンブ
ラツクがある。導電性材料のマトリツクスになり
うる代表的な接着材料にはポリイミド、アクリ
ル、エポキシ、シリコーンおよび所望の熱および
導電性要件を満たすいろいろな改質重合体材料が
ある。
また好ましい態様において、本発明のダイシン
グ用フイルム製品１１は汚染および（または）損
傷（例えば、好ましい実質的に平坦な上方表面の
不注意による破壊）から保護するために接着剤の
露出表面上に適当な剥離ライナー１６を有する。
例えば、剥離塗工紙は剥離ライナー材料として用
いることができる。剥離ライナーは表面１３より
劣る剥離特性を有することができる。
第４〜６図は本発明のダイシング用フイルムの
用い方の概要を示す。第４図は積層したウエハ１
５の列１９から半導体ウエハを拾い上げるピボツ
ト式真空吸着板装置を示す。第５図はフイルム１
２の記録マーク２２に応答して真空吸着板２１を
ウエハおよび接着剤と整合すべく案内する電子ア
イ２０の様子を示す。第６図はウエハ付着工程な
らびに導電性接着剤１４／ダイシング用フイルム
１２集合体から剥離ライナー１６を剥がす先行工
程を示す。実際の商業的実施では、適当な上市ウ
エハ搭載装置（例えば、Kulicke and Soffa
Industries社の商品名Model 366）を用いること
が好ましい。
本発明のダイシング用フイルムは慣用の積層お
よび印刷操作を用いて作成し得る。適当な印刷手
法（例えば回転または平台式スクリーン印刷法）
で、乾燥した剥離層表面に導電性接着剤のパター
ンを適用し、次いでその接着剤を支持フイルム１
２に積層して転写する。接着剤の露出表面上に剥
離ライナーが存在することが望ましいならば、そ
れも慣用の積層法で適用し得る。
支持フイルム表面１３／導電性接着剤１４界面
の剥離特性を改良する本発明の加熱工程はダイシ
ング工程に先立つてウエハ／接着剤／フイルムの
複合体に実施する。この加熱工程は約45〜70℃の
温度で約0.25〜３分間であることができる。ダイ
シング後、支持フイルム側に冷却空気を用いてチ
ツプの剥離を最適化することができる。加熱工程
と必要に応じて空気冷却工程を用いることによつ
て非剥離塗布重合体材料を前出特願昭59−159480
号明細書に一般的に開示したタイプのダイシング
用フイルムにおける支持フイルムとしてより有効
に使用することができる。
ここに用いるとして記載した加熱工程は、接着
剤が乾く（wetting out）のを助けてウエハと接
着剤の間の接着を改良し、その結果接着剤が支持
フイルムに対してよりもウエハに対して実質的に
より多く凝集的に付着するようになる。これによ
つて所望のようにウエハと接着剤が清浄に除去さ
れるのであろう。
以下、本発明を例によつて更に説明する。
比較例 この例は本発明に従わない場合に得られる不利
な結果を示す。
試験した例の各々のために用いた一般的な手順
では剥離塗工紙上に適当な接着剤パターン（すな
わち、直径約7.6cm、厚さ約25.4マイクロメート
ルの円形の連続）をスクリーン印刷した。剥離塗
工紙は42ポンド重量半漂白クラフト紙であつた。
接着剤は銀変性ポリイミド（Epoxy Technology
社の商品Ｐ−1011）であつた。次いで得られる積
層体を炉で25分間約67.2℃で乾燥し、それから室
温に冷却した。
上記手順で作成した積層体を選択した支持フイ
ルムと共に接着剤パターンを支持フイルムに面せ
しめて加圧ニツプ間を通して接着剤パターンをそ
れに積層した。充分な圧力を用いてそうした転写
を実施し、その複合体を１分間約67.2℃に加熱し
た。
この例に用いるために選択した支持フイルムは
厚さ127マイクロメートルのポリプロピレン
（Hercules社の商品Ｎ−400）であり、接着剤パ
ターンを積層する側には全く剥離層（コーテイン
グ）を有していないものであつた。
接着剤パターンを支持フイルムに転写した後、
接着剤のスクリーン印刷に当初用いたと同じタイ
プの紙を接着剤パターンの露出表面のカバーシー
トとして用いた。このカバーシートは接着剤／支
持フイルム積層体と共に２つの加圧ニツプ間を通
して、接着剤パターンの露出表面と剥離層（コー
テイング）が一緒に充分な圧力下にもたらされて
剥離紙と積層体が付着するようにした。
それから（カバーシートを除去後）上記のタイ
プの積層体を試験して接着剤が支持フイルムから
容易に分離するかどうかを調べた。次の手順を用
いた。シリコンウエハをスクイージーの作用で連
行空気を除去して接着剤に付着した。付着が完了
後、手でウエハとそれに付着した接着剤を支持フ
イルムから清浄に取り外すことを試みた。
上記の手順を用いて半ダースの試料を用意し
た。各試料の支持フイルムからウエハを取り外す
試みを行つたが、僅かに約50〜90％の接着剤が支
持フイルムからウエハに清浄に移るのが見い出さ
れた。
実施例 この例は本発明の方法を説明する。
比較例に述べた手順を用いたが、但し、ウエハ
を接着剤パターンから取り外す前に、ウエハおよ
び接着剤／支持フイルム積層体の付着複合体を１
分間約67.2℃で加熱した。ウエハを取り外す試み
を行なつたところ、実質的に全部の接着剤がウエ
ハと共に支持フイルムから清浄に剥離した。
上記の例は本発明の特定例を説明するものであ
り、限定をなすものではない。保護の範囲は特許
請求の範囲に与えられている。
【図面の簡単な説明】
第１図はダイシング用フイルムならびに印刷ウ
エハと接触するためのダイシング用フイルムに接
着した導電性接着剤パターンを示す斜視図、第２
図は本発明の方法に用いるのに適したダイシング
用フイルムの態様の要部拡大横断面図、第３図は
本発明の方法に用いるのに適したダイシング用フ
イルムの態様の平面図、第４図はウエハをダイシ
ング用フイルムに移すために拾い上げようとして
いる様子を示す側面図、第５図はウエハと接着剤
の付着を行なうためにウエハと接着剤パターンを
整合する様子を示す側面図、第６図はウエハ／接
着剤付着手法を示す側面図である。 １１……ダイシング用フイルム、１２……支持
フイルム、１３……表面、１４……導電性接着
剤、１５……半導体ウエハ、１６……剥離ライナ
ー、２０……電子アイ、２１……真空吸着板。

Claims (1)

  1. 【特許請求の範囲】 １ (a) 硬化型導電性接着剤を付着した側に実質
    的に剥離層が存在しないプラスチツク製支持フ
    イルム上の硬化型導電性接着剤に半導体ウエハ
    を取付け、 (b) 得られる集合体を、半導体ウエハのダイシン
    グに先立つて、加熱して硬化型導電性接着剤と
    プラスチツク製支持フイルムの間の剥離特性を
    改良し、そして (c) ダイシング工程が完了した後、プラスチツク
    製支持フイルム上に実質的に全く導電性接着剤
    を残すことなく、半導体チツプをそれに実質的
    に付着した導電性接着剤とともに取り外す 工程を含む半導体ウエハをダイシングして半導
    体ウエハから個別チツプを製造する方法。 ２ プラスチツク製支持フイルムがポリオレフイ
    ン重合体からなる特許請求の範囲第１項記載の方
    法。 ３ プラスチツク製支持フイルムがポリプロピレ
    ンである特許請求の範囲第１項記載の方法。 ４ プラスチツク製支持フイルムが約25〜150マ
    イクロメートルの厚さを有する特許請求の範囲第
    １項記載の方法。 ５ プラスチツク製支持フイルムが厚さ約25〜
    150マイクロメートルのポリオレフインである特
    許請求の範囲第１項記載の方法。 ６ プラスチツク製支持フイルムが厚さ約25〜
    150マイクロメートルのポリプロピレンである特
    許請求の範囲第１項記載の方法。 ７ 硬化型導電性接着剤が約６〜40マイクロメー
    トルの厚さを有する特許請求の範囲第１項記載の
    方法。 ８ 硬化型導電性接着剤が接着剤マトリツクス中
    に導電性にとつて有効量の導電性金属を含有する
    ものである特許請求の範囲第１項記載の方法。 ９ プラスチツク製支持フイルムが約25〜150マ
    イクロメートルの厚さ、硬化型導電性接着剤がが
    約６〜40マイクロメートルの厚さを有する特許請
    求の範囲第２項記載の方法。 １０ 硬化型導電性接着剤が約６〜40マイクロメ
    ートルの厚さを有しかつ接着マトリツクス中に導
    電性にとつて有効量の導電性金属を含有する特許
    請求の範囲第３項記載の方法。 １１ 前記(b)工程の加熱が約0.25〜３分間約45〜
    70℃である特許請求の範囲第１項記載の方法。 １２ 前記工程(b)の加熱が約0.25〜３分間約45〜
    70℃である特許請求の範囲第２項記載の方法。 １３ 前記工程(b)の加熱が約0.25〜３分間約45〜
    70℃である特許請求の範囲第３項記載の方法。
JP59248846A 1983-12-19 1984-11-27 ダイシング用フィルムから半導体チップの取外方法 Granted JPS60136331A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US562899 1983-12-19
US06/562,899 US4664739A (en) 1983-12-19 1983-12-19 Removal of semiconductor wafers from dicing film

Publications (2)

Publication Number Publication Date
JPS60136331A JPS60136331A (ja) 1985-07-19
JPH0334853B2 true JPH0334853B2 (ja) 1991-05-24

Family

ID=24248262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59248846A Granted JPS60136331A (ja) 1983-12-19 1984-11-27 ダイシング用フィルムから半導体チップの取外方法

Country Status (5)

Country Link
US (1) US4664739A (ja)
EP (1) EP0146197A3 (ja)
JP (1) JPS60136331A (ja)
KR (1) KR850005148A (ja)
PH (1) PH21462A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PH25206A (en) * 1985-12-12 1991-03-27 Lintec K K Control apparatus for reducing adhesive force of adhesive agent adhering between semiconductor wafer and substrate
US4793883A (en) * 1986-07-14 1988-12-27 National Starch And Chemical Corporation Method of bonding a semiconductor chip to a substrate
US5030308A (en) * 1986-07-14 1991-07-09 National Starch And Chemical Investment Holding Corporation Method of bonding a semiconductor chip to a substrate
US4826553A (en) * 1987-06-18 1989-05-02 The United States Of America As Represented By The Secretary Of The Air Force Method for replicating an optical element
US4921564A (en) * 1988-05-23 1990-05-01 Semiconductor Equipment Corp. Method and apparatus for removing circuit chips from wafer handling tape
US5154793A (en) * 1988-09-27 1992-10-13 General Electric Company Method and apparatus for removing components bonded to a substrate
JPH0369135A (ja) * 1989-08-08 1991-03-25 Nec Kyushu Ltd 半導体装置製造用粘着シート
US5123986A (en) * 1989-08-10 1992-06-23 Casio Computer Co., Ltd. Conductive connecting method
JPH03135048A (ja) * 1989-10-20 1991-06-10 Fujitsu Ltd 半導体装置の製造方法
JPH05504513A (ja) * 1990-10-15 1993-07-15 トレスキー、ミロスラフ 回路から欠陥部品を除去する装置
US5106450A (en) * 1990-12-20 1992-04-21 International Business Machines Corporation Dry film resist transport and lamination system for semiconductor wafers
US5240546A (en) * 1991-04-26 1993-08-31 Sumitomo Electric Industries, Ltd. Apparatus for peeling semiconductor substrate
US5258236A (en) * 1991-05-03 1993-11-02 Ibm Corporation Multi-layer thin film structure and parallel processing method for fabricating same
JP3467611B2 (ja) * 1995-09-29 2003-11-17 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
KR100471936B1 (ko) * 1996-06-04 2005-09-09 미쓰비시 마테리알 가부시키가이샤 웨이퍼의세정·박리방법및장치
US5757073A (en) * 1996-12-13 1998-05-26 International Business Machines Corporation Heatsink and package structure for wirebond chip rework and replacement
JP2000349101A (ja) * 1999-06-07 2000-12-15 Lintec Corp 転写用テープおよびその使用方法
US6723620B1 (en) * 1999-11-24 2004-04-20 International Rectifier Corporation Power semiconductor die attach process using conductive adhesive film
US6426552B1 (en) * 2000-05-19 2002-07-30 Micron Technology, Inc. Methods employing hybrid adhesive materials to secure components of semiconductor device assemblies and packages to one another and assemblies and packages including components secured to one another with such hybrid adhesive materials
DE10140827B4 (de) * 2001-08-21 2004-07-29 Infineon Technologies Ag Vorrichtung zum Debonden von Dünnwafern
EP1490894A1 (de) * 2002-04-04 2004-12-29 Georg Sillner Verfahren zum verarbeiten von elektrischen bauelementen, insbesondere von halbleiterchips, sowie vorrichtung zum durchf hren des verfahrens
US6652707B2 (en) 2002-04-29 2003-11-25 Applied Optoelectronics, Inc. Method and apparatus for demounting workpieces from adhesive film
US6806544B2 (en) * 2002-11-05 2004-10-19 New Wave Research Method and apparatus for cutting devices from conductive substrates secured during cutting by vacuum pressure
US6960813B2 (en) * 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
US6580054B1 (en) * 2002-06-10 2003-06-17 New Wave Research Scribing sapphire substrates with a solid state UV laser
JP4107417B2 (ja) * 2002-10-15 2008-06-25 日東電工株式会社 チップ状ワークの固定方法
TWI248244B (en) * 2003-02-19 2006-01-21 J P Sercel Associates Inc System and method for cutting using a variable astigmatic focal beam spot
JP4283596B2 (ja) * 2003-05-29 2009-06-24 日東電工株式会社 チップ状ワークの固定方法
US20070148480A1 (en) * 2003-12-24 2007-06-28 Toyoaki Ishiwata Laminate
JP4275522B2 (ja) * 2003-12-26 2009-06-10 日東電工株式会社 ダイシング・ダイボンドフィルム
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
EP2063460A4 (en) * 2006-09-12 2011-08-03 Nitto Denko Corp Dicing / CHIP BOND FILM
KR20120098869A (ko) * 2009-12-07 2012-09-05 제이피 서셀 어소시에트, 인코퍼레이티드 레이저 가공과 스크라이빙 시스템 및 방법
US20130256286A1 (en) * 2009-12-07 2013-10-03 Ipg Microsystems Llc Laser processing using an astigmatic elongated beam spot and using ultrashort pulses and/or longer wavelengths
JP6723644B2 (ja) * 2016-05-16 2020-07-15 株式会社ディスコ エキスパンドシート
CN111217140A (zh) * 2020-01-08 2020-06-02 歌尔股份有限公司 感应取料装置及其取料方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105327A (ja) * 1982-12-08 1984-06-18 Toshiba Corp 半導体素子の半田付け方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600246A (en) * 1968-05-17 1971-08-17 Rca Corp Method of making laminated semiconductor devices
GB1299177A (en) * 1969-01-17 1972-12-06 Ciba Geigy Uk Ltd Reinforced composites
FR2081250A1 (en) * 1970-03-23 1971-12-03 Silec Semi Conducteurs Abrasive jet cutting of semiconductor slices - using resin mask
US3963551A (en) * 1974-03-05 1976-06-15 Stromberg-Carlson Corporation Method for bonding semiconductor chips
JPS5542326U (ja) * 1978-09-12 1980-03-18

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59105327A (ja) * 1982-12-08 1984-06-18 Toshiba Corp 半導体素子の半田付け方法

Also Published As

Publication number Publication date
KR850005148A (ko) 1985-08-21
JPS60136331A (ja) 1985-07-19
EP0146197A2 (en) 1985-06-26
EP0146197A3 (en) 1986-12-30
PH21462A (en) 1987-10-28
US4664739A (en) 1987-05-12

Similar Documents

Publication Publication Date Title
JPH0334853B2 (ja)
KR920006894B1 (ko) 반도체 웨이퍼의 지지용 절단막 및 칩의 형성방법
US4961804A (en) Carrier film with conductive adhesive for dicing of semiconductor wafers and dicing method employing same
US6158115A (en) Method of mounting a plurality of electronic parts on a circuit board
US5882956A (en) Process for producing semiconductor device
JP4261356B2 (ja) 半導体パッケージを製造する方法
US6007920A (en) Wafer dicing/bonding sheet and process for producing semiconductor device
EP0253444B1 (en) Method of bonding a semiconductor chip to a substrate
US4172907A (en) Method of protecting bumped semiconductor chips
JP3592018B2 (ja) ポリイミド接着シートおよびポリイミド用工程フィルム
US20100197078A1 (en) Dicing film having shrinkage release film and method for manufacturing semiconductor package using the same.
JP2003257898A (ja) 接着シート貼付方法およびその装置並びに半導体ウエハ処理方法
JPH11204551A (ja) 半導体装置の製造方法
EP0150882B1 (en) Conductive die attach tape
US7262114B2 (en) Die attaching method of semiconductor chip using warpage prevention material
JPH11163006A (ja) ペレットボンディング方法
JP4343493B2 (ja) 半導体チップの積層方法
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
KR930006528B1 (ko) 집적회로 실리콘 다이 복합체 제조 방법
JP7317482B2 (ja) ウエーハの加工方法
JP2001308033A (ja) ウエハ固定方法
JP4045674B2 (ja) Ｉｃチップの接続方法
TWI528467B (zh) 用於樹脂包封之感壓性黏著膠帶及用於製造樹脂包封型半導體裝置之方法
JPS63134167A (ja) 半導体ウエハの研磨方法