JPS59105327A - 半導体素子の半田付け方法 - Google Patents
半導体素子の半田付け方法Info
- Publication number
- JPS59105327A JPS59105327A JP21500382A JP21500382A JPS59105327A JP S59105327 A JPS59105327 A JP S59105327A JP 21500382 A JP21500382 A JP 21500382A JP 21500382 A JP21500382 A JP 21500382A JP S59105327 A JPS59105327 A JP S59105327A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- sheet
- soldering
- semiconductor
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体素子の金属電極部に予め半田付けして
おく半導体素子の半田付は方法に関する。
おく半導体素子の半田付は方法に関する。
トランジスタやダイオード等の半導体素子（チップ素子
）をステム又は半導体基板に固定させるのに半田付はマ
ウントすることが多く用いられている。これらの方法に
は半田付けされた半導体素子を使用する方法と半田ペレ
ットを半導体素子と積層してマウントアッセンブルを行
う方法に大別される。ここで、前者は後者よシマラント
アッセンブルを容易にし、材料コストも削減できると込
う長所を有する。また、半田付けされた半導体素子を作
る方法としては素子電極部をシリコンウェハ上に複数形
成してこれを溶融半田中に浸漬し電極部のみ半田付けす
る方法がある。
）をステム又は半導体基板に固定させるのに半田付はマ
ウントすることが多く用いられている。これらの方法に
は半田付けされた半導体素子を使用する方法と半田ペレ
ットを半導体素子と積層してマウントアッセンブルを行
う方法に大別される。ここで、前者は後者よシマラント
アッセンブルを容易にし、材料コストも削減できると込
う長所を有する。また、半田付けされた半導体素子を作
る方法としては素子電極部をシリコンウェハ上に複数形
成してこれを溶融半田中に浸漬し電極部のみ半田付けす
る方法がある。
上記した半田浸漬法の最大の欠点はウェハの大型化やガ
ラスパッシベーション溝のあるｉ子が形成されたウェハ
では熱衝撃による亀裂や割れの発生で歩留や品質の低下
をきたしてしまうという点にある。
ラスパッシベーション溝のあるｉ子が形成されたウェハ
では熱衝撃による亀裂や割れの発生で歩留や品質の低下
をきたしてしまうという点にある。
これらの対策として半田ペーストを使用して大気中また
は保護雰囲気中でリフロ一温度まで加熱して半田付けさ
れたペレットを製造する方法がある。また、ダイシング
後の素子電極部へ半田層を形成する方法もある。しかし
、これらの方法はキャリアトレイとしてアルマイト、ス
テンレス、カーボン、ガラス等を使用しているが、半田
ペースト中の７ラツクスがキャリアトレイとの熱反応に
よシ汚れたシ、酸化膜が脆くはがれたシ、リフロー後に
剥離しにくいことが発生したシ、破壊等の問題があった
。
は保護雰囲気中でリフロ一温度まで加熱して半田付けさ
れたペレットを製造する方法がある。また、ダイシング
後の素子電極部へ半田層を形成する方法もある。しかし
、これらの方法はキャリアトレイとしてアルマイト、ス
テンレス、カーボン、ガラス等を使用しているが、半田
ペースト中の７ラツクスがキャリアトレイとの熱反応に
よシ汚れたシ、酸化膜が脆くはがれたシ、リフロー後に
剥離しにくいことが発生したシ、破壊等の問題があった
。
この発明は上記の点に鑑みてなされたもので、可撓性半
田キャリアシートを用いて半導体素子の金属電極部に予
め半田付けをしてリフロー後に半田を剥離しやすく半田
ペースト中のフラックスが酸化されないようにした半導
体素子の半田付は方法を提供することを目的とする。
田キャリアシートを用いて半導体素子の金属電極部に予
め半田付けをしてリフロー後に半田を剥離しやすく半田
ペースト中のフラックスが酸化されないようにした半導
体素子の半田付は方法を提供することを目的とする。
半導体素子の金属電極部に予め半田付けをする場合にシ
ート材としてポリイミド系の耐熱有機材料あるいはガラ
スクロスを用い、リフロー後に半田を剥離しやすくして
いる。
ート材としてポリイミド系の耐熱有機材料あるいはガラ
スクロスを用い、リフロー後に半田を剥離しやすくして
いる。
以下、図面を参照してこの発明の一実施例を説明する。
第１図はこの発明に係る半導体素子の半田付は方法によ
シ製造された半田付けされた半導体素子を示す断面図で
、第１図（Ａ）は素子単体（半導体ペレット）を、第１
図（Ｂ）は半導体ウェハ上に形成された多数の半導体素
子に半田層を形成した場合を示す図である。第１図ＩＡ
）及び（Ｂ）において、１ノは半導体ペレット、１２は
半Ｕｓ体ウェハ、１３は金属電極部、１４は上′記金属
電俊部１３上に形成された半田層である。
シ製造された半田付けされた半導体素子を示す断面図で
、第１図（Ａ）は素子単体（半導体ペレット）を、第１
図（Ｂ）は半導体ウェハ上に形成された多数の半導体素
子に半田層を形成した場合を示す図である。第１図ＩＡ
）及び（Ｂ）において、１ノは半導体ペレット、１２は
半Ｕｓ体ウェハ、１３は金属電極部、１４は上′記金属
電俊部１３上に形成された半田層である。
次に、８Ａ２図を参照しながら第１図（５）に示した半
田付けされた半導体素子の製造方法について説明する。
田付けされた半導体素子の製造方法について説明する。
まず、第２図（Ａ）に可撓性シート１５を示しておく。
この可撓性シートとじてガラスクロスあるいはポリイミ
ド系耐熱シートアルイがラスクロスがポリイミド系塗料
で固定されたシートがあげられる。そして、第２図（Ｂ
）に示ように、可撓性シート１５上の金属電極部１３と
接する位置′に半田ペースト１６を印刷する。そして、
第２図（Ｃ）に示すように第２図の）に示した半田ペー
スト１６が印刷された２枚の可撓性シート１５間に半導
体にレット１１を位置させる。
ド系耐熱シートアルイがラスクロスがポリイミド系塗料
で固定されたシートがあげられる。そして、第２図（Ｂ
）に示ように、可撓性シート１５上の金属電極部１３と
接する位置′に半田ペースト１６を印刷する。そして、
第２図（Ｃ）に示すように第２図の）に示した半田ペー
スト１６が印刷された２枚の可撓性シート１５間に半導
体にレット１１を位置させる。
そして、上記可撓性シート１５間に上記半導体ペレット
１１を挾持して、フォーミングガス炉中にてリフローす
る。このフォーミングガスとしては例えば窒素８５％、
水素１５％の混合がスが用いられる。このようにフォー
ミングがス中でリフローすることによシ半田ペースト１
６中のフラックスの酸化防止を行なっている。このリフ
ローによシ、上記可撓性シート１５上に印刷されていた
半田イースト１６は第２図（Ｄ）に示すように半導体ペ
レット１１上の金属電極部１３に＃動する。
１１を挾持して、フォーミングガス炉中にてリフローす
る。このフォーミングガスとしては例えば窒素８５％、
水素１５％の混合がスが用いられる。このようにフォー
ミングがス中でリフローすることによシ半田ペースト１
６中のフラックスの酸化防止を行なっている。このリフ
ローによシ、上記可撓性シート１５上に印刷されていた
半田イースト１６は第２図（Ｄ）に示すように半導体ペ
レット１１上の金属電極部１３に＃動する。
ここで、第３図に可撓性シート１５間に４５ケの半導体
素子を挟持できるように・千ターン印刷されたシート状
態を示しておく。
素子を挟持できるように・千ターン印刷されたシート状
態を示しておく。
次に、第４図を用いてウェハ上に複数の半導体素子が形
成されている場合に、上記半導体素子の金属電極面上に
半田層を形成する場合について説明する。まず、第４図
（Ａ）ｌ／ｉｌ：示すように、可撓性シート１５上全面
に半田ペースト１６を印刷する。そして、第４図の）に
示すように第４図（Ａ）に示した半田ペースト１６が印
刷された２枚の可撓性シート１５間に半導体ウェハノ２
を位置させる。そして、上記可撓性シート１５間に上記
半導体ウェハ１２を挾持して、フォーミングがス炉中に
てリフローする。そして、とのりフローによシ上記可撓
性シート１５上に塗布された半田ペースト１６は第４図
（Ｃ）に示すように半導体ウェハ１２上の金属電極部１
３に移動する。このことによシ、半導体ウェハ１２上に
形成されている半導体素子の全ての金ＦＡ電極部１３表
面に半田付けを行なうことができる。
成されている場合に、上記半導体素子の金属電極面上に
半田層を形成する場合について説明する。まず、第４図
（Ａ）ｌ／ｉｌ：示すように、可撓性シート１５上全面
に半田ペースト１６を印刷する。そして、第４図の）に
示すように第４図（Ａ）に示した半田ペースト１６が印
刷された２枚の可撓性シート１５間に半導体ウェハノ２
を位置させる。そして、上記可撓性シート１５間に上記
半導体ウェハ１２を挾持して、フォーミングがス炉中に
てリフローする。そして、とのりフローによシ上記可撓
性シート１５上に塗布された半田ペースト１６は第４図
（Ｃ）に示すように半導体ウェハ１２上の金属電極部１
３に移動する。このことによシ、半導体ウェハ１２上に
形成されている半導体素子の全ての金ＦＡ電極部１３表
面に半田付けを行なうことができる。
以上詳述したようにこの発明によれば、半田ペーストが
塗布されるシートが可撓性でしかも半田成分とは反応し
ないため、リフロー後半田が凝固しフラックスが固化し
ない前では容易にシートを剥がす事ができる。また、こ
の発明の半田付は方法に使用したシートは繰シ返し使用
することができるので、シートをエンドレスベルトとし
連続的に半田ペーストを印刷することができる装置と半
導体素子押入機構とりフロー類を結ぶ事によシ連続的な
半田付は装置も提供することができる。また、この発明
に用いられる半田ペーストが塗布されるシートは半田適
量とフラックスの制御が容易でシートの外部から熱を加
える事から半田の飛散がないので適量の半田付けが出来
る。また、フラックス飛散や酸化防止にも良い効果を発
揮することができる。
塗布されるシートが可撓性でしかも半田成分とは反応し
ないため、リフロー後半田が凝固しフラックスが固化し
ない前では容易にシートを剥がす事ができる。また、こ
の発明の半田付は方法に使用したシートは繰シ返し使用
することができるので、シートをエンドレスベルトとし
連続的に半田ペーストを印刷することができる装置と半
導体素子押入機構とりフロー類を結ぶ事によシ連続的な
半田付は装置も提供することができる。また、この発明
に用いられる半田ペーストが塗布されるシートは半田適
量とフラックスの制御が容易でシートの外部から熱を加
える事から半田の飛散がないので適量の半田付けが出来
る。また、フラックス飛散や酸化防止にも良い効果を発
揮することができる。
第１図（Ａ）はこの発明に係る半導体素子の半田付は方
法で半田付けされた半導体ベレットを示す断面図、第１
図（Ｂ）は半導体ウェハ上の多数素子の各々に半田層が
形成されている場合を示す断面図、第２図（ト）ないし
の）はそれぞれこの発明の一実施例の半導体素子の半田
付は方法を示す図、第３図（Ａ）はシート上に４５ケの
半導体素子を挾持出来るようにパターン印刷されたシー
トの平面図、第３図の）はその断面図、第４図（ハ））
ないしくＣ）はこの発明の一実施例のウェハ上に多数素
子が形成されている半導体素子の半田付は方法を示す図
である。 １１・・・半導体ペレット、１２・・・半導体ウェハ、
１３・・・金属電極部、１４・・・半田層。 出−人代理人 弁理士 鈴 江 武 彦笥１図 第２図 ６ ５
法で半田付けされた半導体ベレットを示す断面図、第１
図（Ｂ）は半導体ウェハ上の多数素子の各々に半田層が
形成されている場合を示す断面図、第２図（ト）ないし
の）はそれぞれこの発明の一実施例の半導体素子の半田
付は方法を示す図、第３図（Ａ）はシート上に４５ケの
半導体素子を挾持出来るようにパターン印刷されたシー
トの平面図、第３図の）はその断面図、第４図（ハ））
ないしくＣ）はこの発明の一実施例のウェハ上に多数素
子が形成されている半導体素子の半田付は方法を示す図
である。 １１・・・半導体ペレット、１２・・・半導体ウェハ、
１３・・・金属電極部、１４・・・半田層。 出−人代理人 弁理士 鈴 江 武 彦笥１図 第２図 ６ ５
Claims (4)
- （１） 可撓性で半田溶融温度に耐えるシートに印刷手
法によシ半田層に見合った所定厚さの半田ペーストラ塗
布する工程と、上記半田ペーストの塗布面と半導体素子
の金属電極面とを接触させる工程と、窒気中寸たは保護
雰囲気中でリフロ一温度以上に加熱し金属電極部に半田
を溶融移動させ半田層を形成する工程とを具備したこと
を特徴とする半導体素子の半田付は方法。 - （２）上記シートはガラスクロスあるいはポリイミド系
耐熱シートあるいはガラスクロスがポリイミド系塗料で
固定されたシートであることを特徴とする特許請求の範
囲第１項記載の半導体素子の半田付は方法。 - （３） 上記シートかエンドレスで回転プリンタと半
導体素子挿入機構と組合わされリフロー炉内を通じプを
片面半田付は装置で用いられることを特徴とする特許請
求の範囲第１項あるいは第２項のいずれか記載の半導体
素子の半田付は方法。 - （４）上記保護雰囲気中は窒素８５％、水素１５％から
なる保護雰囲気であることを特徴とする特許請求の範囲
第１項記載の半導体素子の半田付は方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21500382A JPS59105327A (ja) | 1982-12-08 | 1982-12-08 | 半導体素子の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21500382A JPS59105327A (ja) | 1982-12-08 | 1982-12-08 | 半導体素子の半田付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59105327A true JPS59105327A (ja) | 1984-06-18 |
| JPH0223024B2 JPH0223024B2 (ja) | 1990-05-22 |
Family
ID=16665090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21500382A Granted JPS59105327A (ja) | 1982-12-08 | 1982-12-08 | 半導体素子の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105327A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136331A (ja) * | 1983-12-19 | 1985-07-19 | ナショナル スタ−チ アンド ケミカル コ−ポレイション | ダイシング用フィルムから半導体チップの取外方法 |
| JP2002219594A (ja) * | 2001-01-19 | 2002-08-06 | Japan Steel & Tube Constr Co Ltd | 大気中接合方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124975A (ja) * | 1973-04-02 | 1974-11-29 | ||
| JPS5617029A (en) * | 1979-07-20 | 1981-02-18 | Toshiba Corp | Installation of semiconductor pellet |
-
1982
- 1982-12-08 JP JP21500382A patent/JPS59105327A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124975A (ja) * | 1973-04-02 | 1974-11-29 | ||
| JPS5617029A (en) * | 1979-07-20 | 1981-02-18 | Toshiba Corp | Installation of semiconductor pellet |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60136331A (ja) * | 1983-12-19 | 1985-07-19 | ナショナル スタ−チ アンド ケミカル コ−ポレイション | ダイシング用フィルムから半導体チップの取外方法 |
| JPH0334853B2 (ja) * | 1983-12-19 | 1991-05-24 | Nashonaru Sutaachi Ando Chem Corp | |
| JP2002219594A (ja) * | 2001-01-19 | 2002-08-06 | Japan Steel & Tube Constr Co Ltd | 大気中接合方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0223024B2 (ja) | 1990-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5207372A (en) | Method for soldering a semiconductor device to a circuitized substrate | |
| WO2004102622A2 (en) | Screen print under-bump metalization (ubm) to produce low cost flip chip substrate | |
| EP0097796B1 (en) | Process and apparatus for unsoldering solder bonded semiconductor devices | |
| JPS60136395A (ja) | 加熱装置 | |
| US7101782B2 (en) | Method of making a circuitized substrate | |
| US6347732B1 (en) | Circuit board component retention | |
| JPS59105327A (ja) | 半導体素子の半田付け方法 | |
| KR100574077B1 (ko) | 전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체 | |
| US6303407B1 (en) | Method for the transfer of flux coated particles to a substrate | |
| JPS5586130A (en) | Connection of semiconductor element | |
| JPWO2018179023A1 (ja) | 半導体装置、電力変換装置および半導体装置の製造方法 | |
| JPH04242943A (ja) | バンプ電極の半田供給方法 | |
| JP4785486B2 (ja) | 電子装置の製造方法及び製造装置 | |
| JP2578602B2 (ja) | 自動半田付け装置および自動半田付け方法 | |
| JPH0410674A (ja) | 熱電モジュールの製造方法 | |
| JPH06112212A (ja) | 電子部品におけるバンプ電極の形成方法 | |
| JPH05283452A (ja) | 半導体装置の製造方法 | |
| KR100658901B1 (ko) | 반도체패키지 실장장치 및 그에 의한 실장방법 | |
| JP2619976B2 (ja) | リフロー方法 | |
| JPH05129770A (ja) | ハンダ付け補助層 | |
| JPH04196498A (ja) | 表面実装形電子デバイスのリード端子への半田付着方法 | |
| JP4558782B2 (ja) | はんだバンプの形成方法 | |
| JPH06104298A (ja) | 半導体装置の実装方法 | |
| JPH054818B2 (ja) | ||
| JP2007194319A (ja) | はんだ付け用マスクおよびはんだ付け方法 |