KR100574077B1 - 전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체 - Google Patents

전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체 Download PDF

Info

Publication number
KR100574077B1
KR100574077B1 KR1020030018016A KR20030018016A KR100574077B1 KR 100574077 B1 KR100574077 B1 KR 100574077B1 KR 1020030018016 A KR1020030018016 A KR 1020030018016A KR 20030018016 A KR20030018016 A KR 20030018016A KR 100574077 B1 KR100574077 B1 KR 100574077B1
Authority
KR
South Korea
Prior art keywords
region
continuum
heated
electronic device
heat generating
Prior art date
Application number
KR1020030018016A
Other languages
English (en)
Other versions
KR20030076454A (ko
Inventor
시오자와마사쿠니
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20030076454A publication Critical patent/KR20030076454A/ko
Application granted granted Critical
Publication of KR100574077B1 publication Critical patent/KR100574077B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/008—Soldering within a furnace
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/907—Continuous processing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1084—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing of continuous or running length bonded web
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1084—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing of continuous or running length bonded web
    • Y10T156/1085—One web only
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10—Methods of surface bonding and/or assembly therefor
    • Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
    • Y10T156/1092—All laminae planar and face to face
    • Y10T156/1097—Lamina is running length web
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
    • Y10T156/1317—Means feeding plural workpieces to be joined
    • Y10T156/1343—Cutting indefinite length web after assembly with discrete article
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
    • Y10T156/1702—For plural parts or plural areas of single part
    • Y10T156/1744—Means bringing discrete articles into assembled relationship
    • Y10T156/1751—At least three articles

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

테이프 기판의 반송 회수를 줄여 생산 효율을 향상시킨다.
로더(11)와 언로더(14) 사이에 탑재 영역(12) 및 리플로우 영역(13)을 테이프 기판(1)의 반송 방향을 따라 나란히 배치하여, 테이프 기판(1)의 다른 영역에서 탑재 처리와 리플로우 처리를 일괄하여 행한다.

Description

전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체{APPARATUS, METHOD AND PROGRAM RECORDING DEVICE FOR MANUFACTURING ELECTRONIC DEVICE}
도 1은 제1 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 2는 제1 실시형태에 관한 전자 디바이스 제조공정을 나타내는 도면,
도 3은 제2 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 4는 제3 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 5는 제4 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 6은 제5 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 7은 제6 실시형태에 관한 전자 디바이스 제조장치를 나타내는 도면,
도 8은 도 7의 리플로우 처리를 나타내는 도면,
도 9는 도 7의 리플로우 처리를 나타내는 도면,
도 10은 도 7의 리플로우 처리의 온도 프로파일을 나타내는 도면,
도 11은 제7 실시형태에 관한 전자 디바이스 제조장치를 나타내는 도면,
도 12는 도 11의 리플로우 처리를 나타내는 도면,
도 13은 제8 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 14는 제8 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 15는 제9 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 16은 제10 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 17은 제11 실시형태에 관한 전자 디바이스 제조장치를 나타내는 도면,
도 18은 도 17의 리플로우 처리를 나타내는 도면,
도 19는 도 17의 리플로우 처리를 나타내는 순서도,
도 20은 도 17의 반송 처리를 나타내는 순서도,
도 21은 제12 실시형태에 관한 전자 디바이스 제조장치를 나타내는 도면,
도 22는 제13 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면,
도 23은 종래의 전자 디바이스 제조방법을 나타내는 도면.
< 도면의 주요부분에 대한 부호의 설명 >
1, 31, 51, 71, 91, 100, 200, 300, 601, 700: 테이프 기판
1a∼1e, 31a∼31c, 51a∼51e, 71a∼71f, 91a∼91c, 101, 301, 801: 회로기판
2a∼2e, 32a∼32c, 52a∼52e, 72a∼72f, 92a∼92c, 102, 302, 802: 배선
3a∼3e, 33a∼33c, 53a∼53e, 73a∼73f, 93a∼93c, 103, 303, 803: 절연막
4a∼4d, 6a, 6b: 납땜 볼
34a∼34c, 54a∼54e, 74a∼74f, 94a∼94c, 104, 304, 804: 납땜 페이스트
5a∼5d, 35b, 35c, 55b∼55e, 75c∼75f, 95b, 95c, 105, 305, 805: 반도체 칩
6b, 36c, 56d, 56e: 밀봉 수지
B1, B2, B11∼B13, B21∼B25, B31∼B36, B41∼B43, 603: 회로 블록
11, 21, 41, 61, 81: 로더
11a, 21a, 41a, 61a, 81a: 권출 릴
12, 23, 43, 63a, 63b, 83: 탑재 영역
13, 24, 44, 64, 84: 리플로우 영역
14, 25, 47, 65, 85: 언로더
14a, 25a, 47a, 65a, 85a: 권취 릴
15, 26, 48: 절단 영역
16, 27: 수지 밀봉 영역
22, 42, 82: 납땜 도포 영역
45: 수지 도포 영역
46: 큐어(cure) 영역
86a∼86c, 87a∼87c: 롤러군
91a, 91b: 현가부
111, 311∼313, 412, 512: 프리히트 블록
112, 314, 413, 514: 본 히트 블록
113, 213, 315, 411, 414, 511, 513, 515, 825a∼825c: 냉각 블록
114, 214: 덮기 개재 구멍
115, 215: 분사 구멍
211, 611∼614, 821a∼824a, 821b∼824b, 821c∼824c: 히트 블록
316: 핫 에어 블로 블록 602: 반송 구멍
615a, 615b: 셔터판 616: 누름판
617: 돌기부 711: 리플로우 로
712: 지지대 713: 레일
721∼724: 히터 영역 725: 냉각 영역
본 발명은 전자 디바이스 제조장치, 전자 디바이스의 제조방법 및 전자 디바이스의 제조 프로그램에 관한 것으로, 특히, 전자부품이 설치된 테이프 기판 등의 납땜 리플로우 공정에 적용하기에 바람직한 것이다.
종래의 전자 디바이스 제조장치에서는 COF(chip on film) 모듈이나 TAB(Tape Automated Bonding) 모듈 등에서의 회로기판에 반도체 칩을 설치하는 경우, 릴ㆍ투ㆍ릴 방식으로, 납땜 인쇄 처리, 전자부품의 탑재 처리 및 리플로우 처리를 행하는 방법이 있다.
도 23은 종래의 전자 디바이스 제조방법을 나타내는 도면이다.
도 23에 있어서, 로더(121)와 언로더(123) 사이에는 납땜 도포 영역(122)이 배치되고, 로더(131)와 언로더(133) 사이에는 탑재 영역(132)이 배치되며, 로더(141)와 언로더(143) 사이에는 리플로우 영역(142)이 배치되어 있다.
한편, 테이프 기판(220)에는 전자부품 탑재 영역이 회로 블록마다 형성되어, 각 회로 블록에는 회로기판(221)이 설치되어 있다. 그리고, 각 회로기판(221) 상에는 배선(222)이 형성되고, 배선(222)의 단자부분이 노출하도록 하여, 배선(222) 상에는 절연막(223)이 형성되어 있다.
그리고, 소정 블록 길이의 회로기판(221)이 연결된 테이프 기판(220)이 권출 릴(121a)과 권취 릴 (123a) 사이에 가설된다. 그리고, 로더(121)와 언로더(123) 사이에 형성된 납땜 도포 영역(122)에 테이프 기판(220)이 반송되어, 납땜 도포 영역(122)에서 테이프 기판(220) 상에 납땜 페이스트(224)가 인쇄된다.
다음에, 테이프 기판(220) 상에 연결된 모든 회로기판(221)에 대하여, 납땜 페이스트(224)가 인쇄되면, 납땜 페이스트(224)가 인쇄된 테이프 기판(220)이 권출 릴(131a)과 권취 릴(133a) 사이에 가설된다. 그리고, 로더(131)와 언로더(133) 사이에 형성된 탑재 영역(132)에 테이프 기판(220)이 반송되어, 탑재 영역(132)에서 테이프 기판(220) 상에 반도체 칩(225)이 탑재된다.
다음에, 테이프 기판(220) 상에 연결된 모든 회로기판(221)에 대하여, 반도체 칩(225)이 탑재되면, 반도체 칩(225)이 탑재된 테이프 기판(220)이 권출 릴(141a)과 권취 릴(143a) 사이에 가설된다. 그리고, 로더(141)와 언로더(143) 사이에 형성된 리플로우 영역(142)에 테이프 기판(220)이 연속하여 반송되어, 리플로우 영역(142)에서 테이프 기판(220)의 리플로우 처리가 행해짐으로써, 납땜 페이스트(224)를 통해 반도체 칩(225)이 회로기판(221) 상에 고정된다. 또한, 리플로우 영역(142)에서는 열풍 순환 방식에 의한 에어 가열, 램프 가열 방식, 원적외선 방식 등이 채용되고 있다.
그러나, 종래의 전자 디바이스 제조장치에서는 납땜 도포 영역(122), 탑재 영역(132) 및 리플로우 영역(142)에 있어서의 반송 택트가 통일되어 있지 않기 때문에, 1개의 테이프 기판(220)에 대하여, 납땜 인쇄 처리, 전자부품의 탑재 처리 및 리플로우 처리를 행하기 위해서는, 로더(121, 131, 141)와 언로더(123, 133, 143) 사이에서 1개의 테이프 기판(220)을 3회 반송해야 하고, 생산효율이 열화한다는 문제가 있었다.
즉, 회로기판(221) 상에 탑재되는 부품수가 많아지면, 탑재에 관한 시간은 증대하지만, 납땜 도포 및 리플로우 관한 시간은 거의 변하지 않기 때문에, 납땜 도포 영역(122) 및 리플로우 영역(142)에 비하여, 탑재 영역(132)에 있어서의 반송 택트가 길어진다.
또한, 납땜 도포 및 탑재를 행하기 위해서는 납땜 도포 영역(122) 및 탑재 영역(132)에 반송된 테이프 기판(220)을 일단 정지시킬 필요가 있지만, 리플로우 로를 이용한 리플로우 처리에서는 가열 불균일을 방지하기 위해, 리플로우 로 내에서 테이프 기판(220)을 정지시키지 않고 연속 반송이 행해진다.
이 때문에, 종래의 전자 디바이스 제조장치에서는 납땜 도포 영역(122), 탑재 영역(132) 및 리플로우 영역(142)에 있어서의 반송 택트가 다르고, 납땜 인쇄 처리, 전자부품의 탑재 처리 및 리플로우 처리가 독립하여 행해지고 있었다.
또한, 종래의 탑재 공정에서는 리플로우 처리가 행해지기 전에, 반도체 칩(225)이 탑재된 테이프 기판(220)을 권취 릴(133a)에 권취해야 하므로, 반도체 칩(225)이 테이프 기판(220)으로부터 탈락하지 않도록 반도체 칩(225)을 테이프 기판(220)에 임시로 고정해야 하므로, 생산효율의 열화를 한층 더 야기한다는 문제가 있었다.
그래서, 본 발명의 목적은 테이프 기판의 반송 회수를 줄여 생산효율을 향상시키는 것이 가능한 전자 디바이스 제조장치, 전자 디바이스의 제조방법 및 전자 디바이스의 제조 프로그램을 제공하는 것이다.
상술한 과제를 해결하기 위해, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송하는 반송 수단과, 상기 연속체의 전자부품 탑재영역에 전자부품을 탑재하는 탑재 수단과, 상기 전자부품이 탑재된 연속체의 리플로우 처리를 상기 탑재 위치의 하류 측에서 행하는 리플로우 수단을 구비하는 것을 특징으로 한다.
이것에 의해, 연속체가 인출된 상태에서, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행할 수 있다. 이 때문에, 전자부품이 탑재된 연속체를 다시 감지 않고 리플로우 처리를 행할 필요가 없게 되어, 테이프 기판의 반송 회수를 감하는 것이 가능해짐과 동시에, 전자부품의 임시 고정을 행할 필요가 없게 되어, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 탑재 위치의 상류 측에서 상기 연속체의 소정 영역에 도전재를 도포하는 도전재 도포 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 연속체가 인출된 상태에서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행할 수 있다. 이 때문에, 연속체를 1회만 권출함으로써, 전자부품을 연속체 상에 설치하는 것이 가능해져, 테이프 기판의 반 송 회수를 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 도전재 도포 수단은 다수의 회로 블록에 대해 일괄적으로 도전재를 도포하는 것을 특징으로 한다.
이것에 의해, 1회의 반송 택트로 다수의 회로 블록에 대해 일괄적으로 전자부품을 설치하는 것이 가능해져, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행할 때의 테이프 기판의 정지 회수를 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 탑재 수단은 다수 설치되고, 상기 도전재 도포 수단에 의해 도포된 도전재 도포 영역을 분할하여 탑재하는 것을 특징으로 한다.
이것에 의해, 각 회로 블록에 탑재되는 부품수가 많은 경우에 있어서도, 탑재기의 대형화를 억제하면서 탑재 시간을 저감할 수 있다. 이 때문에, 탑재 처리에 걸린 시간을 도전재 도포 처리 및 리플로우 처리에 걸린 시간에 정합시키는 것이 가능해지고, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 연해서 행하는 경우에 있어서도, 다음 처리로 진행하기 위한 대기 시간을 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 반송 수단에 의해 반송되는 연속체를 권출하는 권출 수단과, 상기 반송 수단에 의해 반송된 연속체를 권취하는 권취 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 권출 수단과 권취 수단 사이에서 연속체를 반송하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다. 이 때문에, 권출 수단과 권취 수단 사이에서 연속체를 1회만 반송함으로써, 전자부품을 연속체 상에 설치하는 것이 가능해져, 테이프 기판의 반송 회수를 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 권취 수단의 전 단계에 설치되고, 상기 권취 수단에 의해 권취되는 연속체를 회로 블록마다 절단하는 절단 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 전자부품이 설치된 연속체를 다시 감지 않고서, 전자부품이 설치된 연속체를 회로 블록마다 절단하는 것이 가능해진다. 이 때문에, 연속체를 1회만 권출함으로써, 전자부품의 설치 및 회로 블록의 절단을 행하는 것이 가능해져, 테이프 기판의 반송 회수를 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 도전재 도포 수단, 상기 탑재 수단 및 상기 리플로우 수단은 상기 연속체의 반송 방향을 따라 상기 권출 수단과 상기 권취 수단 사이에 병렬로 배치되어 있는 것을 특징으로 한다.
이것에 의해, 권출 수단과 권취 수단 사이에 인출된 연속체의 다른 영역에서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 병렬로 행하는 것이 가능해져, 전자부품의 설치시간을 저감시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 리플로우 수단의 전 단계에 설치되고, 상기 리플로우 수단으로 반송되는 연속체를 도중에 현가하는 버퍼 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 도전재 도포 처리나 탑재 처리가 끝난 테이프 기판을 리플로우 수단의 전 단계에 구비해 놓는 것이 가능해진다. 이 때문에, 리플로우 수단의 전 단계의 도전재 도포 공정이나 탑재 공정에서 트러블이 발생한 경우에 있어서도, 리플로우 처리를 속행하는 것이 가능해져, 리플로우 처리를 효율적으로 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 권취 수단의 전 단계에 설치되고, 상기 리플로우된 연속체의 소정 영역에 밀봉 수지를 도포하는 밀봉 수지 도포 수단과, 상기 밀봉 수지의 큐어를 상기 밀봉 수지의 도포위치의 하류 측에서 행하는 큐어 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 전자부품이 설치된 연속체를 다시 감지 않고서, 연속체 상에 설치된 전자부품의 수지 밀봉을 행하는 것이 가능해진다. 이 때문에, 연속체를 1회만 권출함으로써, 전자부품의 설치로부터 수지 밀봉까지의 일련의 처리를 일괄하여 행하는 것이 가능해져, 테이프 기판의 반송 회수를 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 리플로우 수단은 상기 연속체의 피가열 처리영역과의 거리가 제어됨으로써, 상기 피가열 처리 영역의 온도를 상승시키는 발열 수단을 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리 영역과 발열 수단의 거리를 제어함으로써, 피가열 처리영역의 가열상태를 용이하게 제어하는 것이 가능해지고, 피가열 처리영역을 반송 도중에 정지시킨 경우에 있어서도, 피가열 처리영역의 온도를 용이하게 제어하는 것이 가능해진다. 이 때문에, 도전재 도포 공정이나 탑재 공정에서의 반송 택트와 리플로우 공정에 있어서의 반송 택트를 정합시키는 것이 가능해짐과 동시에, 리플로우 공정에 있어서의 급격한 온도변화를 억제하여, 전자부품이나 도전 재재 등에 가해지는 손상을 저감할 수 있고, 리플로우 처리에 있어서의 품질 열화를 억제하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단은 상기 연속체의 피가열 처리영역의 적어도 일부에 접근하거나, 또는 접촉함으로써, 상기 피가열 처리영역의 온도를 상승시키는 것을 특징으로 한다.
이것에 의해, 복사열 또는 열전도에 의해, 피가열 처리영역의 가열상태를 제어하는 것이 가능해져, 회로 블록 단위에서 온도 프로파일을 정밀도 좋게 제어하는 것이 가능해짐과 동시에, 열풍 순환 방식에 있어서의 차폐 구조나, 램프 가열 방식 또는 원적외선 방식에 있어서의 차광 구조가 불필요해진다.
이 때문에, 리플로우 처리를 회로 블록 단위에서 행하는 것이 가능해지고, 도전재 도포 공정이나 탑재 공정에서의 반송 택트와 리플로우 공정에 있어서의 반송 택트를 용이하게 정합시키는 것이 가능해짐과 동시에, 리플로우 영역의 대형화를 억제하는 것이 가능해져, 스페이스 절약화를 가능하게 하면서, 도전재 도포 처 리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단은 상기 연속체의 이면측 또는 표면 측에서 접촉하는 것을 특징으로 한다.
여기서, 발열 수단이 연속체의 이면측에서 접촉함으로써, 높이 다른 전자부품이 연속체 상에 배치되어 있는 경우에 있어서도, 연속체에 효율적으로 열을 전하는 것이 가능해져, 리플로우 처리를 안정하게 행하는 것이 가능해진다.
또한, 발열 수단이 연속체의 표면 측에서 접촉함으로써, 발열 수단이 전자부품에 직접 접촉하는 것을 가능하게 하여, 발열 수단이 연속체에 접촉하는 것을 방지하는 것이 가능해져, 연속체가 발열 수단에 부착하는 것을 방지하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단은 이동 속도 또는 이동 위치가 제어됨으로써, 상기 피가열 처리영역의 온도를 단계적으로 제어하는 것을 특징으로 한다.
이것에 의해, 온도가 다른 다수의 발열 수단을 사용하지 않고서, 피가열 처리영역의 온도를 단계적으로 제어하는 것이 가능해진다. 이 때문에, 피가열 처리영역의 리플로우 처리를 행할 때의 급격한 온도변화를 방지하는 것이 가능해지고, 스페이스 절약화를 가능하게 하면서, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단은 상하 이동 또는 수평 이동하는 것을 특징으로 한다.
여기서, 발열 수단을 상하 이동시킴으로써, 피가열 처리영역이 넓은 경우에 있어서도 피가열 처리영역의 온도분포의 균일성을 유지하면서, 피가열 처리영역의 온도를 단계적으로 상승시키거나, 단계적으로 강하시키는 것이 가능해짐과 동시에, 리플로우 영역의 면적 증대를 억제하면서, 발열 수단을 피가열 처리영역으로부터 신속하게 분리하는 것이 가능해진다.
이 때문에, 트러블이 생겨 반송계가 정지한 경우에도, 스페이스 절약화를 가능하게 하면서, 피가열 처리영역에 대한 열적 손상을 신속히 회피시키는 것이 가능해져, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 발열 수단을 수평 이동시킴으로써, 연속체의 반송속도와 발열 수단의 이동 속도를 일치시키는 것이 가능해지고, 피가열 처리영역의 정지위치에 의한 가열온도차를 저감시키는 것이 가능해짐과 동시에, 제품 피치가 다른 경우에도, 가열시간의 균일성을 유지하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단은 동일의 피가열 처리영역에 다수 회 접촉하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역에 대한 열적 손상을 회피시키기 위해, 발열 수단을 분리하는 경우에 있어서도, 피가열 처리영역이 급격한 온도변화를 방지하면서, 피가열 처리영역을 원래의 온도로 용이하게 복귀시키는 것이 가능해지며, 스페이스 절약화를 가능하게 하면서, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발 열 수단은 상기 도전재 도포 수단에 의해 도포되는 도전재 도포 영역보다 큰 접촉 면적을 갖고, 다수의 회로 블록에 대해 일괄적으로 온도를 상승시키는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역을 발열 수단에 접촉시킴으로써, 다수의 회로 블록에 대해 일괄적으로 리플로우 처리를 행하는 것이 가능해짐과 동시에, 제품 피치가 다른 경우에 있어서도, 발열 수단을 교환하지 않고서, 리플로우 처리를 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단은 설정온도가 다른 접촉 영역을 갖고, 상기 접촉 영역이 상기 피가열 처리영역에 순차 접촉함으로서, 상기 피가열 처리영역의 온도를 단계적으로 상승시키는 것을 특징으로 한다.
이것에 의해, 발열 수단을 피가열 처리영역에 접촉시킴으로써, 피가열 처리영역의 온도를 단계적으로 상승시키는 것이 가능해지고, 회로 블록 단위에서 온도 프로파일을 단계적으로 억제하는 것이 가능해짐과 동시에, 열풍 순환 방식에 있어서의 차폐 구조나, 램프 가열 방식 또는 원적외선 방식에 있어서의 차광 구조가 불필요해진다.
이 때문에, 피가열 처리영역의 리플로우 처리를 행할 때의 급격한 온도 변화를 방지하면서, 리플로우 처리를 회로 블록 단위에서 행하는 것이 가능해짐과 동시에, 리플로우 처리에 있어서의 품질 열화를 억제하면서, 도전재 도포 공정이나 탑재 처리에서의 반송 택트와 리플로우 처리에서의 반송 택트를 정합시키는 것이 가 능해지며, 제품 품질을 열화시키지 않고서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 설정 온도가 다른 다수의 접촉 영역은 상기 연속체의 반송 방향을 따라 나란히 배치되어 있는 것을 특징으로 한다.
상기 발열 수단은 상기 연속체의 이면측 또는 표면 측에서 접촉하는 것을 특징으로 한다.
이것에 의해, 연속체를 반송함으로써, 설정 온도가 다른 다수의 접촉 영역에 피가열 처리영역을 순차 접촉시키는 것이 가능해져, 발열 수단을 이동시키지 않고서, 피가열 처리영역의 온도를 단계적으로 상승시키는 것이 가능해짐과 동시에, 다수의 피가열 처리영역에 대해 일괄적으로 리플로우 처리를 행하는 것이 가능해진다.
이 때문에, 리플로우 처리를 행할 때의 피가열 처리영역의 급격한 온도변화를 방지하면서, 리플로우 처리를 효율적으로 행하는 것이 가능해져, 리플로우 처리에 있어서의 품질 열화를 억제하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 설정온도가 다른 접촉 영역사이에는 공극이 형성되어 있는 것을 특징으로 한다.
이것에 의해, 설정온도가 다른 접촉 영역사이의 경계에서 온도차를 클리어 하게 유지하는 것이 가능해져, 각 피가열 처리영역의 온도 프로파일을 정밀도 좋게 제어하는 것을 가능하게 하여, 리플로우 처리에 있어서의 제품 품질을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 설정온도가 다른 다수의 접촉 영역은 개별적으로 이동 가능한 것을 특징으로 한다.
이것에 의해, 특정한 회로 블록에 대한 예비가열을 계속시킨 채로, 별도의 회로 블록에 대한 본 가열을 중단시키는 것이 가능해진다. 이 때문에, 본 가열을 도중에 중단시킨 경우에 있어서도, 예비가열이 도중에 중단되는 것을 방지하는 것이 가능해져, 제품 불량을 저감하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단은 다수의 제품 피치에 대응하는 길이 다른 다수의 접촉 영역을 갖고, 상기 제품 피치에 대응하여 상기 접촉 영역이 선택되는 것을 특징으로 한다.
이것에 의해, 회로 블록의 제품 피치가 다른 경우에 있어서도, 발열 수단을 회로 블록 단위로 피가열 처리영역에 접촉시킬 수 있고, 각 회로 블록에 있어서의 온도 프로파일을 정밀도 좋게 제어하는 것을 가능하게 하여, 리플로우 처리에 있어서의 제품 품질을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 연속체의 피가열 처리영역과 상기 발열 수단 사이에 이탈 삽입 가능한 셔터 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역을 발열 수단으로부터 회피시켰을 때에, 발열 수단으로부터의 복사열에 의해 피가열 처리영역이 계속해서 가열되는 것을 억제하 는 것이 가능해져, 회피시간이 오래 끈 경우에 있어서도, 피가열 처리영역에 대한 열적 손상을 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단에 의한 상기 피가열 처리영역의 가열시간을 측정하는 시계 수단과, 상기 가열시간이 소정 시간을 넘은 경우, 상기 피가열 처리영역으로부터 상기 발열 수단을 분리하는 분리수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역에 대한 가열 처리중 등에 트러블이 생겨 반송계가 정지한 경우에 있어서도, 피가열 처리영역에 대한 열적 손상을 신속히 회피시키는 것이 가능해져, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단을 지지하는 지지대와, 상기 연속체의 반송 방향을 따라 상기 지지대를 슬라이드 시키는 슬라이드 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 육안으로 확인하면서, 발열 수단의 위치를 제품 피치에 일치시키는 것이 가능해져, 제품 피치가 다른 경우에 있어서도, 가열시간의 균일성을 유지하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단과 다른 방향으로부터 상기 연속체의 피가열 처리영역을 가열하는 가열 보조 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역을 발열 수단으로부터 회피시킨 경우에 있어서 도, 피가열 처리영역의 온도를 소정치 이상으로 유지하는 것이 가능해져, 피가열 처리영역의 온도가 지나치게 내려가서 제품 불량이 발생하는 것을 방지하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 발열 수단에 의해 온도가 상승된 상기 피가열 처리영역의 온도를 강하시키는 온도 강하 수단을 더 구비하는 것을 특징으로 한다.
이것에 의해, 발열 수단에 의해 온도가 상승된 피가열 처리영역의 온도를 급속하게 강하시키는 것이 가능해져, 도전재 습윤성을 향상시켜, 접합을 안정시키는 것이 가능해짐과 동시에, 도전재의 열 산화를 방지할 수 있다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 온도강하 수단은 상기 피가열 처리영역을 향하는 면 측에 다수의 냉각제 분사 구멍을 갖는 평판 부재를 구비하는 것을 특징으로 한다.
이것에 의해, 전자부품이 피가열 처리영역 상에 설치되어 있는 경우에 있어서도, 냉각제를 구석구석까지 널리 퍼지게 하는 것을 가능하게 하여, 피가열 처리영역상의 온도를 효율적으로 강하시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 온도강하 수단은 상기 피가열 처리영역을 두께 방향의 상하에서 덮어 끼우는 단면 "コ"자 형상의 덮기 개재 구멍과, 상기 덮기 개재 구멍의 내면에 설치된 다수의 냉각제 분사 구멍을 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역의 표면 측과 이면측으로부터 피가열 처리영역 을 냉각하는 것이 가능해져, 피가열 처리영역의 온도를 효율적으로 강하시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 온도 강하 수단은 상기 발열 수단보다 온도가 낮은 영역을 구비하고, 상기 온도가 낮은 영역이 상기 연속체의 피가열 처리영역의 적어도 일부에 접촉함으로써, 상기 피가열 처리영역의 온도를 강하시키는 것을 특징으로 한다.
이것에 의해, 열전도에 의해, 피가열 처리영역의 냉각상태를 제어하는 것이 가능해져, 냉각효율을 향상시켜, 냉각시간을 단축하는 것이 가능해진다.
이 때문에, 리플로우 처리에 있어서의 가열 공정의 반송 택트와, 리플로우 처리에 있어서의 냉각 공정의 반송 택트를 용이하게 정합시키는 것이 가능해져, 도전재의 열 산화를 억제하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 온도가 낮은 영역은 상기 도전재 도포 수단에 의해 도포되는 도전재 도포 영역보다 큰 접촉 면적을 갖고, 상기 온도 강하 수단은 다수의 회로 블록에 대해 일괄적으로 온도를 강하시키는 것을 특징으로 한다.
이것에 의해, 발열 수단보다 온도가 낮은 영역에 피가열 처리영역을 접촉시킴으로써, 다수의 회로 블록에 대해 일괄적으로 냉각처리를 행하는 것이 가능해짐과 동시에, 제품 피치가 다른 경우에 있어서도, 온도 강하 수단을 교환하지 않고서, 냉각처리를 행하는 것이 가능해져, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 온도가 낮은 영역은 상기 발열 수단의 전 단계 또는 후 단계 또는 상기 발열 수단 사이에 나란히 배치되어 있는 것을 특징으로 한다.
이것에 의해, 연속체를 반송함으로써, 발열 수단보다 온도가 낮은 영역에 피가열 처리영역을 접촉시키는 것이 가능해져, 발열 수단보다 온도가 낮은 영역을 고정한 채로, 피가열 처리영역의 온도를 강하시키는 것이 가능해짐과 동시에, 다수의 피가열 처리영역에 대해 일괄적으로 냉각처리를 행하는 것이 가능해진다.
이 때문에, 냉각처리를 효율적으로 행하는 것이 가능해져, 도전재의 열 산화를 억제하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 발열 수단보다 온도가 낮은 영역을 발열 수단의 전 단계 또는 상기 발열 수단 사이에 나란히 배치함으로써, 발열 수단으로부터 발생하는 열이 발열 수단에 접촉하지 않는 영역까지 전해지는 것을 방지할 수 있고, 피가열 처리영역의 온도 프로파일을 정밀도 좋게 유지하는 것을 가능하게 하여, 리플로우 처리에 있어서의 제품 품질을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스 제조장치에 의하면, 상기 온도가 낮은 영역은 다수의 제품 피치에 대응하는 길이 다른 다수의 접촉 영역을 갖고, 상기 온도 강하 수단은 상기 제품 피치에 대응하여 상기 접촉 영역을 선택하는 것을 특징으로 한다.
이것에 의해, 회로 블록의 제품 피치가 다른 경우에 있어서도, 발열 수단보 다 온도가 낮은 영역을 회로 블록 단위로 피가열 처리영역에 접촉시킬 수 있고, 각 회로 블록에 있어서의 온도 프로파일을 정밀도 좋게 제어하는 것을 가능하게 하여, 리플로우 처리에 있어서의 제품 품질을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 권출 측과 권취측 사이에 인출되고, 전자부품 탑재 영역이 회로 블록마다 형성된 연속체 상에서, 전자부품의 탑재 처리와 리플로우 처리를 병렬로 행하는 것을 특징으로 한다.
이것에 의해, 연속체상의 다른 영역에서 전자부품의 탑재 처리 및 리플로우 처리를 동시에 행하는 것이 가능해지고, 동일한 연속체에 있어서, 탑재 처리를 행하면서, 리플로우 처리를 행하는 것이 가능해진다. 이 때문에, 권출 측과 권취측 사이에서 연속체를 1회만 반송함으로써, 전자부품의 탑재 처리 및 리플로우 처리를 행하는 것이 가능해짐과 동시에, 연속체상의 모든 회로 블록에 관해서 전자부품의 탑재 처리가 종료하지 않고서, 그 동일 연속체 상에서 리플로우 처리를 개시하는 것이 가능해지므로, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 권출 측과 상기 권취측 사이에 인출된 상기 연속체 상에서, 도전재 도포 처리, 수지 밀봉 처리 또는 회로 블록의 절단 처리 중 적어도 어느 하나의 처리를 추가로 병렬로 행하는 것을 특징으로 한다.
이것에 의해, 연속체를 1회만 권출함으로써, 전자부품의 설치로부터 수지 밀봉 또는 회로 블록의 절단까지의 일련의 처리를 일괄하여 행하는 것이 가능해지고, 테이프 기판의 반송 회수를 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 전자부품 탑재 영역이 회로 블록마다 형성된 연속체를 반송함으로써, 상기 연속체의 전자부품의 미 탑재 영역을 탑재 영역에 이동시킴과 동시에, 상기 탑재 영역에서 전자부품이 탑재된 상기 연속체의 탑재 완료 영역을 리플로우 영역에 이동시키는 공정과, 상기 탑재 영역에서 상기 연속체의 미 탑재 영역에 전자부품을 탑재하는 공정과, 상기 리플로우 영역에서 상기 연속체의 탑재 완료 영역의 리플로우 처리를 행하는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 연속체가 인출된 상태에서, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행할 수 있고, 동일 연속체에 관해 리플로우 처리가 가능해지기까지의 탑재 처리의 대기 시간을 감하는 것이 가능해지기 때문에, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 전자부품 탑재 영역이 회로 블록마다 형성된 연속체를 반송함으로써, 상기 연속체의 도전재 미도포 영역을 도전재 도포 영역에 이동시켜, 상기 도전재 도포 영역에서 도전재가 도포된 상기 연속체의 도전재 도포 완료 영역을 탑재 영역에 이동시켜, 상기 탑재 영역에서 전자부품이 탑재된 상기 연속체의 탑재 완료 영역을 리플로우 영역에 이동시키는 공정과, 상기 도전재 도포 영역에서 상기 연속체의 도전재 미도포 영역에 도전재를 도포하는 공정과, 상기 탑재 영역에서 상기 연속체의 도전재 도포 완료 영역에 전자부품을 탑재하는 공정과, 상기 리플로우 영역에서 상기 연속체의 탑재 완료 영역의 리플로우 처리를 행하는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 연속체가 인출된 상태에서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행할 수 있고, 탑재 처리가 가능해지기까지의 도전재 도포 처리의 대기 시간 및 리플로우 처리가 가능해지기까지의 탑재 처리의 대기 시간을 감하는 것이 가능해지므로, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 리플로우 처리는 상기 연속체의 피가열 처리영역의 적어도 일부에 발열 수단을 접근시키거나, 또는 접촉시킴으로써, 상기 피가열 처리영역의 온도를 상승시키는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역의 가열상태를 복사열 또는 열전도에 의해 제어하는 것이 가능해져, 피가열 처리영역의 온도제어를 신속화하는 것이 가능해진다.
이 때문에, 피가열 처리영역을 열적 손상으로부터 용이하게 회피시키는 것이 가능해짐과 동시에, 도전재 도포 공정이나 탑재 공정에서의 반송 택트의 정합을 꾀하면서, 피가열 처리영역의 리플로우 처리를 행하는 것이 가능해지고, 리플로우 처리에 있어서의 제품 품질을 유지하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 다수 의 회로 블록을 상기 발열 수단에 일괄하여 접촉시키는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역을 발열 수단에 접촉시킴으로써, 다수의 회로 블록에 대해 일괄적으로 리플로우 처리를 행하는 것이 가능해져, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 동일한 회로 블록을 상기 발열 수단에 다수 회 접촉시키는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역에 대한 열적 손상을 회피시키기 위해, 발열 수단을 분리한 경우에 있어서도, 피가열 처리영역의 급격한 온도변화를 방지하면서, 피가열 처리영역을 원래의 온도로 용이하게 복귀시키는 것이 가능해지고, 스페이스 절약화를 가능하게 하면서, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 리플로우 처리는 상기 연속체의 제1 피가열 처리영역을 상기 발열 수단 상에 반송하는 공정과, 상기 발열 수단 상에 반송된 상기 제1 피가열 처리영역을 상기 발열 수단에 접촉시킴으로써, 상기 제1 피가열 처리영역의 온도를 상승시키는 공정과, 상기 연속체의 제2 피가열 처리영역을 상기 발열 수단 상에 반송하는 공정과, 상기 발열 수단 상에 반송된 상기 제2 피가열 처리영역을 상기 발열 수단에 접촉시킴으로써, 상기 제2 피가열 처리영역의 온도를 상승시키는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 연속체를 발열 수단 상에 반송함으로써, 피가열 처리영역을 발 열 수단에 접촉시키는 것이 가능해진다. 이 때문에, 리플로우 처리의 효율성을 향상시키는 것을 가능하게 하면서, 도전재 도포 처리 및 전자부품의 탑재 처리를 일괄하여 행하는 것이 가능해져, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 리플로우 처리는 상기 연속체의 피가열 처리영역을 상기 발열 수단 상에 반송하는 공정과, 상기 발열 수단 상에 반송된 피가열 처리영역에 상기 발열 수단을 단계적으로 가까이함으로써, 상기 가열처리영역의 온도를 단계적으로 상승시키는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 온도가 일정한 발열 수단을 이용함으로써, 피가열 처리영역의 온도를 단계적으로 상승시키는 것이 가능해지고, 스페이스 절약화를 가능하게 하면서, 리플로우 처리에 있어서의 열적 손상을 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 발열 수단에 의한 상기 피가열 처리영역의 가열 후 또는 가열 중에, 상기 발열 수단을 상기 피가열 처리영역에서 분리하는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역에 대한 가열처리중 등에 반송계가 정지한 경우에 있어서도, 피가열 처리영역에 대한 열적 손상을 신속히 회피시키는 것이 가능해져, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 이격된 상기 발열 수단과 상기 피가열 처리영역 사이에 열 차단판을 삽입하는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 발열 수단과 피가열 처리영역 사이에 열 차단판을 삽입 가능한 거리만, 발열 수단을 피가열 처리영역에서 분리함으로써, 피가열 처리영역에 대한 열적 손상을 억제하는 것이 가능해지고, 스페이스 절약화를 가능하게 하면서, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 피가열 처리영역으로부터 이격된 상기 발열 수단을 상기 피가열 처리영역에 다시 접촉시키는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역에 대한 열적 손상을 회피시키기 위해, 발열 수단을 분리한 경우에 있어서도, 피가열 처리영역이 급격한 온도변화를 방지하면서, 피가열 처리영역을 원래의 온도로 용이하게 복귀시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 피가열 처리영역으로부터 이격된 상기 발열 수단을 상기 피가열 처리영역에 다시 접촉시키기 전에, 상기 피가열 처리영역에 열풍을 분사하는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역을 발열 수단으로부터 분리한 경우에 있어서도, 피가열 처리영역의 온도를 소정치 이상으로 유지하는 것이 가능해지고, 제품 불량이 발생하는 것을 방지하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 리플로우 처리는 상기 연속체의 제1 피가열 처리영역을 제1 발열 수단 상에 반송함과 동시에, 상기 연속체의 제2 피가열 처리영역을 상기 제1 발열 수단보다 고온인 제2 발열 수단 상에 반송하는 공정과, 상기 제1 발열 수단 상에 반송된 상기 제1 피가열 처리영역을 상기 제1 발열 수단에 접촉시킴으로써, 상기 제1 피가열 처리영역의 온도를 상승시킴과 동시에, 상기 제2 발열 수단 상에 반송된 상기 제2 피가열 처리영역을 상기 제2 발열 수단에 접촉시킴으로써, 상기 제2 피가열 처리영역의 온도를 상기 제1 피가열 처리영역보다 고온으로 상승시키는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 연속체를 반송함으로써, 다수의 피가열 처리영역에 대해 일괄적으로 온도를 단계적으로 상승시키는 것이 가능해지고, 리플로우 처리에 있어서의 열적 손상을 억제하면서, 리플로우 처리의 신속화를 꾀하는 것이 가능해진다.
이 때문에, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 경우에 있어서도, 연속체의 반송이 리플로우 처리에서 율속(律速)되는 것을 방지하면서, 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해지고, 제품품질을 유지하는 것을 가능하게 하면서, 생산효율을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 제1 발열 수단 및 상기 제2 발열 수단은 상기 제1 발열 수단이 전 단계가 되도록 상기 연속체의 반송 방향을 따라 나란히 배치되어 있는 것을 특징으로 한다.
이것에 의해, 연속체를 반송함으로써, 설정온도가 다른 다수의 발열 수단에 다수의 피가열 처리영역을 일괄하여 접촉시키는 것이 가능해져, 발열 수단을 이동시키지 않고서, 다수의 피가열 처리영역의 온도를 단계적으로 일괄하여 상승시키는 것이 가능하게 된다.
이 때문에, 리플로우 처리를 행할 때의 피가열 처리영역이 급격한 온도변화를 방지하면서, 리플로우 처리를 효율적으로 행하는 것이 가능해져, 리플로우 처리에 있어서의 품질 열화를 억제하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 제1 및 제2 발열 수단에 의한 상기 피가열 처리영역의 가열 후 또는 가열 중에, 상기 제1 발열 수단을 상기 제1 피가열 처리영역에 접촉시킨 채로, 상기 제2 발열 수단을 상기 제2 피가열 처리영역으로부터 이격하는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 다수의 피가열 처리영역에 대한 가열 처리 중에 반송계가 정지한 경우에 있어서도, 제1 피가열 처리영역에 관해서는 온도를 일정하게 유지한 채로, 제2 피가열 처리영역에 대한 열적 손상을 신속히 회피시키는 것이 가능하게 되고, 피가열 처리영역의 가열상태가 다른 경우에 있어서도 리플로우 처리에 있어서의 품질 열화를 억제하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 제2 피가열 처리영역으로부터 이격된 상기 제2 발열 수단을 상기 제2 피가열 처리영역에 다시 접촉시키는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 제2 피가열 처리영역에 대한 열적 손상을 회피시키기 위해, 제2 발열 수단을 제2 피가열 처리영역에서 분리한 경우에 있어서도, 제1 피가열 처 리영역의 온도에 영향을 주지 않고서, 제2 피가열 처리영역을 원래의 온도로 복귀시키는 것이 가능해지고, 제품 불량을 발생시키지 않고서, 리플로우 처리를 재개시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 제2 피가열 처리영역으로부터 이격된 상기 제2 발열 수단을 상기 제2 피가열 처리영역에 다시 접촉시키기 전에, 상기 제2 피가열 처리영역에 열풍을 분사하는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 제2 피가열 처리영역에 대한 열적 손상을 회피시키기 위해, 제2 피가열 처리영역을 제2 발열 수단으로부터 이격한 경우에 있어서도, 제2 피가열 처리영역의 온도를 소정치 이상으로 유지하는 것이 가능해져, 제품 불량이 발생하는 것을 방지하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 발열 수단의 길이 제품 피치에 대응하도록, 상기 발열 수단의 길이를 조정하는 공정을 더 구비하는 것을 특징으로 한다.
이것에 의해, 회로 블록의 제품 피치가 다른 경우에 있어서도, 발열 수단을 회로 블록 단위로 피가열 처리영역에 접촉시킬 수 있고, 각 회로 블록에 대한 가열처리를 균일하게 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 발열 수단의 위치가 제품 피치에 대응하도록, 상기 연속체의 반송 방향을 따라 상기 발열 수단을 지지하는 지지대를 슬라이드 시키는 공정을 더 구비하는 것을 특징 으로 한다.
이것에 의해, 육안으로 확인하면서, 발열 수단의 위치를 제품 피치에 일치하는 것이 가능해지고, 제품 피치가 다른 경우에 있어서도, 가열시간의 균일성을 유지하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 발열 수단에 의해 온도가 상승된 피가열 처리영역의 온도를 강하시키는 공정을 구비하는 것을 특징으로 한다.
이것에 의해, 발열 수단에 의해 온도가 상승된 피가열 처리영역의 온도를 급속하게 강하시키는 것이 가능해지고, 도전재 습윤성을 향상시켜, 접합을 안정시키는 것이 가능해짐과 동시에, 피가열 처리영역이 장시간 고온에 유지되는 것을 방지하여, 도전재의 열 산화를 방지할 수 있다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 발열 수단에 의해 온도가 상승된 피가열 처리영역의 적어도 일부에, 상기 발열 수단보다 온도가 낮은 영역을 접촉시킴으로써, 상기 피가열 처리영역의 온도를 강하시키는 것을 특징으로 한다.
이것에 의해, 피가열 처리영역의 냉각상태를 열전도에 의해 제어하는 것이 가능해져, 냉각효율을 향상시켜, 냉각시간을 단축하는 것이 가능해진다. 이 때문에, 리플로우 처리에 있어서의 도전재의 열화를 방지하는 것을 가능하게 하면서, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 일괄하여 행하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 온도가 낮은 영역은 상기 발열 수단의 전 단계 또는 후 단계 또는 상기 발열 수단 사이에 나란히 배치되어 있는 것을 특징으로 한다.
이것에 의해, 연속체를 반송함으로써, 발열 수단보다 온도가 낮은 영역에 피가열 처리영역을 접촉시키는 것이 가능해지고, 도전재 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리에 있어서의 반송 택트의 정합성을 꾀하면서, 리플로우 시의 냉각처리를 효율적으로 행하는 것이 가능해진다.
또한, 발열 수단보다 온도가 낮은 영역을 발열 수단의 전 단계 또는 발열 수단 사이에 나란히 배치함으로써, 발열 수단으로부터 발생하는 열을 발열 수단의 경계에서 차단할 수 있고, 발열 수단의 경계 온도를 클리어 하게 유지하는 것을 가능하게 하여, 리플로우 처리에 있어서의 제품 품질을 향상시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조방법에 의하면, 상기 발열 수단에 의해 온도가 상승된 피가열 처리영역의 한 면 또는 양면에 기체를 분사함으로써, 상기 피가열 처리영역의 온도를 강하시키는 것을 특징으로 한다.
이것에 의해, 전자부품이 피가열 처리영역 상에 설치되어 있는 경우에 있어서도, 냉각제를 구석구석까지 널리 퍼지게 하는 것을 가능하게 하여, 피가열 처리영역상의 온도를 효율적으로 강하시키는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조 프로그램에 의하면, 전자부품 탑재 영역이 회로 블록마다 형성된 연속체를 간헐적으로 반송시키는 단계와, 상기 반송된 연속체 상에서, 전자부품의 탑재 처리와 리플로우 처리를 일괄하 여 행하게 하는 단계를 컴퓨터로 실행시키는 것을 특징으로 한다.
이것에 의해, 전자 디바이스의 제조 프로그램을 설치함으로써, 전자부품의 탑재 처리와 리플로우 처리를 통합하여 행하게 하는 것이 가능해지고, 리플로우 처리를 행하기 전의 탑재 처리의 대기 시간을 감하여, 전자 디바이스를 효율적으로 제조하는 것이 가능해진다.
또한, 본 발명의 일 형태에 관한 전자 디바이스의 제조 프로그램에 의하면, 상기 반송된 연속체 상에서, 도전재 도포 처리, 수지 밀봉 처리 또는 회로 블록의 절단 처리 중 적어도 어느 하나의 처리를 추가로 일괄하여 행하게 하는 단계를 컴퓨터로 실행시키는 것을 특징으로 한다.
이것에 의해, 전자 디바이스의 제조 프로그램을 설치함으로써, 도전재 도포 처리, 수지 밀봉 처리 또는 회로 블록의 절단 처리를 추가로 통합하여 행하게 하는 것이 가능해지고, 회로 블록이 연결된 연속체 상에서 다수의 처리를 동시에 행하는 것을 가능하게 하여, 전자 디바이스를 효율적으로 제조하는 것이 가능해진다.
이하, 본 발명의 실시형태에 관한 전자 디바이스 제조장치 및 그 제조방법에 관해서 도면을 참조하면서 설명한다.
도 1은 본 발명의 제1 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다. 도 1에 있어서, 로더(11)와 언로더(14) 사이에는, 탑재 영역(12) 및 리플로우 영역(13)이 테이프 기판(1)의 반송 방향을 따라 나란히 배치되어 있다.
한편, 테이프 기판(1)에는 전자부품 탑재 영역이 회로 블록(B1, B2)마다 형 성되고, 각 회로 블록(B1, B2)에는 회로기판(1a, 1b)이 설치되어 있다. 그리고, 각 회로기판(1a, 1b) 상에는 배선(2a, 2b)이 각각 형성되고, 배선(2a, 2b)의 단자부분이 노출하도록 하여, 각 배선(2a, 2b) 상에는 절연막(3a, 3b)이 형성되어 있다. 또한, 반도체 칩(5a, 5b) 상에는 납땜 볼(4a, 4b)이 각각 형성되어 있다.
그리고, 소정 길이의 회로기판(1a, 1b)이 연결된 테이프 기판(1)이 권출 릴(11a)과 권취 릴(14a) 사이에 가설된다. 그리고, 테이프 기판(1)의 각 반송 택트마다 로더(11)와 언로더(14) 사이에 형성된 탑재 영역(12)에 테이프 기판(1)의 미 탑재 영역이 반송됨과 동시에, 탑재 영역(12)에 나란히 배치된 리플로우 영역(13)에 테이프 기판(1)의 탑재 완료 영역이 반송된다.
그리고, 탑재 영역(12)에서, 납땜 볼(4a)이 형성된 반도체 칩(5a)이 회로기판(1a) 상에 탑재됨 과 동시에, 리플로우 영역(13)에서, 반도체 칩(5b)이 탑재된 회로기판(1b)의 리플로우 처리가 행해짐으로써, 납땜 볼(4b)을 통해 반도체 칩(5b)이 회로기판(1b) 상에 고정된다.
그리고, 테이프 기판(1)의 모든 회로 블록(B1, B2)에 대한 탑재 처리 및 리플로우 처리가 종료하면, 절단 영역(15)에서, 테이프 기판(1)이 회로 블록(B1, B2)마다 절단된다. 그리고, 절단된 각 회로 블록(B1, B2)은 수지 밀봉 영역(16)에 옮겨지고, 예컨대 반도체 칩(5b)의 주위에 밀봉 수지(6b)를 도포함으로써, 회로 블록(B2)을 수지 밀봉할 수 있다.
도 2는 본 발명의 제1 실시형태에 관한 전자 디바이스 제조공정을 나타내는 도면이다. 도 2(a)에 있어서, 권출 릴(11a)과 권취 릴(14a) 사이에 인출된 테이프 기판(1)에는 회로기판(1a∼1c)이 형성되어 있다. 여기서, 회로기판(1a)에는 배선(2a) 및 절연막(3a)이 형성되고, 회로기판(1b)에는 배선(2b) 및 절연막(3b)이 형성됨과 동시에, 납땜 볼(4b)이 형성된 반도체 칩(5b)이 탑재되고, 회로기판(1c)에는 배선(2c) 및 절연막(3c)이 형성됨과 동시에, 반도체 칩(5c)이 납땜 볼(4c)을 통해 고정되어 있다. 그리고, 회로기판(1a∼1c)이 인출된 테이프 기판(1)은 소정의 반송 택트를 따라서, 탑재 처리전의 회로기판(1a)이 탑재 영역(12)에 반송되고, 탑재 처리후의 회로기판(1b)이 리플로우 영역(13)에 반송되어, 리플로우 처리후의 회로기판(1c)이 권취 릴(14a)에서 권취된다.
다음에, 도 2(b)에 도시하는 바와 같이, 탑재 처리전의 회로기판(1a)이 탑재 영역(12)에 반송되고, 탑재 처리후의 회로기판(1b)이 리플로우 영역(13(에 반송되면, 테이프 기판(1)의 반송이 일단 정지된다. 그리고, 탑재 영역(12)에 반송된 회로기판(1a) 상에서는 납땜 볼(4a)이 형성된 반도체 칩(5a)이 탑재되고, 리플로우 영역(13)에 반송된 회로기판(1b) 상에서는 납땜 볼(4b)이 용융됨으로써, 반도체 칩(5b)이 회로기판(1b) 상에 고정된다. 여기서, 탑재 영역(12) 및 리플로우 영역(13)은 나란히 배치되어 있기 때문에, 회로기판(1a)의 탑재 처리가 종료할 때까지 대기하지 않고서, 회로기판(1b)의 리플로우 처리를 행할 수 있어, 생산효율을 향상시키는 것이 가능해진다.
다음에, 회로기판(1a)의 탑재 처리 및 회로기판(1b)의 리플로우 처리가 종료하면, 도 2(c)에 나타내는 바와 같이, 소정의 반송 택트를 따라서, 권출 릴(11a)에서 인출된 회로기판(1d)이 탑재 영역(12)에 반송되고, 탑재 처리후의 회로기판(1a) 이 리플로우 영역(13)에 반송되어, 리플로우 처리후의 회로기판(1b)이 권취 릴(14a)에서 권취된다.
다음에, 도 2(d)에 나타내는 바와 같이, 탑재 처리전의 회로기판(1d)이 탑재 영역(12)에 반송되고, 탑재 처리후의 회로기판(1a)이 리플로우 영역(13)에 반송되면, 테이프 기판(1)의 반송이 일단 정지된다. 그리고, 탑재 영역(12)에 반송된 회로기판(1d) 상에서는 납땜 볼(4d)이 형성된 반도체 칩(5d)이 탑재되고, 리플로우 영역(13)에 반송된 회로기판(1a) 상에서는 납땜 볼(4a)이 용융됨으로써, 반도체 칩(5a)이 회로기판(1a) 상에 고정된다. 여기서, 탑재 영역(12) 및 리플로우 영역(13)은 나란히 배치되어 있기 때문에, 회로기판(1d)의 탑재 처리가 종료할 때까지 대기지 않고, 회로기판(1a)의 리플로우 처리를 행하는 수 있어, 생산효율을 향상시키는 것이 가능해진다.
다음에, 회로기판(1d)의 탑재 처리 및 회로기판(1a)의 리플로우 처리가 종료하면, 도 2(e)에 나타내는 바와 같이, 소정의 반송 택트를 따라서, 권출 릴(11a)에서 인출된 회로기판(1e)이 탑재 영역(12)에 반송되고, 탑재 처리후의 회로기판(1d)이 리플로우 영역(13)에 반송되어, 리플로우 처리후의 회로기판(1a)이 권취 릴(14a)에서 권취된다.
이것에 의해, 권출 릴(11a)과 권취 릴(14a) 사이에서, 테이프 기판(1)을 1회만 반송함으로써, 회로기판(1a)에 대한 탑재 처리 및 리플로우 처리를 완료시키는 것이 가능해짐과 동시에, 다른 회로기판(1a∼1e)에 대한 탑재 처리 및 리플로우 처리를 동시에 행하는 것이 가능해져, 생산효율을 향상시키는 것이 가능해진다.
또한, 상술한 제1 실시형태에서는 탑재 처리 및 리플로우 처리와는 독립시켜 절단처리를 행하는 방법에 관해서 설명하였지만, 리플로우 영역(13)과 언로더(14) 사이에 절단 영역(15)을 형성하여, 탑재 처리, 리플로우 처리 및 절단 처리를 일괄하여 행하도록 해도 된다. 이 경우, 테이프 기판(1)으로부터 회로기판(1a∼1e)을 꿰뚫음으로써, 권취 릴(14a)에서 테이프 기판(1)을 권취하면서, 테이프 기판(1)을 반송하는 것이 가능해진다.
도 3은 본 발명의 제2 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다. 도 3에 있어서, 로더(21)와 언로더(25) 사이에는 납땜 도포 영역(22), 탑재 영역(23) 및 리플로우 영역(24)이 테이프 기판(31)의 반송 방향을 따라 나란히 배치되어 있다.
한편, 테이프 기판(31)에는 전자부품 탑재 영역이 회로 블록(B11∼B13) 마다 형성되고, 각 회로 블록(B11∼B13)에는 회로기판(31a∼31c)이 각각 설치되어 있다. 그리고, 각 회로기판(31a∼31c) 상에는 배선(32a∼32c)이 각각 형성되고, 배선(32a∼32c)의 단자부분이 노출하도록 하여, 각 배선(32a∼32c) 상에는 절연막(33a∼33c)이 형성되어 있다.
그리고, 소정 길이의 회로기판(31a∼31c)이 연결된 테이프 기판(31)이 권출 릴(21a)과 권취 릴(25a) 사이에 가설된다. 그리고, 테이프 기판(31)의 각 반송 택트마다, 로더(21)와 언로더(25) 사이에 형성된 납땜 도포 영역(22)에 테이프 기판(31)의 미납땜 도포 영역이 반송되고, 납땜 도포 영역(22)에 나란히 배치된 탑재 영역(23)에 테이프 기판(31)의 납땜 도포 완료 영역이 반송되어, 탑재 영역(23) 에 나란히 배치된 리플로우 영역(24)에 테이프 기판(31)의 탑재 완료 영역이 반송된다.
그리고, 납땜 도포 영역(22)에서, 납땜 페이스트(34a)가 회로기판(31a) 상에 인쇄되고, 탑재 영역(23)에서, 납땜 페이스트(34b)가 인쇄된 회로기판(31b) 상에 반도체 칩(35b)이 탑재되고, 리플로우 영역(24)에서, 반도체 칩(35c)이 탑재된 회로기판(31c)의 리플로우 처리가 행해짐으로써, 납땜 페이스트(34c)를 통해 반도체 칩(35c)이 회로기판(31c) 상에 고정된다.
그리고, 테이프 기판(31)의 모든 회로 블록(B11∼B13)에 대한 납땜 도포 처리, 탑재 처리 및 리플로우 처리가 종료하면, 절단 영역(26)에서, 테이프 기판(31)이 회로 블록(B11∼B13) 마다 절단된다. 그리고, 절단된 각 회로 블록(B11∼B13)은 수지 밀봉 영역(27)에 옮겨지고, 예컨대 반도체 칩(35c)의 주위에 밀봉 수지(36c)를 도포함으로써, 회로 블록(B13)을 수지 밀봉할 수 있다.
이것에 의해, 권출 릴(21a)과 권취 릴(25a) 사이에서, 테이프 기판(31)을 1회만 반송함으로써, 회로기판(31a∼31c)에 대한 납땜 도포 처리, 탑재 처리 및 리플로우 처리를 완료시키는 것이 가능해짐과 동시에, 다른 회로기판(31a∼31c)에 대한 납땜 도포 처리, 탑재 처리 및 리플로우 처리를 동시에 행하는 것이 가능해져, 생산효율을 향상시키는 것이 가능해진다.
또한, 상술한 제2 실시형태에서는 납땜 도포 처리, 탑재 처리 및 리플로우 처리와는 독립시켜 절단처리를 행하는 방법에 관해서 설명하였지만, 리플로우 영역(24)과 언로더(25) 사이에 절단 영역(26)을 형성하여, 납땜 도포 처리, 탑재 처리, 리플로우 처리 및 절단처리를 일괄하여 행하도록 해도 된다.
도 4는 본 발명의 제3 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다.
도 4에 있어서, 로더(41)와 언로더(47) 사이에는 납땜 도포 영역(42), 탑재 영역(43), 리플로우 영역(44), 수지 도포 영역(45) 및 큐어 영역(46)이 테이프 기판(51)의 반송 방향을 따라 나란히 배치되어 있다.
한편, 테이프 기판(51)에는 전자부품 탑재 영역이 회로 블록(B21∼B25)마다 형성되고, 각 회로 블록(B21∼B25)에는 회로기판(51a∼51e)이 각각 설치되어 있다. 그리고, 각 회로기판(51a∼51e) 상에는 배선(52a∼52e)이 형성되고, 배선(52a∼52e)의 단자부분이 노출하도록 하여, 각 배선(52a∼52e) 상에는 절연막(53a∼53e)이 형성되어 있다.
그리고, 소정 길이의 회로기판(51a∼51e)이 연결된 테이프 기판(51)이 권출 릴(41a)과 권취 릴(47a) 사이에 가설된다. 그리고, 테이프 기판(51)의 각 반송 택트마다, 로더(41)와 언로더(47) 사이에 형성된 납땜 도포 영역(42)에 테이프 기판(51)의 미납땜 도포 영역이 반송되고, 납땜 도포 영역(42)에 나란히 배치된 탑재 영역(43)에 테이프 기판(51)의 납땜 도포 완료 영역이 반송되며, 탑재 영역(43)에 나란히 배치된 리플로우 영역(44)에 테이프 기판(51)의 탑재 완료 영역이 반송되고, 리플로우 영역(44)에 나란히 배치된 수지 도포 영역(45)에 테이프 기판(51)의 리플로우 필 영역이 반송되며, 수지 도포 영역(45)에 나란히 배치된 큐어 영역(46)에 테이프 기판(51)의 수지 도포 완료 영역이 반송된다.
그리고, 납땜 도포 영역(42)에서, 납땜 페이스트(54a)가 회로기판(51a) 상에 인쇄되고, 탑재 영역(43)에서, 납땜 페이스트(54b)가 인쇄된 회로기판(51b) 상에 반도체 칩(55b)이 탑재되며, 리플로우 영역(44)에서, 반도체 칩(55c)이 탑재된 회로기판(51c)의 리플로우 처리가 행해짐으로써, 납땜 페이스트(54c)를 통해 반도체 칩(55c)이 회로기판(51c) 상에 고정되고, 수지 도포 영역(45)에서, 회로기판(51d) 상에 고정된 반도체 칩(55d)의 주위에 밀봉 수지(56d)가 도포되며, 큐어 영역(46)에서, 회로기판(51e) 상의 반도체 칩(55e)의 주위에 도포된 밀봉 수지(56e)가 경화된다.
그리고, 테이프 기판(51)의 모든 회로 블록(B21∼B25)에 대한 납땜 도포 처리, 탑재 처리, 리플로우 처리, 수지 도포 처리 및 큐어 처리가 종료하면, 절단 영역(48)에서, 테이프 기판(51)이 회로 블록(B21∼B25)마다 절단된다.
이것에 의해, 권출 릴(41a)과 권취 릴(47a) 사이에서, 테이프 기판(51)을 1회만 반송함으로써, 회로기판(51a∼51e)에 대한 납땜 도포 처리, 탑재 처리, 리플로우 처리, 수지 도포 처리 및 큐어 처리를 완료시키는 것이 가능해짐과 동시에, 다른 회로기판(51a∼51e)에 대한 납땜 도포 처리, 탑재 처리, 리플로우 처리, 수지 도포 처리 및 큐어 처리를 동시에 행하는 것이 가능해져, 생산효율을 향상시키는 것이 가능해진다.
또한, 상술한 제3 실시형태에서는 납땜 도포 처리, 탑재 처리, 리플로우 처리, 수지 도포 처리 및 큐어 처리와는 독립시켜 절단 처리를 행하는 방법에 관해서 설명하였지만, 큐어 영역(46)과 언로더(47) 사이에 절단 영역(48)을 형성하여, 납 땜 도포 처리, 탑재 처리, 리플로우 처리, 수지 도포 처리, 큐어 처리 및 절단 처리를 일괄하여 행하도록 해도 된다.
도 5는 본 발명의 제4 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다.
도 5에 있어서, 로더(61)와 언로더(65) 사이에는, 납땜 도포 영역(62), 탑재 영역(63a, 63b) 및 리플로우 영역(64)이 테이프 기판(71)의 반송 방향을 따라 나란히 배치되어 있다. 여기서, 탑재 영역(63a, 63b)은 납땜 도포 영역(62)에서 인쇄된 납땜 도포 영역을 각각 분할하여 담당할 수 있고, 예컨대 탑재 영역(63a)은 납땜 도포 영역(62)에서 인쇄된 납땜 도포 영역의 전반분을 담당, 탑재 영역(63b)은 납땜 도포 영역(62)에서 인쇄된 납땜 도포 영역의 후반분을 담당할 수 있다.
한편, 테이프 기판(71)에는 전자부품 탑재 영역이 회로 블록(B31∼B36)마다 형성되고, 각 회로 블록(B31∼B36)에는 회로기판(71a∼71f)이 설치되어 있다. 그리고, 각 회로기판(71a∼71f)에는 배선(72a∼72f)이 형성되고, 배선(72a∼72f)의 단자부분이 노출하도록 하여, 각 배선(72a∼72f) 상에는 절연막(73a∼73f)이 형성되어 있다.
그리고, 소정 길이의 회로기판(71a∼71f)이 연결된 테이프 기판(71)이 권출 릴(61a)과 권취 릴(65a) 사이에 가설된다. 그리고, 테이프 기판(71)의 각 반송 택트마다, 로더(61)와 언로더(65) 사이에 형성된 납땜 도포 영역(62)에 테이프 기판(71)의 미납땜 도포 영역이 반송되고, 납땜 도포 영역(62)에 나란히 배치된 탑재 영역(63a, 63b)에 테이프 기판(71)의 납땜 도포 완료 영역이 반송되며, 탑재 영 역(63a, 63b)에 나란히 배치된 리플로우 영역(64)에 테이프 기판(71)의 탑재 완료 영역이 반송된다.
그리고, 각 반송 택트마다, 납땜 도포 영역(62)에서, 납땜 페이스트(74a, 74b)가 회로기판(71a, 71b) 상에 일괄하여 인쇄되고, 탑재 영역(63a0에서, 납땜 페이스트(74c)가 인쇄된 회로기판(71c) 상에 반도체 칩(75c)이 탑재되며, 탑재 영역(63b)에서, 납땜 페이스트(74d)가 인쇄된 회로기판(71d) 상에 반도체 칩(75d)이 탑재되고, 리플로우 영역(64)에서, 반도체 칩(75e, 75f)이 탑재된 회로기판(71e, 71f)의 리플로우 처리가 행해짐으로써, 납땜 페이스트(74e, 74f)를 각각 통해 반도체 칩(75e, 75f)이 회로기판(71e, 71f) 상에 고정된다.
이것에 의해, 각 회로 블록(B31∼B36)에 탑재되는 부품수가 많은 경우에 있어서도, 탑재기의 대형화를 억제하면서, 탑재 시간을 저감할 수 있다. 이 때문에, 탑재 처리에 걸린 시간을 납땜 도포 처리 및 리플로우 처리에 걸린 시간에 정합시키는 것이 가능해져, 납땜 도포 처리, 전자부품의 탑재 처리 및 리플로우 처리를 연속하여 행하는 경우에 있어서도, 다음 처리로 진행하기 위한 대기 시간을 감하는 것을 가능하게 하여, 생산효율을 향상시키는 것이 가능해진다.
도 6은 본 발명의 제5 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다. 도 6에 있어서, 로더(81)와 언로더(85) 사이에는 납땜 도포 영역(82), 탑재 영역(83) 및 리플로우 영역(84)이 테이프 기판(91)의 반송 방향을 따라 나란히 배치되고 있다. 또한, 납땜 도포 영역(82)과 탑재 영역(83) 사이에는 탑재 영역(83)의 전 단계에서 테이프 기판(91)을 현가하는 롤러군(86a∼86c)이 설치됨과 동시에, 탑재 영역(839)과 리플로우 영역(84) 사이에는 리플로우 영역(84)의 전 단계에서 테이프 기판(91)을 현가하는 롤러군(87a∼87c)이 설치되어 있다. 그리고, 롤러군(86a∼86c)에 의해 테이프 기판(91)의 현가 부분(91a)이 유지됨과 동시에, 롤러군(87a∼87c)에 의해 테이프 기판(91)의 현가 부분(91b)이 유지되어 있다.
한편, 테이프 기판(81)에는 전자부품 탑재 영역이 회로 블록(B41∼B43)마다 형성되고, 각 회로 블록(B41∼B43)에는 회로기판(91a∼91c)이 설치되어 있다. 그리고, 각 회로기판(91a∼91c) 상에는 배선(92a∼92c)이 각각 형성되고, 배선(92a∼92c)의 단자부분이 노출하도록 하여, 각 배선(92a∼92c) 상에는 절연막(93a∼93c)이 형성되어 있다.
그리고, 소정 길이의 회로기판(91a∼91c)이 연결된 테이프 기판(91)이 권출 릴(81a)과 권취 릴(85a) 사이에 가설된다. 그리고, 테이프 기판(91)의 각 반송 택트마다, 로더(81)와 언로더(85) 사이에 형성된 납땜 도포 영역(82)에 테이프 기판(91)의 미납땜 도포 영역이 반송되고, 납땜 도포 영역(82)에 나란히 배치된 탑재 영역(83)에 테이프 기판(91)의 납땜 도포 완료 영역이 반송되며, 탑재 영역(83)에 나란히 배치된 리플로우 영역(84)에 테이프 기판(91)의 탑재 완료 영역이 반송된다.
그리고, 납땜 도포 영역(82)에서, 납땜 페이스트(94a)가 회로기판(91a) 상에 인쇄되고, 탑재 영역(83)에서, 납땜 페이스트(94b)가 인쇄된 회로기판(91b) 상에 반도체 칩(95b)이 탑재되며, 리플로우 영역(84)에서 반도체 칩(39c)이 탑재된 회로기판(91c)의 리플로우 처리가 행해짐으로써, 납땜 페이스트(94c)를 통해 반도체 칩(95c)이 회로기판(91c) 상에 고정된다.
여기서, 예컨대 탑재 영역(83)에서 트러블이 발생하여, 탑재 처리를 할 수 없게 된 경우, 롤러(86a, 87c)의 회전동작을 유지한 채로, 롤러(86c, 87a)의 회전을 정지시킨다. 이것에 의해, 탑재 영역(83)에서의 테이프 기판(91)의 반송을 정지시키면서, 납땜 도포 영역(82) 및 리플로우 영역(84)에서의 반송을 계속시키는 것이 가능해짐과 동시에, 납땜 도포 영역(82)에서 납땜 인쇄된 회로기판을 테이프 기판(91)의 현가 부분(91a)에 저류하여, 테이프 기판(91)의 현가 부분(91b)의 회로기판을 리플로우 영역(84)에서 리플로우 처리하는 것이 가능해진다.
이 때문에, 탑재 영역(83)에서 트러블이 발생한 경우에 있어서도, 리플로우 처리를 계속시키는 것이 가능해지고, 동일한 테이프 기판(91)에 대하여, 탑재 영역(83) 및 리플로우 영역(84)을 나란히 배치한 경우에 있어서도, 리플로우 영역(84)의 가동률을 유지하는 것이 가능해진다.
또한, 납땜 도포 영역(82)에서 트러블이 발생한 경우, 롤러(86c, 87a∼87c)의 회전동작을 유지한 채로, 권출 릴(81a) 및 롤러(86a)의 회전을 정지시킴으로써, 납땜 도포 영역(82)에서의 테이프 기판(91)의 반송을 정지시키면서, 탑재 영역(83) 및 리플로우 영역(84)에서의 반송을 계속시키는 것이 가능해진다.
또한, 리플로우 영역(84)에서 트러블이 발생한 경우, 롤러(86a∼86c, 87a)의 회전동작을 유지한 채로, 롤러(87c) 및 권취 릴(85a)의 회전을 정지시킴으로써, 리플로우 영역(84)에서의 테이프 기판(91)의 반송을 정지시키면서, 납땜 도포 영역(82) 및 탑재 영역(83)에서의 반송을 계속시키는 것이 가능해진다.
또한, 상술한 리플로우 영역(13, 24, 44, 64, 84)에서 행해지는 가열방법으로는 특별히 한정되지 않고, 예컨대 열풍 순환 방식에 의한 에어 가열, 램프 가열 방식, 원적외선 방식, 레이저 가열 방식 등 외에, 접촉 가열 방식 등을 이용하도록 해도 된다.
도 7은 본 발명의 제5 실시형태에 관한 전자 디바이스 제조장치의 개략구성을 나타내는 사시도이다.
도 7에 있어서, 예열을 공급하는 프리히트 블록(111), 피크열을 공급하는 본 히트 블록(112) 및 피크열이 공급된 피가열 처리체의 온도를 강하시키는 냉각 블록(113)이 설치되고, 예컨대 납땜 공정, 탑재 공정 후에 행해지는 리플로우 공정에서, 도 9의 소정 블록 길이의 피가열 처리체로서의 회로기판(101)을 연결한 연속체로서의 테이프 기판(100)에 대하여, 가열처리나 냉각처리가 행해진다.
프리히트 블록(111)은 예컨대, 금속 또는 세라믹 등으로 구성되어 있음과 동시에, 도시하지 않은 구동기구에 의해, 화살표(a, b) 방향으로 이동 가능하게 되어 있다. 프리히트 블록(111)은 테이프 기판(100)에 대하여, 서서히 접근하여 예열을 공급하지만, 그 상세한 것은 후술한다.
본 히트 블록(112)은 예컨대, 금속 또는 세라믹 등으로 구성되어 있음과 동시에, 프리히트 블록(111)에 대하여 근접 배치되어 있다. 또한, 본 히트 블록(112)은 도시하지 않은 구동기구에 의해, 화살표(a, b) 방향으로 이동 가능하게 되어 있다. 본 히트 블록(112)은 테이프 기판(100)에 대하여 접촉하여 피크열을 공급하지만, 그 상세한 것도 후술한다.
냉각 블록(113)은 예컨대, 금속 또는 세라믹 등으로 구성되어 있음과 동시에, 도시하지 않은 구동기구에 의해, 화살표(c, d) 방향으로 이동 가능하게 되어 있다. 냉각 블록(113)은 테이프 기판(100)을 두께 방향의 상하에서 덮어 끼우는 단면 コ자 형상의 덮기 개재 구멍(114)을 갖고 있다. 덮기 개재 구멍(114)의 내면에는 냉각제 분사 구멍(115)이 다수 형성되어 있다. 또한, 냉각제로는 예컨대, 공기, 산소, 질소, 이산화탄소, 헬륨 또는 플루오로카본 등을 사용할 수 있다.
여기서, 테이프 기판(100)은 후술하는 도 9에 나타내는 바와 같이, 소정 블록 길이의 회로기판(10)1을 연결하고 있다. 후술하는 도 9에 나타내는 회로기판(101)에는 리플로우 공정전의 납땜 공정에서, 배선(102) 상에 납땜 페이스트(104)가 도포되어 있다. 또한, 배선(102) 상에는 ACF 등의 접착제가 전사에 의해 도포되는 경우도 있다. 또한, 부호(104)는 절연막이다. 또한, 납땜 공정후의 탑재 공정에서, 회로기판(101) 상에 납땜 페이스트(104)를 통해 반도체 칩(105(가 탑재되어 있다.
또한, 어떠한 원인에 의해, 예컨대 도 3에서 설명한 로더(21)에서 언로더(25) 사이의 라인이 정지하였을 때, 프리히트 블록(111) 또는 본 히트 블록(112)에 의한 가열처리 중인 경우에는, 프리히트 블록(111) 또는 본 히트 블록(112)이 테이프 기판(100)으로부터 분리됨으로써, 테이프 기판(100)으로의 필요 이상의 가열을 피할 수 있도록 되어 있다.
도 8, 9는 도 7의 리플로우 처리를 나타내는 도면, 도 10은 도 7의 리플로우 처리의 온도 프로파일을 나타내는 도면이다.
도 8∼10에 있어서, 납땜 공정 및 탑재 공정을 끝낸 테이프 기판(100)이 리플로우 공정으로 진행하면, 도 8(a)에 나타내는 바와 같이, 프리히트 블록(111)이 화살표(a) 방향으로 일 단계 상승하여 테이프 기판(100)에 접근한다. 이 때, 본 히트 블록(112)은 정위치에 대기하고 있다.
그리고, 프리히트 블록(111)은 도 9에 나타내는 테이프 기판(100)의 소정 블록 길이의 회로기판(101)에 대하여, 소정 시간 접근하여 가열처리를 행한다. 이것에 의해, 회로기판(101)에는 예열(1)이 공급된다. 이 예열①은 도 10의 ①의 실선으로 나타내는 바와 같은 온도 구배로 되어 있다.
프리히트 블록(111)에 의한 도 8(a)에서의 가열처리를 끝내면, 도 8(b)에 나타내는 바와 같이, 프리히트 블록(111)이 또한 화살표(a) 방향으로 일 단계 상승하여 테이프 기판(100)에 접근하여, 상기와 마찬가지로, 회로기판(1010에 대하여, 소정 시간의 가열처리를 행한다. 이것에 의해, 회로기판(101)에는 도 9에 나타내는 바와 같이, 예열②가 공급된다. 이 예열②는 도 10의 ②의 실선으로 나타내는 바와 같은 온도 구배로 되어 있다.
프리히트 블록(111)에 의한 도 8(b)에서의 가열처리를 끝내면, 도 8(c)에 나타내는 바와 같이, 프리히트 블록(111)이 또한 화살표(a) 방향으로 일 단계 상승하여 테이프 기판(100)에 접근하여, 상기와 마찬가지로, 회로기판(101)에 대하여, 소정 시간의 가열처리를 행한다. 이것에 의해, 회로기판(101)에는 도 9에 나타내는 바와 같이, 예열③이 공급된다. 이 예열③은 도 10의 ③의 실선으로 나타낸 바와 같은 온도 구배로 되어 있다. 또한, 프리히트 블록(111)에 의해, 예열①∼③이 회 로기판(101)에 공급될 때, 본 히트 블록(112)은 정위치에 대기하고 있기 때문에, 회로기판(101)으로의 본 히트 블록(112)으로부터의 열에 의한 영향이 회피된다.
프리히트 블록(111)에 의한 도 8(c)에서의 가열처리를 끝내면, 도 8(d)에 나타내는 바와 같이, 프리히트 블록(111)이 정위치까지 되돌려진다. 이 때, 테이프 기판(100)이 회로기판(101)의 소정 블록 길이분만 도 7에 나타내는 점선 화살 방향에 반송된다. 그리고, 본 히트 블록(112)이 상승하여 테이프 기판(100)에 접촉하여, 회로기판(101)에 대하여, 소정 시간의 가열처리를 행한다. 이것에 의해, 회로기판(101)에는 도 9에 나타내는 바와 같이, 피크열④가 공급된다. 이 피크열④는 도 10의 ④에 실선으로 나타낸 바와 같은 온도 구배로 되어 있다. 여기서의 피크열④는 납땜 융점 + α이기 때문에, 납땜 페이스트(104)가 용융하여, 회로기판(101)상의 배선(102)에 반도체 칩(105)이 접합된다.
본 히트 블록(112)에 의한 도 8(d)에서의 가열처리를 끝내면, 도 8(e)에 나타내는 바와 같이, 본 히트 블록(112)이 화살표(b) 방향으로 하강하여 정위치에 되돌려짐과 동시에, 냉각 블록(113)이 도 8(a)에 나타내는 정위치로부터 화살표(c) 방향으로 이동하여 덮기 개재 구멍(114)에 의해 테이프 기판(100)을 상하에서 덮도록 끼운다. 그리고, 덮기 개재 구멍(114)의 내면에 형성되어 있는 다수의 냉각제 분사 구멍(115)으로부터의 냉각제가 회로기판(101)의 상하면에서 내뿜어짐으로써, 회로기판(101)이 냉각된다.
이것에 의해, 회로기판(101)은 도 9의 ⑤에 나타내는 바와 같이 냉각된다. 이 냉각⑤는 도 10의(5)의 실선으로 나타내는 바와 같은 온도 구배로 되어 있다. 이와 같이, 회로기판(101)이 냉각됨으로써, 반도체 칩(105)이 배선(102)을 통해 회로기판(101)에 고정된다. 회로기판(101)에로의 소정 시간의 냉각을 끝내면, 냉각 블록(113)이 도 8(e)의 상태로부터 화살표(d) 방향으로 이동하여, 도 8(a)의 정위치까지 되돌려진다.
이상과 같이 하여, 테이프 기판(100)의 소정 블록 길이의 회로기판(101)에 예열, 피크열 및 냉각이 순차 주어지고, 어떤 회로기판(101)에 대한 리플로우 처리가 완료하면, 테이프 기판(100)이 회로기판(101)의 소정 블록 길이분만 반송되어, 도 8(a)∼(e)와 같이, 예열, 피크열 및 냉각이 순차 주어짐으로써, 다음 회로기판(101)에 대한 리플로우 처리가 행해진다.
또한, 어떠한 원인에 의해, 예컨대 도 3에서 설명한 로더(21)에서 언로더(25) 사이의 라인이 정지하였을 때, 프리히트 블록(111) 또는 본 히트 블록(112)에 의한 가열처리 중인 경우에는 프리히트 블록(111) 또는 본 히트 블록(112)이 테이프 기판(100)에서 분리된다. 이것에 의해, 테이프 기판(100)에로의 필요 이상의 가열을 피할 수 있다.
한편, 라인의 정지가 복구한 경우에는, 예열, 피크열 및 냉각이 다시 주어진다. 이 때, 테이프 기판(100)의 소정 블록 길이의 회로기판(101)의 온도가 예컨대 도 10의 점선으로 나타내는 ①∼④의 각각과 같이 저하하고 있는 경우에는, 우선 ①∼③의 각각에 따라서 프리히트 블록(111)을 서서히 상승시켜, 테이프 기판(100)의 소정 블록 길이의 회로기판(101)의 온도를 도 10의 실선으로 나타내는 위치까지 상승시킨다. 이어서, 본 히트 블록(112)을 회로기판(101)에 접촉시킴으로써, 피크 열을 공급하도록 할 수 있다. 따라서, 라인의 복구 후에 있어서는, 제품에로의 손상을 주지 않고서 리플로우 처리를 속행할 수 있다.
이와 같이, 상술한 제6 실시형태에서는 프리히트 블록(111)을 정위치에서 테이프 기판(100)의 소정 블록 길이의 회로기판(101)으로 상승 이동에 의해 서서히 접근시켜 예열을 공급한 후, 정위치로 되돌려, 프리히트 블록(111)에 근접 배치되는 본 히트 블록(112)을 소정의 택트에서 반송되는 예열이 공급된 회로기판(101)에 접촉시켜 피크열을 준 후, 정위치로 되돌려, 냉각 블록(113)을 피크열이 공급된 회로기판(101)에 접근시켜 회로기판(101)을 냉각한 후, 정위치로 되돌리도록 하였다.
이것에 의해, 프리히트 블록(111)과 본 히트 블록(112) 사이의 경계 온도를 클리어 하게 유지할 수 있기 때문에, 제품의 품질관리를 용이하게 행할 수 있다. 또한, 종래의 램프 가열 방식이나 원적외선 방식에서의 차광 구조를 필요로 하지 않기 때문에, 장치 구성의 간소화를 꾀할 수 있다.
또한, 어떠한 원인에 의해, 도 3에서 설명한 로더(21)에서 언로더(25) 사이의 라인이 정지하였을 때, 프리히트 블록(111) 또는 본 히트 블록(112)에 의한 가열처리 중인 경우에는, 프리히트 블록(111) 또는 본 히트 블록(112)을 테이프 기판(100)에서 분리하도록 한 것이므로, 테이프 기판(100)에로의 필요 이상의 가열을 피할 수 있어, 제품의 품질관리를 용이하게 행할 수 있다.
한편, 라인의 정지가 복구하였을 때, 테이프 기판(100)의 소정 블록 길이의 회로기판(101)의 온도가 예컨대 도 10의 점선으로 나타내는 ①∼④의 각각과 같이 저하하고 있는 경우에는, 우선 ①∼③의 각각에 따라 프리히트 블록(111)을 서서히 상승시켜, 테이프 기판(100)의 소정 블록 길이의 회로기판(101)의 온도를 도 10의 실선으로 나타내는 위치까지 다시 상승시킨 후, 본 히트 블록(112)을 회로기판(101)에 접촉시킴으로써 다시 피크열을 공급함과 동시에, 피크열이 공급된 회로기판(101)을 냉각 블록(113)에 의해 다시 냉각시키도록 했기 때문에, 제품에로의 손상을 주지 않고서, 리플로우 처리를 속행할 수 있다.
또한, 라인의 정지가 복구한 경우에는, 예열, 피크열 및 냉각이 다시 주어지도록 하고 있기 때문에, 복구후의 가열처리나 냉각처리의 대기 시간을 대폭으로 단축할 수 있다.
또한, 피크열이 공급된 회로기판(101)을 냉각 블록(113)의 덮기 개재 구멍(114)의 다수의 냉각제 분사 구멍(115)으로부터의 냉각제에 의해 냉각하도록 하였기 때문에, 회로기판(101)의 냉각효율을 높일 수 있음으로써, 냉각처리시간이 짧아지기 때문에, 특히 납땜 페이스트(104)가 납을 함유하지 않은 경우이어도 열 산화를 용이하게 방지할 수 있다.
또한, 본 실시형태에서는 프리히트 블록(111)을 단계적으로 상승시켜 예열을 공급하는 경우에 관해 설명하였지만, 이 예에 한정되지 않고, 리니어하게 상승시켜 예열을 공급하도록 할 수도 있다.
본 실시형태에서는 프리히트 블록(111) 및 본 히트 블록(112)을 테이프 기판(100)의 하면 측에서 상승 이동시키는 경우에 관해 설명하였지만, 이 예에 한정되지 않고, 테이프 기판(100)의 상면 측에서 하강 이동시킬 수 도 있다. 또한, 본 실시형태에서는 단면 コ자 형상의 다수의 냉각제 분사 구멍(115)을 갖는 덮기 개재 구멍(114)을 냉각 블록(113)에 형성한 경우에 관해 설명하였지만, 이 예에 한정되지 않고 냉각 블록(113)을 평판 형상으로 함과 동시에, 테이프 기판(100)을 향하는 면 측에 냉각제 분사 구멍(115)을 형성하도록 할 수도 있다. 또한, 본 실시형태에서는 프리히트 블록(111)을 1개로 한 경우에 관해 설명하였지만, 이 예에 한정되지 않고, 프리히트 블록(111)을 다수 개도 된다.
도 11은 본 발명의 제7 실시형태에 관한 전자 디바이스 제조장치의 개략구성을 나타내는 사시도이다.
도 11에 있어서, 열을 공급하는 히트 블록(211) 및 열이 공급된 피가열 처리체의 온도를 강하시키는 냉각 블록(213)이 설치되고, 예컨대 납땜 공정, 탑재 공정 후에 행해지는 리플로우 공정에 있어서, 소정 블록 길이의 피가열 처리체로서의 회로기판을 연결한 연속체로서의 테이프 기판(200)에 대하여, 가열처리나 냉각처리가 행해진다. 또한, 테이프 기판(200)에 연결한 회로기판으로는 예컨대 도 9와 동일한 구성을 이용할 수 있다.
히트 블록(211)은 예컨대 금속 또는 세라믹 등으로 구성되어 있음과 동시에, 도시하지 않은 구동기구에 의해, 화살표(a, b) 방향으로 이동 가능하게 되어 있다. 히트 블록(211)은 테이프 기판(200)에 대하여 서서히 접근하여 예열을 공급함과 동시에, 테이프 기판(200)에 접촉하여 피크열을 공급하지만, 그 상세한 것은 후술한다.
냉각 블록(213)은 예컨대, 금속 또는 세라믹 등으로 구성되어 있음과 동시에, 도시하지 않은 구동기구에 의해, 화살표(c, d) 방향으로 이동 가능하게 되어 있다. 냉각 블록(213)은 테이프 기판(200)을 두께 방향의 상하에서 덮어 끼우는 단면 コ자 형상의 덮기 개재 구멍(214)을 갖고 있다. 덮기 개재 구멍(214)의 내면에는 냉각제 분사 구멍(215)이 다수 형성되어 있다.
도 12는 도 11의 리플로우 처리를 나타내는 측면도이다.
도 12에 있어서, 납땜 공정 및 탑재 공정을 끝낸 테이프 기판(200)이 리플로우 공정으로 진행하면, 도 12(a)에 나타내는 바와 같이, 히트 블록(211)이 점선으로 나타내는 초기위치로부터 화살표(a) 방향으로 일 단계 상승하여 테이프 기판(200)에 접근한다. 이 때, 히트 블록(211)은 테이프 기판(200)의 소정 블록 길이의 회로기판에 대하여, 소정 시간 접근하여 가열처리를 행한다. 이것에 의해, 회로기판에는 도 9와 동일한 예열①이 공급된다. 이 예열①은 도 10의 ①의 실선으로 나타내는 바와 같은 온도 구배로 할 수 있다.
히트 블록(211)에 의한 도 12(a)에서의 가열처리를 끝내면, 도 12(b)에 나타내는 바와 같이, 히트 블록(211)이 더욱 더 화살표(a) 방향으로 일 단계 상승하여 테이프 기판(200)에 접근하여, 상기와 마찬가지로, 회로기판에 대하여, 소정 시간의 가열처리를 행한다. 이것에 의해, 회로기판에는 도 9와 마찬가지의 예열②가 주어진다. 이 예열②는 도 10의 ②의 실선으로 나타내는 바와 같은 온도 구배로 할 수 있다.
히트 블록(211)에 의한 도 12(b)에서의 가열처리를 끝내면, 도 12(c)에 나타내는 바와 같이, 히트 블록(211)이 더욱 더 화살표(a) 방향으로 일 단계 상승하여 테이프 기판(200)에 접근하여, 상기와 마찬가지로, 회로기판에 대하여, 소정 시간 의 가열처리를 행한다. 이것에 의해, 회로기판에는 도 9와 같은 예열③이 공급된다. 이 예열③은 도 10의 ③의 실선으로 나타내는 바와 같은 온도 구배로 할 수 있다.
히트 블록(211)에 의한 도 12(c)에서의 가열처리를 끝내면, 도 12(d)에 나타내는 바와 같이, 히트 블록(211)이 더욱 더 화살표(a) 방향으로 일 단계 상승하여 테이프 기판(200)에 접촉하여, 상기와 마찬가지로, 회로기판에 대하여, 소정 시간의 가열처리를 행한다. 이것에 의해, 회로기판에는 도 9와 같은 피크열④가 공급된다. 이 피크열④는 도 10의 ④의 실선으로 나타내는 바와 같은 온도 구배로 할 수 있다. 여기서의 피크열④는 납땜 융점 + α이기 때문에, 납땜 페이스트가 용융하여, 회로기판상의 배선에 반도체 칩이 접합된다.
히트 블록(211)에 의한 도 12(d)에서의 가열처리를 끝내면, 도 12(e)에 나타내는 바와 같이, 히트 블록(211)이 화살표(b) 방향으로 하강하여 초기위치로 되돌아감과 동시에, 냉각 블록(213)이 도 12(a)에 나타내는 초기위치로부터 화살표(c) 방향으로 이동하여 덮기 개재 구멍(214)에 의해 테이프 기판(200)을 상하에서 덮도록 끼운다. 그리고, 덮기 개재 구멍(214)의 내면에 형성되어 있는 다수의 냉각제 분사 구멍(215)으로부터의 냉각제가 회로기판의 상하면에서 분사함으로써, 회로기판이 냉각된다.
이것에 의해, 회로기판은 도 9의 ⑤에 나타내는 바와 같이 냉각된다. 이 냉각⑤는 도 10의 ⑤의 실선으로 나타내는 바와 같은 온도 구배로 할 수 있다. 이와 같이, 회로기판이 냉각됨으로써, 반도체 칩이 배선을 통해 회로기판에 고정된다. 회로기판에로의 소정 시간의 냉각을 끝내면, 냉각 블록(213)이 도 12(e)의 상태에서 화살표(d) 방향으로 이동하여, 도 12(a)의 초기위치까지 되돌려진다.
이상과 같이 하여, 테이프 기판(200)의 소정 블록 길이의 회로기판에 예열, 피크열 및 냉각이 순차 주어짐으로써, 어떤 회로기판에 대한 리플로우 처리가 완료하면, 테이프 기판(200)이 회로기판의 소정 블록 길이분만 반송되어, 도 12(a)∼(e)와 같이, 예열, 피크열 및 냉각이 순차 주어짐으로써, 다음 회로기판에 대한 리플로우 처리가 행해진다.
또한, 어떠한 원인에 의해, 도 3에서 설명한 로더(21)에서 언로더(25) 사이의 라인이 정지하였을 때, 히트 블록(211)에 의한 가열처리 중인 경우에는 히트 블록(211)이 테이프 기판(200)으로부터 분리된다. 이것에 의해, 테이프 기판(200)에로의 필요 이상의 가열을 피할 수 있다.
한편, 라인의 정지가 복구한 경우에는 예열, 피크열 및 냉각이 다시 주어진다. 이 때, 테이프 기판(200)의 소정 블록 길이의 회로기판의 온도가 예컨대, 도 10의 점선으로 나타내는 바와 같이 ①∼④의 각각과 같이 저하하고 있는 경우에는 ①∼④의 각각에 따라서 히트 블록(211)을 서서히 상승시켜, 테이프 기판(200)의 소정 블록 길이의 회로기판의 온도를 도 5의 실선으로 나타내는 위치까지 상승시킬 수 있다. 따라서, 라인의 복구 후에 있어서는 제품에로의 손상을 주지 않고 리플로우 처리를 속행할 수 있다.
이와 같이, 상술한 제7 실시형태에서는 히트 블록(211)을 초기위치로부터 테이프 기판(200)의 소정 블록 길이의 회로기판으로 상승이동에 의해 서서히 접근시 켜 예열을 공급함과 동시에, 회로기판에 접촉시켜 피크열을 공급한 후, 하강시켜 초기위치로 되돌리고, 그 후, 냉각 블록(213)을 피크열이 공급된 회로기판에 초기위치로부터 수평 이동에 의해 접근시켜 회로기판을 냉각한 후, 초기위치로 되돌리도록 하였기 때문에, 종래와 같이 다수의 히터 영역을 필요로 하지 않기 때문에, 스페이스 절약화를 꾀할 수 있다.
또한, 히트 블록(211)을 초기위치로부터 테이프 기판(200)의 소정 블록 길이의 회로기판으로 상승이동에 의해 서서히 접근시켜 예열을 공급함과 동시에, 회로기판에 접촉시켜 피크열을 공급하도록 하고, 그 위에 냉각 블록(213)의 덮기 개재 구멍(214)에 의해 테이프 기판(200)을 상하에서 덮도록 끼움과 동시에, 덮기 개재 구멍(214)의 내면에 형성되어 있는 다수의 냉각제 분사 구멍(215)으로부터의 냉각제에 의해 회로기판을 냉각하도록 하였기 때문에, 회로기판에로의 가열효율이나 냉각효율이 높아지므로, 가열처리나 냉각처리에 요하는 시간을 단축할 수 있어, 에너지 절약화를 꾀할 수 있다.
또한, 어떠한 원인에 의해, 도 3에서 설명한 로더(21)에서 언로더(25) 사이의 라인이 정지한 경우, 히트 블록(211)을 테이프 기판(200)에서 분리할 수 있기 때문에, 회로기판에로의 필요 이상의 가열을 피할 수 있어, 제품에로의 손상을 용이하게 회피할 수 있다. 또한, 라인의 정지가 복구한 경우에는 예열, 피크열 및 냉각이 다시 주어지도록 하고 있기 때문에, 복구후의 가열처리나 냉각처리의 대기시간을 대폭으로 단축할 수 있다.
또한, 피크열이 공급된 회로기판을 냉각 블록(213)의 덮기 개재 구멍(214)의 다수의 냉각제 분사 구멍(215)으로부터의 냉각제에 의해 냉각하도록 하였기 때문에, 회로기판의 냉각효율을 높이는 수 있고, 냉각처리시간이 짧아지기 때문에, 특히 납땜 페이스트가 납을 함유하지 않은 경우이어도 열 산화를 용이하게 방지할 수 있다.
또한, 본 실시형태에서는 히트 블록(211)을 단계적으로 상승시켜 예열 및 피크열을 공급하도록 한 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 히트 블록(211)을 회로기판에 접촉시켜, 그 상태에서 히트 블록(211)으로부터 공급되는 열을 서서히 높여, 예열 및 피크열을 공급하도록 할 수도 있다.
또한, 본 실시형태에서는 히트 블록(211)을 단계적으로 상승시켜 예열을 공급하는 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 리니어하게 상승시켜 예열을 공급하도록 할 수도 있다.
또한, 본 실시형태에서는 히트 블록(211)을 테이프 기판(200)의 하면 측으로부터 상승 이동시키는 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 테이프 기판(200)의 상면 측으로부터 하강 이동시키도록 할 수도 있다.
또한, 본 실시형태에서는 냉각 블록(213)에 단면 コ자 형상의 다수의 냉각제 분사 구멍(215)을 갖는 평판 형상으로 함과 동시에, 테이프 기판(200)을 향해 면 측으로 냉각제 분사 구멍(215)을 형성하도록 할 수도 있다.
도 13, 도 14는 본 발명의 제8 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다.
도 13에 있어서, 예열을 공급하는 프리히트 블록(311∼313), 피크열을 공급 하는 본 히트 블록(314) 및 피크열이 공급된 피가열 처리체의 온도를 강하시키는 냉각 블록(315)이 설치되고, 납땜 공정, 탑재 공정 후에 행해지는 리플로우 공정에 있어서, 소정 블록 길이의 피가열 처리체로서의 회로기판(301)을 연결한 연속체로서의 테이프 기판(300)에 대하여, 가열처리나 냉각처리가 행해진다.
이들 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)은 예컨대, 금속 또는 세라믹 등으로 구성할 수 있다. 또한, 프리히트 블록(311∼313) 및 본 히트 블록(314)의 각각의 사이에는 예컨대, 2㎜ 정도의 공극을 형성할 수 있다. 이 공극에 의해, 프리히트 블록(311∼313) 및 본 히트 블록(314)의 각각의 사이에서의 직접적인 열의 전달을 회피시키는 것이 가능해짐과 동시에, 각각이 개별로 후술하는 바와 같이 이동시킬 수 있다.
또한, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)은 상하 이동을 행할 수 있도록 되어 있다. 요컨대, 테이프 기판(300)에 대하여 가열처리나 냉각처리를 행할 때, 도 13(b)에 나타내는 바와 같이, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 상승 이동하여, 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 접촉할 수 있도록 되어 있다. 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)의 상하 이동은 동시 또는 개별로 행하게 할 수 있다. 또한, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)을 상하 이동시키는 대신에, 테이프 기판(300)을 상하 이동시키도록 할 수도 있다.
여기서, 회로기판(301)에는 리플로우 공정전의 납땜 공정에서, 회로기판(301)의 배선(302) 상에 납땜 페이스트(304)가 도포되어 있다. 또한, 배선(302) 상에는 ACF 등의 접착제가 전사에 의해 도포되는 경우도 있다. 또한, 부호(303)는 절연막이다. 또한, 납땜 공정후의 탑재 공정에서, 회로기판(301) 상에 납땜 페이스트(303)를 통해 반도체 칩(305)이 탑재되어 있다.
그리고, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 대하여, 소정 시간 접촉하여 가열처리나 냉각처리를 끝내면, 하강 이동하여 테이프 기판(300)으로부터 분리되도록 되어 있다. 이러한 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)의 상하 이동과, 테이프 기판(300)의 화살표 방향으로의 반송에 의해, 회로기판(301)에 예열, 피크열 및 냉각이 순차 주어진다. 여기서, 프리히트 블록(311∼313)은 테이프 기판(300)에 대하여, 도 10의 ①∼③에 나타내는 바와 같은 예열을 공급하도록 되어 있다. 본 히트 블록(314)은 테이프 기판(300)에 대하여, 도 10의 ④에 나타내는 바와 같이, 납땜 융점 + α의 피크열을 공급하도록 되어 있다. 냉각 블록(315)은 도 10의 ⑤에 나타내는 바와 같이, 테이프 기판(300)의 온도를 강하시키도록 되어 있다.
다음에, 이러한 구성의 반도체 제조장치에 의한 제조방법에 관해서 설명한다.
도 13(a)에 있어서, 납땜 공정 및 탑재 공정을 끝낸 테이프 기판(300)의 회로기판(301)은 리플로우 공정으로 진행하면, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315) 상에 반송된다. 그리고, 납땜 공정 및 탑재 공정을 끝 낸 테이프 기판(300)의 회로기판(301)이 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315) 상에 반송되면, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 상승 이동하여, 테이프 기판(300)에 접촉한다. 이 때, 우선 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 대하여, 프리히트 블록(311)이 소정 시간 접촉하여 가열처리를 행한다. 이것에 의해, 회로기판(301)은 도 10의 ①의 실선으로 나타내는 예열이 공급된다.
여기서, 프리히트 블록(311)이 소정 시간만 회로기판(301)에 접촉하여 가열처리를 행하는 경우, 테이프 기판(300)의 하류 측의 회로기판(301)에는 프리히트 블록(312∼313), 본 히트 블록(314) 및 냉각 블록(315)이 접촉하여, 테이프 기판(300)의 하류 측의 회로기판(301)에서는 도 10의 ②∼⑤)의 실선으로 나타내는 예열, 피크열 및 냉각이 주어진다. 이 때문에, 테이프 기판(300)에 연결된 다수의 회로기판(301)에 대하여, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)에 의한 예열, 피크열 및 냉각처리를 일괄하여 행할 수 있어, 생산효율을 향상시킬 수 있다.
프리히트 블록(311)에 의한 소정 시간의 가열처리를 끝내면, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 테이프 기판(300)으로부터 분리된다. 이어서, 테이프 기판(300)이 도 13(a)의 화살표 방향으로 반송된다. 이 때의 반송 스트로크는 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 합쳐져 있다. 프리히트 블록(311)에 의해 가열처리를 끝낸 회로기판(301)이 프리히트 블록(312)의 위치에 도달하면, 테이프 기판(300)의 도 13(a)의 화살표 방향으 로의 반송이 정지되어, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 다시 상승한다. 이 때, 프리히트 블록(312)이 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 대하여, 소정 시간 접촉하여 가열처리를 행한다. 이것에 의해, 회로기판(301)에는 도 10의 ②로 나타내는 예열이 공급된다.
여기서, 프리히트 블록(312)이 소정 시간만 회로기판(301)에 접촉하여 가열처리를 행하는 경우, 테이프 기판(300)의 상류 측의 회로기판(301)에는 프리히트 블록(311)이 접촉하고, 테이프 기판(300)의 상류 측의 회로기판(301)에서는 도 10의 ①의 실선으로 나타내는 예열이 공급됨과 동시에, 테이프 기판(300)의 하류 측의 회로기판(301)에는 프리히트 블록(313), 본 히트 블록(314) 및 냉각 블록(315)이 접촉하고, 테이프 기판(300)의 하류 측의 회로기판(301)에서는 도 10의 ③∼⑤의 실선으로 나타내는 예열, 피크열 및 냉각이 주어진다.
프리히트 블록(312)에 의한 소정 시간의 가열처리를 끝내면, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 테이프 기판(300)으로부터 분리된다. 이어서, 테이프 기판(300)이 도 13(a)의 화살표 방향으로 반송된다. 프리히트 블록(312)에 의해 가열처리를 끝낸 회로기판(301)이 프리히트 블록(313)의 위치에 도달하면, 테이프 기판(300)의 도 13(a)의 화살표 방향으로의 반송이 정지되어, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 다시 상승한다. 이 때, 프리히트 블록(313)이 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 대하여, 소정 시간 접촉하여 가열처리를 행한다. 이것에 의해, 회로기판(301)에는 도 10의 ③의 실선으로 나타내는 예열이 공급된다.
여기서, 프리히트 블록(313)이 소정 시간만 회로기판(3010에 접촉하여 가열처리를 행하는 경우, 테이프 기판(300)의 상류 측의 회로기판(301)에는 프리히트 블록(311, 312)이 접촉하여, 테이프 기판(300)의 상류 측의 회로기판(301)에서는 도 10의 ① 및 ②의 실선으로 나타내는 예열이 공급됨과 동시에, 테이프 기판(300)의 하류 측의 회로기판(301)에는 본 히트 블록(314) 및 냉각 블록(315)이 접촉하여, 테이프 기판(300)의 하류 측의 회로기판(301)에서는 도 10의 ④ 및 ⑤의 실선으로 나타내는 피크열 및 냉각이 주어진다.
프리히트 블록(313)에 의한 소정 시간의 가열처리를 끝내면, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 테이프 기판(300)으로부터 분리된다. 이어서, 테이프 기판(300)이 도 13(a)의 화살표 방향으로 반송된다. 프리히트 블록(313)에 의해 가열처리를 끝낸 회로기판(300)이 본 히트 블록(314)의 위치에 도달하면, 테이프 기판(300)의 도 13(a)의 화살표 방향으로의 반송이 정지되어, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 다시 상승한다. 이 때, 본 히트 블록(314)이 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 대하여, 소정 시간 접촉하여 가열처리를 행한다. 이것에 의해, 회로기판(301)에는 도 10의 ④의 실선으로 나타내는 피크열이 공급됨으로써, 납땜 페이스트(304)가 용융하여, 회로기판(301) 상의 배선(302)에 반도체 칩(305)이 접합된다.
여기서, 본 히트 블록(314)이 소정 시간만 회로기판(301)에 접촉하여 가열처리를 행하는 경우, 테이프 기판(300)의 상류 측의 회로기판(3010에는 프리히트 블 록(311∼313)이 접촉하여, 테이프 기판(300)의 상류 측의 회로기판(301)에서는 도 10의 ①∼③의 실선으로 나타내는 예열이 공급됨과 동시에, 테이프 기판(300)의 하류 측의 회로기판(301)에는 냉각 블록(315)이 접촉하여, 테이프 기판(300)의 하류 측의 회로기판(301)에서는 도 10의 ⑤의 실선으로 나타내는 냉각이 주어진다.
본 히트 블록(314)에 의한 소정 시간의 가열처리를 끝내면, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 테이프 기판(300)으로부터 분리된다. 이어서, 테이프 기판(300)이 도 13(a)의 화살표 방향으로 반송된다. 본 히트 블록(314)에 의해 가열처리를 끝낸 회로기판(301)이 냉각 블록(315)의 위치에 도달하면, 테이프 기판(300)의 도 13(a)의 화살표 방향으로의 반송이 정지되어, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 다시 상승한다. 이 때, 냉각 블록(315)이 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 대하여, 소정 시간 접촉하여 냉각처리를 행한다. 이것에 의해, 회로기판(3010은 도 10의 ⑤의 실선으로 나타내는 바와 같이 온도가 강하됨으로써, 반도체 칩(305)이 배선(302)을 통해 회로기판(301)과 고정된다.
여기서, 냉각 블록(315)이 소정 시간만 회로기판(301)에 접촉하여 온도강하처리를 행하는 경우, 테이프 기판(300)의 상류 측의 회로기판(301)에는 프리히트 블록(311∼313) 및 본 히트 블록(314)이 접촉하여, 테이프 기판(300)의 상류 측의 회로기판(301)에서는 도 10의 ①∼④의 실선으로 나타내는 예열 및 피크열이 공급된다.
이상과 같이 하여, 테이프 기판(300)의 도 13(a)의 화살표 방향으로의 반송 에 의해, 소정 블록 길이의 회로기판(301)에 예열, 피크열 및 냉각을 순차 주어짐으로써, 회로기판(301)에 대한 리플로우 공정이 완료한다.
또한, 어떠한 원인에 의해, 도 3에서 설명한 로더(21)에서 언로더(25) 사이의 라인이 정지한 경우, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)은 테이프 기판(300)의 온도가 품질에 영향을 미치지 않는 레벨로 유지되는 위치까지 테이프 기판(300)으로부터 분리된다. 이것에 의해, 테이프 기판(300)에로의 필요 이상의 가열을 피할 수 있다.
한편, 라인의 정지가 복구한 경우에는 예열, 피크열 및 냉각이 다시 주어진다. 이 때, 테이프 기판(300)의 소정 블록 길이의 회로기판(301)의 온도가 예컨대 도 10의 점선으로 나타내는 바와 같이 저하하고 있는 경우에는 도 14에 나타내는 바와 같이, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)을 서서히 상승시킴으로써, 테이프 기판(300)의 소정 블록 길이의 회로기판(301)의 온도를 도 10의 실선으로 나타내는 위치까지 상승시킬 수 있다. 따라서, 라인의 복구 후에 있어서는 제품에의 손상을 주지 않고서, 리플로우 처리를 속행할 수 있다. 또한, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)을 서서히 상승시키는 대신에, 회로기판(300)을 서서히 하강시키도록 할 수도 있다.
또한, 라인의 정지가 복구한 경우에는, 우선 프리히트 블록(311∼313) 만을 상승시켜 회로기판(301)에 대하여 소정의 예열을 공급한 후, 본 히트 블록(314)을 상승시켜 예열이 공급된 회로기판(301)에 대하여, 피크열을 공급하도록 할 수도 있다. 이 경우, 본 히트 블록(314) 상의 회로기판(301)을 예컨대 프리히트 블록(313) 상으로 되돌림으로써, 본 히트 블록(314)에 의한 피크열의 공급이 도중까지의 회로기판(301)에 대하여도 소정의 예열을 공급할 수 있다.
이와 같이, 상술한 제8 실시형태에서는 테이프 기판(300)의 소정 블록 길이의 회로기판(301)에 프리히트 블록(311∼313)이 접촉하여 ①∼③의 예열을 공급하고, ③의 예열이 공급된 회로기판(301)에 본 히트 블록(314)이 접촉하여 ④의 피크열을 공급하여, 피크열이 공급된 회로기판(301)에 냉각 블록(315)이 접촉하여 회로기판(301)의 온도를 강하시키도록 하였다.
이와 같이, 테이프 기판(300)으로의 가열처리나 냉각처리가 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)의 접촉에 의해 행해짐으로써, 테이프 기판(300)에로의 가열효율이나 냉각효율이 높아져서, 가열처리나 냉각처리에 요하는 시간을 단축할 수 있으므로, 생산성을 높일 수 있다. 또한, 종래의 열풍 순환 방식과 같이 열풍 순환을 위한 기구를·필요로 하지 않을 뿐만 아니라, 종래의 램프 가열 방식이나 원적외선 방식과 같이 국소 가열을 행하는 방식에서의 차광구조가 불필요하기 때문에, 장치의 대형화를 초래하지도 않게 된다. 또한, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)에 의한 가열처리나 냉각처리는 개별로 행할 수 있기 때문에, 블록 길이에 일치한 처리시간의 대응도 용이하게 행할 수 있을 뿐만 아니라, 프리히트 블록(311∼313) 사이에서의 열의 이동이 없기 때문에, 프리히트 블록(311∼313) 사이에서의 경계온도를 클리어 하게 유지하는 것도 용이하게 행할 수 있어, 제품의 품질관리를 용이하게 행할 수 있다.
또한, 어떠한 원인에 의해서, 도 3에서 설명한 로더(21)에서 언로더(25) 사 이의 라인이 정지한 경우, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 테이프 기판(300)으로부터 분리되기 때문에, 테이프 기판(300)으로의 필요 이상의 가열을 피할 수 있어, 제품에로의 손상을 용이하게 회피할 수 있다. 또한, 라인의 정지가 복구한 경우에는 예열, 피크열 및 냉각이 다시 주어지도록 하고 있기 때문에, 복구후의 가열처리나 냉각처리의 대기시간을 대폭으로 단축할 수 있다.
또한, 피크열이 주어진 회로기판(301)에 냉각 블록(315)이 접촉하여 회로기판(301)을 냉각하도록 하였기 때문에, 회로기판(301)의 냉각효율을 높일 수 있어, 냉각처리시간이 짧아지기 때문에, 특히 납땜 페이스트(214)가 납을 함유하지 않는 경우이어도 열 산화를 용이하게 방지할 수 있다.
또한, 제8 실시형태에서는 프리히트 블록(311∼313)을 3개로 한 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 2개 이하 또는 4개 이상이어도 된다. 덧붙여서 말하면, 프리히트 블록(311∼313)이 1개인 경우에는 프리히트 블록(311∼313)을 서서히 테이프 기판(300)에 가까이 함으로써, 도 10의 ①∼③에 나타내는 예열을 서서히 줄 수 있다. 또한, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)의 상하 이동에 있어서는 동시에 행해도 되고, 개별로 행할 수도 있다). 또한, 프리히트 블록(311∼313)과 본 히트 블록(314)을 합쳐서 1개로 구성하는 것도 가능하고, 이 경우에는 1개의 히트 블록을 서서히 테이프 기판(300)에 가까이 하거나, 접촉시킴으로써, 도 10의 ①∼③의 실선으로 나타내는 예열과 도 10의 ④의 실선으로 나타내는 피크열을 공급할 수 있다.
또한, 제8 실시형태에서는 리플로우 처리에 있어서, 테이프 기판(300)이 회로기판(301)의 소정 블록 길이에 합쳐서 반송할 때에, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)을 상하 이동시키는 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)을 상승시켜, 테이프 기판(300)에 접촉시킨 채로, 테이프 기판(300)을 반송하도록 해도 된다.
또한, 냉각 블록(315)에는 내부에 중공 배관을 설치하도록 해도 되고, 이 배관 내에 기체 또는 액체를 유동시키면서 냉각을 행하도록 해도 된다. 이것에 의해, 냉각 블록(315)의 외형을 변화시키지 않고, 냉각 블록(315)을 강제 냉각하는 것이 가능해져, 냉각효율을 향상시킬 수 있다. 또한, 냉각 블록(315)에 형성된 배관 내에 유동하는 기체로는 예컨대, 공기, 산소, 질소, 이산화탄소, 헬륨 또는 플루오로카본을 사용할 수 있고, 냉각 블록(315)에 형성된 배관 내에 유동하는 액체로는 예컨대, 물 또는 기름 등을 사용할 수 있다. 또한, 냉각 블록(315)에 형성된 배관 안을 감압하도록 해도 되고, 이것에 의해, 냉각효율을 보다 일층 향상시킬 수 있다.
도 15는 본 발명의 제9 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다.
도 15(a)에 있어서, 도 13의 구성에다가, 예열 공급의 보조를 행하는 핫 에어 블로 블록(316)이 설치되어 있다. 이 핫 에어 블로 블록(316)은 본 히트 블록(315)의 위쪽에 위치함과 동시에, 도시하지 않은 구동기구에 의해 상하 이동을 행하도록 되어 있다. 또한, 이 핫 에어 블로 블록(316)은 라인의 정지가 복구하였을 때, 하강 이동하여 테이프 기판(300)에 가까워져서, 본 히트 블록(315) 상의 회로기판(301)에 대하여 소정 예열을 공급하도록 되어 있다.
다음에, 이러한 구성의 반도체 제조장치에 의한 제조방법에 관해서 설명한다.
우선, 납땜 공정 및 탑재 공정을 끝낸 테이프 기판(300)의 회로기판(301)이 리플로우 공정으로 진행하면, 도 13과 같이, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 상승 이동하여 테이프 기판(300)에 접촉하여, 리플로우 처리를 행한다.
이 때, 상술한 바와 같이, 어떠한 원인에 의해, 도 3에서 설명한 로더(21)에서 언로더(25) 사이의 라인이 정지한 경우, 도 15(b)에 나타내는 바와 같이, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)은 도시하지 않은 구동기구에 의해 테이프 기판(300)의 온도가 품질에 영향을 미치지 않는 레벨로 유지되는 위치까지 테이프 기판(300)으로부터 분리된다. 이 때, 핫 에어 블로 블록(316)이 본 히트 블록(315)의 위쪽으로부터 도시하지 않은 구동기구에 의해 하강 이동하여, 테이프 기판(300)에 가까워진다.
그리고, 라인의 정지가 복구한 경우에는 핫 에어 블로 블록(316)으로부터의 핫 에어가 회로기판(301)에 공급된다. 이 때, 본 히트 블록(314) 상의 회로기판(301)의 온도가 도 10의 ④에 있어서의 점선과 같이 저하하고 있는 경우, 회로기판(301)에 대하여, 도 10의 ③에 있어서의 실선까지의 예열이 공급된다.
본 히트 블록(315) 상의 회로기판(301)으로 예열이 공급되면, 핫 에어 블로 블록(316)이 도 15(c)에 나타내는 바와 같이, 도시하지 않은 구동기구에 의해 상승 이동하여 테이프 기판(300)으로부터 분리된다. 한편, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)이 상승 이동하여 테이프 기판(300)에 접촉하여, 상술한 통상의 가열처리 및 냉각처리를 속행한다. 따라서, 라인의 복구 후에 있어서는 제품에로의 손상을 주지 않고서, 리플로우 처리를 속행할 수 있다.
이와 같이, 상술한 제9 실시형태에서는 어떠한 원인에 의해, 도 3에서 설명한 로더(21)로부터 언로더(25) 사이의 라인이 정지한 경우, 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)을 도시하지 않은 구동기구에 의해 테이프 기판(300)의 온도가 품질에 영향을 미치지 않는 레벨로 유지되는 위치까지 테이프 기판(300)으로부터 분리됨과 동시에, 핫 에어 블로 블록(316)을 본 히트 블록(315)의 위쪽으로부터 도시하지 않은 구동기구에 의해 하강 이동하여 테이프 기판(300)에 가까이 하여, 라인의 정지가 복구하였을 때, 핫 에어 블로 블록(316)으로부터의 핫 에어에 의한 예열을 회로기판(301)에 공급하도록 하였기 때문에, 라인 정지 시에 있어서의 제품의 손상을 확실히 회피할 수 있고, 더불어 복구후의 통상 운전이 행해지기까지의 대기시간을 대폭으로 단축할 수 있음과 동시에, 예열이 주어지는 회로기판(301)에 대해서의 본 히트 블록(314)에 의한 열의 영향을 회피할 수 있다.
또한, 상술한 제9 실시형태에서는 프리히트 블록(311∼313), 본 히트 블록(314) 및 냉각 블록(315)을 테이프 기판(300)의 하면 측에서 상승 이동시키는 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 테이프 기판(300)의 상면 측에서 하강 이동시키도록 할 수도 있다. 이 경우, 핫 에어 블로 블록(316)은 테이프 기판(300)의 하면 측에서 상승 이동시키도록 할 수 있다.
도 16은 본 발명의 제10 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다.
도 16(a)에 있어서, 예열을 공급하는 프리히트 블록(412), 피크열을 공급하는 본 히트 블록(413) 및 피크열이 공급된 피가열 처리체의 온도를 강하시키는 냉각 블록(414)이 설치되고, 프리히트 블록(412)의 전 단계에는 프리히트 블록(412)에 의한 가열처리전의 테이프 기판(400)에로의 열 전달을 회피시키는 냉각 블록(411)이 배치되어 있다. 또한, 도 16(a)의 예에서는 설명 편의상, 프리히트 블록(412)을 1개로 하고 있다.
이러한 구성에서는 테이프 기판(400)의 소정 블록 길이의 회로기판에 프리히트 블록(412)이 접촉하여, 도 10에서 설명한 바와 같이 ①∼③의 예열이 공급될 때, ①의 예열이 공급되기 전의 테이프 기판(400)의 소정 블록 길이의 회로기판으로는 냉각 블록(411)이 접촉한다. 여기서, 냉각 블록(411)은 ①의 예열이 공급되기 전의 테이프 기판(400)을 상온 정도까지 냉각하는 것이기 때문에, 프리히트 블록(412)에 의한 가열처리전의 테이프 기판(400)의 온도상승이 회피된다.
이와 같이, 도 16(a)의 실시형태에서는 도 10의 ①의 예열이 공급되기 전의 테이프 기판(400)의 소정 블록 길이의 회로기판으로는 냉각 블록(411)이 접촉하여 상온 정도까지 냉각하기 때문에, 프리히트 블록(412)에 의한 가열처리전의 테이프 기판(400)의 온도 상승을 회피할 수 있으므로, 제품의 품질관리를 용이하게 행할 수 있다.
한편, 도 16(b)에 있어서, 예열을 공급하는 프리히트 블록(512), 피크열을 공급하는 본 히트 블록(514) 및 피크열이 공급된 피가열 처리체의 온도를 강하시키는 냉각 블록(515)이 설치되고, 프리히트 블록(512)의 전 단계에는 프리히트 블록(512)에 의한 가열처리전의 테이프 기판(500)으로의 열 전달을 회피시키는 냉각 블록(511)이 배치되며, 프리히트 블록(512)과 본 히트 블록(514) 사이에는 본 히트 블록(514)에 의한 가열처리전의 테이프 기판(500)으로의 열 전달을 회피시키는 냉각 블록(513)이 배치되어 있다. 또한, 도 16(b)의 예에서는 설명 편의상, 프리히트 블록(512)을 1개로 하고 있다.
이러한 구성에서는 테이프 기판(500)의 소정 블록 길이의 회로기판에 본 히트 블록(514)이 접촉하여 피크열이 공급될 때, 피크열이 주어지기 전의 테이프 기판(500)의 소정 블록 길이의 회로기판으로는 냉각 블록(513)이 접촉하여 냉각하기 때문에, 본 히트 블록(514)에 의한 가열처리전의 테이프 기판(500)의 온도상승이 회피된다.
이와 같이, 도 16(b)의 실시형태에서는 피크열이 주어지기 전의 테이프 기판(500)의 소정 블록 길이의 회로기판으로는 냉각 블록(513)이 접촉하여 냉각하기 때문에, 본 히트 블록(514)에 의한 가열처리전의 테이프 기판(500)의 온도상승을 회피할 수 있으므로, 제품의 품질관리를 용이하게 할 수 있다.
또한, 제10 실시형태에서는 프리히트 블록(512)을 1개로 한 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 2개 이하 또는 4개 이상이어도 되고, 프리히트 블록(512)이 다수인 경우에는 각각의 사이에 냉각 블록을 배치시키도록 함으로써, 예열을 공급할 때에 후속의 테이프 기판(500)의 온도상승을 회피할 수 있으므로, 제품의 품질관리를 더욱 용이하게 행할 수 있다.
도 17은 본 발명의 제11 실시형태에 관한 전자 디바이스 제조장치의 개략 구성을 나타내는 사시도이다.
도 17에 있어서, 테이프 기판(601)에는 긴 쪽 방향을 따라 회로 블록(603)이 연속하도록 배치되고, 각 회로 블록(603)에는 전자부품 탑재영역이 형성되어 있다. 또한, 테이프 기판(601)의 양측에는 테이프 기판(601)을 반송하기 위한 반송 구멍(602)이 소정 피치로 형성되어 있다. 또한, 테이프 기판(601)의 재질로는 예컨대, 폴리이미드 등을 사용할 수 있다. 또한, 각 회로 블록(603) 상에 탑재되는 전자부품으로는 예컨대, 반도체 칩, 칩 콘덴서, 저항 소자, 코일 또는 커넥터 등을 들 수 있다.
한편, 테이프 기판(601)의 리플로우 영역에는 테이프 기판(601)의 반송 방향을 따라, 히트 블록(611∼614)이 소정 간격을 두고서 나란히 배치되어 있다. 또한, 히트 블록(613) 상에는 돌기부(617)가 하향으로 형성된 누름판(616)이 배치되고, 히트 블록(611∼614) 옆에는 셔터판(615a, 615b)이 배치되어 있다.
여기서, 히트 블록(611, 612)의 온도는 납땜 융점보다 작은 범위로 순차 높아지도록 설정하고, 히트 블록(613)의 온도는 납땜 융점 이상으로 설정하며, 히트 블록(614)의 온도는 히트 블록(611, 612)의 온도보다 작아지도록 설정할 수 있다. 또한, 히트 블록(611∼614) 및 누름판(616)은 독립하여 상하 이동 가능하게 됨과 동시에, 셔터판(615a, 615b)은 테이프 기판(601)의 짧은 쪽 방향으로 수평 이동 가능하게 되고, 또한 히트 블록(611∼614), 셔터판(615a, 615b) 및 누름판(616)은 테이프 기판(601)의 반송 방향을 따라 일체적으로 슬라이드 가능해지도록 지지되어 있다. 또한, 누름판(6160에 형성된 돌기부(617)의 간격은 회로 블록(603)의 길이에 대응하도록 설정할 수 있다.
또한, 히트 블록(611∼614) 및 셔터판(615a, 615b)의 재질로는 예컨대, 금속, 금속 화합물 또는 합금을 포함하는 부재, 또는 세라믹을 사용할 수 있고, 히트 블록(611∼614)의 재질로서, 예컨대 철이나 스테인리스 등을 사용함으로써, 히트 블록(611∼614)의 열팽창을 억제하는 것을 가능하게 하여, 테이프 기판(601)을 히트 블록(611∼614) 상에 정밀도 양호하게 반송하는 것이 가능해진다.
또한, 각 히트 블록(611∼614)의 길이는 다수의 회로 블록(603) 분의 길이에 대응하도록 설정할 수 있고, 셔터판(615a, 615b)의 크기는 4개분의 히트 블록(611∼614)의 크기에 히트 블록(611∼614) 사이의 공극의 크기를 가한 값으로 설정할 수 있고, 누름판(616)의 크기는 히트 블록(613)의 크기에 대응하도록 설정할 수 있다. 또한, 각 히트 블록(611∼614)의 길이는 반드시 1개의 회로 블록(603)의 길이의 정수배로 설정할 필요는 없고, 나머지가 생기도록 해도 된다.
또한, 히트 블록(611∼614)의 형상은 적어도 테이프 기판(601)의 접촉면이 평탄해지도록 설정할 수 있고, 예컨대 히트 블록(611∼614)을 플레이트 형상으로 구성할 수 있다.
도 18은 도 17의 리플로우 처리를 나타내는 측면도, 도 19는 도 17의 리플로우 처리를 나타내는 순서도이다.
도 18(a)에 있어서, 예컨대 도 3의 납땜 도포 영역(22)및 탑재 영역(23)에서, 납땜 페이스트 인쇄 및 전자부품의 탑재 처리가 행해진 테이프 기판(601)은 히트 블록(611∼614) 상에 반송된다(도 19의 단계(S1)). 또한, 히트 블록(611∼614) 상에서 테이프 기판(601)을 반송하는 경우, 테이프 기판(601)을 히트 블록(611∼614)에 접촉시킨 채로 반송할 수 있다. 이것에 의해, 히트 블록(611∼614)을 테이프 기판(601)에 접촉시켜 테이프 기판(601)을 가열할 때에, 히트 블록(611∼614)의 이동동작을 생략하는 것이 가능해져, 리플로우 처리의 택트 타임을 단축하는 것이 가능해진다. 여기서, 히트 블록(611∼614)을 플레이트 형상으로 구성함으로써, 테이프 기판(601)을 히트 블록(611∼614) 상에 접촉시킨 채로, 테이프 기판(601)을 원활하게 반송하는 것이 가능해진다.
다음에, 도 18(b)에 나타내는 바와 같이, 납땜 페이스트 인쇄 및 전자부품의 탑재 처리가 행해진 테이프 기판(601)이 히트 블록(611∼614) 상에 반송되면, 테이프 기판(601)의 반송이 소정 시간만 정지되어(도 19의 단계(S2, S4)), 각 히트 블록(611∼614)에 의한 테이프 기판(601)의 가열이 행해진다. 여기서, 히트 블록(611∼614)은 테이프 기판(601)의 반송 방향을 따라 나란히 배치되어, 히트 블록(611, 612)의 온도는 납땜 융점보다 작은 범위로 순차 높아지도록 설정되고, 히트 블록(613)의 온도는 납땜 융점 이상으로 설정되고, 히트 블록(614)의 온도는 히트 블록(611, 612)의 온도보다 작게 되도록 설정되어 있다.
이 때문에, 히트 블록(611, 612) 상의 회로 블록(603)에서는 예비가열을 행하고, 히트 블록(613) 상의 회로 블록(603)에서는 본 가열을 행하며, 히트 블록(614) 상의 회로 블록(603)에서는 냉각을 행하는 것이 가능해지고, 테이프 기판(601) 상의 다른 회로 블록(603)에 대하여, 예비 가열, 본 가열 및 냉각을 일괄하여 행하는 것이 가능해진다.
여기서, 테이프 기판(601)이 히트 블록(611∼614) 상에 정지되면, 누름판(616)이 히트 블록(613) 상에 하강하여, 돌기부(617)를 통해 히트 블록(613) 상의 회로 블록(603)을 눌러 부착할 수 있다. 이것에 의해, 테이프 기판(601)이 미역 형상으로 변형하고 있는 경우에 있어서도 테이프 기판(601)에 열을 균일하게 전하는 것이 가능해져, 납땜 용융처리를 안정하게 행하는 것이 가능해진다. 또한, 돌기부(617)의 간격을 회로 블록(603)의 길이 대응시킴으로써, 회로 블록(603)의 경계에서 회로 블록(603)을 눌러 부착할 수 있어서, 회로 블록(603) 상에 배치된 전자부품에 기계적 손상이 가해지는 것을 방지할 수 있다.
그리고, 테이프 기판(601)의 반송을 정지하고 나서 소정 시간만 경과하면, 테이프 기판(601)이 소정 길이만 반송되어, 테이프 기판(601) 상의 특정한 회로 블록(603)을 각 히트 블록(611∼614) 상에서 순차 정지시킴으로써, 테이프 기판(601) 상의 특정한 회로 블록(603)의 예비가열, 본 가열 및 냉각을 연속하여 행하는 것이 가능해진다. 이 때문에, 테이프 기판(601) 상의 특정한 회로 블록(603)의 온도를 단계적으로 상승시키는 것이 가능해져, 회로 블록(603)에 가해지는 열적 손상을 억제하면서, 리플로우 처리를 행하는 것이 가능해짐과 동시에, 납땜 용융된 회로 블 록(603)의 온도를 빠르게 강하시키는 것이 가능해져, 납땜의 열 산화를 억제하여, 제품 품질을 향상시키는 것이 가능해진다.
또한, 테이프 기판(601) 상의 특정한 회로 블록(603)을 각 히트 블록(611∼614) 상에 순차 접촉시킴으로써, 경계의 온도차를 클리어 하게 유지하면서, 회로 블록(603)의 온도의 입상 및 입하를 신속화하여, 회로 블록(603)을 설정온도로 빠르게 이행시키는 것이 가능해져, 리플로우 처리를 효율 좋게 행하는 것이 가능해진다.
이 때문에, 도 3에 나타내는 바와 같이, 동일한 테이프 기판(601) 상에서, 납땜 도포 처리 및 탑재 처리의 후에 리플로우 처리를 연속하여 행하는 경우에 있어서도, 리플로우 처리에서 율속되어 납땜 도포 처리 및 탑재 처리가 지체되어, 제조 효율이 오히려 열화하는 것을 방지하는 것이 가능해진다.
즉, 납땜 도포 영역(22) 및 탑재 영역(23)의 회로 블록(603)의 납땜 도포 처리 및 탑재 처리가 종료하고 있는 경우에 있어서도, 리플로우 영역(24)의 회로 블록(603)의 리플로우 처리가 종료하지 않는 경우, 리플로우 영역(24)의 회로 블록(603)의 리플로우 처리가 종료할 때까지, 테이프 기판(601)을 반송할 수 없다. 이 때문에, 납땜 도포 처리 및 탑재 처리에 비하여, 리플로우 처리에 시간이 걸리는 경우, 리플로우 영역(24)의 회로 블록(603)의 리플로우 처리가 종료할 때까지, 납땜 도포 영역(22) 및 탑재 영역(23)의 회로 블록(603)의 납땜 도포 처리 및 탑재 처리를 각각 대기시키는 필요가 생기고, 납땜 도포 영역(22) 및 탑재 영역(23)의 가동 효율이 저하하여, 제조 효율이 도리어 열화하게 된다.
여기서, 히트 블록(611∼614) 상에 테이프 기판(601)을 접촉시킴으로써, 테이프 기판(601)을 설정온도로 빠르게 이행시키는 것이 가능해져, 리플로우 처리를 신속화시키는 것이 가능해진다. 이 때문에, 납땜 도포 처리, 탑재 처리 및 리플로우 처리를 일괄하여 행하는 경우에 있어서도, 리플로우 처리로 율속되어, 도 3의 납땜 도포 영역(22) 및 탑재 영역(23)의 가동효율이 저하하는 것을 방지할 수 있어서, 생산 효율을 향상시키는 것이 가능해진다.
또한, 테이프 기판(601)의 반송 방향을 따라 다수의 히트 블록(611∼614)을 나란히 배치함으로써, 리플로우 처리에 걸리는 시간을 증대시키지 않고, 회로 블록(603)의 온도를 단계적으로 상승시키는 것이 가능해져, 열적 손상을 억제하면서, 리플로우 처리를 행하는 것이 가능해진다.
이 때문에, 납땜 도포 처리, 탑재 처리 및 리플로우 처리를 일괄하여 행하는 경우에 있어서도, 리플로우 처리로 율속되는 것을 방지하면서, 리플로우 처리에 있어서의 온도 프로파일의 최적화를 꾀하는 것이 가능해져, 제품품질을 열화시키는 일없이, 생산효율을 향상시키는 것이 가능해진다.
여기서, 1회의 반송 택트로 반송되는 테이프 기판(601)의 길이는 예컨대, 도 3의 납땜 도포 영역(22)에 있어서, 1회의 반송 택트에서 도포되는 납땜 도포 영역의 길이에 대응시킬 수 있다. 그리고, 1회의 반송 택트에서 도포되는 납땜 도포 영역의 길이는 1개분의 회로 블록(603)의 길이의 정수배로 설정할 수 있다.
그리고, 도 3의 납땜 도포 영역(22)에 있어서, 다수의 회로 블록(603)에 관해서 1회의 반송 택트로 일괄하여 납땜 도포를 행함으로써, 다수의 회로 블록(603) 에 대해 일괄적으로 리플로우 처리를 단계적으로 행할 수 있어서, 제품 품질을 열화시키지 않고서 생산효율을 향상시키는 것이 가능해진다.
또한, 1회의 반송 택트로 도포되는 납땜 도포 영역의 길이와, 각 히트 블록(611∼614)의 길이는 반드시 일치시킬 필요는 없고, 1회의 반송 택트로 도포되는 납땜 도포 영역의 길이보다 히트 블록(611∼614)의 길이를 길게 하도록 해도 된다. 이것에 의해, 테이프 기판(601)의 회로 블록(603)의 길이가 변경된 경우에 있어서도 히트 블록(611∼614)을 교환하지 않고서, 특정한 회로 블록(603)을 모든 히트 블록(611∼614) 상에서 소정 시간 이상 가열하면서, 테이프 기판(601)을 반송할 수 있고, 제품품질의 열화를 억제하면서, 생산효율을 향상시키는 것이 가능해진다.
예컨대, 1회의 반송 택트로 도포되는 납땜 도포 영역의 길이의 최대값은 예컨대 320㎜, 각 히트 블록(611∼614)의 길이는 예컨대 361㎜로 설정할 수 있다. 그리고, 도 17의 반송 구멍(602)의 1 피치는 예컨대 4.75㎜, 1개분의 회로 블록(603)의 길이는 예컨대 반송 구멍(602)의 6∼15 피치분의 길이의 범위에서 변경 가능한 것으로 한다. 이 경우, 1회의 반송 택트로 도포되는 납땜 도포 영역의 길이는 최대값 = 320㎜를 넘지 않은 범위에서, 회로 블록(603)의 개수가 가장 많아지도록 설정할 수 있다. 예컨대, 1개분의 회로 블록(603)의 반송 구멍(602)의 8 피치분의 길이로 하면, 1개분의 회로 블록(603)의 길이는 4.75 ×8 = 38㎜로 되고, 1회의 반송 택트로 도포되는 납땜 도포 영역의 길이는 8개분의 회로 블록(603)의 길이 = 304㎜ ≤320㎜로 할 수 있다. 이 때문에, 1회의 반송 택트로 반송되는 테이프 기판(601)의 길이 = 304㎜로 설정할 수 있다.
또한, 1회의 반송 택트로 도포되는 납땜 도포 영역의 길이보다 각 히트 블록(611∼614)의 길이를 길게 하고, 1회의 반송 택트로 반송되는 테이프 기판(601)의 길이를 납땜 도포 영역의 길이로 설정하면, 동일한 회로 블록(603)의 적어도 일부가 동일한 히트 블록(611∼614) 상에서 다수 회 정지되어, 가열시간이 길어지는 부분이 발생한다. 이 때문에, 가열시간에 마진을 갖게 되도록 히트 블록(611∼614)의 온도 및 택트 시간을 설정함으로써, 리플로우 처리시의 품질을 유지하는 것이 가능해진다.
또한, 히트 블록(611∼614)을 소정간격만큼 거리를 두고서 배치함으로써, 히트 블록(611∼614) 사이의 경계온도를 클리어 하게 유지하는 것이 가능해져, 회로 블록(603)의 모든 영역에 걸쳐 설정온도로 균일하게 유지하는 것을 가능하게 하여, 리플로우 처리 시에 있어서의 제품품질을 일정하게 유지하는 것이 가능해진다.
또한, 히트 블록(611∼614)을 소정간격만큼 거리를 두고서 배치하는 경우, 히트 블록(611∼614) 사이의 공극에 테플론(등록상표) 등의 절연성 수지를 형성하도록 해도 되고, 이것에 의해, 히트 블록(611∼614) 사이의 열전도를 보다 일층 저하시키는 것이 가능해진다.
다음에, 도 18(c)에 나타내는 바와 같이, 예컨대 도 3의 납땜 도포 영역(22) 또는 탑재 영역(23) 등에서 트러블이 발생한 경우(도 19의 단계(S3)), 히트 블록(611∼614)의 위치를 강하시킨다(도 19의 단계(S5)). 그리고, 셔터판(615a, 615b)이 히트 블록(611∼614) 상에 오도록, 셔터판(615a, 615b)을 수평 이동시켜, 테이프 기판(601)의 상하에 셔터판(615a, 615b)을 삽입한다(도 19의 단계(S6)).
이것에 의해, 예컨대, 도 3의 납땜 도포 영역(22) 또는 탑재 영역(23) 등에서 트러블이 발생하였기 때문에, 테이프 기판(601)의 반송이 장시간 정지한 채로 된 경우에 있어서도, 테이프 기판(601)의 가열상태가 필요 이상으로 오래 끄는 것을 방지하는 것이 가능해져, 납땜의 열 산화나 접촉 불량 등을 저감하는 것이 가능해진다.
또한, 테이프 기판(601)의 상하에 셔터판(615a, 615b)을 삽입함으로써, 테이프 기판(601)의 상하의 온도분포를 균일화하는 것이 가능해져, 테이프 기판(601)이 미역 형상으로 변형하는 것을 방지하는 것이 가능해진다.
다음에, 도 18(d)∼도 18(f)에 나타내는 바와 같이, 도 3의 납땜 도포 영역(22) 또는 탑재 영역(23) 등에서 발생한 트러블이 해제되면(도 19의 단계(S7)),셔터판(615a, 615b)을 빼낸다(도 19의 단계(S8)). 그리고, 히트 블록(611∼614)의 위치를 단계적으로 상승시키면서(도 19의 단계(S9)), 히트 블록(611∼614)을 테이프 기판(6010에 접촉시킨다.
이것에 의해, 히트 블록(611∼614)이 테이프 기판(601)으로부터 장시간 분리된 상태가 계속되었기 때문에, 히트 블록(611∼614) 상의 테이프 기판(601)이 냉각된 경우에 있어서도, 테이프 기판(601)의 반송을 정지한 채로, 각 히트 블록(611∼614) 상의 회로 블록(603)의 온도를 각각 단계적으로 상승시키는 것이 가능해진다.
이 때문에, 각 히트 블록(611∼614) 상의 회로 블록(603)의 온도를 단계적으로 상승시키기 위해, 테이프 기판(601)을 역방향으로 감아 되돌려, 테이프 기판(601)의 반송을 다시 할 필요가 없어져, 반송계를 복잡화하지 않고서, 리플로우 처리를 재개시키는 것이 가능해진다.
또한, 상술한 실시형태에서는 테이프 기판(601)을 가열상태로부터 회피시키는 경우, 히트 블록(611∼614) 전체를 테이프 기판(601)으로부터 분리함으로써 방법에 관해서 설명하였지만, 예컨대, 히트 블록(611, 612, 614)을 테이프 기판(601)에 접촉시킨 채로, 히트 블록(613)만을 테이프 기판(601)으로부터 분리하도록 해도 된다. 이것에 의해, 예컨대, 도 3의 납땜 도포 영역(22) 또는 탑재 영역(23) 등에서 트러블아 발생하여, 테이프 기판(601)의 반송이 장시간 정지한 채로 된 경우에 있어서도, 테이프 기판(601)의 회로 블록(603)에 예열을 계속 공급하면서, 본 가열을 중단시키는 것이 가능해져, 제품불량을 저감하는 것이 가능해진다.
또한, 도 17의 실시형태에서는 히트 블록(611∼614)을 4개만 나란히 배치하는 방법에 관해서 나타내었지만, 히트 블록(611∼614)을 5개 이상 나란히 배치하여, 회로 블록(603)의 예비 가열을 보다 느슨하게 행하도록 하거나, 회로 블록(603)의 냉각을 단계적으로 행하도록 해도 된다.
또한, 각 히트 블록9611∼614)을 플레이트 형상으로 구성하는 방법에 관해서 설명하였지만, 히트 블록(611∼614)의 접촉면 중, 예컨대 반도체 칩이 배치되는 영역에 접촉하는 부분에 오목부를 형성하도록 해도 되고, 이것에 의해, 반도체 칩이 배치되는 영역에 히트 블록(611∼614)이 직접 접촉하는 것을 방지할 수 있다. 이 때문에, 열에 약한 반도체 칩이 테이프 기판(601) 상에 탑재되어 있는 경우에 있어서도 반도체 칩에 가해지는 열적 손상을 억제하는 것이 가능해진다.
도 20은 도 17의 반송처리를 나타내는 순서도이다.
도 20에 있어서, 납땜 도포 영역(22)에 설치되어 있는 카메라로 테이프 기판(601)을 촬상하여, 테이프 기판(601)의 어긋난 양을 측정한다(단계(S11)). 그리고, 테이프 기판(601)의 어긋난 양이 규정값 이내인지 아닌지를 판정하여(단계(S12)), 테이프 기판(601)의 어긋난 양이 규정값 이내인 경우, 소정의 반송량으로 테이프 기판(601)을 반송하고(단계(S13)), 테이프 기판(601)의 어긋난 양이 규정값을 넘는 경우, 어긋남을 보정하고 테이프 기판(601)을 반송한다(단계(S14)).
또한, 테이프 기판(601)에는 위치 어긋남을 검출하기 위한 마크를 각 회로 블록(603)마다 형성할 수 있다. 그리고, 이 마크가 프레임의 규정된 범위 내에 들어가는지의 여부로, 테이프 기판(601)의 어긋남 양이 규정값 이내인지 아닌지를 판정할 수 있다.
도 21은 본 발명의 제12 실시형태에 관한 전자 디바이스 제조장치를 나타내는 측면도이다.
도 21(a)에 있어서, 리플로우 로(711)는 레일(713)을 갖는 지지대(712)에 의해 지지되어 있다. 여기서, 리플로우 로(711)는 예컨대, 납땜 공정, 탑재 공정 후에 행해지는 리플로우 공정에서, 테이프 기판(700)에 연결된 피가열 처리체로서의 회로기판에 대하여, 가열처리나 냉각처리를 행함으로써, 회로기판의 온도를 단계적으로 상승시키는 히터 영역(721∼724) 및 회로기판의 온도를 강하시키는 냉각 영역(725)이 형성되어 있다. 또한, 리플로우 로(711)는 테이프 기판(700)에 연결 된 다수의 회로기판을 일괄하여 처리할 수도 있고, 테이프 기판(700)에 연결된 회로기판을 1개씩 처리하도록 할 수도 있다.
또한, 리플로우 로(711)는 도 21(b), (c)에 나타내는 바와 같이, 지지대(712)의 레일(713)을 따라 화살표(a-b) 방향으로 이동 가능하게 되어 있다. 이 화살표(a-b) 방향은 테이프 기판(700)의 반송 방향을 따른 것이다. 이와 같이, 리플로우 로(711)가 화살표(a-b) 방향으로 이동 가능하게 됨으로써, 히터 영역(721∼724) 및 냉각 영역(725)을 회로기판의 제품피치에 일치시킨 위치로 세트할 수 있다.
도 22는 본 발명의 제13 실시형태에 관한 전자 디바이스 제조방법을 나타내는 도면이다.
도 22에 있어서, 리플로우 로(811)는 테이프 기판(800)의 반송 방향을 따라 이동 가능하고, 리플로우 로(811)에는 히터 영역(821∼824) 및 냉각 영역(825)이 형성되어 있다. 회로기판(801)은 오른쪽 화살표 방향으로 소정의 택트로 반송되는 연속체로서의 테이프 기판(800)에 연결되어 있다. 여기서, 회로기판(801)에는 리플로우 공정전의 납땜 공정에서, 회로기판(801)의 배선(802) 상에 납땜 페이스트(804)가 도포되어 있다. 또한, 배선(802) 상에는 ACF 등의 접착제가 전사에 의해 도포되는 경우도 있다. 또한, 부호(804)는 절연막이다. 또한, 납땜 공정후의 탑재 공정에서, 회로기판(801) 상에 납땜 페이스트(804)를 통해 반도체 칩(805)이 탑재되어 있다.
그리고, 리플로우 로(811)의 히터 영역(821∼824) 및 냉각 영역(825)에는 회 로기판(801)의 제품 피치에 일치한 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c) 및 냉각 블록(825a∼825c)이 각각 형성되어 있다. 또한, 제품 피치란 회로기판(801) 상에 탑재되는 IC 등의 탑재 간격 등을 말하는데, 예컨대 4.75㎜의 정수배로 할 수 있다. 여기서, 정수 x, y, z(x < y < z)로 하면, 제품 피치가 (4.75ㆍx)인 경우, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 대응하고, 제품 피치가 (4.75ㆍy)인 경우, 히트 블록(821b, 822b, 823b, 824b) 및 냉각 블록(825b)이 대응하고, 제품 피치가 (4.75ㆍz)인 경우, 히트 블록(821c, 822c, 823c, 824c) 및 냉각 블록(825c)이 대응하도록 되어 있다.
또한, 이들 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c) 및 냉각 블록(825a∼825c)은 도시하지 않은 구동기구에 의해 개별로 상하 이동하도록 되어 있다. 요컨대, 회로기판(8010의 제품 피치에 일치하는 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)인 경우, 이들 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 도시하지 않은 구동기구에 의해 상승 이동하여, 테이프 기판(8000의 소정 블록 길이의 회로기판(801)에 접촉하여, 가열처리나 냉각처리를 행하도록 되어 있다.
그리고, 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c) 및 냉각 블록(825a∼825c) 중 어느 하나가 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대하여, 소정 시간 접촉하여 가열처리나 냉각처리를 끝내면, 하강 이동하여, 테이프 기판(800)으로부터 분리되도록 되어 있다. 이러한 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c) 및 냉각 블록(825a∼825c) 중 어느 하나의 상하 이동과, 테이프 기판(800)의 화살표 방향에로의 반송에 의해, 회로기판(801)에 예열, 피크열 및 냉각을 순차 줄 수 있다.
여기서, 히트 블록(821a∼821c)은 테이프 기판(800)에 대하여, 도 10의 ①의 실선으로 나타내는 바와 같은 예열을 공급하도록 되어 있다. 히트 블록(822a∼822c)은 테이프 기판(800)에 대하여, 도 10의 ②의 실선으로 나타내는 바와 같은 예열을 공급하도록 되어 있다. 히트 블록(823a∼823c)은 테이프 기판(800)에 대하여, 도 10의 ③의 실선으로 나타내는 바와 같은 예열을 공급하도록 되어 있다. 히트 블록(824a∼824c)은 도 10의 ④의 실선으로 나타내는 바와 같이, 납땜 융점 + α의 피크열을 공급하도록 되어 있다. 냉각 블록(825a∼825c)은 도 10의 ⑤에 실선으로 나타내는 바와 같이, 테이프 기판(800)의 온도를 강하시키도록 되어 있다.
그리고, 예컨대 납땜 공정 및 탑재 공정을 끝낸 테이프 기판(800)이 리플로우 공정으로 진행하면, 히터 영역(821∼824) 및 냉각 영역(825)에 의해, 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대한 가열처리나 냉각처리가 행해진다. 여기서, 회로기판(801)의 제품 피치에 일치하는 것이 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)인 경우, 리플로우 로(811)가 테이프 기판(800)의 반송 방향을 따라 슬라이드 되어, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825)이 회로기판(801)의 제품 피치에 대응하는 위치에 고정된다.
이어서, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825)이 상승 이동하여 테이프 기판(800)에 접촉한다. 이 때, 우선, 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대하여, 히트 블록(821a)이 소정 시간 접촉하여 가열처리를 행한다. 이것에 의해, 회로기판(801)에는 도 10의 ①의 실선으로 나타내는 예열이 공급된다.
히트 블록(821a)에 의한 소정 시간의 가열처리를 끝내면, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 테이프 기판(800)으로부터 분리된다. 이어서, 테이프 기판(800)이 오른쪽 화살표 방향으로 반송된다. 이 때의 반송 스트로크는 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 일치하고 있다. 히트 블록(821a)에 의해 가열처리를 끝낸 회로기판(801)이 히트 블록(822a)의 위치에 도달하면, 테이프 기판(800)의 반송이 정지되어, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 다시 상승한다.
이 때, 히트 블록(822a)이 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대하여, 소정 시간 접촉하여 가열처리를 행한다. 이것에 의해, 회로기판(801)에는 도 10의 ②의 실선에 나타내는 예열이 공급된다.
히트 블록(822a)에 의한 소정 시간의 가열처리를 끝내면, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 테이프 기판(800)으로부터 분리된다. 이어서, 테이프 기판(800)이 오른쪽 화살표 방향으로 반송된다. 히트 블록(822a)에 의해 가열처리를 끝낸 회로기판(801)이 히트 블록(823a)의 위치에 도달하면, 테이프 기판(800)의 오른쪽 화살표 방향으로의 반송이 정지되어, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 다시 상승한다. 이 때, 히트 블록(823a)이 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대하여, 소정 시간 접촉 하여 가열처리를 행한다. 이것에 의해, 회로기판(801)에는 도 10의 ③의 실선에 나타내는 예열이 공급된다.
히트 블록(823a)에 의한 소정 시간의 가열처리를 끝내면, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 테이프 기판(800)으로부터 분리된다. 이어서, 테이프 기판(800)이 오른쪽 화살표 방향으로 반송된다. 히트 블록(823a)에 의해 가열처리를 끝낸 회로기판(801)이 히트 블록(824a)의 위치에 도달하면, 테이프 기판(800)의 오른쪽 화살표 방향으로의 반송이 정지되어, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 다시 상승한다. 이 때, 히트 블록(824a)이 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대하여, 소정 시간 접촉하여 가열처리를 행한다. 이것에 의해, 회로기판(801)에는 도 10의 ④)의 실선에 나타내는 피크열이 공급됨으로써, 납땜 페이스트(804)가 용융하여, 회로기판(801) 상의 배선(802)에 반도체 칩(805)이 접합된다.
히트 블록(824a)에 의한 소정 시간의 가열처리를 끝내면, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 테이프 기판(800)으로부터 분리된다. 이어서, 테이프 기판(800)이 오른쪽 화살표 방향으로 반송된다. 히트 블록(824a)에 의해 가열처리를 끝낸 회로기판(801)이 냉각 블록(825a)의 위치에 도달하면, 테이프 기판(800)의 오른쪽 화살표 방향으로의 반송이 정지되어, 히트 블록(821a, 822a, 823a, 824a) 및 냉각 블록(825a)이 다시 상승한다. 이 때, 냉각 블록(825a)이 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대하여, 소정 시간 접촉하여 냉각처리를 행한다. 이것에 의해, 회로기판(801)은 도 10의 ⑤의 실선에 나 타내는 바와 같이 온도가 강하됨으로써, 반도체 칩(805)이 배선(802)을 통해 회로기판(801)에 고정된다. 이상과 같이 하여, 테이프 기판(800)의 오른쪽 화살표 방향으로의 반송에 의해, 소정 블록 길이의 회로기판(801)에 예열, 피크열 및 냉각이 순차 주어짐으로써, 회로기판(801)에 대한 리플로우 공정이 완료한다.
다음에, 회로기판(8010의 제품 피치에 일치하는 것이 예컨대, 히트 블록(821c, 822c, 823c, 824c) 및 냉각 블록(825c) 경우, 리플로우 로(811)가 테이프 기판(800)의 반송 방향을 따라 슬라이드 되어, 히트 블록(821c, 822c, 823c, 824c) 및 냉각 블록(825c)이 회로기판(801)의 제품 피치에 일치한 위치에 고정됨과 동시에, 상기와 동일하게 하여, 테이프 기판(800)의 소정 블록 길이의 회로기판(801)에 대하여, 가열처리 및 냉각처리가 행해진다.
또한, 이상과 같은 리플로우 공정에 있어서는, 회로기판(801)의 제품 피치에 일치하는 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c) 및 냉각 블록(825a∼825c) 중 어느 하나를 테이프 기판(800)에 접촉시킨 상태를 유지하여, 테이프 기판(800)을 소정의 택트로 반송하면서, 도 10의 ①∼③의 예열 및 ④의 피크열을 순차로 공급하도록 할 수도 있다.
이와 같이, 제13 실시형태에서는 리플로우 로(811)를 테이프 기판(800)의 반송 방향을 따라 슬라이드 시켜, 회로기판(801)의 제품 피치에 일치한 위치에 고정함으로써, 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c) 및 냉각 블록(825a∼825c) 중 어느 하나를 회로기판(801)의 제품 피치에 일치하도록 하였다.
이것에 의해, 제품 피치가 다른 각각의 회로기판(801)에로의 가열처리시간의 설정이 불필요해지기 때문에, 제품 피치가 다른 회로기판(801)을 연결한 테이프 기판(800)으로의 리플로우 처리를 연속하여 행할 수 있기 때문에, 생산성을 향상시킬 수 있다.
또한, 회로기판(801)의 제품 피치에 일치한 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c) 및 냉각 블록(825a∼825c) 중 어느 하나를 회로기판(801)에 접촉시켜 가열처리를 행하도록 하고 있기 때문에, 종래와 같이 스폿적으로 가열처리를 행하는 것과는 다르고, 다수 단위에서의 가열처리를 행할 수 있다.
또한, 본 실시형태에서는 4개의 히터 영역(821∼824)을 형성한 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 3개 이하이어도 5개 이상이어도 된다.
또한, 각각의 히터 영역(821∼824)에는 3개의 히트 블록(821a∼821c, 822a∼822c, 823a∼823c, 824a∼824c)을 설치한 경우에 관해서 설명하였지만, 이 예에 한정되지 않고, 2개 또는 4개 이상 설치하도록 해도 된다.
이상과 같이, 본 발명에 관한 전자 디바이스 제조장치 및 전자 디바이스 제조방법에 의하면, 피가열 처리체의 제품 피치가 다른 경우에는, 리플로우 로를 연속체의 반송 방향을 따라 이동시켜, 피가열 처리체의 제품 피치에 일치한 위치에 고정한 후, 피가열 처리체에 대하여 가열처리 및 냉각처리를 실시하도록 하였기 때문에, 다수 단위에서의 리플로우 처리를 행할 수 있고, 또한 생산성의 향상을 도모 할 수 있다.

Claims (56)

  1. 삭제
  2. 삭제
  3. 전자 디바이스 제조장치에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송하는 반송 수단과,
    상기 연속체의 전자부품 탑재영역에 전자부품을 탑재하는 탑재 수단과,
    상기 전자부품이 탑재된 연속체의 리플로우 처리를 상기 탑재 위치의 하류 측에서 행하는 리플로우 수단과,
    상기 탑재 위치의 상류 측에서 상기 연속체의 소정 영역에 도전재를 도포하며, 다수의 회로 블록에 대해 일괄적으로 도전재를 도포하는 도전재 도포 수단을 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  4. 제3항에 있어서, 상기 탑재 수단은 다수 설치되고, 상기 도전재 도포 수단에 의해 도포된 도전재 도포 영역을 분할하여 탑재하는 것을 특징으로 하는 전자 디바이스 제조장치.
  5. 제3항 또는 제4항에 있어서, 상기 반송 수단에 의해 반송되는 연속체를 권출하는 권출 수단과,
    상기 반송 수단에 의해 반송된 연속체를 권취하는 권취 수단을 더 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  6. 전자 디바이스 제조장치에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송하는 반송 수단과,
    상기 연속체의 전자부품 탑재영역에 전자부품을 탑재하는 탑재 수단과,
    상기 전자부품이 탑재된 연속체의 리플로우 처리를 상기 탑재 위치의 하류 측에서 행하는 리플로우 수단과,
    상기 탑재 위치의 상류 측에서 상기 연속체의 소정 영역에 도전재를 도포하며, 다수의 회로 블록에 대해 일괄적으로 도전재를 도포하는 도전재 도포 수단과,
    상기 반송 수단에 의해 반송되는 연속체를 권출하는 권출 수단과,
    상기 반송 수단에 의해 반송된 연속체를 권취하는 권취 수단과,
    상기 권취 수단의 전 단계에 설치되고, 상기 권취 수단에 의해 권취되는 연속체를 회로 블록마다 절단하는 절단 수단을 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  7. 제5항에 있어서, 상기 도전재 도포 수단, 상기 탑재 수단 및 상기 리플로우 수단은 상기 연속체의 반송 방향을 따라 상기 권출 수단과 상기 권취 수단 사이에 나란히 배치되어 있는 것을 특징으로 하는 전자 디바이스 제조장치.
  8. 전자 디바이스 제조장치에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송하는 반송 수단과,
    상기 연속체의 전자부품 탑재영역에 전자부품을 탑재하는 탑재 수단과,
    상기 전자부품이 탑재된 연속체의 리플로우 처리를 상기 탑재 위치의 하류 측에서 행하는 리플로우 수단과,
    상기 탑재 위치의 상류 측에서 상기 연속체의 소정 영역에 도전재를 도포하며, 다수의 회로 블록에 대해 일괄적으로 도전재를 도포하는 도전재 도포 수단과,
    상기 리플로우 수단의 전 단계에 설치되고, 상기 리플로우 수단에 반송되는 연속체를 도중에 현가하는 버퍼 수단을 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  9. 전자 디바이스 제조장치에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송하는 반송 수단과,
    상기 연속체의 전자부품 탑재영역에 전자부품을 탑재하는 탑재 수단과,
    상기 전자부품이 탑재된 연속체의 리플로우 처리를 상기 탑재 위치의 하류 측에서 행하는 리플로우 수단과,
    상기 탑재 위치의 상류 측에서 상기 연속체의 소정 영역에 도전재를 도포하며, 다수의 회로 블록에 대해 일괄적으로 도전재를 도포하는 도전재 도포 수단과,
    상기 반송 수단에 의해 반송되는 연속체를 권출하는 권출 수단과,
    상기 반송 수단에 의해 반송된 연속체를 권취하는 권취 수단과,
    상기 권취 수단의 전 단계에 설치되고, 상기 리플로우된 연속체의 소정 영역에 밀봉 수지를 도포하는 밀봉 수지 도포 수단과,
    상기 밀봉 수지의 큐어를 상기 밀봉 수지의 도포 위치의 하류 측에서 행하는 큐어 수단을 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  10. 제3항 또는 제4항에 있어서, 상기 리플로우 수단은 상기 연속체의 피가열 처리영역과의 거리가 제어됨으로써, 상기 피가열 처리영역의 온도를 상승시키는 발열 수단을 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  11. 제10항에 있어서, 상기 발열 수단은 상기 연속체의 피가열 처리영역의 적어도 일부에 접근하거나, 또는 접촉함으로써, 상기 피가열 처리영역의 온도를 상승시키는 것을 특징으로 하는 전자 디바이스 제조장치.
  12. 제11항에 있어서, 상기 발열 수단은 상기 연속체의 이면측 또는 표면 측에서 접촉하는 것을 특징으로 하는 전자 디바이스 제조장치.
  13. 제10항에 있어서, 상기 발열 수단은 이동 속도 또는 이동 위치가 제어됨으로써, 상기 피가열 처리영역의 온도를 단계적으로 제어하는 것을 특징으로 하는 전자 디바이스 제조장치.
  14. 제10항에 있어서, 상기 발열 수단은 상하 이동 또는 수평 이동하는 것을 특징으로 하는 전자 디바이스 제조장치.
  15. 제10항에 있어서, 상기 발열 수단은 동일한 피가열 처리영역에 다수 회 접촉하는 것을 특징으로 하는 전자 디바이스 제조장치.
  16. 제10항에 있어서, 상기 발열 수단은 상기 도전재 도포 수단에 의해 도포되는 도전재 도포 영역보다 큰 접촉 면적을 갖고, 다수의 회로 블록에 대해 일괄적으로 온도를 상승시키는 것을 특징으로 하는 전자 디바이스 제조장치.
  17. 제10항에 있어서, 상기 발열 수단은 설정온도가 다른 다수의 접촉 영역을 갖고, 상기 접촉 영역이 상기 피가열 처리영역에 순차 접촉함으로써, 상기 피가열 처리영역의 온도를 단계적으로 상승시키는 것을 특징으로 하는 전자 디바이스 제조장치.
  18. 제17항에 있어서, 상기 설정온도가 다른 다수의 접촉 영역은 상기 연속체의 반송 방향을 따라 나란히 배치되어 있는 것을 특징으로 하는 전자 디바이스 제조장치.
  19. 제17항에 있어서, 상기 설정온도가 다른 접촉 영역 사이에는 공극이 형성되어 있는 것을 특징으로 하는 전자 디바이스 제조장치.
  20. 제17항에 있어서, 상기 설정온도가 다른 다수의 접촉 영역은 개별로 이동 가 능한 것을 특징으로 하는 전자 디바이스 제조장치.
  21. 제10항에 있어서, 상기 발열 수단은 다수의 제품 피치에 대응하는 길이가 다른 다수의 접촉 영역을 갖고, 상기 제품 피치에 대응하여 상기 접촉 영역이 선택되는 것을 특징으로 하는 전자 디바이스 제조장치.
  22. 제10항에 있어서, 상기 연속체의 피가열 처리영역과 상기 발열 수단 사이에 이탈 삽입 가능한 셔터 수단을 더 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  23. 제10항에 있어서, 상기 발열 수단에 의한 상기 피가열 처리영역의 가열시간을 계측하는 시간 계측 수단과,
    상기 가열시간이 소정 시간을 넘은 경우, 상기 피가열 처리영역에서 상기 발열 수단을 분리하는 분리수단을 더 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  24. 제10항에 있어서, 상기 발열 수단을 지지하는 지지대와,
    상기 연속체의 반송 방향을 따라 상기 지지대를 슬라이드 시키는 슬라이드 수단을 더 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  25. 제10항에 있어서, 상기 발열 수단과 다른 방향에서 상기 연속체의 피가열 처리영역을 가열하는 가열 보조 수단을 더 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  26. 제10항에 있어서, 상기 발열 수단에 의해 온도가 상승된 상기 피가열 처리영역의 온도를 강하시키는 온도 강하 수단을 더 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  27. 제26항에 있어서, 상기 온도 강하 수단은 상기 피가열 처리영역을 향하는 면 측에 다수의 냉각제 분사 구멍을 갖는 평판 부재를 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  28. 전자 디바이스 제조장치에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송하는 반송 수단과,
    상기 연속체의 전자부품 탑재영역에 전자부품을 탑재하는 탑재 수단과,
    상기 전자부품이 탑재된 연속체의 리플로우 처리를 상기 탑재 위치의 하류 측에서 행하며, 상기 연속체의 피가열 처리영역과의 거리가 제어됨으로써, 상기 피가열 처리영역의 온도를 상승시키는 발열 수단을 구비하는 리플로우 수단과,
    상기 탑재 위치의 상류 측에서 상기 연속체의 소정 영역에 도전재를 도포하며, 다수의 회로 블록에 대해 일괄적으로 도전재를 도포하는 도전재 도포 수단과,
    상기 발열 수단에 의해 온도가 상승된 상기 피가열 처리영역의 온도를 강하시키는 온도 강하 수단으로서, 상기 피가열 처리영역을 두께 방향의 상하에서 덮어 끼우는 단면 コ자 형상의 덮기 개재 구멍과, 상기 덮기 개재 구멍의 내면에 설치된 다수의 냉각제 분사 구멍을 구비하는 온도 강하 수단을 구비하는 것을 특징으로 하는 전자 디바이스 제조장치.
  29. 제26항에 있어서, 상기 온도 강하 수단은 상기 발열 수단보다 온도가 낮은 영역을 구비하고, 상기 온도가 낮은 영역이 상기 연속체의 피가열 처리영역의 적어도 일부에 접촉함으로써, 상기 피가열 처리영역의 온도를 강하시키는 것을 특징으 로 하는 전자 디바이스 제조장치.
  30. 제29항에 있어서, 상기 온도가 낮은 영역은 상기 도전재 도포 수단에 의해 도포되는 도전재 도포 영역보다 큰 접촉 면적을 갖고, 상기 온도 강하 수단은 다수의 회로 블록에 대해 일괄적으로 온도를 강하시키는 것을 특징으로 하는 전자 디바이스 제조장치.
  31. 제29항에 있어서, 상기 온도가 낮은 영역은 상기 발열 수단의 전 단계 또는 후 단계 또는 상기 발열 수단 사이에 나란히 배치되어 있는 것을 특징으로 하는 전자 디바이스 제조장치.
  32. 제29항에 있어서, 상기 온도가 낮은 영역은 다수의 제품 피치에 대응하는 길이가 다른 다수의 접촉 영역을 갖고, 상기 온도 강하 수단은 상기 제품 피치에 대응하여 상기 접촉 영역을 선택하는 것을 특징으로 하는 전자 디바이스 제조장치.
  33. 전자 디바이스의 제조방법에 있어서,
    권출 측과 권취 측 사이에 인출되고, 전자부품 탑재영역이 회로 블록마다 형성된 연속체 상에서 전자부품의 탑재 처리와 리플로우 처리를 병렬로 행하며,
    상기 리플로우 처리는 상기 연속체의 피가열 처리영역의 적어도 일부에 발열 수단을 접근시키거나, 또는 접촉시킴으로써, 상기 피가열 처리영역의 온도를 상승시키며, 다수의 회로 블록을 상기 발열 수단에 일괄하여 접촉시키는 것을 특징으로 하는 전자 디바이스의 제조방법.
  34. 제33항에 있어서, 상기 권출 측과 상기 권취 측 사이에 인출된 상기 연속체 상에서 도전재 도포 처리, 수지 밀봉 처리 또는 회로 블록의 절단 처리 중 적어도 어느 하나의 처리를 추가로 병렬로 행하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  35. 전자 디바이스의 제조방법에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송함으로써, 상기 연속체의 전자부품의 미 탑재 영역을 탑재 영역으로 이동시킴과 동시에, 상기 탑재 영역에서 전자부품이 탑재된 상기 연속체의 탑재 완료 영역을 리플로우 영역으로 이동시키는 공정과,
    상기 탑재 영역에서 상기 연속체의 미 탑재 영역에 전자부품을 탑재하는 공정과,
    상기 리플로우 영역에서 상기 연속체의 탑재 완료 영역의 리플로우 처리를 행하는 공정을 구비하며,
    상기 리플로우 처리는 상기 연속체의 피가열 처리영역의 적어도 일부에 발열 수단을 접근시키거나, 또는 접촉시킴으로써, 상기 피가열 처리영역의 온도를 상승시키며, 다수의 회로 블록을 상기 발열 수단에 일괄하여 접촉시키는 것을 특징으로 하는 전자 디바이스의 제조방법.
  36. 전자 디바이스의 제조방법에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 반송함으로써, 상기 연속체의 도전재 미도포 영역을 도전재 도포 영역으로 이동시켜, 상기 도전재 도포 영역에서 도전재가 도포된 상기 연속체의 도전재 도포 완료 영역을 탑재 영역으로 이동시켜, 상기 탑재 영역에서 전자부품이 탑재된 상기 연속체의 탑재 완료 영역을 리플로우 영역으로 이동시키는 공정과,
    상기 도전재 도포 영역에서 상기 연속체의 도전재 미도포 영역에 도전재를 도포하는 공정과,
    상기 탑재 영역에서 상기 연속체의 도전재 도포 완료 영역에 전자부품을 탑재하는 공정과,
    상기 리플로우 영역에서 상기 연속체의 탑재 완료 영역의 리플로우 처리를 행하는 공정을 구비하며,
    상기 리플로우 처리는 상기 연속체의 피가열 처리영역의 적어도 일부에 발열 수단을 접근시키거나, 또는 접촉시킴으로써, 상기 피가열 처리영역의 온도를 상승시키며, 다수의 회로 블록을 상기 발열 수단에 일괄하여 접촉시키는 것을 특징으로 하는 전자 디바이스의 제조방법.
  37. 삭제
  38. 삭제
  39. 제33항 내지 36항 중 어느 한 항에 있어서, 동일한 회로 블록을 상기 발열 수단에 다수 회 접촉시키는 것을 특징으로 하는 전자 디바이스의 제조방법.
  40. 제33항 내지 36항 중 어느 한 항에 있어서, 상기 리플로우 처리는 상기 연속체의 제1 피가열 처리영역을 상기 발열 수단 상에 반송하는 공정과,
    상기 발열 수단 상에 반송된 상기 제1 피가열 처리영역을 상기 발열 수단에 접촉시킴으로써, 상기 제1 피가열 처리영역의 온도를 상승시키는 공정과,
    상기 연속체의 제2 피가열 처리영역을 상기 발열 수단 상에 반송하는 공정과,
    상기 발열 수단 상에 반송된 상기 제2 피가열 처리영역을 상기 발열 수단에 접촉시킴으로써, 상기 제2 피가열 처리영역의 온도를 상승시키는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  41. 제33항 내지 36항 중 어느 한 항에 있어서, 상기 리플로우 처리는 상기 연속체의 피가열 처리영역을 상기 발열 수단 상에 반송하는 공정과,
    상기 발열 수단 상에 반송된 피가열 처리영역에 상기 발열 수단을 단계적으로 가까이 함으로써, 상기 가열처리영역의 온도를 단계적으로 상승시키는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  42. 제33항 내지 36항 중 어느 한 항에 있어서, 상기 발열 수단에 의한 상기 피가열 처리영역의 가열 후 또는 가열 중에, 상기 발열 수단을 상기 피가열 처리영역으로부터 이격하는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  43. 제33항 내지 36항 중 어느 한 항에 있어서, 상기 이격된 상기 발열 수단과 상기 피가열 처리영역 사이에 열 차단판을 삽입하는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  44. 제42항에 있어서, 상기 피가열 처리영역으로부터 이격된 상기 발열 수단을 상기 피가열 처리영역에 다시 접촉시키는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  45. 제44항에 있어서, 상기 피가열 처리영역으로부터 이격된 상기 발열 수단을 상기 피가열 처리영역에 다시 접촉시키기 전에, 상기 피가열 처리영역에 열풍을 분사하는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  46. 제33항 내지 36항 중 어느 한 항에 있어서, 상기 리플로우 처리는 상기 연속체의 제1 피가열 처리영역을 제1 발열 수단 상에 반송함과 동시에, 상기 연속체의 제2 피가열 처리영역을 상기 제1 발열 수단보다 고온인 제2 발열 수단 상에 반송하는 공정과,
    상기 제1 발열 수단 상에 반송된 상기 제1 피가열 처리영역을 상기 제1 발열 수단에 접촉시킴으로써, 상기 제1 피가열 처리영역의 온도를 상승시킴과 동시에, 상기 제2 발열 수단 상에 반송된 상기 제2 피가열 처리영역을 상기 제2 발열 수단에 접촉시킴으로써, 상기 제2 피가열 처리영역의 온도를 상기 제1 피가열 처리영역보다 고온으로 상승시키는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  47. 제46항에 있어서, 상기 제1 발열 수단 및 상기 제2 발열 수단은 상기 제1 발열 수단이 전 단계가 되도록 상기 연속체의 반송 방향을 따라 나란히 배치되어 있는 것을 특징으로 하는 전자 디바이스의 제조방법.
  48. 제46항에 있어서, 상기 제1 및 제2 발열 수단에 의한 상기 피가열 처리영역의 가열 후 또는 가열 중에, 상기 제1 발열 수단을 상기 제1 피가열 처리영역에 접촉시킨 채로, 상기 제2 발열 수단을 상기 제2 피가열 처리영역으로부터 이격하는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  49. 제48항에 있어서, 상기 제2 피가열 처리영역으로부터 이격된 상기 제2 발열 수단을 상기 제2 피가열 처리영역에 다시 접촉시키는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  50. 제49항에 있어서, 상기 제2 피가열 처리영역으로부터 이격된 상기 제2 발열 수단을 상기 제2 피가열 처리영역에 다시 접촉시키기 전에, 상기 제2 피가열 처리영역에 열풍을 분사하는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  51. 제33항 내지 36항 중 어느 한 항에 있어서, 상기 발열 수단의 길이가 제품 피치에 대응하도록, 상기 발열 수단의 길이를 조정하는 공정을 더 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  52. 제51항에 있어서, 상기 발열 수단의 위치가 제품 피치에 대응하도록, 상기 연속체의 반송 방향을 따라 상기 발열 수단을 지지하는 지지대를 슬라이드 시키는 공정을 더 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  53. 제33항 내지 36항 중 어느 한 항에 있어서, 상기 발열 수단에 의해 온도가 상승된 피가열 처리영역의 온도를 강하시키는 공정을 구비하는 것을 특징으로 하는 전자 디바이스의 제조방법.
  54. 제53항에 있어서, 상기 발열 수단에 의해 온도가 상승된 피가열 처리영역의 적어도 일부에, 상기 발열 수단보다 온도가 낮은 영역을 접촉시킴으로써, 상기 피가열 처리영역의 온도를 강하시키는 것을 특징으로 하는 전자 디바이스의 제조방법.
  55. 전자 디바이스의 제조 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체에 있어서,
    전자부품 탑재영역이 회로 블록마다 형성된 연속체를 간헐적으로 반송시키는 단계와,
    상기 반송된 연속체 상에서 전자부품의 탑재 처리와 리플로우 처리를 일괄하여 행하게 하는 단계를 컴퓨터에 실행시키는 전자 디바이스의 제조 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
  56. 제55항에 있어서, 상기 반송된 연속체 상에서 도전재 도포 처리, 수지 밀봉 처리 또는 회로 블록의 절단 처리 중 적어도 어느 하나의 처리를 추가로 일괄하여 행하게 하는 단계를 컴퓨터에 실행시키는 전자 디바이스의 제조 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.
KR1020030018016A 2002-03-22 2003-03-22 전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체 KR100574077B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JP2002081220 2002-03-22
JPJP-P-2002-00081222 2002-03-22
JPJP-P-2002-00081221 2002-03-22
JPJP-P-2002-00081220 2002-03-22
JPJP-P-2002-00081223 2002-03-22
JP2002081222 2002-03-22
JP2002081221 2002-03-22
JP2002081223 2002-03-22
JP2002084347 2002-03-25
JPJP-P-2002-00084347 2002-03-25
JP2003024649A JP3770237B2 (ja) 2002-03-22 2003-01-31 電子デバイス製造装置および電子デバイスの製造方法
JPJP-P-2003-00024649 2003-01-31

Publications (2)

Publication Number Publication Date
KR20030076454A KR20030076454A (ko) 2003-09-26
KR100574077B1 true KR100574077B1 (ko) 2006-04-27

Family

ID=28458043

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030018016A KR100574077B1 (ko) 2002-03-22 2003-03-22 전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자 디바이스 제조 프로그램 기록매체

Country Status (5)

Country Link
US (2) US7017636B2 (ko)
JP (1) JP3770237B2 (ko)
KR (1) KR100574077B1 (ko)
CN (1) CN1227727C (ko)
TW (1) TWI226669B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004230831A (ja) * 2003-01-31 2004-08-19 Seiko Epson Corp 導電材の印刷装置、印刷マスクのクリーニング方法および印刷マスクのクリーニングプログラム
US20060057763A1 (en) * 2004-09-14 2006-03-16 Agency For Science, Technology And Research Method of forming a surface mountable IC and its assembly
TWI277373B (en) * 2005-09-16 2007-03-21 Foxconn Advanced Tech Inc Method of continuous producing flexible printed circuit board
JP4956963B2 (ja) * 2005-11-02 2012-06-20 富士通セミコンダクター株式会社 リフロー装置、リフロー方法、および半導体装置の製造方法
US7891078B1 (en) 2008-01-07 2011-02-22 The United States Of America As Represented By The Secretary Of The Navy Sensor-based feedback method for improved assembly of vacuum electronic devices
US9465049B2 (en) * 2012-04-13 2016-10-11 James B. Colvin Apparatus and method for electronic sample preparation
JP7024464B2 (ja) 2018-02-02 2022-02-24 浜名湖電装株式会社 電気部品製造装置および電気部品の製造方法
JP7241286B2 (ja) * 2018-06-27 2023-03-17 パナソニックＩｐマネジメント株式会社 リフロー炉およびはんだ付け処理方法
CN109065481B (zh) * 2018-08-08 2020-10-23 常州信息职业技术学院 微电子器件封装焊接机
WO2021014529A1 (ja) * 2019-07-22 2021-01-28 株式会社Ｆｕｊｉ テープフィーダおよび実装装置
US11465224B2 (en) * 2020-06-18 2022-10-11 Kulicke And Soffa Industries, Inc. Ovens for equipment such as die attach systems, flip chip bonding systems, clip attach systems, and related methods

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US135278A (en) * 1873-01-28 Improvement in base-burning fire-place heaters
US3816215A (en) * 1969-06-19 1974-06-11 Deering Milliken Res Corp Sealed edge machine
DE3204167A1 (de) 1982-02-06 1983-08-11 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zum direkten verbinden von metallstuecken mit oxidkeramiksubstraten
US4493939A (en) * 1983-10-31 1985-01-15 Varo, Inc. Method and apparatus for fabricating a thermoelectric array
JPH0645405A (ja) 1991-05-21 1994-02-18 Shinkawa Ltd テープ処理装置及び処理方法
JPH06310849A (ja) 1991-09-04 1994-11-04 Osaka Asahi Kagaku Kk 半田付け装置
JPH07115169B2 (ja) 1992-08-11 1995-12-13 株式会社サーマル ろう付け連続装置
JP3259381B2 (ja) 1992-11-17 2002-02-25 ソニー株式会社 半導体チップ接着装置及び接着方法
GB9502590D0 (en) * 1995-02-10 1995-03-29 Amp Gmbh Combustion chamber sensor connector
JP3610999B2 (ja) * 1996-06-07 2005-01-19 松下電器産業株式会社 半導体素子の実装方法
JP3063824B2 (ja) * 1996-10-29 2000-07-12 日本電気株式会社 オーディオ・ビデオ同期再生装置
JPH10135278A (ja) 1996-11-01 1998-05-22 Rohm Co Ltd キャリアテープへの電子部品の実装方法、およびその装置
JPH1167738A (ja) * 1997-08-18 1999-03-09 Oki Electric Ind Co Ltd アッシング方法および装置
JP3055511B2 (ja) 1997-12-02 2000-06-26 日本電気株式会社 半導体装置の製造方法
JP2000246693A (ja) 1999-02-25 2000-09-12 Uht Corp テープ状物の穿孔装置
JP2000332063A (ja) 1999-05-21 2000-11-30 Mitsui Mining & Smelting Co Ltd 電子部品実装用フィルムキャリアテープの製造方法および該テープの反り低減装置
JP2001351951A (ja) 2000-06-08 2001-12-21 Sumitomo 3M Ltd 半導体キャリアテープの反り矯正装置及び方法
JP2002026509A (ja) 2000-07-06 2002-01-25 Matsushita Electric Ind Co Ltd 電子部品実装用のテープ状基板および実装基板の製造方法
JP2002043370A (ja) 2000-07-24 2002-02-08 Advanced Display Inc テープキャリアの打抜き方法および回収法
FI112121B (fi) * 2000-12-11 2003-10-31 Rafsec Oy Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa
JP4066872B2 (ja) * 2003-04-22 2008-03-26 セイコーエプソン株式会社 リフロ−装置及びリフロ−装置の制御方法

Also Published As

Publication number Publication date
JP2004006648A (ja) 2004-01-08
US7017636B2 (en) 2006-03-28
TW200402810A (en) 2004-02-16
US7410826B2 (en) 2008-08-12
CN1227727C (zh) 2005-11-16
TWI226669B (en) 2005-01-11
US20030224555A1 (en) 2003-12-04
CN1447408A (zh) 2003-10-08
US20060096701A1 (en) 2006-05-11
JP3770237B2 (ja) 2006-04-26
KR20030076454A (ko) 2003-09-26

Similar Documents

Publication Publication Date Title
US7562806B2 (en) Apparatus for manufacturing electronic device, method of manufacturing electronic device, and program for manufacturing electronic device
US7410826B2 (en) Apparatus for manufacturing an electronic device, method of manufacturing an electronic device, and program for manufacturing an electronic device
US8273644B2 (en) Soldering method and method of manufacturing semiconductor device including soldering method
KR100502043B1 (ko) 전자 디바이스 제조장치, 전자 디바이스 제조방법 및 전자디바이스의 제조 프로그램
JP2003101214A (ja) 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置
JP2008108992A (ja) 光モジュール製造方法及び製造装置
JPH11121921A (ja) 電子部品のはんだ付け方法および装置
JP4785486B2 (ja) 電子装置の製造方法及び製造装置
KR102212841B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5233803B2 (ja) 両面同時リフロー半田付け方法
JP2008072036A (ja) 電子部品搭載装置および電子部品実装方法
JPH06132647A (ja) 表面実装形ｉｃのはんだ接続方法と装置およびそれにより作製した電子機器
JP2004281646A (ja) 電子部品の固着方法および固着装置
JP2597695Y2 (ja) リフロー炉
JPH10135278A (ja) キャリアテープへの電子部品の実装方法、およびその装置
JP2006100492A (ja) 支持板上への電子部品の固着法
JP2003249749A (ja) 半導体装置の製造方法及び製造装置
JP2016219697A (ja) はんだ接続方法
JPH10215063A (ja) リフローはんだ付け装置
JPH1041326A (ja) マウンタ
JP2001144424A (ja) フローはんだ付け方法とその装置
JP2005310893A (ja) はんだ吸引冶具およびはんだ除去方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130404

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 11