CN1447408A - 电子器件的制造装置、制造方法以及制造程序 - Google Patents
电子器件的制造装置、制造方法以及制造程序 Download PDFInfo
- Publication number
- CN1447408A CN1447408A CN03107921A CN03107921A CN1447408A CN 1447408 A CN1447408 A CN 1447408A CN 03107921 A CN03107921 A CN 03107921A CN 03107921 A CN03107921 A CN 03107921A CN 1447408 A CN1447408 A CN 1447408A
- Authority
- CN
- China
- Prior art keywords
- electronic device
- heater
- processing region
- device manufacturing
- heated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K1/00—Soldering, e.g. brazing, or unsoldering
- B23K1/008—Soldering within a furnace
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K2101/00—Articles made by soldering, welding or cutting
- B23K2101/36—Electric or electronic devices
- B23K2101/40—Semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/907—Continuous processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1084—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing of continuous or running length bonded web
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1052—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
- Y10T156/1084—Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing of continuous or running length bonded web
- Y10T156/1085—One web only
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
- Y10T156/1089—Methods of surface bonding and/or assembly therefor of discrete laminae to single face of additional lamina
- Y10T156/1092—All laminae planar and face to face
- Y10T156/1097—Lamina is running length web
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/12—Surface bonding means and/or assembly means with cutting, punching, piercing, severing or tearing
- Y10T156/1317—Means feeding plural workpieces to be joined
- Y10T156/1343—Cutting indefinite length web after assembly with discrete article
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/17—Surface bonding means and/or assemblymeans with work feeding or handling means
- Y10T156/1702—For plural parts or plural areas of single part
- Y10T156/1744—Means bringing discrete articles into assembled relationship
- Y10T156/1751—At least three articles
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Mechanical Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
一种电子器件的制造装置、制造方法以及制造程序,其中,在上料机(11)和下料机(14)之间沿载带基板(1)的运送方向并排设置贴装区间(12)以及反流焊区间(13),在载带基板(1)的不同区域同时一起进行贴装处理和反流焊处理。从而可以减少载带基板的运送次数,提高生产效率。
Description
技术领域
本发明涉及一种电子器件制造装置、电子器件的制造方法以及电子器件的制造程序,特别适用于安装了电子元件的载带基板等的焊锡反流焊工艺中。
背景技术
在现有技术的电子器件制造装置中,在COF(Chip On Film)模块和TAP(Tape Automated Bonding)模块中将半导体芯片安装到电路基板上时,有采用卷盘到卷盘的方式,进行焊锡印刷处理、电子元件贴装处理以及反流焊处理的方法。
图23表示现有技术的电子器件制造方法。
在图23中,在上料机121和下料机123之间配置焊锡涂敷区间122,在上料机131和下料机133之间配置贴装区间132,在上料机141和下料机143之间配置反流焊区间142。
另一方面,在载带基板220上,电子元件搭载区域按照每个电路块设置,在各电路块上设置电路基板221。然后,在各电路基板221上形成布线222,使布线222的端子部分露出地在布线222上形成绝缘膜223。
然后,将连带有给定块长的电路基板221的载带基板220,架设在卷送盘121a和卷绕盘123a之间。然后,将载带基板220运送到设置在上料机121和下料机123之间的焊锡涂敷区间122,在焊锡涂敷区间122将焊锡浆印刷在载带基板220上。
然后,当将焊锡浆224印刷在连在载带基板220上的所有电路基板221上后,将印刷了焊锡浆224的载带基板220架设在卷送盘131a和卷绕盘133a之间。然后,将载带基板220运送到设置在上料机131和下料机133之间的贴装区间132,在贴装区间132上将半导体芯片225贴装在载带基板220上。
然后,当将半导体芯片225贴装在连在载带基板220上的所有电路基板221后,将贴装了半导体芯片225的载带基板220架设在卷送盘141a和卷绕盘143a之间。然后,将载带基板220运送到设置在上料机141和下料机143之间的反流焊区间142,通过在反流焊区间142对载带基板220进行反流焊处理,利用焊锡浆224将半导体芯片225固定在电路基板221上。此外,在反流焊区间142中,可以采用热风循环方式的空气加热方式、灯(lamp)加热方式、远红外线方式。
但是,在现有技术的电子器件制造装置中,由于在焊锡涂敷区间122、贴装区间132以及反流焊区间142中传送节拍没有统一,对于一卷载带基板220,为了进行焊锡印刷处理、电子元件贴装处理以及反流焊处理,需要在上料机121、131、141和下料机123、133、143之间3次运送这一卷载带基板220,存在生产效率低的问题。
也就是说,由于随着在电路基板221上搭载的元件数的增多,贴装所花费的时间增长,而焊锡涂敷以及反流焊所花费的时间基本上不变,和焊锡涂敷区间122以及反流焊区间142相比较,贴装区间132中的传送节拍增长。
另外,为了进行焊锡涂敷以及贴装,需要使在焊锡涂敷区间122以及贴装区间132中所运送的载带基板220暂时停止,而在采用反流焊炉的反流焊处理中,为了防止加热不均匀,在反流焊炉内不能使基板220停止,而要连续运送。
因此,在现有技术的电子器件制造装置中,在焊锡涂敷区间122、贴装区间132以及反流焊区间142中传送节拍不同,而独立分别进行焊锡印刷处理、电子元件贴装处理以及反流焊处理。
另外,在现有技术的贴装工艺中,在进行反流焊处理之前,由于需要将贴装了半导体芯片225的载带基板220卷绕在卷绕盘133a上,为了不使半导体芯片225从载带基板220上脱落,需要将半导体芯片225临时固定在载带基板220上,存在引起生产效率进一步恶化的问题。
发明内容
因此,本发明的目的在于提供一种可以减少载带基板的运送次数,提高生产效率的电子器件制造装置、电子器件的制造方法以及电子器件的制造程序。
为了解决上述课题,有关本发明一方案的电子器件制造装置,其特征是包括运送在各电路块上设置了电子元件搭载区域的连续体的运送装置、将电子元件贴装在上述连续体的电子元件搭载区域上的贴装装置、在上述贴装位置的下游侧进行贴装了上述电子元件的连续体的反流焊处理的反流焊装置。
这样,在连续体引出的状态下,可以一起同时进行电子元件的贴装处理以及反流焊处理。因此,不需要将贴装了电子元件的连续体卷回就可以进行反流焊处理,可以减少载带基板的运送次数,同时不需要对电子元件临时固定,可以提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是还包括在上述贴装位置的上游侧在上述连续体的给定区域上涂敷导电材料的导电材料涂敷装置。
这样,在连续体引出的状态下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。因此,只需要将连续体1次送出就可以将电子元件安装在连续体上,可以减少载带基板的运送次数,可以提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是上述导电材料涂敷装置可以对多个电路块一起同时涂敷导电材料。
这样,在一个传送节拍中一起可在多个电路块上安装电子元件,可以减少一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理时的载带基板停止次数,可以提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是上述贴装装置将多个设置的、由所示导电材料涂敷装置涂敷后的导电材料涂敷区域进行分区后进行贴装。
这样,即使搭载在各电路块上的元件数多时,也可以抑制贴装机的大型化,降低贴装时间。因此,贴装处理所花费的时间可以与导电材料涂敷处理以及反流焊处理所花费的时间相匹配,即使在连续进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理的情况下,也可以减少进入到下一处理的等待时间,可以提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是还包括将由上述运送装置运送的连续体卷绕送出的卷送装置、将由上述运送装置运送的连续体卷绕回收的卷绕装置。
这样,在卷送装置和卷绕装置之间运送连续体的同时,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。因此,只需要在卷送装置和卷绕装置之间1次运送连续体,可以将电子元件安装在连续体上,可以减少载带基板的运送次数,可以提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是还包括设置在上述卷绕装置的前级、将由上述卷绕装置卷绕的连续体按各电路块切下取出的切出装置。
这样,不需要重新卷绕安装了电子元件的连续体,可以按各电路块切下取出安装了电子元件的连续体。因此,只需要1次运送连续体就可以进行电子元件安装和电路块切出,可以减少载带基板的运送次数,可以提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是上述导电材料涂敷装置、上述贴装装置以及上述反流焊装置,沿上述连续体的运送方向并排配置在上述卷送装置和上述卷绕装置之间。
这样,在卷送装置和卷绕装置之间引出的连续体的不同区域上,可以并列进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理,可以降低电子元件的安装时间。
另外,本发明一方案的电子器件制造装置,其特征是还包括设置在上述反流焊装置的前级的、使在上述反流焊装置上运送的连续体在中途松弛的缓冲装置。
这样,可以将导电材料涂敷处理和贴装处理完毕的载带基板储存在反流焊装置的前级上。因此,即使在反流焊前级的导电材料涂敷工艺和贴装工艺上发生故障,也可以连续进行反流焊处理,提高反流焊处理的效率。
另外,本发明一方案的电子器件制造装置,其特征是还包括设置在上述卷绕装置的前级上的、在上述反流焊后的连续体的给定区域上涂敷封装树脂的封装树脂涂敷装置、在上述封装树脂的涂敷位置的下游侧上进行上述封装树脂的固化的固化装置。
这样,不需要重新卷绕安装了电子元件的连续体,可以对安装在连续体上的电子元件进行树脂封装。因此,只需要1次卷送连续体就可以同时进行从电子元件安装到树脂封装的一系列处理,可以减少载带基板的运送次数,可以提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是上述反流焊装置包括通过控制与上述连续体的被加热处理区域之间的距离,使上述被加热处理区域的温度上升的加热装置。
这样,通过控制被加热处理区域和加热装置之间的距离,可以容易控制被加热处理区域的加热状态,即使被加热处理区域在运送途中停止时,可以容易控制被加热处理区域的温度。因此,可以使导电材料涂敷工艺和贴装工艺中的传送节拍和反流焊工艺中的传送节拍之间匹配,同时抑制反流焊工艺中的急剧温度变化,降低对电子元件和导电材料造成的损伤,在可以抑制在反流焊处理中的质量恶化的情况下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置通过与上述连续体的被加热处理区域的至少一部分接近、或者接触,使上述被加热处理区域的温度上升。
这样,通过热辐射和热传递,可以控制被加热处理区域的加热状态,可以按电路块单位高精度控制温度方案,同时不需要热风循环方式中的遮蔽结构、灯加热方式或者远红外线方式中的遮光结构。
因此,可以按电路块单位进行反流焊,使导电材料涂敷工艺和贴装工艺中的传送节拍和反流焊工艺中的传送节拍之间匹配,同时抑制反流焊区间的大型化,在节省空间的情况下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置从上述连续体的背面侧或者表面侧接触。
在此,通过使加热装置从连续体的背面侧接触,即使在连续体上配置了不同高度的电子元件时,也可以在连续体上有效进行热传递,稳定进行反流焊处理。
另外,通过使加热装置从连续体的表面侧接触,加热装置可以直接与电子元件接触,防止加热装置与连续体接触,可以防止连续体粘附在加热装置上。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置通过控制移动速度和移动位置分段控制上述被加热处理区域的温度。
这样,不需要采用不同温度的多个加热装置,就可以分段控制被加热处理区域的温度。因此,可以防止在被加热处理区域进行反流焊处理时出现急剧温度变化,在节省空间的情况下,可以防止反流焊处理中的质量恶化。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置可以上下移动或者水平移动。
在此,通过使加热装置上下移动,即使被加热处理区域宽时,也可以保持被加热处理区域的温度分布的均匀性,可以使被加热处理区域的温度分段上升、或者分段下降,同时在抑制反流焊区间的面积增大的情况下,可以迅速从被加热处理区域撤离加热装置。
因此,即使在出现故障而使运送系统停止时,可以在节省空间的情况下,避免对被加热处理区域造成热损伤,可以防止反流焊处理中的质量恶化。
另外,通过使加热装置水平移动,可以使连续体的运送速度和加热装置的移动速度一致,降低在被加热处理区域的停止位置上的加热温度差,同时即使产品间隔不同时,也可以保持加热时间的均匀性。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置与同一被加热处理区域多次接触。
这样,避免对被加热处理区域产生热损伤,即使加热装置离开时,在防止被加热处理区域的急剧温度变化的情况下,容易使被加热处理区域恢复到原来的温度上,在节省空间的情况下,可以防止反流焊处理中的质量恶化。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置具有比由上述导电材料涂敷装置所涂敷的导电材料涂敷区域更大的接触面积,可以使多个电路块一起同时温度上升。
这样,通过使被加热处理区域与加热装置接触,可以一起同时对多个电路块进行反流焊处理,即使产品间隔不同时,在也不需要更换加热装置的情况下,可以进行反流焊处理。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置具有设定温度不同的多个接触区域,通过使上述接触区域依次与上述被加热处理区域接触,使上述被加热处理区域的温度分段上升。
这样,通过使加热装置与被加热处理区域接触,可以使被加热处理区域的温度分段上升,可以按电路块单位分段控制温度方案,同时不需要热风循环方式中的遮蔽结构、灯加热方式或者远红外线方式中的遮光结构。
因此,在防止被加热处理区域在进行反流焊处理时的急剧温度变化的情况下,可以按电路块单位进行反流焊,同时在抑制反流焊处理中的质量恶化的情况下,可以使导电材料涂敷工艺和贴装工艺中的传送节拍和反流焊工艺中的传送节拍之间匹配,在不降低产品质量的情况下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造装置,其特征是上述设定温度不同的多个接触区域沿上述连续体的运送方向并排配置。
这样,通过运送连续体,可以使设定温度不同的多个接触区域依次与被加热处理区域接触,在不需要移动加热装置的情况下可以使被加热处理区域的温度分段上升,同时,可以对多个被加热处理区域一起同时进行反流焊处理。
因此,在防止在进行反流焊处理时被加热处理区域的急剧温度变化的情况下,可以有效进行反流焊处理,在抑制反流焊处理中的质量恶化的情况下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造装置,其特征是在上述设定温度不同的多个接触区域之间设置空隙。
这样,可以在设定温度不同的接触区域之间保持清楚的温度差,可以高精度控制各被加热处理区域的温度方案,可以提高反流焊处理中的产品质量。
另外,本发明一方案的电子器件制造装置,其特征是上述设定温度不同的多个接触区域可以分别单独移动。
这样,在继续对某一电路块进行预加热的状态下,可以停止对另外的电路块的正式加热。因此,即使正式加热在中途被中断时,也可以防止预加热在中途被中断,可以减少不良产品。
另外,本发明一方案的电子器件制造装置,其特征是上述加热装置具有与多个产品间隔对应的不同长度的多个接触区域,与上述产品间隔对应,选择上述接触区域。
这样,即使电路块的产品间隔不同时,也可以使加热装置按电路块单位与被加热处理区域接触,高精度控制各电路块中的温度方案,可以提高反流焊处理中的产品质量。
另外,本发明一方案的电子器件制造装置,其特征是还包括在上述连续体的被加热处理区域和上述加热装置之间可以插拔的隔热板装置。
这样,当加热装置从被加热处理区域撤离时,可以防止加热装置的热辐射继续对被加热处理区域加热的情况,即使撤离时间长时,可以抑制对被加热处理区域造成的热损伤。
另外,本发明一方案的电子器件制造装置,其特征是还包括对由上述加热装置对上述被加热处理区域进行加热的时间计时的计时装置、当上述加热时间超过给定时间时,使上述加热装置离开上述被加热处理区域的撤离装置。
这样,即使在对被加热处理区域进行加热处理中,由于故障而使运送系统停止时,也可以迅速避免对被加热处理区域造成热损伤,可以抑制反流焊处理中的质量恶化。
另外,本发明一方案的电子器件制造装置,其特征是还包括支承上述加热装置的支承台、沿上述连续体的运送方向使上述支承台滑动的滑动装置。
这样,在目测确认下,可以使加热装置的位置与产品间隔对准,即使产品间隔不同时,可以保持加热时间的均匀性。
另外,本发明一方案的电子器件制造装置,其特征是还包括从与上述加热装置不同方向对上述连续体的被加热处理区域加热的加热辅助装置。
这样,即使在加热装置撤离被加热处理区域时,也可以保持被加热处理区域的温度在给定值以上,可以防止被加热处理区域的温度过度下降,出现不良产品的情况。
另外,本发明一方案的电子器件制造装置,其特征是还包括使由上述加热装置提升温度后的上述被加热处理区域的温度下降的降温装置。
这样,可以使由加热装置提升温度后的被加热处理区域的温度急速下降,提高导电材料的粘接性,稳定进行连接,同时可以防止导电材料的热氧化。
另外,本发明一方案的电子器件制造装置,其特征是上述降温装置包括在面向上述被加热处理区域的面侧上设置有多个冷却剂吹出孔的平板部件。
这样,即使将电子元件安装在被加热处理区域上时,可以将冷却剂传递到各个角落,可以有效降低被加热处理区域上的温度。
另外,本发明一方案的电子器件制造装置,其特征是上述降温装置包括在厚度方向的上下覆盖夹入上述被加热处理区域截面为コ字形的覆盖夹入槽、在上述覆盖夹入槽的内面上设置的多个冷却剂吹出孔。
这样,可以从被加热处理区域的表面侧和背面侧对被加热处理区域冷却,可以有效降低被加热处理区域上的温度。
另外,本发明一方案的电子器件制造装置,其特征是上述降温装置包括比上述加热装置温度低的区域,通过使上述温度低的区域与上述连续体的被加热处理区域的至少一部分接触,降低上述被加热处理区域的温度。
这样,通过热传递,可以控制被加热处理区域的冷却状态,提高冷却效率,缩短冷却时间。
因此,容易使反流焊处理中加热工艺的传送节拍与反流焊处理中冷却工艺的传送节拍之间匹配,在抑制导电材料的热氧化的情况下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造装置,其特征是上述温度低的区域具有比由上述导电材料涂敷装置所涂敷的导电材料涂敷区域更大的接触面积,上述降温装置可以使多个电路块一起同时温度下降。
这样,通过使比加热装置低的温度区域与被加热处理区域接触,可以一起同时对多个电路块进行冷却处理,即使产品间隔不同时,在不需要更换降温装置的情况下,可以进行冷却处理,提高生产效率。
另外,本发明一方案的电子器件制造装置,其特征是上述温度低的区域在上述加热装置的前级或者后级、或者上述加热装置之间并排配置。
这样,通过运送连续体,可以使比加热装置低的温度区域与被加热处理区域接触,在固定比加热装置低的温度区域的状态下,可以降低被加热处理区域的温度,可以一起同时对多个被加热处理区域进行冷却处理。
因此,可以有效进行冷却处理,在抑制导电材料的热氧化的情况下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。
另外,通过使比加热装置低的温度区域在上述加热装置的前级或者上述加热装置之间并排配置,可以防止加热装置产生的热传递到加热装置没有接触的区域,可以高精度控制被加热处理区域的温度方案,可以提高反流焊处理中的产品质量。
另外,本发明一方案的电子器件制造装置,其特征是上述温度低的区域具有与多个产品间隔对应的不同长度的多个接触区域,上述降温装置与上述产品间隔对应,选择上述接触区域。
这样,即使电路块的产品间隔不同时,比加热装置低的温度区域可以按电路块单位与被加热处理区域接触,可以高精度控制各电路块的温度方案,提高反流焊处理中的产品质量。
另外,本发明一方案的电子器件制造方法,其特征是在开卷侧和取卷侧之间引出的、在每个电路块上设置了电子元件搭载区域的连续体上并列进行电子元件的贴装处理和反流焊处理。
这样,可以在连续体的不同区域上同时进行电子元件的贴装处理和反流焊处理,在同一连续体上,在进行贴装处理的同时,可以进行反流焊处理。因此,在开卷侧和取卷侧之间只需要1次运送连续体,就可以进行电子元件的贴装处理以及反流焊处理,同时不需要在对连续体上的所有电路块进行电子元件贴装处理完毕后,就可以开始在同一连续体上开始反流焊处理,可以提高生产效率。
另外,本发明一方案的电子器件制造方法,其特征是在上述开卷侧和上述取卷侧之间引出的上述连续体上进一步并列进行导电材料涂敷处理、树脂封装处理和电路块的切出处理中的至少任一个的处理。
这样,只需要1次运送连续体就可以同时进行从电子元件安装到树脂封装的一系列处理,可以减少载带基板的运送次数,提高生产效率。
另外,本发明一方案的电子器件制造方法,其特征是包括通过运送在每个电路块上设置了电子元件搭载区域的连续体、将上述连续体的电子元件未贴装区域移动到贴装区间、同时将在上述贴装区间贴装了电子元件的上述连续体的已贴装区域移动到反流焊区间的工艺、在上述贴装区间中在上述连续体的未贴装区域上贴装电子元件的工艺、在上述反流焊区间中进行上述连续体的已贴装区域的反流焊处理的工艺。
这样,在连续体引出状态下,可以一起同时进行电子元件的贴装处理以及反流焊处理,对于同一连续体,可以减少达到可以进行反流焊处理之前的贴装处理的等待时间,提高生产效率。
另外,本发明一方案的电子器件制造方法,其特征是包括通过运送在每个电路块上设置了电子元件搭载区域的连续体、将上述连续体的导电材料未涂敷区域移动到导电材料涂敷区域、将在上述导电材料涂敷区域已涂敷了导电材料的上述连续体的已涂敷导电材料区域移动到贴装区间、将在上述贴装区间贴装了电子元件的上述连续体的已贴装区域移动到反流焊区间的工艺、在上述导电材料涂敷区域中在上述连续体的导电材料未涂敷区域涂敷导电材料的工艺、在上述贴装区间中在上述连续体的已涂敷导电材料区域上贴装电子元件的工艺、在上述反流焊区间中进行上述连续体的已贴装区域的反流焊处理的工艺。
这样,在连续体引出状态下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理,对于同一连续体,可以减少达到可以进行贴装处理的导电材料涂敷处理的等待时间以及达到可以进行反流焊处理之前的贴装处理的等待时间,可以提高生产效率。
另外,本发明一方案的电子器件制造方法,其特征是上述反流焊处理通过使与上述连续体的被加热处理区域的至少一部分与上述加热装置接近、或者接触,使上述被加热处理区域的温度上升。
这样,被加热处理区域的加热状态可以由热辐射和热传递控制,可以迅速进行被加热处理区域的温度控制。
因此,容易避免对被加热处理区域造成热损伤,在与导电材料涂敷工艺和贴装工艺的传送节拍匹配的情况下,可以进行被加热处理区域的反流焊处理,在保持反流焊处理中的产品质量的情况下,可以一起同时进行导电材料涂敷处理、电子元件贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造方法,其特征是多个电路块与上述加热装置一起接触。
这样,通过使被加热处理区域与加热装置接触,可以对多个电路块一起同时进行反流焊处理,提高生产效率。
另外,本发明一方案的电子器件制造方法,其特征是同一电路块与上述加热装置多次接触。
这样,避免对被加热处理区域造成热损伤,即使在撤离加热装置时,在防止被加热处理区域的急剧温度变化的情况下,容易使被加热处理区域恢复到原来的温度上,在节省空间的情况下,可以抑制反流焊处理中的质量恶化。
另外,本发明一方案的电子器件制造方法,其特征是上述反流焊处理包括将上述连续体的第1被加热处理区域运送到上述加热装置上的工艺、通过使运送到上述加热装置上的上述第1被加热处理区域与上述加热装置接触,使上述第1被加热处理区域的温度上升的工艺、将上述连续体的第2被加热处理区域运送到上述加热装置上的工艺、通过使运送到上述加热装置上的上述第2被加热处理区域与上述加热装置接触,使上述第2被加热处理区域的温度上升的工艺。
这样,通过在加热装置上运送连续体,可以使加热装置与被加热处理区域接触。因此,在提高反流焊处理的效率的情况下,可以一起同时进行导电材料涂敷处理以及电子元件贴装处理,提高生产效率。
另外,本发明一方案的电子器件制造方法,其特征是上述反流焊处理包括将上述连续体的被加热处理区域运送到上述加热装置上的工艺、通过使运送到上述加热装置上的上述被加热处理区域与上述加热装置分段接近,使上述被加热处理区域的温度分段上升的工艺。
这样,通过采用温度恒定的加热装置,可以使被加热处理区域的温度分段上升,在节省空间的情况下,可以抑制反流焊处理中的热损伤。
另外,本发明一方案的电子器件制造方法,其特征是包括有上述加热装置对上述被加热处理区域加热后或者加热中、使上述加热装置撤离上述被加热处理区域的工艺。
这样,即使在对被加热处理区域进行加热处理中运送系统停止时,也可以迅速避免对被加热处理区域造成热损伤,可以抑制反流焊处理中的质量恶化。
另外,本发明一方案的电子器件制造方法,其特征是包括在上述撤离后的上述加热装置和上述被加热处理区域逐渐插入隔热板的工艺。
这样,通过使加热装置离开被加热处理区域能在加热装置和被加热处理区域之间插入隔热板的距离,可以抑制对被加热处理区域造成热损伤,在节省空间的情况下,可以抑制反流焊处理中的质量恶化。
另外,本发明一方案的电子器件制造方法,其特征是包括使从上述被加热处理区域撤离后的上述加热装置再次与上述被加热处理区域接触的工艺。
这样,避免对被加热处理区域造成热损伤,即使加热装置离开时,在防止被加热处理区域的急剧温度变化的情况下,容易使被加热处理区域恢复到原来的温度上。
另外,本发明一方案的电子器件制造方法,其特征是包括在使从上述被加热处理区域撤离后的上述加热装置再次与上述被加热处理区域接触之前,向上述被加热处理区域吹热风的工艺。
这样,即使加热装置离开被加热处理区域时,也可以使被加热处理区域的温度保持在给定值以上,可以防止不良产品的出现。
另外,本发明一方案的电子器件制造方法,其特征是上述反流焊处理包括将上述连续体的第1被加热处理区域运送到上述第1加热装置上、同时将上述连续体的第2被加热处理区域运送到比上述第1加热装置温度更高的第2加热装置上的工艺、通过使运送到上述第1加热装置上的上述第1被加热处理区域与上述第1加热装置接触,使上述第1被加热处理区域的温度上升、同时通过使运送到上述第2加热装置上的上述第2被加热处理区域与上述第2加热装置接触,使上述第2被加热处理区域的温度上升到比上述第1被加热处理区域高的温度的工艺。
这样,通过运送连续体,可以一起同时使多个被加热处理区域的温度分段上升,在抑制在反流焊处理中的热损伤的情况下,可以快速进行反流焊处理。
因此,即使在一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理时,可以防止在反流焊处理中连续体的运送限速,可以抑制反流焊处理中的质量恶化,在保持产品质量的情况下,可以提高生产效率
另外,本发明一方案的电子器件制造方法,其特征是上述第1加热装置和上述第2加热装置,使上述第1加热装置成为前级沿上述连续体的运送方向并排配置。
这样,通过运送连续体,可以一起同时使设定温度不同的多个加热装置与多个被加热处理区域接触,在不需要移动加热装置的情况下,可以使多个被加热处理区域的温度一起分段上升。
因此,在防止在反流焊处理进行时被加热处理区域的急剧温度变化的情况下,可以有效进行反流焊处理,在抑制反流焊处理中的质量恶化的情况下,可以一起同时进行导电材料涂敷处理、电子元件贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造方法,其特征是包括在上述第1以及第2加热装置对上述被加热处理区域加热后或者加热中,使上述第1加热装置与上述第1被加热处理区域接触的情况下将上述第2加热装置从上述第2被加热处理区域撤离的工艺。
这样,即使在对多个被加热处理区域进行加热处理中运送系统停止时,在将第1被加热处理区域维持在一定温度的情况下,可以迅速避免对第2被加热处理区域造成热损伤,即使被加热处理区域的加热状态不同时,也可以抑制反流焊处理中的质量恶化。
另外,本发明一方案的电子器件制造方法,其特征是包括使从上述第2被加热处理区域撤离后的上述第2加热装置再次与上述第2被加热处理区域接触的工艺。
这样,避免对第2被加热处理区域造成热损伤,即使在第2加热装置离开第2被加热处理区域时,在不影响第1被加热处理区域的温度的情况下,可以使第2被加热处理区域恢复到原来的温度,在不出现不良产品的情况下,可以重新开始反流焊处理。
另外,本发明一方案的电子器件制造方法,其特征是包括在使从上述第2被加热处理区域撤离后的上述第2加热装置再次与上述第2被加热处理区域接触之前,向上述第2被加热处理区域吹热风的工艺。
这样,避免对第2被加热处理区域造成热损伤,即使在第2加热装置离开第2被加热处理区域时,也可以使第2被加热处理区域的温度保持在给定值以上,可以防止出现不良产品。
另外,本发明一方案的电子器件制造方法,其特征是还包括调整上述加热装置的长度,使得上述加热装置的长度与产品间隔对应的工艺。
这样,即使电路块的产品间隔不同时,也可以按电路块单位使加热装置与被加热处理区域接触,对各电路块进行均匀加热处理。
另外,本发明一方案的电子器件制造方法,其特征是还包括使上述加热装置的位置与产品间隔对应、沿上述连续体的运送方向使支承上述加热装置的支承台滑动的工艺。
这样,在目测确认下,可以使加热装置的位置与产品间隔对准,即使产品间隔不同时,可以保持加热时间的均匀性。
另外,本发明一方案的电子器件制造方法,其特征是还包括降低由上述加热装置提升温度后的被加热处理区域的温度的工艺。
这样,可以使由加热装置提升温度后的被加热处理区域的温度急速下降,提高导电材料的粘接性,稳定进行连接,同时可以防止被加热处理区域长时间维持在高温状态,防止导电材料的热氧化。
另外,本发明一方案的电子器件制造方法,其特征是通过使由上述加热装置提升温度后的被加热处理区域的至少一部分与比上述加热装置的温度低的区域接触,降低上述被加热处理区域的温度。
这样,通过热传递可以控制被加热处理区域的冷却状态,提高冷却效率,缩短冷却时间。因此,在抑制导电材料的劣化的情况下,可以一起同时进行导电材料涂敷处理、电子元件的贴装处理以及反流焊处理。
另外,本发明一方案的电子器件制造方法,其特征是上述温度低的区域在上述加热装置的前级或者后级、或者上述加热装置之间并排配置。
这样,通过运送连续体,可以使比加热装置的温度低的区域与被加热处理区域接触,在使导电材料涂敷处理、电子元件的贴装处理以及反流焊处理中的传送节拍之间匹配的情况下,可以有效进行反流焊时的冷却处理。
另外,通过使比加热装置的温度低的区域在加热装置的前级或者加热装置之间并排配置,可以在加热装置的边界上遮断加热装置所所产生的热,清楚保持加热装置的边界温度,可以提高反流焊处理中的产品质量。
另外,本发明一方案的电子器件制造方法,其特征是通过向由上述加热装置提升温度后的被加热处理区域的单面或者两面吹气体,降低上述被加热处理区域的温度。
这样,即使在将电子元件安装在被加热处理区域上时,也可以将冷却剂传递到各个角落,可以有效降低被加热处理区域上的温度。
另外,本发明一方案的电子器件的制造程序,其特征是使计算机执行间断运送在每个电路块上设置了电子元件搭载区域的连续体的步骤、在上述运送的连续体上、一起同时进行电子元件的贴装处理和反流焊处理的步骤。
这样,通过安装电子器件的制造程序,可以综合进行电子元件贴装处理以及反流焊处理,可以减少进行反流焊处理之前的贴装处理的等待时间,有效提高电子器件的生产效率。
另外,本发明一方案的电子器件的制造程序,其特征是使计算机执行在上述运送的连续体上、进一步一起同时进行导电材料涂敷处理、树脂封装处理或者电路块的切出处理中的至少任一个处理的步骤。
这样,通过安装电子器件的制造程序,可以进一步综合进行导电材料涂敷处理、树脂封装处理或者电路块的切出处理,可以对连接电路块的连续体同时进行多个处理,有效提高电子器件的生产效率。
附图说明
图1表示有关实施例1的电子器件制造方法。
图2表示有关实施例1的电子器件制造工艺。
图3表示有关实施例2的电子器件制造方法。
图4表示有关实施例3的电子器件制造方法。
图5表示有关实施例4的电子器件制造方法。
图6表示有关实施例5的电子器件制造方法。
图7表示有关实施例6的电子器件制造装置。
图8表示图7的反流焊处理。
图9表示图7的反流焊处理。
图10表示图7的反流焊处理的温度方案。
图11表示有关实施例7的电子器件制造装置。
图12表示图11的反流焊处理。
图13表示有关实施例8的电子器件制造方法。
图14表示有关实施例8的电子器件制造方法。
图15表示有关实施例9的电子器件制造方法。
图16表示有关实施例10的电子器件制造方法。
图17表示有关实施例11的电子器件制造装置。
图18表示图17的反流焊处理。
图19表示图17的反流焊处理的流程图。
图20表示图17的运送处理的流程图。
图21表示有关实施例12的电子器件制造装置。
图22表示有关实施例13的电子器件制造方法。
图23表示现有技术的电子器件制造方法。其中:1、31、51、71、91、100、200、300、601、700—载带基板,1a~1e、31a~31c、51a~51e、71a~71f、91a~91c、101、301、801—电路基板、2a~2e、32a~32c、52a~52e、72a~72f、92a~92c、102、302、802—布线、3a~3e、33a~33c、53a~53e、73a~73f、93a~93c、103、303、803—绝缘膜、4a~4de、6a、6b—焊锡球、34a~34c、54a~54e、74a~74f、94a~94c、104、304、804—焊锡浆、5a~5d、35b、35c、55b~55e、75c~75f、95b、95c、105、305、805—半导体芯片、6b、36c、56d、56e—封装树脂、B1、B2、B11~B13、B21~B25、B31~B36、B41~B43、603—电路块、11、21、41、61、81—上料机、11a、21a、41a、61a、81a—卷送盘、12、23、43、61a、63b、83—贴装区间、1 3、24、44、64、84—反流焊区间、14、25、47、65、85—下料机、14a、25a、47a、65a、85a—卷绕盘、15、26、48—切断区域、16、27—树脂封装区域、22、42、82—焊锡涂敷区间、45—树脂涂敷区间、46—固化区间、86a~86c、87a~87c—滚轴群、91a、91b—松弛部、111、311~313、412、512—预加热块、112、314、413、514—正式加热块、113、213、315、411、414、511、513、515、825a~825c—冷却块、114、214—覆盖夹入槽、115、215—吹出孔、211、611~614、821a~824a、821b~824b、821c~824c—加热块、316—吹热风块、602—运送孔、615a、615b—隔热板、616—按压板、617—凸出部、711—反流焊炉、712—支承台、713—轨道、721~724—加热器区间、725—冷却区间。
具体实施方式
以下参照附图说明有关本发明的实施例的电子器件制造装置及其制造方法。
图1表示有关本发明实施例1的电子器件制造方法。
在图1中,在上料机11和下料机14之间沿载带基板1的运送方向排列设置贴装区间12以及反流焊区间13。
另一方面,在载带基板1上,按电路块B1、B2设置电子元件搭载区域,在各电路块B1、B2上分别设置电路基板1a、1b。然后,在各电路基板1a、1b上分别形成布线2a、2b,使布线2a、2b的端子部分露出地在各布线2a、2b上形成绝缘膜3a、3b。另外,在半导体芯片5a、5b上分别形成焊锡球4a、4b。
然后,将给定块长的电路基板1a、1b连在一起的载带基板1被架设在卷送盘11a和卷绕盘14a之间。以载带基板1的各传送节拍,将载带基板1的未贴装区域运送到设置在上料机11和下料机14之间的贴装区间12中,同时将载带基板1的已贴装区域运送到在与贴装区间12并排配置的反流焊区间13中。
然后,在贴装区间12中,将形成了焊锡球4a的半导体芯片5a贴装在电路基板1a上,同时在反流焊区间13中通过对已经贴装了半导体芯片5b的电路基板1b进行反流焊处理,利用焊锡球4b将半导体芯片5b固定在电路基板1b上。
然后,当对载带基板1上的所有电路块B1、B2进行的贴装处理以及反流焊处理结束后,在切断区域15中,按照各电路块B1、B2切断载带基板1。然后,将切断后的各电路块B1、B2转移到树脂封装区域16,例如,通过在半导体芯片5b的周围涂敷封装树脂6b,可以将电路块B2进行树脂封装。
图2表示有关本发明实施例1的电子器件制造工艺。
在图2(a)中,在卷送盘11a和卷绕盘14a之间引出的载带基板1上,形成电路基板1a~1c。在此,在电路基板1a上形成布线2a以及绝缘膜3a,在电路基板1b上形成布线2b以及绝缘膜3b,同时贴装形成有焊锡球4b的半导体芯片5b,在电路基板1c上形成布线2c以及绝缘膜3c,同时利用焊锡球4c将半导体芯片5c固定。然后,引出电路基板1a~1c的载带基板1,按照给定的传送节拍,将贴装处理前的电路基板1a向贴装区间12运送,贴装处理后的电路基板1b向反流焊区间13运送,反流焊处理后的电路基板1c被卷绕在卷绕盘14a上。
然后,如图2(b)所示,在将贴装处理前的电路基板1a被运送到贴装区间12,贴装处理后的电路基板1b被运送反流焊区间13后,一旦停止载带基板1的运送。然后,在运送到贴装区间12的电路基板1a上贴装形成有焊锡球4a的半导体芯片5a,在运送到反流焊区间13的电路基板1b上通过使焊锡球4b熔化,将半导体芯片5b固定在电路基板1b上。在此,由于贴装区间12和反流焊区间13并排设置,在电路基板1a的贴装处理结束后不需要等待,就可以进行电路基板1b的反流焊处理,可以提高生产效率。
然后,在电路基板1a的贴装处理以及电路基板1b的反流焊处理结束后,如图2(c)所示,按照给定的传送节拍,将从卷送盘11a引出的电路基板1d向贴装区间12运送,贴装处理后的电路基板1a向反流焊区间13运送,反流焊处理后的电路基板1b被卷绕在卷绕盘14a上。
然后,如图2(d)所示,在将贴装处理前的电路基板1d被运送到贴装区间12,贴装处理后的电路基板1a被运送反流焊区间13后,一旦停止载带基板1的运送。然后,在运送到贴装区间12的电路基板1d上贴装形成有焊锡球4d的半导体芯片5d,在运送到反流焊区间13的电路基板1a上通过使焊锡球4a熔化,将半导体芯片5a固定在电路基板1a上。在此,由于贴装区间12和反流焊区间13并排设置,在电路基板1d的贴装处理结束后不需要等待,就可以进行电路基板1a的反流焊处理,可以提高生产效率。
然后,在电路基板1d的贴装处理以及电路基板1a的反流焊处理结束后,如图2(e)所示,按照给定的传送节拍,将从卷送盘11a引出的电路基板1e向贴装区间12运送,贴装处理后的电路基板1d向反流焊区间13运送,反流焊处理后的电路基板1a被卷绕在卷绕盘14a上。
这样,在卷送盘11a和卷绕盘14a之间,只需要1次运送载带基板1,就可以对电路基板1a实施完毕贴装处理以及反流焊处理,同时,可以同时对不同电路基板1a~1e进行贴装处理以及反流焊处理,可以提高生产效率。
此外,在上述实施例1中,虽然是以与贴装处理以及反流焊处理独立进行切断处理的方法进行了说明,也可以在反流焊区间13和下料机14之间设置切断区域15,一起进行贴装处理、反流焊处理以及切断处理。这时,通过在载带基板1上对电路基板1a~1e进行冲孔,可以在将载带基板1卷绕在卷绕盘14a上的同时,运送基板。
图3表示有关本发明实施例2的电子器件制造方法。
在图3中,在上料机21和下料机25之间沿载带基板31的运送方向并排设置焊锡涂敷区间22、贴装区间23以及反流焊区间24。
另一方面,在载带基板31上,按电路块B11~B13设置电子元件搭载区域,在各电路块B11~B13上分别设置电路基板31a~31c。然后,在各电路基板31a~31c上分别形成布线32a~32c,使布线32a~32c的端子部分露出地在各布线32a~32c上形成绝缘膜33a~33c。
然后,将给定块长的电路基板31a~31c连在一起的载带基板31被架设在卷送盘21a和卷绕盘25a之间。然后,以载带基板31的各传送节拍,将载带基板31的未涂敷焊锡区域运送到在设置在上料机21和下料机25之间的焊锡涂敷区间22中,将载带基板31的已涂敷焊锡区域运送到在与焊锡涂敷区间22并排设置的贴装区间23中,将载带基板31的已贴装区域运送到在与贴装区间23并排配置的反流焊区间24中。
然后,在焊锡涂敷区间22中,将焊锡浆34a印刷在电路基板31a上,在贴装区间23中,将半导体芯片35b贴装在印刷了焊锡浆34b的电路基板31b上,在反流焊区间24中通过对已经贴装了半导体芯片35c的电路基板31c进行反流焊处理,利用焊锡浆34c将半导体芯片35c固定在电路基板31c上。
然后,当对载带基板31上的所有电路块B11~B13进行的焊锡涂敷处理、贴装处理以及反流焊处理结束后,在切断区域26中,按照各电路块B11~B13切断载带基板31。然后,将切断后的各电路块B11~B13转移到树脂封装区域27,例如,通过在半导体芯片35c的周围涂敷封装树脂36c,可以将电路块B13进行树脂封装。
这样,在卷送盘21a和卷绕盘25a之间,只需要1次运送载带基板31,就可以对电路基板31a~31c实施完毕焊锡涂敷处理、贴装处理以及反流焊处理,同时,可以同时对不同电路基板31a~31c进行焊锡涂敷处理、贴装处理以及反流焊处理,可以提高生产效率。
此外,在上述实施例2中,虽然是以与焊锡涂敷处理、贴装处理以及反流焊处理独立进行切断处理的方法进行了说明,也可以在反流焊区间24和下料机25之间设置切断区域26,一起进行焊锡涂敷处理、贴装处理、反流焊处理以及切断处理。
图4表示有关本发明实施例3的电子器件制造方法。
在图4中,在上料机41和下料机47之间沿载带基板51的运送方向并排设置焊锡涂敷区间42、贴装区间43、反流焊区间44、树脂涂敷区间45以及固化区间46。
另一方面,在载带基板51上,按电路块B21~B25设置电子元件搭载区域,在各电路块B21~B25上分别设置电路基板51a~51e。然后,在各电路基板51a~51e上分别形成布线52a~52e,使布线52a~52e的端子部分露出地在各布线52a~52e上形成绝缘膜53a~53e。
然后,将给定块长的电路基板51a~51e连在一起的载带基板51被架设在卷送盘41a和卷绕盘47a之间。然后,以载带基板51的各传送节拍,在设置在上料机41和下料机47之间的焊锡涂敷区间42中运送载带基板51的未涂敷焊锡区域,在与焊锡涂敷区间42并排设置的贴装区间43中运送载带基板51的已涂敷焊锡区域,在与贴装区间43并排配置的反流焊区间44中运送载带基板51的已贴装区域,在与反流焊区间44并排设置的树脂涂敷区间45中运送载带基板51的已进行反流焊区域,在与树脂涂敷区间45并排设置的硫化区域46中运送载带基板51的已涂敷树脂区域,。
然后,在焊锡涂敷区间42中,将焊锡浆54a印刷在电路基板51a上,在贴装区间43中,将半导体芯片55b贴装在印刷了焊锡浆54b的电路基板51b上,在反流焊区间44中通过对已经贴装了半导体芯片55c的电路基板51c进行反流焊处理,利用焊锡浆54c将半导体芯片55c固定在电路基板51c上,在树脂涂敷区间45中,在固定在电路基板51d上的半导体芯片55d的周围涂敷封装树脂55d,在固化区间46中,使在电路基板51e上的半导体芯片55e的周围涂敷的封装树脂56e硬化。
然后,当对载带基板51上的所有电路块B21~B25进行的焊锡涂敷处理、贴装处理、反流焊处理、树脂涂敷处理以及固化处理结束后,在切断区域48中,按照各电路块B21~B25切断载带基板51。
这样,在卷送盘41a和卷绕盘47a之间,只需要1次运送载带基板51,就可以对电路基板51a~51e实施完毕焊锡涂敷处理、贴装处理、反流焊处理、树脂涂敷处理以及固化处理,同时,可以同时对不同电路基板51a~51e进行焊锡涂敷处理、贴装处理、反流焊处理、树脂涂敷处理以及固化处理,可以提高生产效率。
此外,在上述实施例3中,虽然是以与焊锡涂敷处理、贴装处理、反流焊处理、树脂涂敷处理以及固化处理独立进行切断处理的方法进行了说明,也可以在固化区间46和下料机47之间设置切断区域48,一起进行焊锡涂敷处理、贴装处理、反流焊处理、树脂涂敷处理、固化处理以及切断处理。
图5表示有关本发明实施例4的电子器件制造方法。
在图5中,在上料机61和下料机65之间沿载带基板71的运送方向并排设置焊锡涂敷区间62、贴装区间63a、贴装区间63b、以及反流焊区间64。在此,贴装区间63a、63b可以分别将在焊锡涂敷区间62中印刷的焊锡涂敷区域分割后接收,例如,可以使贴装区间63a接收在焊锡涂敷区间62中印刷的焊锡涂敷区域的前半部分,使贴装区间63b接收在焊锡涂敷区间62中印刷的焊锡涂敷区域的后半部分。
另一方面,在载带基板71上,按电路块B31~B36设置电子元件搭载区域,在各电路块B31~B36上分别设置电路基板71a~71f。然后,在各电路基板71a~71f上分别形成布线72a~72f,使布线72a~72f的端子部分露出地在各布线72a~72f上形成绝缘膜73a~73f。
然后,将给定块长的电路基板71a~71f连在一起的载带基板71被架设在卷送盘61a和卷绕盘65a之间。然后,以载带基板71的各传送节拍,在设置在上料机61和下料机65之间的焊锡涂敷区间62中运送载带基板71的未涂敷焊锡区域,在与焊锡涂敷区间62并排设置的贴装区间63a、63b中运送载带基板71的已涂敷焊锡区域,在与贴装区间63a、63b并排配置的反流焊区间64中运送载带基板71的已贴装区域。
然后,按各传送节拍、在焊锡涂敷区间62中,将焊锡浆74a、74b一起印刷在电路基板71a、71b上,在贴装区间63a中,将半导体芯片75c贴装在印刷了焊锡浆74c的电路基板71c上,在贴装区间63b中,将半导体芯片75d贴装在印刷了焊锡浆74d的电路基板71d上,在反流焊区间64中通过对已经贴装了半导体芯片75e、75f的电路基板71e、71f进行反流焊处理,分别利用焊锡浆75e、75f将半导体芯片75e、75f固定在电路基板71e、71f上。
这样,即使搭载在各电路块B31~B36上的元件数多时,也可以抑制贴装机的大型化,降低贴装时间。因此,贴装处理所花费的时间可以与焊锡涂敷处理以及反流焊处理所花费的时间相匹配,即使在连续进行焊锡涂敷处理、电子元件的贴装处理以及反流焊处理的情况下,也可以减少进入到下一处理的等待时间,可以提高生产效率。
图6表示本发明有关实施例5的电子器件制造方法。
在图6中,在上料机81和下料机85之间沿载带基板91的运送方向并排设置焊锡涂敷区间82、贴装区间83以及反流焊区间84。另外,在焊锡涂敷区间82和贴装区间83之间在贴装区间83的前级上设置使载带基板91松弛的滚轴群86a~86c,同时在贴装区间83和反流焊区间84之间,在反流焊区间84的前级设置使载带基板91松弛的滚轴群87a~87c。由滚轴群86a~86c支承载带基板91的松弛部分91a,同时由滚轴群87a~87c支承载带基板91的松弛部分91b。
另一方面,在载带基板81上,按电路块B41~B43设置电子元件搭载区域,在各电路块B41~B43上分别设置电路基板91a~91c。然后,在各电路基板91a~91c上分别形成布线92a~92c,使布线92a~92c的端子部分露出地在各布线92a~92c上形成绝缘膜93a~93c。
然后,将给定块长的电路基板91a~91c连在一起的载带基板91被架设在卷送盘81a和卷绕盘85a之间。然后,以载带基板91的各传送节拍,在设置在上料机81和下料机85之间的焊锡涂敷区间82中运送载带基板91的未涂敷焊锡区域,在与焊锡涂敷区间82并排设置的贴装区间83中运送载带基板91的已涂敷焊锡区域,在与贴装区间83并排配置的反流焊区间84中运送载带基板91的已贴装区域。
然后,在焊锡涂敷区间82中,将焊锡浆94a印刷在电路基板91a上,在贴装区间83中,将半导体芯片95b贴装在印刷了焊锡浆94b的电路基板91b上,在反流焊区间84中通过对已经贴装了半导体芯片95c的电路基板91c进行反流焊处理,利用焊锡浆94c将半导体芯片95c固定在电路基板91c上。
在此,例如在贴装区间83上发生故障,贴装处理不能进行时,在使滚轴86a、87c保持转动动作的情况下,使滚轴86c、87a停止转动。这样,可以在停止在贴装区间82上的载带基板91的运送的情况下,继续进行焊锡涂敷区间82和反流焊区间84上的运送,同时,在焊锡涂敷区间82进行焊锡涂敷后的电路基板被贮留在载带基板91的松弛部分91a上,而载带基板91的松弛部分91b的电路基板可以在反流焊区间84进行反流焊处理。
因此,即使在贴装区间83上发生故障的情况下,可以继续进行反流焊处理,对于同一载带基板91,即使在并排设置贴装区间83以及反流焊区间84的情况下,也可以维持反流焊区间84的工作效率。
另外,在焊锡涂敷区间82发生故障时,保持滚轴86c、87a~87c的转动动作,通过停止卷送盘81a以及滚轴86a的转动,停止在焊锡涂敷区间82上的载带基板91的运送,可以继续进行在贴装区间83以及反流焊区间84上的运送。
另外,在反流焊区间84发生故障时,保持滚轴86a~86c、86a的转动动作,通过停止滚轴86c以及卷绕盘85a的转动,停止在反流焊区间84上的载带基板91的运送,可以继续进行在焊锡涂敷区间82和贴装区间83上的运送。
此外,作为在上述反流焊区间13、24、44、64、84中所进行的加热方法,并没有特别限定,例如,除了可以采用热风循环方式的空气加热方式、灯加热方式、远红外线方式、激光加热方式等以外,也可以采用接触加热方式。
图7表示有关本发明实施例6的电子器件制造装置的概略构成立体图。
在图7中,设置有供给预热的预加热块111、供给峰值热的正式加热块112以及降低供给峰值热后的被加热处理体的温度的冷却块113,例如,在焊锡涂敷工艺、贴装工艺之后进行的反流焊工艺中,对图9的将作为给定块长的被加热处理体的电路基板101连在一起的作为连续体的载带基板100,进行加热处理和冷却处理。
预加热块111,例如由金属或者陶瓷等构成,同时由图中未画出的驱动机构,沿箭头a、b方向可以自由移动。预加热块111逐渐向载带基板100接近并供给预热,将在后面对其详细说明。
正式加热块112,例如由金属或者陶瓷等构成,与预加热块111邻接配置。另外,正式加热块112由图中未画出的驱动机构,沿箭头a、b方向可以自由移动。正式加热块112与载带基板100接触并供给峰值热,将在后面对其详细说明。
冷却块113,例如由金属或者陶瓷等构成,同时由图中未画出的驱动机构,沿箭头c、d方向可以自由移动。冷却块113具有在厚度方向上下覆盖夹入、截面为コ字形的覆盖夹入槽114。在覆盖夹入槽114的内面上,设置多个冷却剂的吹出孔115。在此,作为冷却剂,例如可以采用空气、氧气、氮气、二氧化碳气、氦气或者碳氟气等。
在此,载带基板100,如后述的图9所示,将给定块长的电路基板101连在一起。在后述的图9所示电路基板101上,在反流焊工艺之前的焊锡涂敷工艺中,在布线102上涂敷焊锡浆104。此外,也存在在布线102上通过复印粘附ACF等粘接剂的情况。另外,符号104表示绝缘膜。另外,在焊锡涂敷工艺之后的贴装工艺中,在电路基板101上通过焊锡浆104贴装半导体芯片105。
另外,由于某种原因,例如,从图3中说明的上料机21到下料机25之间的流水线停止时,如果预加热块11 1或者正式加热块112还处在加热处理中,通过使预加热块111或者正式加热块112离开载带基板100,可以避免向载带基板100施加不需要的过热。
图8、9表示图7的反流焊处理,图10表示图7的反流焊处理的温度方案。
在图8~图10中,将结束了焊锡涂敷工艺以及贴装工艺后的载带基板100被送入到反流焊工艺,如图8(a)所示,使预加热块111按箭头a方向上升一段,接近载带基板100。这时,正式加热块112在原定位置上处于待机状态。
然后,预加热块111,对图9所示的载带基板100的给定块长的电路基板101,进行给定时间的加热处理。这样,向电路基板101供给预热①。该预热①为图10的①段实线所示的温度梯度。
由预加热块111进行完图8(a)的加热处理后,如图8(b)所示,使预加热块11 1按箭头a方向再上升一段,更接近载带基板100,和上述同样,对电路基板101进行给定时间的加热处理。这样,如图9所示,向电路基板101供给预热②。该预热②为图10的②段实线所示的温度梯度。
由预加热块111进行完图8(b)的加热处理后,如图8(c)所示,使预加热块111按箭头a方向再上升一段,更接近载带基板100,和上述同样,对电路基板101进行给定时间的加热处理。这样,如图9所示,向电路基板101供给预热③。该预热③为图10的③段实线所示的温度梯度。此外,在由预加热块111对电路基板101供给预热①~③时,由于正式加热块112在原定位置上处于待机状态,可以避免正式加热块112的热对电路基板101的影响。
由预加热块111进行完图8(c)的加热处理后,如图8(d)所示,使预加热块111返回到原定位置上。这时,将载带基板100,沿图7所示虚线箭头方向运送电路基板101的给定块长的量。然后,使正式加热块112上升,与载带基板100接触,对电路基板101进行给定时间的加热处理。这样,如图9所示,向电路基板101供给峰值热④。该峰值热④为图10的④段实线所示的温度梯度。在此,峰值热④由于是焊锡熔点+α,将焊锡浆104熔化,将半导体芯片105焊接在电路基板101上的布线102上。
由正式加热块112进行完图8(d)的加热处理后,如图8(e)所示,使正式加热块112沿箭头b方向下降,返回到原定位置上,同时使冷却块113从图8(a)所示的原定位置向箭头c方向移动,由覆盖夹入槽114将载带基板100上下覆盖夹入。然后,通过从设置在覆盖夹入槽114的内面上的多个冷却剂吹出孔115向电路基板101的上下两面吹出冷却剂,使电路基板101冷却。
这样,电路基板101,如图9的⑤所示,被冷却。该冷却⑤为图10的⑤段实线所示的温度梯度。这样,通过使电路基板101冷却,将半导体芯片105通过布线102固定在电路基板101上。对电路基板101的给定时间的冷却结束后,使冷却块113从图8(e)的状态向箭头d方向移动,返回到图8(a)的原定位置。
如上所述,对载带基板100的给定块长的电路基板101依次进行预热、峰值加热以及冷却,在对某一电路基板101的反流焊处理结束后,将载带基板100运送电路基板101的给定块长,通过依次进行如图8(a)~(e)所示的预热、峰值加热以及冷却,对下一个电路基板101进行反流焊处理。
此外,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,如果预加热块111或者正式加热块112还处在加热处理中,通过使预加热块111或者正式加热块112离开载带基板100,可以避免向载带基板100施加不需要的过热。
另一方面,当流水线恢复运行时,重新进行预热、峰值加热以及冷却。这时,如果载带基板100的给定块长的电路基板101的温度,例如象图10的虚线所示①~④那样比较低时,首先按照①~③使预加热块111逐渐上升,使载带基板100的给定块长的电路基板101的温度上升到图10的实线所示位置上。然后,使正式加热块112与电路基板101接触,进行峰值加热。这样,在流水线恢复后,不会造成产品的损伤,可以继续进行反流焊处理。
这样,在上述实施例6中,使预加热块111从原定位置上逐渐上升移动,与载带基板100的给定块长的电路基板101接近,进行预加热后,返回到原定位置上,然后,使与预加热块111邻近配置的正式加热块112,与在给定流水线上预热后的电路基板101接触进行峰值加热,之后返回到原定位置,使冷却块113接近峰值热后的电路基板101,对电路基板101冷却,然后返回到原定位置。
这样,可以清楚维持在预加热块111或者正式加热块112之间的边界温度,容易进行产品质量管理。另外,由于不需要在现有的灯加热方式和远红外线方式中的遮光结构,可以简化装置的构成。
另外,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,如果预加热块111或者正式加热块112还处在加热处理中,则使预加热块111或者正式加热块112离开载带基板100,这样可以避免向载带基板100施加不需要的过热。容易进行产品质量管理。
另一方面,当流水线恢复运行时,如果载带基板100的给定块长的电路基板101的温度,例如象图10的虚线所示①~④那样比较低时,首先按照①~③使预加热块111逐渐上升,使载带基板100的给定块长的电路基板101的温度上升到图10的实线所示位置上之后,再使正式加热块112与电路基板101接触,重新进行峰值加热,然后由冷却块113重新对峰值加热后的电路基板101冷却,因此,不会造成产品的损伤,可以继续进行反流焊处理。
另外,当流水线恢复运行时,由于重新进行预热、峰值加热以及冷却,可以大幅度缩短恢复后的加热处理和冷却处理的等待时间。
另外,对峰值加热后的电路基板101通过从冷却块113的覆盖夹入槽114的多个冷却剂吹出孔115吹出冷却剂进行冷却,可以提高电路基板101的冷却效率,缩短冷却处理的时间,特别对于无铅的焊锡浆104,容易防止其热氧化。
此外,在本实施例中,虽然是使预加热块111分段上升进行预加热的情况进行了说明,但并不限定于该例,也可以线形上升进行预加热。
另外,在本实施例中,虽然是以预加热块111或者正式加热块112从载带基板100的下面侧上升移动的情况进行了说明,但并不限定于该例。也可以从载带基板100的上面侧下降移动。另外,在本实施例中,虽然是以在冷却块113中设置截面为コ字形的具有多个冷却剂吹出孔115的覆盖夹入槽114的情况进行了说明,但并不限定于该例,也可以使冷却块113为平板状,同时在面向载带基板100的一面侧上设置冷却剂吹出孔115。另外,在本实施例中,虽然是以预加热块111为1个时的情况进行了说明,但并不限定于该例。也可以设置多个预加热块111。
图11表示有关本发明实施例7的电子器件制造装置的概略构成立体图。
在图11中,设置有供给热的加热块211以及降低供给了热的被加热处理体的温度的冷却块213,例如,在焊锡涂敷工艺、贴装工艺之后进行的反流焊工艺中,对将作为给定块长的被加热处理体的电路基板连在一起的作为连续体的载带基板200,进行加热处理和冷却处理。此外,作为连在载带基板200上的电路基板,可以采用和图9相同的构成。
加热块211,例如由金属或者陶瓷等构成,同时由图中未画出的驱动机构,沿箭头a、b方向可以自由移动。加热块211逐渐向载带基板200接近并供给预热,同时与载带基板200接触并供给峰值热,将在后面对其详细说明。
冷却块213,例如由金属或者陶瓷等构成,同时由图中未画出的驱动机构,沿箭头c、d方向可以自由移动。冷却块213具有在厚度方向上下覆盖夹入、截面为コ字形的覆盖夹入槽214。在覆盖夹入槽214的内面上,设置多个冷却剂的吹出孔215。
图12表示图1的反流焊处理的侧视图。
在图12中,将结束了焊锡涂敷工艺以及贴装工艺后的载带基板200被送入到反流焊工艺,如图12(a)所示,使加热块211从虚线所示的初始位置按箭头a方向上升一段,接近载带基板200。这时,加热块211,对载带基板200的给定块长的电路基板,进行给定时间的加热处理。这样,向电路基板供给和图9同样的预热①。该预热①可以是图10的①段实线所示的温度梯度。
由加热块211进行完图12(a)的加热处理后,如图12(b)所示,使加热块211按箭头a方向再上升一段,更接近载带基板200,和上述同样,对电路基板进行给定时间的加热处理。这样,向电路基板供给和图9同样的预热②。该预热②可以是图10的②段实线所示的温度梯度。
由加热块211进行完图12(b)的加热处理后,如图12(c)所示,使加热块211按箭头a方向再上升一段,更接近载带基板200,和上述同样,对电路基板进行给定时间的加热处理。这样,向电路基板供给和图9同样的预热③。该预热③可以是图10的③段实线所示的温度梯度。
由加热块211进行完图12(c)的加热处理后,如图12(d)所示,使加热块211按箭头a方向再上升一段,更接近载带基板200,和上述同样,对电路基板进行给定时间的加热处理。这样,向电路基板供给和图9同样的峰值热④。该峰值热④可以是图10的④段实线所示的温度梯度。在此的峰值热④由于是焊锡熔点+α,将焊锡浆熔化,将半导体芯片焊接在电路基板上的布线上。
由加热块211进行完图12(d)的加热处理后,如图12(e)所示,使加热块211沿箭头b方向下降,返回到初始位置上,同时使冷却块213从图12(a)所示的初始位置向箭头c方向移动,由覆盖夹入槽214将载带基板200上下覆盖夹入。然后,通过从设置在覆盖夹入槽214的内面上的多个冷却剂吹出孔215向电路基板的上下两面吹出冷却剂,使电路基板冷却。
这样,电路基板,如图9的⑤所示,被冷却。该冷却⑤可以是图10的⑤段实线所示的温度梯度。这样,通过使电路基板冷却,将半导体芯片通过布线固定在电路基板上。对电路基板的给定时间的冷却结束后,使冷却块213从图12(e)的状态向箭头d方向移动,返回到图12(a)的初始位置。
如上所述,对载带基板200的给定块长的电路基板依次进行预热、峰值加热以及冷却,在对某一电路基板的反流焊处理结束后,将载带基板200运送电路基板的给定块长,通过依次进行如图12(a)~(e)所示的预热、峰值加热以及冷却,对下一个电路基板进行反流焊处理。
此外,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,如果加热块211还处在加热处理中,通过使加热块211离开载带基板200,可以避免向载带基板200施加不需要的过热。
另一方面,当流水线恢复运行时,重新进行预热、峰值加热以及冷却。这时,如果载带基板200的给定块长的电路基板的温度,例如象图10的虚线所示①~④那样比较低时,首先按照①~③使加热块211逐渐上升,使载带基板200的给定块长的电路基板的温度可以上升到图10的实线所示位置上。这样,在流水线恢复后,不会造成产品的损伤,可以继续进行反流焊处理。
这样,在上述实施例7中,使加热块211从初始位置上逐渐上升移动,与载带基板200的给定块长的电路基板接近,进行预加热后,与电路基板接触进行峰值加热,之后返回到初始位置,使冷却块213从初始位置水平移动与峰值加热后的电路基板接近,对电路基板冷却,然后返回到初始位置,因而没有必要设置多个加热器区间,可以节省空间。
另外,使加热块211从初始位置上逐渐上升移动,与载带基板200的给定块长的电路基板接近,进行预加热后,与电路基板接触进行峰值加热,之后返回到初始位置,进一步使冷却块213由覆盖夹入槽214上下覆盖夹入载带基板200,从设置在覆盖夹入槽214的内面上的多个冷却剂吹出孔215吹出冷却剂,使电路基板冷却,这样,可以提高电路基板的加热效率和冷却效率,缩短加热处理和冷却处理所花费的时间,节省能源。
另外,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,如果加热块211还处在加热处理中,则使加热块211离开载带基板200,这样可以避免向载带基板200施加不需要的过热,可以避免对产品的损伤。另外,当流水线恢复运行时,由于重新进行预热、峰值加热以及冷却,可以大幅度缩短恢复后的加热处理和冷却处理的等待时间。
另外,对峰值加热后的电路基板通过从冷却块213的覆盖夹入槽214的多个冷却剂吹出孔215吹出冷却剂进行冷却,可以提高电路基板的冷却效率,缩短冷却处理的时间,特别对于无铅的焊锡浆,容易防止其热氧化。
此外,在本实施例中,虽然是使加热块211分段上升进行预加热以及峰值加热的情况进行了说明,但并不限定于该例,也可以使加热块211与电路基板接触,在该状态下逐渐提高从加热块211所供给的热,进行预加热以及峰值加热。
另外,在本实施例中,虽然是使加热块211分段上升进行预加热的情况进行了说明,但并不限定于该例,也可以线形上升进行预加热。
另外,在本实施例中,虽然是以加热块211从载带基板200的下面侧上升移动的情况进行了说明,但并不限定于该例。也可以从载带基板200的上面侧下降移动。
另外,在本实施例中,虽然是以在冷却块213中设置截面为コ字形的具有多个冷却剂吹出孔215的覆盖夹入槽214的情况进行了说明,但并不限定于该例,也可以使冷却块213为平板状,同时在面向载带基板200的一面侧上设置冷却剂吹出孔215。
图13、图14表示本发明有关实施例8的电子器件制造方法。
在图13中,设置有供给预热的预加热块311~313、供给峰值热的正式加热块314以及降低供给峰值加热后的被加热处理体的温度的冷却块315,例如,在焊锡涂敷工艺、贴装工艺之后进行的反流焊工艺中,对将作为给定块长的被加热处理体的电路基板301连在一起的作为连续体的载带基板300,进行加热处理和冷却处理。
这些预加热块311~313、正式加热块314以及冷却块315,例如由金属或者陶瓷等构成。另外,在预加热块311~313和正式加热块314的各个之间,可以设置例如2mm的空隙。该空隙可以避免在预加热块311~313和正式加热块314的各个之间直接热传递,同时每个可以象后述那样单独移动。
另外,预加热块311~313、正式加热块314以及冷却块315可以上下移动。也就是说,在对载带基板300进行加热处理和冷却处理时,如图13(b)所示,预加热块311~313、正式加热块314以及冷却块315可以上升移动,与载带基板300的给定块长的电路基板301接触。预加热块311~313、正式加热块314以及冷却块315的上下移动可以同时进行,也可以单独进行。此外,也可以不使预加热块311~313、正式加热块314以及冷却块315上下移动,而使载带基板300上下移动。
在此,在电路基板301上,在反流焊工艺之前的焊锡涂敷工艺中,在电路基板301的布线302上涂敷焊锡浆304。此外,也存在在布线302上通过复印粘附ACF等粘接剂的情况。另外,符号303表示绝缘膜。另外,在焊锡涂敷工艺之后的贴装工艺中,在电路基板301上通过焊锡浆304贴装半导体芯片305。
然后,使预加热块311~313、正式加热块314以及冷却块315,与载带基板300的给定块长的电路基板301接触给定时间,进行加热处理和冷却处理,处理结束后,下降移动,远离载带基板300。象这样通过预加热块311~313、正式加热块314以及冷却块315上下移动,和向箭头方向移动载带基板300,依次对电路基板301进行预加热、峰值加热以及冷却。在此,预加热块311~313对载带基板300进行图10的①~③所示的预加热。正式加热块314对载带基板300进行图10的④所示的焊锡熔点+α的峰值热。以及冷却块315,如图10的⑤所示,使载带基板300的温度降低。
以下说明采用这样构成的半导体制造装置进行的制造方法。
在图13(a)中,将结束了焊锡涂敷工艺以及贴装工艺后的载带基板300的电路基板301送入到反流焊工艺后,在预加热块311~313、正式加热块314以及冷却块315上运送。结束了焊锡涂敷工艺以及贴装工艺后的载带基板300的电路基板301被运送到预加热块311~313、正式加热块314以及冷却块315上以后,使预加热块311~313、正式加热块314以及冷却块315上升移动,与载带基板300接触。这时,首先,由预加热块311与载带基板300的给定块长的电路基板301接触给定时间进行加热处理。这样,向电路基板301供给图10的①段实线所示的预加热。
在此,在由预加热块311与电路基板301接触给定时间进行加热处理时,在载带基板300的下游侧的电路基板301上,使预加热块312~313、正式加热块314以及冷却块315接触,对载带基板300的下游侧的电路基板301进行图10的②~⑤段实线所示的预加热、峰值加热以及冷却。因此,对连接在载带基板300上的多个电路基板301,可以同时由预加热块311~313、正式加热块314以及冷却块315进行预加热、峰值加热以及冷却,可以提高生产效率。
在由预加热块311进行给定时间的加热处理结束后,使预加热块311~313、正式加热块314以及冷却块315离开载带基板300。然后,向图13(a)的箭头方向运送载带基板300。这时的运送行程,与载带基板300的给定块长的电路基板301相当。当由预加热块311进行完加热处理后的电路基板301到达预加热块312的位置上时,停止向图13(a)的箭头方向运送载带基板300,使预加热块311~313、正式加热块314以及冷却块315再次上升。这时,由预加热块312与载带基板300的给定块长的电路基板301接触给定时间进行加热处理。这样,向电路基板301供给图10的②段实线所示的预加热。
在此,在由预加热块312与电路基板301接触给定时间进行加热处理时,在载带基板300的上游侧的电路基板301上,使预加热块311接触,对载带基板300的上游侧的电路基板301进行图10的①段实线所示的预加热,同时在载带基板300的下游侧的电路基板301上,使预加热块313、正式加热块314以及冷却块315接触,对载带基板300的下游侧的电路基板301进行图10的③~⑤段实线所示的预加热、峰值加热以及冷却。
在由预加热块312进行给定时间的加热处理结束后,使预加热块311~313、正式加热块314以及冷却块315离开载带基板300。然后,向图13(a)的箭头方向运送载带基板300。当由预加热块312进行完加热处理后的电路基板301到达预加热块313的位置上时,停止向图13(a)的箭头方向运送载带基板300,使预加热块311~313、正式加热块314以及冷却块315再次上升。这时,由预加热块313与载带基板300的给定块长的电路基板301接触给定时间进行加热处理。这样,向电路基板301供给图10的③段实线所示的预加热。
在此,在由预加热块313与电路基板301接触给定时间进行加热处理时,在载带基板300的上游侧的电路基板301上,使预加热块311、312接触,对载带基板300的上游侧的电路基板301进行图10的①和②段实线所示的预加热,同时在载带基板300的下游侧的电路基板301上,使正式加热块314以及冷却块315接触,对载带基板300的下游侧的电路基板301进行图10的④和⑤段实线所示的峰值加热以及冷却。
在由预加热块313进行给定时间的加热处理结束后,使预加热块311~313、正式加热块314以及冷却块315离开载带基板300。然后,向图13(a)的箭头方向运送载带基板300。当由预加热块313进行完加热处理后的电路基板301到达正式加热块314的位置上时,停止向图13(a)的箭头方向运送载带基板300,使预加热块311~313、正式加热块314以及冷却块315再次上升。这时,由正式加热块314与载带基板300的给定块长的电路基板301接触给定时间进行加热处理。这样,向电路基板301供给图10的④段实线所示的峰值热,使焊锡浆304熔化,将半导体芯片305焊接在电路基板301上的布线302上。
在此,在由正式加热块314与电路基板301接触给定时间进行加热处理时,在载带基板300的上游侧的电路基板301上,使预加热块311~313接触,对载带基板300的上游侧的电路基板301进行图10的①~③的实线所示的预加热,同时在载带基板300的下游侧的电路基板301上,使冷却块315接触,对载带基板300的下游侧的电路基板301进行图10的⑤段实线所示的冷却。
在由正式加热块314进行给定时间的加热处理结束后,使预加热块311~313、正式加热块314以及冷却块315离开载带基板300。然后,向图13(a)的箭头方向运送载带基板300。当由正式加热块314进行完加热处理后的电路基板301到达冷却块315的位置上时,停止向图13(a)的箭头方向运送载带基板300,使预加热块311~313、正式加热块314以及冷却块315再次上升。这时,由冷却块315与载带基板300的给定块长的电路基板301接触给定时间进行冷却处理。这样,通过使电路基板301按图10的⑤段实线所示那样降温,将半导体芯片305通过布线302固定在电路基板301上。
在此,在由冷却块315与电路基板301接触给定时间进行降温处理时,在载带基板300的上游侧的电路基板301上,使预加热块311~313以及正式加热块314接触,对载带基板300的上游侧的电路基板301进行图10的①~④的实线所示的预加热以及峰值加热。
如上所述,通过向图13(a)的箭头方向运送载带基板300,对给定块长的电路基板301依次进行预热、峰值加热以及冷却,结束对电路基板301的反流焊处理。
此外,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,使预加热块311~313、正式加热块314以及冷却块315离开载带基板300到达使载带基板300的温度保持在不影响质量程度的位置上。这样,可以避免向载带基板300施加不需要的过热。
另一方面,当流水线恢复运行时,重新进行预热、峰值加热以及冷却。这时,如果载带基板300的给定块长的电路基板301的温度,例如象图10的虚线所示那样比较低时,如图14所示,通过使预加热块311~313、正式加热块314以及冷却块315逐渐上升,可以使载带基板300的给定块长的电路基板301的温度上升到图10的实线所示位置上。这样,在流水线恢复后,不会造成产品的损伤,可以继续进行反流焊处理。此外,也可以不使预加热块311~313、正式加热块314以及冷却块315逐渐上升,而使载带基板300逐渐下降。
另外,当流水线恢复运行时,也可以首先使预加热块311~313上升,对电路基板301进行给定的预加热,之后,使正式加热块314上升,对已经预热的电路基板301实施峰值加热。这时,通过使在正式加热块314上的电路基板301例如返回到预加热块313上,对于即使由正式加热块314进行峰值加热的中途的电路基板301,也可以供给给定的预热。
这样,在上述实施例8中,对于载带基板300的给定块长的电路基板301,与预加热块311~313接触后进行①~③的预加热,对于已进行③的预加热后的电路基板301与正式加热块314接触后进行峰值加热,对于进行峰值加热后的电路基板301,与冷却块315接触后降低电路基板301的温度。
这样,对载带基板300的加热处理和冷却处理,通过与预加热块311~313、正式加热块314以及冷却块315接触进行,可以提高载带基板300的加热效率和冷却效率,缩短加热处理和冷却处理所需要的时间,可以提高生产效率。另外,由于不仅不需要现有技术的热风循环方式那样的为进行热风循环的机构,而且不需要现有技术的灯加热方式和远红外线方式那样为进行局部加热的遮光机构,所以不会引起装置的大型化。另外,由于由预加热块311~313、正式加热块314以及冷却块315进行的加热处理和冷却处理可以个别单独进行,不仅容易适应符合块长的处理时间,而且由于在预加热块311~313之间没有热传递,可以清楚维持预加热块311~313之间的边界温度,容易进行产品质量管理。
另外,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,由于使预加热块311~313、正式加热块314以及冷却块315离开载带基板300,这样可以避免向载带基板300施加不需要的过热,容易避免对产品的损伤。另外,当流水线恢复运行时,由于重新进行预热、峰值加热以及冷却,可以大幅度缩短恢复后的加热处理和冷却处理的等待时间。
另外,由于通过使峰值加热后的电路基板301与冷却块315接触对电路基板301进行冷却,可以提高电路基板301的冷却效率,缩短冷却处理的时间,特别对于无铅的焊锡浆304,容易防止其热氧化。
此外,在实施例8中,虽然是以3个预加热块311~313的情况进行了说明,但并不限定于该例,也可以是2个以下或者4个以上。假如预加热块311~313只有1个时,通过使预加热块311~313逐渐接近载带基板300,可以逐渐提供图10的①~③所示的预加热。另外,预加热块311~313、正式加热块314以及冷却块315的上下移动可以同时进行,也可以分别单独进行。另外,可以将预加热块311~313和正式加热块314合在一起构成1个,这时,通过使1个加热块逐渐接近载带基板300,并接触,可以提供图10的①~③所示的预加热和图10的④所示的峰值热。
另外,在实施例8中,虽然是以在反流焊处理中按照电路基板301的给定块长运送载带基板300时,使预加热块311~313、正式加热块314以及冷却块315上下移动的情况进行了说明,但并不限定于该例,也可以使预加热块311~313、正式加热块314以及冷却块315上升,在与载带基板300接触的状态下,运送载带基板300。
另外,在冷却块315中也可以设置内部中空的配管,通过在该配管内流入气体或者液体进行冷却。这样,在不改变冷却块315的外形的情况下,可以对冷却块315强制冷却,提高冷却效率。此外,作为在设置在冷却块315中的配管内流入的气体,例如可以采用空气、氧气、氮气、二氧化碳气、氦气或者碳氟气等,作为在设置在冷却块315中的配管内流入的液体,例如可以采用水或者油等。另外,也可以使设置在冷却块315中的配管内减压,这样,可以更进一步提高冷却效率。
图15表示有关本发明实施例9的电子器件制造方法。
在图15(a)中,在图13的构成的基础上,设置有辅助供给预热的吹热风块316。该吹热风块316位于正式加热块314的上方,由图中未画出的驱动机构驱动可以上下移动。另外,在流水线在停止后恢复时,使吹热风块316下降,接近载带基板300,对在正式加热块314上的电路基板301进行给定的预热。
以下说明采用这样构成的半导体制造装置进行的制造方法。
首先,将结束了焊锡涂敷工艺以及贴装工艺后的载带基板300的电路基板301送入到反流焊工艺,和图13同样,使预加热块311~313、正式加热块314以及冷却块315上升移动,与载带基板300接触,进行反流焊处理。
这时,如上所述,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,如图15(b)所示,使预加热块311~313、正式加热块314以及冷却块315离开载带基板300到达载带基板300的温度保持在不影响质量程度的位置上。这时,使吹热风块316从正式加热块314的上方由图中未画出的驱动机构驱动下降移动,接近载带基板300。
然后,当流水线在停止后恢复时,向电路基板301供给来自吹热风块316的热风。这时,当正式加热块314上的电路基板301的温度如图10的④所示那样比较低时,对电路基板301进行到图10的③中实线的预加热。
在向正式加热块314上的电路基板301供给完预热后,如图15(c)所示,吹热风块316由图中未画出的驱动机构驱动上升移动,离开载带基板300。另一方面,使预加热块311~313、正式加热块314以及冷却块315上升移动,与载带基板300接触,继续进行上述通常的加热处理和冷却处理。这样,在流水线在停止后恢复后,不会引起产品的损伤,可以继续进行反流焊。
这样,在上述实施例9中,由于某种原因,例如在图3中说明的在上料机21到下料机25之间的流水线停止时,使预加热块311~313、正式加热块314以及冷却块315离开载带基板300到达载带基板300的温度保持在不影响质量程度的位置上,同时使吹热风块316从正式加热块314的上方由图中未画出的驱动机构驱动下降移动,接近载带基板300,在流水线在停止后恢复时,由于吹热风块316的热风对电路基板301供给预热,可以可靠避免流水线停止时所造成的产品损伤,而且可以大幅度缩短恢复后到正常运行时的等待时间,进一步可以避免由正式加热块314产生的热预热后的电路基板301的影响。
此外,在上述实施例9中,虽然是以使预加热块311~313、正式加热块314以及冷却块315从载带基板300的下面侧上升移动的情况进行了说明,但并不限定于该例,也可以使预加热块311~313、正式加热块314以及冷却块315从载带基板300的上面侧下降移动。这时,吹热风块316可以从载带基板300的下面侧上升移动。
图16表示有关本发明实施例10的电子器件制造方法。
在图16(a)中,设置有供给预热的预加热块412、供给峰值热的正式加热块413以及降低供给峰值加热后的被加热处理体的温度的冷却块414,在预热的预加热块412的前级上配置为避免向由预加热块412进行加热处理前的载带基板400传递热的冷却块411。此外,在图16(a)的例中,为方便说明,只设置了1个预加热块412。
在这样的构成中,在使预加热块412与载带基板400的给定块长的电路基板接触,进行如图10中说明的那样供给①~③的预热时,使冷却块411与供给①的预热之前的载带基板400的给定块长的电路基板接触。在此,由于冷却块411将供给①的预热之前的载带基板400冷却到常温状态,可以避免由预加热块412进行加热处理前的载带基板400的温度上升。
这样,在图16(a)的实施例中,由于使冷却块411与供给①的预热之前的载带基板400的给定块长的电路基板接触后冷却到常温状态,可以避免由预加热块412进行加热处理前的载带基板400的温度上升,容易进行产品的质量管理。
另一方面,在图16(b)中,设置有供给预热的预加热块512、供给峰值热的正式加热块514以及降低供给峰值热后的被加热处理体的温度的冷却块515,在预热的预加热块512的前级上配置为避免向由预加热块512进行加热处理前的载带基板500传递热的冷却块511,在预加热块512和正式加热块514之间,配置为避免向由正式加热块514进行加热处理前的载带基板500传递热的冷却块513。此外,在图16(b)的例中,为方便说明,只设置了1个预加热块512。
在这样的构成中,在使正式加热块514与载带基板500的给定块长的电路基板接触,进行峰值加热时,使冷却块513与进行峰值加热之前的载带基板500的给定块长的电路基板接触进行冷却,可以避免由正式加热块514进行加热处理前的载带基板500的温度上升。
这样,在图16(b)的实施例中,由于使冷却块513与进行峰值加热之前的载带基板500的给定块长的电路基板接触进行冷却,可以避免由正式加热块514进行加热处理前的载带基板500的温度上升,容易进行产品的质量管理。
另外,在实施例10中,虽然是以预加热块512为1个的情况进行了说明,但并不限定于该例,也可以在2个以下或者4个以上,预加热块512为多个时,通过在每个之间配置冷却块,可以避免供给预热时后续载带基板500的温度上升,容易进行产品的质量管理。
图17表示有关本发明实施例11的电子器件制造装置的概略构成立体图。
在图17中,在载带基板601上,沿长轴方向连续配置电路块603,在各电路块603上,设置电子元件搭载区域。另外,在载带基板601的两侧上,按给定间隔设置为运送载带基板601的运送孔602。此外,作为载带基板601的材质,例如可以采用聚酰亚胺等。又作为搭载在各电路块603上的电子元件,例如,可以列举出半导体芯片、芯片电容、电阻、电感以及连接器等。
另一方面,在载带基板601的反流焊区间上,沿载带基板601的运送方向,按相隔给定间隔并排配置加热块611~614。另外,在加热块613上,配置向下方设置了凸出部617的按压板616,在加热块611~614的旁边配置隔热板615a、615b。
在此,加热块611、612的温度在比焊锡熔点小的范围内设定成依次提高,加热块613的温度设定成在焊锡熔点以上,加热块614的温度设定成比加热块611、612的温度小。另外,加热块611~614以及按压板616分别可以独立上下移动,同时隔热板615a、615b可以沿载带基板601的短轴方向水平移动,进一步,加热块611~614、隔热板615a、615b以及按压板616统一支承为可以沿载带基板601的运送方向整体滑动。另外,设置在按压板616上的凸出部617的间隔,可以设定成与电路块603的长度相当。
此外,作为加热块611~614以及隔热板615a、615b的材质,例如可以采用包含金属、金属化合物以及合金的部件,或者陶瓷。作为加热块611~614的材质,例如通过采用铁和不锈钢等,可以防止加热块611~614的热膨胀,在加热块611~614上可以高精度运送载带基板601。
另外,各加热块611~614的长度,可以设定成与多个电路块603的长度相当,隔热板615a、615b的大小可以设定成在4个加热块611~614的大小的基础上加上加热块611~614之间的空隙的大小的值,按压板616的大小可以设定成与加热块613的大小相当。此外,各加热块611~614的长度,并不一定需要设定成1个电路块603的长度的整数倍,也可以带有分数倍。
另外,加热块611~614的形状,可以设定成至少使与载带基板601接触的面为平坦面,例如,加热块611~614可以构成为板状。
图18表示图17的反流焊处理的侧视图,图19表示图17的反流焊处理的流程图。
在图18(a)中,例如在图3的焊锡涂敷区间22以及贴装区间23中,进行了焊锡浆印刷以及电子元件的贴装处理后的载带基板601,在加热块611~614上进行运送(图19的第S1步)。此外,在加热块611~614上运送载带基板601时,可以在使载带基板601与加热块611~614接触的状态下进行运送。这样,使加热块611~614与载带基板601接触,对载带基板601加热时,可以省略加热块611~614的移动动作,缩短反流焊处理的生产节奏时间。在此,通过将加热块611~614构成为板状,可以在载带基板601与加热块611~614接触的状态下平滑运送载带基板601。
然后,如图18(b)所示,进行了焊锡浆印刷以及电子元件的贴装处理后的载带基板601在加热块611~614上运送后,使载带基板601的运送停止给定时间(图19的第S2、S4步),由各加热块611~614对载带基板601进行加热。在此,加热块611~614沿载带基板601的运送方向并排配置,加热块611、612的温度在比焊锡熔点小的范围内设定成依次提高,加热块613的温度设定成在焊锡熔点以上,加热块614的温度设定成比加热块611、612的温度小。
因此,可以对加热块611、612上的电路块603进行预加热,对加热块613上的电路块603进行正式加热,对加热块614上的电路块603进行冷却,对载带基板601上的不同电路块603可以一起进行预加热、正式加热以及冷却。
在此,当载带基板601在加热块611~614上停止时,降下在加热块613上的按压板616,由凸出部617按压加热块613上的电路块603。这样,即使载带基板601变形为裙带菜状,也可以向载带基板601均匀传递热,可以稳定进行焊锡熔化处理。另外,通过使凸出部617的间隔与电路块603的长度相当,可以在电路块603的边界上按压电路块603,可以防止对配置在电路块603上的电子元件造成机械上的损伤。
然后,从停止载带基板601的运送开始经过给定时间后,使载带基板601运送给定长度,通过使载带基板601上的一电路块603依次停止在各加热块611~614上,可以对载带基板601上的这一电路块603进行预加热、正式加热以及冷却。因此,可以使载带基板601上的一电路块603的温度分段上升,在防止对电路块603造成热损伤的情况下进行反流焊处理,同时可以使焊锡熔化后的电路块603的温度迅速下降,可以抑制焊锡的热氧化,提高产品质量。
另外,通过使载带基板601上的一电路块603依次与各加热块611~614接触,可以清楚保持边界上的温度差,迅速进行电路块603的温度上升和温度下降,可以迅速使电路块603达到设定温度,有效进行反流焊处理。
因此,如图3所示,在同一载带基板601上,即使在焊锡涂敷处理以及贴装处理之后连续进行反流焊处理,也可以防止受到反流焊处理速度的限制而造成的焊锡涂敷处理以及贴装处理的迟滞,使生产效率反而降低。
也就是说,即使焊锡涂敷区间22以及贴装区间23的电路块603的焊锡涂敷处理以及贴装处理分别结束后,反流焊区间24的电路块603的反流焊处理还没有结束时,在反流焊区间24的电路块603的反流焊处理结束之前,不进行载带基板601的运送。因此,和焊锡涂敷处理以及贴装处理相比,如果反流焊处理要花费更多时间时,在反流焊区间24的电路块603的反流焊处理结束之前,需要使焊锡涂敷区间22以及贴装区间23的电路块603的焊锡涂敷处理以及贴装处理分别处于待机状态,降低焊锡涂敷区间22以及贴装区间23的运行效率,造成生产效率反而恶化。
在此,通过使载带基板601与加热块611~614接触,可以迅速使电路块603达到设定温度,从而可以加快反流焊处理。因此,即使使焊锡涂敷处理、贴装处理以及反流焊处理一起进行时,可以防止受到反流焊处理速度的制约而降低图3的焊锡涂敷区间22以及贴装区间23的运行效率,提高生产效率。
另外,通过沿载带基板601的运送方向并排配置多个加热块611~614,在不增加反流焊处理所花费的时间的情况下,可以分段使电路块603的温度上升,可以在抑制热损伤的情况下进行反流焊处理。
因此,即使使焊锡涂敷处理、贴装处理以及反流焊处理一起进行时,不但可以防止受到反流焊处理速度的制约,还可以使反流焊处理在最佳温度方案下进行,在不降低产品质量的基础上,可以提高生产效率。
这里,在一个传送节拍中被运送的载带基板601的长度,例如,在图3的焊锡涂敷区间22中,可以与在一个传送节拍中被涂敷的焊锡涂敷区域的长度相当。然后,在一个传送节拍中被涂敷的焊锡涂敷区域的长度,可以设定成1个电路块603长度的整数倍。
然后,在图3的焊锡涂敷区间22中,通过在一个传送节拍中对多个电路块603进行焊锡涂敷,可以对多个电路块603一次分段进行反流焊处理,在不降低产品质量的基础上,可以提高生产效率。
此外,在一个传送节拍中被涂敷的焊锡涂敷区域的长度并不一定要与加热块611~614的长度一致,与在一个传送节拍中被涂敷的焊锡涂敷区域的长度相比,加热块611~614的长度也可以要长一些。这样,即使载带基板601的电路块603的长度改变时,不需要更换加热块611~614,可以在对特定电路块603在所有加热块611~614上加热给定时间以上的同时,运送载带基板601,在不降低产品质量的基础上,可以提高生产效率。
例如,在一个传送节拍中被涂敷的焊锡涂敷区域的长度的最大值,例如可以设定成320mm,各加热块611~614的长度,例如可以设定成361mm。图17的运送孔602的间隔例如为4.75mm,1个电路块603长度例如可以在运送孔603的6~15个间隔长度范围内变化。这时,在一个传送节拍中被涂敷的焊锡涂敷区域的长度在不超过最大值=320mm的范围内,可以更多设定电路块603的个数。例如,如果1个电路块603长度为运送孔602的8个间隔的长度,则1个电路块603长度为4.75×8=38mm,在一个传送节拍中被涂敷的焊锡涂敷区域的长度可以设定成8个电路块603的长度=304mm≤320mm。因此,在一个传送节拍中被运送的载带基板601的长度可以设定成304mm。
此外,如果与在一个传送节拍中被涂敷的焊锡涂敷区域的长度相比,加热块611~614的长度要长一些,在一个传送节拍中被运送的载带基板601的长度设定成焊锡涂敷区域的长度,同一电路块603的至少一部分,会多次停止在加热块611~614上,出现加热时间过长的部分。因此,通过使加热时间具有余量,来对加热块611~614的温度以及流水线节奏进行设定,可以保持反流焊处理时的质量。
另外,通过使加热块611~614相隔给定间隔配置,可以使加热块611~614之间的边界温度清楚维持,在电路块603的整个区域均匀保持设定温度,可以在反流焊处理中稳定保持产品质量。
此外,当加热块611~614相隔给定间隔配置时,也可以在加热块611~614之间的空隙内设置聚四氟乙烯(テフロン:注册商标)等绝缘性树脂,这样,可以更进一步降低加热块611~614之间的热传递。
然后,如图18(c)所示,例如,当在图3的焊锡涂敷区间22以及贴装区间23等中发生故障时(图19的第S3步),降低加热块611~614的位置(图1 9的第S5步)。然后,使隔热板615a、615b水平移动,位于加热块611~614之上,将载带基板601插入到上下隔热板615a、615b之中(图19的第S6步)。
这样,例如,即使由于在图3的焊锡涂敷区间22以及贴装区间23等中出现故障,而长时间停止载带基板601的运送时,也可以防止载带基板601的加热状态出现过长的情况,可以降低焊锡的热氧化和接触不良的情况。
此外,通过将载带基板601插入到上下隔热板615a、615b之中,可以使载带基板601的上下温度分布均匀,防止载带基板601出现变形成裙带菜状的情况。
然后,如图18(d)~18(f)所示,当图3的焊锡涂敷区间22以及贴装区间23等中所发生的故障解除后(图19的第S7步),退出隔热板615a、615b(图19的第S8步)。然后,在使加热块611~614的位置分段上升(图19的第S9步)的情况下,使加热块611~614与载带基板601接触。
这样,即使在加热块611~614长时间离开载带基板601,加热块611~614上的载带基板601已经冷却时,可以在停止载带基板601的运送的状态下,使各加热块611~614上的电路块603的温度分别分段上升。
因此,由于使各加热块611~614上的电路块603的温度分别分段上升,不需要使载带基板601反方向后退,重新进行载带基板601的运送,可以在不使运送系统复杂化的情况下,重新开始反流焊处理。
此外,在上述实施例中,在将载带基板601从加热状态退出时,虽然是以加热块611~614整体离开载带基板601的方法进行了说明,例如也可以使加热块611、612、614与载带基板601保持接触,而只使加热块613离开载带基板601。这样,例如,即使由于在图3的焊锡涂敷区间22以及贴装区间23等中出现故障,而长时间停止载带基板601的运送时,也可以对载带基板601的电路块603继续进行预热,而中止正式加热,可以降低产品不良的情况。
另外,在图17的实施例中,虽然示出的是4个加热块611~614并排配置的方法,也可以并排配置5个以上加热块611~614,更加缓慢进行电路块603的预加热,或者分段进行电路块603的冷却。
另外,虽然是以各加热块611~614构成为板状的方法进行了说明,也可以在加热块611~614的接触面中,例如与配置半导体芯片的区域接触的部分上设置凹部,这样,可以在配置半导体芯片的区域上防止加热块611~614直接接触。因此,即使在载带基板601上贴装了不耐热的半导体芯片时,也可以防止对半导体芯片造成热损伤。
图20表示图17的运送处理的流程图。
在图20中,由设置在焊锡涂敷区间22上的摄像机对载带基板601摄像,测定载带基板601的偏离量(第S11步)。然后,判定载带基板601的偏离量是否在规定值以内(第S12步),当载带基板601的偏离量在规定值以内时,以给定量运送载带基板601(第S13步)。当载带基板601的偏离量超过规定值时,校正偏离后运送载带基板(第S14步)。
此外,可以在载带基板601上按各个电路块603设置为检测位置偏离的标记。然后,通过判断该标记是否在主框的规定范围内,判定载带基板601的偏离量是否在规定值范围内。
图21表示有关本发明实施例12的电子器件制造装置的侧视图。
在图21(a)中,反流焊炉711由具有轨道713的支承台712所支承。在此,反流焊炉711,例如是在焊锡涂敷工艺、贴装工艺之后进行的反流焊工艺中,对被连在载带基板700上的作为被加热处理体的电路基板进行加热处理和冷却处理的装置,设置有使电路基板的温度分段上升的加热器区间721~724以及降低电路基板温度的冷却区间725。此外,反流焊炉711可以一次同时处理连在载带基板700上的多个电路基板,也可以一个一个处理连在载带基板700上的一个电路基板。
另外,反流焊炉711,如图21(b)、(c)所示,可以沿支承台712的轨道713在箭头a-b方向上自由移动。该箭头a-b方向是沿载带基板700的运送方向。这样,通过使反流焊炉711可以在箭头a-b方向上自由移动,可以在与电路基板的产品间隔对准的位置上设置加热器区间721~724以及冷却区间725。
图22表示有关本发明实施例13的电子器件制造方法。
在图22中,反流焊炉811可以沿载带基板800的运送方向自由移动,在反流焊炉811中设置加热器区间821~824以及冷却区间825。电路基板801连在按右箭头方向由给定流水线运送的作为连续体的载带基板800上。在此,在电路基板801上,在反流焊工艺之前的焊锡涂敷工艺中,在电路基板801的布线802上已经涂敷了焊锡浆804。此外,也存在在布线802上通过复印粘附ACF等粘接剂的情况。另外,符号804表示绝缘膜。另外,在焊锡涂敷工艺之后的贴装工艺中,在电路基板801上通过焊锡浆804贴装半导体芯片805。
然后,在反流焊炉811的加热器区间821~824以及冷却区间825中,分别设置与电路基板801的产品间隔对准位置的加热块821a~821c、822a~822c、823a~823c、824a~824c以及冷却块825a~825c。在此,产品间隔是指搭载在电路基板801上的IC等的搭载间隔,例如可以是4.75mm的整数倍。在此,假定整数为x、y、z(x<y<z),当产品间隔为(4.75·x)时,与加热块821a、822a、823a、824a以及冷却块825a对应,当产品间隔为(4.75·y)时,与加热块821b、822b、823b、824b以及冷却块825b对应,当产品间隔为(4.75·z)时,与加热块821c、822c、823c、824c以及冷却块825c对应。
另外,这些加热块821a~821c、822a~822c、823a~823c、824a~824c以及冷却块825a~825c由图中未画出的驱动机构驱动可以分别上下移动。也就是说,当与电路基板801的产品间隔相符合的是加热块821a、822a、823a、824a以及冷却块825a时,可以使这些加热块821a、822a、823a、824a以及冷却块825a由图中未画出的驱动机构驱动可以分别上升移动,与载带基板800的给定块长的电路基板801接触,进行加热处理和冷却处理。
然后,加热块821a~821c、822a~822c、823a~823c、824a~824c以及冷却块825a~825c的任一个与载带基板800的给定块长的电路基板801接触给定时间进行完加热处理和冷却处理后,下降移动,离开载带基板800。通过使加热块821a~821c、822a~822c、823a~823c、824a~824c以及冷却块825a~825c的任一个上下移动,和沿箭头方向运送载带基板800,可以依次对电路基板801进行预加热、峰值加热以及冷却。
在此,加热块821a~821c对载带基板800实施图10的①的实线所示的预加热。加热块822a~822c对载带基板800实施图10的②的实线所示的预加热。加热块823a~823c对载带基板800实施图10的③的实线所示的预加热。加热块824a~824c在,如图10的④的实线所示,提供焊锡熔点+α的峰值热。冷却块825a~825c,如图10的⑤的实线所示,降低载带基板800的温度。
然后,例如当焊锡涂敷工艺和贴装工艺结束后的载带基板800进入到反流焊工艺后,由加热器区间821~824以及冷却区间825对载带基板800的给定块长的电路基板801进行加热处理和冷却处理。在此,当与电路基板801的产品间隔相符合的是加热块821a、822a、823a、824a以及冷却块825a时,反流焊炉811沿载带基板800的运送方向滑动,使加热块821a、822a、823a、824a以及冷却块825a固定在与电路基板801的产品间隔对应的位置上。
然后,使加热块821a、822a、823a、824a以及冷却块825a上升移动与载带基板800接触。这时,首先,由加热块821a与载带基板800的给定块长的电路基板801接触给定时间进行加热处理。这样,对电路基板801实施图10的①的实线所示的预加热。
当使加热块821a的给定时间的加热处理结束后,使加热块821a、822a、823a、824a以及冷却块825a离开载带基板800。然后,将载带基板800向右箭头方向运送。这时的运送行程与载带基板800的给定块长的电路基板801相当。当由加热块821a的加热处理结束后的电路基板801到达加热块822a的位置时,停止运送载带基板800,使加热块821a、822a、823a、824a以及冷却块825a再次上升。
这时,由加热块822a与载带基板800的给定块长的电路基板801接触给定时间进行加热处理。这样,对电路基板801实施图10的②的实线所示的预加热。
当使加热块822a的给定时间的加热处理结束后,使加热块821a、822a、823a、824a以及冷却块825a离开载带基板800。然后,将载带基板800向右箭头方向运送。当由加热块822a的加热处理结束后的电路基板801到达加热块823a的位置时,停止向右箭头方向运送载带基板800,使加热块821a、822a、823a、824a以及冷却块825a再次上升。这时,由加热块823a与载带基板800的给定块长的电路基板801接触给定时间进行加热处理。这样,对电路基板801实施图10的③的实线所示的预加热。
当使加热块823a的给定时间的加热处理结束后,使加热块821a、822a、823a、824a以及冷却块825a离开载带基板800。然后,将载带基板800向右箭头方向运送。当由加热块823a的加热处理结束后的电路基板801到达加热块824a的位置时,停止向右箭头方向运送载带基板800,使加热块821a、822a、823a、824a以及冷却块825a再次上升。这时,由加热块824a与载带基板800的给定块长的电路基板801接触给定时间进行加热处理。这样,通过对电路基板801实施图10的④的实线所示的峰值热,将焊锡浆804熔化,将半导体芯片805焊接在电路基板801上的布线802上。
当使加热块824a的给定时间的加热处理结束后,使加热块821a、822a、823a、824a以及冷却块825a离开载带基板800。然后,将载带基板800向右箭头方向运送。当由加热块824a的加热处理结束后的电路基板801到达冷却块825a的位置时,停止向右箭头方向运送载带基板800,使加热块821a、822a、823a、824a以及冷却块825a再次上升。这时,由冷却块825a与载带基板800的给定块长的电路基板801接触给定时间进行冷却处理。这样,通过按图10的⑤的实线降低电路基板801的温度,将半导体芯片805通过布线802固定在电路基板801上。如上所述,通过向右箭头方向运送载带基板800,对给定块长的电路基板801依次进行预加热、峰值加热以及冷却后,结束对电路基板801的反流焊工艺。
然后,当与电路基板801的产品间隔相符合的是加热块821c、822c、823c、824c以及冷却块825c时,反流焊炉811沿载带基板800的运送方向滑动,使加热块821c、822c、823c、824c以及冷却块825c固定在与电路基板801的产品间隔对应的位置上,然后和上述同样,对载带基板800的给定块长的电路基板801进行加热处理和冷却处理。
此外,在上述反流焊工艺中,也可以保持使与电路基板801的产品间隔相符合的加热块821a~821c、822a~822c、823a~823c、824a~824c以及冷却块825a~825c的任一个与载带基板800接触的状态下,在给定流水线上运送载带基板800,依次进行图10的①~③的预加热和④的峰值热。
这样,在实施例13中,通过使反流焊炉811沿载带基板800的运送方向滑动,固定在与电路基板801的产品间隔对应的位置上,可以使加热块821a~821c、822a~822c、823a~823c、824a~824c以及冷却块825a~825c的任一个与电路基板801的产品间隔相对应。
这样,对产品间隔分别不同的电路基板801不需要进行加热处理时间的设定,可以连续对连接了产品间隔不同的电路基板801的载带基板800进行反流焊处理,可以通过生产效率。
另外,由于使与电路基板801的产品间隔相符合的加热块821a~821c、822a~822c、823a~823c、824a~824c以及冷却块825a~825c的任一个与载带基板800接触进行加热处理,与现有技术那样的单点加热处理的情况不同,可以进行多个单位块的加热处理。
此外,在本实施例中,虽然是以设置了4个加热器区间821~824的情况进行了说明,但并不限定于该例,也可以是3个以下或者5个以上。
另外,在每个加热器区间821~824中虽然是以设置了3个加热块821a~821c、822a~822c、823a~823c、824a~824c的情况进行了说明,但并不限定于该例,也可以是2个或者4个以上。
Claims (58)
1.一种电子器件制造装置,其特征是包括
运送在各电路块上设有电子元件搭载区域的连续体的运送装置、
将电子元件贴装在所述连续体的电子元件搭载区域上的贴装装置、以及
在所述贴装位置的下游侧进行贴装有所述电子元件的连续体的反流焊处理的反流焊装置。
2.根据权利要求1所述的电子器件制造装置,其特征是还包括在所述贴装位置的上游侧在所述连续体的给定区域上涂敷导电材料的导电材料涂敷装置。
3.根据权利要求2所述的电子器件制造装置,其特征是所述导电材料涂敷装置同时对多个电路块涂敷导电材料。
4.根据权利要求3所述的电子器件制造装置,其特征是设置多个所述贴装装置,对由所述导电材料涂敷装置涂敷后的导电材料涂敷区域进行分割后进行贴装。
5.根据权利要求1~4中任一项所述的电子器件制造装置,其特征是还包括
将由所述运送装置运送的连续体卷绕送出的卷送装置、和
将由所述运送装置运送的连续体卷绕回收的卷绕装置。
6.根据权利要求5所述的电子器件制造装置,其特征是还包括设置在所述卷绕装置的前级、以电路块为单位将由所述卷绕装置卷绕回收的连续体切下取出的切出装置。
7.根据权利要求5或6所述的电子器件制造装置,其特征是所述导电材料涂敷装置、所述贴装装置以及所述反流焊装置,沿所述连续体的运送方向并排配置在所述卷送装置和所述卷绕装置之间。
8.根据权利要求1~7中任一项所述的电子器件制造装置,其特征是还包括设置在所述反流焊装置的前级、使运送到所述反流焊装置的连续体在中途松弛的缓冲装置。
9.根据权利要求5~8中任一项所述的电子器件制造装置,其特征是还包括
设置在所述卷绕装置的前级、在所述反流焊后的连续体的给定区域上涂敷封装树脂的封装树脂涂敷装置、和
在所述封装树脂的涂敷位置的下游侧上进行所述封装树脂的固化的固化装置。
10.根据权利要求1~9中任一项所述的电子器件制造装置,其特征是所述反流焊装置包括通过控制与所述连续体的被加热处理区域之间的距离,使所述被加热处理区域的温度上升的加热装置。
11.根据权利要求10所述的电子器件制造装置,其特征是所述加热装置通过与所述连续体的被加热处理区域的至少一部分接近、或者接触,使所述被加热处理区域的温度上升。
12.根据权利要求11所述的电子器件制造装置,其特征是所述加热装置从所述连续体的背面侧或者表面侧接触。
13.根据权利要求10~12中任一项所述的电子器件制造装置,其特征是所述加热装置通过控制移动速度和移动位置从而对所述被加热处理区域的温度进行分段控制。
14.根据权利要求10~13中任一项所述的电子器件制造装置,其特征是所述加热装置可以上下移动或者水平移动。
15.根据权利要求10~14中任一项所述的电子器件制造装置,其特征是所述加热装置与同一被加热处理区域多次接触。
16.根据权利要求10~15中任一项所述的电子器件制造装置,其特征是所述加热装置具有比由所述导电材料涂敷装置所涂敷的导电材料涂敷区域更大的接触面积,可以同时使多个电路块的温度上升。
17.根据权利要求10~16中任一项所述的电子器件制造装置,其特征是所述加热装置具有设定温度不同的多个接触区域,通过使所述接触区域依次与所述被加热处理区域接触,从而使所述被加热处理区域的温度分段上升。
18.根据权利要求17所述的电子器件制造装置,其特征是所述设定温度不同的多个接触区域沿所述连续体的运送方向并排配置。
19.根据权利要求17或18所述的电子器件制造装置,其特征是在所述设定温度不同的多个接触区域之间设置有空隙。
20.根据权利要求1 7~19中任一项所述的电子器件制造装置,其特征是所述设定温度不同的多个接触区域可以分别单独移动。
21.根据权利要求10~20中任一项所述的电子器件制造装置,其特征是所述加热装置具有与多个产品间隔对应的不同长度的多个接触区域,对应所述产品间隔来选择所述接触区域。
22.根据权利要求10~21中任一项所述的电子器件制造装置,其特征是还包括在所述连续体的被加热处理区域和所述加热装置之间可以插拔的隔热板装置。
23.根据权利要求10~22中任一项所述的电子器件制造装置,其特征是还包括
对由所述加热装置对所述被加热处理区域的加热时间进行计时的计时装置、和
当所述加热时间超过给定时间时,使所述加热装置离开所述被加热处理区域的撤离装置。
24.根据权利要求10~23中任一项所述的电子器件制造装置,其特征是还包括
支承所述加热装置的支承台、和
使所述支承台沿所述连续体的运送方向滑动的滑动装置。
25.根据权利要求10~24中任一项所述的电子器件制造装置,其特征是还包括从与所述加热装置不同方向对所述连续体的被加热处理区域加热的加热辅助装置。
26.根据权利要求10~25中任一项所述的电子器件制造装置,其特征是还包括使由所述加热装置提升温度后的所述被加热处理区域的温度下降的降温装置。
27.根据权利要求26所述的电子器件制造装置,其特征是所述降温装置具有在朝向所述被加热处理区域的面侧上设有多个冷却剂吹出孔的平板部件。
28.根据权利要求26所述的电子器件制造装置,其特征是所述降温装置包括在厚度方向的上下覆盖夹入所述被加热处理区域截面为コ字形的覆盖夹入槽、和设置在所述覆盖夹入槽的内面上的多个冷却剂吹出孔。
29.根据权利要求26所述的电子器件制造装置,其特征是所述降温装置包括比所述加热装置温度低的区域,通过使所述温度低的区域与所述连续体的被加热处理区域的至少一部分接触,降低所述被加热处理区域的温度。
30.根据权利要求29所述的电子器件制造装置,其特征是所述温度低的区域具有比由所述导电材料涂敷装置所涂敷的导电材料涂敷区域更大的接触面积,所述降温装置可以同时使多个电路块的温度下降。
31.根据权利要求29或30所述的电子器件制造装置,其特征是所述温度低的区域并排配置在所述加热装置的前级或者后级、或者所述加热装置之间。
32.根据权利要求29~31中任一项所述的电子器件制造装置,其特征是所述温度低的区域具有与多个产品间隔对应的不同长度的多个接触区域,所述降温装置对应所述产品间隔来选择所述接触区域。
33.一种电子器件制造方法,其特征是在开卷侧和取卷侧之间引出的、在每个电路块上设置了电子元件搭载区域的连续体上,并列进行电子元件的贴装处理和反流焊处理。
34.根据权利要求33所述的电子器件制造方法,其特征是在所述开卷侧和所述取卷侧之间引出的所述连续体上还并列进行导电材料涂敷处理、树脂封装处理和电路块的切出处理中的至少任一个的处理。
35.一种电子器件制造方法,其特征是包括
通过运送在每个电路块上设有电子元件搭载区域的连续体,将所述连续体的电子元件未贴装区域移动到贴装区间、同时将在所述贴装区间贴装了电子元件的所述连续体的已贴装区域移动到反流焊区间的工艺、
在所述贴装区间中在所述连续体的未贴装区域上贴装电子元件的工艺、以及
在所述反流焊区间中进行所述连续体的已贴装区域的反流焊处理的工艺。
36.一种电子器件制造方法,其特征是包括
通过运送在每个电路块上设有电子元件搭载区域的连续体,将所述连续体的导电材料未涂敷区域移动到导电材料涂敷区间、将在所述导电材料涂敷区间已涂敷了导电材料的所述连续体的已涂敷导电材料区域移动到贴装区间、将在所述贴装区间贴装了电子元件的所述连续体的已贴装区域移动到反流焊区间的工艺、
在所述导电材料涂敷区间中在所述连续体的导电材料未涂敷区域涂敷导电材料的工艺、
在所述贴装区间中在所述连续体的已涂敷导电材料区域上贴装电子元件的工艺、以及
在所述反流焊区间中进行所述连续体的已贴装区域的反流焊处理的工艺。
37.根据权利要求33~36中任一项所述的电子器件制造方法,其特征是所述反流焊处理通过使所述加热装置接近、或者接触所述连续体的被加热处理区域的至少一部分,使所述被加热处理区域的温度上升。
38.根据权利要求37所述的电子器件制造方法,其特征是同时使多个电路块与所述加热装置接触。
39.根据权利要求37或38所述的电子器件制造方法,其特征是同一电路块与所述加热装置多次接触。
40.根据权利要求37~39中任一项所述的电子器件制造方法,其特征是所述反流焊处理包括
将所述连续体的第1被加热处理区域运送到所述加热装置上的工艺、
通过使运送到所述加热装置上的所述第1被加热处理区域与所述加热装置接触,使所述第1被加热处理区域的温度上升的工艺、
将所述连续体的第2被加热处理区域运送到所述加热装置上的工艺、以及
通过使运送到所述加热装置上的所述第2被加热处理区域与所述加热装置接触,使所述第2被加热处理区域的温度上升的工艺。
41.根据权利要求37~40中任一项所述的电子器件制造方法,其特征是所述反流焊处理包括
将所述连续体的被加热处理区域运送到所述加热装置上的工艺、和
通过使运送到所述加热装置上的所述被加热处理区域与所述加热装置分段接近,使所述被加热处理区域的温度分段上升的工艺。
42.根据权利要求37~41中任一项所述的电子器件制造方法,其特征是包括由所述加热装置对所述被加热处理区域加热后或者加热过程中、使所述加热装置撤离所述被加热处理区域的工艺。
43.根据权利要求42所述的电子器件制造方法,其特征是还具有在所述撤离后的所述加热装置和所述被加热处理区域之间插入隔热板的工艺。
44.根据权利要求42或43所述的电子器件制造方法,其特征是包括使从所述被加热处理区域撤离后的所述加热装置再次与所述被加热处理区域接触的工艺。
45.根据权利要求44所述的电子器件制造方法,其特征是包括在使从所述被加热处理区域撤离后的所述加热装置再次与所述被加热处理区域接触之前,向所述被加热处理区域吹热风的工艺。
46.根据权利要求37~45中任一项所述的电子器件制造方法,其特征是所述反流焊处理包括
将所述连续体的第1被加热处理区域运送到所述第1加热装置上、同时将所述连续体的第2被加热处理区域运送到比所述第1加热装置温度更高的第2加热装置上的工艺、和
通过使被运送到所述第1加热装置上的所述第1被加热处理区域与所述第1加热装置接触,使所述第1被加热处理区域的温度上升、同时通过使被运送到所述第2加热装置上的所述第2被加热处理区域与所述第2加热装置接触,使所述第2被加热处理区域的温度上升到比所述第1被加热处理区域高的温度的工艺。
47.根据权利要求46所述的电子器件制造方法,其特征是所述第1加热装置和所述第2加热装置,以所述第1加热装置为前级沿所述连续体的运送方向并排配置。
48.根据权利要求46或47所述的电子器件制造方法,其特征是包括在所述第1以及第2加热装置对所述被加热处理区域加热后或者加热过程中,在使所述第1加热装置保持与所述第1被加热处理区域接触的情况下将所述第2加热装置从所述第2被加热处理区域撤离的工艺。
49.根据权利要求48所述的电子器件制造方法,其特征是包括使从所述第2被加热处理区域撤离后的所述第2加热装置再次与所述第2被加热处理区域接触的工艺。
50.根据权利要求49所述的电子器件制造方法,其特征是包括在使从所述第2被加热处理区域撤离后的所述第2加热装置再次与所述第2被加热处理区域接触之前,向所述第2被加热处理区域吹热风的工艺。
51.根据权利要求37~50中任一项所述的电子器件制造方法,其特征是还包括调整所述加热装置的长度,使得所述加热装置的长度与产品间隔对应的工艺。
52.根据权利要求51所述的电子器件制造方法,其特征是还包括使支承所述加热装置的支承台沿所述连续体的运送方向滑动、从而使所述加热装置的位置与产品间隔对应的工艺。
53.根据权利要求37~52中任一项所述的电子器件制造方法,其特征是还包括降低由所述加热装置提升温度后的被加热处理区域的温度的工艺。
54.根据权利要求53所述的电子器件制造方法,其特征是通过使由所述加热装置提升温度后的被加热处理区域的至少一部分与比所述加热装置的温度低的区域接触,降低所述被加热处理区域的温度。
55.根据权利要求54所述的电子器件制造方法,其特征是所述温度低的区域并排配置在所述加热装置的前级或者后级、或者所述加热装置之间。
56.根据权利要求53所述的电子器件制造方法,其特征是通过向由所述加热装置提升温度后的被加热处理区域的单面或者两面吹气体,降低所述被加热处理区域的温度。
57.一种电子器件的制造程序,其特征是使计算机执行
间断运送在每个电路块上设置了电子元件搭载区域的连续体的步骤、和
在所述运送的连续体上、同时进行电子元件的贴装处理和反流焊处理的步骤。
58.根据权利要求57所述的电子器件的制造程序,其特征是使计算机执行在所述运送的连续体上、还同时进行导电材料涂敷处理、树脂封装处理或者电路块的切出处理中的至少任一个处理的步骤。
Applications Claiming Priority (12)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002081223 | 2002-03-22 | ||
JP2002081221 | 2002-03-22 | ||
JP2002081220 | 2002-03-22 | ||
JP2002081222 | 2002-03-22 | ||
JP2002081222 | 2002-03-22 | ||
JP2002081220 | 2002-03-22 | ||
JP2002081221 | 2002-03-22 | ||
JP2002081223 | 2002-03-22 | ||
JP2002084347 | 2002-03-25 | ||
JP2002084347 | 2002-03-25 | ||
JP2003024649 | 2003-01-31 | ||
JP2003024649A JP3770237B2 (ja) | 2002-03-22 | 2003-01-31 | 電子デバイス製造装置および電子デバイスの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1447408A true CN1447408A (zh) | 2003-10-08 |
CN1227727C CN1227727C (zh) | 2005-11-16 |
Family
ID=28458043
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB031079210A Expired - Fee Related CN1227727C (zh) | 2002-03-22 | 2003-03-24 | 电子器件的制造装置及制造方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US7017636B2 (zh) |
JP (1) | JP3770237B2 (zh) |
KR (1) | KR100574077B1 (zh) |
CN (1) | CN1227727C (zh) |
TW (1) | TWI226669B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109065481A (zh) * | 2018-08-08 | 2018-12-21 | 常州信息职业技术学院 | 微电子器件封装焊接机 |
CN114041331A (zh) * | 2019-07-22 | 2022-02-11 | 株式会社富士 | 带式供料器及安装装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004230831A (ja) * | 2003-01-31 | 2004-08-19 | Seiko Epson Corp | 導電材の印刷装置、印刷マスクのクリーニング方法および印刷マスクのクリーニングプログラム |
US20060057763A1 (en) * | 2004-09-14 | 2006-03-16 | Agency For Science, Technology And Research | Method of forming a surface mountable IC and its assembly |
TWI277373B (en) * | 2005-09-16 | 2007-03-21 | Foxconn Advanced Tech Inc | Method of continuous producing flexible printed circuit board |
JP4956963B2 (ja) * | 2005-11-02 | 2012-06-20 | 富士通セミコンダクター株式会社 | リフロー装置、リフロー方法、および半導体装置の製造方法 |
US7891078B1 (en) | 2008-01-07 | 2011-02-22 | The United States Of America As Represented By The Secretary Of The Navy | Sensor-based feedback method for improved assembly of vacuum electronic devices |
US9465049B2 (en) * | 2012-04-13 | 2016-10-11 | James B. Colvin | Apparatus and method for electronic sample preparation |
JP7024464B2 (ja) | 2018-02-02 | 2022-02-24 | 浜名湖電装株式会社 | 電気部品製造装置および電気部品の製造方法 |
JP7241286B2 (ja) * | 2018-06-27 | 2023-03-17 | パナソニックIpマネジメント株式会社 | リフロー炉およびはんだ付け処理方法 |
WO2021257748A1 (en) * | 2020-06-18 | 2021-12-23 | Kulicke And Soffa Industries, Inc. | Ovens for equipment such as die attach systems, flip chip bonding systems, clip attach systems, and related methods |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US135278A (en) * | 1873-01-28 | Improvement in base-burning fire-place heaters | ||
US3816215A (en) * | 1969-06-19 | 1974-06-11 | Deering Milliken Res Corp | Sealed edge machine |
DE3204167A1 (de) * | 1982-02-06 | 1983-08-11 | Brown, Boveri & Cie Ag, 6800 Mannheim | Verfahren zum direkten verbinden von metallstuecken mit oxidkeramiksubstraten |
US4493939A (en) * | 1983-10-31 | 1985-01-15 | Varo, Inc. | Method and apparatus for fabricating a thermoelectric array |
JPH0645405A (ja) | 1991-05-21 | 1994-02-18 | Shinkawa Ltd | テープ処理装置及び処理方法 |
JPH06310849A (ja) | 1991-09-04 | 1994-11-04 | Osaka Asahi Kagaku Kk | 半田付け装置 |
JPH07115169B2 (ja) | 1992-08-11 | 1995-12-13 | 株式会社サーマル | ろう付け連続装置 |
JP3259381B2 (ja) | 1992-11-17 | 2002-02-25 | ソニー株式会社 | 半導体チップ接着装置及び接着方法 |
GB9502590D0 (en) * | 1995-02-10 | 1995-03-29 | Amp Gmbh | Combustion chamber sensor connector |
JP3610999B2 (ja) * | 1996-06-07 | 2005-01-19 | 松下電器産業株式会社 | 半導体素子の実装方法 |
JP3063824B2 (ja) * | 1996-10-29 | 2000-07-12 | 日本電気株式会社 | オーディオ・ビデオ同期再生装置 |
JPH10135278A (ja) | 1996-11-01 | 1998-05-22 | Rohm Co Ltd | キャリアテープへの電子部品の実装方法、およびその装置 |
JPH1167738A (ja) * | 1997-08-18 | 1999-03-09 | Oki Electric Ind Co Ltd | アッシング方法および装置 |
JP3055511B2 (ja) | 1997-12-02 | 2000-06-26 | 日本電気株式会社 | 半導体装置の製造方法 |
JP2000246693A (ja) | 1999-02-25 | 2000-09-12 | Uht Corp | テープ状物の穿孔装置 |
JP2000332063A (ja) | 1999-05-21 | 2000-11-30 | Mitsui Mining & Smelting Co Ltd | 電子部品実装用フィルムキャリアテープの製造方法および該テープの反り低減装置 |
JP2001351951A (ja) | 2000-06-08 | 2001-12-21 | Sumitomo 3M Ltd | 半導体キャリアテープの反り矯正装置及び方法 |
JP2002026509A (ja) | 2000-07-06 | 2002-01-25 | Matsushita Electric Ind Co Ltd | 電子部品実装用のテープ状基板および実装基板の製造方法 |
JP2002043370A (ja) | 2000-07-24 | 2002-02-08 | Advanced Display Inc | テープキャリアの打抜き方法および回収法 |
FI112121B (fi) * | 2000-12-11 | 2003-10-31 | Rafsec Oy | Älytarraraina, menetelmä sen valmistamiseksi, menetelmä kantorainan valmistamiseksi ja älytarrarainan älytarran rakenneosa |
JP4066872B2 (ja) * | 2003-04-22 | 2008-03-26 | セイコーエプソン株式会社 | リフロ−装置及びリフロ−装置の制御方法 |
-
2003
- 2003-01-31 JP JP2003024649A patent/JP3770237B2/ja not_active Expired - Fee Related
- 2003-03-21 US US10/394,478 patent/US7017636B2/en not_active Expired - Lifetime
- 2003-03-21 TW TW092106351A patent/TWI226669B/zh not_active IP Right Cessation
- 2003-03-22 KR KR1020030018016A patent/KR100574077B1/ko active IP Right Grant
- 2003-03-24 CN CNB031079210A patent/CN1227727C/zh not_active Expired - Fee Related
-
2005
- 2005-12-20 US US11/313,055 patent/US7410826B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109065481A (zh) * | 2018-08-08 | 2018-12-21 | 常州信息职业技术学院 | 微电子器件封装焊接机 |
CN109065481B (zh) * | 2018-08-08 | 2020-10-23 | 常州信息职业技术学院 | 微电子器件封装焊接机 |
CN114041331A (zh) * | 2019-07-22 | 2022-02-11 | 株式会社富士 | 带式供料器及安装装置 |
CN114041331B (zh) * | 2019-07-22 | 2024-03-01 | 株式会社富士 | 带式供料器及安装装置 |
Also Published As
Publication number | Publication date |
---|---|
JP2004006648A (ja) | 2004-01-08 |
US20030224555A1 (en) | 2003-12-04 |
US7017636B2 (en) | 2006-03-28 |
TWI226669B (en) | 2005-01-11 |
JP3770237B2 (ja) | 2006-04-26 |
TW200402810A (en) | 2004-02-16 |
KR20030076454A (ko) | 2003-09-26 |
KR100574077B1 (ko) | 2006-04-27 |
US20060096701A1 (en) | 2006-05-11 |
US7410826B2 (en) | 2008-08-12 |
CN1227727C (zh) | 2005-11-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1227727C (zh) | 电子器件的制造装置及制造方法 | |
CN1227726C (zh) | 电子器件制造装置及电子器件的制造方法 | |
CN1175711C (zh) | 陶瓷衬底和制造陶瓷衬底的处理 | |
CN1201383C (zh) | 电子部件的安装方法、安装装置及电子部件装置 | |
CN1273249C (zh) | 基本不含铅的金属合金颗粒及其生产方法和用途 | |
CN1204610C (zh) | 安装电子元件后的零件的制造方法及其制造装置 | |
CN100346463C (zh) | 晶片支撑部件 | |
CN1578600A (zh) | 部件接合装置及方法与部件安装装置 | |
CN1767149A (zh) | 加热器和晶片加热装置以及该加热器的制造方法 | |
CN1750244A (zh) | 线路板、其制造方法以及半导体器件 | |
CN1174659C (zh) | 陶瓷加热器 | |
CN101079374A (zh) | 半导体装置的制造方法 | |
CN101036422A (zh) | 长条薄膜电路基板、其制造方法及其制造装置 | |
CN1115705C (zh) | 阴极组件、电子枪组件、电子管、灯丝、及阴极组件和电子枪组件的制造方法 | |
CN1826844A (zh) | 焊球搭载方法及焊球搭载装置 | |
CN1596557A (zh) | 陶瓷加热器 | |
CN1669379A (zh) | 零件插入头装置、零件插入装置以及零件插入方法 | |
CN1685080A (zh) | 基板处理装置和基板处理方法 | |
CN1447638A (zh) | 焊接方法和焊合部件 | |
CN1575627A (zh) | 配线板用板材及其制造方法、多层板及其制造方法 | |
CN1511330A (zh) | 图像显示器件及其制造方法和制造装置 | |
CN1872548A (zh) | 液滴喷出装置、液晶显示装置的制造方法及液晶显示装置 | |
CN1222026C (zh) | 凸起形成装置和方法 | |
CN1323508A (zh) | 加热装置和加热方法 | |
CN1726172A (zh) | 弯曲强化玻璃板的制造方法及其装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20051116 Termination date: 20170324 |
|
CF01 | Termination of patent right due to non-payment of annual fee |