JPH0223024B2 - - Google Patents
Info
- Publication number
- JPH0223024B2 JPH0223024B2 JP57215003A JP21500382A JPH0223024B2 JP H0223024 B2 JPH0223024 B2 JP H0223024B2 JP 57215003 A JP57215003 A JP 57215003A JP 21500382 A JP21500382 A JP 21500382A JP H0223024 B2 JPH0223024 B2 JP H0223024B2
- Authority
- JP
- Japan
- Prior art keywords
- sheet
- solder
- semiconductor
- soldering
- solder paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 46
- 229910000679 solder Inorganic materials 0.000 claims abstract description 43
- 238000005476 soldering Methods 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 9
- 239000004642 Polyimide Substances 0.000 claims abstract description 7
- 239000004744 fabric Substances 0.000 claims abstract description 7
- 229920001721 polyimide Polymers 0.000 claims abstract description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 3
- 239000001257 hydrogen Substances 0.000 claims abstract description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 3
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 3
- 239000003973 paint Substances 0.000 claims abstract description 3
- 238000000034 method Methods 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 13
- 230000001681 protective effect Effects 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims 1
- 238000003780 insertion Methods 0.000 claims 1
- 230000037431 insertion Effects 0.000 claims 1
- 238000002844 melting Methods 0.000 claims 1
- 230000008018 melting Effects 0.000 claims 1
- 239000008188 pellet Substances 0.000 abstract description 12
- 239000007789 gas Substances 0.000 abstract description 9
- 230000004907 flux Effects 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 abstract description 3
- 238000007254 oxidation reaction Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体素子の金属電極部に予め半田
付けしておく半導体素子の半田付け方法に関す
る。
付けしておく半導体素子の半田付け方法に関す
る。
トランジスタやダイオード等の半導体素子（チ
ツプ素子）をステム又は半導体基板に固定させる
のに半田付けマウントすることが多く用いられて
いる。これらの方法には半田付けされた半導体素
子を使用する方法と半田ペレツトを半導体素子と
積層してマウントアツセンブルを行う方法に大別
される。ここで、前者は後者よりマウントアツセ
ンブルを容易にし、材料コストも削減できるとい
う長所を有する。また、半田付けされた半導体素
子を作る方法としては素子電極部をシリコンウエ
ハ上に複数形成してこれを溶融半田中に浸漬し電
極部のみ半田付けする方法がある。
ツプ素子）をステム又は半導体基板に固定させる
のに半田付けマウントすることが多く用いられて
いる。これらの方法には半田付けされた半導体素
子を使用する方法と半田ペレツトを半導体素子と
積層してマウントアツセンブルを行う方法に大別
される。ここで、前者は後者よりマウントアツセ
ンブルを容易にし、材料コストも削減できるとい
う長所を有する。また、半田付けされた半導体素
子を作る方法としては素子電極部をシリコンウエ
ハ上に複数形成してこれを溶融半田中に浸漬し電
極部のみ半田付けする方法がある。
上記した半田浸漬法の最大の欠点はウエハの大
型化やガラスパツシベーシヨン溝のある素子が形
成されたウエハでは熱衝撃による亀裂や割れの発
生で歩留や品質の低下をきたしてしまうという点
にある。
型化やガラスパツシベーシヨン溝のある素子が形
成されたウエハでは熱衝撃による亀裂や割れの発
生で歩留や品質の低下をきたしてしまうという点
にある。
これらの対策として半田ペーストを使用して大
気中または保護雰囲気中でリフロー温度まで加熱
して半田付けされたペレツトを製造する方法があ
る。また、ダイシング後の素子電極部へ半田層を
形成する方法もある。しかし、これらの方法はキ
ヤリアトレイとしてアルマイト、ステンレス、カ
ーボン、ガラス等を使用しているが、半田ペース
ト中のフラツクスがキヤリアトレイとの熱反応に
より汚れたり、酸化膜が脆くはがれたり、リフロ
ー後に剥離しにくいことが発生したり、破壊等の
問題があつた。
気中または保護雰囲気中でリフロー温度まで加熱
して半田付けされたペレツトを製造する方法があ
る。また、ダイシング後の素子電極部へ半田層を
形成する方法もある。しかし、これらの方法はキ
ヤリアトレイとしてアルマイト、ステンレス、カ
ーボン、ガラス等を使用しているが、半田ペース
ト中のフラツクスがキヤリアトレイとの熱反応に
より汚れたり、酸化膜が脆くはがれたり、リフロ
ー後に剥離しにくいことが発生したり、破壊等の
問題があつた。
この発明は上記の点に鑑みてなされたもので可
撓性半田キヤリアシートを用いて半導体素子の金
属電極部に予め半田付けをしてリフロー後に半田
を剥離しやすく半田ペースト中のフラツクスが酸
化されないようにした半導体素子の半田付け方法
を提供することを目的とする。
撓性半田キヤリアシートを用いて半導体素子の金
属電極部に予め半田付けをしてリフロー後に半田
を剥離しやすく半田ペースト中のフラツクスが酸
化されないようにした半導体素子の半田付け方法
を提供することを目的とする。
半導体素子の金属電極部に予め半田付けをする
場合にシート材としてポリイミド系の耐熱有機材
料あるいはガラスクロスを用い、リフロー後に半
田を剥離しやすくしている。
場合にシート材としてポリイミド系の耐熱有機材
料あるいはガラスクロスを用い、リフロー後に半
田を剥離しやすくしている。
以下、図面を参照してこの発明の一実施例を説
明する。第１図はこの発明に係る半導体素子の半
田付け方法により製造された半田付けされた半導
体素子を示す断面図で、第１図Ａは素子単位（半
導体ペレツト）を、第１図Ｂは半導体ウエハ上に
形成された多数の半導体素子に半田層を形成した
場合を示す図である。第１図Ａ及びＢにおいて、
１１は半導体ペレツト、１２は半導体ウエハ、１
３は金属電極部、１４は上記金属電極部１３上に
形成された半田層である。
明する。第１図はこの発明に係る半導体素子の半
田付け方法により製造された半田付けされた半導
体素子を示す断面図で、第１図Ａは素子単位（半
導体ペレツト）を、第１図Ｂは半導体ウエハ上に
形成された多数の半導体素子に半田層を形成した
場合を示す図である。第１図Ａ及びＢにおいて、
１１は半導体ペレツト、１２は半導体ウエハ、１
３は金属電極部、１４は上記金属電極部１３上に
形成された半田層である。
次に、第２図を参照しながら第１図Ａに示した
半田付けされた半導体素子の製造方法について説
明する。まず、第２図Ａに可撓性シート１５を示
しておく。この可撓性シートとしてガラスクロス
あるいはポリイミド系耐熱シートあるいガラスク
ロスがポリイミド系塗料で固定されたシートがあ
げられる。そして、第２図Ｂに示すように、可撓
性シート１５上の金属電極部１３と接する位置に
半田ペースト１６を印刷する。そして、第２図Ｃ
に示すように第２図Ｂに示した半田ペースト１６
が印刷された２枚の可撓性シート１５間に半導体
ペレツト１１を位置させる。そして上記可撓性シ
ート１５間に上記半導体ペレツト１１を挾持し
て、フオーミングガス炉中にてリフローする。こ
のフオーミングガスとしては例えば窒素85％、水
素15％の混合ガスが用いられる。このようにフオ
ーミングガス中でリフローすることにより半田ペ
ースト１６中のフラツクスの酸化防止を行なつて
いる。このリフローにより、上記可撓性シート１
５上に印刷されていた半田ペースト１６は第２図
Ｄに示すように半導体ペレツト１１上の金属電極
部１３に移動する。
半田付けされた半導体素子の製造方法について説
明する。まず、第２図Ａに可撓性シート１５を示
しておく。この可撓性シートとしてガラスクロス
あるいはポリイミド系耐熱シートあるいガラスク
ロスがポリイミド系塗料で固定されたシートがあ
げられる。そして、第２図Ｂに示すように、可撓
性シート１５上の金属電極部１３と接する位置に
半田ペースト１６を印刷する。そして、第２図Ｃ
に示すように第２図Ｂに示した半田ペースト１６
が印刷された２枚の可撓性シート１５間に半導体
ペレツト１１を位置させる。そして上記可撓性シ
ート１５間に上記半導体ペレツト１１を挾持し
て、フオーミングガス炉中にてリフローする。こ
のフオーミングガスとしては例えば窒素85％、水
素15％の混合ガスが用いられる。このようにフオ
ーミングガス中でリフローすることにより半田ペ
ースト１６中のフラツクスの酸化防止を行なつて
いる。このリフローにより、上記可撓性シート１
５上に印刷されていた半田ペースト１６は第２図
Ｄに示すように半導体ペレツト１１上の金属電極
部１３に移動する。
ここで、第３図に可撓性シート１５間に45ケの
半導体素子を挾持できるようにパターン印刷され
たシート状態を示しておく。
半導体素子を挾持できるようにパターン印刷され
たシート状態を示しておく。
次に、第４図を用いてウエハ上に複数の半導体
素子が形成されている場合に、上記半導体素子の
金属電極面上に半田層を形成する場合について説
明する。まず、第４図Ａに示すように、可撓性シ
ート１５上全面に半田ペースト１６を印刷する。
そして、第４図Ｂに示すように第４図Ａに示した
半田ペースト１６が印刷された２枚の可撓性シー
ト１５間に半導体ウエハ１２を位置させる。そし
て、上記可撓性シート１５間に上記半導体ウエハ
１２を挾持して、フオーミングガス炉中にてリフ
ローする。そして、このリフローにより上記可撓
性シート１５上に塗布された半田ペースト１６は
第４図Ｃに示すように半導体ウエハ１２上の金属
電極部１３に移動する。このことにより、半導体
ウエハ１２上に形成されている半導体素子の全て
の金属電極部１３表面に半田付けを行なうことが
できる。
素子が形成されている場合に、上記半導体素子の
金属電極面上に半田層を形成する場合について説
明する。まず、第４図Ａに示すように、可撓性シ
ート１５上全面に半田ペースト１６を印刷する。
そして、第４図Ｂに示すように第４図Ａに示した
半田ペースト１６が印刷された２枚の可撓性シー
ト１５間に半導体ウエハ１２を位置させる。そし
て、上記可撓性シート１５間に上記半導体ウエハ
１２を挾持して、フオーミングガス炉中にてリフ
ローする。そして、このリフローにより上記可撓
性シート１５上に塗布された半田ペースト１６は
第４図Ｃに示すように半導体ウエハ１２上の金属
電極部１３に移動する。このことにより、半導体
ウエハ１２上に形成されている半導体素子の全て
の金属電極部１３表面に半田付けを行なうことが
できる。
以上詳述したようにこの発明によれば、半田ペ
ーストが塗布されるシートが可撓性でしかも半田
成分としては反応しないため、リフロー後半田が
凝固しフラツクスが固化しない前では容易にシー
トを剥がす事ができる。また、この発明の半田付
け方法に使用したシートは繰り返し使用すること
ができるので、シートをエンドレスベルトとし連
続的に半田ペーストを印刷することができる装置
と半導体素子押入機構とリフロー炉を結ぶ事によ
り連続的な半田付け装置も提供することができ
る。また、この発明に用いられる半田ペーストが
塗布されるシートは半田適量とフラツクスの制御
が容易でシートの外部から熱を加える事から半田
の飛散がないので適量の半田付けが出来る。ま
た、フラツクス飛散や酸化防止にも良い効果を発
揮することができる。
ーストが塗布されるシートが可撓性でしかも半田
成分としては反応しないため、リフロー後半田が
凝固しフラツクスが固化しない前では容易にシー
トを剥がす事ができる。また、この発明の半田付
け方法に使用したシートは繰り返し使用すること
ができるので、シートをエンドレスベルトとし連
続的に半田ペーストを印刷することができる装置
と半導体素子押入機構とリフロー炉を結ぶ事によ
り連続的な半田付け装置も提供することができ
る。また、この発明に用いられる半田ペーストが
塗布されるシートは半田適量とフラツクスの制御
が容易でシートの外部から熱を加える事から半田
の飛散がないので適量の半田付けが出来る。ま
た、フラツクス飛散や酸化防止にも良い効果を発
揮することができる。
第１図Ａはこの発明に係る半導体素子の半田付
け方法で半田付けされた半導体ペレツトを示す断
面図、第１図Ｂは半導体ウエハ上の多数素子の
各々に半田層が形成されている場合を示す断面
図、第２図ＡないしＤはそれぞれこの発明の一実
施例の半導体素子の半田付け方法を示す図、第３
図Ａはシート上に45ケの半導体素子を挾持出来る
ようにパターン印刷されたシートの平面図、第３
図Ｂはその断面図、第４図ＡないしＣはこの発明
の一実施例のウエハ上に多数素子が形成されてい
る半導体素子の半田付け方法を示す図である。 １１……半導体ペレツト、１２……半導体ウエ
ハ、１３……金属電極部、１４……半田層。
け方法で半田付けされた半導体ペレツトを示す断
面図、第１図Ｂは半導体ウエハ上の多数素子の
各々に半田層が形成されている場合を示す断面
図、第２図ＡないしＤはそれぞれこの発明の一実
施例の半導体素子の半田付け方法を示す図、第３
図Ａはシート上に45ケの半導体素子を挾持出来る
ようにパターン印刷されたシートの平面図、第３
図Ｂはその断面図、第４図ＡないしＣはこの発明
の一実施例のウエハ上に多数素子が形成されてい
る半導体素子の半田付け方法を示す図である。 １１……半導体ペレツト、１２……半導体ウエ
ハ、１３……金属電極部、１４……半田層。
Claims (1)
- 【特許請求の範囲】 １ 可撓性で半田溶融温度に耐えるシートに印刷
手法により半田層に見合つた所定厚さの半田ペー
ストを塗布する工程と上記半田ペーストの塗布面
と半導体素子の金属電極面とを接触させる工程
と、空気中または保護雰囲気中でリフロー温度以
上に加熱し金属電極部に半田を溶融移動させ半田
層を形成する工程とを具備したことを特徴とする
半導体素子の半田付け方法。 ２ 上記シートはガラスクロスあるいはポリイミ
ド系耐熱シートあるいはガラスクロスがポリイミ
ド系塗料で固定されたシートであることを特徴と
する特許請求の範囲第１項記載の半導体素子の半
田付け方法。 ３ 上記シートがエンドレスで回転プリンタと半
導体素子挿入機構と組合わされリフロー炉内を通
じた片面半田付け装置で用いられることを特徴と
する特許請求の範囲第１項あるいは第２項のいず
れか記載の半導体素子の半田付け方法。 ４ 上記保護雰囲気中は窒素85％、水素15％から
なる保護雰囲気であることを特徴とする特許請求
の範囲第１項記載の半導体素子の半田付け方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21500382A JPS59105327A (ja) | 1982-12-08 | 1982-12-08 | 半導体素子の半田付け方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21500382A JPS59105327A (ja) | 1982-12-08 | 1982-12-08 | 半導体素子の半田付け方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59105327A JPS59105327A (ja) | 1984-06-18 |
| JPH0223024B2 true JPH0223024B2 (ja) | 1990-05-22 |
Family
ID=16665090
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21500382A Granted JPS59105327A (ja) | 1982-12-08 | 1982-12-08 | 半導体素子の半田付け方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59105327A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4664739A (en) * | 1983-12-19 | 1987-05-12 | Stauffer Chemical Company | Removal of semiconductor wafers from dicing film |
| JP2002219594A (ja) * | 2001-01-19 | 2002-08-06 | Japan Steel & Tube Constr Co Ltd | 大気中接合方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124975A (ja) * | 1973-04-02 | 1974-11-29 | ||
| JPS5617029A (en) * | 1979-07-20 | 1981-02-18 | Toshiba Corp | Installation of semiconductor pellet |
-
1982
- 1982-12-08 JP JP21500382A patent/JPS59105327A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49124975A (ja) * | 1973-04-02 | 1974-11-29 | ||
| JPS5617029A (en) * | 1979-07-20 | 1981-02-18 | Toshiba Corp | Installation of semiconductor pellet |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59105327A (ja) | 1984-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS644668B2 (ja) | ||
| JPH0273648A (ja) | 電子回路及びその製造方法 | |
| US4684055A (en) | Method of selectively soldering the underside of a substrate having leads | |
| US6095403A (en) | Circuit board component retention | |
| JPH0223024B2 (ja) | ||
| JP2013236037A (ja) | 半導体モジュールおよび半導体モジュールの製造方法 | |
| JP2556971B2 (ja) | 半田転写キャリア．フィルムと、半田転写キャリア、フィルムの再生方法 | |
| JPH03262194A (ja) | フレキシブルプリント基板のリフロー方法 | |
| JPH04242943A (ja) | バンプ電極の半田供給方法 | |
| KR900005304B1 (ko) | 집적회로용 기판의 제조방법 | |
| JPH02191303A (ja) | 正特性サーミスタの製造方法 | |
| JPS5650539A (en) | Semiconductor device | |
| JPH05283452A (ja) | 半導体装置の製造方法 | |
| JPH05129770A (ja) | ハンダ付け補助層 | |
| KR950001768B1 (ko) | 파워 하이브리드용 방열판 솔더링 방법 | |
| JP2007194319A (ja) | はんだ付け用マスクおよびはんだ付け方法 | |
| JP4062628B2 (ja) | リングバリスタ、それを用いた小型直流モータ、及び、リングバリスタにはんだ層を形成する方法 | |
| JPS59107769A (ja) | 半田流れ防止域の形成方法 | |
| JPH0455148B2 (ja) | ||
| JPH0477702B2 (ja) | ||
| JPH03222341A (ja) | 半導体製造装置 | |
| JPS59220936A (ja) | 半導体素子の半田付け方法 | |
| JPH0446671A (ja) | ハンダリフロー方法およびその装置 | |
| JPS62183595A (ja) | プリント配線板の実装方法 | |
| JPS5792842A (en) | Manufacture of semiconductor element |