JPH03210483A - メモリ試験装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は半導体によって作られたメモリを試験するメ
モリ試験装置に関し、特に記憶容量が大きいメモリを試
験するに適した機能を付加したメモリ試験装置を捉供し
ようとするものである。

「従来の技術」 半導体によって作られるメモリの記憶容量は増加の一途
をたどり、今や１Ｍピント、４Ｍビット、１６Ｍビット
に達する趨性にある。

記憶容量の増大に伴なって各種の障害が発生する。その
一つとして書込及び続出データの形態に応じて電力使用
量の変動があげられる。つまり書込、読出データが全て
「１」論理データで、「１」論理データを全ての記憶領
域に書込むとすると、そのとき電流の使用量が増加し、
最大値となる。

また全てのメモリセルに「０」を書込むとすると、この
ときは電力使用量は最小となる。

このように書込まれるデータの形態によって電力使用量
が変動することはｉｔｓ側に対して好ましいことではな
い。特に多量のメモリ素子を使用する場合にはその弊害
は大きい。

このため従来よりメモリの内部を複数の領域に分割し、
各領域毎に記憶する論理を本来の論理とは逆の論理に反
転させて記憶し、続出時は元の論理に戻して出力させ、
データの論理が片寄らないようにして使用電力を平均化
できるようにしたメモリが作られている。

このような機能をここでは極性反転機能と称し、この極
性反転機能を持つメモリを極性反転機能付メモリと称す
ることにする。

極性反転機能付メモリを試験する場合、従来と同様に単
に試験パターン信号を被試験メモリに書込んでこれを続
出し、その続出されたパターンが期待値と一致するか否
かを試験することの外にメモリの内部で極性が反転され
て書込が行なわれる記憶領域に対しては試験パターン信
号の極性を試験装置側で予め反転させて与え、この極性
反転によって極性反転領域に対して他の記憶領域と同等
の極性で書込、続出を行なって被試験メモリを厳しい条
件下で動作させ、試験を行なうことが要求される。

このような試験を行なうには試験パターンを発生するパ
ターン発生器のパターン発生プログラムを作り替えれば
実行できるが、プログラムの作り替は人手が掛り面倒で
ある。また被試験メモリの規格が一様でなく、極性反転
領域と非反転領域が一定していないため、各規格に合致
するようにプログラムを作り替えることは得策ではない
。

このため従来より被試験メモリの極性反転領域を試験装
置に認識させ、極性反転領域をアクセスする際に試験パ
ターン信号の極性を「反転させる」「反転しない」を自
由に制御できるように構成した試験装置が作られている
。

第２図はその一例を示す。図中１０はパターン発生器を
示す。パターン発生器ＩＯにはアドレス発生部１１と、
試験パターンを発生するパターン発生部１２とを具備し
、アドレス発生部１１から出力されるアドレス信号が被
試験メモリ２０のアドレス入力端子に与えられて被試験
メモリ２０がアクセスされると共に、そのアクセスされ
たアドレスにパターン発生部１２から試験パターン信号
を与え、書込読出を行なう。

試験メモリ２０から読出された応答出力は論理比較器３
０に与えられ、論理比較器３０においてパターン発生部
１２から出力される１ＩＩＩ待値パターンと比較され、
不一致が検出されたとき、その被試験メモリ２０は不良
であるとする判定信号を出力する。

パターン発生部１２から被試験メモリ２０に与える試験
パターン信号の通路１３と、パターン発生部１２から論
理比較器３０に期待値パターン信号を与える通路１４に
極性切替器１５と１６が設けられる。

この極性切替器１５と１６が極性制御器４０から出力さ
れる損性切替信号によって切替制御され、アドレス領域
毎に被試験メモリ２０に書込む試験パターン信号の極性
を選定できるように構成される。

極性制御器４０は被試験メモリ２０の極性反転領域を認
識するために設けられた反転領域メモリ４１．４２．４
３と、極性反転領域に印加する試験パターン信号及び期
待値パターン信号の極性を反転させるか否かを決める反
転データを記憶する反転データ記憶レジスタ４４と、こ
の反転データ記憶レジスタ４４に記憶した反転データを
選択して出力する反転データ選択器４５とによって構成
される。

反転領域メモ１，１４１，４２．４３には被試験メモリ
２０の極性反転領域に対応するアドレスデータを記憶さ
せる。

つまりこの例ではアドレス信号をＸアドレス信号とＹア
ドレス信号と、Ｚアドレス信号とし、これらＸアドレス
信号と、Ｙアドレス信号と、Ｚアドレス信号をそれぞれ
三つの反転領域メモリ４１゜４２．４３に振り分けて与
え、各反転領域メモリ４１．４２．４３をＸアドレス信
号と、Ｙアドレス信号及びＺアドレス信号によってアク
セスするように構成した場合を示す。

反転領域メモリ４１，４２．４３の被試験メモリ２０の
極性反転すべき領域内のアドレスには予め例えばｒｌ」
論理を書込んでおく。従ってアドレス発生部１１から被
試験メモリ２０の極性反転領域内のアドレスが出力され
ると、各反転領域メモリ４１，４２．４３のそれぞれか
ら「１」論理が続出される。

各反転領域メモリ４１，４２．４３から読出されるデー
タは３ビツトの選択信号として反転データ選択器４５に
入力される。

反転データ選択器４５は三つの反転領域メモリ４１．４
２．４３から読出されるデータに従って反転データ記憶
レジスタ４４に記憶した試験パターン信号を反転させる
か否かを決める反転データを選択して取出す。

反転データ記憶レジスタ４４は例えば８ビツトのレジス
タによって構成することができ、８ビツトのレジスタに
第３図に示すように例えば「００．０．Ｏ，Ｏ，Ｏ，Ｏ
，ＩＪを書込む。三つの反転領域メモリ４１．４２．４
３から読出されるデータｘ、ｙ、ｚが０００〜０１１の
とき、反転データ選択器４５は反転データ記憶レジスタ
４４の第１ビットＢ、〜第７ビツトＢ７を選択する。

つまりｘ＝ｏ、ｙ＝ｏ、ｚ＝ｏのときは第１ビットＢ、
の反転データ「０」を選択して取出し、この反転データ
を極性切替器１５及び１６に与える。

またＸ＝１．Ｙ＝１．Ｚ＝１が読出されたときは反転デ
ータ選択器４５は第８ビツトＢｅの反転データ「１」を
選択し、このｒｌ、論理の反転データを極性切替器１５
及び１６に与えるゆ極性切替器１５と１６はこの例では
排他的論理和回路によって構成した場合を示し、反転デ
ータ選択器４５から「０」論理の反転データが与えられ
たときはパターン発生部１２から出力される試験パター
ン信号及び期待値パターン信号は極性反転されることな
くそのままの極性で被試験メモリ２０と比較器３０に与
えられる。

これに対し極性切替器１５及び１６に［１」論理の反転
データが入力されると、この場合はパターン発生部１２
から被試験メモリ２０に与えられる試験パターン信号及
び期待値パターン信号は極性切替器１５と１６において
極性が反転されて被試験メモリ２０と比較器３０に与え
られる。従って反転データレジスタ４４に書込む反転デ
ータを適宜変更することによって例えばＸ−１，Ｙ＝１
Ｚ＝００ときも［１」論理を出力するように設定し、こ
の場合も極性を反転させるように設定することができる
。

このようにして被試験メモリ２０が極性反転機能を持つ
場合、メモリの内部でデータの極性を反転させて書込、
続出を行なう極性反転領域を反転領域メモリ４１，４２
．４３に予め記憶させておくことによってその反転領域
に対するデータの書込を極性反転させて書込んだり、ま
た極性を反転させずに書込を行なうことを自由に選択す
ることができる。

「発明が解決しようとする課題」 第２図に示したメモリ試験装置において、極性を反転さ
せるアドレスの論理式がＸアドレスの中の演算と、Ｙア
ドレス内の演算と、Ｚアドレス内の演算と、それぞれの
演算結果の演算という形に展開できるアドレスについて
だけ反転信号を発生することが可能である。

つまり特定のアドレスをｉ□とすると、１Ｎｖ−ｆ　ａ
（ｆ＋（Ｘｏ　＋χ＋　、　、’＝　ＸＩ　）＋　ｆｚ
（Ｙｏ、　Ｙ＋・・・Ｙ−）、［３（ＺＯ、Ｚｌ　　、
・・・　Ｚ、ｌ））と展開できるアドレスについて極性
反転信号の発生が可能となる。

これに対し、ｘ、ｙ、ｚアドレス間の演算が復数項有り
、さらにその間の演算を行なうと云う論理式にしか展開
できないアドレス、つまり１Ｎｖ＝　ｆ　４（ｆｌ（Ｘ
Ｉ、Ｙｉ　、　Ｚｌ　）ｌ　ｆｚ（Ｌ　＋ＹＩＩ。

Ｚ、　’）　、−ｆｌ（Ｘ、　、Ｙ、　、　Ｚ、　））
の様な論理式で表わされるアドレスについては反転信号
を発生することができない不都合がある。

また第２図に示したメモリ試験装置において、極性制御
器４０は一つの領域を規定するだけで、複数の領域を反
転領域に指定するには極性制御器４０を極性反転させる
べき領域の数だけ必要となり、ハード量が太き（なる欠
点がある。

また反転領域メモリ４１．４２．４３はＸ、Ｙ。

Ｚの各アドレス分について容量が必要となるので大きい
容量のメモリが必要となる０例えばアドレス信号が１６
ビツトの場合、６４にビットのメモリが必要となる。更
にこの様な大容量のメモリを用いて高速試験を行なうに
はさらにハード量が大きくなる欠点がある。

この発明の目的は極性反転機能を内蔵したメモリを試験
するメモリ試験装置において、少ない八−ド量で複数の
領域を反転領域として指定することができる。メモリ試
験装置を提供しようとするものである。

「課題を解決するための手段」 この発明においては、 被試験メモリに与えるアドレス信号を発生するアドレス
発生器と、 このアドレス発生器が出力するアドレス信号に同期して
被試験メモリに与える試験パターン信号及び期待値パタ
ーン信号を発生するパターン発生器と、 このパターン発生器から被試験メモリに印加する試験パ
ターン信号を被試験メモリ内の極性反転領域に合致させ
て極性反転させる極性反転器と、この極性反転器に極性
反転のための制御信号を与える極性制御器とを具備した
メモリ試験装置において、 極性制御器をアドレス発生器が出力するアドレス信号の
中の極性を反転すべき領域を選択するためのピントを記
憶するビットレジスタと、このビットレジスタに設定さ
れたビットデータによってアドレス発生器から出力され
るアドレス信号の中の所定のピントのアドレス信号を摘
出するアドレス選択器と、 このアドレス選択器によって選択されたアドレス信号に
よってアクセスされ、被試験メモリに極性反転される領
域内のアドレス信号が印加されたことを検出して極性反
転器に極性反転信号を与える領域反転メモリと、 によって構成した点を特徴とするものである。

この発明の構成によれば被試験メモリの形式に応じて極
性反転される領域を規定するアドレス信号のピッＩ・位
置をビットレジスタに設定する。この設定されたビット
データがアドレス選択器に与えられ、このアドレス選択
器によってピントレジスタに設定されたピントのアドレ
ス信号が摘出され、このアドレス信号が頭載反転メモリ
に与えられる。

領域反転メモリには被試験メモリ内において極性が反転
されて書込が行なわれる領域に対応したアドレスに極性
反転信号を書込む。

従ってこの発明によれば被試験メモリがその極性が反転
されて書込及び続出が行なわれるアドレス領域がアクセ
スされると、そのとき領域反転メモリから極性反転信号
が読出される。この極性反転信号が極性反転器に印加さ
れてパターン発生器から被試験メモリに与えられるパタ
ーン信号の極性が反転され、パターン信号の極性を反転
して書込を行なう。

このようにこの発明によれば被試験メモリの極性反転領
域を規定するために必要最小限のビット数のアドレス信
号を使って領域反転メモリをアクセスする構成としたか
ら、 領域反転メモリは小容量のメモリで済せることができる
。

然もこの領域反転メモリの任意のアドレスに極性反転信
号を書込んでお（ことによって、どのアドレス領域に対
しても極性反転信号を発生させることができる。

また従来のように大容量のメモリを使用しなくてよいか
らハード量を少なくすることができる。

よって安価に作ることができることと、高速処理が可能
となる利点が得られる。

「実施例」 第１図にこの発明の一実施例を示す。

第１図において、第２図と対応する部分には同一符号を
付して示す。

この発明においてはパターン発生器ｌＯと、極性制御器
４０と、極性反転器１５．１６と、比較器３０とによっ
て構成される極性反転機能を持つメモリを試験するメモ
リ試験装置において、極性制御器４０をビットレジスタ
４６と、アドレス選択器４７と、領域反転メモリ４８と
によって構成する。

ビットレジスタ４６にはアドレス発生器１１から出力さ
れるアドレス信号Ｘ、Ｙ、Ｚの中の極性反転領域を指定
するに必要なビット情報を設定する。つまり例えばｘ、
ｙ、ｚアドレス信号がそれぞれ８ビツトの信号であった
場合、被試験メモリ２０内の極性反転されて書込読出が
行なわれる領域を指定するために必要なピントが例えば
全て上位２ビツトのアドレス信号を必要とする場合には
ビットレジスタ４６にはＸアドレスの各ビットＸ０〜Ｘ
７に関しては上位ビットＸ、、Ｌに「１」を設定し、Ｙ
アドレスの各ビットＹ０〜Ｙ７に関しては上位２ビツト
のＹ６．Ｙ７に「１」を設定し、Ｚアドレスに関しては
上位２ビツトの２．．２７に「１」を設定する。

この設定信号をアドレス選択器４７に与え、アドレス選
択器４７において、アドレス発生器１１から出力される
各８ビツトのアドレス信号Ｘ０〜Ｘ？、Ｙ、〜Ｙｆｆ、
Ｚ、〜Ｚ、の中のビットレジスタ４６に設定したビット
のアドレス信号Ｘ６Ｘｖ、Ｙ＊、Ｙ？、Ｚｂ、Ｚ？を摘
出する。

従って全アドレス信号のこの例では１／４のビット数の
アドレス信号がアドレス選択器４７から出力され、この
アドレス信号によって領域反転メモＩＪ４８をアクセス
する。

領域反転メモリ４８には被試験メモリ２０内において極
性反転されて書込続出が行なわれる反転領域を宇旨示す
るアドレスに例えば「１」論理を記憶させておく、従っ
てこのアドレスがアクセスされることによって領域反転
メモリ４８から「１」論理が出力され、この「ｌ」論理
が極性反転器１５及び１６に与えられることによってパ
ターン発生部１２から被試験メモリ２０に与えられる試
験パターン信号及び比較器３０に与えられる期待値パタ
ーン信号は極性反転されて被試験メモリ２０と比較器３
０に印加される。

「発明の効果」 以正説明したようにこの発明によれば極性制御器４０を
ビットレジスタ４６と、アドレス選択器４７と、領域反
転メモリ４８によって構成したから極性制御器４０のハ
ード量を小さくすることができる。特に従来のように各
アドレス信号Ｘ、ＹＺに関して領域反転メモリ４１．４
２．４３　（第２図参照）を設けなくて済むから、コス
トを大幅に低減することができる。

また容量の大きい領域反転メモリ４１．４２４３を用い
なくて済み、然もこの発明で用いる領域反転メモリ４８
は容量の小さいメモリでよいから動作速度を高速化する
ことができる利点が得られる。

また橋性反転信号は領域反転メモリ４８から読出す構成
としたから、複数の領域を反転領域として設定すること
ができる大きな特徴が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
は従来の技術を説明するためのブロック図、第３図は従
来の技術の動作を説明するための図である。 １０：パターン発生器、１５，１６：極性反転器、２０
；被試験メモリ、３０：比較器、４０：極性反転制御器
、４６二ビツトレジスタ、４７：アドレス選択器、４８
：領域反転メモリ。 ヤ ３ 図

Claims (1)

【特許請求の範囲】
1. （１）Ａ、被試験メモリに与えるアドレス信号を発生す
   るアドレス発生部と、 Ｂ、このアドレス発生部が出力するアドレス信号に同期
   して被試験メモリに与える試験 パターン信号及び期待値パターン信号を発 生するパターン発生部と、 Ｃ、このパターン発生部から被試験メモリに印加する試
   験パターン信号を被試験メモリ 内の極性反転領域に合致させて極性反転さ せる極性反転器と、 Ｄ、この極性反転器に極性反転のための制御信号を与え
   る極性反転器に極性反転のため の制御信号を与える極性制御器とを具備し、極性反転機
   能を持つメモリを試験するメモ リ試験装置において、 Ｅ、上記極性制御器をアドレス発生器が出力するアドレ
   ス信号の中の極性を反転すべき 領域を選択するためのビットを記憶するビ ットレジスタと、 Ｆ、このビットレジスタに設定されたビットデータによ
   って上記アドレス発生器から出 力されるアドレス信号の中の所定のビット のアドレス信号を摘出するアドレス選択器 と、 Ｇ、このアドレス選択器によって選択されたアドレス信
   号によってアクセスされ、被試 験メモリに極性反転される領域内のアドレ ス信号が印加されたことを検出して上記極 性反転器に極性反転信号を与える領域反転 メモリと、 によって構成したことを特徴とするメモリ試験装置。