JP2007522590A - ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス - Google Patents
ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス Download PDFInfo
- Publication number
- JP2007522590A JP2007522590A JP2006554114A JP2006554114A JP2007522590A JP 2007522590 A JP2007522590 A JP 2007522590A JP 2006554114 A JP2006554114 A JP 2006554114A JP 2006554114 A JP2006554114 A JP 2006554114A JP 2007522590 A JP2007522590 A JP 2007522590A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- mass storage
- polarity
- storage device
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0604—Improving or facilitating administration, e.g. storage management
- G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
- G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0673—Single storage device
- G06F3/068—Hybrid storage device
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/22—Employing cache memory using specific memory technology
- G06F2212/222—Non-volatile memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/6028—Prefetching based on hints or prefetch instructions
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Human Computer Interaction (AREA)
- Nanotechnology (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- Crystallography & Structural Chemistry (AREA)
- Quality & Reliability (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Debugging And Monitoring (AREA)
- Memory System (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
図2は、キャッシュ・アクセスのために設計されたHCI18の中に発行される連続的な関連コマンド200を含む。キャッシュ・ストレージ装置20,22,・・・,24,26からのデータを求めるユーザ・リクエストは、そのリクエストに応じるために複数のキャッシュ・ラインがアクセスされることを要求する。セット・アソシエィティブ・キャッシュ・マッピングのアルゴリズムにより、連続的なディスク・セクタに対する要求は、必ずしも連続的なキャッシュ・ラインをマップすることにはならない。(図3は、異なるキャッシュ・ラインへマップされる連続的なディスク・セクタを図示する。)
図2は、極性マップ210がHCI18内のPFEMメモリ技術の特性をサポートすることを示す。データは、選択されたワード線およびビット線上の電圧を制御することにより、キャッシュ・ストレージ装置20,22,・・・,24,26のいずれかのメモリ・セルに書き込まれる。メモリ・セルは、「物理的な0」状態または「物理的な1」状態のいずれかにプログラムされるが、メモリ制御器28(図1を参照)は、格納セルの読出しの物理値が1状態または0状態のいずれを表わしているかを解釈する。様々なメモリ技術は、格納状態の表現に対して異なる仕様を有しており、従って、メモリ制御器28は、極性が特定のアクセスに対してどのように扱われるか決めるソフトウェア制御装置極性管理メカニズムで設計される。ある実施例において、ソフトウェアは、各読出し/書込み動作で極性メカニズムを明示するが、代替の実施例では、極性メカニズムは、複数の動作制御を通じてグローバルな方式で適用される。3つの極性管理メカニズムは、各回のデータがメモリ・ワードに格納され、使用されるその極性がメモリ・ワードに対して前回使用されたものと反対となることを保証することを明示してもよい。
図2は、HCI18内のPFEMメモリ技術の特性をサポートするためのタイミング制御220を示す。格納された値にアクセスするために読出し/書込み動作の特定の側面に対して、異なるメモリ技術が異なる詳細なハードウェア・サイクル・タイミングを要求してもよい。例えば、遅延またはポーズが、セル極性の変化を回避するためにメモリへの読出しおよび読み書き中に、高分子メモリ技術に対して使用されてもよい。さらに、要求されたアドレスが、最新のメモリ動作と同じメモリ・セグメントにあるかどうかによって、遅延動作が行なわれてもよく、あるいは行なわれなくてもよい。あるメモリ技術は、ある時間期間アクセスされていない位置に対してより遅いタイミングを要求する一方、遅いタイミングあるいは速いタイミングのいずれかがメモリ位置への与えられた読出し/書込み動作に使用されてもよい。従って、メモリ制御器28は、ソフトウェア管理の下で、どのタイミングが読出し/書込み動作に使用されるべきかを動作毎に明示することができる。
図2は、HCI18内のPFEMメモリ技術の特性をサポートするためのダイナミック・アドレシング230を示す。キャッシュ・ストレージ装置20,22,・・・,24,26中の高分子メモリ装置のための読出しサイクルは、破壊的で、1つの方向に高分子フィルム材料中の電気的な双極子を極性化する。メモリの特定の物理アドレスに格納された情報は破壊的読出し動作中に失われるので、その情報はそのデータを回復するためにメモリに書き戻される。したがって、そのような破壊的読出しメモリから情報を読むために、読出しサイクルは、後続の書き戻し動作を含む。キャッシュ・ストレージ装置中のメモリのセグメント内には、読出しに続く書込みに脆弱性がある。その脆弱性は、その脆弱性が消失するまで書き戻しの実行を待機するような特性上のペナルティを課する。しかしながら、本発明に従って、HCI18は、読まれたデータを異なるセグメント中の位置に書き込まれることを許容するアルゴリズムを提供する。
図2は、ディスク・キャッシング環境における性能を最適化するために、HCI18内で発行されるマルチ制御コマンド240を示す。図1を少し参照して、HCI18は、プロセッサ12によって発行されるコマンドとメモリ制御器28に接続されたM個のストレージ装置の動作との間のインターフェイスを提供する。HCI18は、ソフトウェアがメモリ・モジュール・カード上の複数のキャッシュ・ストレージ装置20,22,・・・,24,26へ同じ動作または異なる動作を出すことを可能にするマルチ制御コマンド機能を含む。マルチコマンド機能は、共通のデータを共有することができ、PCIエキスプレスを介して、より効率的に転送することができる1つのコマンド・パケットを許容し、それはカード上の各キャッシュ・ストレージ装置のためにフェッチされ、復号され、実行され、異なるメモリ動作を潜在的に提供する。
図2は、HCI18内のPFEMメモリ技術の特性をサポートするリフレッシュ250を示す。HCI18は、時間に基づいたリフレッシュ・サイクルおよびサイクルに基づいたリフレッシュ・サイクルを認める。時間に基づいたリフレッシュは、格納データが周期的にアクセスされるという点でDRAMリフレッシュに類似する。しかしながら、DRAM装置は、漏れるコンデンサに注入するためにリフレッシュ・サイクルを提供するが、時間に基づいたリフレッシュは、キャッシュ・ストレージ装置20,22,・・・,24,26中の高分子メモリ装置が現在の状態に「刻印される(imprinted)」または膠着されるのを防止する。HCI18は、電源投入時にすべてのアドレスを経由する最初のループを提供し、規則的な時間間隔で通常のアクセス時間の読み出しが後続し、電源オン中にセルが刻印されないことを保証する。
図2は、HCI18内のメモリ動作を提供するメタデータ・サイズおよびキャッシュ・ライン・サイズ260を示す。HCI18によって制御されるPFEMメモリは、メタデータおよび各キャッシュ・ラインのデータを自動的に読出し/書込みを行なう能力を有する。これを行なうために、ハードウェアは、キャッシュ・ラインおよびメタデータの両方のサイズを知らなければならない。ソフトウェア中のキャッシュ管理方法によって決定されるような最適なハードウェア性能を提供するサイズと共に、最小および最大のキャッシュ・ライン・サイズ、およびメタデータ・サイズを格納するために、1組のレジスタ(図示せず)がHCI18中に定義される。これらのサイズ値を使用して、HCI18は、最良のキャッシュ管理方法の必要性と一致するサイズ値を使用するようにプログラムされる。
図2は、HCI18内のエラー検出のためのデータ・エラー270を示す。データ破損は、PFEMに対する周期的なメモリ・リフレッシュ・サイクル中に生じる。PFEMメモリは、破壊的読出しメモリ技術であり。また、リフレッシュ・サイクル中に生じるあらゆるエラーもメモリを未知の状態に置くであろう。エラーを有するメモリ場所に対する読出し動作は、誤り訂正符号(ECC)によって検出されない不正なデータを潜在的に返すことがある。リフレッシュ・サイクル中に発見されないことからのエラーを防止するために、HCI18は、1組のレジスタ(図示せず)および割込みを定義し、メモリ制御器28がキャッシュ・ストレージ装置20,22,・・・,24,26を制御するソフトウェアに割込みをかけ、メモリ・リフレッシュ障害を報告することを可能にする。その後、ソフトウェアは、不良として対応するキャッシュ・ラインをマークし、システム動作を継続する。
図2は、HCI18内のエラー訂正のための誤り訂正符号(ECC)280を示す。ハードウェアは、データ・ストレージと検索の一部としてECC方法を実行する。ハードウェアは、すべての訂正のエラー・ログを保存し、メモリ・アクセス中に加えられたECC訂正の結果を明示的に決定するためにキャッシュ管理方法のソフトウェアによってアクセスされてもよい。訂正ログは、コマンドを出すことにより、その訂正ログをシステム・メモリへダウンロードする通常のコマンド・プロセスを通じてアクセスされる。訂正ログは、予想キャッシュ・ライン破損の早期指示としてキャッシュ管理方法によって使用されてもよく、適切な訂正ステップがデータ損失を回避するために取ることを可能にする。
図2は、システム性能を改善するための最適化された分散ギャザー(SG:Scatter Gather)リスト290を示す。キャッシュ・ラインは、複数の4Kバイトの物理システム・メモリ・ページ(典型的なキャッシュ・ラインは8Kバイトの長さである)にまたがり、オペレーティング・システムは物理的に隣接するバッファを保証しないので、分散ギャザー・リストはキャッシュ・ラインからのデータをシステム・メモリ中へ正確にDMAを行なう。HCI18によって使用される分散ギャザー・メカニズムは、各コマンドが1つのキャッシュ・ライン分のデータを転送するという事実を利用するが、それは、最適化が分散ギャザー・リストに作成されることを可能にする。実施例では、ほとんどのエントリはより最悪のケースの要求に応じるためには必要ではなく、16Kバイトのキャッシュ・ラインは多くて5ページの物理システム・メモリ・ページにまたがる。HCI18は、コマンド中に所在する分散ギャザー・リストを定義し、システム・メモリ・ページが境界をまたぐ場合(4Kバイト境界)、次のエントリへ進む。定義されるような分散ギャザー・リストは、制御装置ロジック中でキャッシュのために単純化されることを可能にする。これは、制御装置のコストを削減し、さらに、個別の分散ギャザー・リストを得るために必要とされるキャッシュ制御器による特別のシステム・メモリのDMA要求を削除することによって、性能上の利点を提供する。追加のメモリ・アドレスが、キャッシュ・ラインのためのメタデータの位置を示すために提供され、これは、同じコマンド中のデータおよびメタデータの双方を更新することを自動的に許容する。
Claims (47)
- プロセッサと、
不揮発性の大容量ストレージ装置と、
前記プロセッサを前記不揮発性の大容量ストレージ装置に結合し、極性を管理する読出し/書込みコマンドを発行するホスト制御インターフェイスと、
を含むことを特徴とするシステム。 - 前記不揮発性の大容量ストレージ装置は、ディスク・キャッシュであることを特徴とする請求項1記載のシステム。
- 前記不揮発性の大容量ストレージ装置は、高分子メモリ装置を有することを特徴とする請求項1記載のシステム。
- 高分子メモリ装置を有する前記不揮発性の大容量ストレージ装置は、ディスク・キャッシュであることを特徴とする請求項3記載のシステム。
- 極性管理は、データがメモリ・ワードに最後に使用した極性に反対の極性で前記不揮発性の大容量ストレージ装置に格納されることを保証することを特徴とする請求項1記載のシステム。
- 極性管理は、各書込みのためのデータ極性を決定するために、極性インディケータを備える明示的な極性制御を含むことを特徴とする請求項1記載のシステム。
- 極性管理は、読出し動作からの最新の極性を後続の書込み動作のために使用する回復した極性を含むことを特徴とする請求項1記載のシステム。
- 極性管理は、自動極性を含み、極性マップの内容は読出しの際に極性を決定し、極性マップ中の極性は書込みのためにトグルされることを特徴とする請求項1記載のシステム。
- プロセッサと、
複数のメモリ装置と、
前記プロセッサを前記複数のメモリ装置に結合し、かつ潜在的に異なる動作タイプを備える前記複数のメモリ装置をアドレス指定するためにマルチ制御コマンドを発行するホスト制御装置インターフェイスと、
を含むことを特徴とするコンピュータ・システム。 - 前記複数のメモリ装置は、ディスク・キャッシュを形成することを特徴とする請求項9記載のコンピュータ・システム。
- 前記複数のメモリ装置は、高分子メモリ装置であることを特徴とする請求項9記載のコンピュータ・システム。
- 前記複数のメモリ装置は、フラッシュ・メモリ装置であることを特徴とする請求項9記載のコンピュータ・システム。
- 前記マルチ制御コマンドによって、1つのコマンド・パケットがフェッチされ、復号され、かつ実行され、異なるメモリ動作を前記複数のメモリ装置に提供することを特徴とする請求項9記載のコンピュータ・システム。
- 前記マルチ制御コマンドは、前記複数のメモリ装置の異なる装置中のメモリ・ワードにアクセスすることを特徴とする請求項9記載のコンピュータ・システム。
- プロセッサと、
アドレス可能な大容量ストレージ装置と、
前記アドレス可能な大容量ストレージ装置にプロセッサ・コマンドを結合し、前記アドレス可能な大容量ストレージ装置中における高分子装置の特定の処理要求を指示するホスト制御装置インターフェイスと、
を含むことを特徴とするシステム。 - 前記特定の処理要求は、複数のエラー訂正を報告することを含むことを特徴とする請求項15記載のシステム。
- 前記特定の処理要求は、特定のアクセスのために極性がどのように扱われるべきか決定するために、極性マップを使用することを含むことを特徴とする請求項15記載のシステム。
- 前記特定の処理要求は、動作毎を基本にどのタイミングに読出し/書込み動作を用いるべきかを明示するタイミング制御を使用することを含むことを特徴とする請求項15記載のシステム。
- 前記特定の処理要求は、データが前記アドレス可能な大容量ストレージ装置で読み出されたところと異なるセグメント中の位置に前記データを書き込むためのダイナミック・アドレシングを使用することを含むことを特徴とする請求項15記載のシステム。
- 前記アドレス可能な大容量ストレージ装置は、複数のキャッシュ・ストレージ装置を有するディスク・キャッシュを示すことを特徴とする請求項15記載のシステム。
- 前記特定の処理要求は、最小および最大のキャッシュ・ラインのサイズおよびメタデータのサイズを格納することをさらに含むことを特徴とする請求項20記載のシステム。
- デュアル・アンテナに結合された送受信機を有するプロセッサと、
前記プロセッサに結合されたメモリ・モジュールであって、
(a)メモリ制御器、
(b)前記メモリ制御器に結合される大容量ストレージを形成するストレージ装置、および
(c)前記プロセッサに結合され、インターフェイスを介して前記ストレージ装置へ発行されるリフレッシュ・サイクルを提供するホスト制御装置、を含むメモリ・モジュールと、
を含むことを特徴とするシステム。 - 前記ストレージ装置は、高分子メモリ装置であることを特徴とする請求項22記載のシステム。
- 前記ストレージ装置は、フラッシュ・メモリ装置であることを特徴とする請求項22記載のシステム。
- 前記メモリ・モジュールは、非同期に処理するコマンドのリストを与えられるバス・マスタ装置であることを特徴とする請求項22記載のシステム。
- 前記コマンドのリストは、前記プロセッサによる関与なしに処理されることを特徴とする請求項25記載のシステム。
- 前記ストレージ装置によって前記メモリ・モジュール上に格納されたデータは、プロセッサ命令によって直接アクセス可能ではないことを特徴とする請求項22記載のシステム。
- 前記ストレージ装置によって前記メモリ・モジュール上に格納された前記データは、システム・メモリへおよびシステム・メモリからコピーされることを特徴とする請求項27記載のシステム。
- プロセッサと、
前記プロセッサに結合されたメイン・メモリと、
読出し/書込みデータをプロセッサの直接の命令アクセスなしに前記ディスク・キャッシュ・メモリ・モジュール上の前記ストレージ装置へストリーミングすることができるプログラム・インターフェイスを有するディスク・キャッシュ・メモリ・モジュールであって、前記ストレージ装置に格納されたデータが前記メイン・メモリに取り戻されかつ格納される、ディスク・キャッシュ・メモリ・モジュールと、
を含むことを特徴とするシステム。 - 前記ストレージ装置は、フラッシュ・メモリであることを特徴とする請求項29記載のシステム。
- 前記ストレージ装置は、高分子装置であることを特徴とする請求項29記載のシステム。
- 前記高分子装置は、強誘電性分極可能な材料であることを特徴とする請求項31記載のシステム。
- 大容量ストレージ中の読出し/書込み動作を促進させるためのホスト制御インターフェイスの機能を含む方法において、
(a)共に発行されるコマンドのグループを許容する連続的な関連コマンドを提供する段階、
(b)前記大容量ストレージに対する特定のアクセスのために極性がどのように扱われるか決定するための極性マップを使用する段階、
(c)動作毎を基本にどのタイミングに読出し/書込み動作を用いるべきかを明示するタイミング制御を使用する段階、
(d)データが読み出されたところと異なるセグメント中の位置に前記データを書き込むためのダイナミック・アドレシングを使用する段階、
(e)異なる動作を前記大容量ストレージ中の複数のストレージ装置に許可するマルチコマンドを発行する段階、
(f)リフレッシュ・サイクルを提供する段階、
(g)前記大容量ストレージに適用される数および訂正を記録する段階、および
(h)前記大容量ストレージ中のデータに正確にアクセスするための分散ギャザー・リストを使用する段階、
の少なくとも1つを含むことを特徴とする方法。 - 前記大容量ストレージ中の読出し/書込み動作を促進させる段階は、強誘電性分極可能な材料を有する前記大容量ストレージを使用する段階を含むことを特徴とする請求項33記載の方法。
- 前記大容量ストレージ中の読出し/書込み動作を促進させる段階は、抵抗性変化高分子メモリを有する前記大容量ストレージを使用する段階を含むことを特徴とする請求項33記載の方法。
- 前記大容量ストレージ中の読出し/書込み動作を促進させる段階は、高分子ストレージ中の読出し/書込み動作を促進する段階をさらに含むことを特徴とする請求項33記載の方法。
- 前記大容量ストレージ中の読出し/書込み動作を促進させる段階は、ディスク・キャッシュ中の読出し/書込み動作を促進する段階をさらに含むことを特徴とする請求項33記載の方法。
- 最小および最大のキャッシュ・ラインのサイズおよびメタデータのサイズを前記ディスク・キャッシュ中に格納する段階をさらに含むことを特徴とする請求項37記載の方法。
- ストレージ装置のために周期的なメモリ・リフレッシュ・サイクルを提供する段階と、
メモリ制御器がエラーを検出し、かつメモリ・リフレッシュ障害を報告するために前記ストレージ装置を制御するソフトウェアに割り込みをかけることを可能にする段階と、
を含むことを特徴とするエラーを報告する方法。 - 前記ストレージ装置のための高分子強誘電性メモリ(PFEM)装置を組込む段階、
をさらに含むことを特徴とする請求項40記載の方法。 - 前記ストレージ装置のために周期的なメモリ・リフレッシュ・サイクルを提供する段階は、キャッシュ・ストレージ装置のために前記周期的なメモリ・リフレッシュ・サイクルを提供する段階をさらに含むことを特徴とする請求項40記載の方法。
- 命令を収容する機械読取り可能な格納媒体を含み、命令を実行した場合、ホスト制御器インターフェイスが読出し/書込み動作を制御する物品において、
共に発行されるコマンドのグループを許容する連続的なコマンドのリストを提供する段階、
前記大容量ストレージに対する特定のアクセスのために極性がどのように扱われるか決定するための極性マップを使用する段階、
動作毎を基本にどのタイミングに読出し/書込み動作を用いるべきかを明示するタイミング制御を使用する段階、
データが読み出されたところと異なる前記大容量ストレージのセグメント中の位置に前記データを書き込むためのダイナミック・アドレシングを使用する段階、
異なる動作を前記大容量ストレージ中の複数のストレージ装置に許可するマルチコマンドを発行する段階、
リフレッシュ・サイクルを提供する段階、および
複数のメモリ・エラー訂正を報告する段階、
の少なくとも1つを含むことを特徴とする物品。 - 前記大容量ストレージは、フラッシュ・メモリであることを特徴とする請求項43記載の物品。
- 前記大容量ストレージは、高分子ストレージであることを特徴とする請求項43記載の物品。
- 前記高分子ストレージは、強誘電性分極可能な材料を含むことを特徴とする請求項45記載の物品。
- 前記高分子ストレージは、抵抗性変化高分子メモリを含むことを特徴とする請求項45記載の物品。
- 前記大容量ストレージは、ディスク・キャッシュであることを特徴とする請求項45記載の物品。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/788,717 US7328304B2 (en) | 2004-02-27 | 2004-02-27 | Interface for a block addressable mass storage system |
PCT/US2005/003194 WO2005093588A2 (en) | 2004-02-27 | 2005-02-02 | Interface for a block addressable mass storage system |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009242886A Division JP5216743B2 (ja) | 2004-02-27 | 2009-10-21 | ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007522590A true JP2007522590A (ja) | 2007-08-09 |
Family
ID=34887061
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006554114A Pending JP2007522590A (ja) | 2004-02-27 | 2005-02-02 | ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス |
JP2009242886A Expired - Fee Related JP5216743B2 (ja) | 2004-02-27 | 2009-10-21 | ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009242886A Expired - Fee Related JP5216743B2 (ja) | 2004-02-27 | 2009-10-21 | ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US7328304B2 (ja) |
JP (2) | JP2007522590A (ja) |
KR (4) | KR100954731B1 (ja) |
MY (1) | MY137842A (ja) |
TW (1) | TWI312466B (ja) |
WO (1) | WO2005093588A2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012508428A (ja) * | 2008-12-22 | 2012-04-05 | インテル コーポレイション | 単一のコマンドにより複数の非連続アドレス範囲の転送をキューイングするための方法及びシステム |
JP2012523619A (ja) * | 2009-04-08 | 2012-10-04 | グーグル インコーポレイテッド | データストレージデバイスのコマンド及び割り込みのグループ化 |
US9244842B2 (en) | 2009-04-08 | 2016-01-26 | Google Inc. | Data storage device with copy command |
Families Citing this family (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7424564B2 (en) * | 2004-03-23 | 2008-09-09 | Qlogic, Corporation | PCI—express slot for coupling plural devices to a host system |
US7627716B2 (en) * | 2004-11-15 | 2009-12-01 | International Business Machines Corporation | Method, system, and program for an adaptor to read and write to system memory |
US20060282602A1 (en) * | 2005-06-09 | 2006-12-14 | Tse-Hsine Liao | Data transmission device and method thereof |
US7533215B2 (en) | 2005-09-15 | 2009-05-12 | Intel Corporation | Distributed and packed metadata structure for disk cache |
US7406560B2 (en) * | 2006-06-21 | 2008-07-29 | Intel Corporation | Using multiple non-volatile memory devices to store data in a computer system |
CN101364444B (zh) * | 2008-02-05 | 2011-05-11 | 威盛电子股份有限公司 | 控制方法及运用该控制方法的存储器及处理系统 |
US8762661B2 (en) | 2008-09-18 | 2014-06-24 | Seagate Technology Llc | System and method of managing metadata |
US8179731B2 (en) * | 2009-03-27 | 2012-05-15 | Analog Devices, Inc. | Storage devices with soft processing |
US20100262979A1 (en) * | 2009-04-08 | 2010-10-14 | Google Inc. | Circular command queues for communication between a host and a data storage device |
US20100287217A1 (en) * | 2009-04-08 | 2010-11-11 | Google Inc. | Host control of background garbage collection in a data storage device |
US8607089B2 (en) | 2011-05-19 | 2013-12-10 | Intel Corporation | Interface for storage device access over memory bus |
WO2013048493A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Memory channel that supports near memory and far memory access |
CN103946813B (zh) | 2011-09-30 | 2017-08-25 | 英特尔公司 | 基于使用统计量追踪的远存储器访问信号的生成 |
EP3005125A4 (en) * | 2013-05-31 | 2017-02-15 | Intel Corporation | Scatter/gather capable system coherent cache |
US9348697B2 (en) | 2013-09-10 | 2016-05-24 | Kabushiki Kaisha Toshiba | Magnetic random access memory |
US9348537B2 (en) * | 2013-09-10 | 2016-05-24 | Qualcomm Incorporated | Ascertaining command completion in flash memories |
US10339079B2 (en) | 2014-06-02 | 2019-07-02 | Western Digital Technologies, Inc. | System and method of interleaving data retrieved from first and second buffers |
US9934177B2 (en) * | 2014-11-04 | 2018-04-03 | Cavium, Inc. | Methods and systems for accessing storage using a network interface card |
US10504588B2 (en) * | 2015-05-12 | 2019-12-10 | Alacrity Semiconductors, Inc. | Multi-level versatile memory |
US10719236B2 (en) * | 2015-11-20 | 2020-07-21 | Arm Ltd. | Memory controller with non-volatile buffer for persistent memory operations |
TWI588824B (zh) * | 2015-12-11 | 2017-06-21 | 捷鼎國際股份有限公司 | 加快在不連續頁面寫入資料之電腦系統及其方法 |
US10475524B2 (en) | 2016-09-15 | 2019-11-12 | Apple Inc. | Recovery of data read from memory with unknown polarity |
US10345885B2 (en) | 2016-09-27 | 2019-07-09 | Intel Corporation | Power control of a memory device through a sideband channel of a memory bus |
US11855898B1 (en) * | 2018-03-14 | 2023-12-26 | F5, Inc. | Methods for traffic dependent direct memory access optimization and devices thereof |
US11861224B2 (en) * | 2021-10-26 | 2024-01-02 | Western Digital Technologies, Inc. | Data transfer management from host buffers |
Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61105792A (ja) * | 1985-10-04 | 1986-05-23 | Toray Ind Inc | 強誘電性高分子メモリ |
JPS61157959A (ja) * | 1984-12-28 | 1986-07-17 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | メモリにおけるエラ−訂正方法 |
JPS6225516A (ja) * | 1985-07-24 | 1987-02-03 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デコ−ド方法 |
JPS6395550A (ja) * | 1986-10-13 | 1988-04-26 | Canon Inc | メモリ装置 |
JPS63265341A (ja) * | 1987-04-23 | 1988-11-01 | Nec Corp | スキヤンパス制御装置 |
JPS6464115A (en) * | 1987-09-04 | 1989-03-10 | Kao Corp | Magnetic recording medium |
JPH01256047A (ja) * | 1988-04-04 | 1989-10-12 | Rikagaku Kenkyusho | 強誘電性高分子メモリーの記録再生方法 |
JPH03210483A (ja) * | 1990-01-12 | 1991-09-13 | Advantest Corp | メモリ試験装置 |
JPH07193603A (ja) * | 1993-12-27 | 1995-07-28 | Nippon Hoso Kyokai <Nhk> | Msk変調器 |
JPH11161384A (ja) * | 1997-09-25 | 1999-06-18 | Compaq Computer Corp | 非専用事象検出をサポートするシステム管理の方法および装置 |
JP2002323971A (ja) * | 2001-04-24 | 2002-11-08 | Sangikyou:Kk | 乱数発生装置 |
JP2003036251A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 信号処理装置 |
US20030061436A1 (en) * | 2001-09-25 | 2003-03-27 | Intel Corporation | Transportation of main memory and intermediate memory contents |
JP2003331596A (ja) * | 2002-05-09 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその記憶データ書き込み・読み出し方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3169599B2 (ja) * | 1990-08-03 | 2001-05-28 | 株式会社日立製作所 | 半導体装置、その駆動方法、その読み出し方法 |
US5438614A (en) * | 1994-05-25 | 1995-08-01 | U.S. Robotics, Inc. | Modem management techniques |
JPH10177800A (ja) | 1996-10-21 | 1998-06-30 | Texas Instr Inc <Ti> | エラー訂正ダイナミック・メモリ及びそのエラー訂正方法 |
JP3720983B2 (ja) * | 1998-06-23 | 2005-11-30 | 株式会社東芝 | 強誘電体メモリ |
JP2000011670A (ja) * | 1998-06-25 | 2000-01-14 | Canon Inc | 不揮発性メモリを有する機器 |
JP3951918B2 (ja) * | 2000-06-23 | 2007-08-01 | インテル・コーポレーション | 不揮発性キャッシュ |
JP2002175697A (ja) * | 2000-12-06 | 2002-06-21 | Toshiba Corp | 半導体記憶装置及びこれを用いた情報処理装置 |
JP3860436B2 (ja) * | 2001-07-09 | 2006-12-20 | 富士通株式会社 | 半導体記憶装置 |
US20030058681A1 (en) * | 2001-09-27 | 2003-03-27 | Intel Corporation | Mechanism for efficient wearout counters in destructive readout memory |
US7353329B2 (en) * | 2003-09-29 | 2008-04-01 | Intel Corporation | Memory buffer device integrating refresh logic |
-
2004
- 2004-02-27 US US10/788,717 patent/US7328304B2/en not_active Expired - Fee Related
-
2005
- 2005-02-02 JP JP2006554114A patent/JP2007522590A/ja active Pending
- 2005-02-02 WO PCT/US2005/003194 patent/WO2005093588A2/en active Application Filing
- 2005-02-02 KR KR1020097007928A patent/KR100954731B1/ko not_active IP Right Cessation
- 2005-02-02 KR KR1020087028632A patent/KR100968998B1/ko active IP Right Grant
- 2005-02-02 KR KR1020067017225A patent/KR20060120263A/ko not_active Application Discontinuation
- 2005-02-02 KR KR1020097007925A patent/KR20090043011A/ko not_active Application Discontinuation
- 2005-02-04 TW TW094103648A patent/TWI312466B/zh not_active IP Right Cessation
- 2005-02-26 MY MYPI20050797A patent/MY137842A/en unknown
-
2009
- 2009-10-21 JP JP2009242886A patent/JP5216743B2/ja not_active Expired - Fee Related
Patent Citations (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61157959A (ja) * | 1984-12-28 | 1986-07-17 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | メモリにおけるエラ−訂正方法 |
JPS6225516A (ja) * | 1985-07-24 | 1987-02-03 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | デコ−ド方法 |
JPS61105792A (ja) * | 1985-10-04 | 1986-05-23 | Toray Ind Inc | 強誘電性高分子メモリ |
JPS6395550A (ja) * | 1986-10-13 | 1988-04-26 | Canon Inc | メモリ装置 |
JPS63265341A (ja) * | 1987-04-23 | 1988-11-01 | Nec Corp | スキヤンパス制御装置 |
JPS6464115A (en) * | 1987-09-04 | 1989-03-10 | Kao Corp | Magnetic recording medium |
JPH01256047A (ja) * | 1988-04-04 | 1989-10-12 | Rikagaku Kenkyusho | 強誘電性高分子メモリーの記録再生方法 |
JPH03210483A (ja) * | 1990-01-12 | 1991-09-13 | Advantest Corp | メモリ試験装置 |
JPH07193603A (ja) * | 1993-12-27 | 1995-07-28 | Nippon Hoso Kyokai <Nhk> | Msk変調器 |
JPH11161384A (ja) * | 1997-09-25 | 1999-06-18 | Compaq Computer Corp | 非専用事象検出をサポートするシステム管理の方法および装置 |
JP2002323971A (ja) * | 2001-04-24 | 2002-11-08 | Sangikyou:Kk | 乱数発生装置 |
JP2003036251A (ja) * | 2001-07-23 | 2003-02-07 | Hitachi Ltd | 信号処理装置 |
US20030061436A1 (en) * | 2001-09-25 | 2003-03-27 | Intel Corporation | Transportation of main memory and intermediate memory contents |
JP2003331596A (ja) * | 2002-05-09 | 2003-11-21 | Matsushita Electric Ind Co Ltd | 半導体記憶装置およびその記憶データ書き込み・読み出し方法 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012508428A (ja) * | 2008-12-22 | 2012-04-05 | インテル コーポレイション | 単一のコマンドにより複数の非連続アドレス範囲の転送をキューイングするための方法及びシステム |
JP2012523619A (ja) * | 2009-04-08 | 2012-10-04 | グーグル インコーポレイテッド | データストレージデバイスのコマンド及び割り込みのグループ化 |
US9244842B2 (en) | 2009-04-08 | 2016-01-26 | Google Inc. | Data storage device with copy command |
Also Published As
Publication number | Publication date |
---|---|
KR20090051272A (ko) | 2009-05-21 |
KR20080107488A (ko) | 2008-12-10 |
WO2005093588A2 (en) | 2005-10-06 |
JP2010049701A (ja) | 2010-03-04 |
US20050193164A1 (en) | 2005-09-01 |
TWI312466B (en) | 2009-07-21 |
US7328304B2 (en) | 2008-02-05 |
KR100968998B1 (ko) | 2010-07-09 |
WO2005093588A3 (en) | 2006-12-14 |
KR100954731B1 (ko) | 2010-04-23 |
MY137842A (en) | 2009-03-31 |
JP5216743B2 (ja) | 2013-06-19 |
KR20060120263A (ko) | 2006-11-24 |
KR20090043011A (ko) | 2009-05-04 |
TW200530831A (en) | 2005-09-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5216743B2 (ja) | ブロック・アドレスの可能な大容量ストレージ・システムのためのインターフェイス | |
US20200233585A1 (en) | Data relocation in hybrid memory | |
US11914508B2 (en) | Memory controller supporting nonvolatile physical memory | |
US10296249B2 (en) | System and method for processing non-contiguous submission and completion queues | |
Yoon et al. | FREE-p: Protecting non-volatile memory against both hard and soft errors | |
US20170286311A1 (en) | Repetitive address indirection in a memory | |
CN109952565B (zh) | 内存访问技术 | |
CN114647375A (zh) | 使装置具备增强型持久性存储器区存取能力 | |
US20230106125A1 (en) | Memory with multi-mode ecc engine | |
US11269715B2 (en) | Systems and methods for adaptive proactive failure analysis for memories | |
US11604735B1 (en) | Host memory buffer (HMB) random cache access | |
US11609855B2 (en) | Bit masking valid sectors for write-back coalescing | |
CN115705163A (zh) | 逻辑重映射技术 | |
US11868661B2 (en) | Row hammer attack alert | |
US11822793B2 (en) | Complete and fast protection against CID conflict | |
JP2019083082A (ja) | フラッシュメモリモジュール及びフラッシュメモリ | |
US20230395121A1 (en) | Row hammer refresh operation | |
US20210405913A1 (en) | Host access tracking in a memory sub-system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091021 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100506 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100513 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20100709 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120111 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120116 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120213 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120312 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120315 |