CN101364444B - 控制方法及运用该控制方法的存储器及处理系统 - Google Patents

控制方法及运用该控制方法的存储器及处理系统 Download PDF

Info

Publication number
CN101364444B
CN101364444B CN2008101493710A CN200810149371A CN101364444B CN 101364444 B CN101364444 B CN 101364444B CN 2008101493710 A CN2008101493710 A CN 2008101493710A CN 200810149371 A CN200810149371 A CN 200810149371A CN 101364444 B CN101364444 B CN 101364444B
Authority
CN
China
Prior art keywords
data
highest significant
preset value
significant position
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008101493710A
Other languages
English (en)
Other versions
CN101364444A (zh
Inventor
高明星
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN101364444A publication Critical patent/CN101364444A/zh
Application granted granted Critical
Publication of CN101364444B publication Critical patent/CN101364444B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

一种控制方法及运用该控制方法的存储器及处理系统，其中，所述控制方法适用于一存储器。存储器具有多个存储单元。存储单元各自储存多个位。控制方法包括下列步骤：在一读取模式下：提供一读取命令予该存储器；取得并记录所述存储单元所储存的最高有效位的数据；输出被记录的所述最高有效位的数据；取得并记录每一最高有效位的相邻位的数据；以及输出被记录的所述最高有效位的相邻位的数据。本发明可以大大缩短读取存储单元的NAND快闪存储器的时间，提高其性能。

Description

控制方法及运用该控制方法的存储器及处理系统 
技术领域
本发明有关于一种控制方法，特别是有关于一种存储器的控制方法。 
背景技术
快闪存储器可分成NOR快闪存储器以及NAND快闪存储器。NOR快闪存储器的读取速度虽快，但容量较小。而NAND快闪存储器具有体积小、损耗低、容量大的优点，故经常被使用不同的领域中，特别是在可携式产品中。NAND快闪存储器具有许多存储单元。若每个存储单元所能储存的位数为单个时，则称为单级单元(Single Level Cell；SLC)。若每个存储单元所能储存的位数为多个时，则称为多级单元(Multi-Level-Cell；MLC)。但NAND快闪存储器其本身具有读取和写入速率慢，可靠性低的缺点。 
图1A为已知读取NAND快闪存储器的流程图，其中NAND快闪存储器具有多级单元。如图1A所示，一外部装置发出一读取命令予NAND快闪存储器(步骤110)。当NAND快闪存储器接收到读取命令后，便将数据暂存在内部的快取存储器(internal cache)中(步骤120)。等所需的数据暂存完毕后，外部装置再读取暂存在快取存储器的数据(步骤130)。 
图1B为读取多级单元的控制时序图。假设，NAND快闪存储器的容量为(4096+128)Bytes，每个存储单元储存2位的数据。当一外部装置欲读取NAND快闪存储器的数据时，NAND快闪存储器需要175ns接收读取命令。然后，NAND快闪存储器需要50us将数据暂存在快取存储器中。当所需数据已储存在缓 冲器，则外部装置需105.6us方能接收完数据。由此可以看出，存储了多位数据位的NAND快闪存储器，其读取的速度是比较慢的，其写入的速度也相应比较慢，因此，需要一种控制方法来提高其读取和写入的速率，改善其性能。
发明内容
本发明提供一种存储器的控制方法，适用于一存储器。存储器具有多个存储单元。存储单元各自储存多个位。控制方法包括下列步骤：在一读取模式下：提供一读取命令予该存储器；取得并记录所述存储单元所储存的最高有效位的数据；输出被记录的所述最高有效位的数据；取得并记录每一最高有效位的相邻位的数据；以及输出被记录的所述最高有效位的相邻位的数据。 
本发明另提供一种存储器，耦接一存储模块以及一命令单元。在一读取模式下，命令单元提供一读取命令予存储器。存储器包括多个存储单元以及一控制电路。存储单元储存多个位。控制电路根据读取命令，取得每一存储单元的一最高有效位的数据，并将最高有效位的数据记录于存储模块中，然后控制电路取得每一最高有效位的相邻位的数据，并将最高有效位的相邻位的数据记录于存储模块。存储模块输出记录的最高有效位的数据以及最高有效位的相邻位的数据。 
本发明另提供一种运用存储器控制方法的处理系统，包括一命令单元、一存储器以及一存储模块。在一读取模式下，命令单元提供一读取命令。存储器包括多个存储单元以及一控制电路。存储单元储存多个位。控制电路根据读取命令，取得每一存储单元的一最高有效位的数据，然后控制电路取得每一最高有效位的相邻位的数据。存储模块包括一第一页缓冲器以及一第二页缓冲器。第一页缓冲器记录最高有效位的数据。第二页缓冲器与第一页缓冲器各 自独立，并记录最高有效位的相邻位的数据。当最高有效位的数据储存在第一页缓冲器时，命令单元致能一第一准备信号。当等最高有效位的相邻位的数据储存该第二页缓冲器时，命令单元致能一第二准备信号。 
本发明可以大大缩短读取存储单元的NAND快闪存储器的时间，提高其性能。 
附图说明
图1A为已知读取NAND快闪存储器的流程图。 
图1B为读取多级单元的控制时序图。 
图2A为本发明的控制方法在读取模式下的流程图。 
图2B为运用本发明的控制方法的存储单元的控制时序图。 
图3为本发明的控制方法在写入模式下的流程图。 
图4为运用本发明的控制方法的处理系统的示意图。 
图5为存储单元储存数据串的示意图。 
具体实施方式
为让本发明的特征和优点能更明显易懂，下文特举出较佳实施例，并配合所附图式，作详细说明如下。 
图2A为本发明的控制方法在读取模式下的流程图。图2A所示的控制方法适用于一存储器。在本实施例中，存储器为具有多个存储单元的NAND快闪存储器，其中所述存储单元为多级单元(MLC)。如图2A所示，首先，提供一读取命令予存储器(步骤210)。在一可能实施例中，可利用一NAND快闪存储器控制器控制一命令单元，使其发出一读取命令予该存储器。 
接着，取得并记录存储器内的每个存储单元的最高有效位(most significant bit；MSB)的数据(步骤220)。在一可能实 施例中，可根据存储单元所储存的位数目，定义出多个预设值。根据所述预设值的其中之一，便可得知存储单元的最高有效位。在一可能实施例中，可将所述预设值的最小值作为第一预设值，将所述预设值的最大值作为第三预设值。在此实施例中，通过第一及第三预设值之间的一第二预设值(中间预设值)，便可得知存储单元的最高有效位。 
举例而言，若每个存储单元储存2位的数据，由于数据的型态可能被编程并储存为00、01、11及10，故需施加电压V1～V4方能对应并撷取至上述存储单元所储存的数据，其中V1<V2<V3<V4。通过电压V1～V4，便可定义预设值P1～P3。本发明并不限制预设值的定义方法，在一可能实施例中，预设值P1＝(V1+V2)/2，中间预设值P2＝(V2+V3)/2，预设值P3＝(V3+V4)/2。由于V1<V2<V3<V4，因此，P1<P2<P3。 
接着，将中间预设值P2施加于每个存储单元。根据施加的结果，便可得知每个存储单元的最高有效位。假设，存储单元所储存的数据为10或11时，则施加中间预设值P2的结果可能产生第一状态(例如，存储单元呈现高电平)。若存储单元所储存的数据为00或01时，则施加中间预设值P2的结果可能产生第二状态(例如，存储单元呈现低电平)。因此，根据施加预设值P2(中间预设值)的结果，便可得知存储单元的最高有效位的数据。在一可能的实施例中，根据所述预设值的其中之一，不一定要中间预设值，也可得知存储单元的最高有效位。 
在其它实施例中，若每个存储单元储存3位的数据，则需施加八个不同的电压(V1～V8)方能对应并撷取至上述存储单元所储存的数据。根据电压V1～V8，其中最小电压为V1，最大电压为V8，便可定义出七个预设值P1～P7(单位为电压)，其中依序最小预设值为P1，最大预设值为P7。由上述七个预设值中， 取得一中间预设值(例如P4)施加在存储单元上，便可得知存储单元的最高有效位的数据。 
另外，在其它可能实施例中，可将每个存储单元的最高有效位记录在一第一页缓冲器(page buffer)中。在本实施例中，所有的最高有效位同时被取得，并且同时被记录在第一页缓冲器中。 
在记录完存储单元的最高有效位的数据后，输出所记录的结果(步骤230)。在一可能实施例中，当所有最高有效位的数据均记录在第一页缓冲器后，一第一准备信号会被致能。当第一准备信号被致能时，第一页缓冲器便输出所储存的数据。在一可能实施例中，第一页缓冲器将所储存的数据输出至一总线。 
接着，取得并记录存储器内的每个存储单元的最高有效位的相邻位的数据(步骤240)。在一可能实施例中，可利用其它尚未使用过的预设值，以得知每个存储单元的最高有效位的相邻位的数据。以上述的实施例为例，若施加中间预设值P2的结果使得存储单元呈现高电平时，则将较中间预设值P2大的预设值P3施加于存储单元。根据预设值P3施加的结果，便可得知存储单元的最高有效位的相邻位。若施加中间预设值P2的结果使得存储单元呈现低电平时，则将较中间预设值小的预设值P1施加于存储单元。根据预设值P1施加的结果，便可得知存储单元的最高有效位的相邻位。 
当存储单元储存2位的数据时，则每个存储单元的最高有效位的相邻位即为最低有效位(least significant bit；LSB)。另外，可利用一第二页缓冲器记录存储单元的最高有效位的相邻位的数据。在一可能实施例中，第一及第二页缓冲器为两独立的缓冲器。在另一可能实施例中，可将单一缓冲器的容量分割成前半部及后半部，其中前半部作为第一页缓冲器，后半部作为第 二页缓冲器。 
在一可能实施例中，当第一页缓冲器输出所储存的数据的同时，第二页缓冲器记录存储单元的最高有效位的相邻位的数据。在其它可能实施例中，当第一页缓冲器输出完所储存的数据后，第二页缓冲器再开始记录存储单元的最高有效位的相邻位的数据。 
当所有的存储单元的最高有效位的相邻位的数据均被取得且记录后，输出记录的结果(步骤250)。在一可能实施例中，第二页缓冲器将所记录的数据输出至一总线。 
另外，在其它实施例中，当所有的最高有效位的数据被输出(步骤240)后，判断是否已完全记录所述最高有效位的相邻位的数据。若是，则执行步骤250。若否，则等到所述最高有效位的相邻位的数据被记录完毕后，再执行步骤250。 
图2B为运用本发明的控制方法的存储单元的控制时序图。假设，NAND快闪存储器的容量为(4096+128)Bytes，每个存储单元储存2位的数据。如图2B所示，存储器需175ns接收读取命令。由于只取得1位的数据，故仅需20us便可将存储单元的最高有效位记录在第一页缓冲器之中。当第一页缓冲器记录完所有存储单元的最高有效位的数据后，第一准备信号R/B0会被致能成高电平。当第一准备信号R/B0被致能时，输出第一页缓冲器所记录的数据。在输出第一页缓冲器所记录的数据的同时，取得并记录存储单元的最高有效位的相邻位的数据。当第二页缓冲器的记录完所有存储单元的最高有效位的相邻位的数据后，第二准备信号R/B1会被致能成高电平。 
相较于图1A，由于本发明的控制方法在取得并记录最高有效位后，便输出最高有效位，故可将取得及记录的时间由50us减少至20us。因此，图2B中的总读取时间(125.775us)较图1B 的总读取时间(155.775us)短。由此可以看出，采用本发明的控制方法，可以大大缩短读取存储单元的NAND快闪存储器的时间，提高其性能。 
图3为本发明的控制方法在写入模式下的流程图。如图3所示，分割一数据串(步骤310)，数据串可为1与0的组合。在一可能实施例中，若存储单元储存2位的数据时，则将数据串切分成一第一数据段落以及一第二数据段落，前半部数据串为该第一数据段落，而后半部数据串为该第二数据段落，其中该第一数据段落与该第二数据段落具有相同的数据长度。第一数据段落具有多个第一位。第二数据段落具有多个第二位。在一可能实施例中，第一数据段落以及第二数据段落是1与0的组合。在另一可能实施例中，若存储单元储存3位的数据时，则将数据串被切分成一第一数据段落、一第二数据段落以及一第三数据段落，其中该第一数据段落、该第二数据段落与该第三数据段落具有相同的数据长度。 
在步骤320中，将第一数据段落的第一位的数据分别储存到所述存储单元中。每一第一位作为相对应的存储单元的最高有效位。在一可能实施例中，所述第一位的数据是同时被储存到所述存储单元。 
在步骤330中，将第二数据段落的第二位的数据分别储存到所述存储单元中。每一第二位作为相对应的存储单元的最高有效位的相邻位。在一可能实施例中，所述第二位的数据是同时被储存到所述存储单元。当存储单元储存2位的数据时，则所述第二位作为相对应的存储单元的最低有效位。 
图4为运用本发明的控制方法的处理系统的示意图。如图4所示，处理系统400包括命令单元410、存储器420以及存储模块430。命令单元410产生一控制信号Scomm予存储器420。举例而 言，在一读取模式下，控制信号Scomm为读取命令，使得存储器420输出数据Sdata。在一写入模式下，控制信号Scomm为写入命令，使得存储器420接收数据Sdata。 
存储器420包括控制电路421以及存储单元阵列422。存储单元阵列422由多个存储单元所组成。在本实施例中，存储器420为NAND快闪存储器，存储单元为多级单元。在读取模式下，控制电路421根据控制信号Scomm，先取得每一存储单元的最高有效位的数据，然后再取得每一最高有效位的相邻位的数据。 
在一可能实施例中，控制电路421根据控制信号Scomm，在多个预设值中，选择其中之一施加在所有存储单元，用以得知每个存储单元的最高有效位的数据。根据每个存储单元的最高有效位的数据，控制电路421只需再以另一较大或是较小的预设值施加在所有存储单元，用以得知每个存储单元的最高有效位的相邻位的数据。 
举例而言，若每个存储单元储存2位的数据，由于数据的型态可能被编程并储存为00、01、11及10，故需施加电压V1～V4方能对应并撷取至上述存储单元所储存的数据，其中V1<V2<V3<V4。通过电压V1～V4，则可定义出预设值P1～P3，其中预设值P1为最小值，预设值P3为最大值，预设值P2位于预设值P1与P3之间，故称预设值P2为中间预设值。在一可能实施例中，预设值P2为预设值P1与P3加总后的平均值。在一实施例中，将中间预设值P2施加于每个存储单元后，根据施加的结果，便可得知每个存储单元的最高有效位。 
假设，一存储单元所储存的数据为10或11时，则施加预设值P2的结果可能发生第一状态(例如，存储单元呈现高电平)。因此，当第一状态发生时，便可得知存储单元的最高有效位的数据为1。由于第一状态发生，故控制电路421只需将较中间预 设值P2大的预设值P3施加于存储单元。根据预设值P3施加的结果，便可得知存储单元的最高有效位的相邻位。若施加预设值P3的结果发生第一状态，则可得知存储单元的最高有效位的相邻位的数据为1，如此即知该存储单元所储存的数据为11。若施加预设值P3的结果发生第二状态，则可得知存储单元的最高有效位的相邻位的数据为0，如此即知该存储单元所储存的数据为10。 
假设，存储单元所储存的数据为00或01时，则施加预设值P2的结果可能发生第二状态(例如，存储单元呈现低电平)。因此，当第二状态发生时，便可得知存储单元的最高有效位的数据为0。由于第二状态发生，故控制电路421只需将较中间预设值P2小的预设值P1施加于存储单元。根据预设值P1施加的结果，便可得知存储单元的最高有效位的相邻位。若施加预设值P1的结果发生第一状态，则可得知存储单元的最高有效位的相邻位的数据为1，如此即知该存储单元所储存的数据为01。若施加预设值P1的结果发生第二状态，则可得知存储单元的最高有效位的相邻位的数据为0，如此即知该存储单元所储存的数据为00。 
存储模块430具有页缓冲器431及432。在本实施例中，页缓冲器431及432为两独立的缓冲器。在另一可能实施例中，可将单一缓冲器的容量分割成前半部及后半部，其中前半部作为页缓冲器431，后半部作为页缓冲器432。 
页缓冲器431记录所有存储单元的最高有效位的数据。当所有存储单元的最高有效位的数据被记录在页缓冲器431后，命令单元410致能准备信号R/B0。在一可能实施例中，当准备信号R/B0被致能时，控制器440通过控制信号Scon，控制命令单元410驱动页缓冲器431，使得页缓器431将所记录的数据输出至总线 450。另外，在本实施例中，存储单元的最高有效位的数据通过页缓冲器432，而间接地被记录至页缓冲器431。在其它实施例中，存储单元的最高有效位的数据可直接地被记录至页缓冲器431。 
页缓冲器432记录所有存储单元的最高有效位的相邻位的数据。当所有存储单元的最高有效位的相邻位的数据被记录在页缓冲器432后，命令单元410致能准备信号R/B1。在一可能实施例中，当准备信号R/B1被致能时，控制器440通过控制信号Scon，控制命令单元410驱动页缓冲器432，使得页缓器432将所记录的数据输出至总线450。 
在其它可能实施例中，当页缓冲器431将所记录的数据输出至总线450的同时，控制电路421开始取得所有存储单元的最高有效位的相邻位的数据，并将最高有效位的相邻位的数据记录于页缓冲器432。 
在一写入模式下，命令单元410控制页缓冲器431及432，使其接收来自总线450的数据，并将所接收的数据传送至存储器420。在一可能实例中，命令单元410将总线450的数据串分割成一第一数据段落以及一第二数据段落，并将第一及第二数据段落分别储存在页缓冲器431及432。在本实施例中，页缓冲器431储存第一数据段落的多个第一位的数据，页缓冲器432储存第二数据段落的多个第二位的数据。 
在写入模式下，存储单元阵列422的所有存储单元分别储存页缓冲器431所储存的数据(第一数据段落的第一位的数据)。每一第一位为相对应的存储单元的最高有效位。然后，存储单元阵列422的所有存储单元分别储存页缓冲器432所储存的数据(第二数据段落的第二位的数据)。每一第二位为相对应的存储单元的最高有效位的相邻位。在一可能实施例中，控制电路421 控制存储单元阵列422，使其储存第一或第二位。 
图5为存储单元储存数据串的示意图。为方便说明，图5的数据串仅具有8位数据，并且图5仅显示四个存储单元U1～U4。如图5所示，数据串被分割成数据段落SEC1及SEC2。数据段落SEC1的位P0～P3分别储存至存储单元U1～U4。数据段落SEC2的位S0～S3分别储存至存储单元U1～U4。 
位P0～P3分别作为存储单元U1～U4的最高有效位。位S0～S3分别作为存储单元U1～U4的最高有效位的相邻位。在本实施例中，由于每一存储单元具有2位数据，故存储单元U1～U4的位S0～S3为存储单元U1～U4的最低有效位。 
以上所述仅为本发明较佳实施例，然其并非用以限定本发明的范围，任何熟悉本项技术的人员，在不脱离本发明的精神和范围内，可在此基础上做进一步的改进和变化，因此本发明的保护范围当以本申请的权利要求书所界定的范围为准。

Claims (14)

1.一种存储器的控制方法，其特征在于，适用于一存储器，该存储器具有多个存储单元，所述存储单元各自储存多个位，该控制方法包括下列步骤：
在一读取模式下：
提供一读取命令予该存储器；
取得并记录每一所述存储单元所储存的最高有效位的数据；
输出被记录的所述最高有效位的数据；
取得并记录每一最高有效位的相邻位的数据；以及
输出被记录的所述最高有效位的相邻位的数据。
2.根据权利要求1所述的存储器的控制方法，其特征在于，取得所述最高有效位的数据以及取得最高有效位的相邻位的数据的步骤包括：
定义一第一预设值、一第二预设值以及一第三预设值，该第一预设值小于该第二预设值及该第三预设值，该第二预设值小于该第三预设值；
将该第二预设值分别施加于所述存储单元，用以得知所述最高有效位的数据；以及
根据施加结果，将该第一预设值或该第三预设值施加于所述存储单元，用以得知该最高有效位的相邻位的数据。
3.根据权利要求1所述的存储器的控制方法，其特征在于，在输出被记录的所述最高有效位的数据的同时，取得并记录每一最高有效位的相邻位的数据。
4.根据权利要求3所述的存储器的控制方法，其特征在于，还包括：
在输出所述最高有效位的数据后，判断是否已完全记录所述最高有效位的相邻位的数据。 
5.根据权利要求1所述的存储器的控制方法，其特征在于，所述最高有效位的数据被记录在一第一页缓冲器，所述最高有效位的相邻位的数据被记录在一第二页缓冲器。
6.根据权利要求1所述的存储器的控制方法，其特征在于，还包括：
在一写入模式下：
将一数据串分割成一第一数据段落以及一第二数据段落，该第一数据段落具有多个第一位，该第二数据段落具有多个第二位；
将所述第一位的数据分别储存到所述存储单元，每一第一位作为相对应的存储单元的该最高有效位；以及
将所述第二位的数据分别储存到所述存储单元，每一第二位作为相对应的存储单元的该最高有效位的相邻位。
7.一种存储器，其特征在于，耦接一存储模块以及一命令单元，在一读取模式下，该命令单元提供一读取命令予该存储器，该存储器包括：
多个存储单元，分别储存多个位；
一控制电路，根据该读取命令，取得每一存储单元的一最高有效位的数据，并将所述最高有效位的数据记录于该存储模块中，然后该控制电路取得每一最高有效位的相邻位的数据，并将所述最高有效位的相邻位的数据记录于该存储模块中；
其中，该存储模块输出记录的所述最高有效位的数据以及所述最高有效位的相邻位的数据。
8.根据权利要求7所述的存储器，其特征在于，该控制电路具有一第一预设值、一第二预设值以及一第三预设值，该第一预设值小于该第二预设值及该第三预设值，该第二预设值小于该第三预设值，在该读取模式下，该控制电路将该第二预设 值施加于所述存储单元，用以得知所述最高有效位的数据，然后该控制电路根据施加结果，将该第一预设值或该第三预设值施加于所述存储单元，用以得知所述最高有效位的相邻位的数据。
9.根据权利要求7所述的存储器，其特征在于，该存储模块具有一第一页缓冲器以及一第二页缓冲器，该第一页缓冲器记录所述最高有效位的数据，该第二页缓冲器记录所述最高有效位的相邻位的数据。
10.根据权利要求9所述的存储器，其特征在于，在一写入模式下，该命令单元分割一数据串，以产生一第一数据段落以及一第二数据段落，并将该第一数据段落及该第二数据段落分别储存在该第一页缓冲器及该第二页缓冲器，该第一数据段落具有多个第一位，该第二数据段落具有多个第二位，该控制电路将该第一页缓冲器所储存的所述第一位的数据和该第二页缓冲器所储存的所述第二位的数据分别储存在所述存储单元中，每一第一位为相对应的存储单元的该最高有效位，每一第二位为相对应的存储单元的该最高有效位的相邻位。
11.一种运用存储器控制方法的处理系统，其特征在于，包括：
一命令单元，在一读取模式下，提供一读取命令；
一存储器，包括：
多个存储单元，储存多个位；以及
一控制电路，根据该读取命令，取得每一存储单元的一最高有效位的数据，然后该控制电路取得每一最高有效位的相邻位的数据；
一存储模块，包括：
一第一页缓冲器，记录所述最高有效位的数据；以及 
一第二页缓冲器，记录所述最高有效位的相邻位的数据；
其中，当所述最高有效位的数据储存在该第一页缓冲器时，该命令单元致能一第一准备信号，当所述最高有效位的相邻位的数据储存在该第二页缓冲器时，该命令单元致能一第二准备信号。
12.根据权利要求11所述的运用存储器控制方法的处理系统，其特征在于，该控制电路具有一第一预设值、一第二预设值以及一第三预设值，该第一预设值小于该第二预设值及该第三预设值，该第二预设值小于该第三预设值，在该读取模式下，该控制电路将该第二预设值施加于所述存储单元，用以得知所述最高有效位的数据，然后该控制电路根据施加结果，将该第一预设值或该第三预设值施加于所述存储单元，用以得知所述最高有效位的相邻位的数据。
13.根据权利要求11所述的运用存储器控制方法的处理系统，其特征在于，在该读取模式下，当该第一准备信号被致能时，该第一页缓冲器将所记录的所述最高有效位的数据输出至一总线，当该第二准备信号被致能时，该第二页缓冲器将所记录的所述最高有效位的相邻位输出至该总线。
14.根据权利要求11所述的运用存储器控制方法的处理系统，其特征在于，在一写入模式下，该命令单元将一数据串分割成一第一数据段落以及一第二数据段落，该命令单元将该第一数据段落的多个第一位的数据储存于该第一页缓冲器，并将该第二数据段落的多个第二位的数据储存于该第二页缓冲器，该控制电路使所述存储单元分别储存所述第一位的数据和所述第二位的数据，每一第一位为相对应的存储单元的该最高有效位，每一第二位为相对应的存储单元的该最高有效位的相邻位。 
CN2008101493710A 2008-02-05 2008-09-23 控制方法及运用该控制方法的存储器及处理系统 Active CN101364444B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US2618508P 2008-02-05 2008-02-05
US61/026,185 2008-02-05

Publications (2)

Publication Number Publication Date
CN101364444A CN101364444A (zh) 2009-02-11
CN101364444B true CN101364444B (zh) 2011-05-11

Family

ID=40390757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101493710A Active CN101364444B (zh) 2008-02-05 2008-09-23 控制方法及运用该控制方法的存储器及处理系统

Country Status (3)

Country Link
US (2) US8499115B2 (zh)
CN (1) CN101364444B (zh)
TW (1) TWI402850B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350301A (zh) * 2000-10-24 2002-05-22 三星电子株式会社 具有多级管线结构的高速同步半导体存储器及其操作方法
CN1662993A (zh) * 2002-05-21 2005-08-31 桑迪士克股份有限公司 用于流水线存储器的有效读取/写入方法
EP1746604A1 (en) * 2005-07-22 2007-01-24 STMicroelectronics S.r.l. Method for accessing a multilevel nonvolatile memory device of the flash NAND type

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5515317A (en) * 1994-06-02 1996-05-07 Intel Corporation Addressing modes for a dynamic single bit per cell to multiple bit per cell memory
US5671388A (en) * 1995-05-03 1997-09-23 Intel Corporation Method and apparatus for performing write operations in multi-level cell storage device
US6260103B1 (en) * 1998-01-05 2001-07-10 Intel Corporation Read-while-write memory including fewer verify sense amplifiers than read sense amplifiers
US6850995B1 (en) * 1999-01-25 2005-02-01 Canon Kabushiki Kaisha Control unit selectively connected with a first bus and a second bus for controlling a displaying process in parallel with a scanning process
KR100684061B1 (ko) * 1999-07-28 2007-02-16 소니 가부시끼 가이샤 기록 시스템, 데이터 기록 장치, 메모리 장치 및 데이터기록 방법
US7243185B2 (en) * 2004-04-05 2007-07-10 Super Talent Electronics, Inc. Flash memory system with a high-speed flash controller
US7073014B1 (en) * 2000-07-28 2006-07-04 Micron Technology, Inc. Synchronous non-volatile memory system
US6883044B1 (en) * 2000-07-28 2005-04-19 Micron Technology, Inc. Synchronous flash memory with simultaneous access to one or more banks
TWI240861B (en) * 2002-01-11 2005-10-01 Integrated Circuit Solution In Data access method and architecture of flash memory
US20040199786A1 (en) * 2002-12-02 2004-10-07 Walmsley Simon Robert Randomisation of the location of secret information on each of a series of integrated circuits
US6988175B2 (en) * 2003-06-30 2006-01-17 M-Systems Flash Disk Pioneers Ltd. Flash memory management method that is resistant to data corruption by power loss
JP2005092923A (ja) * 2003-09-12 2005-04-07 Renesas Technology Corp 半導体記憶装置
US7197594B2 (en) * 2003-09-23 2007-03-27 Infineon Technologies Flash Gmbh & Co. Kg Circuit, system and method for encoding data to be stored on a non-volatile memory array
US7139864B2 (en) * 2003-12-30 2006-11-21 Sandisk Corporation Non-volatile memory and method with block management system
US7299314B2 (en) * 2003-12-31 2007-11-20 Sandisk Corporation Flash storage system with write/erase abort detection mechanism
US7328304B2 (en) * 2004-02-27 2008-02-05 Intel Corporation Interface for a block addressable mass storage system
US7315916B2 (en) * 2004-12-16 2008-01-01 Sandisk Corporation Scratch pad block
JP4693675B2 (ja) * 2006-03-27 2011-06-01 株式会社東芝 半導体記憶装置の制御方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1350301A (zh) * 2000-10-24 2002-05-22 三星电子株式会社 具有多级管线结构的高速同步半导体存储器及其操作方法
CN1662993A (zh) * 2002-05-21 2005-08-31 桑迪士克股份有限公司 用于流水线存储器的有效读取/写入方法
EP1746604A1 (en) * 2005-07-22 2007-01-24 STMicroelectronics S.r.l. Method for accessing a multilevel nonvolatile memory device of the flash NAND type

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP特开2000-5777A 2000.02.25

Also Published As

Publication number Publication date
TWI402850B (zh) 2013-07-21
CN101364444A (zh) 2009-02-11
TW200935427A (en) 2009-08-16
US8499115B2 (en) 2013-07-30
US8700844B2 (en) 2014-04-15
US20130282989A1 (en) 2013-10-24
US20090198895A1 (en) 2009-08-06

Similar Documents

Publication Publication Date Title
US20210319831A1 (en) Multi-Phased Programming with Balanced Gray Coding
EP2452341B1 (en) Optimized page programming order for non-volatile memory
US11948644B2 (en) Two-part programming of memory cells
US10838887B2 (en) Memory controller, storage device, information processing system, and memory control method
KR20080073544A (ko) 메모리 카드 및 그것을 포함한 메모리 시스템
US9881675B2 (en) NAND memory addressing
CN101154433A (zh) 存储系统和该存储系统的操作方法
CN105528299A (zh) 读取命令排程方法以及使用该方法的装置
US20100325342A1 (en) Memory controller and nonvolatile storage device using same
CN101515221A (zh) 一种读数据的方法、装置和系统
CN101364444B (zh) 控制方法及运用该控制方法的存储器及处理系统
US9483425B2 (en) Memory including a band width conversion unit, memory system and memory control method using the same
CN102968389A (zh) 基于多层闪存单元的存储装置及存储方法
CN201066587Y (zh) 数据写入存储器的装置
CN106855789B (zh) 快闪存储器的废料收集方法以及使用该方法的装置
US9607689B2 (en) Solid hard disk and charging/discharging control method for flash chip
EP3783614A1 (en) Nonvolatile memory device including a fast read page and a storage device including the same
JP4747535B2 (ja) データ記録方法
CN107885669B (zh) 一种分布式存储区块访问电路
JP4696501B2 (ja) データ記録方法
JP2009163652A (ja) 半導体記憶装置
JPH08147211A (ja) 記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant