TWI312466B - Computing systems,computer system,method including functions in a host control interface,method of memory error reporting, and article comprising a machine-readable storage medium containing instructions - Google Patents

Computing systems,computer system,method including functions in a host control interface,method of memory error reporting, and article comprising a machine-readable storage medium containing instructions Download PDF

Info

Publication number
TWI312466B
TWI312466B TW094103648A TW94103648A TWI312466B TW I312466 B TWI312466 B TW I312466B TW 094103648 A TW094103648 A TW 094103648A TW 94103648 A TW94103648 A TW 94103648A TW I312466 B TWI312466 B TW I312466B
Authority
TW
Taiwan
Prior art keywords
memory
storage device
polarity
computing system
mass storage
Prior art date
Application number
TW094103648A
Other languages
English (en)
Other versions
TW200530831A (en
Inventor
Royer, Jr
Robert Faber
John Garney
Original Assignee
Intel Corporatio
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corporatio filed Critical Intel Corporatio
Publication of TW200530831A publication Critical patent/TW200530831A/zh
Application granted granted Critical
Publication of TWI312466B publication Critical patent/TWI312466B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0866—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches for peripheral storage systems, e.g. disk cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G06F3/0607—Improving or facilitating administration, e.g. storage management by facilitating the process of upgrading existing storage systems, e.g. for improving compatibility between host and storage device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/068—Hybrid storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/22—Employing cache memory using specific memory technology
    • G06F2212/222—Non-volatile memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/60—Details of cache memory
    • G06F2212/6028—Prefetching based on hints or prefetch instructions

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Quality & Reliability (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Debugging And Monitoring (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Description

1312466 九、發明說明： C發明所屬之技術領域】 本發明係有關於一種供區塊可定址大量儲存系統用之 介面。 5 【先前技術】 發明背景 目前有數種介面用於大量儲存裝置來輔助處理器與快 取大量儲存裝置間之資料存取。曾經使用直接記憶體映射 介面與標準區塊可定址介面用於大量記憶體裝置，但皆不 1〇適合用於磁碟快取記憶體。需要有一種可改良磁碟快取記 憶體之系統效能之介面。 C 明内容】 發明概要 15 ' ’、 …小％，丹巴含：_處 器；-非依電性大㈣存裝置；以及—主機控制介面， 以麵合該處理H至該賴電性大量儲錢置，且發出讀/ 命令來管理極性。 ° 此目的及其他目的財現於本發明之_卜極⑴ 存在具有與最後錢之—記憶財組相幻 2非依電性大_存裝置中。此系統包括具有明確 =制之極性管理，其具有用來針對每—寫人判定資料射 極性指示器。極性管理包括—經復原的極性，使㈣ 括=後一種極性供後續寫入操作使用。極性㈣ 、中極性映射中之内容決定讀取時的極性， 20 1312466 而極性映射之祕針對寫人而撥動。 特性、與優點將由所_式以及之 本發明其他目的 後的詳細說明而彰顯 圖式簡單說明 本主題係有關於結論部分特別指出且請求專利之發明 點1旦ίΓ月就組織結構及操作方法連同其目的'特色及優 參照前文詳細說明連同附圖一起研讀將更為明瞭，
第1圖顯示根據本發明 10與大量儲存裝置間； 裝置具有一介面介於處理器 ^ 了^4簡明’附㈣示之各個元件並非必然照比 例繪製。例^些元件相對於其它元件可能誇張以求清
第2圖為略圖，其_本發明之特色； 第3圖顯示五快取線磁鶴求；以及 第4圖顯示第3圖之請求之命令序列。 15 晰。此外若㈣當，參考編號可於數㈣間純來指示對 應元件或類似元件。
C實施冷式J 較佳實施例之鮮細說明 20 後文詳、^兒明中’陳述多種特定細節以供徹底了解本 發明枝藝人士須了解可未使用此等特定細節實施 本發明。其=情況下眾所周知之方法、程序、元件及電路 未描述其細節，以免混淆本發明。 於後文說日月及申請專利範圍，可使用「耗合」及「連 1312466 結」連同其衍生之術語。須了解此等術語絕非意圖作為彼 此之同義字。反而於特定具體例中，「連結」一詞用來指示 二或二以上元件彼此直接實體接觸或電接觸。「耦合」表示 一或二以上兀件係直接實體接觸或電接觸。但「耦合」也 5表不二或二以上元件彼此並未直接接觸，但仍然彼此協力 操作或互動。 第1圖顯示一裝置10，其包括一收發器14，收發器14 可藉一或多天線接收或發射調變後之信號。類比前端收發 器可為孤立射頻(rF)積體類比電路，或另外可埋設處理器 10 12作為混合模式積體電路。接收得之調變後信號之頻率被 向下轉換、濾波、然後轉換成為基頻數位信號。藉處理器 12處理後之數位資料可跨介面16_供藉記紐模組之儲 存裝置20、22、…、24及26儲存。須了解儲存裝置2〇、22 、…、24及26可用作為快取記憶體。網路介面卡(NIC)可辅 15助資料跨介面16之移轉，NIC可結合周邊元件互連(PCI)匯 流排，pci匯流排如由PCI本地匯流排規格定義，日期1995 年6月，或另外，NIC可結合如PCI Express匯流排或任何其 它高頻寬匯流排等匯流排。 舉例5之為了方便說明，第1圖顯示之記憶體模組有四 個儲存裝置20、22、24及26。一具體例中，四個儲存裂置 各自具有記憶體大小256百萬位元組，但儲存裝置大小以及 記憶體模組之儲存裝置數目皆未構成本發明之限制。此外 儲存裝置20、22、24及26可分開封裝，於一封裝體堆疊成 為複數個記憶冑元件或共同整合以及定址為分開記憶體區 7 1312466 塊。儲存裝置20、22、 …、24及26可儲存由處理器12所處 理之資料、以及由記憶體管理系統用於行政管理目的之元 資料。記憶體模組可只支援存取資料，或只支援可分開存 取元資料，或支援存取資料加元資料。 5 記憶體模組之記憶體控制器2 8係透過位址匯流排及控 制匯流排而連結至儲存裝置。記憶體控制器28取還目前命 令，且處理目前命令，處理完成時適當設定命令狀態。記 憶體控制器28進一步實作記憶體映射演繹法則來改進裝置 10之效能。注意主機控制器30係連結主機控制器介面 10 (HCI)19、記憶體控制器28及處理器12。 一具體例中，儲存裝置2〇、22、24及26可為相當大型 非依電性磁碟快取記憶體，其適合對耗合至處理器12之大 量儲存系統(圖中未顯示)快取資訊。大量健存系統典型具有 儲存谷里例如至少約丨十億位元組。大量儲存系統可為機電 15硬碟記憶體、光碟記憶體或磁碟記憶體，但本發明之範圍 並非囿限於此一方面。 具體例中，儲存裝置2G、22、...、24及26可為聚合 物記憶體，其具有儲存容量至少約250百萬位元組，可包括 鐵電記憶體單元， 20 於至少二導線間。 極化材料，包括佳 其中各個單元包括鐵電聚合物材料設置 本具體例中’鐵電聚合物料可為鐵電可 極化材料，包括由聚氟乙烯、聚伸乙基氟、聚氯乙烯、聚 伸乙基氣、聚丙埽腈、聚醯胺、其共聚物或其組合所組成
8 1312466 2物讀體’例如塑膠記憶體或電阻改變聚合物記憶體。 、體例中’塑膠§己憶體包括聚合物記憶體材料薄膜夹置 2位址矩陣節點間。料跨聚合物料供給之餘，以及於 5合物概動之正電流或負電流，錢更聚合物料之電阻 ，任何節點之電阻可由數百歐姆變更成數百萬歐姆。可能 不同電阻位準對每個單元可儲存數位元，且堆疊數層，可 進—步增高資料密度。除了聚合物記憶體外，快取儲存裝 置可為NOR快閃記憶體或NAND快閃記憶體、或電池支援 之 dram。 10 纟發明具體例之裝置10可用於多項應關途，所請求 專利之主題結合於微控制器、通用微處理器、數位信號處 理器(DSP)、精簡指令集電腦(RISC)、複雜指令集電腦(cisc) 等其它電子元件。特別本發明可用於智慧型電話、通訊設 備、及個人數位助理器（PDA)、醫療器材或生技設備、汽車 15安全與防護設備、以及汽車資訊娛樂產品。但須了解本發 明之範圍非僅囿限於此等實施例。 第2圖顯示主機控制器介面（hci) 18，於本具體例，HCI 18有用於PCI-Express匯流排跨介面16傳輸之插卡，但須注 意其它具體例也可採用其它匯流排。通常，於HCI 18之記 20憶體模組硬體處理軟體所形成之命令串列，該等命令可被 發出而無處理器12之介入，直至模組硬體信號處理完成為 止。藉快取儲存裝置20、22、…、24及26儲存於記憶體模 組之記憶體資料並未直接藉CPU指令存取。快取記憶體儲 存之資料可被拷貝至/自系統記憶體32，例如動態隨機存取 9 1312466 記憶體(DRAM)。 C憶體模組為匯流排主要裝置，其被提供命令串列進 订異步處理。命令識別系統記憶體用來保有與一命令相關 資料之緩衝器。如此HCI 18提供記憶體模組程式規劃介面 、，其可流線化跨介面16之讀/寫資料，而無直接CPU指令存 取快取儲存裝置。換言之，HCI 18並非直接仿記憶體介面 來存取記憶體儲存裝置。 • 本發明包括一介面（HCI 18)設置於一處理器與大量儲 存裝置。HCI 18提供支援大量儲存裝置所需相關功能與服 務各項本發明之特色係於硬體或軟體實作。各具體例中 ，HCI 18可包括全部所述特色或部分特色。 如第2圖所示，本發日月&括下列特色，諸如一連續關 聯命令2GG其允許—組命令共时出；一極性映射機制21〇 、一 ％序控制裝置220及-動態定址裝置23()，其係設置來 支援t a物鐵電§己憶體(pFEM)記憶體技術之特性；一多重 鲁 ㈣命令240由優化磁韻取環境效能；—重新整理25〇 ; 疋貝料大小與快取線大小26〇，其提供記憶體字讀/寫操 作，貝料錯誤270及錯誤校正碼(Ecc)校正供報告記憶 體錯誤；以及-優化散在收集率列29〇來改良系統效能。 20 連續關聯命令200 第2圖包括於HCI 18發出之連續關聯命令2〇〇，其係設 計用於快取記憶體之存取。使用者由快取儲存裝置2〇、22 及°月求儲#之資料要求存料复數個快取線來滿 足該項請求。由於設定關聯快取映射演釋法則之本質對 10 1312466 線） 3圖顯示連續[:碟取射_ 1 18定義於系統記憶體之—命令串列結構、及-門 2存器㈤中未顯示）’其允許同時發出—組命令。各個命 11括至v —位元來指示該命令是否為啟用的命令，以及 指標至下一命令之指標器。HCI 18當接收到一指標至命令 鍵起點之指標器，且門铃「已響」，則HCI 18將提取一命令
:該命令’且前進至次一命令，直到未再找到已啟用 的命令為止。其它命令可插人命令鏈末絲魏若存在有 1〇尚未完成之請求時，快取記憶體硬體經常維持啟用狀態。 可進行進一步優化處理，來允許軟體規定當命令完成時是 否須產生岔斷。此種可程式岔斷位元，允許命令串列被結 構化，因此每組相關命令只產生一個岔斷，其可最小化系 統之額外管理資料量。 15 第4圖顯示與連續關聯命令200相關之硬體及軟體活動 。顯示一命令串列例如命令402、404、406及408。各命令 至少包括一位元來指示該命令是否為啟用（標示為啟用集 合），以及包括指標至次一命令之指標器。第4圖進一步顯 示命令可被提取及處理，前進至次一命令持續至不再找到 2〇 被啟用的命令410為止。 極性映射機制210 第2圖顯示支援HCI 18之PFEM記憶體技術特性之極性 映射機制210。經由控制於選定之字線及位元線之電壓，資 料可被寫入任何快取儲存裝置20、22、…、24及26之記憶 11 1312466 體單70。記憶體單元可被程式化為「實體〇」態或「實體i 」態’但3己憶體控制器28(參考第1S1)可解譯一儲存單元讀 取之實體值是否表示1態或0態。各項記憶體技術對儲存 的呈現有不同要求，如此，記憶體控制器28被設計有軟體 5控制器極性管理機制，其決定對特定存取如何處理極性。 -具體例中，軟體規定於各讀/寫操作之極性機制，但另— 具體例中’極性機制可基於通用基準透過多重操作控制來 施加極性。可規定三種極性管理機制來確保各時間資料被 儲存於-記憶體字，使用之極性係與該記憶體字前次使用 10 之極性相反。 第-極性管理鋪提供「外難性控制」，此處軟體對 各次寫入規定- ΤΙΟΙΕ/(：ΟΜΡΙ^ΜεΝΊ>ί Μ 4 m 胃 控制器2 8於讀取時由儲存位置回復極性態。系統記憶體之 資料經常性係以TRUE極性呈現。軟體無需對以 15 COMPLEMENT極性儲存於記憶體模組之資料做任何變 換。記憶體控制器28係依據軟體來從事任何所需之撥紐變 換。 「回復極性」之另-極性管理機制允許記憶體控㈣ 使㈣取操作測知之「最末」極性來從事隨後之寫入操 軟體可規定一次存取之「自動極性」作為另-極性管 =機制。記憶體控制器28維持分開之依電性極性映射圖（維 寺^AM)’該映射圖對記憶體模組之各個字有極性態，亦 ^個儲存位置或各組單元有極性態。於正常運轉時間， 12 1312466 冗憶體控制H28使用極性映射圖内容，來判定讀取時的極 性，且撥動映射圖之極性供寫入。對讀取無需回復極性。 軟體破要求於任何使用自動極性機制前載人極性映射圖（ 其匕機制可於本自動極性機制前使用）。於系統關閉時，軟 5體負貝由圮憶體控制器讀取極性映射圖，且將其儲存至若 干其它非依電性儲存媒體。 時序控制裝置220 > 帛2圖顯示時序控制裝置220，來支援HCI 18内部之 PFEM5己憶體技術之特性。不同記憶體技術可能對讀/寫操 1〇作存取儲存值之特定方面，要求不同之詳細硬體週期時序 。例如於讀/寫至記憶體期間可對聚合物記龍技術使用延 遲或暫停來避免單元偏極化的改變。此外，依據所請求之 位址是否位於最末記憶體操作的同一個節段，可進行或可 未進行延遲操作。某些記憶體技術對於有一段時間未曾被 15存取的位置要求更緩慢的時序，慢時序或快時序規定用於 .讀/寫至記憶體位置之一指定操作。如此，記憶體控制器28 於軟體控制之下，可對每次操作規定須採用何種時序用於 讀/寫操作。 動態定址230 2〇 帛2圖顯示支援HCI 18之？簡記憶體技術特性之動態 定址230。於快取儲存裳置2〇、22、、取如聚合物二 憶體裝置之讀取週期可能為破壞性，將聚合物薄料之 電偶極偏極化於-個方向。因儲存於記憶體之特定實體位 址之資訊於破壞性讀取操作期間可能喪失，故資訊可被寫 13 1312466 回=憶體來回復資料。如此，為了由此種破壞性讀取記憶 體項取資几||取週期可包括一隨後之回寫操作。快取儲 存裝置Hit體節段内部，可能有於讀取後做寫入之弱 點該弱點造成效能不佳，諸如必須等候進行回寫至該弱 5點通過為止。但根據本發明，HCI 18提供-種演繹法則， 其允卉被璜取資料被寫至不同節段之位置。 如此’本發明之一特色為HCI 18被每次存取包括二位 址，有—位址用於讀取，以及另一位址用於寫入。如此， 每個介面層次的存取皆係於兩個位置操作，理想上係於記 10憶體不同節段的兩個位置。讀取操作規定一欲讀取位址加 -空白位置’資料將回寫至該位址。讀取操作耗用一空白 位址’而形成-空白位址。寫人操作規定—欲抹除(變成空 白）位址，以及規定m空白之位址作為寫人資料之目的 地位址。 15 多重控制命令240 第2圖顯示於HCI 18發出之來優化碟片快取環境效能 之多重控制命令240。簡短參照第】圖，肥18提供處理器匕 12發出之命令與連結至記憶體控制㈣心個記憶體儲存 裝置之操作狀介面。HCI 18包括—多重控制命令特色，子 20其允許軟體對記憶體模組卡上的複數個快取儲存裝置2〇、’ 22、…、24及26發出相同操作命令或不同操作命令。夕
命令特色允許一個命令封包可共享共同資料 D 、μ竹，且可透過 PCI-express更有效移轉來被提取、解碼、執行，且了〜 記憶體模組卡上的各個快取儲存裝置提供不同的記憶^才' 14 1312466 作。 多重控制命令特色允許各個快取儲存裝置定址可能有 不同操作型別之不同位址位置。舉例言之，記憶體控制器 28可於快取儲存裝置20内部執行讀取週期，該讀取週期包 5括破壞性讀取操作；同時發出寫入操作命令給另一裝置， 諸如快取儲存裝置22。如此，多重命令存取於不同快取儲 存裝置之記憶體字。當規定多重快取儲存裝置存取時，各 次存取可有獨特之操作參數。大部分記憶體存取包括一操 作、一區塊計數、以及二區塊位址連同該命令之其它特殊 10 操作參數。 重新整理250 第2圖顯示重新整理250來支援HCI 18内部之PFEM記 憶體技術特性。HCI 18允許基於時間之重新整理週期、及 基於週期之時間整理週期。基於時間之重新整理係類似 15 DRAM4新整理’儲存之資料被定期存取。DRAM裝置提 七、重新整理週期來充電沒漏的電容器，基於時間之重新整 理可防止於快取儲存裂置2〇、22、…、24及26之聚合物記 L、體裝置變成「烙印在」或卡在目前狀態。HCI 18提供於 啟動=最初迴圈通過全部位址，接著為正常存取時間以 常規¥間間隔讀取，來確保記憶體單元於供電時間不會變 成被「烙印」。 若由所清求位址讀取之資訊被寫回同一個位址，則與 體單元共享相同字線或位元之鄰近未經選定 之Alt體單可能出現「擾動」。電極材料與記憶體單元之 15 1312466 聚合物記憶體材料交互作用，若記憶體操作係於一段相當 短時間以内進行，則可能導致偏極化的擾動。如此，存: 記憶體之-節段之一個位置可能導致該節段其它位置的擾 動。各-人擾動腐倾存於記憶體之電荷，財擾動後，所儲 5存的資料被讀出來確保可靠讀取操作。如此，HCI 18提供 每N個週期插入之基於週期之重新整理位址，來結合擾動影 響，以及將該節段㈣的各餘置限㈣次擾動。 " • 元資料大小與快取線大小26〇 第2圖顯示提供HCI 18内部之記憶體操作之元資料大 10小與快取線大小施。由HCI 18控制之PFEM記憶體可自動 對各快取線讀/寫元㈣及:#料。為了達成此項目的，此種 硬體必須了解快取線及元資料二者的大小。一組暫存器（圖 中未顯示）界定於HCI 18内部來儲存最小的及最大的快取 線大小及元資料大小，連同由軟體之快取策略所測定之提 15供最佳硬體效能之大小。使用此種尺寸值，Ηα 18經程式 • 規劃來使用最佳匹配快取策略需求的尺寸值。 資料錯誤270 第2圖顯示於HCI 18内部用於錯誤檢測之資料錯誤27〇 。於PFEM之錢記紐重新整理週_間，可能發生資料 2〇的訛誤。PFEM記憶體為破壞性讀取記憶體技術，重新整理 週期期間發生的任何錯誤將導致記憶體處於未知狀態。於 有錯誤的記憶體位置進行讀取操作，可能送返不正禮資料 而無法藉錯誤校正碼(ECC)檢測得。為了防止重新整理期間 有錯誤未被檢測’HCI 18定義-组暫存器（圖中未顯示)及岔 16 1312466 斷，其允許記憶體控制器邮斷軟體之控制快取儲存裝置 20、22、...、24及26，且報告記憶體重新整理失敗。軟體 隨後將對應之快取線標記為不良，繼續進行系統操作。 ECC校正280 5 15 20 第2圖顯示於HCI 18内部之錯誤校正用之錯誤校正碼 (ECC)，。硬㈣作ECC枝料資料料料料取還之 -部分。硬體維持全部校正的曰誌，可由快取策略軟體存 取來外顯示測定記憶體存取期間所做Ε(χ校正的結果。經 由通過正常命令處理，❹命令，下她正日妓系統記 憶體，可存取校正日誌'。校正日諸可由快取策略用作為可 能：快取，的早期指示’允許採行適當校正步驟來避 免^料的这失。 優化散在收集串列29〇 第2圖顯示改良系統效能 乙熳化政在收集（SG)串列290 。快取線可跨多頁4千位元組實體系統記憶體頁淡型快取 線長8千位元組），因摔作系 ，故散在2 2縣確倾㈣為實體連續 。肥18使用Π 快取線正確職至系統記憶體 快取線，其允許對散“ “ h移轉貧枓 極少分錄來’、列做優化。舉例言之，需要 刀，’來滿足惡劣情況請求， 跨越五頁實體錢記㈣ U快取線至多只 收集串列，當L頁°HCI 18定義駐在命令之散在 前進至H…讀體1魏過(4千位元_界)時， 記憶體之㈣。允關化快取 輯如此降低控㈣成本，加上藉免除 17 1312466 於獲得分開散在收集串列時，快取控制器所需的額外系統 記憶體DMA請求，因而可提供效能優勢。提供額外記憶體 位址，來指示快取線之元資料位置，如此允許命令自動更 新同一個命令的資料及元資料二者。 5 顯然存取磁碟快取記憶體之複雜度可藉本發明之特色 而緩和。主機控制介面考慮各種記憶體技術例如聚合物記 憶體技術之特殊處置需求。 鲁 雖然此處已經舉例說明本發明之若干特色，但多項修 改、取代、變化及相當例為熟諳技藝人士顯然易知。因此 1〇須了解隨附之申請專利範圍意圖涵蓋全部落入本發明之真 諦範圍内之全部此等修改及變化。 【圖式簡單說明】 第1圖顯示根據本發明，一裝置具有一介面介於處理器 與大量儲存裝置間； 15 第2圖為略圖，其強調本發明之特色； φ 第3圖顯示五快取線磁碟請求；以及 第4圖顯示第3圖之請求之命令序列。 【主要元件符號說明】 28…記憶體控制器 30…主機控制器 32…系統記憶體 10.·.裂置 ％ i & a 12…處理器 14…收發器 …介面 18···主機控制器介面(HCI) 20、22、24、26.·.快取儲存裴置 200...連續關聯命令 210··.極性映射圖機制 220…時序控制 18 1312466 230...動態定址 280..·錯誤校正碼(ECC)校正 240...多重控制命令 290...優化散在收集(SG)串列 250...重新整理 402-408.·.命令 260.. .元資料大小與快取線大小 270.. .資料錯誤 410...未被啟用的命令 19

Claims (1)

1312466 十、申請專利範圍： 第94103648號申請案申請專利範圍修正本 96.08.14. 1. 一種電腦運算系統，包含： 一處理器； 5 —非依電性大量儲存裝置；以及 一主機控制介面，用以耦合該處理器至該非依電性 大量儲存裝置，且發出讀/寫命令來管理極性。 2. 如申請專利範圍第1項之電腦運算系統，其中該非依電 性大量儲存裝置為一碟片快取記憶體。 10 3.如申請專利範圍第1項之電腦運算系統，其中該非依電 性大量儲存裝置具有聚合物記憶體裝置。 4.如申請專利範圍第3項之電腦運算系統，其中該具有聚 合物記憶體裝置之非依電性大量儲存裝置為一碟片快 取記憶體。 15 5.如申請專利範圍第1項之電腦運算系統，其中該極性管 理確保資料係以與最末用於一記憶體字組相反之極性 而儲存於該非依電性大量儲存裝置中。 6. 如申請專利範圍第1項之電腦運算系統，其中該極性管 理包括一明確的極性控制，具有一極性指示器來決定各 20 次寫入之資料極性。 7. 如申請專利範圍第1項之電腦運算系統，其中該極性管 理包括回復之極性，其係使用來自一次讀取操作之最末 極性用於隨後一次寫入操作。 8. 如申請專利範圍第1項之電腦運算系統，其中該極性管 20 1312466 ι括自動極性，其中由—極性映射圖之内容決定讀 取時之極性，且該極性映射圖中之極性會㈣變以㈣ 於寫入。 9· 一種電腦系統，包含： 一處理器； 多個記憶體裝置；以及
10 15
20 ^ 域控㈣介面，L合該處理器至該等多個 §己憶财置，且發出-多重㈣命令來以可能不同之操 作型別來定址該等多個記憶體裝置。 10· = =利範圍第9項之電腦系統，其中該等多個記憶 裝置开ν成一碟片快取記憶體。 U·如申請專利範圍第9項之電腦系統，其中該等多個記憶 體襞置為聚合物記憶體裝置。 心 12:申請專利範圍第9項之電腦系統，其中該等多個記憶 體裝置為快閃記憶體裝置。 13·如申請專利範圍第9項之電I系統，其中該多重控制命 =許提取、解碼及歸—命令封包，來提供不同記憶 操作給該等多個記憶體裝置。 14·^申請專利範圍第9項之電腦系統’其中該多重控制命 2存取該等多個記憶體裝置中之不同裝置内的記憶體 字紐。 15·—種電腦運算系統，包含·· 一處理器； 多個可定址大量儲存裝置 ，’以及 21 1312466 一主機控制器介面，用以將多個處理器命令耦合至 該等可定址大量儲存裝置，以及負責該等可定址大量儲 存裝置中之聚合物裝置之特殊處理需求。 16. 如申請專利範圍第15項之電腦運算系統，其中該等特殊 5 處理需求包括報告多個錯誤校正。 17. 如申請專利範圍第15項之電腦運算系統，其中該等特殊 處理需求包括使用一極性映射圖來判定如何處理一次 特定存取之極性。 18. 如申請專利範圍第15項之電腦運算系統，其中該等特殊 10 處理需求包括使用時序控制來以每次操作為基準指定 須使用何種時序於讀/寫操作。 19. 如申請專利範圍第15項之電腦運算系統，其中該等特殊 處理需求包括使用動態定址，來將資料寫入該等可定址 大量儲存裝置中與該資料被讀取之節段屬於不同節段 15 之一位置。 20. 如申請專利範圍第15項之電腦運算系統，其中該等可定 址大量儲存裝置表示一具有多個快取儲存裝置之碟片 快取記憶體。 21. 如申請專利範圍第2 0項之電腦運算系統，其中該等特殊 20 處理需求進一步包括儲存最小的及最大的快取線大小 及元資料(metadata)大小。 22. —種電腦運算系統，包含： 具有耦合至雙重天線之一收發器的一處理器；以及 耦接至該處理器之一記憶體模組，其包括： 22 1312466 (a) —記憶體控制器， (b) 多個儲存裝置，其用來形成耦接至該記憶體控制 器之一大量儲存裝置，以及 (c) 一主機控制器，其耦接至該處理器來提供一經由 5 一介面發佈之重新整理週期給該等儲存裝置。 23. 如申請專利範圍第22項之電腦運算系統，其中該等儲存 裝置為聚合物記憶體裝置。 24. 如申請專利範圍第22項之電腦運算系統，其中該等儲存 裝置為快閃記憶體裝置。 10 25.如申請專利範圍第22項之電腦運算系統，其中該記憶體 模組為一匯流排主控裝置，其被給予一組命令列表來進 行異步處理。 26.如申請專利範圍第25項之電腦運算系統，其中該組命令 列表係未藉該處理器之涉入而接受處理。 15 27.如申請專利範圍第22項之電腦運算系統，其中由該等儲 存裝置儲存於該記憶體模組上之資料並非可由處理器 指令直接存取。 28. 如申請專利範圍第27項之電腦運算系統，其中藉該等儲 存裝置儲存於該記憶體模組上之資料係拷貝至系統記 20 憶體或從該系統記憶體拷貝出來。 29. —種電腦運算系統，包含： 一處理器； 耦接至該處理器之主記憶體；以及 具有一程式化介面之一碟片快取記憶體模組，該介 23 1312466 面可串流化處理讀/寫資料，而未對該碟片快取記憶體 模組上之儲存裝置做直接處理器指令存取，其中儲存於 該等儲存裝置中之資料被取回且被儲存於該主記憶體 中。 5 30_如申請專利範圍第29項之電腦運算系統，其中該等儲存 裝置為快閃裝置。 31. 如申請專利範圍第29項之電腦運算系統，其中該等儲存 裝置為聚合物裝置。 32. 如申請專利範圍第31項之電腦運算系統，其中該等聚合 10 物裝置為鐵電可偏極化材料。 33. —種包括於主機控制器介面中之多個功能的方法，用來 促進一大量儲存裝置中之讀/寫操作包括下列至少一動 作： (a) 提供一連續關聯命令，來允許一組命令一同被發 15 出， (b) 使用一極性映射圖，來判定對一次特定存取該大 量儲存裝置之動作如何處理極性， (c) 使用一時序控制，來以每一操作為基準指定須使 用何種時序進行讀/寫操作， 20 (d)使用動態定址，來將資料寫入於一與該資料被讀 取之節段屬於不同節段的位置， (e)發出一多重命令，來允許對該大量儲存裝置中之 多個儲存裝置進行不同操作， ⑴提供一重新整理週期， 24 1312466 (g)°己錄—⑻加至該大量儲存裝置之校正數目，以及 作)使用为政收集列，來正確地存取該大量儲存裝 置中之資料。 34·如申請專利範圍第33項之方法其中促進該大量儲存裝 5 置中之讀/寫操作的動作包括使用具有鐵電可偏極化材 料之該大量儲存裝置。 35.如申請專利範圍第33項之方法其中促進該大量儲存裝 置中之3賣/寫操作的動作包括使用具有電阻改變聚合物 記憶體之該大量儲存裝置。 1〇 %，如申請專利範圍第33項之方法，其中促進該大量儲存裝 置中之續/寫操作的動作進一步包括促進一聚合物儲存 裝置中之讀/寫操作。 37. 如申請專利範圍第33項之方法，其中促進該大量儲存裝 置中之讀/寫操作的動作進一步包括促進一碟片快取記 15 憶體中之讀/寫操作。 38. 如申請專利範圍第37項之方法，進一步包括儲存一最小 及一最大快取線大小及元資料大小於該碟片快取記憶 體中。 39. 種圮丨思體錯誤報告方法，包含有下列步驟： ° 對多個儲存装置提供一定期記憶體重新整理週期 ;以及 允。午δ己憶體控制器檢測一錯誤，以及中斷控制該 等儲存裝置之敕體，以報告一記憶體重新整理失敗。 4〇·如申請專利範圍第39項之方法，進-少包括： 25 1312466 為該等儲存裝置結合聚合物鐵電記憶體(pFEM)裝置。 41.如申兩專利乾圍第39項之方法，其中對該等儲存裝置提 供定期記憶體重新整理週期之步驟更包括對快取儲存 裝置提供該定期記憶體重新整理週期。 5 42,種包含含有指令的_可讀取儲存㈣之物品，該等 指令若被執行將使-域㈣时面為大量儲存裝置控 制讀/寫操作，該等操作包括下列之至少一者： 鲁提供一連續命令列表，來允許一組命令一同被發出； 使用一極性映射圖，來判定對一次特定存取該大量 10 儲存裝置之動作如何處理極性； 使用一時序控制，來以逐一操作為基準指定須使用 何種時序進行讀/寫操作； 使用動態定址，來將資料寫入於—與該資料被讀取 之該大量儲存裝置中之節段屬於不同節段之位置； 15 發出一多重命令，來允許對該大量儲存裝置中之多 φ 個儲存裝置進行不同操作； 提供一重新整理週期；以及 報告記憶體錯誤校正次數。 43.如申凊專利範圍第42項之物品，其中該大量儲存裝置為 20 一快閃記憶體。 44·如申凊專利範圍第42項之物品，其中該大量儲存裝置為 一聚合物儲存裝置。 45.如申請專利範圍第44項之物品其中該聚合物儲存裝置 包括鐵電可偏極化材料。 26 1312466
46. 如申請專利範圍第44項之物品，其中該聚合物儲存裝置 包括電阻改變聚合物記憶體。 47. 如申請專利範圍第44項之物品，其中該大量儲存裝置為 一碟片快取記憶體。 27 1312466 七、指定代表圖： (一） 本案指定代表圖為：第（1 )圖。 (二) 本代表圖之元件符號簡單說明： 20、22、24、26...快取儲存裝置 28.. .記憶體控制器 30.. .主機控制器 32.. .糸統記憶體 10.. .裝置 12.. .處理器 14.. .收發器 16.. .介面 18.. .主機控制器介面(HCI) 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW094103648A 2004-02-27 2005-02-04 Computing systems,computer system,method including functions in a host control interface,method of memory error reporting, and article comprising a machine-readable storage medium containing instructions TWI312466B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/788,717 US7328304B2 (en) 2004-02-27 2004-02-27 Interface for a block addressable mass storage system

Publications (2)

Publication Number Publication Date
TW200530831A TW200530831A (en) 2005-09-16
TWI312466B true TWI312466B (en) 2009-07-21

Family

ID=34887061

Family Applications (1)

Application Number Title Priority Date Filing Date
TW094103648A TWI312466B (en) 2004-02-27 2005-02-04 Computing systems,computer system,method including functions in a host control interface,method of memory error reporting, and article comprising a machine-readable storage medium containing instructions

Country Status (6)

Country Link
US (1) US7328304B2 (zh)
JP (2) JP2007522590A (zh)
KR (4) KR20060120263A (zh)
MY (1) MY137842A (zh)
TW (1) TWI312466B (zh)
WO (1) WO2005093588A2 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7424564B2 (en) * 2004-03-23 2008-09-09 Qlogic, Corporation PCI—express slot for coupling plural devices to a host system
US7627716B2 (en) * 2004-11-15 2009-12-01 International Business Machines Corporation Method, system, and program for an adaptor to read and write to system memory
US20060282602A1 (en) * 2005-06-09 2006-12-14 Tse-Hsine Liao Data transmission device and method thereof
US7533215B2 (en) 2005-09-15 2009-05-12 Intel Corporation Distributed and packed metadata structure for disk cache
US7406560B2 (en) * 2006-06-21 2008-07-29 Intel Corporation Using multiple non-volatile memory devices to store data in a computer system
CN101364444B (zh) * 2008-02-05 2011-05-11 威盛电子股份有限公司 控制方法及运用该控制方法的存储器及处理系统
US8762661B2 (en) 2008-09-18 2014-06-24 Seagate Technology Llc System and method of managing metadata
US9128699B2 (en) 2008-12-22 2015-09-08 Intel Corporation Method and system for queuing transfers of multiple non-contiguous address ranges with a single command
US8179731B2 (en) * 2009-03-27 2012-05-15 Analog Devices, Inc. Storage devices with soft processing
US20100287217A1 (en) * 2009-04-08 2010-11-11 Google Inc. Host control of background garbage collection in a data storage device
US8447918B2 (en) 2009-04-08 2013-05-21 Google Inc. Garbage collection for failure prediction and repartitioning
US20100262979A1 (en) * 2009-04-08 2010-10-14 Google Inc. Circular command queues for communication between a host and a data storage device
US8566508B2 (en) * 2009-04-08 2013-10-22 Google Inc. RAID configuration in a flash memory data storage device
US8607089B2 (en) 2011-05-19 2013-12-10 Intel Corporation Interface for storage device access over memory bus
EP2761472B1 (en) 2011-09-30 2020-04-01 Intel Corporation Memory channel that supports near memory and far memory access
EP2761467B1 (en) 2011-09-30 2019-10-23 Intel Corporation Generation of far memory access signals based on usage statistic tracking
US9471492B2 (en) * 2013-05-31 2016-10-18 Intel Corporation Scatter/gather capable system coherent cache
US9348537B2 (en) * 2013-09-10 2016-05-24 Qualcomm Incorporated Ascertaining command completion in flash memories
US9348697B2 (en) 2013-09-10 2016-05-24 Kabushiki Kaisha Toshiba Magnetic random access memory
US10339079B2 (en) 2014-06-02 2019-07-02 Western Digital Technologies, Inc. System and method of interleaving data retrieved from first and second buffers
US9934177B2 (en) * 2014-11-04 2018-04-03 Cavium, Inc. Methods and systems for accessing storage using a network interface card
US10504588B2 (en) * 2015-05-12 2019-12-10 Alacrity Semiconductors, Inc. Multi-level versatile memory
US10719236B2 (en) * 2015-11-20 2020-07-21 Arm Ltd. Memory controller with non-volatile buffer for persistent memory operations
TWI588824B (zh) * 2015-12-11 2017-06-21 捷鼎國際股份有限公司 加快在不連續頁面寫入資料之電腦系統及其方法
US10475524B2 (en) 2016-09-15 2019-11-12 Apple Inc. Recovery of data read from memory with unknown polarity
US10345885B2 (en) 2016-09-27 2019-07-09 Intel Corporation Power control of a memory device through a sideband channel of a memory bus
US11855898B1 (en) * 2018-03-14 2023-12-26 F5, Inc. Methods for traffic dependent direct memory access optimization and devices thereof
US11861224B2 (en) * 2021-10-26 2024-01-02 Western Digital Technologies, Inc. Data transfer management from host buffers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0186719B1 (en) * 1984-12-28 1990-06-13 International Business Machines Corporation Device for correcting errors in memories
JPS6225516A (ja) * 1985-07-24 1987-02-03 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション デコ−ド方法
JPS61105792A (ja) * 1985-10-04 1986-05-23 Toray Ind Inc 強誘電性高分子メモリ
JPS6395550A (ja) * 1986-10-13 1988-04-26 Canon Inc メモリ装置
JPS63265341A (ja) * 1987-04-23 1988-11-01 Nec Corp スキヤンパス制御装置
JP2688483B2 (ja) * 1987-09-04 1997-12-10 花王株式会社 磁気記録媒体
JP2869651B2 (ja) * 1988-04-04 1999-03-10 理化学研究所 強誘電性高分子メモリーの記録再生方法
JP2915945B2 (ja) * 1990-01-12 1999-07-05 株式会社アドバンテスト メモリ試験装置
JP3169599B2 (ja) * 1990-08-03 2001-05-28 株式会社日立製作所 半導体装置、その駆動方法、その読み出し方法
JPH07193603A (ja) * 1993-12-27 1995-07-28 Nippon Hoso Kyokai <Nhk> Ｍｓｋ変調器
US5438614A (en) * 1994-05-25 1995-08-01 U.S. Robotics, Inc. Modem management techniques
KR100488822B1 (ko) 1996-10-21 2005-08-05 텍사스 인스트루먼츠 인코포레이티드 에러정정메모리
US6055643A (en) * 1997-09-25 2000-04-25 Compaq Computer Corp. System management method and apparatus for supporting non-dedicated event detection
JP3720983B2 (ja) * 1998-06-23 2005-11-30 株式会社東芝 強誘電体メモリ
JP2000011670A (ja) * 1998-06-25 2000-01-14 Canon Inc 不揮発性メモリを有する機器
DE10196380T1 (de) * 2000-06-23 2003-10-16 Intel Corp Nicht-flüchtiger Cache
JP2002175697A (ja) * 2000-12-06 2002-06-21 Toshiba Corp 半導体記憶装置及びこれを用いた情報処理装置
JP3502065B2 (ja) * 2001-04-24 2004-03-02 株式会社三技協 乱数発生装置
JP3860436B2 (ja) * 2001-07-09 2006-12-20 富士通株式会社 半導体記憶装置
JP2003036251A (ja) * 2001-07-23 2003-02-07 Hitachi Ltd 信号処理装置
US20030061436A1 (en) * 2001-09-25 2003-03-27 Intel Corporation Transportation of main memory and intermediate memory contents
US20030058681A1 (en) * 2001-09-27 2003-03-27 Intel Corporation Mechanism for efficient wearout counters in destructive readout memory
JP4053347B2 (ja) * 2002-05-09 2008-02-27 松下電器産業株式会社 半導体記憶装置およびその記憶データ書き込み・読み出し方法
US7353329B2 (en) * 2003-09-29 2008-04-01 Intel Corporation Memory buffer device integrating refresh logic

Also Published As

Publication number Publication date
KR20060120263A (ko) 2006-11-24
MY137842A (en) 2009-03-31
WO2005093588A3 (en) 2006-12-14
KR20090043011A (ko) 2009-05-04
KR100954731B1 (ko) 2010-04-23
WO2005093588A2 (en) 2005-10-06
JP5216743B2 (ja) 2013-06-19
TW200530831A (en) 2005-09-16
JP2010049701A (ja) 2010-03-04
JP2007522590A (ja) 2007-08-09
KR100968998B1 (ko) 2010-07-09
KR20090051272A (ko) 2009-05-21
US20050193164A1 (en) 2005-09-01
US7328304B2 (en) 2008-02-05
KR20080107488A (ko) 2008-12-10

Similar Documents

Publication Publication Date Title
TWI312466B (en) Computing systems,computer system,method including functions in a host control interface,method of memory error reporting, and article comprising a machine-readable storage medium containing instructions
US10296249B2 (en) System and method for processing non-contiguous submission and completion queues
TWI687807B (zh) 混合記憶體中之資料重新定位
US10732847B2 (en) Optimistic read operation
US9626286B2 (en) Hardware and firmware paths for performing memory read processes
US9940261B2 (en) Zoning of logical to physical data address translation tables with parallelized log list replay
CN111356992B (zh) 用于预测涉及非顺序数据的多个读取命令的系统和方法
US9274973B2 (en) Memory address translation
US8656083B2 (en) Frequency distributed flash memory allocation based on free page tables
US20180321987A1 (en) System and method for speculative execution of commands using the controller memory buffer
CN102640226B (zh) 具有内部处理器的存储器及控制存储器存取的方法
US8144515B2 (en) Interleaved flash storage system and method
US20080209114A1 (en) Reliability High Endurance Non-Volatile Memory Device with Zone-Based Non-Volatile Memory File System
TW201839613A (zh) 數據儲存裝置及其操作方法
TW200841352A (en) Hybrid solid-state memory system having volatile and non-volatile memory
WO2013095385A1 (en) Apparatus and method for phase change memory drift management
CN110176267A (zh) 存储器系统及其操作方法
WO2018175059A1 (en) System and method for speculative execution of commands using the controller memory buffer
TW200921385A (en) Storage system for improving efficiency in accessing flash memory and method for the same
US11126624B2 (en) Trie search engine
CN114077557A (zh) 执行读取/写入操作的方法和托管客户端装置的计算系统
CN108780424A (zh) 提供用于动态随机存取存储器dram高速缓存标记的空间高效存储
US12093537B2 (en) Data storage device and method for swap defragmentation
KR20220105612A (ko) 해시 기반의 키 밸류에 관한 블록 변환 방법 및 시스템

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees