JP4053347B2 - 半導体記憶装置およびその記憶データ書き込み・読み出し方法 - Google Patents
半導体記憶装置およびその記憶データ書き込み・読み出し方法 Download PDFInfo
- Publication number
- JP4053347B2 JP4053347B2 JP2002133424A JP2002133424A JP4053347B2 JP 4053347 B2 JP4053347 B2 JP 4053347B2 JP 2002133424 A JP2002133424 A JP 2002133424A JP 2002133424 A JP2002133424 A JP 2002133424A JP 4053347 B2 JP4053347 B2 JP 4053347B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- stored
- stored data
- semiconductor memory
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体記憶装置およびその記憶データ書き込み・読み出し方法に関するものである。詳しくは、半導体集積回路及び半導体記憶装置を使用したシステムにおいて、半導体集積回路の電気的特性を調整・制御するデータグループの半導体記憶装置への記憶方法、半導体記憶装置に記憶されたデータグループを読み出し、半導体集積回路の電気的特性を調整・制御する方法、並びに一連の半導体記憶装置へのデータ書き込みおよび半導体記憶装置からのデータグループ読み出し動作が正常に行われたかを判定する方法に関するものである。
【０００２】
【従来の技術】
非常に多くのシステムにおいて、システム内の半導体集積回路（以降ICとする）の電気的特性を調整・制御する為に、不揮発性記憶素子を用いた半導体記憶装置（以降メモリ装置とする）が使用されている。
【０００３】
まず初めに、従来のシステムは不揮発性記憶素子を用いたメモリ装置に記憶させるICの電気的特性を調整・制御するデータを１グループしか記憶させないことより、初期設定により記憶させたデータは変化しないことが前提に構成されている。
【０００４】
しかし、外部からの電気的ストレスや不揮発性半導体記憶素子への調整・制御データ書き込み動作異常によるデータの劣化、システムの経年使用によるデータの劣化等、何らかの異常動作により調整・制御データが変化した場合は、ICの電気的特性が大きく変化し、システムの異常動作につながるだけでなく、不揮発性半導体記憶素子に記憶された調整・制御データが変化したという異常動作を検出する手段を持っていない。
【０００５】
図４は、従来の半導体記憶装置のシステム構成を示しており、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するためのデータを記憶するための不揮発性半導体記憶素子、3 は不揮発性半導体記憶素子２に記憶されたデータを読み出した後、保持するためのデータラッチ回路、4 はデータラッチ回路３により保持されたデータを半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【０００６】
以上のように構成された半導体記憶装置のシステムについて、以下にその動作を説明する。
【０００７】
半導体集積回路１の電気的特性を調整・制御するためのデータグループを不揮発半導体記憶素子２に初期設定として書き込む。不揮発性半導体記憶素子２に書き込まれたデータは、電源投入後のデータ読み出し時にデータラッチ回路3 に送られて、電源投入期間保持されると共に、DAコンバータ4 に送られてアナログ信号に変換された後、半導体集積回路１に電気的特性調整・制御信号として入力される。
【０００８】
上記構成によるシステムにおいては、半導体集積回路１の電気的特性は、不揮発性半導体記憶素子２に書き込まれたデータにより決定されるが、データが、外部からの電気的ストレスや熱ストレスおよび不揮発性半導体記憶素子２へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合には、データラッチ回路３およびDAコンバータ4 に入力されるデータが変化するので、半導体集積回路１の電気的特性もDAコンバータ4 の出力変動に応じて大きく変化する。
【０００９】
また、不揮発性半導体記憶素子2 に書き込まれた初期設定データの変化を検出する機能をシステム全体として持っていないため、初期設定データの変化という異常状態を外部から検出することが不可能である。
【００１０】
【発明が解決しようとする課題】
上記のように、従来の半導体集積回路および半導体記憶装置を使用したシステムにおいては、半導体集積回路１の電気的特性を調整・制御するためのデータを、不揮発性半導体記憶素子2 に１グループしか記憶させない為、外部からの電気的ストレスや熱ストレスおよび不揮発性半導体記憶素子２へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合には、その変化が半導体集積回路2 の電気的特性を大きく変化し、異常動作につながるだけでなく、初期設定データの変化という異常状態を外部から検出することが不可能という課題がある。
【００１１】
本発明は、上記従来の課題を解決するもので、初期設定データから変化した異常なデータを保持せず、正常なデータのみ保持し、システムの信頼性を向上することができる半導体記憶装置およびその記憶データ書き込み・読み出し方法を提供することである。
【００１２】
【課題を解決するための手段】
請求項１記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転していない回数が所定回数以下のとき記憶データを保持するための信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持するデータラッチ回路とを備えたものである。
【００１３】
請求項１記載の半導体記憶装置によれば、例えば半導体集積回路の電気的特性を調整・制御するためのデータを１グループでなく、同一内容で任意の偶数回（偶数グループに）記憶させ、ｎ−1 回目とｎ回目の記憶データが反転している場合には、記憶データをデータラッチ回路に送り、ｎ−1 回目とｎ回目のデータが反転していない場合には、記憶データをデータラッチ回路に送らないことにより、外部からの電気的ストレスや熱ストレス及び不揮発性半導体記憶素子へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合においても、初期設定データから変化した異常データはデータラッチ回路に保持されず、正常なデータのみ保持され、半導体集積回路の電気的特性を調整・制御することになるので、異常動作につながることがなくなり、システムの信頼性向上が図れる。
【００１４】
請求項２記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データとこの記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転していない回数が所定回数以上のとき記憶データを保持する動作を禁止する信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持しないデータラッチ回路とを備えたものである。
【００１５】
請求項２記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００１６】
請求項３記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転した回数が所定回数以上のとき記憶データを保持するための信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持するデータラッチ回路とを備えたものである。
【００１７】
請求項３記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００１８】
請求項４記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転した回数が所定回数以下のとき記憶データを保持する動作を禁止する信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持しないデータラッチ回路とを備えたものである。
【００１９】
請求項４記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００２０】
請求項５記載の半導体記憶装置は、請求項１〜４の何れかにおいて、カウンタ回路の比較判定結果を外部に出力する出力回路を有するものである。
【００２１】
請求項５記載の半導体記憶装置によれば、請求項１と同様な効果のほか、データ比較回路でのｎ− 1 回の比較動作における、カウンタ回路のカウント数により、書き込み・読み出し動作が正常であるか異常であるかを外部に出力する機能を有する。このように、初期設定データの変化という異常状態を外部から検出する手段を設けることにより、その製品の使用者に異常状態を知らせることが出来るようになり、異常状態での継続使用により発生する問題を未然に防止することが可能となることにより、さらなるシステムの信頼性向上が図れる。
【００２２】
請求項６記載の半導体記憶装置は、請求項１〜４の何れかにおいて、不揮発性半導体素子に、電気的書き換え可能なＥＥＰＲＯＭを用いたものである。
請求項７記載の半導体記憶装置は、請求項１〜４の何れかにおいて、不揮発性半導体素子に、ヒューズＲＯＭを用いたものである。
請求項８記載の半導体記憶装置は、請求項１〜４の何れかにおいて、不揮発性半導体素子に、ツェナーザップを用いたものである。
請求項６〜８記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００２３】
請求項９記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に比較された結果に対して反転している数または反転していない数をカウントし、
反転していない数が所定数以下のとき記憶データをデータラッチ回路に保持させることを特徴とする。
請求項１０記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に出力された比較結果に対して反転している数または反転していない数をカウントし、反転していない数が所定数以上のとき記憶データを保持する動作を禁止することを特徴とする。
【００２４】
請求項１１記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に出力された比較結果に対して反転している数または反転していない数をカウントし、反転している数が所定回数以上のとき記憶データをデータラッチ回路に保持させることを特徴とするものである。
請求項１２記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に出力された比較結果に対して反転している数または反転していない数をカウントし、反転している数が所定回数以下のとき記憶データを保持する動作を禁止することを特徴とする。
【００２５】
請求項９〜１２記載の半導体記憶装置の記憶データ書き込み・読み出し方法によれば、請求項１と同様の効果がある。
【００２６】
【発明の実施の形態】
図１は、本発明の第１の実施の形態における半導体記憶装置を使用したシステム構成図を示すものである。図１において、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するための任意のｘビットデータを、同一内容で任意の偶数グループ（以降ｎ回とする）、1 回目（ｎ−１回目）と２回目（ｎ回目）のデータの極性を反転させて記憶させるための不揮発性半導体記憶素子、６は電源投入後に不揮発性半導体素子２からデータを読み出すため入力端子に入力されるクロック信号、5 は不揮発性半導体記憶素子２に記憶されたデータを読み出す時に、クロック信号６により順次読み出されてくる1 回目（ｎ−1 回目）と2 回目（ｎ回目）のデータをクロック信号６により順次格納するｘビットのシフトレジスタ、7 はクロック信号６により、不揮発性半導体素子２から読み出されてくる２回目（ｎ回目）のデータを第１の入力とし、クロック信号６によりシフトレジスタ５から出力されてくる1 回目（ｎ−1 回目）のデータを第２の入力とし、第１の入力と第２の入力のデータ極性が反転しているかどうかを比較し、その結果を出力するデータ比較回路、3 はデータ比較回路７における１回目（ｎ−1 回目）の２回目（ｎ回目）のデータ比較結果が正常に反転している場合には、シフトレジスタ５に格納されているデータをラッチし、正常に反転していない場合にはデータをラッチしないデータラッチ回路，4 はデータラッチ回路３により保持されたデータを、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【００２７】
以上のように構成された本発明の第１の実施の形態について、以下にその動作を説明する。
【００２８】
半導体集積回路１の電気的特性を調整・制御するためのデータグループを同一内容で任意の偶数回、１回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて、初期設定として不揮発性半導体記憶素子２に書きこむ。不揮発性半導体素子２に書きこまれたデータは、電源投入後、まず最初にクロック信号６により１回目（ｎ−1 回目）が読み出され、シフトレジスタ５に送られて格納されると共に、データ比較回路７に送られる。
【００２９】
この時、シフトレジスタ５には、1 回目（ｎ−1 回目）のデータがデータラッチ回路3 の入力として格納されているが、データ比較回路7 には第１の入力である１回目（ｎ−1 回目）のデータしか入力されておらず、第２の入力であるシフトレジスタ５の出力が出て来ないため、データ比較結果は正常に反転していないと判断され、データラッチ回路３にデータラッチ動作NG信号を送る。よって、1 回目（ｎ−1 回目）のデータはデータラッチ回路3 に保持されない。
【００３０】
次に、1 回目（ｎ−1 回目）の動作に引き続いて、2 回目（ｎ回目）のデータが、クロック信号６により読み出され、1 回目の読み出し動作と同様に、シフトレジスタ５に送られて順次格納されると共に、データ比較回路７に送られる。
【００３１】
この時、シフトレジスタ５は、クロック信号６により、2 回目（ｎ回目）のデータを順次格納すると同時に、1 回目（ｎ−1 ）回目のデータをデータ比較回路７の第２の入力として出力していく。その動作に同期して、不揮発性半導体記憶素子２から読み出された2 回目（ｎ回目）のデータがデータ比較回路7 に第１の入力として入力され、データ比較回路7 において、第１の入力と第２の入力が反転しているかを比較判定し、データが正常に反転している場合には、データラッチ回路３にデータラッチ動作OK信号を送り、データが正常に反転していない場合には、データラッチ動作NG信号を送る。
【００３２】
データラッチ回路３は、1 回目と2 回目‥‥‥ｎ−1 回目とｎ回目の比較動作において、データ比較回路7 における判定がOKの場合のみシフトレジスタ5 のデータを取り込み、保持すると共に、DAコンバータ4 にデータを出力する。
【００３３】
DAコンバータ４はデータラッチ回路3 の出力データに応じて、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号を出力する。
【００３４】
図２は、本発明の第２の実施の形態における半導体記憶装置を使用したシステム構成図を示すものである。
【００３５】
図２において、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するための任意のｘビットデータを、同一内容で任意の偶数グループ（以降ｎ回とする）、１回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて記憶させるための不揮発性半導体記憶素子、6 は電源投入後に不揮発性半導体素子２からデータを読み出すための入力端子に入力するクロック信号、５は不揮発性半導体記憶素子２に記憶されたデータを読み出す時に、クロック信号６により順次読み出されてくる１回目（ｎ−1 回目）と２回目（ｎ回目）のデータをクロック信号６により順次格納するｘビットのシフトレジスタ、7 はクロック信号６により、不揮発性半導体素子２から読み出されてくる２回目（ｎ回目）のデータを第１の入力とし、クロック信号６によりシフトレジスタ５から出力されてくる１回目（ｎ−1 回目）のデータを第２の入力とし、第１の入力と第２の入力のデータ極性が反転しているかどうかを比較し、その結果を出力するデータ比較回路、８はデータ比較回路７より出力されたｎ−1 回の比較判定結果のNG（データが反転していない）であった回数をカウントし、そのカウント数に応じて比較判定結果を出力するカウンタ回路、3 はカウンタ回路８の比較判定結果に応じて、シフトレジスタ５のデータを取り込み、保持するデータラッチ回路３、4 はデータラッチ回路３により保持されたデータを、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【００３６】
以上のように構成された本発明の第２の実施の形態について、以下にその動作を説明する。
【００３７】
半導体集積回路１の電気的特性を調整・制御するためのデータグループを同一内容で任意の偶数のｎ回、1 回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて、初期設定として不揮発性半導体記憶素子２に書きこむ。不揮発性半導体素子２に書きこまれたデータは、電源投入後、まず最初にクロック信号６により１回目（ｎ−1 回目）が読み出され、シフトレジスタ５に送られて格納されると共に、データ比較回路7 に送られる。
【００３８】
この時、シフトレジスタ５には、1 回目（ｎ−1 回目）のデータがデータラッチ回路３の入力として格納されているが、データ比較回路７には第１の入力である１回目（ｎ−1 回目）のデータしか入力されておらず、第２の入力であるシフトレジスタ５の出力が出て来ないため、データ比較結果は正常に反転していないと判断され、データラッチ回路３にデータラッチ動作NG信号を送る。よって、1 回目（ｎ−1 回目）のデータはデータラッチ回路３に保持されない。
【００３９】
次に、1 回目（ｎ−1 回目）の動作に引き続いて、2 回目（ｎ回目）のデータが、クロック信号６により読み出され１回目の読み出し動作と同様に、シフトレジスタ５に送られて順次格納されると共に、データ比較回路７に送られる。
【００４０】
この時、シフトレジスタ５は、クロック信号６により、2 回目（ｎ回目）のデータを順次格納すると同時に、1 回目（ｎ−1 ）回目のデータをデータ比較回路７の第２の入力として出力していく。その動作に同期して、不揮発性半導体記憶素子２から読み出された２回目（ｎ回目）のデータがデータ比較回路７に第１の入力として入力され、データ比較回路７において、第１の入力と第２の入力が反転しているかを比較判定し、データが正常に反転しているかいないかをカウンタ回路８に出力する。カウンタ回路８は、データ比較回路７より出力されたｎ−1 回の比較判定結果のNGであった回数をカウントし、あらかじめ設定した回数以下の場合には、データラッチ回路３にデータラッチ動作OK信号を送り、あらかじめ設定した回数以上の場合には、データラッチ回路３にデータラッチ動作NG信号を送る。
【００４１】
データラッチ回路３は、カウンタ回路８のカウント数があらかじめ設定した回数以下の場合のみシフトレジスタ５のデータを取り込み、保持すると共に、D A コンバータ４にデータを出力する。DAコンバータ４はデータラッチ回路３の出力データに応じて、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号を出力する。
【００４２】
図３は、本発明の第３の実施の形態における半導体記憶装置を使用したシステム構成図を示すものである。
【００４３】
図３において、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するための任意のｘビットデータを、同一内容で任意の偶数グループ（以降ｎ回とする）、１回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて記憶させるための不揮発性半導体記憶素子、6 は電源投入後に不揮発性半導体素子２からデータを読み出すための入力端子に入力するクロック信号、5 は不揮発性半導体記憶素子２に記憶されたデータを読み出す時に、クロック信号６により順次読み出されてくる１回目（ｎ−1 回目）と２回目（ｎ回目）のデータをクロック信号６により順次格納するｘビットのシフトレジスタ回路、7 はクロック信号６により、不揮発性半導体素子２から読み出されてくる２回目（ｎ回目）のデータを第１の入力とし、クロック信号６によりシフトレジスタ５から出力されてくる１回目（ｎ−1 回目）のデータを第２の入力とし、第１の入力と第２の入力のデータ極性が反転しているかどうかを比較し、その結果を出力するデータ比較回路、８はデータ比較回路７より出力されたｎ−1 回の比較判定結果のNG（データが反転していない）であった回数をカウントし、そのカウント数に応じて比較判定結果を出力するカウンタ回路、9 はカウンタ回路８の比較判定結果を外部に出力するための出力回路、10は比較判定結果出力端子、3 はカウンタ回路８の比較判定結果に応じて、シフトレジスタ５のデータを取り込み、保持するデータラッチ回路、４はデータラッチ回路３により保持されたデータを、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【００４４】
以上のように構成された本発明の第３の実施の形態について、以下にその動作を説明する。
【００４５】
1 の半導体集積回路の電気的特性を調整・制御する為のデータグループを同一内容で任意の偶数のｎ回、1 回目（ｎ−1 回目）と2 回目（ｎ回目）のデータの極性を反転させて、初期設定として不揮発性半導体記憶素子２に書きこむ。不揮発性半導体素子２に書きこまれたデータは、電源投入後、まず最初にクロック信号６により１回目（ｎ−1 回目）が読み出され、シフトレジスタ５に送られて格納されると共に、データ比較回路７に送られる。
【００４６】
この時、シフトレジスタ５には、1 回目（ｎ−1 回目）のデータがデータラッチ回路３の入力として格納されているが、データ比較回路７には第１の入力である１回目（ｎ−1 回目）のデータしか入力されておらず、第２の入力であるシフトレジスタ５の出力が出て来ないため、データ比較結果は正常に反転していないと判断され、データラッチ回路３にデータラッチ動作NG信号を送る。よって、1 回目（ｎ−1 回目）のデータはデータラッチ回路３に保持されない。
【００４７】
次に、1 回目（ｎ−1 回目）の動作に引き続いて、2 回目（ｎ回目）のデータが、クロック信号６により読み出され１回目の読み出し動作と同様に、シフトレジスタ５に送られて順次格納されると共に、データ比較回路７に送られる。
【００４８】
この時、シフトレジスタ５は、クロック信号６により、2 回目（ｎ回目）のデータを順次格納すると同時に、1 回目（ｎ−1 ）回目のデータをデータ比較回路７の第２の入力として出力していく。その動作に同期して、不揮発性半導体記憶素子２から読み出された２回目（ｎ回目）のデータがデータ比較回路７に第１の入力として入力され、データ比較回路７において、第１の入力と第２の入力が反転しているかを比較判定し、データが正常に反転しているかいないかをカウンタ回路８に出力する。カウンタ回路８は、データ比較回路７より出力されたｎ−1 回の比較判定結果のNGであった回数をカウントし、あらかじめ設定した回数以下の場合には、データラッチ回路３にデータラッチ動作OK信号を送り、あらかじめ設定した回数以上の場合には、データラッチ回路３にデータラッチ動作NG信号を送る。
【００４９】
出力回路９はカウンタ回路８から出力されるデータラッチ動作信号がOKかNGかを外部に出力するための信号に変換し、比較判定結果出力端子１０より出力する。データラッチ回路３は、カウンタ回路８のカウント数があらかじめ設定した回数以下の場合のみシフトレジスタ５のデータを取り込み、保持すると共に、DAコンバータ４にデータを出力する。DAコンバータ４はデータラッチ回路３の出力データに応じて、半導体集積回路１の電気的特性を調整・制御する為のアナログ信号を出力する。
【００５０】
なお、出力回路９は、カウンタ回路８での比較動作において、1 回目（ｎ−1 回目）と2 回目（ｎ回目）のデータが反転していない場合に、データラッチ回路３に異常データを送らないための信号が出力されたとき、その出力極性によりON／OFF 制御されるスイッチング素子を設けたものとし、その出力を外部に出すことにより、書き込み・読み出し動作が正常であるか異常であるかを外部より検出させることができる。
【００５１】
またこの出力回路９は、第１の実施の形態を含むデータ比較回路７の出力についても適用可能である。
【００５２】
さらに、実施の形態において、カウンタ回路８はデータが反転していない場合をカウントしたが、データがカウントしている場合をカウントし、所定回数以上のときＯＫ信号を出力する構成も可能である。
【００５３】
また、不揮発性半導体素子２に、電気的書き換え可能なEEPROM、ヒューズROM 、ツェナーザップを用いることが可能である。
【００５４】
【発明の効果】
請求項１記載の半導体記憶装置によれば、例えば半導体集積回路の電気的特性を調整・制御するためのデータを１グループでなく、同一内容で任意の偶数回（偶数グループに）記憶させ、ｎ−1 回目とｎ回目の記憶データが反転している場合には、記憶データをデータラッチ回路に送り、ｎ−1 回目とｎ回目のデータが反転していない場合には、記憶データをデータラッチ回路に送らないことにより、外部からの電気的ストレスや熱ストレス及び不揮発性半導体記憶素子へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合においても、初期設定データから変化した異常データはデータラッチ回路に保持されず、正常なデータのみ保持され、半導体集積回路の電気的特性を調整・制御することになるので、異常動作につながることがなくなり、システムの信頼性向上が図れる。
【００５６】
請求項２から請求項４記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００５７】
請求項５記載の半導体記憶装置によれば、請求項１と同様な効果のほか、初期設定データの変化という異常状態を外部から検出する手段を設けることにより、その製品の使用者に異常状態を知らせることが出来るようになり、異常状態での継続使用により発生する問題を未然に防止することが可能となることにより、さらなるシステムの信頼性向上が図れる。
請求項６から請求項８記載の半導体記憶装置によれば、請求項１と同様な効果がある。
請求項９から請求項１２記載の半導体記憶装置の記憶データ書き込み・読み出し方法請求項１と同様な効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体記憶装置を使用したシステム構成図である。
【図２】 本発明の第２の実施の形態における半導体記憶装置を使用したシステム構成図である。
【図３】本発明の第３の実施の形態における半導体記憶装置を使用したシステム構成図である。
【図４】 従来の半導体記憶装置のシステム構成図である。
【符号の説明】
1 半導体集積回路
2 不揮発性半導体記憶素子
3 データラッチ回路
4 DAコンバータ
5 シフトレジスタ回路
6 クロック信号入力端子
7 データ比較回路
8 カウンタ回路
9 出力回路
10 比較判定結果出力端子
【発明の属する技術分野】
本発明は、半導体記憶装置およびその記憶データ書き込み・読み出し方法に関するものである。詳しくは、半導体集積回路及び半導体記憶装置を使用したシステムにおいて、半導体集積回路の電気的特性を調整・制御するデータグループの半導体記憶装置への記憶方法、半導体記憶装置に記憶されたデータグループを読み出し、半導体集積回路の電気的特性を調整・制御する方法、並びに一連の半導体記憶装置へのデータ書き込みおよび半導体記憶装置からのデータグループ読み出し動作が正常に行われたかを判定する方法に関するものである。
【０００２】
【従来の技術】
非常に多くのシステムにおいて、システム内の半導体集積回路（以降ICとする）の電気的特性を調整・制御する為に、不揮発性記憶素子を用いた半導体記憶装置（以降メモリ装置とする）が使用されている。
【０００３】
まず初めに、従来のシステムは不揮発性記憶素子を用いたメモリ装置に記憶させるICの電気的特性を調整・制御するデータを１グループしか記憶させないことより、初期設定により記憶させたデータは変化しないことが前提に構成されている。
【０００４】
しかし、外部からの電気的ストレスや不揮発性半導体記憶素子への調整・制御データ書き込み動作異常によるデータの劣化、システムの経年使用によるデータの劣化等、何らかの異常動作により調整・制御データが変化した場合は、ICの電気的特性が大きく変化し、システムの異常動作につながるだけでなく、不揮発性半導体記憶素子に記憶された調整・制御データが変化したという異常動作を検出する手段を持っていない。
【０００５】
図４は、従来の半導体記憶装置のシステム構成を示しており、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するためのデータを記憶するための不揮発性半導体記憶素子、3 は不揮発性半導体記憶素子２に記憶されたデータを読み出した後、保持するためのデータラッチ回路、4 はデータラッチ回路３により保持されたデータを半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【０００６】
以上のように構成された半導体記憶装置のシステムについて、以下にその動作を説明する。
【０００７】
半導体集積回路１の電気的特性を調整・制御するためのデータグループを不揮発半導体記憶素子２に初期設定として書き込む。不揮発性半導体記憶素子２に書き込まれたデータは、電源投入後のデータ読み出し時にデータラッチ回路3 に送られて、電源投入期間保持されると共に、DAコンバータ4 に送られてアナログ信号に変換された後、半導体集積回路１に電気的特性調整・制御信号として入力される。
【０００８】
上記構成によるシステムにおいては、半導体集積回路１の電気的特性は、不揮発性半導体記憶素子２に書き込まれたデータにより決定されるが、データが、外部からの電気的ストレスや熱ストレスおよび不揮発性半導体記憶素子２へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合には、データラッチ回路３およびDAコンバータ4 に入力されるデータが変化するので、半導体集積回路１の電気的特性もDAコンバータ4 の出力変動に応じて大きく変化する。
【０００９】
また、不揮発性半導体記憶素子2 に書き込まれた初期設定データの変化を検出する機能をシステム全体として持っていないため、初期設定データの変化という異常状態を外部から検出することが不可能である。
【００１０】
【発明が解決しようとする課題】
上記のように、従来の半導体集積回路および半導体記憶装置を使用したシステムにおいては、半導体集積回路１の電気的特性を調整・制御するためのデータを、不揮発性半導体記憶素子2 に１グループしか記憶させない為、外部からの電気的ストレスや熱ストレスおよび不揮発性半導体記憶素子２へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合には、その変化が半導体集積回路2 の電気的特性を大きく変化し、異常動作につながるだけでなく、初期設定データの変化という異常状態を外部から検出することが不可能という課題がある。
【００１１】
本発明は、上記従来の課題を解決するもので、初期設定データから変化した異常なデータを保持せず、正常なデータのみ保持し、システムの信頼性を向上することができる半導体記憶装置およびその記憶データ書き込み・読み出し方法を提供することである。
【００１２】
【課題を解決するための手段】
請求項１記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転していない回数が所定回数以下のとき記憶データを保持するための信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持するデータラッチ回路とを備えたものである。
【００１３】
請求項１記載の半導体記憶装置によれば、例えば半導体集積回路の電気的特性を調整・制御するためのデータを１グループでなく、同一内容で任意の偶数回（偶数グループに）記憶させ、ｎ−1 回目とｎ回目の記憶データが反転している場合には、記憶データをデータラッチ回路に送り、ｎ−1 回目とｎ回目のデータが反転していない場合には、記憶データをデータラッチ回路に送らないことにより、外部からの電気的ストレスや熱ストレス及び不揮発性半導体記憶素子へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合においても、初期設定データから変化した異常データはデータラッチ回路に保持されず、正常なデータのみ保持され、半導体集積回路の電気的特性を調整・制御することになるので、異常動作につながることがなくなり、システムの信頼性向上が図れる。
【００１４】
請求項２記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データとこの記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転していない回数が所定回数以上のとき記憶データを保持する動作を禁止する信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持しないデータラッチ回路とを備えたものである。
【００１５】
請求項２記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００１６】
請求項３記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転した回数が所定回数以上のとき記憶データを保持するための信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持するデータラッチ回路とを備えたものである。
【００１７】
請求項３記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００１８】
請求項４記載の半導体記憶装置は、任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して記憶データが反転している回数または反転していない回数をカウントし反転した回数が所定回数以下のとき記憶データを保持する動作を禁止する信号を出力するカウンタ回路と、
カウンタ回路の信号を入力したとき、読み出した記憶データを保持しないデータラッチ回路とを備えたものである。
【００１９】
請求項４記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００２０】
請求項５記載の半導体記憶装置は、請求項１〜４の何れかにおいて、カウンタ回路の比較判定結果を外部に出力する出力回路を有するものである。
【００２１】
請求項５記載の半導体記憶装置によれば、請求項１と同様な効果のほか、データ比較回路でのｎ− 1 回の比較動作における、カウンタ回路のカウント数により、書き込み・読み出し動作が正常であるか異常であるかを外部に出力する機能を有する。このように、初期設定データの変化という異常状態を外部から検出する手段を設けることにより、その製品の使用者に異常状態を知らせることが出来るようになり、異常状態での継続使用により発生する問題を未然に防止することが可能となることにより、さらなるシステムの信頼性向上が図れる。
【００２２】
請求項６記載の半導体記憶装置は、請求項１〜４の何れかにおいて、不揮発性半導体素子に、電気的書き換え可能なＥＥＰＲＯＭを用いたものである。
請求項７記載の半導体記憶装置は、請求項１〜４の何れかにおいて、不揮発性半導体素子に、ヒューズＲＯＭを用いたものである。
請求項８記載の半導体記憶装置は、請求項１〜４の何れかにおいて、不揮発性半導体素子に、ツェナーザップを用いたものである。
請求項６〜８記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００２３】
請求項９記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に比較された結果に対して反転している数または反転していない数をカウントし、
反転していない数が所定数以下のとき記憶データをデータラッチ回路に保持させることを特徴とする。
請求項１０記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に出力された比較結果に対して反転している数または反転していない数をカウントし、反転していない数が所定数以上のとき記憶データを保持する動作を禁止することを特徴とする。
【００２４】
請求項１１記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に出力された比較結果に対して反転している数または反転していない数をカウントし、反転している数が所定回数以上のとき記憶データをデータラッチ回路に保持させることを特徴とするものである。
請求項１２記載の半導体記憶装置の記憶データ書き込み・読み出し方法は、不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データと記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
順に出力された比較結果に対して反転している数または反転していない数をカウントし、反転している数が所定回数以下のとき記憶データを保持する動作を禁止することを特徴とする。
【００２５】
請求項９〜１２記載の半導体記憶装置の記憶データ書き込み・読み出し方法によれば、請求項１と同様の効果がある。
【００２６】
【発明の実施の形態】
図１は、本発明の第１の実施の形態における半導体記憶装置を使用したシステム構成図を示すものである。図１において、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するための任意のｘビットデータを、同一内容で任意の偶数グループ（以降ｎ回とする）、1 回目（ｎ−１回目）と２回目（ｎ回目）のデータの極性を反転させて記憶させるための不揮発性半導体記憶素子、６は電源投入後に不揮発性半導体素子２からデータを読み出すため入力端子に入力されるクロック信号、5 は不揮発性半導体記憶素子２に記憶されたデータを読み出す時に、クロック信号６により順次読み出されてくる1 回目（ｎ−1 回目）と2 回目（ｎ回目）のデータをクロック信号６により順次格納するｘビットのシフトレジスタ、7 はクロック信号６により、不揮発性半導体素子２から読み出されてくる２回目（ｎ回目）のデータを第１の入力とし、クロック信号６によりシフトレジスタ５から出力されてくる1 回目（ｎ−1 回目）のデータを第２の入力とし、第１の入力と第２の入力のデータ極性が反転しているかどうかを比較し、その結果を出力するデータ比較回路、3 はデータ比較回路７における１回目（ｎ−1 回目）の２回目（ｎ回目）のデータ比較結果が正常に反転している場合には、シフトレジスタ５に格納されているデータをラッチし、正常に反転していない場合にはデータをラッチしないデータラッチ回路，4 はデータラッチ回路３により保持されたデータを、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【００２７】
以上のように構成された本発明の第１の実施の形態について、以下にその動作を説明する。
【００２８】
半導体集積回路１の電気的特性を調整・制御するためのデータグループを同一内容で任意の偶数回、１回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて、初期設定として不揮発性半導体記憶素子２に書きこむ。不揮発性半導体素子２に書きこまれたデータは、電源投入後、まず最初にクロック信号６により１回目（ｎ−1 回目）が読み出され、シフトレジスタ５に送られて格納されると共に、データ比較回路７に送られる。
【００２９】
この時、シフトレジスタ５には、1 回目（ｎ−1 回目）のデータがデータラッチ回路3 の入力として格納されているが、データ比較回路7 には第１の入力である１回目（ｎ−1 回目）のデータしか入力されておらず、第２の入力であるシフトレジスタ５の出力が出て来ないため、データ比較結果は正常に反転していないと判断され、データラッチ回路３にデータラッチ動作NG信号を送る。よって、1 回目（ｎ−1 回目）のデータはデータラッチ回路3 に保持されない。
【００３０】
次に、1 回目（ｎ−1 回目）の動作に引き続いて、2 回目（ｎ回目）のデータが、クロック信号６により読み出され、1 回目の読み出し動作と同様に、シフトレジスタ５に送られて順次格納されると共に、データ比較回路７に送られる。
【００３１】
この時、シフトレジスタ５は、クロック信号６により、2 回目（ｎ回目）のデータを順次格納すると同時に、1 回目（ｎ−1 ）回目のデータをデータ比較回路７の第２の入力として出力していく。その動作に同期して、不揮発性半導体記憶素子２から読み出された2 回目（ｎ回目）のデータがデータ比較回路7 に第１の入力として入力され、データ比較回路7 において、第１の入力と第２の入力が反転しているかを比較判定し、データが正常に反転している場合には、データラッチ回路３にデータラッチ動作OK信号を送り、データが正常に反転していない場合には、データラッチ動作NG信号を送る。
【００３２】
データラッチ回路３は、1 回目と2 回目‥‥‥ｎ−1 回目とｎ回目の比較動作において、データ比較回路7 における判定がOKの場合のみシフトレジスタ5 のデータを取り込み、保持すると共に、DAコンバータ4 にデータを出力する。
【００３３】
DAコンバータ４はデータラッチ回路3 の出力データに応じて、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号を出力する。
【００３４】
図２は、本発明の第２の実施の形態における半導体記憶装置を使用したシステム構成図を示すものである。
【００３５】
図２において、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するための任意のｘビットデータを、同一内容で任意の偶数グループ（以降ｎ回とする）、１回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて記憶させるための不揮発性半導体記憶素子、6 は電源投入後に不揮発性半導体素子２からデータを読み出すための入力端子に入力するクロック信号、５は不揮発性半導体記憶素子２に記憶されたデータを読み出す時に、クロック信号６により順次読み出されてくる１回目（ｎ−1 回目）と２回目（ｎ回目）のデータをクロック信号６により順次格納するｘビットのシフトレジスタ、7 はクロック信号６により、不揮発性半導体素子２から読み出されてくる２回目（ｎ回目）のデータを第１の入力とし、クロック信号６によりシフトレジスタ５から出力されてくる１回目（ｎ−1 回目）のデータを第２の入力とし、第１の入力と第２の入力のデータ極性が反転しているかどうかを比較し、その結果を出力するデータ比較回路、８はデータ比較回路７より出力されたｎ−1 回の比較判定結果のNG（データが反転していない）であった回数をカウントし、そのカウント数に応じて比較判定結果を出力するカウンタ回路、3 はカウンタ回路８の比較判定結果に応じて、シフトレジスタ５のデータを取り込み、保持するデータラッチ回路３、4 はデータラッチ回路３により保持されたデータを、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【００３６】
以上のように構成された本発明の第２の実施の形態について、以下にその動作を説明する。
【００３７】
半導体集積回路１の電気的特性を調整・制御するためのデータグループを同一内容で任意の偶数のｎ回、1 回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて、初期設定として不揮発性半導体記憶素子２に書きこむ。不揮発性半導体素子２に書きこまれたデータは、電源投入後、まず最初にクロック信号６により１回目（ｎ−1 回目）が読み出され、シフトレジスタ５に送られて格納されると共に、データ比較回路7 に送られる。
【００３８】
この時、シフトレジスタ５には、1 回目（ｎ−1 回目）のデータがデータラッチ回路３の入力として格納されているが、データ比較回路７には第１の入力である１回目（ｎ−1 回目）のデータしか入力されておらず、第２の入力であるシフトレジスタ５の出力が出て来ないため、データ比較結果は正常に反転していないと判断され、データラッチ回路３にデータラッチ動作NG信号を送る。よって、1 回目（ｎ−1 回目）のデータはデータラッチ回路３に保持されない。
【００３９】
次に、1 回目（ｎ−1 回目）の動作に引き続いて、2 回目（ｎ回目）のデータが、クロック信号６により読み出され１回目の読み出し動作と同様に、シフトレジスタ５に送られて順次格納されると共に、データ比較回路７に送られる。
【００４０】
この時、シフトレジスタ５は、クロック信号６により、2 回目（ｎ回目）のデータを順次格納すると同時に、1 回目（ｎ−1 ）回目のデータをデータ比較回路７の第２の入力として出力していく。その動作に同期して、不揮発性半導体記憶素子２から読み出された２回目（ｎ回目）のデータがデータ比較回路７に第１の入力として入力され、データ比較回路７において、第１の入力と第２の入力が反転しているかを比較判定し、データが正常に反転しているかいないかをカウンタ回路８に出力する。カウンタ回路８は、データ比較回路７より出力されたｎ−1 回の比較判定結果のNGであった回数をカウントし、あらかじめ設定した回数以下の場合には、データラッチ回路３にデータラッチ動作OK信号を送り、あらかじめ設定した回数以上の場合には、データラッチ回路３にデータラッチ動作NG信号を送る。
【００４１】
データラッチ回路３は、カウンタ回路８のカウント数があらかじめ設定した回数以下の場合のみシフトレジスタ５のデータを取り込み、保持すると共に、D A コンバータ４にデータを出力する。DAコンバータ４はデータラッチ回路３の出力データに応じて、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号を出力する。
【００４２】
図３は、本発明の第３の実施の形態における半導体記憶装置を使用したシステム構成図を示すものである。
【００４３】
図３において、1 は半導体集積回路、2 は半導体集積回路１の電気的特性を調整・制御するための任意のｘビットデータを、同一内容で任意の偶数グループ（以降ｎ回とする）、１回目（ｎ−1 回目）と２回目（ｎ回目）のデータの極性を反転させて記憶させるための不揮発性半導体記憶素子、6 は電源投入後に不揮発性半導体素子２からデータを読み出すための入力端子に入力するクロック信号、5 は不揮発性半導体記憶素子２に記憶されたデータを読み出す時に、クロック信号６により順次読み出されてくる１回目（ｎ−1 回目）と２回目（ｎ回目）のデータをクロック信号６により順次格納するｘビットのシフトレジスタ回路、7 はクロック信号６により、不揮発性半導体素子２から読み出されてくる２回目（ｎ回目）のデータを第１の入力とし、クロック信号６によりシフトレジスタ５から出力されてくる１回目（ｎ−1 回目）のデータを第２の入力とし、第１の入力と第２の入力のデータ極性が反転しているかどうかを比較し、その結果を出力するデータ比較回路、８はデータ比較回路７より出力されたｎ−1 回の比較判定結果のNG（データが反転していない）であった回数をカウントし、そのカウント数に応じて比較判定結果を出力するカウンタ回路、9 はカウンタ回路８の比較判定結果を外部に出力するための出力回路、10は比較判定結果出力端子、3 はカウンタ回路８の比較判定結果に応じて、シフトレジスタ５のデータを取り込み、保持するデータラッチ回路、４はデータラッチ回路３により保持されたデータを、半導体集積回路１の電気的特性を調整・制御するためのアナログ信号に変換するDAコンバータである。
【００４４】
以上のように構成された本発明の第３の実施の形態について、以下にその動作を説明する。
【００４５】
1 の半導体集積回路の電気的特性を調整・制御する為のデータグループを同一内容で任意の偶数のｎ回、1 回目（ｎ−1 回目）と2 回目（ｎ回目）のデータの極性を反転させて、初期設定として不揮発性半導体記憶素子２に書きこむ。不揮発性半導体素子２に書きこまれたデータは、電源投入後、まず最初にクロック信号６により１回目（ｎ−1 回目）が読み出され、シフトレジスタ５に送られて格納されると共に、データ比較回路７に送られる。
【００４６】
この時、シフトレジスタ５には、1 回目（ｎ−1 回目）のデータがデータラッチ回路３の入力として格納されているが、データ比較回路７には第１の入力である１回目（ｎ−1 回目）のデータしか入力されておらず、第２の入力であるシフトレジスタ５の出力が出て来ないため、データ比較結果は正常に反転していないと判断され、データラッチ回路３にデータラッチ動作NG信号を送る。よって、1 回目（ｎ−1 回目）のデータはデータラッチ回路３に保持されない。
【００４７】
次に、1 回目（ｎ−1 回目）の動作に引き続いて、2 回目（ｎ回目）のデータが、クロック信号６により読み出され１回目の読み出し動作と同様に、シフトレジスタ５に送られて順次格納されると共に、データ比較回路７に送られる。
【００４８】
この時、シフトレジスタ５は、クロック信号６により、2 回目（ｎ回目）のデータを順次格納すると同時に、1 回目（ｎ−1 ）回目のデータをデータ比較回路７の第２の入力として出力していく。その動作に同期して、不揮発性半導体記憶素子２から読み出された２回目（ｎ回目）のデータがデータ比較回路７に第１の入力として入力され、データ比較回路７において、第１の入力と第２の入力が反転しているかを比較判定し、データが正常に反転しているかいないかをカウンタ回路８に出力する。カウンタ回路８は、データ比較回路７より出力されたｎ−1 回の比較判定結果のNGであった回数をカウントし、あらかじめ設定した回数以下の場合には、データラッチ回路３にデータラッチ動作OK信号を送り、あらかじめ設定した回数以上の場合には、データラッチ回路３にデータラッチ動作NG信号を送る。
【００４９】
出力回路９はカウンタ回路８から出力されるデータラッチ動作信号がOKかNGかを外部に出力するための信号に変換し、比較判定結果出力端子１０より出力する。データラッチ回路３は、カウンタ回路８のカウント数があらかじめ設定した回数以下の場合のみシフトレジスタ５のデータを取り込み、保持すると共に、DAコンバータ４にデータを出力する。DAコンバータ４はデータラッチ回路３の出力データに応じて、半導体集積回路１の電気的特性を調整・制御する為のアナログ信号を出力する。
【００５０】
なお、出力回路９は、カウンタ回路８での比較動作において、1 回目（ｎ−1 回目）と2 回目（ｎ回目）のデータが反転していない場合に、データラッチ回路３に異常データを送らないための信号が出力されたとき、その出力極性によりON／OFF 制御されるスイッチング素子を設けたものとし、その出力を外部に出すことにより、書き込み・読み出し動作が正常であるか異常であるかを外部より検出させることができる。
【００５１】
またこの出力回路９は、第１の実施の形態を含むデータ比較回路７の出力についても適用可能である。
【００５２】
さらに、実施の形態において、カウンタ回路８はデータが反転していない場合をカウントしたが、データがカウントしている場合をカウントし、所定回数以上のときＯＫ信号を出力する構成も可能である。
【００５３】
また、不揮発性半導体素子２に、電気的書き換え可能なEEPROM、ヒューズROM 、ツェナーザップを用いることが可能である。
【００５４】
【発明の効果】
請求項１記載の半導体記憶装置によれば、例えば半導体集積回路の電気的特性を調整・制御するためのデータを１グループでなく、同一内容で任意の偶数回（偶数グループに）記憶させ、ｎ−1 回目とｎ回目の記憶データが反転している場合には、記憶データをデータラッチ回路に送り、ｎ−1 回目とｎ回目のデータが反転していない場合には、記憶データをデータラッチ回路に送らないことにより、外部からの電気的ストレスや熱ストレス及び不揮発性半導体記憶素子へのデータ書き込みが不完全等の何らかの理由により、万一初期設定データから変化した場合においても、初期設定データから変化した異常データはデータラッチ回路に保持されず、正常なデータのみ保持され、半導体集積回路の電気的特性を調整・制御することになるので、異常動作につながることがなくなり、システムの信頼性向上が図れる。
【００５６】
請求項２から請求項４記載の半導体記憶装置によれば、請求項１と同様な効果がある。
【００５７】
請求項５記載の半導体記憶装置によれば、請求項１と同様な効果のほか、初期設定データの変化という異常状態を外部から検出する手段を設けることにより、その製品の使用者に異常状態を知らせることが出来るようになり、異常状態での継続使用により発生する問題を未然に防止することが可能となることにより、さらなるシステムの信頼性向上が図れる。
請求項６から請求項８記載の半導体記憶装置によれば、請求項１と同様な効果がある。
請求項９から請求項１２記載の半導体記憶装置の記憶データ書き込み・読み出し方法請求項１と同様な効果がある。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態における半導体記憶装置を使用したシステム構成図である。
【図２】 本発明の第２の実施の形態における半導体記憶装置を使用したシステム構成図である。
【図３】本発明の第３の実施の形態における半導体記憶装置を使用したシステム構成図である。
【図４】 従来の半導体記憶装置のシステム構成図である。
【符号の説明】
1 半導体集積回路
2 不揮発性半導体記憶素子
3 データラッチ回路
4 DAコンバータ
5 シフトレジスタ回路
6 クロック信号入力端子
7 データ比較回路
8 カウンタ回路
9 出力回路
10 比較判定結果出力端子
Claims (12)
- 任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の前記記憶データに対して順に、前記記憶データと前記記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して前記記憶データが反転している回数または反転していない回数をカウントし前記反転していない回数が所定回数以下のとき前記記憶データを保持するための信号を出力するカウンタ回路と、
前記カウンタ回路の前記信号を入力したとき、読み出した前記記憶データを保持するデータラッチ回路とを備えた半導体記憶装置。 - 任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の記憶データに対して順に、記憶データとこの記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して前記記憶データが反転している回数または反転していない回数をカウントし前記反転していない回数が所定回数以上のとき前記記憶データを保持する動作を禁止する信号を出力するカウンタ回路と、
前記カウンタ回路の前記信号を入力したとき、読み出した前記記憶データを保持しないデータラッチ回路とを備えた半導体記憶装置。 - 任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の前記記憶データに対して順に、前記記憶データと前記記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して前記記憶データが反転している回数または反転していない回数をカウントし前記反転した回数が所定回数以上のとき前記記憶データを保持するための信号を出力するカウンタ回路と、
前記カウンタ回路の前記信号を入力したとき、読み出した前記記憶データを保持するデータラッチ回路とを備えた半導体記憶装置。 - 任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶する不揮発性半導体素子と、
この不揮発性半導体素子に記憶された記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の前記記憶データに対して順に、前記記憶データと前記記憶データに次いで記憶されたデータを比較して互いに反転しているか否かの比較結果を出力するデータ比較回路と、
このデータ比較回路の出力信号を入力して前記記憶データが反転している回数または反転していない回数をカウントし前記反転した回数が所定回数以下のとき前記記憶データを保持する動作を禁止する信号を出力するカウンタ回路と、
前記カウンタ回路の前記信号を入力したとき、読み出した前記記憶データを保持しないデータラッチ回路とを備えた半導体記憶装置。 - カウンタ回路の比較判定結果を外部に出力する出力回路を有する請求項１〜４の何れか１項に記載の半導体記憶装置。
- 不揮発性半導体素子に、電気的書き換え可能なＥＥＰＲＯＭを用いた請求項１〜４の何れか１項に記載の半導体記憶装置。
- 不揮発性半導体素子に、ヒューズＲＯＭを用いた請求項１〜４の何れか１項に記載の半導体記憶装置。
- 不揮発性半導体素子に、ツェナーザップを用いた請求項１〜４の何れか１項に記載の半導体記憶装置。
- 不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の前記記憶データに対して順に、前記記憶データと前記記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
前記順に比較された結果に対して反転している数または反転していない数をカウントし、
前記反転していない数が所定数以下のとき前記記憶データをデータラッチ回路に保持させることを特徴とする半導体記憶装置の記憶データ書き込み・読み出し方法。 - 不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の前記記憶データに対して順に、前記記憶データと前記記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
前記順に出力された比較結果に対して反転している数または反転していない数をカウントし、前記反転していない数が所定数以上のとき前記記憶データを保持する動作を禁止することを特徴とする半導体記憶装置の記憶データ書き込み・読み出し方法。 - 不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の前記記憶データに対して順に、前記記憶データと前記記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
前記順に出力された比較結果に対して反転している数または反転していない数をカウントし、前記反転している数が所定回数以上のとき前記記憶データをデータラッチ回路に保持させることを特徴とする半導体記憶装置の記憶データ書き込み・読み出し方法。 - 不揮発性半導体素子を内蔵する半導体記憶装置に任意のビットデータを記憶させる時に、そのデータを同一内容で、２回以上の偶数回記憶するとともに、奇数回目あるいは偶数回目のデータの極性を反転させて記憶させ、
記憶データの読み出し時に、１回目からｋ回目（ｋは２以上の整数）の前記記憶データに対して順に、前記記憶データと前記記憶データに次いで記憶されたデータが互いに反転しているか否かを、データ比較回路を用いて比較結果を出力しながら読み出す半導体記憶装置の記憶データ書き込み・読み出し方法において、
前記順に出力された比較結果に対して反転している数または反転していない数をカウントし、前記反転している数が所定回数以下のとき前記記憶データを保持する動作を禁止することを特徴とする半導体記憶装置の記憶データ書き込み・読み出し方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133424A JP4053347B2 (ja) | 2002-05-09 | 2002-05-09 | 半導体記憶装置およびその記憶データ書き込み・読み出し方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002133424A JP4053347B2 (ja) | 2002-05-09 | 2002-05-09 | 半導体記憶装置およびその記憶データ書き込み・読み出し方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003331596A JP2003331596A (ja) | 2003-11-21 |
| JP4053347B2 true JP4053347B2 (ja) | 2008-02-27 |
Family
ID=29696413
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002133424A Expired - Fee Related JP4053347B2 (ja) | 2002-05-09 | 2002-05-09 | 半導体記憶装置およびその記憶データ書き込み・読み出し方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4053347B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7328304B2 (en) * | 2004-02-27 | 2008-02-05 | Intel Corporation | Interface for a block addressable mass storage system |
| JP2013206510A (ja) * | 2012-03-29 | 2013-10-07 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US11301343B2 (en) * | 2020-06-12 | 2022-04-12 | Taiwan Semiconductor Manufacturing Company Limited | Memory block age detection |
-
2002
- 2002-05-09 JP JP2002133424A patent/JP4053347B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003331596A (ja) | 2003-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7180764B2 (en) | One-time programmable (OTP) memory devices enabling programming based on protected status and methods of operating same | |
| EP1388150B1 (en) | Integrated circuit with self-test device for an embedded non-volatile memory and related test method | |
| KR970071846A (ko) | 집적 회로 메모리 디바이스의 내장 자가 테스트 구성 | |
| US5745403A (en) | System and method for mitigating imprint effect in ferroelectric random access memories utilizing a complementary data path | |
| JP4244886B2 (ja) | センサ回路 | |
| US7656725B2 (en) | Semiconductor memory device which compensates for delay time variations of multi-bit data | |
| US6124747A (en) | Output buffer circuit capable of controlling through rate | |
| US7180783B2 (en) | Non-volatile memory devices that include a programming verification function | |
| US7372760B2 (en) | Semiconductor device and entry into test mode without use of unnecessary terminal | |
| JP4053347B2 (ja) | 半導体記憶装置およびその記憶データ書き込み・読み出し方法 | |
| JP2001236785A (ja) | 半導体メモリ装置、バッファ及び信号伝送回路 | |
| US5164918A (en) | Integrated circuit | |
| JP4908056B2 (ja) | 半導体装置および半導体装置のテスト実行方法 | |
| US6145087A (en) | Semiconductor integrated device | |
| JP5439661B2 (ja) | 半導体装置 | |
| JPH0545418A (ja) | タイミング校正装置 | |
| US7299391B2 (en) | Circuit for control and observation of a scan chain | |
| JP2001243766A5 (ja) | ||
| US6127870A (en) | Output delay circuit | |
| US7321235B2 (en) | Input circuit for an integrated circuit | |
| US6697285B2 (en) | Semiconductor memory device | |
| KR101100754B1 (ko) | 이중버퍼 구조를 가진 타이머 회로 | |
| JP3092179B2 (ja) | 半導体集積回路 | |
| CN113345508A (zh) | 测试电路及电子装置 | |
| JP4032418B2 (ja) | 入力データホールド装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041214 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070529 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070730 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071019 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071205 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |