JPS63265341A - スキヤンパス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 逸五ユＩ 本発明はスキャンパス制御１１装置に関し、特にデータ
処理装置に使用されるスキャンパス制御装置に関する。

従来技術 従来、この種のスキャンパス制御装置には、第５図に示
すように、図示せぬスキャンパスを含んだ論理装置１０
と、スキャンパスに対するスキャンデータを処理するた
めの保守診断装置１２とが接続され、これらによりデー
タ処理シスデムの一部が構成されていた。

スキャンパス制御装置１１から論理装置１０へはスキャ
ンインデータ１０９とシフトクロック１１３とスキャン
モード１１４とが送出され、これらによりスキャンイン
動作およびスキャンアウト動作の制御が行われる。

一方、論理装置１０からスキャンパス制御装置１１へは
スキャンパスから出力されたスキャンアウトデータ１１
０が送出される。また、保守診断装置１２とスキャンパ
ス制御装置１１とはリードライトアドレス１１２とライ
トデータ１１１とリードデータ１０８とにより接続され
、スキャンパス制ａ装置１１の図示せぬスキャンデータ
バッファに対してその内容の書込み読出しが可能なよう
になっていた。

スキャンパス制御表＠１１は、第６図に示すように、ス
キャンインデータ１０９とスキャンアウトデータ１１０
とを保持するスキャンデータバッファ２１と、スキャン
データバッファ２１に対するワードアドレス１２１を指
示するためのアドレスカウンタ２２と、スキャンデータ
バッファ２１へのライトデータ１１１を一時的に保持す
るための保持レジスタ２３と、スキャンデータバッファ
２１からのリードデータ１０Ｂを１ワ一ド分だけ保持す
るための保持レジスタ２１４とにより構成されている。

スキ１シンデータバツフア２１は、たとえば、８ビツト
から構成されたワードを複数個保持できるｂのであり、
書込み読出し可能なＲＡＭ　（ランダムアクセスメモリ
）により構成されている。

アドレスカウンタ２２はスキャンデータバッファ２１に
対して書込みまたは読出しを行う毎にそ・の内容を歩進
する機能を有する一般的なカウンタである。

保持レジスタ２３は保守診ｆＩｉＢ−［１２から送出さ
れる１ワ一ド分のライトデータ１１１を保持するｖＡ能
と、論理装置１０のスキャンパスからのスキャンアウト
データ１１０を１ビツトずつシフトしながら１ワ一ド分
を保持する機能とを有する。すなわち、保持レジスタ２
３はパラレル入力およびパラレル出力と、シリアル入力
とが可能なレジスタである。

保持レジスタ２４は保守診断装置１２に対して１ワ一ド
単位にデータを送出するための機能と、スキャンインデ
ータ１０９を１ビツトずつ論理装置１０のスキャンパス
に送出するための機能とを有する。すなわち、保持レジ
スタ２４はパラレル入力およびパラレル出力と、シリア
ル出力とが可能なレジスタである。

次に、この従来のデータ処理システムにおけるスキャン
アウト動作およびスキャンイン動作について説明する。

スキャンアウト動作の場合には、まず、アドレスカウン
タ２２が初期設定される。続いて、シフトクロック１１
３の供給毎に論理装置１０のスキャンパスの内容が１ビ
ツトずつシフトされ、スキャンパスの先頭からスキャン
アウトデータ１１０が保持レジスタ２３に対してシリア
ルに入力される。

保持レジスタ２３にスキャンアウトデータ１１０が８ビ
ツトまでＩ＠うど、アドレスカウンタ２２の内容により
指定されるスキャンデータバッファ２１のアドレスにこ
の保持レジスタ２３に保持された内容が書込まれる。こ
の書込みの動作が終了すると、アドレスカウンタ２２が
歩進して次のワードに移る。

このようにして、スキャンアウトデータ１１０は８ビツ
ト（１ワード）単位毎にスキャンデータバッファ２１に
順次格納される。スキャンパスのすべてに対するシフト
が完了すると、保守診断装置１２からの指定によりスキ
ャンデータバッファ２１の内容を読出すことができる。

スキャンイン動作の場合には、まず、保守診断装置１２
から保持レジスタ２３を経由してスキャンデータバッフ
ァ２１に所望のスキャンインデータが格納される。その
後、アドレスカウンタ２２が初１１設定され、アドレス
カウンタ２２の内容で指定されるスキャンデータバッフ
ァ２１の内容が１ワードずつ保持レジスタ２４に読出さ
れ、かつアドレスカウンタ２２の歩進が行われる。

保持レジスタ２４に読出されたスキャンデータバッファ
２１からのデータ１２０は１ビツトずつ順次スキャンパ
スの入力端子にシフトインデータとして送出される。ス
キャンパスにシフトクロック１１３を供給する毎に保持
レジスタ２４の内容もシフトし、８ビツトだけシフトす
るとスキャンデータバッファ２１から新たなデータ１２
０が保持レジスタ２４に読出され、保持レジスタ２４か
らスキセンインデータ１０９として送出される。

この従来のスキャンパス制御装置１１では、スキ１グン
データバツフア２１に対してスキャンパスから出力され
るスキャンアウトデータ１１０を順序よく整列して、保
守診断装置１２に対して読出し可能なデータ形式とする
機能と、保守診断装置１２からのスキャンインデータ１
０９をスキセンバスに順序よく送出する機能とを有して
いた。

また、一般に、スキャンパスのフリップフロップの接続
の順序は論理装置１０を構成するフリップフロップの機
能的な意味とはまったく関係なく接続される。すなわち
、複数ビットからなるレジスタでもスキャンパス上では
ビット毎に離され、ビット順も入替ることがしばしば生
ずる。これはＩＣおよびパッケージの物理的な設計条件
が主因であり、論理上の意味とは関係なく、近傍のフリ
ップフロップ同士を接続してスキセンバスを形成したほ
うが、フリップ７０ツブを結ぶ線長が短くてずみ、製造
的に有利なためである。

また、同様の物理条件からフリップ７０ツブのデータ極
性も正で意味をもつものと、負で意味をもつものとのい
ずれもがあり得る。

したがって、スキャンパスに対するスキャンインデータ
１０９およびスキャンアウトデータ１１０は意味がわか
るように編集しなければ、保守診断のためのデータとし
て使用できなかった。

たとえば、第７図に示すように、スキャンパスがスキャ
ンアウト側からＣ４、Ｃ５、Ｃ６、・・・・・・の順に
フリップ７０ツブが接続されているとすると（ここで、
Ｃ４はレジスタＣのビット４を示し、Ｃ５はレジスタＣ
のビット５を示し、Ｃ６はレジスタＣのビット６を示し
ている）、このスキャンパスからのスキャンアウトデー
タ１１０はスキャンデータバッファ にＣ４，Ｃ５，Ｃ６，・・・・・・と格納される。また
、ｂＯ〜ｂ７は極性が負であるにもかかわらず、スキャ
ンパスからシフトアウトされた状態で格納される。この
ように格納されるので、保守診断のためのデータとして
意味不明となり、使用できなかった。そのため、スキャ
ンデータバッファ２１に格納されたデータを対応表によ
り夫々レジスタＡ。

Ｂ、Ｃとして意味ある形に！！ＪＬ（レジスタＢのデー
タは負の極性に反転されて編集される）、この編集した
データにより保守診断の処理を行っている。スキャンア
ウトデータ１１０の編集作業は、保守診断装置１２にて
ソフトウェア的に行っており、編集のための対応表はソ
フトウェアのテーブルとして予め用意されている。

このような従来のスキャンパス制御装置１１では、スキ
ャンデータの編集機能を有していなかったので、ハード
ウェアを汎用小型コンピュータで実現される場合が多い
保守診断装置１２において、スキャンデータのデータビ
ットの並べ替えや極性の反転などの編集作業をソフトウ
ェアで実現しなければならず、このソフトウェアによる
データ編集においては一般的にオーバヘッドが大ぎく、
保守診断時間を低下さけるという欠点がある。

１且立旦道 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、保守診断時間を短縮し、保守診断処理を
高速に行うことができるスキャンパス制御装置の提供を
目的とする。

発明の構成 本発明のスキャンパスｉｂ制御装置は、データ処理装置
に設けられたスキャンパスのスキャン動作を制御するス
キセンバス制御装置であって、ビット単位およびワード
単位の占込み読出しが自在とされた記憶手段と、前記ス
キャン動作を行うためのシフトクロックの入力毎に予め
設定された前記記憶手段の前記ビット単位のアドレスを
順次出力するアドレス記憶手段と、予め設定された前記
スキセンバスの入出力データの極性を反転させるための
極性反転情報を前記シフトクロックの入ノ〕毎に順次出
力する極性反転情報記憶手段と、前記スキャン動作によ
る前記スキャンパスからの出力データに対して前記極性
反転情報記憶手段の前記極性反転情報に応じて極性反転
を行い、前記アドレス記憶手段から出力される前記ビッ
ト単位のアドレスで指定される前記記憶手段のアドレス
に書込む書込み手段と、前記スキャン動作による前記ス
キャンパスへの入力データを前記アドレス記憶手段から
出力される前記ビット単位のアドレスで指定される前記
記憶手段のアドレスから読出し、そのデータに対して前
記極性反転情報記憶手段の前記極性反転情報に応じて極
性反転を行って出力する読出し手段とを含むことを特徴
とする。

実施例 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図における本発明の一実施例によるスキャンパス制
御装置は、第５図に示す従来例のデータ処理システムと
同様に、図示せぬスキャンパスを含む論１！Ｉ！装欝１
０と保守診断装置１２とに夫々接続されている。このデ
ータ処理システムの動作については従来例と同様なので
省略する。

本発明の一実施例によるスキャンパス制御装置１１は、
スキャンデータバッファ１と、アドレスカウンタ２と、
メモリ３と、アドレス選択回路４と、アドレスレジスタ
５と、書込みデータレジスタ６と、スキャンアウトデー
タ選択回路７と、読出しデータレジスタ８と、スキャン
インデータ選択回路９とにより構成されている。

スキャンデータバッファ１はスキャンインデータ１０９
およびスキャンアウトデータ１１０を保持し、たとえば
、８ビツトから構成されたワードを複数個保持すること
ができ、書込み読出し可能なＲＡＭにより構成されいる
。またスキャンデータバッファ１はビット単位でのよ込
み読出しと、ワード単位での書込み読出しとの両方が可
能なように構成されている。

アドレスカウンタ２は論理装置１０ヘシフトクロツク１
１３を送出する毎に歩進される。

メモリ３はａ部とｐ部との２つの部分に分割され、メモ
リ３のａ部にはアドレスカウンタ２のカウント値１０２
に対応してスキャンデータバッファ１のデータビット単
位の書込み読出しアドレスが予め記憶されており、メモ
リ３のａ部から出力されたアドレス情報がスキャンデー
タバッファ１のスキャインデータ１０９およびスキャン
アウトデータ１１０の書込み読出しデータビットアドレ
ス１０３となる。

また、メモリ３のｐ部にはアドレスカウンタ２のカウン
ト値１０２に対応して極性反転を行うか否かの極性変更
指示ビット１３１が予め記憶されており、メモリ３のｐ
部から出力された極性変更指示ビット１３１はスキャン
アウトデータ選択回路７とスキャンインデータ選択回路
つとに供給され、夫々の極性反転のための制御信号とな
る。

このメモリ３は読出し専用メモリ（ＲＯＭ）または書込
み読出しメモリ（ＲＡＭ）などにより実現でき、ＲＡＭ
の場合には編集単位を区切り、それごとに内容を入替え
ることによりＲＡＭの容但を少なくすることができる。

アドレス選択回路４はメモリ３のａ部からの書込み読出
しデータビットアドレス１０３と、保守診断装置１２か
らのリードライトアドレス１１２とを切８える。スキャ
ン動作時はメモリ３のａ部からの書込み読出しデータビ
ットアドレス１０３を選択し、保守診ｌｌ１ＨＩｉｆｆ
１２からスキャンデータバッファ１への六込み読出し時
にはリードライトアドレス１１２を選択するように構成
されている。

アドレスレジスタ５はアドレス選択回路４の出力１０４
を一時保持し、スキャンデータバッファ１へアドレス情
報１０５を出力する。

書込みデータレジスタ６はスキャンデータバッファ１へ
の書込みデータを一時的に保持し、保守診’ｒｔｒ　装
Ｈ１２から送出される１ワ一ド分のライトデータ１１１
を保持する。

スキャンアウトデータ選択回路７は吉込みデータレジス
タ６の出力１０６と、論理装置１０のスキャンパスから
のスキＶンアウトｊ゛−夕１１０とを選択する。保守診
断装置１２からの書込み時にはｐ）込みデータレシスク
ロの出力１０６の１ワ一ド分（ｍ＋１ビツト）をそのま
ま通過させ、スキセンアウト時にはスキャンアウトデー
タ１１０が全ビットに出力されるように構成される。ま
た、このスキャンアウトデータ１１０の入力端子側には
極性を変更できる論理が付加され、メモリ３のｐ部から
の極性変更指示ビット１３１により制御されるようにな
っている。スキャンアウトデータ選択回路７の出力１０
７はスキＶンデータバッフ７１への書込みデータとなる
。

読出しデータレジスタ８はスキャンデータバッファ１か
らの読出しデータ１０１を一時的に保持し、保守診断装
置１２へ１ワ一ド分のリードデータ１０８を送出する。

スキャンインデータ選択回路９はスキャンデータバッフ
ァ１からの読出しデータ１０１の１ワ一ド分を１ビツト
に絞り、スキャンパスへスキャンインデータ１０９とし
て送出する。また、このスキャンインデータ１０９の出
力側には極性を変更できる論理が付加され、メモリ３の
ｐ部からの極性変更指示ビット１３１により制御される
ようになっている。

第２図は第１図のスキャンアウトデータ選択回路７の詳
細な構成を示す構成図である。図において、スキャンア
ラ１〜データ選択回路７は書込みデータレジスタ６の出
力１０６とスキャンアウトデータ１１０とを夫々切替え
るセレクタ７−１〜７−ｍ＋１と、スキャンアウトデー
タ１１０の極性を反転するインバータ７１と、メモリ３
のｐ部からの極性変更指示ビット１３１によりスキャン
アウトデータ１１０とインバータ７１の出力とを切Ｂえ
るセレクタ７２とにより構成されている。

第３図は第１図のスキャンインデータ選択回路９の詳細
な構成を示す構成図である。図において、スキャンイン
データ選択回路９はｍ＋１ビツトを１ビツトに絞るｍ＋
１ウ工イ選択回路９１と、ｍ十１ウェイ選択回路９１の
出力の極性を反転するインバータ９２と、ｍ＋ｉウェイ
選択回路９１の出力とインバータ９２の出力とをメモリ
３のｐ部からの極性変更指示ビット１３１により切替え
るセレクタ９３とにより構成されている。

これら第１図〜第３図と第５図とを用いて本発明の一実
施例の動作について説明する。

スキャンイン動作の場合には、まず、アドレスカウンタ
２が初期設定される。このとき、すでに論理装置１０の
スキ１１ンバスの先頭には屋切のスキャンアウトデータ
１１０が出力されており、このスキャンアウトデータ１
１０はスキャンアウトデータ選択回路７を介してスキャ
ンデータバッファ１への書込みデータとなる。また、ス
キャンアウトデータ選択回路７はアドレスカウンタ２の
カウントｆｉｉ’１１０２に対応したメモリ３のｐ部の
極性変更指示ビット１３１の内容が極性変更を指示する
ものであれば、スキャンアウトデータ１１０の極性を変
更してスキャンデータバッファ１に出力する。

一方、アドレスカウンタ２に指示され、予め記憶された
メモリ３のａ部の内容がアドレス選択回路４を介してア
ドレスレジスタ５に読出され、このメモリ３のａ部の内
容によりスキャンデータバッファ１へのスキャンアウト
データ１１０の８込みデータビット位置が指定される。

この指定された潟込みデータビット位置によりスキャン
アウトデータ１１０の１ビツトがスキャンデータバッフ
ァ１に書込まれる。書込みが終了すると、シフトクロッ
ク１１３が論理装置１ｔ１０に送出され、スキャンパス
を１ビツトシフトするとともに、アドレスカウンタ２が
歩進される。

続いて、次のスキャンアウトデータ１１０をメモリ３の
ａ部が示すビットアドレスに同様にして書込む。このよ
うにして、スキャンパスを構成するフリップフロップす
べてに対するシフトが完了すると、保守診断＠匿１２か
らの指定ににリスキＶンデータバッフ７１の内容を読出
すようにすることができる。

スキャンイン動作の場合には、まず、保守診断装置１２
から書込みデータレジスタ６を経由してスキ１１ンデー
タバツフア１に所望のスキャンインデータが格納される
。その後、アドレスカウンタ２が初１１ＦｉＱ定され、
このアドレスカウンタ２が示すメモリ３のａ部のアドレ
スには読出すべきスキャンデータバッファ１のビットア
ドレスが格納されているので、これをアドレスレジスタ
５に読出して保持し、このアドレスレジスタ５からの出
力１０５はスキャンデータバッファ１の読出しアドレス
を指示する。

スキャンデータバッファ１からは指定のデータビットを
含む１ワードが読出され、この１ワードのうちスキャン
インデータ選択回路９で指定ビットが選択され、これが
スキャンインデータ１０９としてスキャンパスの入力端
子に送出される。また、スキャンインデータ選択回路９
はアドレスカウンタ２のカウント値１０２に対応したメ
モリ３のｐ部の極性変更指示ビット１３１の内容が極性
変更を指示するものであれば、スキャンデータバッファ
１から読出されたデータ１０１の極性を変更してスキャ
ンパスの入力端子に送出する。この状態でシフトクロッ
ク１１３が論理装置１０に送出されると、スキャンパス
が１ビツトシフトされ、同時に、このシフトクロック１
１３の送出によりアドレスカウンタ２が歩進される。

続いて、次のスキャンインデータが上述の動作と同様に
して、メモリ３のａ部が指示するスキャンデータバッフ
ァ１のビットアドレスから読出され、スキャンパスの入
力端子に送出される。

このようにして、保守診断装置１２によりスキャンデー
タバッファ１に格納されたスキャンデータがすべてスキ
ャンパスに送出されてシフトされると、スキャンイン動
作は完了する。

第４図は本発明の一実施例によるスキャン動作を説明す
るための図である。図において、たとえば、スキャンパ
スがスキャンアウト側からＣ４゜Ｃ５、Ｃ□　、・・・
・・・の順にフリップフロップが接続されており（ここ
で、Ｃ４はレジスタＣのビット４を示し、Ｃ５はレジス
タＣのビット５を示し、Ｃ６はレジスタＣのビット６を
示している）、ｂＯ〜ｂ７の極性が負であるとすると、
メモリ３のａ部には予めスキャンパスの構成類にスキャ
ンデータバッファ１のワードアドレスとビットアドレス
とがアドレスカウンタ２の示すカウント値１０２の順序
に記憶される。

また、メモリ３のｐ部には予めスキャンパスの構成類に
夫々の極性変更の指示の有無を示す極性変更指示ビット
がアドレスカウンタ２の示すカウント値１０２の順序に
記憶される。本例においては、負の極性に変更しなけれ
ばならないｂｏ〜ｂ７に対応するメモリ３のｐ部の位置
に“１”が格納され、それ以外にはＯ″が格納されて極
性変更の指示の有無が識別されている。

すなわち、スキャンデータバッファ１のワードアドレス
毎にスキャンパスを構成するレジスタＡ。

Ｂ、Ｃ，・・・・・・夫々のデータが編集されて格納さ
れるように、スキャンパスの１ビツト目はスキャンデー
タバッファ１のワードアドレス「２」とビットアドレス
「４」とにアドレッシングされ、スキャンパスの２ビツ
ト目はスキャンデータバッファ１のワードアドレス「２
」とビットアドレス「５」とにアドレッシングされ、ス
キャンパスの３ビツト目はスキャンデータバッファ１の
ワードアドレス「２」とビットアドレス「６」とにアド
レッシングされる。同様にして、スキャンパスのｎビッ
ト目までアドレッシングを行って、そのアドレスをメモ
リ３に格納しておく。

このようにすることによって、スキャンデータバッファ
１のワードアドレスｒＯＪにはレジスタＡのデータａＯ
〜ａ７が編集されて格納され、スキャンデー、タバッフ
ァ１のワードアドレス「１」にはレジスタＢのデータｂ
Ｏ〜ｂ７が編集され、かつ極性が反転されて格納され、
スキャンデータバッファ１のワードアドレス「２」には
レジスタＣのデータＣＯ〜Ｃ７が編集されて格納される
というように、スキャンデータバッファ１にはスキャン
アウトデー夕１１０とスキシンインデータ１０９とを編
集済みの形式で格納することができる。

このように、スキャンデータバッフ１１においてビット
単位およびワード単位の書込み読出しを自在とし、また
、スキャン動作を行うためのシフトクロック１１３の入
力毎に予め設定されたスキ１シンデータバツフア１のビ
ット単位のアドレスを順次出力するメモリ３のａ部と、
予め設定されたスキャンインデータ１０９およびスキャ
ンアウトデータ１１０に対する極性変更指示ビット１３
１をシフトクロック１１３の入力毎に順次出力するメモ
リ３のｐ部とを設け、スキャンパスからのスキャンアウ
トデータ１１０をメモリ３のｐ部からの極性変更指示ビ
ット１３１に応じて極性反転して、このデータをメモリ
３のａ部から出力されるビット単位のアドレスで指定さ
れるスキャンデータバッファ１のアドレスに書込み、ス
キャンパスへのスキャンインデータ１０９をメモリ３の
ａ部から出力されるビット単位のアドレスで指定される
スキャンデータバッファ１のアドレスから読出し、この
データをメモリ３のｐ部からの極性変更指示ビット１３
１に応じて極性反転するようにすることによって、スキ
ャンイン動作時およびスキャンアウト動作時にスキャン
データの並べ替えや極性の反転などの編集をスキャンパ
スのスキャン動作と一緒に行うことができるので、従来
保守診断装置１２で行っていたスキャンデータの編集作
業をな“くすことができ、保守診断装置１２における保
守診断時間を短縮することができる。また、スキャンデ
ータの編集作業がなくなるので、保守診断装置１２にお
ける保守診断処理を高速に行うことができる。

ｍ九ス 以上説明したように本発明によれば、ビット中位および
ワード皇位の吉込み読出しが自在とされた記憶手段と、
スキャン動作を行うためのシフトクロックの入力毎に予
め設定された記憶手段のビット単位のアドレスを順次出
力するアドレス記憶手段と、予め設定されたスキャンパ
スの入出力データの極性を反転させるための極性反転情
報をシフミークロックの入力毎に順次出力する極性反転
情報記憶手段とを設け、スキャン動作によるスキャンパ
スからの出力データに対して極性反転情報記憶手段の極
性反転情報に応じて極性反転を行い、このデータをアド
レス記憶手段から出力されるビット単位のアドレスで指
定される記憶手段のアドレスに書込み、スキャン動作に
よるスキャンパスへの入力データをアドレス記憶手段か
ら出力されるビット単位のアドレスで指定される記憶手
段のアドレスから読出し、そのデータに対して極性反転
情報記憶手段の極性反転情報に応じて極性反転を行って
出力するようにすることによって、保守診断時間を短縮
し、保守診断処理を高速に行うことができるという効果
がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のスキャンアウトデータ選択回路の詳細な
構成を示す構成図、第３図は第１図のスキャンインデー
タ選択回路の詳細な構成を示す構成図、第４図は本発明
の一実施例によるスキ１！ン動作を説明するための図、
第５図は従来例のデータ処理システムの構成を示すブロ
ック図、第６図は従来例のスキャンパス制御装置の構成
を示すブロック図、第７図は従来例によるスキャン動作
を説明するための図である。 主要部分の符号の説明 １・・・・・・スキャンデータバッファ２・・・・・・
アドレスカウンタ ３・・・・・・メモリ

Claims (1)

【特許請求の範囲】
1. データ処理装置に設けられたスキャンパスのスキャン動
   作を制御するスキャンパス制御装置であって、ビット単
   位およびワード単位の書込み読出しが自在とされた記憶
   手段と、前記スキャン動作を行うためのシフトクロック
   の入力毎に予め設定された前記記憶手段の前記ビット単
   位のアドレスを順次出力するアドレス記憶手段と、予め
   設定された前記スキャンパスの入出力データの極性を反
   転させるための極性反転情報を前記シフトクロックの入
   力毎に順次出力する極性反転情報記憶手段と、前記スキ
   ャン動作による前記スキャンパスからの出力データに対
   して前記極性反転情報記憶手段の前記極性反転情報に応
   じて極性反転を行い、前記アドレス記憶手段から出力さ
   れる前記ビット単位のアドレスで指定される前記記憶手
   段のアドレスに書込む書込み手段と、前記スキャン動作
   による前記スキャンパスへの入力データを前記アドレス
   記憶手段から出力される前記ビット単位のアドレスで指
   定される前記記憶手段のアドレスから読出し、そのデー
   タに対して前記極性反転情報記憶手段の前記極性反転情
   報に応じて極性反転を行つて出力する読出し手段とを含
   むことを特徴とするスキャンパス制御装置。