JPH02308346A - 情報処理装置 - Google Patents

情報処理装置

Info

Publication number
JPH02308346A
JPH02308346A JP1128826A JP12882689A JPH02308346A JP H02308346 A JPH02308346 A JP H02308346A JP 1128826 A JP1128826 A JP 1128826A JP 12882689 A JP12882689 A JP 12882689A JP H02308346 A JPH02308346 A JP H02308346A
Authority
JP
Japan
Prior art keywords
scan
register
lsi
contents
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1128826A
Other languages
English (en)
Inventor
Hiromitsu Maeda
前田 浩光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1128826A priority Critical patent/JPH02308346A/ja
Publication of JPH02308346A publication Critical patent/JPH02308346A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は情報処理装置に関し、とくに障害の解析に必要
な情報の収集が容易な情報処理装置に関する。
〔従来の技術〕
情報処理装置の試験または障害発生時に、エラー解析の
ツールとして、トレーサと呼ばれる、情報処理装置の動
作状態を記憶する手段が従来より使用されている。
このトレーサは、記憶素子を用いて構成されることが多
いが、装置のマシンサイクルが短くなればそれだけ高速
度でより高価な記憶素子を必要とするための装置のコス
ト増を招くこと、および装置の規模による制約等により
自ずと数を制限される。
従来の装置は、トレーサの入力ビツト幅に限定された状
態情報のみ記憶するか、またはトレーサに入力する状態
情報を静的あるいは動的に選択し障害に応じた情報が記
憶できる様工夫するかしていた。この種の動作履歴記憶
保存方式として関連するものには、例えば特開昭55−
30729号公報、特開昭55−41563号公報等が
挙げられる これらに対し、特開昭55−92953号公報に記載の
処理装置では、装置が動作中でも装置内の任tのフリッ
プ・フロップの保持する値をスキャン・アウト・バスを
通じて観測するため、スキャンを制御するスキャン制御
部とは独立に、スキャン制御部を起動することによりス
キャン・アドレスをセット可能なメンテナンス・スキャ
ン・アドレス・レジスタと、該メンテナンス・スキャン
・アドレス・レジスタの内容を上記スキャン制御部が非
動作時に、スキャン・アドレス・バスに送出するスキャ
ン・アドレス・セレクタおよびスキャン・アウト・バス
に読み出されたスキャン・アウト・データを観測装置に
接続する観測用端子を備えた構成となっている。
〔発明が解決しようとする課題〕 このように、従来技術ではトレーサの入力ビツト幅が限
定されていること、またはLSiのピン数に限りがあり
、本来LSi外ヘフリップ・フロップを介さずには出力
できない信号は、トレーサへ入力するためだけにLSi
の出力端子へ接続できない場合があることなどにより記
憶される情報が限定されるか選択の幅を広げるために物
量が増大するという問題があった。
また、特開昭55−92953号公報に記載の装置では
任意のフリップ・フロップの内容をトレーサに記憶する
ことが可能であるが、読み出したいフリップ・フロップ
のスキャン・アドレスをスキャン・アドレス・バスを介
して供給することと、読み出されたスキャン・アウト・
データをスキャン・アウト・バスを介して取り出してい
るため、一度に読み出せるフリップ・フロップの数が装
置内に独立して存在するスキャン・アドレス・バスの数
とスキャン・アウト・バスの数とのいずれか小さい方に
限定されるという問題があった。
本発明の目的は、少ない物量で、装置内のより多くの任
意のフリップ・フロップの内容が一度にトレーサに記憶
できる様にして、エラー解析に必要な情報を収集しやす
い情報処理装置を提供することにある。
〔課題を解決するための手段〕
上記目的を達成するため、装置を構成するLSi内にL
Si内の任意のフリップ・フロップのスキャン・アドレ
スをセットするレジスタと、非スキャン動作時に該レジ
スタの内容を、LSi外部から供給されるスキャン・ア
ドレスと置き換えるセレクタと、上記レジスタの内容に
よって指定されるフリップ・フロップの内容をスキャン
・アウト・データとは独立にLSi外へ取り出すための
出力端子と、外出力端子よりフリップ・フロップの内容
を出力するか抑止するかを制御する出力制御レジスタを
設けたものである。
〔作用〕
スキャン・アドレスを保持するレジスタは、既存のスキ
ャン手段を用いて値を読み書きできるため、LSi内の
任意のフリップ・フロップを指定するのに用いられる。
またセレクタは、装置が非スキャン動作時に、LSi外
部よりスキャン・アドレス・バスを介して供給されるス
キャン・アドレスに替って、スキャン・アドレスを保持
するレジスタの内容を有効とする。フリップ・フロップ
の内容をスキャン・アウト・データとは独立に取り出す
ための出力端子は、スキャン・アウト・バスの本数より
も多くのフリップ・フロップの読み出しデータをトレー
サに入力可能とするために設けである。また、出力制御
レジスタは、既存のスキャン手段を用いて読み書き可能
で、装置を構成するLSiをグループ化し、グループ内
のLSiの上記出力端子を結線してトレーサの入力とす
る場合にグループ内の唯一のLSiのフリップ・フロッ
プの内容だけを有効とするために用いられる。
〔実施例〕 以下、本発明の一実施例を図面を用いて詳細に説明する
本発明の装置は、装置内の任意のフリップ・プロップを
スキャンするためのスキャン制御部と装置の動作状態を
記憶するトレーサ(図示せず)を備え、装置を構成する
LSiは第1図の様に作られている。
第1図において、1はLSiを表しており、一般的には
LSiは5−1ないし5−nまたは8−1ないし8−n
の組合せ回路および7−1ないし7−nのフリップ・フ
ロップから構成されている。
13−1ないし、13−nまたは14−1ないし14−
nまたは]9−1ないし、19−nまたは、20−1な
いし20−nは、これら組合せ回路の入力または出力が
LSi内およびLSi外と接続されていることを示して
いる。さらに本装置の様に任意のフリップ・フロップを
スキャン可能な装置では各LSi内にスキャン回路を有
している。
このスキャン回路はスキャン方式により異なるが1例え
ば以下の様になっている。すなわち、スキャン制御部か
ら送られてきたスキャン・イネーブルS E ]−2が
有効な時スキャン・アドレス5AIIをデコードし、ス
キャン・アドレスSAで指定されるフリップ・フロップ
を選択するデコーダ4と、デコーダ4により選択された
フリップ・フロップに対し、スキャン・イン・タイミン
グ5iT16が′1′で、かつスキャン・イン・データ
5iD17が′1′の時セット信号を、S i T 1
6が′1′で。
かつ5iD17が′O′であるか、またはリセットR1
8が′1′の時、リセット信号を出力してフリップ・フ
ロップに′1′または′0′を書き込んだりフリップ・
フロップの内容をOR回路9に出力するための回路6−
1ないし16−nと、回路6−1ないし6− nの出力
したフリップ・フロップの内容を1つに絞るためのOR
回路9とからなり、このOR回路の出力であるスキャン
・アウト・データ5OD18がスキャン制御部へ送られ
てフリップ・フロップの内容が読み出される。
また、本装置では、LSi毎にLSi内の任意のフリッ
プ・フロップの内容をLSi外へ出力できる様にするた
め、LSi内のスキャン・アドレスを保持するレジスタ
2−1と、5E12の値に応して、非スキャン動作中は
レジスタ2−1の内容をデコーダ4に供給し、スキャン
動作中は5A11をデコーダ4に供給するセレクタ3と
、非スキャン動作中にレジスタ2−1の指定するフリッ
プ・フロップの内容を出力端子17に出力するか抑止す
るかを指示するためのレジスタ2−2と、レジスタ2−
2の内容が′1′の時は、OR回路9の出力をそのまま
出力し、レジスタ2−2の内容が′O′の時は′O′を
出力するAND回路10を設けである。
次に本装置の動作について説明する。第2図はLSiか
らの出力信号をトレーサに接続した様子を示している。
トレーサが装置内にいくつ存在するかは本発明の内容を
限定するものではないので。
本実施例では1個としである。第2図の1−1ないし1
−Rは第1図の様に作られたLSiであり、トレーサ2
0へのm個の入力の内、i−1ないしi−Qが第1図の
出力端子17と接続されている。
i−R+1ないし、i−mは第1図の出力端子19−1
ないし19−nと接続されているため特定の状態情報し
か入力されない。従って接続するに当たっては、エラー
解析に有効な情報が得られる様、信号を慎重に選択する
必要がある。
本装置が動作中障害が発生した場合、どの様にしてエラ
ー解析に必要な情報を得るかについて以下に説明する。
エラーが発生した場合、本装置においては先ずトレーサ
の入力i十〇+1ないしi −mから入力され記憶され
た情報を読み出しエラーを解析する。
これらの情報は重要なものを優先して選んであるので、
これらの情報でエラーの原因が判明することもある。
しかし1種々の理由により、エラー解析に必要な情報が
欠けており、エラーが再現可能な場合には再度情報収集
をすることになる。ここでエラー解析に必要な情報が、
第2図のLSi内の論理内容に応じて1個ないし、複数
のLSiから構成される様グループ化されたLSiのグ
ループAのLSil−1とグループBのLSil−jの
中のフリップ・フロップの値であることがわかったとす
ると次の様に操作すればよい。
第1に装置を停止させた後スキャン制御部を起動してL
Sil−1内のレジスタ2−1に所望のフリップ・フロ
ップのスキャン・アドレスをセットし、レジスタ2−2
に′ビをセットする。グループAのLSil−1以外の
LSiではレジスタ2−2がO′となっていることを確
認する。O′になっていない場合はO′をセットする。
グループBに対しても同様の操作をした後、スキャンを
終了し、装置を再起動させる。
ここで所望のフリップ・フロップの内容がLSiより出
力されトレーサ20へ入力される様子をLSil−1に
ついて詳述する。スキャンを終了したので5EL2はO
′となり、デコーダ4へはレジスタ2−1の内容が供給
される。従って所望のフリップ・プロップの内容がOR
回路9より出力されかつレジスタ2−2が′ビであるの
で、読み出されたデータが出力端子17を介しトレーサ
20へ入力される。
装置を再起動した後、エラーを再現してやれば。
必要な情報が得られる。
本実施例によれば、複数のLSiの任意のフリップ・フ
ロップの内容をトレーサに記録できるので、エラー解析
に必要な情報を収集しやすい。
〔発明の効果〕
以上の説明から明らかなように、本発明によれば、予め
選択しトレーサに入力しておいた信号だけではエラー解
析に必要な情報が全て得られない場合でも、複数の任意
のLSi内のフリップ・フロップの内容を入力できる様
、再設定可能なので装置の動作情報が収集しやすいとい
う効果がある。
また、LSiのグループ化を可能としたことによりトレ
ーサの入力の予儲が少ない場合にも、予備に応じた数の
グループにLSiを分割して接続できるので装置に応じ
て、入力情報を再設定可能なトレーサの入力ビット数を
決めることができるという柔軟性がある。
さらにLSi内のスキャン系の回路を坩いるため低コス
トで実現が可能である。
【図面の簡単な説明】
第1図は、本発明の一実施例の装置を構成するLSiの
内部回路を示す図、第2図は、第1図のLSiの出力信
号とトレーサとの接続関係を示す図である。 1・・・本発明の装置を構成するLSi、2−1・・・
スキャン・アドレスを保持するレジスタ。 2−2・・出力制御レジスタ、 3・・・セレクタ、 10・・・レジスタ2−2の値に応じて選択されたフリ
ップフロップの値を出力したり抑止したりするAND回
路。

Claims (1)

    【特許請求の範囲】
  1. 1、装置内の任意のフリップ・フロップに対し書き込み
    /読み出しを行うスキャン手段と、装置の動作状態を時
    系列に沿って記憶する状態記憶手段を有する情報処理装
    置において、装置を構成するLSi内に、LSi内の任
    意のフリップ・フロップのスキャン・アドレスが上記ス
    キャン手段によって書き込み/読み出しを行うスキャン
    ・アドレス保持手段と、非スキャン動作時に該スキャン
    ・アドレス保持手段の保持する内容をLSi外部から供
    給されるスキャン・アドレスと置き換える手段と、該ス
    キャン・アドレス保持手段により指定されたフリップ・
    フロップの保持する値を、スキャン・アウト・データと
    は独立にLSi外へ出力する手段と、該出力手段の機能
    を有効/抑止することが上記スキャン手段により指示せ
    しめる出力制御手段とを備え、上記出力手段により取り
    出された信号を上記状態記憶手段に1つの入力として接
    続したことを特徴とする情報処理装置。
JP1128826A 1989-05-24 1989-05-24 情報処理装置 Pending JPH02308346A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1128826A JPH02308346A (ja) 1989-05-24 1989-05-24 情報処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1128826A JPH02308346A (ja) 1989-05-24 1989-05-24 情報処理装置

Publications (1)

Publication Number Publication Date
JPH02308346A true JPH02308346A (ja) 1990-12-21

Family

ID=14994369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1128826A Pending JPH02308346A (ja) 1989-05-24 1989-05-24 情報処理装置

Country Status (1)

Country Link
JP (1) JPH02308346A (ja)

Similar Documents

Publication Publication Date Title
EP0350538A1 (en) Memory device containing a static RAM memory that is adapted for executing a self-test, and integrated circuit containing such a device as an embedded static RAM memory
JPH05108396A (ja) プロセツサ回路
US4802133A (en) Logic circuit
JPH02308346A (ja) 情報処理装置
KR0170210B1 (ko) 메모리 장치의 테스트 회로
KR100364830B1 (ko) 메모리테스트회로
US20050289421A1 (en) Semiconductor chip
JP2877505B2 (ja) Lsi実装ボード及びデータ処理装置
JPH1183949A (ja) 半導体集積回路装置
JPS59211146A (ja) スキヤンイン方法
JPS61217839A (ja) スキヤン方式
JP3278833B2 (ja) 論理回路テスト方法及びテスト入力回路及びテスト出力回路
JP2738112B2 (ja) 情報処理装置の障害情報採取方式
JPS63108747A (ja) ゲ−トアレイ集積回路
JPS63193238A (ja) アドレススキヤン方式
JPH06148291A (ja) バウンダリスキャンレジスタ
JPH077345B2 (ja) 論理回路ブロックの自己診断回路
JP3180303B2 (ja) プリント板における論理素子間接続状態の診断方法
JPH0389178A (ja) 半導体集積回路
JPS5939053B2 (ja) 記憶要素指定方式
KR20040046477A (ko) 시스템온칩 시험 회로 및 시험 방법
JPS58107966A (ja) スキヤン方式
JPH06148290A (ja) バウンダリスキャンレジスタ
JPS63265341A (ja) スキヤンパス制御装置
JPH06118133A (ja) Lsiのテスト方法