JPS63265340A - スキヤンパス制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 炎翫且Ｉ 本発明はスキャンパス制御装置に関し、特にデータ処理
装置に使用されるスキャンパス制御装置に関する。

従ＩＬ語 従来、この種のスキャンパス制御装置には、第５図に示
すように、図示せぬスキャンパスを含んだ論理装置１０
と、スキャンパスに対するスキャンデータを処理するた
めの保守診断装置１２とが接続され、これらによりデー
タ処理システムの一部が構成されていた。

スキャンパス制御装置１１から論理装置１０へはスギャ
ンインデータ１０９とシフトクロック１１３とスキャン
データ１１４とが送出され、これらによりスキャンイン
動作およびスキャンアウト動作の制御が行われる。

一方、論理装置１０からスキャンパス制御装置１１へは
スキャンパスから出力されたスキｔ７ンアウ１〜データ
１１０が送出される。また、保守診断装置１２とスキャ
ンパス制御装置１１とはリードライトアドレス１１２と
ライトデータ１１１とリードデータ１０８とにより接続
され、スキャンパス制御装置１１の図示せぬスキャンデ
ータバッファに対してその内容の書込み読出しが可能な
ようになっていた。

スキャンパス制御装置１１は、第６図に示すように、ス
キャンインデータ１０９とスキャンアウトデータ１１０
とを保持するスキャンデータバッファ２１と、スキャン
データバッフ？２１に対（るワードアドレス１２１を指
示するためのアドレスカウンタ２２と、スキャンデータ
バッファ２１へのライトデータ１１１を一時的に保持す
るための保持レジスタ２３と、スキャンデータバッファ
２１からのリードデータ１０８を１ワ一ド分だけ保持す
るための保持レジスタ２４とにより構成されている。

スキャンデータバッファ２１は、たとえば、８ビツトか
ら構成されたワードを複数個保持できるものであり、書
込み読出し可能なＲＡＭ　（ランダムアクセスメモリ）
により構成されている。

アドレスカウンタ２２はスキャンデータバッファ２１に
対して書込みまたは読出しを行う毎にその内容を歩進す
る機能を有する一般的なカウンタである。

保持レジスタ２３は保守診断装置１２から送出される１
ワ一ド分のライトデータ１１１を保持する機能と、論理
装置　１０のスキャンバスからのスキャンアウトデータ
１１０を１ビットずつシフトしながら１ワ一ド分を保持
する機能とを有する。寸なわら、保持レジスタ２３はパ
ラレル入力およびパラレル出力と、シリアル入力とが可
能なレジスタである。

保持レジスタ２４は保守診断装置１２に対して１ワ一ド
単位にデータを送出するための機能と、スキャンインデ
ータ１０９を１ビツトずつ論理装置１０のスキャンバス
に送出するための機能とを有する。すなわち、保持レジ
スタ２４はパラレル入力およびバラレ°ル出力と、シリ
アル出力とが可能なレジスタである。

次に、この従来のデータ処理システムにおけるスキャン
アウト動作およびスキャンイン動作について説明する。

スキャンアウト動作の場合には、まず、アドレスカウン
タ２２が初期設定される。続いて、シフトクロック１１
３の供給毎に論理装置１０のスキャンバスの内容が１ビ
ツトずつシフトされ、スキャンバスの先頭からスキャン
アウトデータ１１０が保持レジスタ２３に対してシリア
ルに入力される。

保持レジスタ２３にスキャンアウトデータ１１０が８ビ
ツトまで揃うと、アドレスカウンタ２２の内容により指
定されるスキャンデータバッファ２１のアドレスにこの
保持レジスタ２３に保持された内容が書込まれる。この
書込みの動作が終了すると、アドレスカウンタ２２が歩
進して次のワードに移る。

このようにして、スキャンアウトデータ１１０は８ビツ
ト（１ワード）単位毎にスキャンデータバッファ２１に
順次格納される。スキャンバスのすべてに対するシフト
が完了すると、保守診断装置１２からの指定によりスキ
ャンデータバッファ２１の内容を読出すことができる。

スキャンイン動作の場合には、まず、保守診断装置１２
から保持レジスタ２３を経由してスキセンデータバッフ
７２１に所望のスキャンインデータが格納される。その
後、アドレスカウンタ２２が初期設定され、アドレスカ
ウンタ２２の内容で指定されるスキャンデータバッファ
２１の内容が１ワードずつ保持レジスタ２４に読出され
、かつアドレスカウンタ２２の歩進が行われる。

保持レジスタ２４に読出されたスキャンデータバッファ
２１からのデータ１２０は１ビツトずつ順次スキャンバ
スの入力端子にシフトインデータとして送出される。ス
キャンバスにシフトクロック１１３を供給する毎に保持
レジスタ２４の内容もシフトし、８ビツトだけシフトす
るとスキセンデータバッフ？２１から新Ｉζなデータ１
２０が保持レジスタ２４に読出され、保持レジスタ２４
からスキ１７ンインデータ１０９として送出される。

この従来のスキャンパス制御装置１１では、スキャンデ
ータバッファ２１に対してスキャンパスから出力される
スキャンアウトデータ１１０を順序よく整列して、保守
診断装置１２に対して読出し可能なデータ形式とする機
能と、保守診断装置１２からのスキャンインデータ１０
９をスキャンバスに順序よく送出する機能とを有してい
た。

また、一般に、スキャンパスのフリップフロップの接続
の順序は論理装置１０を構成するフリップフロップの機
能的な意味とはまったく関係なく接続される。すなわち
、複数ビットからなるレジスタでもスキャンバス上では
ビット毎に餌され、ビット順も入替ることがしばしば生
ずる。これはＩＣおよびパッケージの物理的な設計条件
が主因であり、論理上の意味とは関係なく、近傍のフリ
ップフロップ同士を接続してスキャンパスを形成したほ
うが、フリップフロップを結ぶ線長が短くてすみ、製造
的に有利なためである。

したがって、スキャンパスに対するスキャンインデータ
１０９およびスキ１？ンアウトデータ１１０は意味がわ
かるように編集しなければ、保守診断のだめのデータと
して使用できなかった。

たとえば、第７図に示づように、スキャンパスがスキャ
ンアウト側からＣ４、Ｃ５、Ｃ６、・・・・・・の順に
フリップフロップが接続されているとするとくここで、
０４はレジスタＣのビット４を示し、Ｃ５はレジスタＣ
のビット５を示し、Ｃ６はレジスタＣのビット６を示し
ている〉、このスキャンパスからのスキャンアウトデー
タ１１０はスキャンデータバッファ２１の０ワードのＯ
ピットがら順にＣ４，Ｃ５，Ｃ６，・・・・・・と格納
される。このように格納されるので、保守診断のための
データとして意味不明となり、使用できなかった。その
ため、スキャンデータバッファ２１に格納されたデータ
を対応表により夫々レジスタＡ、Ｂ、Ｃとして意味ある
形に編集し、この編集したデータにより保守診断の処理
を行っている。スキャンアウトデータ１１０の編集作業
は、保守診断装置１２にてソフトウェア的・に行ってお
り、編集のための対応表はソフトウェアのテーブルとし
て予め用意されている。

このような従来のスキャンパスυＪｌ１１装置１１では
、スキャンデータの編集機能を有していなかったので、
ハードウェアを汎用小型コンピュータで実現される場合
が多い保守診断装ｆｆ１１２において、スキャンデータ
のデータビットの並べ替えなどの編集作業をソフトウェ
アで実現しな【プればならず、このソフトウェアによる
データ編集においては一般的にオーバヘッドが大きく、
保守診断時間を低下させるという欠点がある。

一＆工立旦濃 本発明は上記のような従来のものの欠点を除去ずべくな
されたもので、保守診断時間を短縮し、保守診断処理を
高速に行うことかできるスキャンパスｌｂ１＋　ａｌｌ
装置の提供を目的とする。

＆旦立且羞 本発明のスキャンバス制御装置は、データ処理装置に設
けられたスキャンパスのスキャン動作を制御するスキャ
ンバス制御装置であって、ビット単位およびワード単位
の書込み読出しが自在とされた記憶手段と、前記スキャ
ン動作を行うためのシフトクロックの入力毎に予め設定
された前記記憶手段の前記ビット単位のアドレスを順次
出力するアドレス記憶手段と、前記スキャン動作による
前記スキャンパスからの出力データを前記アドレス記憶
手段から出力される前記ビット単位のアドレスで指定さ
れる前記記憶手段のアドレスに書込む店込み手段と、前
記スキャン動作による前記スキャンパスへの入力データ
を前記アドレス記憶手段から出力される前記ビット単位
のアドレスで指定される前記記憶手段のアドレスから読
出す読出し手段とを含むことを特徴とづる。

１及１ 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る。図における本発明の一実施例によるスキ１ｒンバス
制御装趙は、第５図に示す従来例のデータ処理システム
と同様に、図示せぬスキャンパスを含む論理装置１０と
保守診断装置１２とに夫々接続されている。このデータ
処理システムの動作については従来例と同様なので省略
する。

本発明の一実施例によるスキャンパス制御ｌｌ装置１１
は、スキャンデータバッファ１と、アドレスカウンタ２
と、メモリ３と、アドレス選択回路４と、アドレスレジ
スタ５と、書込みデータレジスタ６と、スキャンアウト
データ選択回路７と、読出しデータレジスタ８と、スキ
ャンインデータ選択回路９とにより構成されている。

スキャンデータバッファ１はスキャンインデータ１０９
オよびスキャンアウトデータ１１０を保持し、たとえば
、８ビツトから構成されたワードを複数個保持すること
ができ、ｍ込み読出し可能なＲＡＭにより構成されいる
。またスキャンデータバッファ１はビット単位での書込
み読出しと、ワード単位での書込み読出しとの両方が可
能なように構成されている。

アドレスカウンタ２は論理装＠１０ヘシフトクロック１
１３を送出する毎に歩進される。

メモリ３にはアドレスカウンタ２０カウント値１０２に
対応してスキャンデータバッファ１のデータピッ１〜単
位の書込み読出しアドレスが予め記憶されており、メモ
リ３から出力されたアドレス情報がスキャンデータバッ
ファ１のスキャインデータ１０９およびスキャンアウト
データ１１０の内込み読出しデータビットアドレス１０
３となる。このメモリ３は読出し専用メモリ（ＲＯＭ）
または書込み読出しメモリ（ＲＡＭ）などにより実現で
き、ＲＡＭの場合には編集単位を区切り、それごとに内
容を入替えることによりＲＡＭの容量を少なくすること
ができる。

アドレス選択回路４はメモリ３からの書込み読出しデー
タビットアドレス１０３と、保守診断装置１２からのリ
ードライトアドレス１１２とを切替える。スキャン動作
時はメモリ３からの書込み読出しデータビットアドレス
１０３を選択し、保守診断装置１２からスキャンデータ
バッファ１への書込み読出し時にはリードライトアドレ
ス１１２を選択するように構成されている。

アドレスレジスタ５はアドレス選択回路４の出力１０４
を一時保持し、スキャンデータバッファ１ヘアドレス情
報１０５を出力する。

書込みデータレジスタ６はスキャンデータバッファ１へ
の書込みデータを一時的に保持し、保守診断装置１２か
ら送出される１ワ一ド分のライトデータ１１１を保持す
る。

スキャンアウトデータ選択回路７は書込みデータレジス
タ６の出力１０６と、論理装置１０のスキャンパスから
のスキャンアウトデータ１１０とを選択する。保守診断
Ｑ置１２からの書込み時には書込みデータレジスタ６の
出力１０６の１ワ一ド分（ｍ千１ビット）をそのまま通
過させ、スキャンアウト時にはスキャンアウトデータ１
１０が全ビットに出力されるように構成される。スキャ
ンアウトデータ選択回路７の出力１０７はスキャンデー
タバッファ１への書込みデータとなる。

読出しデータレジスタ８はスキャンデータバッファ１か
らの読出しデータ１０１を一時的に保持し、保守診断装
置１２へ１ワ一ド分のリードデータ１０８を送出する。

スキャンインデータ選択回路９はスキャンデータバッフ
ァ１からの読出しデータ１０１の１ワ一ド分を１ビツト
に絞り、スキャンパスヘスキャンインデータ１０９とし
て送出する。

第２図は第１図のスキャンアウトデータ選択回路７の詳
細な構成を示す構成図である。図において、スキャンア
ウトデータ選択回路７はセレクタ７−１〜７−ｍ＋１で
構成され、夫々書込みデータレジスタ６の出力１０６と
スキャンアウトデータ１１０とが入力されている。

第３図は第１図のスキャンインデータ選択回路９の詳細
な構成を示す構成図である。図において、スキャンイン
データ選択回路９はｍ千１ビットを１ビツトに絞るｍ　
−１−１ウ工イ選択回路である。

これら第１図〜第３図と第５図とを用いて本発明の一実
施例の動作について説明する。

スキャンアウト動作の場合には、まず、アドレスカウン
タ２が初期設定される。このとき、すでに論理装置１０
のスキャンパスの先頭には最初のスキャンアウトデータ
１１０が出力されており、このスキャンアウトデータ１
１０はスキャンアウトデ−夕選択回路７を介してスキャ
ンデータバッファ１への書込みデータとなる。

一方、アドレスカウンタ２に指示され、予め記憶された
メモリ３の内容がアドレス選択回路４を介してアドレス
レジスタ５に読出され、このメモリ３の内容によりスキ
ャンデータバッファ１へのスキャンアウトデータ１１０
の書込みデータビット位置が指定される。この指定され
た書込みデータビット位置によりスキャンアウトデータ
１１０の１ビツトがスキャンデータバッファ１に書込ま
れる。

書込みが終了すると、シフトクロック１１３が論理装置
１０に送出され、スキャンパスを１ビツトシフトすると
ともに、アドレスカウンタ２が歩進される。

続いて、次のスキャンアウトデータ１１０をメモリ３が
示すビットアドレスに同様にして書込む。

このようにして、スキャンパスを構成するフリップフロ
ップすべてに対するシフトが完了すると、保守診断装置
１２からの指定によりスキャンデータバッファ１の内容
を読出すようにすることができる。

スキャンイン動作の場合には、まず、保守診断装置１２
から店込みデータレジスタ６を経由してスキャンデータ
バッファ１に所望のスキャンインデータが格納される。

その後、アドレスカウンタ２が初期設定され、このアド
レスカウンタ２が示すメモリ３のアドレスには読出ずべ
きスキャンデータバッファ１のビットアドレスが格納さ
れているので、これをアドレスレジスタ５に読出して保
持し、このアドレスレジスタ５からの出力１０５はスキ
ャンデータバッファ１の読出しアドレスを指示する。

スキャンデータバッファ１からは指定のデータビットを
含む１ワードが読出され、この１ワードのうちスキャン
インデータ選択回路９で指定ビットが選択され、これが
スキャンインデータ１０９としてスキャンパスの入力端
子に送出される。この状態でシフトクロック１１３が論
理装置１０に送出されると、スキャンパスが１ビツトシ
フトされ、同時に、このシフトクロック１１３の送出に
よりアドレスカウンタ２が歩進される。

続いて、次のスキャンインデータが上述の動作と同様に
して、メモリ３が指示するスキャンデータバッファ１の
ビットアドレスから読出され、スキャンパスの入力端子
に送出される。

このようにして、保守診断装置１２によりスキャンデー
タバッファ１に格納されたスキャンデータがすべてスキ
ャンパスに送出されてシフトされると、スキャンイン動
作は完了する。

第４図は本発明の一実施例によるスキャン動作を説明す
るための図である。図において、たとえば、スキャンパ
スがスキャンアウト側からＣ４゜Ｃ５、Ｃ６、・・・・
・・の順にフリップ７０ツブが接続されているとすると
くここで、Ｃ４はレジスタＣのビット４を示し、Ｃ５は
レジスタＣのビット５を示し、Ｃ６はレジスタＣのビッ
ト６を示している）、メモリ３には予めスキャンパスの
構成類にスキャンデータバッファ１のワードアドレスと
ビットアドレスとがアドレスカウンタ２の示すカウント
１ｉＱ１０２の順序に記憶される。

すなわち、スキャンデータバッファ１のワードアドレス
毎にスキャンパスを構成するレジスタＡ。

Ｂ、Ｃ，・・・・・・夫々のデータが編集されて格納さ
れるように、スキャンパスの１ビツト目はスキャンデー
タバッファ１のワードアドレス「２」とビットアドレス
「４」とにアドレッシングされ、スキャンパスの２ビツ
ト目はスキャンデータバッファ１のワードアドレス「２
」とビットアドレス「５１とにアドレッシングされ、ス
キャンパスの３ビツト目はスキャンデータバッファ１の
ワードアドレス「２」とビットアドレス「６」とにアド
レッシングされる。同様にして、スキャンパスのｎビッ
ト目までアドレッシングを行って、そのアドレスをメモ
リ３に格納しておく。

このようにすることによって、スキャンデータバッフ？
１のワードアドレス「０」にはレジスタＡのデータａＯ
〜ａ７が編集されて格納され、スキセンデータバッファ
１のワードアドレス「１」にはレジスタＢのデータｂＯ
〜ｂ７が編集されて格納され、スキャンデータバッファ
１のワードアドレス「２」にはレジスタＣのデータＣＯ
〜Ｃ７がｔｉＱ集されて格納されるというように、スキ
ャンデータバッファ１にはスキャンアウトデータ１１０
とスキャンインデータ１０９とを編集済みの形式で格納
することができる。

このように、スキャンデータバッファ１においてビット
単位およびワード単位の書込み読出しを自在とし、また
、スキャン動作を行うためのシフ１ヘクロツク１１３の
入力毎に予め設定されたスキャンデータバッファ１のビ
ット単位のアドレスを順次出力するメモリ３を設け、ス
キャンバスからのスキャンアウトデータ１１０をメモリ
３から出力されるビット単位のアドレスで指定されるス
キャンデータバッファ１のアドレスに書込み、スキャン
バスへのスキャンインデータ１０９をメモリ３から出力
されるビット単位のアドレスで指定されるスキャンデー
タバッファ１のアドレスから読出すようにすることによ
って、スキャンイン動作時およびスキャンアウト動作時
にスキャンデータの編集をスキャンバスのスキャン動作
と一緒に行うことができるので、従来保守診断装置１２
で行っていたスキャンデータの編集作業をなくすことが
でき、保守診断装置１２における保守診断時間を短縮す
ることができる。また、スキャンデータの編集作業がな
くなるので、保守診断装置１２における保守診断処理を
高速に行うことができる。

Ｌ匪立皇」 以上説明したように本発明によれば、ビット単位＃３Ｊ
こびワード単位の書込み読出しが自在とされた記憶手段
と、スキャン動作を行うためのシフトクロックの入力毎
に予め設定された記憶手段のピッＩ・単位のアドレスを
順次出力するアドレス記憶手段とを設け、スキャン動作
によるスキャンバスからの出力データをこのアドレス記
憶手段から出力されるビット単位のアドレスで指定され
る記憶手段のアドレスにｍ込み、スキャン動作によるス
キャンバスへの入力データをこのアドレス記憶手段から
出力されるビット単位のアドレスで指定される記憶手段
のアドレスから読出すようにすることによって、保守診
断時間を短縮し、保守診断処理を高速に行うことができ
るという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は第１図のスキャンアウトデータ選択回路の詳細な
構成を示す構成図、第３図は第１図のスキャンインデー
タ選択回路の詳細な構成を示す構成図、第４図は本発明
の一実施例によるスキャン動作を説明するための図、第
５図は従来例のデータ処理システムの構成を示すブロッ
ク図、第６図は従来例のスキャンパス制御装置の構成を
示すブロック図、第７図は従来例によるスキャン動作を
説明するための図である。 主要部分の符号の説明 １・・・・・・スキャンデータバッフ？２・・・・・・
アドレスカウンタ ３・・・・・・メモリ ４・・・・・・アドレス選択回路 ７・・・・・・スキャンアウトデータ選択回路９・・・
・・・スキャンインデータ選択回路第１図

Claims (1)

【特許請求の範囲】
1. データ処理装置に設けられたスキャンパスのスキャン動
   作を制御するスキャンパス制御装置であって、ビット単
   位およびワード単位の書込み読出しが自在とされた記憶
   手段と、前記スキャン動作を行うためのシフトクロック
   の入力毎に予め設定された前記記憶手段の前記ビット単
   位のアドレスを順次出力するアドレス記憶手段と、前記
   スキャン動作による前記スキャンパスからの出力データ
   を前記アドレス記憶手段から出力される前記ビット単位
   のアドレスで指定される前記記憶手段のアドレスに書込
   む書込み手段と、前記スキャン動作による前記スキャン
   パスへの入力データを前記アドレス記憶手段から出力さ
   れる前記ビット単位のアドレスで指定される前記記憶手
   段のアドレスから読出す読出し手段とを含むことを特徴
   とするスキャンパス制御装置。