JPS629443A - 診断制御装置 - Google Patents

診断制御装置

Info

Publication number
JPS629443A
JPS629443A JP60147747A JP14774785A JPS629443A JP S629443 A JPS629443 A JP S629443A JP 60147747 A JP60147747 A JP 60147747A JP 14774785 A JP14774785 A JP 14774785A JP S629443 A JPS629443 A JP S629443A
Authority
JP
Japan
Prior art keywords
scan
data
data buffer
buffer
state history
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60147747A
Other languages
English (en)
Inventor
Shukichi Moriyama
修吉 森山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP60147747A priority Critical patent/JPS629443A/ja
Publication of JPS629443A publication Critical patent/JPS629443A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置に使用される診断制御装置に
関し、特に、スキャンパスデータと状態履歴情報を保持
するためのデータバッファの構成と制御に関するもので
ある。
〔概 要〕
本発明は、データ処理装置のスキャンパスデータの入出
力と状態履歴情報記憶を制御する診断制御装置において
、 状態履歴記憶バッファとスキャンデータバッファを一つ
のデータバッファで共用することにより、金物量の削減
を図ったものである。
〔従来の技術〕
従来、この種の診断制御装置では、スキャンデータを保
持するためのスキャンデータバッファと状態履歴情報を
保持するためのデータバッファは個別に設ける構成とな
っていた。第2図は従来方式の診断制御装置における概
略を示すブロック構成図である。
第2図において、診断制御装置4にはスキャンパス11
と論理回路12とを含んだデータ処理装置1とサービス
プロセッサ3とが接続され、データ処理システムの一部
が構成されている。第2図に示す診断制御装置4におい
て、41は論理回路12から出力される状態情報121
を一時保持するための状態情報保持レジスタである。4
2は状態履歴記憶バッファであり、状態情報を逐次記憶
するためのバッファであり、例えばPビット×Qワード
のRAM(ランダムアクセスメモリ)で構成されている
43は状fi暦歴記憶バ7ファ42の書込み/続出しワ
ードアドレスを指示するためのアドレスカウンタであり
、44は状態情報の履歴記憶を制御する状態履歴記憶制
御回路である。45は選択回路でスキャンパス11から
のスキャンアウトデータ111とサービスプロセッサ3
からのスキャンインデータ31とを選択する。46はス
キャンイン/アウトデータを保持するスキャンデータバ
ッファで1ピント×RワードのRAMで構成されている
。47はスキャンデータバッファ46の書込み/続出し
ワードアドレスを指示するためのアドレスカウンタであ
る。48はスキャンパスへのスキャンイン、スキャンア
ウトを制御するスキャンパス制御回路である。49は選
択回路で状態履歴記憶バッファ42の出力とスキャンデ
ータバッファ46の出力を切替える。
次に、本従来例の動作について説明する。状態履歴情報
およびスキャンデータの使用目的はともに保守、診断お
よびデバグ等である。しかしその機能的違いから同時に
動作させることはない。つまり、状態履歴機能はデータ
処理装置がデータ処理動作をしている動作状態を逐次記
憶するためのものであり、スキャンパス機能は何らかの
要因でデータ処理装置が停止した場合、そのときの装置
の内部状態を出力するスキャンアウト機能、停止状態中
に装置内部へデータを入力するスキャンイン機能のもの
である。したがって、データ処理中においては状態履歴
機能のみ動作し、スキャンパス機能は動作しない。
まず、状態履歴機能を説明する。データ処理装置動作中
その論理回路12の状態情報121は、いったん状態情
報保持レジスタ41に保持される。このレジスタ41の
出力は状態履歴記憶バッファ42への書込みデータとし
て入力される。アドレスカウンタ43は状態情報が状態
履歴記憶バッファ42へ書込まれるごとに1ワード歩進
し、最終ワードまで到達すると先頭ワードに戻るという
リングカウンタで構成される。状態履歴記憶バッファ4
2への書込みタイミングおよび書込みの停止条件指定は
サービスプロセッサ3から任意に設定可能なように構成
され、状態履歴記憶制御回路44が各回路の制御を行う
。書込みタイミングは例えばクロックごと、命令実行ご
と等に設定し、停止条件は例えば障害発生時等に設定す
ることができる。停止条件が成立すると状態履歴記憶バ
ッファ42への書込みが止まる。その後サービスプロセ
ッサ3は任意のワードから選択回路49を介して状態履
歴情報を読出すことができる。
次にスキャンパス機能について説明する。スキャンパス
11を動作させるためにはデータ処理装置lは停止して
いる必要がある。サービスプロセッサ3からスキャンア
ウト指示があると、スキャンパス制御回路48はアドレ
スカウンタ47を初期状態にする0次にスキャンパス1
1から読出したスキャンアウトデータ111をアドレス
カウンタ47が示すアドレスのスキャンデータバッファ
46に1ビツトずつ書込む。1ピント書込みが終わると
スキャンパス11に対してスキャンクロックを送出し1
ビツトシフトさせ、アドレスカウンタを1ワ一ド歩進さ
せる。このようにしてスキャンバス11全体をスキャン
アウトすると、サービスプロセッサ3はアドレスカウン
タ47を初期状態に戻し1ビツトずつ選択回路49を介
してスキャンデータバッファ46の内容を読出す。
次にスキャンインについて説明する。まずサービスプロ
セッサ3はスキャンインデータ31を選択回路45を介
してスキャンデータバッファ46に書込む、書込みアド
レスはアドレスカウンタ47に設定する。すべてのスキ
ャンインデータをスキャンデータバッフ146に書込ん
だらスキャンイン指示をスキャンパス制御回路48に対
して指示する。まずアドレスカウンタ47を初期状態に
し、スキャンパス11の入力にスキャンインデータ31
をアドレスカウンタ47が示す番地から読出し送出する
。スキャンパス11に対して、スキャンクロシフを送出
しスキャンパス11を1ビツトシフトする。このように
してスキャンデータバッファ46の内容をすべてスキャ
ンパス11に入力したらスキャンイン動作は完了する。
〔発明が解決しようとする問題点〕
上述した従来の診断制御装置は、状態履歴記憶バッファ
とスキャンデータバッファは動作するタイミングが互い
に排他的であるにもかかわらず、別々に設けるために金
物量の増大を招く欠点があった。
本発明の目的は、上記の欠点を除去することにより、金
物量を削減した診断制御装置を提供することにある。
〔問題点を解決するための手段〕
本発明は、複数のフリップフロップが直列に接続されク
ロックが供給されるごとに格納されたデータの全体が接
続順にしたがってシフトするスキャンパスと、データ処
理装置の状態情報を逐次記憶するための状態履歴記憶と
を制御する診断制御装置において、上記スキャンパスか
ら出力されたスキャンアウトデータと上記スキャンパス
へ一人力されるスキャンインデータと上記データ処理装
置の状態情報とを格納するためのデータバッファ手段と
、このデータバッファ手段を介して、上記データ処理装
置の状態履歴記憶動作、上記スキャンパスのスキャン動
作およびスキャンイン動作をそ机ぞれ個別に行う手段と
を備えたことを特徴とする。
〔作 用〕
本発明は、一つのデータバッファ手段を介して≦データ
処理装置の状態履歴記憶動作、スキャンパスのスキャン
動作およびスキャンイン動作をそれぞれ個別に、例えば
、選択回路、書込みレジスタ続出しレジスタ、アドレス
カウンタ、スキャンパス制御回路および状態履歴記憶制
御回路からなる手段により行うことが可能である。かく
して、従来必要とした状態履歴記憶バッファとスキャン
データバッファの二つのバッファが一つでもよいことに
なり金物量の削減が図られる。
〔実施例〕
次に、本発明の実施例について図面を参照して説明する
第1図は本発明の一実施例を示すブロック構成図である
。第1図において、診断制御装置2にはスキャンパス1
1と論理回路12とを含んだデータ処理装置1とサービ
スプロセッサ3とが接続され、データ処理システムの一
部が構成されている。そして診断制御装置2は次の構成
要素からなっている。すなわち、21は論理回路12か
ら出力される状態情報121とサービスプロセッサ3か
らの入力データを選択する選択回路である。22は選択
回路21からの出力信号とスキャンパス11の出力であ
るスキャンアウトデータ111とをデータバッファ23
への書込むために一時的に保持する書込みレジスタで、
選択回路21の出力をパラレルに入力゛し、1ワ一ド分
保持する機能とスキャンパス11からのスキャンアウト
データを1ビツトずつシフトアウト順にシフトしながら
1ワ一ド分保持する機能とを有する。
書込みレジスタ22はパラレル入出力とシリアル入力が
可能なレジスタの一種である。23はスキャンインデー
タ31.スキャンアウトデータ111および状態情報1
21を保持するためのデータバッファで、例えばmビッ
ト×nワードのRAMにより構成することができる。2
5はデータバッファ23に対する書込み/続出しワード
アドレスを指示するためのアドレスカウンタであり、書
込み/続出し動作を行うごとに歩進する機能を有してい
る。24はデータバッファ23からの読出しデータを1
ワ一ド分だけ保持するための読出しレジスタであり、サ
ービスプロセッサ3に対してワード単位にデータを送出
するための機能と、スキャンインデータを1ビツトずつ
スキャンパス11に送出するための機能とを有する。読
出しレジスタ24はパラレル入出力とシリアル出力が可
能なレジスタである。26はスキャンイン動作とスキャ
ンアウト動作を制御するためのスキャンパス選択回路で
あり、27は状態情報の履歴記憶を制御する状態履歴記
憶制御回路′  である。
本発明の特徴は、第1図において、データバッファ23
一つで、従来例の第2図に示す状態履歴記憶バッファ4
2およびスキャンデータバッファ46の二つのバッファ
を共用した点にある。
次に、本実施例の動作について説明する。従来の技術で
も説明したように、状態履歴記憶動作とスキャンインお
よびスキャンアウト動作は同時期使用されることはない
まず、状態履歴記憶動作について説明する。データ処理
装置1が動作中その論理回路12の状態情報(例えば命
令コード、命令実行アドレス等でmビット以下でなけれ
ばならない、)は選択回路21を経由して書込みレジス
タ22に一時保持される。
この書込みレジスタ22の出力はデータバッファ23へ
の書込みデータとして入力される。アドレスカウンタ2
5は状態情報がデータバッファ23へ書込まれるごとに
lワード歩進し、最終ワードまで到達すると先頭ワード
に戻るというリングカウンタ形式に制御される。データ
バッファ23への書込みタイミングおよび書込み停止指
示は従来の技術と同様にサービスプロセッサ3から任意
に設定可能なように構成され、状態履歴記憶制御回路2
7が各回路に指示を行う、停止指示があるとデータバッ
ファ23への書込みが止まる。その後サービスプロセッ
サ3は任意のワードから読出しレジスタ24を経由して
状態履歴情報を読出すことができる。状態履歴情報の読
出し動作はデータ処理装置1が動作中においても可能で
ある。
次にスキャン動作について説明する。データ処理装置1
が停止状態のときサービスプロセッサ3からスキャンア
ウト指示があると、アドレスカウンタ25を初期設定す
る。スキャンパス11の内容がクロック供給ごとに1ビ
ツトずつシフトされ、スキャンパス11の先頭から書込
みレジスタ22に対してシリアルに入力される。書込み
レジスタ22にスキャンアウトデータが1ワード分揃う
とデータバッファ23に対して1ワ一ド分のスキャンア
ウトデータを書込む、書込みが終了するとアドレスカウ
ンタ25が歩進して次のワードに移る。このように1ワ
ードごとにデータバッファ23への書込み動作と、スキ
ャンパス11に対するシフトアウト動作との完了後に、
データバッファの内容がサービスプロセッサ3に対して
取り出される。そこで、再びアドレスカウンタ25を初
期設定し、データバッファ23の内容を読出しレジスタ
24に対して1ワードだけ読出し、次に説明するプロセ
ッサ3へ送出する。このあとアドレスカウンタ25の歩
道が行われる0以上のことを制御するのがスキャンパス
制御回路26である。
次にスキャンイン動作について説明する。アドレスカウ
ンタ25を初期設定した後に、サービスプロセッサ3か
らスキャンインすべきデータが1ワ一ド単位に選択回路
21を介して書込みレジスタ22にセットされる。書込
みレジスタ22の内容はアドレスカウンタ25により指
示されるアドレスでデータバッファ23に対して書込ま
れてアドレスカウンタ25が歩進される。このようにし
てスキャンインデータがすべてセットされると、次にス
キャンパス11に対するシフトイン動作が実行される。
再びアドレスカウンタ25が初期設定されてデータバッ
ファ23の内容が1ワードずつ読出しレジスタ24に読
出され、アドレスカウンタ25の歩道が行われる。
読出しレジスタ24に読出されたデータは1ビツトずつ
順次スキャンパス11の入力端にシフトインデータとし
て送出される。スキャンパス11にクロックを供給する
ごとにシフトインデータが1ビツトずつシフトされ、1
ワ一ド分だけシフトされるごとにデータバッファ23か
ら新たなスキャンインデータが読出しレジスタ24に読
出される。
なお、上記実施例においては、データバッファへの書込
み/続出しは内部で行う場合を取り上げたが、これは他
部装置からでも同様に可能である。
〔発明の効果〕
以上説明したように本発明は、状態履歴記憶バソファと
スキャンデータバッファを一つのデータバッファで共用
化することによ、り金物量の削減が達成できる効果があ
る。
【図面の簡単な説明】
第1°図は本発明の一実施例を示すブロック構成図。 第2図は従来例のを示すブロック構成図。 1・・・データ処理装置、2.4・・・診断制御装置、
3・・・サービスプロセッサ、11・・・スキャンパス
、12・・・論理回路、21.45.49・・・選択回
路、22・・・書込みレジスタ、23・・・データバッ
ファ、24・・・読出しレジスタ、25.43.47・
・・アドレスカウンタ、26.48・・・スキャンパス
制御回路、27.44・・・状態履歴記憶制御回路、3
1・・・スキャンインデータ、41・・・状態情報保持
レジスタ、42・・・状態履歴記憶バッファ、46・・
・スキャンデータバッファ、111・・・スキャンアウ
トデータ、121・・・状態情報。 特許出願人 日本電気株式会社・ 代理人  弁理士 井 出 直 筆。

Claims (1)

    【特許請求の範囲】
  1. (1)複数のフリップフロップが直列に接続されクロッ
    クが供給されるごとに格納されたデータの全体が接続順
    にしたがってシフトするスキャンパスと、 データ処理装置の状態情報を逐次記憶するための状態履
    歴記憶と を制御する診断制御装置において、 上記スキャンパスから出力されたスキャンアウトデータ
    と上記スキャンパスへ入力されるスキャンインデータと
    上記データ処理装置の状態情報とを格納するためのデー
    タバッファ手段と、 このデータバッファ手段を介して、上記データ処理装置
    の状態履歴記憶動作、上記スキャンパスのスキャン動作
    およびスキャンイン動作をそれぞれ個別に行う手段と を備えたことを特徴とする診断制御装置。
JP60147747A 1985-07-05 1985-07-05 診断制御装置 Pending JPS629443A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60147747A JPS629443A (ja) 1985-07-05 1985-07-05 診断制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60147747A JPS629443A (ja) 1985-07-05 1985-07-05 診断制御装置

Publications (1)

Publication Number Publication Date
JPS629443A true JPS629443A (ja) 1987-01-17

Family

ID=15437225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60147747A Pending JPS629443A (ja) 1985-07-05 1985-07-05 診断制御装置

Country Status (1)

Country Link
JP (1) JPS629443A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0336637A (ja) * 1989-07-03 1991-02-18 Fujitsu Ltd Sciにおけるスキャン・イン/アウト方式

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55157046A (en) * 1979-04-27 1980-12-06 Fujitsu Ltd Career information collecting system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55157046A (en) * 1979-04-27 1980-12-06 Fujitsu Ltd Career information collecting system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0336637A (ja) * 1989-07-03 1991-02-18 Fujitsu Ltd Sciにおけるスキャン・イン/アウト方式

Similar Documents

Publication Publication Date Title
US3343141A (en) Bypassing of processor sequence controls for diagnostic tests
US4748588A (en) Fast data synchronizer
US4586181A (en) Test pattern generating apparatus
JPH03502506A (ja) 高速データを処理するための方法及び装置
US4954994A (en) FIFO memory capable of simultaneously selecting a plurality of word lines
JPH0391188A (ja) Fifoメモリ
JPS6364413A (ja) 逐次近似レジスタ
JPS6050586A (ja) ラスタ走査デジタル表示システム
JPS629443A (ja) 診断制御装置
US6108803A (en) Memory cell circuit for executing specific tests on memory cells that have been designated by address data
JPS61107475A (ja) 画像拡大縮小装置
JP2518039B2 (ja) デ―タ処理装置の制御記憶ロ―ド方法
JPS61274280A (ja) パタ−ン発生装置
JPS6314247A (ja) スキヤンパス制御方式
JPS6310458B2 (ja)
JPS5947384B2 (ja) 磁気バブルメモリ装置
JPH04241635A (ja) 多重スキャンパス制御方式
JPH01109443A (ja) スキャンパス制御装置
JPS63265340A (ja) スキヤンパス制御装置
JPS59123974A (ja) ベクトルデ−タ記憶制御方式
JPH06295597A (ja) メモリテスト回路装置
JPH0498684A (ja) 半導体記憶装置
EP0386870A2 (en) Logic circuit for task processing
JPS6113611B2 (ja)
GB2145546A (en) Magnetic bubble memory system