JPH03203068A

JPH03203068A - スピンドルサーボ回路

Info

Publication number: JPH03203068A
Application number: JP1344057A
Authority: JP
Inventors: Kiyoshi Tateishi; 潔立石
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1989-12-28
Filing date: 1989-12-28
Publication date: 1991-09-04
Anticipated expiration: 2010-06-14
Also published as: US5170386A; JPH0756730B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、スピンドルサーボ回路に関する。

背景技術ディスク状記録担体への情報の記録方式として、ＣＡＶ
　（定角速度）方式とＣＬＶ　（定線速度）方式とがあ
る。ＣＬＶ記録方式によるディスク（以下、単にＣＬＶ
ディスクと称する）は、ＣＡＶ記録方式によるディスク
に比して約２倍の情報を記録することができるという利
点を有している。このため、ＣＤ（コンパクト・ディス
ク）と称されるディジタル・オーディオ・ディスクや、
ＣＤと基本的な記録フォーマットが同一であってディジ
タル・データの記憶媒体として用いられるＣＤ−ＲＯＭ
では、ＣＬＶ記録方式が採られている。

ところで、近年、ＣＤ−ＲＯＭから所望のデータを迅速
に読み出すために、ＣＤ−ＲＯＭの高速アクセス化が進
められている。しかしながら、単にアクセスを高速にし
ても、大量のデータ、例えば画像情報等のデータを扱う
場合、データの読出しに時間がかかるため、トータルで
のデータ読出しに要する時間を短縮するにも限界が生ず
ることになる。

発明の概要［発明の目的］そこで、本発明は、データ読出しの高速化を図るべくデ
ィスクからの記録情報の読取りの高速化を可能としたス
ピンドルサーボ回路を提供することを目的とする。

［発明の構成コ本発明によるスピンドルサーボ回路は、ディスクを回転
駆動するスピンドルモータの速度制御をスピンドルエラ
ー信号に応じて行なうスピンドルサーボ回路であって、
所定の線速度を指定する指定手段と、前記指定手段によ
る指定線速度に対応した周波数の基準クロックを発生す
る基準クロック発生手段と、前記ディスクからの読取信
号に位相同期しかつ前記指定線速度に対応した周波数の
再生クロックを生成する再生クロック生成手段と、前記
基準クロックと前記再生クロックとの周波数差に応じた
速度エラー信号を生成する速度エラー生成手段と、前記
基準クロックと前記再生クロックとの位相差に応じた位
相エラー信号を生成する位相エラー生成手段と、前記速
度エラー信号と前記位相エラー信号とを混合して前記ス
ピンドルエラー信号として導出する混合手段と、前記指
定線速度の変化に拘らずサーボループのゲイン及び前記
混合手段における混合比を一定とするループ特性制御手
段とを備えた構成となっている。

［発明の作用］本発明によるスピンドルサーボ回路においては、線速度
を任意に指定可能とし、その指定線速度に対応した周波
数の基準クロックを発生すると共に、ディスクからの読
取信号に位相同期しかつ指定線速度に対応した周波数の
再生クロックを生成することとし、基準クロックと再生
クロックとの周波数差及び位相差に応じた速度エラー信
号及び位相エラー信号を生成し、これらエラー信号を指
定線速度の変化に拘らず一定の混合比で混合してスピン
ドルエラー信号を導出すると共に、ループゲインを指定
線速度の変化に拘らず一定とする。

実施例以下、本発明の実施例を図に基づいて詳細に説明する。

第１図において、ディスク１には、ディジタル情報デー
タが例えばＥ　Ｆ　Ｍ　（Ｅｉｇｈｔ　ｔｏ　Ｆｏｕｒ
ｔｅｅｎＭｏｄｕｌａｔｉｏｎ）方式によって記録され
ている。このディスク１はスピンドルモータ２によって
回転駆動され、その記録情報は光学式ピックアップ３に
よって読み取られる。ピックアップ３は、ディスク半径
方向において移動自在に設けられたスライダー（図示せ
ず）により担持されている。このピックアップ３から出
力される読取ＲＦ倍信号ＲＦ補償回路４に供給される。

ＲＦ補償回路４は、先述したパターンピークシフト現象
に起因する読取ＲＦ倍信号位相シフトを補正することに
よりＲＦ倍信号位相特性の補償をなす位相シフト回路４
Ａと、ピックアップ３の情報読取用光スポットのアパー
チャー効果による読取ＲＦ倍信号高域成分の減衰分を補
正することによりＲＦ倍信号周波数特性の補償をなす高
域強調回路４Ｂとからなり、両回路４Ａ、４Ｂの補償特
性が可変な構成となっている。すなわち、位相シフト回
路４Ａ及び高域強調回路４Ｂは各々可変容量ダイオード
ＶＣ，，ＶＣ２を有しており、これら可変容量ダイオー
ドＶＣ＋　、ｖｃ２の各々にバイアス電圧として印加さ
れるコントロール電圧■１〜ｖ３　　（ｖｌ＜ｖ２　＜
Ｖ３）の値に応じてその補償特性が変化する構成トナっ
ている。補償特性を変化させるためのコントロール電圧
Ｖ１〜ｖ３−は、システムコントローラ６から出力され
る制御コードの内容に応じてコントロール電圧発生回路
５から択一的に出力される。

システムコントローラ６は例えばマイクロコンピュータ
によ−）て構成され、操作部７において情報読取のため
の線速度として例えば基準線速度（１倍）、その２倍及
び４倍の３段階のうちのいずれか１が指定された場合、
その指定線速度に応じた制御コードｆｓＥＬＯ，ｆｓＥ
Ｌｌを出力するようになっている。制御コードｆｓＥＬ
Ｏ，ｆｓＥＬｌの内容は、例えば、次表のように規定さ
れる。

表ＲＦ補償回路４において位相及び周波数特性の補償がな
されたＲＦ倍信号、データスライス回路８で波形整形さ
れて方形波パルスに変換された後、復調回路９、クロッ
ク再生用ＰＬＬ回路１０及び同期検出回路１１に供給さ
れる。復調回路９は方形波パルスのＥＦＭ信号の復調処
理並びに誤りの検出及び訂正を行なってデータを復調す
る構成となっている。この復調データは、デコーダ１２
において復号処理されて画像データや各種のコントロー
ルデータに変換される。これらデータはバッファメモリ
１３に一旦書き込まれた後データバス（図示せず）に高
速で転送される。

タロツク再生用ＰＬＬ回路１０はＥＦＭ信号系列中のク
ロック成分を抽出し、抽出されたタロツク成分に同期し
た所定周波数のパルスを生成して再生クロックとして出
力する構成となっている。

すなわち、方形波パルスのＥＦＭ信号と再生クロックと
の位相を比較する位相比較器１４が設けられており、そ
の比較出力である位相差信号の低域成分がＬＰＦ　（ロ
ーパスフィルタ）１５を通過し、可変ゲインアンプ１６
で増幅されてＶＣＯ（電圧制御発振器）１７の制御電圧
となる。可変ゲインアンプ１６はシステムコントローラ
６から供給される制御コードｆｓＥＬＯ，ｆｓＥＬｌの
内容に応じてゲインが、１倍、２倍及び４倍の線速度に
対して＋１２ｄＢ、＋６ｄＢ及び０ｃｌＢと変化する構
成となっている。ＶＣＯ１７からは３４．５７４４ＭＨ
ｚのクロックが出力され、このクロックは３段直列接続
された１／２分周器１８〜２０によって１／８分周され
て３人力セレクタ２１の一人力に、また１／２分周器１
８．１９によって１／４分周されてセレクタ２１の他人
力に、さらに１７２分周器１８によって１７２分周され
てセレクタ２１の残りの他人力になる。セレクタ２１は
システムコントローラ６から供給される制御コードｆｓ
ＥＬＯ，ｆｓＥＬｌの内容に基づいて１倍、２倍及び４
倍の線速度に対して１／８．１／４及び１７２分周した
クロックを再生クロックとして出力する構成となってい
る。この再生クロックは同期検出回路１１及びＣＬＶす
〜ボ回路２２に供給される。

同期検出回路１１は方形波パルスのＥＦＭ信号から再生
クロックによって記録時に挿入された同期信号を抽出し
て再生同期信号として出力する構成となっている。

ＣＬＶサーボ回路２２において、ＰＬＬ回路１０からの
再生クロックは、同期検出回路１１からの再生同期信号
によりリセットされる分周器２３ニヨって１／１４７Ｘ
４分周される。この分周クロックは再生同期信号に同期
したデユーティ比５０％のパルスとなり、先述したメモ
リ１３の書込みクロックとして用いられる。また、この
書込みクロックは速度検出器２４の一人力になると共に
、１／８分周器２５によって１／８分周されて３人カセ
レクタ２８の一人力に、さらに１／２分周器２６を経る
ことによって１６分周されてセレクタ２８の他人力に、
さらに１７２分周器２７を経ることによって３２分周さ
れてセレクタ２８の残りの他人力になる。セレクタ２８
はシステムコントローラ６から供給される制御コードｆ
ｓＥＬｏ、　　ｆｓＥｌ、Ｉの内容に基づいて１倍、２
倍及び４倍の線速度に対して１／８．１／１６及び１／
３２分周したクロックを出力する構成となっている。こ
のクロックは位相比較器２つの一人力となる。

一方、クリスタル発振器３０からは３３．ｌ１８ｇ８Ｍ
Ｈｚのクロックが基準同期信号として出力される。この
基準クロックは３段直列接続された１／２分周器３１〜
３３によって１／８分周されて３人力セレクタ３４の一
人力に、また１／２分周器３１゜３２によって１／４分
周されてセレクタ３４の他人力に、さらに１７２分周器
３１によって１／２分周されてセレクタ３４の残りの他
人力になる。

セレクタ３４はシステムコントローラ６から供給される
制御コードｆｓＥＬｏ、　　ｆｓＥＬＩの内容に基づい
て１倍、２倍及び４倍の線速度に対して１／８゜１／４
及び１／２分周したクロックをマスタークロックとして
出力する構成となっている。このマスタークロックは速
度検出器２４の他人力になると共に、分周器３５で１／
９６Ｘ６分周されて先述したメモリ１３の読出しクロッ
クとして用いられる。この読出しクロックは１／８分周
器３６によって１／８分周されて３人力セレクタ３９の
一人力に、さらに１７２分周器３７を経ることによって
１６分周されてセレクタ３９の他人力に、さらに１／２
分周器３８を経ることによって３２分周されてセレクタ
３つの残りの他人力になる。セレクタ３９はシステムコ
ントローラ６から供給される制御コードｆｓＥＬＯ，ｆ
ｓＥＬｌの内容に基づいて１倍、２倍及び４倍の線速度
に対して１／８，１／１６及び１／３２分周したクロッ
クを出力する構成となっている。このタロツクは位相比
較器２９の他人力となる。

速度検出器２４は、再生クロックの分周クロックである
書込みクロックとマスタークロックとの周波数差に応じ
たパルス幅の速度エラー信号を出力する構成となってい
る。この速度検出器２４の具体的な構成については後述
する。速度エラー信号は係数器４０で係数Ｋｖが乗じら
れて加算器４１の一人力となる。一方、位相比較器２９
はセレクタ２８．３９の各出力クロックの位相差、すな
わち書込みクロック及びマスタークロックを指定線速度
に対応した分周比で分周して得られる各分周クロックの
位相差に応じたパルス幅の位相エラー信号を出力する構
成となっている。この位相エラー信号は係数器４２で係
数ＫＰが乗じられて加算器４１の他人力となる。加算器
４１は、係数ＫＶが乗じられた速度エラー信号と係数Ｋ
ｐが乗じられた位相エラー信号とを加算してスピンドル
エラー信号として出力する。このスピンドルエラー信号
は可変ゲインアンプ４３を経てスピンドルモータ２に供
給される。可変ゲインアンプ４３はシステムコントロー
ラ６から供給される制御コードｆｓＥＬｏ、　　ｆｓＥ
Ｌｌの内容に応じてゲインが、１倍。

２倍及び４倍の線速度に対してＯ出、＋６ｄＢ及び＋１
２出と変化する構成となっている。

かかる構成のＣＬＶサーボ回路２２によって線速度が一
定となるように、しかも操作部７で指定された線速度と
なるようにディスク１の回転速度制御がなされるのであ
る。

次に、速度検出器２４の具体的な構成及びその作用につ
いて第２図のブロックに基づいて第３図のタイミングチ
ャートを参照しつつ説明する。なお、第３図（ａ）〜（
ｉ）は第２図の各部信号（ａ）〜（ｉ）の各波形をそれ
ぞれ示している。

図において、再生クロックの分周クロックである書込み
クロック（ａ）はパルス発生器５１に供給される。パル
ス発生器５１は書込みクロック（ａ）の立上がりのタイ
ミングでパルス（ｂ）を発生する構成となっている。こ
の発生パルス（ｂ）はインバータ５２で反転され、逆極
性のパルス（Ｃ）となってカウンタ５３のクリア人力に
なると共に、直接Ｄ（データ）ラッチ回路５４のクロッ
ク人力となる。カウンタ５３はマスタークロックをクロ
ック入力とし、書込みクロック（ａ）の立上がりのタイ
ミングでリセットされてカウント動作を開始する。この
カウンタ５３のカウント値（ｄ）であるＱ出力はコンパ
レータ５５，５６の各Ｐ入力となる。コンパレータ５５
は比較基準値ＱＮを０人力とし、カウンタ５３のカウン
ト値である１人力が比較基準値ＱＮ以上になると高レベ
ルの出力（ｅ）を発生する。このコンパレータ５５の出
力（ｅ）はカウンタ５７のクリア人力となる。

カウンタ５７はマスタークロックをクロック人力とし、
コンパレータ５５の出力（ｅ）が高レベルのときだけカ
ウント動作を行ない、低レベルのときにクリアされてそ
のカウント値が零になる。

このカウンタ５７のカウント値であるＱ出力（ｆ）はＤ
ラッチ回路５４のＤ（データ）人力となる。

このラッチ回路５４は書込みクロック（ａ）の立上がり
のタイミングでカウンタ５７のカウント値をラッチする
。このラッチした値（ｇ）はコンパレータ５６のＱ入力
となる。コンパレータ５６はＰ入力であるカウンタ５３
のカウント値（ｄ）が０人力であるラッチした値（ｇ）
以上になると高レベルの出力（ｈ）を発生する。そして
、このコンパレータ５６の出力（ｈ）がインバータ５８
で反転されて速度エラー信号であるｆ−Ｖ出力（ｉ）と
なるのである。

かかる構成の速度検出器２４によれば、第４図に示すよ
うに、スピンドルモータ２の回転速度が速くなることに
よって書込みクロックの周期が短く　（周波数が高く）
なった場合（Ａ）には、ｆ−■出力の高レベルの区間が
短くなり、スピンドルモータ２の回転速度が遅くなるこ
とによって書込みクロックの周期が長く（周波数が低く
）なった場合（Ｂ）には、ｆ−Ｖ出力の高レベルの区間
が長くなり、スピンドルモータ２が規定速度で回転し、
スピンドルサーボループがロックした場合には（Ｃ）、
ｆ−Ｖ出力はデユーティ比が５０％となる。

このように、速度検出器２４の検出出力である速度エラ
ー信号はパルス幅の変化として表わされ、これを積分し
て示したものが、第５図に示す周波数検出特性の縦軸で
あり、０〜５［Ｖ］の範囲で変化する。ここで、中心周
波数で出力パルスのデユーティ比が５０％となるように
し、±１０％を入力Ｄ（ダイナミック）レンジとし、出
力のＤレンジを人力に対応させると、−１０％で０　［
Ｖ］　。

＋１０％で５［Ｖ］となる。このとき、速度検出感度β
は、β−縦軸／横軸であるため、指定線速度が４倍のと
きは、指定線速度が１倍のときに比して１／４となり、
−１２出の感度低下がある。

しかし、指定線速度が４倍のとき、感度は低下するが、
人力のＤレンジは指定線速度が１倍のときに比して４倍
となり、中心周波数に対する比率は±１０％で一定とな
る。人力Ｄレンジの中心周波数に対する比率が低下する
と、中心周波数に引き埴む能力が低下するので、Ｄレン
ジを狭くすることはできない。よって、速度検出器２４
の周波数検出特性としては、第５図に示すような特性が
好ましい。

ところで、ＣＬＶサーボ回路２２において、速度検出器
２４の一方の人力クロックであるマスク−クロックの周
波数が指定線速度に応じて変化するため、速度検出器２
４の検出感度は１倍、２倍又は４倍の指定線速度に対し
て０ｃｌＢ、　−６ｃｌＢ及び−１２ｄＢと変化するこ
とになる。これにより、位相エラー信号に対する速度エ
ラー信号の混合比が低下することになり、その結果、第
６図に示すように、ゲイン特性及び位相特性が共に変化
し、指定線速度が４倍のときは位相余裕が減少すること
になる。

ここで、係数ＫＶ＋　ＫＰを一定としたとき、速度エラ
ー信号と位相エラー信号との混合比を一定とするために
は、速度検出感度が指定線速度に応じて変化することか
ら、位相比較感度も指定線速度に応じて変化させる必要
が生じる。この位相比較感度を指定線速度に応じて変化
させるために、分周器２５〜２７及びセレクタ２８並び
に分周器３６〜３８及びセレクタ３つを設けて、再生ク
ロックの分周クロックである書込みクロック及びマスタ
ークロックの分周クロックである読出しクロックを各々
指定線速度に対応した分周比で分周して位相比較器２９
に供給しているのである。これにより、速度エラー信号
と位相エラー信号との混合比が一定となるため、第７図
に示すように、位相特性は一定となる。

一方、ループゲインは、第７図から明らかなように、１
倍、２倍又は４倍の指定線速度に対して６ｄＢづつ変化
することになるが、このループゲインの変化は可変ゲイ
ンアンプ４３で補償される。

すなわち、可変ゲインアンプ４３のゲインが１倍。

２倍及び４倍の線速度に対してＯｄＢ、　＋６ｄＢ及び
＋１２ｃｌＢと変化することになるため、第８図に示す
ように、線速度の変化に対してもゲイン及び位相の両特
性は変化せず、最適なゲイン特性及び位相特性が得られ
ることになる。

このように、マスタークロックの周波数を変化させるこ
とによって線速度を変化させてデータ読出しの高速化を
図るとき、位相比較器２つの入力クロックの周波数をも
指定線速度に対応した分周比で分周することにより、速
度エラー信号及び位相エラー信号の混合比を一定にでき
、しかも可変ゲインアンプ４３のゲインが指定線速度に
応じて可変となっていることにより、ループゲインも一
定となるため、線速度の変化に拘らずスピンドルサーボ
特性の安定化が図れることになる。その結果、線速度の
高速化によるデータ読出しの高速化を達成できることに
なる。

また、第１図において、速度検出器２４１位相比較器２
９、各分局器等を１チツプＩＣ化する場合、これらをデ
ィジタル回路で構成することになる。このとき、速度検
出器２４の構成として、１倍、２倍及び４倍の各線速度
に対してＤレンジを１倍、２倍及び４倍、検出感度を１
．．１／２及び１／４倍とすることにより、ビット長を
短くできることになる。

なお、上記実施例においては、ＶＣＯ１７の出力パルス
を分周する分周器１８〜２０、書込みクロックを分周す
る分周器２５〜２７、クリスタル発振器３０の出力クロ
ックを分周する分周器３１〜３３及び読出しクロックを
分周する分周器３６〜３８をそれぞれ３段直列接続する
ことにより、指定線速度に対応した周波数のクロックを
得る構成としたが、指定線速度に対応した分周比を有す
る分周器を各セレクタに対して並列接続するように構成
しても良く、同様に、指定線速度に対応した周波数のク
ロックを得ることができる。

また、上記実施例では、指定線速度の変更の際に、速度
検出器２４の検出感度の変化に対応して位相比較器２９
の入力クロックの周波数を指定線速度に対応した分周比
で分周することによって速度エラー信号と位相エラー信
号との混合比を一定とすると共に、可変ゲインアンプ４
３のゲインを指定線速度に応じて変化させることによっ
てループゲインを一定とする構成の場合について説明し
たが、かかる回路構成に限定されるものではなく、要は
、速度エラー信号と位相エラー信号との混合比及びサー
ボループのゲインを指定線速度の変化に拘らず一定にで
きれば良く、例えば第９図に示すように、スピンドルエ
ラー信号を増幅するアンプ４３′のゲイン及び位相比較
器２９の入力クロックの周波数を固定とし、速度検出器
２４の出力側に可変ゲインアンプ４４を設け、この可変
ゲインアンプ４４のゲインを指定線速度に対応して設定
するように構成しても良い。この構成によれば、速度検
出感度は指定線速度の変化に拘らず一定となるため、位
相比較感度を変化させなくても速度エラー信号と位相エ
ラー信号との混合比を一定にでき、しかもループゲイン
にも一定に維持できることになる。

可変ゲインアンプ４４は、第９図から明らかなように、
速度エラー信号の極性を反転するインバータ４５と、そ
の出力段に設けられたディジタルトランジスタ回路４６
と、指定線速度に対応したＶＩＩＩＶ１２及びＶＩ３　
　（Ｖｌｌ　＞ＶＩ２　＞ＶＩ３　、　Ｖｎ　＝２ＶＩ
２−４ＶＩ３）の３段階の補償電圧を出力する電圧発生
回路４７と、制御コードｆｓＥＬＯ，ｆｓＥＬｌの内容
に基づいて１倍、２倍及び４倍の線速度に対して補償電
圧Ｖ１３１１’＋２及びＶｌｌを択一的に選択してディ
ジタルトランジスタ回路４６の出力に重畳するアナログ
スイッチ４８とから構成される装置発明の詳細な説明したように、本発明によるスピンドルサーボ回路
においては、指定線速度に対応した周波数の基準クロッ
クを発生すると共に、ディスクからの読取信号に位相同
期しかつ指定線速度に対応した周波数の再生クロックを
生成することとし、基準クロックと再生クロックとの周
波数差及び位相差に応じた速度エラー信号及び位相エラ
ー信号を生威し、これらエラー信号を指定線速度の変化
に拘らず一定の混合比で混合してスピンドルエラー信号
を導出すると共に、ループゲインを指定線速度の変化に
拘らず一定とする構成となっていることにより、速度エ
ラー信号及び位相エラー信号の混合比並びにサーボルー
プのゲインが線速度の変化に拘らず一定となり、スピン
ドルサーボ特性が安定するため、線速度の高速化による
データ読出しの高速化を達成できることになる。

【図面の簡単な説明】

第１図は本発明によるスピンドルサーボ回路を含むディ
スク演奏装置の一実施例を示す一部回路を含むブロック
図、第２図は第１図における速度検出器の構成の一例を
示すブロック図、第３図は第２図の回路動作を説明する
ためのタイミングチャート、第４図はスピンドルモータ
の回転速度が速い場合（Ａ）、遅い場合（Ｂ）及び規定
速度の場合（Ｃ）における書込みクロックと速度検出出
力との関係を示すタイミングチャート、第５図は速度検
出器の周波数検出特性を示す図、第６図は線速度を変化
させた際に位相比較器の入力クロックの周波数及びルー
プゲインを固定とした場合のスピンドルオーブンループ
特性を示す図、第７図は線速度を変化させた際にループ
ゲインのみを固定とした場合のスピンドルオーブンルー
プ特性を示す図、第８図は線速度を変化された際に本発
明スピンドルサーボ回路によって得られるスピンドルオ
ーブンループ特性を示す図、第９図は本発明の他の実施
例の要部を示す一部回路を含むブロック図である。主要部分の符号の説明３・・・・・・光学式ピックアップ４・・・・・・ＲＦ補償回路５．５Ａ・・・・・・コントロール電圧発生回路９・・
・・・・復調回路１０・・・・・・クロック再生用ＰＬＬ回路１１・・・
・・・同期検出回路２２・・・・・・ＣＬＶサーボ回路（Ａ）回転か速くなフｒ：場合ＣＢ）口に、／ｉｆ渥〈なフたＪ局舎第４　図

Claims

【特許請求の範囲】

（１）ディスクを回転駆動するスピンドルモータの速度
制御をスピンドルエラー信号に応じて行なうスピンドル
サーボ回路であって、所定の線速度を指定する指定手段と、前記指定手段による指定線速度に対応した周波数の基準
クロックを発生する基準クロック発生手段と、前記ディスクからの読取信号に位相同期しかつ前記指定
線速度に対応した周波数の再生クロックを生成する再生
クロック生成手段と、前記基準クロックと前記再生クロックとの周波数差に応
じた速度エラー信号を生成する速度エラー生成手段と、前記基準クロックと前記再生クロックとの位相差に応じ
た位相エラー信号を生成する位相エラー生成手段と、前記速度エラー信号と前記位相エラー信号とを混合して
前記スピンドルエラー信号として導出する混合手段と、前記指定線速度の変化に拘らずサーボループのゲイン及
び前記混合手段における混合比を一定とするループ特性
制御手段とを備えたことを特徴とするスピンドルサーボ
回路。
（２）前記ループ特性制御手段は、前記基準クロック及
び前記再生クロックを各々前記指定線速度に対応した分
周比で分周して前記位相エラー生成手段に供給する分周
手段と、前記指定線速度に対応して設定されるゲインで
前記スピンドルエラー信号を増幅する可変ゲインアンプ
とからなることを特徴とする請求項１記載のスピンドル
サーボ回路。
（３）前記ループ特性制御手段は、前記指定線速度に対
応して設定されるゲインで前記速度エラー信号を増幅す
る可変ゲインアンプからなることを特徴とする請求項１
記載のスピンドルサーボ回路。