JPH0319710B2 - - Google Patents

Info

Publication number
JPH0319710B2
JPH0319710B2 JP55188934A JP18893480A JPH0319710B2 JP H0319710 B2 JPH0319710 B2 JP H0319710B2 JP 55188934 A JP55188934 A JP 55188934A JP 18893480 A JP18893480 A JP 18893480A JP H0319710 B2 JPH0319710 B2 JP H0319710B2
Authority
JP
Japan
Prior art keywords
bit line
bit
capacitors
memory cell
bit lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP55188934A
Other languages
English (en)
Other versions
JPS57111061A (en
Inventor
Kyoshi Myasaka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP55188934A priority Critical patent/JPS57111061A/ja
Priority to US06/327,691 priority patent/US4476547A/en
Priority to EP81305984A priority patent/EP0055572B1/en
Priority to DE8181305984T priority patent/DE3175136D1/de
Priority to IE3064/81A priority patent/IE53051B1/en
Publication of JPS57111061A publication Critical patent/JPS57111061A/ja
Publication of JPH0319710B2 publication Critical patent/JPH0319710B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4097—Bit-line organisation, e.g. bit-line layout, folded bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は、折り返しビツト線方式を採用して集
績度を向上させた１トランジスタ１キヤパシタ型
の半導体記憶装置に関する。
１トランジスタ１キヤパシタ型のダイナミツク
RAM（ランダム・アクセス・メモリ）は、従来
第１図或いは第３図に示すパターンで形成される
ことが多い。第２図は第１図の等価回路で、B0，
Ｂ0，B1，1，…センスアンプ回路Ｓ／Ａおよび
コラム選択回路Ｙ−SELECTから左右に延びる
ビツト線対である。Q1，Q2，…はトランジスタ
（トランスフアゲート）、C1，C2…はキヤパシタ
で、Q1，Ci（ｉ＝１、２、…）で１ビツトのメモ
リセルが構成される。トランジスタQ1，Q2は共
通のワード線W0で駆動されるが、ビツト線B0，
B1が異なるので多重選択は防止される。このこ
とは他のワード線W1，W2，…についても同様で
ある。第１図のパターンではビツト線B0，B1，
…は拡散層の一部であり、第１のチヤネル形成領
域（左上から右下への斜線を付した部分）からな
るキヤパシタC1，C2，……とビツト線B0，B1，
…の間には第２層の多結晶シリコン層２（右上か
ら左下への斜線を付した部分）をゲート電極とし
た第２のチヤネル形成領域であるトランジスタ
Q1，Q2，…が形成される。３は第１層の多結晶
シリコン層で、キヤパシタC1，C2，…に共通な
他方の電極となる。本例のワード線W0，W1，…
はアルミニウム（Al）配線層４で形成され、コ
ンタクトホール５で多結晶シリコン層２に接続さ
れる。
第４図は第３図の等価回路である。第２図の例
はビツト線をセンスアンプの両側に延在させ、ワ
ード線は２群に分けて両側のビツト線群に交差さ
せたものであるが、第４図の例では全ワード線
W0，W1，…を１群として、これに折り返しビツ
ト線対B0，0，B1，1，…を交又させる。本
例のビツト線B0，B1，…はAl配線層１１である
ため、拡散層１２はトランジスタQ1，Q2，…の
ソース、ドレイン形成のみに用いられる。尚、１
３はキヤパシタC1，C2，…に共通な他方の電極
となる第１層の多結晶シリコン層、１４はその
窓、１５はワード線W0，W1，…を形成する第２
層の多結晶シリコン層、１６はAl配線層１１と
拡散層１２を接続するコンタクトホールである。
上述した２例のダイナミツクRAMは、そのレ
イアウトの限界でもキヤパシタの面積効率（セル
面積に対するキヤパシタ面積の比）が20〜30％と
低い。本発明はこの面積効率を更に高めて集積度
を向上させようとするもので、その特徴とすると
ころはセンスアンプ両側のビツト線を折曲して同
じ方向へ延びるようにし、かゝるビツト線にワー
ド線を交差させ、該ワード線をゲート電極とする
トランジスタを介してメモリセル用キヤパシタを
ビツト線へ接続した折返しビツト線型の半導体記
憶装置において、各センスアンプに対するビツト
線対の間に隣接センスアンプのビツト線の一方を
介在させ、これらのビツト線へは二つのメモリセ
ルを一つのコンタクトで接続し、各ビツト線への
メモリセルコンタクト位置を隣り合うビツト線へ
のメモリセルコンタクト位置に対して一ワード線
分ずらすことにより、これらのビツト線に接続す
るキヤパシタは、一ビツト線に接続される各キヤ
パシタの間の領域に隣接する他のビツト線に接続
される各キヤパシタが位置するようにずらして配
置した点にある。
以下図示の実施例を参照しながらこれを詳細に
説明する。第５図ａは本発明の一実施例を示す平
面パターン図、ｂはそのＡ−A′での断面図、第
６図は等価回路図である。本例は各センスアンプ
に対する折り返しビツト線対B0，0，B1，1，
…の間に隣接センスアンプのビツト線対の一方を
介在させるようにしたものである。ワード線は第
３図の例のようにトランスフアゲート用のトラン
ジスタのゲート電極を兼ねるようにし、そしてこ
のトランジスタを介して各ビツト線へ接続される
キヤパシタは、隣接ビツト線のそれらが互いに噛
み合うようにした。例えば折り返しビツト線対
B0，0を中心に見ればこれらの間に隣りのビツ
ト線対のビツト線B1が介在する。そしてビツト
線B0およびB1にトランジスタQ1，Q6，Q7および
Q3，Q8を介して接続されるキヤパシタC1，C6，
C7およびC3，C6は１ワード線間隔だけずれて互
いに噛み合うように配置される。これらのキヤパ
シタは各ワード線の間に置かれ、そしてビツト線
へはビツト線方向に並ぶキヤパシタの各２個が同
一点において接続される。例えばビツト線0へ
はキヤパシタC4とC5が、ワード線W2，W3（トラ
ンジスタQ4，Q5）を挾んで同一点27において接
続される。またこの接続点２７は、隣接ビツト線
のそれを、１ワード線間隔ずつずらしてある。こ
の様にすると集積度が向上し、また多重選択が生
じない。例えば、第５図のレイアウトでB0，B1，
B0，1を折り返しビツト線対にすると、ワード
線W1がＨ（ハイ）レベルになるときセルQ1，C1，
Q2，C2が同時に選択されてしまうが、本例のよ
うなビツト線の組合わせであればこの様なことに
はならない。
本例のセルは多結晶シリコンを３層用いて構成
され、第１層２１がワード線、第２層２２がキヤ
パシタC1，C2…の第１の電極、第３層２３がキ
ヤパシタC1，C2…に共通の他方の電極となる。
２４は第３層２３の窓で、ここでビツト線B0，
Ｂ0，…を形成するAl配線層２５とソースおよび
ドレインを形成する拡散層２６とが接続される。
２７（前記の接続点）はそのコンタクトホールで
ある。
上述したRAMは、第５図ａに示すようにワー
ド線W1，W2，…間のスペースにキヤパシタC1，
C2，…が密集して配列されるので、面積効率に
して40％程度の高集積化が期待される。尚、折り
返しビツト線対の間に配設される他のビツト線は
２本以上であつてもよい。
以上述べたように本発明によれば、１トランジ
スタ１キヤパシタ型のダイナミツクRAMの集積
度を高めることができるので、特に大容量化に際
し有用である。
【図面の簡単な説明】
第１図および第２図は従来のダイナミツク
RAMの一例を示す平面パターン図および等価回
路図、第３図および第４図は従来のダイナミツク
RAMの他の例を示す平面パターン図および等価
回路図、第５図ａ，ｂは本発明の一実施例を示す
平面パターン図および断面図、第６図はその等価
回路図である。 図中、B0，0およびB1，1は折り返しビツ
ト線対、W0，W1，…はワード線、C1，C2，…は
キヤパシタ、Q1，Q2，…はトランスフアゲート
である。

Claims (1)

    【特許請求の範囲】
  1. １ センスアンプ両側のビツト線を折曲して同じ
    方向へ延びるようにし、かゝるビツト線にワード
    線を交差させ、該ワード線をゲート電極とするト
    ランジスタを介してメモリセル用キヤパシタをビ
    ツト線へ接続した折返しビツト線型の半導体記憶
    装置において、各センスアンプに対するビツト線
    対の間に隣接センスアンプのビツト線対の一方を
    介在させ、これらのビツト線へは二つのメモリセ
    ルを一つのコンタクトで接続し、各ビツト線への
    メモリセルコンタクト位置を隣り合うビツト線へ
    のメモリセルコンタクト位置に対して一ワード線
    分ずらすことにより、これらのビツト線に接続す
    るキヤパシタは、一ビツト線に接続される各キヤ
    パシタの間の領域に隣接する他のビツト線に接続
    される各キヤパシタが位置するようにずらして配
    置したことを特徴とする半導体記憶装置。
JP55188934A 1980-12-26 1980-12-26 Semiconductor memory unit Granted JPS57111061A (en)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP55188934A JPS57111061A (en) 1980-12-26 1980-12-26 Semiconductor memory unit
US06/327,691 US4476547A (en) 1980-12-26 1981-12-04 DRAM with interleaved folded bit lines
EP81305984A EP0055572B1 (en) 1980-12-26 1981-12-21 A semiconductor memory device
DE8181305984T DE3175136D1 (en) 1980-12-26 1981-12-21 A semiconductor memory device
IE3064/81A IE53051B1 (en) 1980-12-26 1981-12-23 A semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55188934A JPS57111061A (en) 1980-12-26 1980-12-26 Semiconductor memory unit

Publications (2)

Publication Number Publication Date
JPS57111061A JPS57111061A (en) 1982-07-10
JPH0319710B2 true JPH0319710B2 (ja) 1991-03-15

Family

ID=16232447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55188934A Granted JPS57111061A (en) 1980-12-26 1980-12-26 Semiconductor memory unit

Country Status (5)

Country Link
US (1) US4476547A (ja)
EP (1) EP0055572B1 (ja)
JP (1) JPS57111061A (ja)
DE (1) DE3175136D1 (ja)
IE (1) IE53051B1 (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58111183A (ja) * 1981-12-25 1983-07-02 Hitachi Ltd ダイナミツクｒａｍ集積回路装置
JPS60109268A (ja) * 1983-11-18 1985-06-14 Nec Corp 半導体記憶装置
JPS60258795A (ja) * 1984-06-04 1985-12-20 Sharp Corp ダイナミツク型半導体記憶装置
JPS60258794A (ja) * 1984-06-04 1985-12-20 Sharp Corp ダイナミツク型半導体記憶装置
US4651183A (en) * 1984-06-28 1987-03-17 International Business Machines Corporation High density one device memory cell arrays
EP0189699B1 (en) * 1984-12-26 1992-09-30 STMicroelectronics, Inc. Interdigitated bit line rom
JPS61224195A (ja) * 1985-03-29 1986-10-04 Toshiba Corp ダイナミツク型半導体記憶装置
US4733374A (en) * 1985-03-30 1988-03-22 Kabushiki Kaisha Toshiba Dynamic semiconductor memory device
JPH0714006B2 (ja) * 1985-05-29 1995-02-15 株式会社東芝 ダイナミツク型メモリ
US4700328A (en) * 1985-07-11 1987-10-13 Intel Corporation High speed and high efficiency layout for dram circuits
US4761571A (en) * 1985-12-19 1988-08-02 Honeywell Inc. Memory circuit enchancement to stablize the signal lines with additional capacitance
JPH0815206B2 (ja) * 1986-01-30 1996-02-14 三菱電機株式会社 半導体記憶装置
US4980860A (en) * 1986-06-27 1990-12-25 Texas Instruments Incorporated Cross-coupled complementary bit lines for a semiconductor memory with pull-up circuitry
JPS63104296A (ja) * 1986-10-21 1988-05-09 Nec Corp 半導体記憶装置
US5214601A (en) * 1986-12-11 1993-05-25 Mitsubishi Denki Kabushiki Kaisha Bit line structure for semiconductor memory device including cross-points and multiple interconnect layers
JPS63153792A (ja) * 1986-12-17 1988-06-27 Sharp Corp 半導体メモリ装置
JPS63164264A (ja) * 1986-12-25 1988-07-07 Sony Corp メモリ装置
JPS63245954A (ja) * 1987-04-01 1988-10-13 Hitachi Ltd 半導体メモリ
JP2712175B2 (ja) * 1987-05-06 1998-02-10 三菱電機株式会社 半導体記憶装置
EP0293578B1 (en) * 1987-06-05 1993-09-01 International Business Machines Corporation High density layout for memory arrays
US4992981A (en) * 1987-06-05 1991-02-12 International Business Machines Corporation Double-ended memory cell array using interleaved bit lines and method of fabrication therefore
JPH01130392A (ja) * 1987-11-17 1989-05-23 Mitsubishi Electric Corp ダイナミック型ランダムアクセスメモリ装置
JPH01137667A (ja) * 1987-11-25 1989-05-30 Sony Corp メモリ装置
CA1309781C (en) * 1988-06-21 1992-11-03 Colin Harris Compact cmos analog crosspoint switch matrix
US5140556A (en) * 1988-08-01 1992-08-18 Oki Electric Industry Co., Ltd. Semiconductor memory circuit having dummy cells connected to twisted bit lines
JPH02137364A (ja) * 1988-11-18 1990-05-25 Toshiba Corp 半導体記憶装置
JPH0775116B2 (ja) * 1988-12-20 1995-08-09 三菱電機株式会社 半導体記憶装置
EP0399531B1 (en) * 1989-05-23 1997-12-29 Kabushiki Kaisha Toshiba Semiconductor memory device
US5194752A (en) * 1989-05-23 1993-03-16 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2974252B2 (ja) * 1989-08-19 1999-11-10 富士通株式会社 半導体記憶装置
JPH0713864B2 (ja) * 1989-09-27 1995-02-15 東芝マイクロエレクトロニクス株式会社 半導体記憶装置
JP2938493B2 (ja) * 1990-01-29 1999-08-23 沖電気工業株式会社 半導体記憶装置
US5107459A (en) * 1990-04-20 1992-04-21 International Business Machines Corporation Stacked bit-line architecture for high density cross-point memory cell array
JP2792211B2 (ja) * 1990-07-06 1998-09-03 日本電気株式会社 半導体記憶装置
US5636158A (en) * 1995-03-13 1997-06-03 Kabushiki Kaisha Toshiba Irregular pitch layout for a semiconductor memory device
US5852571A (en) * 1997-03-14 1998-12-22 Micron Technology, Inc. Nonvolatile ferroelectric memory with folded bit line architecture
DE19822750A1 (de) * 1998-05-20 1999-11-25 Siemens Ag Halbleiterspeicher mit differentiellen Bitleitungen
US6421223B2 (en) 1999-03-01 2002-07-16 Micron Technology, Inc. Thin film structure that may be used with an adhesion layer
JP2001118999A (ja) * 1999-10-15 2001-04-27 Hitachi Ltd ダイナミック型ｒａｍと半導体装置
US7816722B2 (en) * 2004-02-04 2010-10-19 Hewlett-Packard Development Company, L.P. Memory array
JP4854361B2 (ja) * 2006-03-29 2012-01-18 北越工業株式会社 エンジン駆動型発電機
US20090257263A1 (en) * 2008-04-15 2009-10-15 Vns Portfolio Llc Method and Apparatus for Computer Memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271139A (en) * 1975-12-10 1977-06-14 Hitachi Ltd Semiconductor memory
JPS5349969A (en) * 1976-10-18 1978-05-06 Hitachi Ltd Semiconductor memory unit

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5539073B2 (ja) * 1974-12-25 1980-10-08
US4160275A (en) * 1978-04-03 1979-07-03 International Business Machines Corporation Accessing arrangement for memories with small cells
US4216489A (en) * 1979-01-22 1980-08-05 Bell Telephone Laboratories, Incorporated MOS Dynamic memory in a diffusion current limited semiconductor structure
JPS5623771A (en) * 1979-08-01 1981-03-06 Hitachi Ltd Semiconductor memory
JPS56130886A (en) * 1980-03-14 1981-10-14 Nec Corp Semiconductor memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5271139A (en) * 1975-12-10 1977-06-14 Hitachi Ltd Semiconductor memory
JPS5349969A (en) * 1976-10-18 1978-05-06 Hitachi Ltd Semiconductor memory unit

Also Published As

Publication number Publication date
US4476547A (en) 1984-10-09
IE53051B1 (en) 1988-05-25
EP0055572A2 (en) 1982-07-07
DE3175136D1 (en) 1986-09-18
EP0055572A3 (en) 1984-04-11
EP0055572B1 (en) 1986-08-13
IE813064L (en) 1982-06-26
JPS57111061A (en) 1982-07-10

Similar Documents

Publication Publication Date Title
JPH0319710B2 (ja)
US5391901A (en) Semiconductor memory with oblique folded bit-line arrangement
US5292678A (en) Forming a bit line configuration for semiconductor memory
US4651183A (en) High density one device memory cell arrays
US5332923A (en) Semiconductor memory
US5747844A (en) Dynamic semiconductor memory device with higher density bit line/word line layout
US6404056B1 (en) Semiconductor integrated circuit
US4641166A (en) Semiconductor memory device having stacked capacitor-type memory cells
US5285092A (en) Semiconductor memory device having a stacked type capacitor and manufacturing method therefor
US5324975A (en) Semiconductor memory device
JP2638487B2 (ja) 半導体記憶装置
US6680501B2 (en) Semiconductor device
US4807017A (en) Semiconductor memory device with wirings having ensured cross-sections
JPH03284873A (ja) 積層構造の電荷蓄積部を有する半導体記憶装置の製造方法
US4887136A (en) Semiconductor memory device and the method for manufacturing the same
JPH01100960A (ja) 半導体集積回路装置
JP3087712B2 (ja) 半導体記憶装置
US5219781A (en) Method for manufacturing semiconductor memory device having a stacked type capacitor
JPH04279055A (ja) 半導体メモリ
JP3147144B2 (ja) 半導体装置及びその製造方法
KR0131720B1 (ko) 반도체소자
KR19990033497A (ko) 메모리 셀 어레이 및 이를 구비하는 디램
JPS61224195A (ja) ダイナミツク型半導体記憶装置
JPS6182459A (ja) 半導体記憶装置
JPS60196967A (ja) ダイナミツクメモリセル