JPS596069B2 - ハンドウタイメモリ - Google Patents

ハンドウタイメモリ

Info

Publication number
JPS596069B2
JPS596069B2 JP50146446A JP14644675A JPS596069B2 JP S596069 B2 JPS596069 B2 JP S596069B2 JP 50146446 A JP50146446 A JP 50146446A JP 14644675 A JP14644675 A JP 14644675A JP S596069 B2 JPS596069 B2 JP S596069B2
Authority
JP
Japan
Prior art keywords
data lines
memory
memory cell
hand tie
intersection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50146446A
Other languages
English (en)
Other versions
JPS5271139A (en
Inventor
清男 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP50146446A priority Critical patent/JPS596069B2/ja
Publication of JPS5271139A publication Critical patent/JPS5271139A/ja
Publication of JPS596069B2 publication Critical patent/JPS596069B2/ja
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/404—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with one charge-transfer gate, e.g. MOS transistor, per cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【発明の詳細な説明】 本発明は、互いに平行で電気的に平衡している２本のデ
ータ線とワード線との２交点のいずれかの交点にメモリ
セルを接続し、等価的に上記２交点で１ビットのメモリ
セルを構成した、いわゆる２交点／ビットセル方式に関
するものである。
従来この種のメモリにおいて、２本のデータ線がほぼ同
一平面上にレイアウトしていたために、メモリセルの占
有面積が小さくできなかつた。本発明は、上記２本のデ
ータ線を立体的に配置することによつてメモリセルの占
有面積を小さくしようとするものである。以下実施例に
よつて詳細に説明する。第１図、第２図は、第１層のポ
リシリコンＰＬ下に形成される反転層ＳＴＣ、Ｄを利用
したメモリセルの平面図ならびに断面図である。
第２層のポリシリコンでワード線ｗ。−Ｗ２を形成し、
いずれかのワード線（たとえばｗ。）が選択されて、電
圧が印加されると、反転層ＳＴＣに存在する記憶電荷は
Ｑ部を通つて、ＰＬ直下のデータ線Ｄに現われる。この
現われた記憶電荷によつてＤの電圧が変化するから、こ
の変化をセンスアンプで検出すればよい。２交点／ビッ
ト方式では、第２層のポリＳｉのさらに真上にある導体
（Ａｌで形成）が、雑音相殺用のデータ線Ｄとして作用
する。
ただしＤ、Ｄは明らかに電気的特性が異なる。この欠点
を除くには第３図のように奇数回データ線を交叉すれば
よい。なぜならセンスアンプＳＡからみて、Ｄ、″Ｄは
交互にポリＳｉとＡｌで形成されるから、電気的に平衡
するからである。この交叉法の１例を第４図に示した。
ＣＴ、ＤＦはそれぞれコンタクトおよび拡散層を示す。
以上からメモリセル面積の小さな２交点／ビットメモリ
セルが実現できたことになる。
【図面の簡単な説明】
第１図、第４図は２交点／ビットメモリセルの平面図、
第２図はＡＡ’での断面図、第３図は本発明の説明図で
ある。 ＴＨ：ゲート電極部、ＳＴＣ：反転層、ＰＬ：ポリシリ
コン。

Claims (1)

  1. 【特許請求の範囲】 １ 電気的にほぼ平衡した２本のデータ線と１本のワー
    ド線との２個の交点のうちのいずれかにメモリセルを接
    続したメモリにおいて、上記２本のデータ線を互いに立
    体的に配線したことを特長とした半導体メモリ。 ２ 上記２本のデータ線を奇数回交叉させたことを特徴
    とした半導体メモリ。
JP50146446A 1975-12-10 1975-12-10 ハンドウタイメモリ Expired JPS596069B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP50146446A JPS596069B2 (ja) 1975-12-10 1975-12-10 ハンドウタイメモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50146446A JPS596069B2 (ja) 1975-12-10 1975-12-10 ハンドウタイメモリ

Publications (2)

Publication Number Publication Date
JPS5271139A JPS5271139A (en) 1977-06-14
JPS596069B2 true JPS596069B2 (ja) 1984-02-08

Family

ID=15407820

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50146446A Expired JPS596069B2 (ja) 1975-12-10 1975-12-10 ハンドウタイメモリ

Country Status (1)

Country Link
JP (1) JPS596069B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57111061A (en) * 1980-12-26 1982-07-10 Fujitsu Ltd Semiconductor memory unit
JPS57198592A (en) * 1981-05-29 1982-12-06 Hitachi Ltd Semiconductor memory device
US4891747A (en) * 1984-06-25 1990-01-02 Texas Instruments Incorporated Lightly-doped drain transistor structure in contactless DRAM cell with buried source/drain
JPH01307261A (ja) * 1988-06-03 1989-12-12 Mitsubishi Electric Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPS5271139A (en) 1977-06-14

Similar Documents

Publication Publication Date Title
JP3158017B2 (ja) 相互結線配列および相互結線配列用の導線を形成する方法
JPH05218348A (ja) 折返し型ビツトライン構造及びその製造方法
JPH0319710B2 (ja)
JPH04226070A (ja) 半導体メモリ・デバイス
JP2001053243A5 (ja)
JPS6114747A (ja) メモリ
JP2940169B2 (ja) 半導体メモリ装置
JPS596069B2 (ja) ハンドウタイメモリ
JPS6362837B2 (ja)
CN114974339A (zh) 存储器阵列
JPH04215472A (ja) ダイナミックラム（ｄｒａｍ）のビット線増幅器の均衡実現構造
JP3577057B2 (ja) 半導体記憶装置
JPS596067B2 (ja) 半導体メモリ
US20240431122A1 (en) Semiconductor device
JPH0752758B2 (ja) 半導体読出し専用メモリ
JP2515029B2 (ja) 半導体記憶装置
JP3185272B2 (ja) 半導体記憶装置
JPS61224195A (ja) ダイナミツク型半導体記憶装置
JPS63108764A (ja) 半導体記憶装置
JPS61248463A (ja) 半導体メモリ装置
JPS60261167A (ja) 半導体集積回路装置
JPS62165971A (ja) ダイナミツク型半導体記憶素子
JP2590900B2 (ja) メモリ装置
JPH02163963A (ja) メモリ装置
JPH0677397B2 (ja) 半導体記憶装置