JPH0219974B2 - - Google Patents

Info

Publication number
JPH0219974B2
JPH0219974B2 JP56197046A JP19704681A JPH0219974B2 JP H0219974 B2 JPH0219974 B2 JP H0219974B2 JP 56197046 A JP56197046 A JP 56197046A JP 19704681 A JP19704681 A JP 19704681A JP H0219974 B2 JPH0219974 B2 JP H0219974B2
Authority
JP
Japan
Prior art keywords
layer
metal
silicon
metal silicide
polycrystalline silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56197046A
Other languages
English (en)
Other versions
JPS57122540A (en
Inventor
Ai Reeraa Uiriamu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS57122540A publication Critical patent/JPS57122540A/ja
Publication of JPH0219974B2 publication Critical patent/JPH0219974B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 本発明は、集積回路構造体における電気接続に
関するものであつて、特に集積回路構造体におけ
る導電性物質層の間の相互配線（接続体）及びそ
の製造方法に関するものである。
多くの集積回路製造技術においては、集積回路
構造体の表面上の領域間を相互接続する為に、ア
ルミニウム、又はアルミニウムと銅その他の物質
との合金を使用している。このようにアルミニウ
ムを使用して相互接続体を製造する技術は公知で
ある。又、中間に介在する絶縁物質層によつて分
離された上部導電層と下部導電層とを接続する為
に“バイアス（接続部）”を形成することも知ら
れている。
しかしながら、集積回路構造体においてアルミ
ニウムを使用して相互接続体を形成する場合には
種々の欠点が存在する。何故ならば、アルミニウ
ム線はエレクトロマイグレーシヨンを起こし易
く、アルミニウム導体を介して電流が流れると次
第にアルミニウム原子が或る位置から別の位置に
移動して、その結果接続線を断線することとな
る。更に、アルミニウム導体及びその他の多くの
金属又は合金は、酸化物を形成し、従つて導体へ
信頼性のあるオーミツク接続を形成することを困
難たらしめている。更に、アルミニウム及びアル
ミニウムの合金は比較的低温で溶融するので、ア
ルミニウムをデジポツトした後の集積回路構造体
の爾後処理を必然的に限定的なものとしている。
これらの欠点及びその他のアルミニウム相互接続
体に関する欠点を解消する為に、集積回路構造体
における高導電性メタリゼーシヨンシステムを提
供する別の手段として金属シリサイドを使用する
ことにつき研究が成されている。このような点を
示す最近の文献として、1979年12月３日〜５日に
アメリカ合衆国ワシントンDCで開催された1979
年国際エレクトロンデバイス会議の技術ダイジエ
スト（Technical Digest）の内でS.P.ムラルカの
寄稿による“低固有抵抗ゲート及び相互接続体用
の耐火性シリサイド（Refractory Silicidies for
Low Resistivity Gates and Interconnects）”
というものがある。
本発明は、上記した如き従来技術の欠点を著し
く改善した多層金属シリサイド相互接続体及びそ
の製造方法を提供することを目的とする。本発明
の耐火性金属シリサイドの構造は高溶融点を有す
るので、エレクトロマイグレーシヨンを発生する
ことはない。耐火性金属シリサイドは高温度にお
いて安定であるので、ホスホラスをドープした蒸
着二酸化シリコンのデポジシヨン及び爾後の溶融
を行なうことを可能とする。又、金属シリサイド
相互接続体は、選択した金属、通常は耐火性金
属、とシリコンとの間の化学反応によつて形成さ
れるので、金属シリサイド相互接続部を形成すべ
き界面を清浄化する必要性が緩和されている。
本発明の１実施例においては、集積回路構造体
における２つの導電層間の電気的接続体を製造す
る方法において、集積回路構造体上に金属シリサ
イドの第１導電層を形成し、前記第１導電層の表
面上にシリコン層を付着形成し、前記シリコン層
の選択領域上にシリサイドを形成する金属層を付
着形成させて前記選択領域に金属シリサイドの領
域を形成することを特徴とするものである。金属
シリサイドの第１導電層は、通常、多結晶シリコ
ンの第１層をデジポツトし、次いでタングステン
のような耐火性金属の層をデジポツトすることに
よつて形成する。例えばCVDによつて、タング
ステンをデジポツトすると、タングステンはその
下にあるシリコンと反応してタングステンシリサ
イドを形成する。次いで、多結晶シリコン層を前
記タングステンシリサイドの表面上に形成する。
次いで、多結晶シリコンの選定部分上に絶縁物質
領域を形成し、前記絶縁物質領域の表面及び絶縁
物質が形成されなかつたか、又は、絶縁物質が除
去された箇所における多結晶シリコンの表面上に
金属層をデジポツトさせる。すると、デジポツト
した金属は露呈されている多結晶シリコンと反応
して、前記絶縁物質層の開口内に金属シリサイド
を形成する。これらの金属シリサイド領域は、下
層の金属シリサイドと上層の金属又は金属シリサ
イドとを相互接続させる機能を有する。本発明の
ある実施例においては、多結晶シリコン層を金属
の上部層の表面上にデジポツトさせて、残存する
金属を金属シリサイドに変換させ、上部金属シリ
サイド層の剥離を防止する。
以下、添付の図面を参考に本発明の具体的実施
の態様につき詳細に説明する。第１図は、従来技
術を使用して形成した集積回路構造体を示した断
面図である。図示した如く、集積回路構造体はオ
ーミツク電気接続をすべき選択領域１１を有する
シリコン半導体基板１０を具備している。二酸化
シリコン、又はその他の絶縁物質から成る層１２
が、基板１０の上表面上に形成されており、選択
領域１１以外の部分において電気的接続が成され
ることを防止している。典型的には、酸化物層１
２は2000乃至4000Åの厚さを有し、例えば乾燥酸
素の中で基板１０を約1100℃の温度に４時間加熱
することによつて形成することが可能である。
次に、第２図に示した如く、多結晶シリコン層
１５を酸化物層１２及び選択領域１１の表面上に
デジポツトさせる。好適実施例においては多結晶
シリコン層１５は3000Åの厚さを有し、公知の
CVDプロセスを使用して形成する。ある実施例
においては、多結晶シリコン層１５及びその後に
形成される多結晶シリコン層は、ホスフインガス
で軽度にドープすることによつてゲツター処理
し、例えば、1016乃至1017原子数／c.c.のＰ型不純
物濃度とする。多結晶シリコン層１５の上に約
1000Åの厚さの金属層をデジポツトさせる。この
場合に、例えば、大気圧又は大気圧以下におい
て、公知のCVDプロセスを使用することが可能
である。好的実施例においては、この場合の金属
は耐火性金属であつて、例えば、タングステン、
モリブデン、タンタル、チタニウム、ニオビウム
等がある。シリコンと反応して導電層を形成する
ことが可能なその他の耐火性金属を使用すること
も可能である。タングステン又はその他の金属を
デジポツトすると、多結晶シリコン層１５と反応
してタングステンシリサイド層を形成する。例え
ば、1000Åの厚さのタングステンを3000Åの厚さ
の多結晶シリコン上にデジポツトすると、その結
果得られる構造は、下層が約500Åの厚さの多結
晶シリコン層で上層が約1500Åの厚さのタングス
テンシリサイド層となる。タングステンシリサイ
ド層は第２図において参照符号１６で示してあ
る。尚、層１６は上述した如く任意の金属シリコ
ン化合物で構成することが可能である。タングス
テンシリサイド層１６を形成した後に、約1000Å
の厚さの多結晶シリコン層１７を、例えば、公知
のCVD技術を使用して、シリサイド層１６の上
表面上にデジポツトさせる。前記各層１５，１６
及び１７は１体となつて下部導体２３を形成し、
該下部導体２３は選択領域１１に接続される。
第３図に示した如く、二酸化シリコン又はその
他の適当な絶縁材料から成る絶縁層２０を多結晶
シリコン層１７の表面上に形成する。好適実施例
においては、この絶縁層は約5000乃至7000Åの厚
さを有する二酸化シリコンで形成する。絶縁層２
０の上表面上に形成した任意の層と下部導体２３
との間に電気的接触を必要とする箇所において絶
縁層２０に開口２１ａ及び２１ｂを形成する。二
酸化シリコン層２０及び二酸化シリコン層２０に
おける開口２１ａ及び２１ｂは公知の集積回路製
造技術及びホトリソグラフイー技術を使用して形
成することが可能である。好適実施例において
は、二酸化シリコン層２０は公知の蒸着技術を使
用して形成し、開口２１ａ及び２１ｂは10対１の
フツ化水素酸溶液を使用して化学的にエツチング
して形成することが可能である。一方、絶縁層２
０は、例えば、800℃の比較的低温の蒸気内にお
いて多結晶シリコン層１７を熱酸化することによ
つて形成させることも可能である。その結果得ら
れる二酸化シリコン層２０は、もし、層１７の総
てを酸化させた場合には層１７よりも約2.4倍の
厚さとなる。適当な時間に酸化プロセスを停止さ
せることが極めて困難であるのでこの技術はあま
り望ましくはない。
第４図は、導体２３と導体２６との間の相互接
続体を得る為の最後の段階を示してある。上述し
た如くに選択した金属から構成され約1000Åの厚
さを有する別の金属層２２を公知の技術を使用し
て絶縁層２０の表面上に及び開口２１ａ及び２１
ｂにおいて多結晶シリコン層１７の上に付着形成
させる。これらの開口においては、各形成された
金属層２２がその下の多結晶シリコン層１７と接
触され、金属シリサイドが形成される。その他の
部分においては、金属層２２は実質的に純粋な金
属のまゝである。
金属層２２の表面上に例えばCVD技術を使用
して多結晶シリコン層２４を付着形成させる。こ
の多結晶シリコン層２４は下にあるシリサイド層
２２の剥離を防止するものであつて、層２２内に
存在する総ての残存金属と反応して層２２の総て
を金属シリサイドに変換させる。
層２２と層２４とが一体となつて上部導体２６
を形成する。第４図に示した如く、上部導体２６
は２５ａ及び２６ｂで示した位置において下部導
体２３に接続されている。領域２５ａ及び２５ｂ
は“バイアス（接続部）”として知られているも
ので互いに電気的に分離されている導体２３と導
体２６を相互接続する機能を有する。
以上詳細に説明した如く、本発明は集積回路構
造体における電気的相互接続体を提供するもので
あつて、それはエレクトロマイグレーシヨンを起
こすこともなく、又高温度において安定であり、
且つホスホロスをドープした蒸着二酸化シリコン
の付着形成を可能とするものである。又、隣接す
る導電層間の相互接続はこれらの層の界面におい
て化学反応することによつて形成されるので、そ
の相互接続は実質的に自己清掃的である。従つ
て、製品の歩留りが向上されると共に、接続部位
置における些細な欠陥を除去する必要性を最小と
する。
第４図に示した構造体は、多結晶シリコン層２
４を形成した後に通常アニールする。１実施例に
おいてはこの構造体は1000℃において15分乃至30
分間アニールする。層１６及び２２を形成する為
にタングステンシリサイドを使用した場合には、
最終的に得られる構造体における層１６形成２０
には２乃至４Ω／□のシート抵抗を有する。
以上本発明の具体的実施例につき詳細に説明し
たが、本発明はこれら具体例に限定されるべきも
のではなく本発明の特許請求の範囲の記載に基づ
く技術的範囲において種々の変化が可能であるこ
とは勿論である。例えば本発明の方法を何度も繰
り返して１つの下部導体及び１つの上部導体のみ
ならず任意の数の導体を形成することも可能であ
る。このような場合には、相互接続体は任意の２
つの導体間に形成するものとすれば良い。
【図面の簡単な説明】
第１図は導電層を形成する前の集積回路構造体
を示した断面図、第２図は第１多結晶シリコン層
を付着形成し第１金属シリサイド層を形成し且つ
第２多結晶シリコン層を付着形成した後の状態を
示した断面図、第３図は第２多結晶シリコン層の
選択部分上に絶縁層を形成した後の状態を示した
断面図、第４図は第２金属シリサイド層を形成し
且つ最後の多結晶シリコン層を付着形成した後の
状態を示した断面図、である。 （符号の説明）、１０：シリコン半導体基板、
１１：選択領域、１２：二酸化シリコン層、１
５：多結晶シリコン層、１６：タングステンシリ
サイド層、１７：多結晶シリコン層、２０：絶縁
層、２２：金属層、２３：下部導体、２４：多結
晶シリコン層、２６：上部導体。

Claims (1)

  1. 【特許請求の範囲】 １ 集積回路構成体において２つの導体を接続さ
    せる電気接続において、第１導体と第２導体とを
    有しており、前記第１導体が、多結晶シリコンの
    第１下側層と、前記第１下側層上に付着形成され
    且つ金属シリサイドを形成する為に前記多結晶シ
    リコンの下側層と反応可能な金属の第１中間層
    と、前記金属の第１中間層上に付着形成された多
    結晶シリコンの第１上側層とを有しており、電気
    的接続が所望されるコンタクト領域を除いて前記
    多結晶シリコンの第１上側層上に絶縁物質層が設
    けられており、且つ前記第２導体が、前記絶縁物
    質層上及び前記多結晶シリコンの第１上側層と反
    応により金属シリサイドを形成しその際に電気的
    接続を形成する為に前記コンタクト領域上に付着
    形成された金属の第２下側層と、前記金属の第２
    下側層上に付着され且つそれと反応して金属シリ
    サイドを形成可能な多結晶シリコンの第２上側層
    とを有していることを特徴とする電気接続。 ２ 特許請求の範囲第１項において、更に、半導
    体基板と、前記半導体基板の選択領域以外を除い
    て該基板上に設けられた酸化半導体物質層とを有
    しており、前記第１下側層は前記酸化半導体物質
    層及び前記選択領域上に設けられていることを特
    徴とする電気接続。 ３ 特許請求の範囲第２項において、前記第１下
    側層が前記選択領域へのオーミツク接続を与える
    ことを特徴とする電気接続。 ４ 特許請求の範囲第３項において、前記基板が
    シリコンを有しており且つ前記酸化半導体物質が
    酸化シリコンを有していることを特徴とする電気
    接続。 ５ 特許請求の範囲第１項において、前記第１導
    体内の前記金属シリサイドが、タングステン、チ
    タン、タンタル、モリブデン、ニオブからなるグ
    ループから選択された金属を有することを特徴と
    する電気接続。 ６ 特許請求の範囲第５項において、前記第２導
    体における前記金属シリサイドが前記第１導体に
    おけるものと同一の金属を有することを特徴とす
    る電気接続。 ７ 特許請求の範囲第１項において、前記金属の
    第２下側層の全てが前記多結晶シリコンの第１上
    側層と反応し且つ前記多結晶シリコンの第２上側
    層が完全に金属シリサイドへ反応されていること
    を特徴とする電気接続。 ８ 特許請求の範囲第７項において、前記金属を
    完全に金属シリサイドへ反応させた後に前記多結
    晶シリコンの第２上側層の少なくとも一部が前記
    第２導体における前記金属シリサイド上に残存し
    ていることを特徴とする電気接続。 ９ 特許請求の範囲第８項において、前記絶縁物
    質層が二酸化シリコンを有することを特徴とする
    電気接続。 １０ 集積回路構成体における２つの導体層間の
    電気接続を製造する方法において、前記集積回路
    構成体上に金属シリサイドの第１導電層を形成
    し、前記第１導電層上にシリコン層を付着形成
    し、前記シリコン層の選択領域上においてシリコ
    ンと反応しその際に該選択領域において金属シリ
    サイド領域を形成する金属層を付着させる、上記
    各ステツプを有することを特徴とする方法。 １１ 特許請求の範囲第１０項において、前記金
    属層を付着させるステツプの前に、前記選択領域
    を除いて全ての前記シリコン層上に絶縁物質層を
    形成することを特徴とする方法。 １２ 特許請求の範囲第１１項において、前記金
    属層も前記絶縁物質層上に付着形成させることを
    特徴とする方法。 １３ 特許請求の範囲第１０項において、前記第
    １導電層を形成するステツプが、シリコン層を付
    着形成し次いで金属シリサイドを形成する為に前
    記シリコン層と反応する金属層を付着させること
    によつて行われることを特徴とする方法。 １４ 特許請求の範囲第１０項において、前記金
    属シリサイドの固有抵抗を低下させる為にアニー
    リングを行うことを特徴とする方法。 １５ 特許請求の範囲第１０項において、前記シ
    リコン層が多結晶シリコンを有することを特徴と
    する方法。 １６ 特許請求の範囲第１０項において、前記金
    属シリサイドが、タングステン、モリブデン、タ
    ンタル、チタン、ニオブからなるグループから選
    択された金属を使用して形成されることを特徴と
    する方法。 １７ 特許請求の範囲第１６項において、前記選
    択領域における前記金属シリサイド領域は、タン
    グステン、モリブデン、タンタル、チタン、ニオ
    ブからなるグループから選択される金属を使用し
    て形成されることを特徴とする方法。 １８ 特許請求の範囲第１０項において、前記金
    属層上にシリコンの付加的な層を付着させるステ
    ツプを有することを特徴とする方法。 １９ 特許請求の範囲第１８項において、前記シ
    リコンの付加的な層は多結晶シリコンを有するこ
    とを特徴とする方法。 ２０ 特許請求の範囲第１０項において、前記第
    １導電層内の金属シリサイド及び前記選択領域に
    おける前記金属シリサイド領域の両方共同一の型
    の金属シリサイドを有していることを特徴とする
    方法。
JP56197046A 1980-12-09 1981-12-09 Multilayer metallic silicide mutual wire for integrated circuit Granted JPS57122540A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/214,615 US4398335A (en) 1980-12-09 1980-12-09 Multilayer metal silicide interconnections for integrated circuits

Publications (2)

Publication Number Publication Date
JPS57122540A JPS57122540A (en) 1982-07-30
JPH0219974B2 true JPH0219974B2 (ja) 1990-05-07

Family

ID=22799774

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56197046A Granted JPS57122540A (en) 1980-12-09 1981-12-09 Multilayer metallic silicide mutual wire for integrated circuit

Country Status (4)

Country Link
US (1) US4398335A (ja)
EP (1) EP0055161B1 (ja)
JP (1) JPS57122540A (ja)
DE (1) DE3172166D1 (ja)

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58137231A (ja) * 1982-02-09 1983-08-15 Nec Corp 集積回路装置
US4495512A (en) * 1982-06-07 1985-01-22 International Business Machines Corporation Self-aligned bipolar transistor with inverted polycide base contact
JPS59154040A (ja) * 1983-02-22 1984-09-03 Toshiba Corp 半導体装置の製造方法
FR2542922B1 (fr) * 1983-03-18 1986-05-02 Efcis Procede de fabrication de circuits integres a plusieurs couches metalliques d'interconnexion et circuit realise par ce procede
DE3314879A1 (de) * 1983-04-25 1984-10-25 Siemens AG, 1000 Berlin und 8000 München Verfahren zum herstellen von stabilen, niederohmigen kontakten in integrierten halbleiterschaltungen
JPS6037787A (ja) * 1983-08-11 1985-02-27 Nec Corp 半導体装置
JPS60116167A (ja) * 1983-11-29 1985-06-22 Toshiba Corp 半導体記憶装置及びその製造方法
US4581623A (en) * 1984-05-24 1986-04-08 Motorola, Inc. Interlayer contact for use in a static RAM cell
JPS6185843A (ja) * 1984-10-04 1986-05-01 Nec Corp 半導体装置
US4604789A (en) * 1985-01-31 1986-08-12 Inmos Corporation Process for fabricating polysilicon resistor in polycide line
FR2578272B1 (fr) * 1985-03-01 1987-05-22 Centre Nat Rech Scient Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres.
US4920071A (en) * 1985-03-15 1990-04-24 Fairchild Camera And Instrument Corporation High temperature interconnect system for an integrated circuit
JPS61256718A (ja) * 1985-05-10 1986-11-14 Nec Corp 半導体集積回路装置の製造方法
IT1186485B (it) * 1985-12-20 1987-11-26 Sgs Microelettronica Spa Circuito integrato monolitico,in particolare di tipo mos o cmos e processo per la realizzazione di tale circuito
US4823181A (en) * 1986-05-09 1989-04-18 Actel Corporation Programmable low impedance anti-fuse element
US5266829A (en) * 1986-05-09 1993-11-30 Actel Corporation Electrically-programmable low-impedance anti-fuse element
US4747211A (en) * 1987-02-09 1988-05-31 Sheldahl, Inc. Method and apparatus for preparing conductive screened through holes employing metallic plated polymer thick films
KR900008868B1 (ko) * 1987-09-30 1990-12-11 삼성전자 주식회사 저항성 접촉을 갖는 반도체 장치의 제조방법
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4971929A (en) * 1988-06-30 1990-11-20 Microwave Modules & Devices, Inc. Method of making RF transistor employing dual metallization with self-aligned first metal
JP2769331B2 (ja) * 1988-09-12 1998-06-25 株式会社日立製作所 半導体集積回路の製造方法
JPH0728040B2 (ja) * 1988-09-20 1995-03-29 三菱電機株式会社 半導体装置およびその製造方法
US5175118A (en) * 1988-09-20 1992-12-29 Mitsubishi Denki Kabushiki Kaisha Multiple layer electrode structure for semiconductor device and method of manufacturing thereof
IT1225623B (it) * 1988-10-20 1990-11-22 Sgs Thomson Microelectronics Formazione di contatti autoallineati senza l'impiego di una relativa maschera
JPH02285638A (ja) * 1989-04-27 1990-11-22 Toshiba Corp 半導体装置
US5102827A (en) * 1989-05-31 1992-04-07 At&T Bell Laboratories Contact metallization of semiconductor integrated-circuit devices
US5055901A (en) * 1989-08-08 1991-10-08 Ford Aerospace Corporation Multi-layer metal silicide infrared detector
US5290727A (en) * 1990-03-05 1994-03-01 Vlsi Technology, Inc. Method for suppressing charge loss in EEPROMs/EPROMS and instabilities in SRAM load resistors
US5151387A (en) * 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
JPH0680638B2 (ja) * 1990-07-05 1994-10-12 株式会社東芝 半導体装置の製造方法
US5208170A (en) * 1991-09-18 1993-05-04 International Business Machines Corporation Method for fabricating bipolar and CMOS devices in integrated circuits using contact metallization for local interconnect and via landing
US5266156A (en) * 1992-06-25 1993-11-30 Digital Equipment Corporation Methods of forming a local interconnect and a high resistor polysilicon load by reacting cobalt with polysilicon
JPH06283612A (ja) * 1993-03-26 1994-10-07 Mitsubishi Electric Corp 半導体装置および半導体装置の製造方法
US5485031A (en) * 1993-11-22 1996-01-16 Actel Corporation Antifuse structure suitable for VLSI application
US6284584B1 (en) 1993-12-17 2001-09-04 Stmicroelectronics, Inc. Method of masking for periphery salicidation of active regions
US6107194A (en) * 1993-12-17 2000-08-22 Stmicroelectronics, Inc. Method of fabricating an integrated circuit
US5441914A (en) * 1994-05-02 1995-08-15 Motorola Inc. Method of forming conductive interconnect structure
US5661081A (en) * 1994-09-30 1997-08-26 United Microelectronics Corporation Method of bonding an aluminum wire to an intergrated circuit bond pad
KR0138308B1 (ko) 1994-12-14 1998-06-01 김광호 층간접촉구조 및 그 방법
US5789764A (en) * 1995-04-14 1998-08-04 Actel Corporation Antifuse with improved antifuse material
US6110822A (en) * 1998-03-25 2000-08-29 Taiwan Semiconductor Manufacturing Company Method for forming a polysilicon-interconnect contact in a TFT-SRAM
US7125815B2 (en) * 2003-07-07 2006-10-24 Micron Technology, Inc. Methods of forming a phosphorous doped silicon dioxide comprising layer
US7510966B2 (en) * 2005-03-07 2009-03-31 Micron Technology, Inc. Electrically conductive line, method of forming an electrically conductive line, and method of reducing titanium silicide agglomeration in fabrication of titanium silicide over polysilicon transistor gate lines
US7256141B1 (en) * 2005-05-24 2007-08-14 Advanced Micro Devices, Inc. Interface layer between dual polycrystalline silicon layers
US7767577B2 (en) * 2008-02-14 2010-08-03 Chartered Semiconductor Manufacturing, Ltd. Nested and isolated transistors with reduced impedance difference
US20160276156A1 (en) * 2015-03-16 2016-09-22 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing process thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5388588A (en) * 1977-01-14 1978-08-04 Toshiba Corp Semiconductor device
JPS5427382A (en) * 1977-08-01 1979-03-01 Nec Corp Semiconductor integrated circuit device
JPS5575240A (en) * 1978-12-01 1980-06-06 Nec Corp Method of fabricating semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1399163A (en) * 1972-11-08 1975-06-25 Ferranti Ltd Methods of manufacturing semiconductor devices
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
US4152823A (en) * 1975-06-10 1979-05-08 Micro Power Systems High temperature refractory metal contact assembly and multiple layer interconnect structure
US4265935A (en) * 1977-04-28 1981-05-05 Micro Power Systems Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
JPS5487175A (en) * 1977-12-23 1979-07-11 Cho Lsi Gijutsu Kenkyu Kumiai Method of fabricating semiconductor
US4276557A (en) * 1978-12-29 1981-06-30 Bell Telephone Laboratories, Incorporated Integrated semiconductor circuit structure and method for making it
US4329706A (en) * 1979-03-01 1982-05-11 International Business Machines Corporation Doped polysilicon silicide semiconductor integrated circuit interconnections

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5388588A (en) * 1977-01-14 1978-08-04 Toshiba Corp Semiconductor device
JPS5427382A (en) * 1977-08-01 1979-03-01 Nec Corp Semiconductor integrated circuit device
JPS5575240A (en) * 1978-12-01 1980-06-06 Nec Corp Method of fabricating semiconductor device

Also Published As

Publication number Publication date
EP0055161A1 (en) 1982-06-30
EP0055161B1 (en) 1985-09-04
US4398335A (en) 1983-08-16
JPS57122540A (en) 1982-07-30
DE3172166D1 (en) 1985-10-10

Similar Documents

Publication Publication Date Title
JPH0219974B2 (ja)
US4866009A (en) Multilayer wiring technique for a semiconductor device
US4488166A (en) Multilayer metal silicide interconnections for integrated circuits
US5736455A (en) Method for passivating the sidewalls of a tungsten word line
GB2077993A (en) Low sheet resistivity composite conductor gate MOS device
JPH04233230A (ja) 半導体基板上の隔置されたシリコン領域の相互接続方法
KR100281887B1 (ko) 반도체장치의 제조방법
JPH05206135A (ja) 半導体装置の製造方法
JPS61263159A (ja) 集積回路用の高温相互接続方式
JP2658019B2 (ja) 半導体装置の製造方法
JP3034348B2 (ja) 半導体素子及び製造方法
JP2555755B2 (ja) 半導体装置およびその製造方法
JPS6350042A (ja) 多層配線・電極膜構造
JPS62118525A (ja) 半導体装置の製造方法
JP2654175B2 (ja) 半導体装置の製造方法
JPH02222139A (ja) 半導体装置
JPH01270333A (ja) 半導体装置の製造方法
JPS62274622A (ja) 半導体装置の製造方法
JPH0677162A (ja) 半導体装置とその製法
JPS639748B2 (ja)
JPH0577338B2 (ja)
JPS61295628A (ja) コンタクトホ−ルへのバリアメタルの形成方法
JPH04288834A (ja) 半導体装置の製造方法
JPS63108715A (ja) 半導体装置の製造方法
JPS62257761A (ja) 半導体集積回路の製造方法