JPH0577338B2 - - Google Patents

Info

Publication number
JPH0577338B2
JPH0577338B2 JP63147081A JP14708188A JPH0577338B2 JP H0577338 B2 JPH0577338 B2 JP H0577338B2 JP 63147081 A JP63147081 A JP 63147081A JP 14708188 A JP14708188 A JP 14708188A JP H0577338 B2 JPH0577338 B2 JP H0577338B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
insulator
deposition
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63147081A
Other languages
English (en)
Other versions
JPS6461933A (en
Inventor
Jon Gooda Josefu
Uenkaraman Surikurisuna Kurisu
Ansoniii Tota Hooru
Jooji Toradeyuu Furanshisu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS6461933A publication Critical patent/JPS6461933A/ja
Publication of JPH0577338B2 publication Critical patent/JPH0577338B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H01L23/4855Overhang structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

【発明の詳細な説明】 A 産業上の利用分野 本発明は一般に集積回路チツプのための金属コ
ンタクト層に関し、さらに具体的には開放及び半
導体への直接的短絡のないコンタクト層に関す
る。
B 従来技術 急激な垂直な段差を含む表面上に導電材料を付
着すると、しばしば開放又は下の半導体に達する
短絡を生ずる。このような開放もしくは短絡はチ
ツプの収率を著しく減ずる。不幸にして、このよ
うな垂直な段差は、チツプの装置に電気的コンタ
クトを形成するために、チツプ装置上の絶縁層を
通してエツチングしなければならないことから多
くのチツプで通常生じるものである。このような
問題は急激な段差の側壁が段差の底部の一部の上
にオーバーハングする時は特に重大である。
第2図を参照してこの問題を具体的に説明す
る。第2図は、故障を生じがちな、半導体装置の
導電性コンタクトを示している。第2図で層10
は代表的な場合、その下の半導体もしくは導電材
料19上に付着された酸化シリコもしくは窒化シ
リコンのような絶縁材料より成る。この層10は
急激なもしくはアンダーカツト状の断面の段差1
8を有する。導電材料の層14がコンタクトを形
成するように与えられている。障壁用の導電層1
2は導電層14の金属が半導体層19に侵入する
のを防止するための与えられたものである。この
ような構造においては、処理室内に水蒸気もしく
は空気が混入したり又は残存した場合は、図示の
ような絶縁体の継ぎ目16が形成されることがあ
るという問題がある。代表的な実施例では、導電
層14はアルミニウムの合金、即ちAlCuであり、
絶縁体の継ぎ目は酸化アルミニウムである。この
酸化アルミニウムの継ぎ16は電電気的な抵抗が
あり、高い応力を受ける。後の処理段中にこの継
ぎが局所的に加熱されると材料の膨張差のために
酸化物が開いて、装置が故障することになる。ま
た、導電層の金属が段差部で拡散又マイグレーシ
ヨン(移動)を生じた場合は短絡の問題が生じ
る。
上記の開放又は断線の問題そのものは、第2図
の導電層14を非常に厚くすることによつて又は
導電層14上に第2の導電層を形成することによ
つて解決することが可能であるが、この方法は不
経済であるだけでなく、導電層の厚さの増大によ
つて他の構造部分との高低差が大きくなり、その
後の処理が困難になるため、現実的でない。ま
た、短絡の問題がいぜんとして残る。
一方、配線層として、安定でコンフオーマルに
付着できるタンタルもしくはタングステン・シリ
サイドを使用してこれ等の開放及び短絡を避けよ
うとする試みがなされた。しかしながらこのよう
なシリサイドは電気抵抗がかなり高く、相当な発
熱を生じた。従つて高密度のバイポーラ・チツプ
にはタンタルもしくはタングステン・シリサイド
の配線は不適当である。
この問題に対する他の試みは幅広い金属条片を
用いたり、1つの急な段差に代つて、いくつかの
中間的な段差の組合せを使用するものである。し
かしながらこれらの試みは多くのチツプ領域を使
用するので、チツプの装置密度、回路密度を制限
する。
従つて高導電性材料を用い、しかも装置密度又
は回路密度を犠性にすることなく且つ導電層の厚
さを不当に増すことなく、開放及び短絡の問題を
解決できるようなコンタクト金属層形成技術が待
望されている。
C 発明が解決しようとする問題点 本発明の目的は1つもしくはそれ以上の絶縁層
を通してその下の装置及び回路素子のために形成
されるコンタクトの短絡及び開放を除去する技術
を与えることにある。
D 問題点を解決するための手段 本発明の集積回路装置は、下側の第1の導電層
及び上側の第2の導電層を有する。第1の導電層
は第1レベルの表面と第2レベルの表面との間に
段差部まで延びるようにこらの表面上に設けられ
る。第1の導電層は段差部の高さ即ち第1レベル
の表面と第2レベルの表面との高さの差よりも小
さな厚さを有する。少なくとも、第1レベルの表
面上において段差部に隣接している導電層端部は
絶縁体に変換されている。第2の導電層は第1の
導電層上に設けられ、これは、段差部に隣接する
領域に、絶縁体に変換された部分を実質的に含ま
ない。
本発明の集積回路装置の製造方法においては、
先ず、処理室に酸素源を与える。酸素源は後の導
体端部の酸化を保証するために必要とされる。次
に段差部の高さよりも小さな厚さを有する第1の
導電層を、段差部まで延びるように第1レベル及
び第2のレベルの表面上に処理室で付着する。こ
の第1の導電層の付着は、段差部に隣接する導電
層端部が酸化されて絶縁体に変換されるように選
ばれた第1の付着速度及び第1の温度において行
われる。次に、第1の導電層の上に、これよりも
厚い第2の導電層を、第1の付着速度よりも速い
第2の付着速度及び第1の温度よりも高い第2の
温度において処理室で付着する。第2の導電層の
付着は第1の導電層端部の酸化によつて処理室内
の酸素のゲツタリングが行なわれ、実質的に無酸
素状態にされた雰囲気で行われる。
E 実施例 本発明はコレクタ、エミツタ及びシヨツトキ障
壁ダイオードのコンタクトの段差に導電層を形成
する例について説明される。しかしながら、本発
明はこれに限定されるものでなく、急激な段差を
導電材料で覆わなければならない任意の場合に広
く応用される。
第1図を参照するに、本発明の1つの実施例が
示されている。第1図はチツプ中に形成された装
置のためのコレクタ・コンタクトにおける段差即
ちステツプのプロフイールを示す。この実施例
で、領域20はドープドもしくは非ドープド半導
体材料、たとえばシリコンより成る。層22は埋
設酸化物絶縁層であり、代表的には2酸化シリコ
ンより成る。層24は窒化シリコンより成る。層
26は白金シリサイドより成る。層28はコンタ
クトの導電材料が半導体層に侵入するのを防止す
る代表的な障壁用金属より成る。図から層の断面
には急激な遷移部即ち段差部30が存在すること
が明らかであろう。このような段差は2000乃至
8000Åの高さを有する。急激な段差30の右にあ
る障壁層28の上面32が第1のレベルにある第
1の表面である。同じように、急激な段差30の
左側の障壁層28の上面34が第1の表面32と
略平行な第2の異なるレベルの第2の表面であ
る。
第1の導電材料の第1の層36が第1の表面3
2上及び第2の表面34上に存在する。第1の表
面32上に存在するこの第1の層36は、段差3
0の側壁ステツプ部分に隣接するがこれに接触し
ないように第1の端部38で終つている。導電材
料の第1の層の第1の端部38は絶縁体に変わつ
ている。第2の導電材料の第2の層40第1の層
36の上側に存在するが、急激な遷移部に隣接す
る部分での導電材料の絶縁体への変化はほとんど
ない。
多くの応用では、下の装置に電気的コンタクト
を形成するために急激な段差を形成する方法は、
下方にエツチが進むにつれて横方向にアンダーカ
ツトする傾向を有するエツチング方法である。従
つて、急激な段差30の側壁は代表的な場合は第
1の層36の1部の上にオーバーハングする。従
つて、第1の層36の端部38は側壁のオーバー
ハング部分の下側で終端する形になる。
第2の表面34上に存在する第1の層36は急
激な段差30の上に第2の端部42を有し、この
第2の端部42は絶縁体に変つている。
第1の導電層36をあまり厚く付着すると、第
2の絶縁体端部42の垂直方向の寸法が大きくな
り、端部42の酸化形状によつては、端部42の
段差部において第2の導電層40が非常に薄くな
ることがありうるので、第1の導電層の厚さは第
1レベルの表面32及び第2のレベルの表面34
間の差、即ち段差の高さよりも小さいのが好まし
い。
後述するが、夫々第1及び第2の絶縁体端部3
8及び42に隣接する第1の層36の領域44及
び46は第1の層36の導電材料のバルク部分と
比較して材料の密度が低い(より多孔質である。) この例では、第1及び第2の導電材料層36及
び40はアルミニウムと銅の合金のようなアルミ
ニウム合金である。アルミニウムが半導体20中
に浸入するのを防止するのに使用できる代表的な
障壁層28はCr/Cr2O3“サーメツト”混合物で
ある。アルミニウム合金層36及び40の場合、
第1及び第2の端部38及び42は酸化アルミニ
ウムのような絶縁体に変化する。
層36及び40の第1及び第2の導電材料が同
じ材料である本発明の実施例では、焼結前は第2
の導電材料層40第1の導電材料層36よりも高
密度である。
一方の絶縁体端部38しか存しない場合、この
端部38の長さは第1及び第2の導電層36及び
40の全組合せ厚さの3%以下であるのが好まし
い。両方の絶縁体端部38及び42が存在する場
合、これ等の端部の各々は第1及び第2の層36
及び40の全組合せ厚さの25%以下の長さを有す
るのが好ましい。典型的な場合、これ等の絶縁体
端部の各々は900乃至1800Åの範囲の縦方向の長
さを有する。
第1図から、第2の導電層40中には良好な被
覆領域50が存在し、段差30の底部、即ち表面
32から第2の層40の上面52迄延びる、絶縁
体の連結した垂直な継ぎ目もしくは連結した垂直
な空所がないことが明らかであろう。従つてこの
構造体は急激な段差の部分がコンタクト導電層被
覆されるにもかかわらず、このコンタクトのため
の開放もしくは短絡がないことが保証されてい
る。
次に第3図を参照すると、エミツタもしくはシ
ヨツトキ障壁ダイオード(SBD)のコンタクト
の段差の部分の断面図がされている。本発明はエ
ミツタもしくはSBDコンタクトに制限されず、
装置の断面形状に急激な段差がある時には常に適
用できる。第3図に示された例では、領域60は
代表的な場合にはある型の半導体材料より成る。
エミツタ・コンタクトの場合、溝部の段差の下の
半導体材料は代表的な場合高濃度にドープされて
いる。絶縁層62は半導体材料60の一部の上に
存在し、たとえば800Åの厚さの2酸化シリコン
もしくはCVDガラスのような絶縁体である。絶
縁層62の上に存在する層64はたとえば1600Å
の厚さの窒化シリコンの第2の絶縁層である。段
差の底部にある材料層66は同じように白金シリ
サイドである。最後に、層64及び66上に存在
する層68は厚さが1600ÅのCr/Cr2O3のような
障壁層である。急激な段差71がこれ等の層中に
形成されていて、下に存在する半導体材料6への
コンタクトが容易に形成されるようになつてい
る。再び、段差71を形成するのに利用されるエ
ツチング方法に依存して、段差の急激な遷移部は
下の空所領域70にオーバーハングすることがあ
る。
本発明に従い再び夫々第1及び第2の表面32
及び34上には第1の導電材料の第1の層36が
存在する。同じく第2の導電材料層40が第1の
導電材料層36上に存在する。しかしながらこの
実施例では第1の及び第2の表面32及び34間
のレベルの差がコレクタ・コンタクトのためのレ
ベルの差程大きくないので、第1及び第2の端部
が合して急激な段差71の輪部に従う連続的な絶
縁体の継ぎ目72を形成している。この連続的な
絶縁体の継ぎ目72の長さは第1及び第2の層3
6及び40の全組合せ厚さの50%以下であるのが
好ましい。この第1の層36には第1の層36の
バルク部分と比較して材の密度が低い、絶縁体の
端部の継ぎ目72に隣接する領域74が存在す
る。1つの実施列では、第1の及び第2の導電層
36及び第40のための材料はアルミニウムの合
金で、絶縁体の継ぎ目72は酸化アルミニウムで
ある。
同じく第2の層40の導電材料は急激な段差7
1に隣接する領域50では絶縁体に変化していな
いことに注意されたい。従つてこの構造体はコン
タクトのために段差に隣接する個所で開放及び短
絡がないことを保証する。
集積回路チツプの表面上の第1及び第2のレベ
ル間の急激な段差上に導電層を形成する方法を次
に説明する。第1図を参照するに、種々の半導
体、絶縁体、金属層20,22,24,26及び
28の付着方法この分野で一般に知られているこ
とであるので説明しない。これ等の層の段差部に
ついての詳細な情報については、1982年5月刊
IBMジヤーナル・オブ・リサーチ・アンド・デ
ベロツプメント第26巻、第3号のフライド、ハバ
ス、レカトン、ローガン、パール及びトツタによ
る論文(the article by Fried,Havas,
Lechaton,Lotan,Paal and Totta,IBM
Journal of Research and Development,
Vo1.26,No.3,May 1982)を参照されたい。
簡単にいうと、本発明の方法は処理室中で行わ
れ、次の段階を含む。先ず処理室の雰囲気中に酸
素源を与え、第1の導電層を段差の高さよりも小
さな第1の厚さに付着する。この第1の導電層は
段差の下側のレベル上の端部で終るが段差の底部
には接触しないように垂直方向に付着される。又
この付着は、望ましくない元素(酸素)のゲツタ
リングを最大にし且つ第1の導電層の端部が絶縁
体に変化するのを保証するように選択された第1
の温度及び第1の速度で行われる。次に第2の導
電層を第1の導電層の厚さの少なくとも3倍の厚
さに付着する。その付着は、最初第1の温度か
ら、第1の温度よりも少なくとも50%高い、第2
の温度まで上昇させて、第1の速度よりも高い第
2の速度でなされ、第2の導電層の一部の絶縁体
への変化が最小になるように行われる。
本発明の1実施例では、テメスカル
(Temescal)もしくはバルザール(Belzer)社
が製造している型の標準の処理室が使用される。
処理室の雰囲気中に酸素源を与える第1の段階
は室に空気を導入するかもしくは室にH2Oを満
たすことによつて簡単に達成される。この酸素源
の導入は、第1の導電層36の第1及び第2の端
部38,42を酸化するためのものである。第2
図に関して述べたように、従来の技術でも、製造
状態につては導体が段差部において不本意に酸化
されることがあつたが、本発明は端部38,42
を故意に確実に酸化することを意図しているもの
である。あるプロセスでは、障壁層28の金属の
段差中の給水段階のためにH2Oが室に導入され
る。その時は、このH2Oが室中の酸素源になり
うる。次に室は2×10-6トルに減圧される。この
状態は、導電層端部を酸化するのに十分な雰囲気
を与える。
次の段階は第1の導電層の付着段階である。こ
の付着段階は125℃よりも低い第1の温度で行わ
れることが好ましい。しかしながら使用される温
度はこの段階で付着される導電材料に依存する。
AlCuの付着の場合には、125℃よりも低い温度、
代表的な場合100℃程度の温度が好ましい。酸化
条件が満たされるならば、もつと低い温度を使用
することもできる。この低温付着は表面に略垂直
に入射する蒸着のような方向性のある低温プロセ
スにつて達成される。この第1の導電層の付着速
度は6Å/秒以下、好ましくは3−5Å/秒の範
囲になければならない。この低い付着速度及び低
温度は付着の初期段階中の酸素の最大ゲツタリン
グのための条件を生ずる。即ち、付着される導電
層が酸化されて処理室内の酸素を除去するのに適
した状態を与える。この低温及び低速度付着は又
付着過程中の導電原子の移動度を減少し、第1の
導電層に多孔性で低密度の網状組織を発生し、縁
部に多くの微小空所を生ずる。第1図に示した端
部38及び42はこの多孔性の低密度網状組織を
有する。この構造体はこれ等の端部の酸化を容易
にする。第1の導電層の材料がアルミニウム合金
である例では、これ等の端部38及び42は酸化
されて酸化アルミニウムである絶縁体になる。第
1の導電層の端部38及び42を酸化するための
酸素の大部分は最初の酸素導入段階で処理室に導
入された水蒸気ら得られる。この第1の導電層3
6のための付着温度を水の沸点のかなり下に減少
すると、コンタクトの微細構造体から脱着する水
蒸気の量は減少する。酸素が利用できることと、
低温による付着中のアルミニウム原子の移動度の
減少とが組合されて酸化アルミニウムの端部の形
成がかなり増強される。
即ち、低い付着速度及び低い付着温度を用いて
第1の導電層を段差した場合は、付着される導電
層それ自体の端部が、酸化を受けやすい多孔性の
網状組織を呈し且つ付着速度が遅く、酸素も利用
できるため、第1の導電層の付着期間に第1の導
電層の端部が酸化され、処理室内の酸素を効果的
に除去する働きをする。オーバーハングの下の空
所即ち空洞31は酸素及び水蒸気の吸着のための
かなり広い面積を与える。この吸着はこれらの空
所に隣接する端部での酸化アルミニウムの形式を
増強する。逆にいえば、空洞31の領域の酸素及
び水蒸気を効果的に除去する。第1の導電層の付
着期間及び第2の導電層の付着期間には処理室は
2×10-6トルに減圧されるが、第1の導電層の付
着期間に第1の導電層の酸化による酸素ゲツタリ
ング作用によつて処理室内の酸素が有効に除去さ
れ、また減圧状態による排気作用によつても不要
酸素が除去されるため、第2の導電層40は実質
的な無酸素状態で付着することができる。
第1のアルミニウム導電層の端部の酸化は、処
理室内の酸素ゲツタリング作用をするだけでな
く、特有の機能をする。即ち、この酸化アルミニ
ウムよりなる端部もしくは縁部がコンタクト開孔
の全周辺のまわりに延在して金属のクリープもし
くは移動に対する拡散障壁として働き、金属の侵
入を防止する。代表的な場合には、コンタクト開
孔の周辺のまわりの酸化アルミニウム端部は段差
30の側壁のオーバーハングの下に存在する。こ
の絶縁体の端部即ち縁部38は、チツプのための
その後の熱サイクル中に金属が活性半導体領域へ
拡散又はマイグレーシヨンして短絡を生じたり、
場合にはよつては開放を生じたりするのを防止す
る。
代表的には、この第1の導電層36は800−
1600Åの範囲の厚さに付着される。
次の段階は第2の導電層40を第1の導電層の
厚さの少なくとも3倍の厚さに付着する段階であ
る。この段階は最初第1の温度から、第1の温度
よりも少なくとも50%高い第2の温度まで勾配状
に上昇させて且つ第1の付着速度よりも高い第2
の付着速度で行われる。たとえば、この第2の段
差段階は900Åの第1の導電層36を付着した後
に開始される。
好ましい実施例では、この段階の高い付着速度
による付着は基板が適切な温度に上昇される迄は
開始されない。一般に基板の温度を上昇するには
長い時間を要するので、高い付着速度の付着の開
始前にたとえば40−50秒の温度勾配期間がある。
従つて処理室の処理室は最初180℃又はそれ以上
の温度まで勾配状に上昇される。室内にこの勾配
状の温度上昇は代表的な処理装置に存在する基板
裏面のヒータを使用して達成される。この第2の
付着段階中の室内の圧力は、たとえばアルミニウ
ムの場合は2×10-6トルに保持される。
この第2の段差段階中に略100Åを付着した後、
付着速度が10−30Å/秒の範囲中の速度まで勾配
状に上昇される。アルミニウムの付着のための好
ましい速度は20Å/秒(10秒乃至40秒で上げる)
である。この第2の導電層40の段差は7000乃至
10000Åの所望の厚さが達成される迄この第2の
高温及び高い付着速度で続けられる。この第2の
導電層の付着期間には温度はある量だけ増加し続
ける。たとえば、この温度は最初180℃の第2の
温度まで勾配状に上昇され、この第2の付着段階
の終りには200℃に達するように上昇し続ける。
この第2の段差段階Kは2×10-6トル程度の良好
な真空条件が保持されなければならない。所望の
圧力の保持にはマイスナー(Meisner)トラツプ
が使用できる。低温における第1の導電層の付着
段階中のゲツタリングによつて処理装置のガス抜
きが行われることに注意されたい。次に余分の気
体はマイスナー装置の付属機構によつてトラツプ
される。
このプロセスの終りに、ターゲツトのシヤツタ
が閉ざされ、基板のヒータがオフにされ、電子銃
の電力がオフにされ、ドームの回転が停止され
る。次に基板が2−5分かけて真空冷却され、次
に室が除々に大気にさらされる。
この高温による第2の導電層の付着によつて、
十分に移動度の高い状態で導体の原子が付着され
るので高い密度の第2の導電層が得られる。この
第2の導電層は多孔室でなく、構造体の酸化を容
易にする。微小空所のある低密度の網状組織を含
まない。
以上の説明から、コレクタ開放及びエミツタ開
放の問題をなくし、シヨツトキ電圧の劣化を防止
することによつて、ウエハの収率及び信頼性を大
きく改善することができる導電層の付着方法が開
示されたことが明らかであろう。この方法は障壁
金属の付着中の窒化物のシヤドウ効果をなくすの
に特に有利である。このようなシヤドウ効果は保
護したい材料のコンタクトの端を効果的にカバー
する障壁金属の蒸気流の効果を削減する。本発明
の方法は種々の付着プロセスとともに有利に使用
できるが、とくに方向性のある低温蒸着及びスパ
ツタリングとともに使用するのに有利である。本
発明の構造体及び方法は特に導電層の上部から段
差部の座部迄延る垂直な絶縁体の継ぎ目の形成を
防止するように意図されたものである。
F 発明の効果 本発明に従い、1つもしくはそれ以上の絶縁層
を通してその下の装置及び回路素子のために形成
されるコンタクトの短絡及び開放を除去する方法
が与えられる。
【図面の簡単な説明】
第1図は本発明に従つて形成されるコレクタ・
コンタクト部の段差部分の断面図である。第2図
は回路の開放による故障に導く導電層中の完全な
酸化物の継ぎ目を示した断面図である。第3図は
本発明に従つて形成されるエミツタもしくはシヨ
ツトキ障壁ダイオードのコンタクト部の段差部分
の断面図である。 10……絶縁層、12……障壁層、14……導
電層、16……絶縁体の継ぎ目、19……半導体
材料、20……ドープドもしくは非ドープド半導
体、22……絶縁層、24……絶縁層、26……
白金シリサイド、28……障壁層、30……段差
部、32,34……表面、36……第1の導電
層、38……第1の端部、40……第2の導電
層、42……第2の端部。

Claims (1)

  1. 【特許請求の範囲】 1 第1レベルの表面と第2レベルの表面との間
    に段差部を有する集積回路装置において、 上記段差部まで延びるように上記第1レベル及
    び第2レベルの表面上に設けられた、上記段差部
    の高さよりも小さな厚さを有する第1の導電層で
    あつて、少なくとも、上記段差部に隣接する上記
    第1レベルの表面上の導電層端部が絶縁体に変換
    されているものと、 上記第1の導電層上に設けられ、上記段差部に
    隣接する領域に、絶縁体に変換された部分を実質
    的に含まない第2の導電層と、 を有することを特徴とする集積回路装置。 2 第1レベルの表面と第2レベルの表面との間
    に段差部を有する集積回路装置の製造方法におい
    て、 処理室に酸素源を与え、 上記段差の高さよりも小さな厚さを有する第1
    の導電層を、上記段差部まで延びるように上記第
    1レベル及び第2レベルの表面上に且つ上記段差
    部に隣接する導電層端部が酸化され絶縁体に変換
    されるように選ばれた第1の付着速度及び第1の
    温度において上記処理室で付着し、 上記第1の導電層よりも厚い第2の導電層を、
    上記第1の付着速度よりも速い第2の付着速度及
    び上記第1の温度よりも高い第2の温度において
    且つ上記酸化によつて上記処理室内の酸素のゲツ
    タリングが行なわれた状態において上記処理室で
    付着すること、 を含む集積回路装置の製造方法。
JP63147081A 1987-08-20 1988-06-16 Integrated circuit device and its manufacture Granted JPS6461933A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/087,478 US4839715A (en) 1987-08-20 1987-08-20 Chip contacts without oxide discontinuities

Publications (2)

Publication Number Publication Date
JPS6461933A JPS6461933A (en) 1989-03-08
JPH0577338B2 true JPH0577338B2 (ja) 1993-10-26

Family

ID=22205430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63147081A Granted JPS6461933A (en) 1987-08-20 1988-06-16 Integrated circuit device and its manufacture

Country Status (6)

Country Link
US (1) US4839715A (ja)
EP (1) EP0303812A1 (ja)
JP (1) JPS6461933A (ja)
AU (1) AU608042B2 (ja)
BR (1) BR8802944A (ja)
CA (1) CA1277435C (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6365489B1 (en) 1999-06-15 2002-04-02 Micron Technology, Inc. Creation of subresolution features via flow characteristics
US8435873B2 (en) 2006-06-08 2013-05-07 Texas Instruments Incorporated Unguarded Schottky barrier diodes with dielectric underetch at silicide interface

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1910736C3 (de) * 1969-03-03 1978-05-11 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen von gegeneinander elektrisch isolierten, aus Aluminium bestehenden Leiterbahnen und Anwendung des Verfahrens
US4017890A (en) * 1975-10-24 1977-04-12 International Business Machines Corporation Intermetallic compound layer in thin films for improved electromigration resistance
US4028206A (en) * 1976-03-10 1977-06-07 William James King Method for cool deposition of layers of materials onto a substrate
US4307132A (en) * 1977-12-27 1981-12-22 International Business Machines Corp. Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer
GB1595659A (en) * 1978-05-25 1981-08-12 Standard Telephones Cables Ltd Providing conductive tracks on semiconductor devices
US4214018A (en) * 1978-08-14 1980-07-22 Rca Corporation Method for making adherent pinhole free aluminum films on pyroelectric and/or piezoelectric substrates
US4495221A (en) * 1982-10-26 1985-01-22 Signetics Corporation Variable rate semiconductor deposition process
US4525221A (en) * 1984-05-16 1985-06-25 Rca Corporation Alloying of aluminum metallization

Also Published As

Publication number Publication date
CA1277435C (en) 1990-12-04
EP0303812A1 (en) 1989-02-22
BR8802944A (pt) 1990-01-23
JPS6461933A (en) 1989-03-08
AU608042B2 (en) 1991-03-21
AU2096288A (en) 1989-02-23
US4839715A (en) 1989-06-13

Similar Documents

Publication Publication Date Title
US4851369A (en) Method of establishing a structure of electrical interconnections on a silicon semiconductor device
EP0866498B1 (en) Method of manufacturing a semiconductor device having aluminum contacts or vias
JPH06140372A (ja) 半導体装置の製造方法
JPS63205951A (ja) 安定な低抵抗コンタクト
US4488166A (en) Multilayer metal silicide interconnections for integrated circuits
US5591671A (en) Method for interconnecting layers in semiconductor device
JP2587335B2 (ja) 金属薄膜の平坦化形成方法
JP2004000006U (ja) 半導体装置
JP2004000006U6 (ja) 半導体装置
KR960009091B1 (ko) 평탄한 전기적 상호 접속 구조체 제조방법
JPH0577338B2 (ja)
JP3400353B2 (ja) 半導体装置の製造方法
JPH1116914A (ja) 半導体装置用の相互接続方法及び構成体
US5930670A (en) Method of forming a tungsten plug of a semiconductor device
JPH0417357A (ja) 半導体装置とその製造方法
JPH08139190A (ja) 半導体装置の製造方法
KR0172755B1 (ko) 반도체 소자의 금속층 형성방법
JP3183341B2 (ja) 半導体装置の製造方法
JP3624513B2 (ja) 半導体装置の製造方法
JP3337758B2 (ja) 半導体装置の製造方法
KR100197665B1 (ko) 반도체 소자의 금속배선 형성방법
JPH08125013A (ja) 半導体装置およびその製造方法
JPH0613380A (ja) Al系材料形成方法、Al系配線構造、半導体装置の製造方法、及び半導体装置
KR970004771B1 (ko) 반도체 소자의 금속배선 형성방법
KR100209926B1 (ko) 반도체 소자의 금속 배선 형성방법