JPH02191378A - 光電素子、光電素子の製造方法及び光電素子駆動装置 - Google Patents
光電素子、光電素子の製造方法及び光電素子駆動装置Info
- Publication number
- JPH02191378A JPH02191378A JP1047343A JP4734389A JPH02191378A JP H02191378 A JPH02191378 A JP H02191378A JP 1047343 A JP1047343 A JP 1047343A JP 4734389 A JP4734389 A JP 4734389A JP H02191378 A JPH02191378 A JP H02191378A
- Authority
- JP
- Japan
- Prior art keywords
- photoelectric element
- metal base
- photoelectric
- noise
- lead terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims abstract description 16
- 239000002184 metal Substances 0.000 claims description 49
- 229910052751 metal Inorganic materials 0.000 claims description 49
- 239000004065 semiconductor Substances 0.000 claims description 20
- 239000011347 resin Substances 0.000 claims description 16
- 229920005989 resin Polymers 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 5
- 230000008878 coupling Effects 0.000 abstract description 5
- 238000010168 coupling process Methods 0.000 abstract description 5
- 238000005859 coupling reaction Methods 0.000 abstract description 5
- 230000005855 radiation Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/27—Manufacturing methods
- H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
- H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Led Device Packages (AREA)
- Light Receiving Elements (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の分野〕
本発明はリードフレームの構造に特徴を有する光電素子
、その製造方法及びこの光電素子を適用した光電素子駆
動回路に関するものである。
、その製造方法及びこの光電素子を適用した光電素子駆
動回路に関するものである。
従来発光ダイオードやフォトトランジスタ、フォトダイ
オード等の光電素子は、例えば第１３図に示すように光
電素子の半導体チップｌがリードフレームのうち一方の
リードフレーム２ａ上にグイボンディングされ、他方の
電極はリードフレーム２ｂにワイヤボンディングによっ
て接続され、これが例えば図示のように一面に樹脂レン
ズ３が形成された透明のプラスチックパッケージ４内に
収納されて構成されている。
オード等の光電素子は、例えば第１３図に示すように光
電素子の半導体チップｌがリードフレームのうち一方の
リードフレーム２ａ上にグイボンディングされ、他方の
電極はリードフレーム２ｂにワイヤボンディングによっ
て接続され、これが例えば図示のように一面に樹脂レン
ズ３が形成された透明のプラスチックパッケージ４内に
収納されて構成されている。
しかるにこのような従来の光電素子によれば、光電素子
の両側の電極であるリードフレームが離れている。従っ
て投光素子についてはパルス駆動して点灯する場合には
そのパルス電流により周囲にノイズを放射し易いという
欠点がある。又受光素子の場合にも２つのリードフレー
ム’ｌａ、’ｌｂが数ｌ離れており、一方の電極が固定
電位に接続される。従って固定電位側の電極にはノイズ
の影響を受は難いが他方は信号線であるためノイズの影
響を受は易（なるという欠点があった。
の両側の電極であるリードフレームが離れている。従っ
て投光素子についてはパルス駆動して点灯する場合には
そのパルス電流により周囲にノイズを放射し易いという
欠点がある。又受光素子の場合にも２つのリードフレー
ム’ｌａ、’ｌｂが数ｌ離れており、一方の電極が固定
電位に接続される。従って固定電位側の電極にはノイズ
の影響を受は難いが他方は信号線であるためノイズの影
響を受は易（なるという欠点があった。
又従来の光電素子においてパッケージの背面を球面レン
ズ状に構成し反射膜を設けて前面に平行な光を照射する
ようにした場合には、リードフレーム２ａ、 ２ｂが
影となるため投受光効率が悪くなるという欠点があった
。
ズ状に構成し反射膜を設けて前面に平行な光を照射する
ようにした場合には、リードフレーム２ａ、 ２ｂが
影となるため投受光効率が悪くなるという欠点があった
。
更にこのような光電素子を駆動回路に接続する場合には
、リードフレームを駆動回路の基板上のパターンと接続
する必要があり、組立作業性が悪いという欠点があった
。
、リードフレームを駆動回路の基板上のパターンと接続
する必要があり、組立作業性が悪いという欠点があった
。
本発明はこのような従来の問題点に鑑みてなされたもの
であって、請求項１の発明はノイズを放射したりノイズ
の影響を受は難くするリードフレーム構造を有するよう
にすることを技術的課題とする。又本願の請求項２の発
明はこのような課題に加えて、パンケージの全面をレン
ズ状反射膜とする場合にも投受光効率を向上させること
を技術的課題とする。又本願の請求項３の発明は請求項
１又は２の光電素子を効率良く製造できるようにするこ
とを技術的課題とする。更に本願の請求項４の発明は請
求項Ｉの課題に加えて、このような素子を有する光電素
子駆動回路等の接続を容易にできるようにすることを技
術的課題とする。
であって、請求項１の発明はノイズを放射したりノイズ
の影響を受は難くするリードフレーム構造を有するよう
にすることを技術的課題とする。又本願の請求項２の発
明はこのような課題に加えて、パンケージの全面をレン
ズ状反射膜とする場合にも投受光効率を向上させること
を技術的課題とする。又本願の請求項３の発明は請求項
１又は２の光電素子を効率良く製造できるようにするこ
とを技術的課題とする。更に本願の請求項４の発明は請
求項Ｉの課題に加えて、このような素子を有する光電素
子駆動回路等の接続を容易にできるようにすることを技
術的課題とする。
本願の請求項１の発明は光電素子チップ、及びその電極
に接続される複数のリード端子を有する光電素子であっ
て、該リード端子は絶縁物を介して導体を積層構造とし
て構成したことを’Ｉｆ徴とするものである。
に接続される複数のリード端子を有する光電素子であっ
て、該リード端子は絶縁物を介して導体を積層構造とし
て構成したことを’Ｉｆ徴とするものである。
又本願の請求項２の発明は光電素子チップ、及びその電
極に接続される複数のリード端子を有する光電素子であ
って、該リード端子は絶縁物を介して導体を積層構造と
して構成すると共に、光電素子チップを収納する透明樹
脂から成るパッケージを設け、該パンケージの少なくと
も一面を放物面状としその面に反射膜を形成したことを
特徴とするものである。
極に接続される複数のリード端子を有する光電素子であ
って、該リード端子は絶縁物を介して導体を積層構造と
して構成すると共に、光電素子チップを収納する透明樹
脂から成るパッケージを設け、該パンケージの少なくと
も一面を放物面状としその面に反射膜を形成したことを
特徴とするものである。
又本願の請求項３の発明は一部に金属ベース領域を有す
る金属ベースフレームを形成し、金属ベースフレームの
金属ベース部を除く領域に絶縁層を形成し、絶縁層の上
面に導体層を形成し、金属ベースフレームのベース頭載
に光電素子を配置して一端を該金属ベースに電気的に接
続すると共に、該光電素子の他端を導体層に接続し、光
電素子を樹脂で被うようにしたことを特徴とするもので
ある。
る金属ベースフレームを形成し、金属ベースフレームの
金属ベース部を除く領域に絶縁層を形成し、絶縁層の上
面に導体層を形成し、金属ベースフレームのベース頭載
に光電素子を配置して一端を該金属ベースに電気的に接
続すると共に、該光電素子の他端を導体層に接続し、光
電素子を樹脂で被うようにしたことを特徴とするもので
ある。
更に本願の請求項４の発明は光電素子及び光電素子の駆
動回路を含む光電素子駆動装置であって、プリント基板
上に光電素子の駆動回路を実装すると共に、該プリント
基板の少なくとも一部を絶縁物を介して導体を積層構造
として構成し半導体チップの電極を該積層構造の導体に
接続して構成したことを特徴とするものである。
動回路を含む光電素子駆動装置であって、プリント基板
上に光電素子の駆動回路を実装すると共に、該プリント
基板の少なくとも一部を絶縁物を介して導体を積層構造
として構成し半導体チップの電極を該積層構造の導体に
接続して構成したことを特徴とするものである。
このような特徴を有する本願の請求項１及び２の発明で
は、光電素子チップの電極に接続される複数のリード端
子を積層構造としており、積層構造の導体を介して半導
体チップに電源が供給され又は信号を得ることができる
。又請求項３の発明では、金属ベースフレーム上に絶縁
体層及びその上部に導電層を形成し、金属ベース部に光
電素子のチップを接続し、その両端を金属ベース及び導
体層に夫々接続して光電素子を製造するようにしている
。更に本願の請求項４の発明では、光電素子の駆動回路
が積層構造のプリント基板として構成され駆動回路を介
して直接光電素子が駆動される。
は、光電素子チップの電極に接続される複数のリード端
子を積層構造としており、積層構造の導体を介して半導
体チップに電源が供給され又は信号を得ることができる
。又請求項３の発明では、金属ベースフレーム上に絶縁
体層及びその上部に導電層を形成し、金属ベース部に光
電素子のチップを接続し、その両端を金属ベース及び導
体層に夫々接続して光電素子を製造するようにしている
。更に本願の請求項４の発明では、光電素子の駆動回路
が積層構造のプリント基板として構成され駆動回路を介
して直接光電素子が駆動される。
そのため本願の請求項１又は２の発明によれば、光電素
子チップに接続されるリード端子は絶縁物を介して積層
構造として構成されているため、従来の光電素子と異な
ってリードフレーム等がループ状に構成されることがな
くなる。従って投光素子をパルス点灯した場合に周囲へ
のノイズの放射が少なくなる。又受光素子の場合には静
電容量や磁気結合等によるノイズを少なくすることがで
きる。又リード端子の両面に電極部が形成されるためリ
ード端子を両側から鋏込むようなコネクタを接続したり
、その両面をプリント基板に夫々接続することによって
実装を容易に行うことも可能となる。
子チップに接続されるリード端子は絶縁物を介して積層
構造として構成されているため、従来の光電素子と異な
ってリードフレーム等がループ状に構成されることがな
くなる。従って投光素子をパルス点灯した場合に周囲へ
のノイズの放射が少なくなる。又受光素子の場合には静
電容量や磁気結合等によるノイズを少なくすることがで
きる。又リード端子の両面に電極部が形成されるためリ
ード端子を両側から鋏込むようなコネクタを接続したり
、その両面をプリント基板に夫々接続することによって
実装を容易に行うことも可能となる。
又本願の請求項２の発明では、半導体チップのパッケー
ジとなる透明樹脂部分には放物面上の反射膜を形成して
いるため、リードフレームによる影の部分が少なくなり
、光の照射効率又は集光効率を向上させることができる
。
ジとなる透明樹脂部分には放物面上の反射膜を形成して
いるため、リードフレームによる影の部分が少なくなり
、光の照射効率又は集光効率を向上させることができる
。
又本願の請求項３の発明では、リードフレームを金属ベ
ースとし、その上面に絶縁層と導体層を形成することに
より製造工程を簡略化することができる。又ワイヤボン
ディング接続によって光電素子を接続することにより信
頼性が高く、又接続部は樹脂で被うようにしているため
金属ベースフレームの曲げ加工を容易に行うこともでき
る。
ースとし、その上面に絶縁層と導体層を形成することに
より製造工程を簡略化することができる。又ワイヤボン
ディング接続によって光電素子を接続することにより信
頼性が高く、又接続部は樹脂で被うようにしているため
金属ベースフレームの曲げ加工を容易に行うこともでき
る。
更に本願の請求項４の発明では、請求項１の効果に加え
て光電素子の駆動回路が実装されたプリント基板と光電
素子とが一体に形成されることとなるため、これらを改
めてリード線等で接続する必要がなくなり、組立作業性
や信頼性を向上させることができるという効果が得られ
る。
て光電素子の駆動回路が実装されたプリント基板と光電
素子とが一体に形成されることとなるため、これらを改
めてリード線等で接続する必要がなくなり、組立作業性
や信頼性を向上させることができるという効果が得られ
る。
次に請求項１の発明を具体化した第１実施例について第
１図を参照しつつ説明する。第１図において光電素子１
１は一端が半導体チップを保持すべく正方形状に形成さ
れた金属ベース１２を有しており、この金属ベースを下
部リード端子として用いる。金属ベース１２の正方形状
のベース部１２ａを除く部分には絶縁層１３を形成し、
その上面に上部リード端子１４、例えば金属膜を形成す
る。そして金属ベース１２のベース部１２ａには例えば
発光ダイオード、フォトトランジスタ等の半導体チップ
１５の一方の面を例えば導電性接看剤を用いてグイボン
ディングにより接続する。半導体チップ１５の他方の電
極と上部リード端子１４との間を図示のように金属ワイ
ヤ１６によってワイヤボンディングにより接続する。更
に半導体チップ１５の周辺部分を透明の樹脂で被ってパ
ッケージ１７を構成し、半導体チップ１５を中心として
透明レンズ１８を形成する。
１図を参照しつつ説明する。第１図において光電素子１
１は一端が半導体チップを保持すべく正方形状に形成さ
れた金属ベース１２を有しており、この金属ベースを下
部リード端子として用いる。金属ベース１２の正方形状
のベース部１２ａを除く部分には絶縁層１３を形成し、
その上面に上部リード端子１４、例えば金属膜を形成す
る。そして金属ベース１２のベース部１２ａには例えば
発光ダイオード、フォトトランジスタ等の半導体チップ
１５の一方の面を例えば導電性接看剤を用いてグイボン
ディングにより接続する。半導体チップ１５の他方の電
極と上部リード端子１４との間を図示のように金属ワイ
ヤ１６によってワイヤボンディングにより接続する。更
に半導体チップ１５の周辺部分を透明の樹脂で被ってパ
ッケージ１７を構成し、半導体チップ１５を中心として
透明レンズ１８を形成する。
このようにして構成された光電素子は例えば半導体チッ
プ１５が発光ダイオード等の投光素子である場合には、
投光素子をパルス点灯すればり一ドフレームにパルス電
流が流れる。このとき第２図に矢印で示すようにｄΦ／
ｄｔの磁場が発生するが、相対向する線路ａ、ｃ間では
磁気が打ち消されるためコ字状の線路から発生するノイ
ズエネルギーはコ字形の面積５＝ｄＸ＆に比例すること
となる。第１３図の従来例ではリードフレーム２ａ、２
ｂ間の間隔ｄは例えば小さくしても１鰭程度となる。−
力筒１図に示した本実施例では金属ベース１２と上部リ
ード端子１４との間隔は例えば０．０５ｍ程度となるた
め、他の条件を同一とすればノイズエネルギーをｌ／２
０程度大幅に減少させることができる。
プ１５が発光ダイオード等の投光素子である場合には、
投光素子をパルス点灯すればり一ドフレームにパルス電
流が流れる。このとき第２図に矢印で示すようにｄΦ／
ｄｔの磁場が発生するが、相対向する線路ａ、ｃ間では
磁気が打ち消されるためコ字状の線路から発生するノイ
ズエネルギーはコ字形の面積５＝ｄＸ＆に比例すること
となる。第１３図の従来例ではリードフレーム２ａ、２
ｂ間の間隔ｄは例えば小さくしても１鰭程度となる。−
力筒１図に示した本実施例では金属ベース１２と上部リ
ード端子１４との間隔は例えば０．０５ｍ程度となるた
め、他の条件を同一とすればノイズエネルギーをｌ／２
０程度大幅に減少させることができる。
又半導体チップ１５が受光素子である場合には、従来の
光電素子においては第３図に示すように一方のリードフ
レームに固定電位が接続され、他方のリードフレームが
信号線でその間にフォトダイオード等の高インピーダン
スＺが接続されている。
光電素子においては第３図に示すように一方のリードフ
レームに固定電位が接続され、他方のリードフレームが
信号線でその間にフォトダイオード等の高インピーダン
スＺが接続されている。
この場合には磁気誘導により受けるノイズ電圧は投光素
子の場合と同様に第３図のコ字状の面積５（＝ｄＸ１）
に比例する。又静電結合によって受けるノイズ電圧は信
号源とノイズ源を線５で表し、信号線とノイズ源との静
電容量を０１５．信号線と固定電位との静電容量Ｃ３１
＋とすると、ノイズ電圧ｖｌＩは次式によって表される
。
子の場合と同様に第３図のコ字状の面積５（＝ｄＸ１）
に比例する。又静電結合によって受けるノイズ電圧は信
号源とノイズ源を線５で表し、信号線とノイズ源との静
電容量を０１５．信号線と固定電位との静電容量Ｃ３１
＋とすると、ノイズ電圧ｖｌＩは次式によって表される
。
従ってノイズ電圧■７を小さくするためにはＣ■に比べ
ＣＳａを大きくすることが必要となる。リードフレーム
の幅が同一の場合には２つのリードフレーム２ａ、２ｂ
間の間隔が小さく、間隔ｄが小さくなればノイズを受は
難くすることができる。
ＣＳａを大きくすることが必要となる。リードフレーム
の幅が同一の場合には２つのリードフレーム２ａ、２ｂ
間の間隔が小さく、間隔ｄが小さくなればノイズを受は
難くすることができる。
−力木実施例の光電素子の概念図を第４図に示すように
、金属ベース１２を固定電位とし上部リード端子１４を
信号線とした場合には、その間の間隔ｄは第１３図の従
来例に比べて十分小さいためＣ５Ｇが大きくなりノイズ
が受は難くなる。又信号線の幅ｔを小さ（すればＣ１も
小さくなる。このため固定電位の面積を大きく信号線の
間隔ｄを小さくし、Ｃ８゜を大きくすることによってノ
イズを掻めて少なくすることができる。例えば磁気結合
ノイズについてはノイズを従来例の１／２０．静電容量
ノイズについても１７２０以下とすることができ、信号
側電極の幅ｔをその気にした場合には静電結合ノイズは
従来例の１７４０にすることができる。
、金属ベース１２を固定電位とし上部リード端子１４を
信号線とした場合には、その間の間隔ｄは第１３図の従
来例に比べて十分小さいためＣ５Ｇが大きくなりノイズ
が受は難くなる。又信号線の幅ｔを小さ（すればＣ１も
小さくなる。このため固定電位の面積を大きく信号線の
間隔ｄを小さくし、Ｃ８゜を大きくすることによってノ
イズを掻めて少なくすることができる。例えば磁気結合
ノイズについてはノイズを従来例の１／２０．静電容量
ノイズについても１７２０以下とすることができ、信号
側電極の幅ｔをその気にした場合には静電結合ノイズは
従来例の１７４０にすることができる。
次に第５図は本願の請求項２の発明を具体化した光電素
子の実施例を示す図である。本実施例の光電素子２１は
一端が正方形状に形成された金属ベース１２を一方のリ
ード端子とし、半導体チップ１５を導電性接着剤でグイ
ボンディングすると共に、絶縁層１３を介して上面に設
けられた上部リード端子１４との間を金属ワイヤ１６に
よってワイヤボンディングすることは前述した第１実施
例と同様である。本実施例では透明の樹脂パッケージ２
２を半導体チップ１５を中心として半球状に形成すると
共にその表面に蒸着等によって反射膜２２ａを設けるよ
うにしている。こうすれば半導体チップ１５を投光素子
とすると投光素子から照射された光は反射面に当たって
矢印で示す方向に平行に照射されることとなる。この場
合には金属ベースの部分のみが影となるため投光効率が
良い投光素子を構成することができる。又半導体チップ
１５が受光素子である場合には受光効率の良い受光素子
を構成することができる。
子の実施例を示す図である。本実施例の光電素子２１は
一端が正方形状に形成された金属ベース１２を一方のリ
ード端子とし、半導体チップ１５を導電性接着剤でグイ
ボンディングすると共に、絶縁層１３を介して上面に設
けられた上部リード端子１４との間を金属ワイヤ１６に
よってワイヤボンディングすることは前述した第１実施
例と同様である。本実施例では透明の樹脂パッケージ２
２を半導体チップ１５を中心として半球状に形成すると
共にその表面に蒸着等によって反射膜２２ａを設けるよ
うにしている。こうすれば半導体チップ１５を投光素子
とすると投光素子から照射された光は反射面に当たって
矢印で示す方向に平行に照射されることとなる。この場
合には金属ベースの部分のみが影となるため投光効率が
良い投光素子を構成することができる。又半導体チップ
１５が受光素子である場合には受光効率の良い受光素子
を構成することができる。
又この光電素子は上部のリード端子１４をより細くする
ようにして信号側電極の幅ｔを小さくしノイズを軽減す
るようにしてもよい。又第１図の実施例において積層構
造とした電極はフレキシブル基板を用いてもよく、ガラ
スエポキシ基板や樹脂製の基板等を用いてもよい。
ようにして信号側電極の幅ｔを小さくしノイズを軽減す
るようにしてもよい。又第１図の実施例において積層構
造とした電極はフレキシブル基板を用いてもよく、ガラ
スエポキシ基板や樹脂製の基板等を用いてもよい。
第６図は本願発明の製造過程を示す図である。
本図において中央に方形のベース部を有する金属ベース
をリードフレームを打ち抜くことによって形成する。こ
こで金属ベース１２はあらがじめ中央にベース部を設け
、その両側にはフレーム保持部１２ｂ、１２ｃを形成す
るものとする。１２ｂは電極用の金属ベースフレーム、
１２ｃは位置決め用の金属ベースフレームである。さて
電極用の金属ベースフレーム１２ｂの上部にはベース部
１２ａを除いて絶縁層１３を形成する。絶縁層１３はポ
リイミド等の有機系絶縁体を接着剤を張り付けるか、又
はＡｌ１ｔＯｓ、ガラス系等の無機物系絶縁体層を吹き
付は印刷等で形成するものとする。
をリードフレームを打ち抜くことによって形成する。こ
こで金属ベース１２はあらがじめ中央にベース部を設け
、その両側にはフレーム保持部１２ｂ、１２ｃを形成す
るものとする。１２ｂは電極用の金属ベースフレーム、
１２ｃは位置決め用の金属ベースフレームである。さて
電極用の金属ベースフレーム１２ｂの上部にはベース部
１２ａを除いて絶縁層１３を形成する。絶縁層１３はポ
リイミド等の有機系絶縁体を接着剤を張り付けるか、又
はＡｌ１ｔＯｓ、ガラス系等の無機物系絶縁体層を吹き
付は印刷等で形成するものとする。
そしてその上部には導体パターンを上部リード端子１４
として接着剤又は印刷法等で形成する。ここで導体とし
ては銅、金、銀等を用いるものとする。こうして３層構
造となった金属ベース基板において、第７図（ａ）に斜
視図を示すようにベース部１２ａに前述した光電素子の
半導体チップ１５をグイボンディングによって接続し、
上部電極にあたる上部リード端子１４に素子の上面から
ワイヤボンディングにより接続する。このとき第６図に
示すようにフレーム保持部にチエツク用の端子１４ａを
形成しておくことにより、チエツク用端子１４ａを用い
て容易に接続した半導体チップ１５やワイヤ接続の良否
を検査することができる。次いで第６図に示すように光
電素子チップ１５を樹脂モールドで被ってパンケージ１
７を形成する。
として接着剤又は印刷法等で形成する。ここで導体とし
ては銅、金、銀等を用いるものとする。こうして３層構
造となった金属ベース基板において、第７図（ａ）に斜
視図を示すようにベース部１２ａに前述した光電素子の
半導体チップ１５をグイボンディングによって接続し、
上部電極にあたる上部リード端子１４に素子の上面から
ワイヤボンディングにより接続する。このとき第６図に
示すようにフレーム保持部にチエツク用の端子１４ａを
形成しておくことにより、チエツク用端子１４ａを用い
て容易に接続した半導体チップ１５やワイヤ接続の良否
を検査することができる。次いで第６図に示すように光
電素子チップ１５を樹脂モールドで被ってパンケージ１
７を形成する。
パッケージ１７は第１図に示したように素子の部分を透
明の半球状の透明レンズ１８として形成するものとする
。又第７図（ｂ）に示すように金属べ一ス１２ａ上に絶
縁板２３を介して半導体チップ１５を接続し、ワイヤフ
レーム１６を金属ベース１２に接続するようにしてもよ
い。
明の半球状の透明レンズ１８として形成するものとする
。又第７図（ｂ）に示すように金属べ一ス１２ａ上に絶
縁板２３を介して半導体チップ１５を接続し、ワイヤフ
レーム１６を金属ベース１２に接続するようにしてもよ
い。
ここで位置決め用金属ベースフレーム１２ｃは第８図に
示すように電極用金属ベースフレームだけでは金属ベー
ス部が湾曲する恐れがあるため、これを矯正し所定の位
置に確実に保持するように設けるものである。そして金
属ベースフレーム１２ｂの下端を切断すると共に位置決
め用金属ベースフレーム１２ｃを第９図に示すように樹
脂パッケージの端部で切断して光電素子を構成する。こ
うすれば高精度で歩留まりよく光電素子を組み立てるこ
とができる。
示すように電極用金属ベースフレームだけでは金属ベー
ス部が湾曲する恐れがあるため、これを矯正し所定の位
置に確実に保持するように設けるものである。そして金
属ベースフレーム１２ｂの下端を切断すると共に位置決
め用金属ベースフレーム１２ｃを第９図に示すように樹
脂パッケージの端部で切断して光電素子を構成する。こ
うすれば高精度で歩留まりよく光電素子を組み立てるこ
とができる。
こうして製造された光電素子をプリント基板上に実装す
る際には、第１Ｏ図＋８）、 （ｂｌに示すように片面
プリント基板２４の両側よりはんだ付けにより接続した
り、両面プリント基板２５の両面から夫々端子を接続す
ることによって容易に実装することができる。又第１１
図に示すように両側から金属ベースフレーム１２及び導
体の上部リード端子１４をコネクタ２６内に相対向する
弾性可動片２７ａ、２７ｂで接触することによって接続
することも可能である。
る際には、第１Ｏ図＋８）、 （ｂｌに示すように片面
プリント基板２４の両側よりはんだ付けにより接続した
り、両面プリント基板２５の両面から夫々端子を接続す
ることによって容易に実装することができる。又第１１
図に示すように両側から金属ベースフレーム１２及び導
体の上部リード端子１４をコネクタ２６内に相対向する
弾性可動片２７ａ、２７ｂで接触することによって接続
することも可能である。
次に第１２図は本願の請求項４の発明を具体化した光電
素子駆動回路の一実施例を示す図である。
素子駆動回路の一実施例を示す図である。
本実施例は前述した光電素子の電極を構成する金属ベー
スを金属プリント基板３１とし、その上部に投光回路や
受光回路等の駆動回路を実装して光電素子駆動回路を一
体に形成したものである。そしてその正方形部分には前
述した各実施例と同様に投受光素子の半導体チップを接
続し樹脂から成る樹脂パッケージ３２．３３を形成する
。この場合には電子回路部が実装された基板上の回路と
個々の投受光素子等を改めてリード線等を用いて接続す
る必要がなくなり、全体の工程を削減することができる
と共に信鎖性を大幅に向上させることが可能となる。
スを金属プリント基板３１とし、その上部に投光回路や
受光回路等の駆動回路を実装して光電素子駆動回路を一
体に形成したものである。そしてその正方形部分には前
述した各実施例と同様に投受光素子の半導体チップを接
続し樹脂から成る樹脂パッケージ３２．３３を形成する
。この場合には電子回路部が実装された基板上の回路と
個々の投受光素子等を改めてリード線等を用いて接続す
る必要がなくなり、全体の工程を削減することができる
と共に信鎖性を大幅に向上させることが可能となる。
第１図は本願発明の光電素子の第１実施例を示す図、第
２図は従来の光電素子によるノイズの影響を説明するた
めの図、第３図は従来の光電素子の静電容量ノイズの発
生状態を説明する図、第４図は本願発明による光電素子
の静電容量ノイズを説明する図、第５図は本願の請求項
２の発明を具体化した実施例を示す図、第６図（ａ）、
（ｂ）は本願の請求項３の発明による製造過程の一例
を示す図、第７図（ａ）、第７図Ｔｂｌは金属ベース部
に半導体チップを取付ける状態を示す斜視図、第８図は
位置決め用ベースフレームを用いない場合の製造過程を
示す図、第９図はこうして製造された光電素子の正面図
、第１０図（ａ）及び第１０図（ｂｌはこの光電素子の
実装状態を示す図、第１１図はこの光電素子をコネクタ
を介して取付ける状態を示す図、第１２図は本願の請求
項４の発明を具体化した実施例を示す図、第１３図は従
来の光電素子の一例を示す図である。 一ド端子 金属ワイヤ パッケージ 光電素子 リント基板 １５・・−・−・・半導体チップ １６・−・−・−
１７，２２，３２，３３−・−樹脂 １８−・−・−樹脂レンズ ２１・−・・・２３・・
・・・・・反射面 ３１−−−−−−一金属ブ特許出
願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名） １１−・・・−・−光電素子 １２・−・−・−・金
属ベース １２ ａ −−−−−−ベース部 １２
ｂ 、 １２ ｃ−−−−−−−フレーム保持部
１３・・・−・・絶縁層 １４−・・・・・上部す
第 図 １１・−−一一−−杷を春テ １２−−−−−−一金五ベース １３−・−−−一・吃惨、層 １４−−−−−一・ １号シヒド鴫号 １５・−・−−一拳導イネ今、７フ。 １７−・−一−−−セ１°ｎ＠Ｉ６７セ「−一一第 図 第 図 （ａ） 第 図 ４ａ 第 図 第１０ 図 （ａ） 第 図（ｂ） 第１１ 図 第１３ 図
２図は従来の光電素子によるノイズの影響を説明するた
めの図、第３図は従来の光電素子の静電容量ノイズの発
生状態を説明する図、第４図は本願発明による光電素子
の静電容量ノイズを説明する図、第５図は本願の請求項
２の発明を具体化した実施例を示す図、第６図（ａ）、
（ｂ）は本願の請求項３の発明による製造過程の一例
を示す図、第７図（ａ）、第７図Ｔｂｌは金属ベース部
に半導体チップを取付ける状態を示す斜視図、第８図は
位置決め用ベースフレームを用いない場合の製造過程を
示す図、第９図はこうして製造された光電素子の正面図
、第１０図（ａ）及び第１０図（ｂｌはこの光電素子の
実装状態を示す図、第１１図はこの光電素子をコネクタ
を介して取付ける状態を示す図、第１２図は本願の請求
項４の発明を具体化した実施例を示す図、第１３図は従
来の光電素子の一例を示す図である。 一ド端子 金属ワイヤ パッケージ 光電素子 リント基板 １５・・−・−・・半導体チップ １６・−・−・−
１７，２２，３２，３３−・−樹脂 １８−・−・−樹脂レンズ ２１・−・・・２３・・
・・・・・反射面 ３１−−−−−−一金属ブ特許出
願人 立石電機株式会社 代理人 弁理士 岡本宜喜（他１名） １１−・・・−・−光電素子 １２・−・−・−・金
属ベース １２ ａ −−−−−−ベース部 １２
ｂ 、 １２ ｃ−−−−−−−フレーム保持部
１３・・・−・・絶縁層 １４−・・・・・上部す
第 図 １１・−−一一−−杷を春テ １２−−−−−−一金五ベース １３−・−−−一・吃惨、層 １４−−−−−一・ １号シヒド鴫号 １５・−・−−一拳導イネ今、７フ。 １７−・−一−−−セ１°ｎ＠Ｉ６７セ「−一一第 図 第 図 （ａ） 第 図 ４ａ 第 図 第１０ 図 （ａ） 第 図（ｂ） 第１１ 図 第１３ 図
Claims (4)
- （１）光電素子チップ、及びその電極に接続される複数
のリード端子を有する光電素子であって、該リード端子
は絶縁物を介して導体を積層構造として構成したことを
特徴とする光電素子。 - （２）光電素子チップ、及びその電極に接続される複数
のリード端子を有する光電素子であって、該リード端子
は絶縁物を介して導体を積層構造として構成すると共に
、光電素子チップを収納する透明樹脂から成るパッケー
ジを設け、該パッケージの少なくとも一面を放物面状と
しその面に反射膜を形成したことを特徴とする光電素子
。 - （３）一部に金属ベース領域を有する金属ベースフレー
ムを形成し、 前記金属ベースフレームの金属ベース部を除く領域に絶
縁層を形成し、 前記絶縁層の上面に導体層を形成し、 前記金属ベースフレームのベース領域に光電素子を配置
して一端を該金属ベースに電気的に接続すると共に、該
光電素子の他端を前記導体層に接続し、 前記光電素子を樹脂で被うようにしたことを特徴とする
光電素子の製造方法。 - （４）光電素子及び光電素子の駆動回路を含む光電素子
駆動装置であって、 プリント基板上に光電素子の駆動回路を実装すると共に
、該プリント基板の少なくとも一部を絶縁物を介して導
体を積層構造として構成し半導体チップの電極を該積層
構造の導体に接続して構成したことを特徴とする光電素
子駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047343A JPH02191378A (ja) | 1988-10-25 | 1989-02-27 | 光電素子、光電素子の製造方法及び光電素子駆動装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63-270549 | 1988-10-25 | ||
| JP27054988 | 1988-10-25 | ||
| JP1047343A JPH02191378A (ja) | 1988-10-25 | 1989-02-27 | 光電素子、光電素子の製造方法及び光電素子駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02191378A true JPH02191378A (ja) | 1990-07-27 |
Family
ID=26387510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047343A Pending JPH02191378A (ja) | 1988-10-25 | 1989-02-27 | 光電素子、光電素子の製造方法及び光電素子駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02191378A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520352U (ja) * | 1991-08-23 | 1993-03-12 | 日本デンヨー株式会社 | Ｌｅｄランプ |
| US6242801B1 (en) * | 1995-05-11 | 2001-06-05 | Rohm Co., Ltd. | Semiconductor device |
| WO2007125772A1 (ja) * | 2006-04-26 | 2007-11-08 | Konica Minolta Opto, Inc. | 発光素子、発光モジュール、照明装置、および画像投影装置 |
| WO2012154510A2 (en) | 2011-05-09 | 2012-11-15 | Microsoft Corporation | Low inductance light source module |
-
1989
- 1989-02-27 JP JP1047343A patent/JPH02191378A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0520352U (ja) * | 1991-08-23 | 1993-03-12 | 日本デンヨー株式会社 | Ｌｅｄランプ |
| US6242801B1 (en) * | 1995-05-11 | 2001-06-05 | Rohm Co., Ltd. | Semiconductor device |
| WO2007125772A1 (ja) * | 2006-04-26 | 2007-11-08 | Konica Minolta Opto, Inc. | 発光素子、発光モジュール、照明装置、および画像投影装置 |
| JP2007318066A (ja) * | 2006-04-26 | 2007-12-06 | Konica Minolta Opto Inc | 発光素子、発光モジュール、照明装置、および画像投影装置 |
| US8159123B2 (en) | 2006-04-26 | 2012-04-17 | Konica Minolta Opto, Inc. | Light emitting device, light-emitting module, lighting apparatus, and image projection apparatus |
| WO2012154510A2 (en) | 2011-05-09 | 2012-11-15 | Microsoft Corporation | Low inductance light source module |
| EP2707646A2 (en) * | 2011-05-09 | 2014-03-19 | Microsoft Corporation | Low inductance light source module |
| JP2014514781A (ja) * | 2011-05-09 | 2014-06-19 | マイクロソフト コーポレーション | 低インダクタンスの光源モジュール |
| EP2707646A4 (en) * | 2011-05-09 | 2014-10-29 | Microsoft Corp | LIGHT SOURCE MODULE WITH LOW INDUCTANCE |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319245B2 (en) | Lead frame, and light emitting diode module having the same | |
| EP0796506A1 (en) | Arrays of optoelectronic devices and method of making same | |
| KR0137719B1 (ko) | 종방향 표면 장착형 반도체 장치 | |
| JP3795248B2 (ja) | チップ型発光装置 | |
| JP2001332769A (ja) | 発光ダイオード照明具 | |
| KR102512537B1 (ko) | 자성 발광다이를 이송하기 위한 정렬 모듈 및 정렬방법 | |
| JP6957599B2 (ja) | 発光デバイス及びその製造方法 | |
| JPH02191378A (ja) | 光電素子、光電素子の製造方法及び光電素子駆動装置 | |
| JP2001185751A (ja) | 表面実装型赤外線通信モジュールの構造および駆動回路 | |
| JP2000150924A (ja) | 赤外線通信デバイス | |
| JP2001008386A (ja) | 発光装置 | |
| JP2004095576A (ja) | 光半導体装置及び光半導体モジュール及び光半導体装置の製造方法 | |
| JP3638328B2 (ja) | 表面実装型フォトカプラ及びその製造方法 | |
| JP2960882B2 (ja) | 表面実装型ｌｅｄ素子及びその製造方法 | |
| JP2535786Y2 (ja) | 発光表示装置 | |
| JPH10233471A (ja) | 赤外線データ通信モジュール及びその製造方法 | |
| JPH03109760A (ja) | 半導体装置 | |
| JPH0472393B2 (ja) | ||
| JPS62106488A (ja) | 発光ダイオ−ドを用いた表示装置 | |
| JPS63174379A (ja) | 発光表示装置 | |
| JPH05218507A (ja) | 光半導体装置 | |
| JPH0697510A (ja) | 小型光半導体装置 | |
| JP3543589B2 (ja) | 光源装置 | |
| JPS5994886A (ja) | 半導体装置の製造方法 | |
| JP2900900B2 (ja) | 光導波路型デバイス |