JPH01109748A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH01109748A
JPH01109748A JP63239104A JP23910488A JPH01109748A JP H01109748 A JPH01109748 A JP H01109748A JP 63239104 A JP63239104 A JP 63239104A JP 23910488 A JP23910488 A JP 23910488A JP H01109748 A JPH01109748 A JP H01109748A
Authority
JP
Japan
Prior art keywords
layer
polycrystalline silicon
silicide layer
forming
silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63239104A
Other languages
English (en)
Other versions
JPH0423423B2 (ja
Inventor
Kyu-Hyun Choi
キュ−ヒョン　チョイ
Heyung-Sub Lee
ヘユン−スブ　リー
Jung-Hwan Lee
リー ジュン−ハン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Semiconductor and Telecomunications Co Ltd
Original Assignee
Samsung Semiconductor and Telecomunications Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Semiconductor and Telecomunications Co Ltd filed Critical Samsung Semiconductor and Telecomunications Co Ltd
Publication of JPH01109748A publication Critical patent/JPH01109748A/ja
Publication of JPH0423423B2 publication Critical patent/JPH0423423B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/019—Contacts of silicides
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/147—Silicides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は半導体装置の製造方法、特にシリサイド（Ｓｉ
ｌｉｃｉｄｅ）層と多結晶シリコン（ｐｏｌｙｃｒｙｓ
ｔａｌｌｉｎ−ｓｉｌｉｃｏｎ　）層との接触部位にお
ける接触抵抗が小さくて済む半導体装置の製造方法に関
するものである。
〈従来の技術〉 現在、広く使用されているスタティックＲＡＭの標準セ
ルは４個のトランジスターと２個の負荷抵抗を持ってお
り、第１図のように構成されている。
第１図を参照すると、電源供給電圧■ＣＣと接地ＶＳＳ
との間に直列で接続された抵抗値の高い負荷抵抗ＲＩ、
Ｒ２とＭＯＳ）ランシスターＴ＋、Ｔ２がそれぞれ一対
ずつ接続されており、これらの抵抗とＭＯＳ）ランシス
ターの接続ノード点１．２は、互いにクロスする状態で
ＭＯＳトランジスターＴ、　、Ｔ２のゲート３．４に接
続され、さらにこれらのノード点１．２とビットライン
ＢＬ、ＢＬの間に、ゲートをワードラインＷＬに接続す
るＭＯＳトランジスターＴ　２　、Ｔ　ａが接続されて
いる。
これらのスタティックＲＡＭに使用されるトランジスタ
ーのゲート３．４はシリサイド層、又は多結晶シリコン
層の上部にシリサイド層を形成させたポリサイド（Ｐｏ
ｌｙｃｉｄｅ）構造（ポリサイド層）で形成され、また
負荷抵抗Ｒ＋、Ｒｚは多結晶シリコンで形成されている
。
この従来のスタティックＲＡＭにおいて、トランジスタ
ーのシリサイドゲートと多結晶シリコン抵抗とを接触さ
せるために採られていた方法は以下の通りである。
すなわち、先ずゲートを形成し、このゲートが形成され
た基板の上面全体に絶縁膜層を形成した後、この絶縁膜
層に接触窓を形成し、次いで多結晶シリコン層を塗布し
ていた。
〈発明が解決しようとする課題〉 しかし、接触窓を形成する際に、絶縁膜層が完全にエツ
チングされていない状態でシリサイド層上に多結晶シリ
コン層を塗布すると、多結晶シリコン層を塗布する条件
によっては、正しい抵抗値による接触が得られないで数
十にΩ以上という高い抵抗が形成される。このようにシ
リサイド層と多結晶シリコンとの接触抵抗が大変高い場
合には、電源供給電圧ＶＣＣから負荷抵抗Ｒｔ、Ｒｚを
通じて流れる電流が接触部の抵抗によって制限を受ける
ようにな、すると、トランジスターＴ８１、Ｔ２、Ｔ１
、Ｔ４で漏出される漏洩電流の補償がうまく行かず、メ
モリ状態にあるデータにエラーを発生させることになる
。
従って、本発明の目的は、シリサイド層と多結晶シリコ
ンとの間の接触領域が低い接触抵抗値を持つ半導体装置
を製造する方法の提供にある。
〈課題を解決するための手段〉 具体的には、半導体基板上の所定部位にシリサイド層を
形成する第１工程と、このシリサイド層の上に絶縁膜層
を形成する第２工程と、この絶縁膜層をエツチングして
接触窓を形成する第３工程と、及びこの接触窓を通じて
所定のイオンをシリサイド層に注入した後、絶縁膜層の
上に多結晶シリコン層を形成する第４工程とを含む半導
体装置の製造方法を提供し〔請求項（１））、また半導
体基板上の所定部位に形成したシリサイド層の全面に所
定のイオンを注入する第１工程と、このシリサイド層の
上に絶縁膜層を形成する第２工程と、この絶縁膜層をエ
ツチングして接触窓を形成する第３工程と、及びこの絶
縁膜層の上に多結晶シリコン暦を形成する第４工程とを
含む半導体装置の製造方法を特徴する請求項（２））。
〈実施例〉 以下、本発明の実施例を添付図面を参照して詳細に説明
する。
第２図は、第１図における抵抗と多結晶シリコンとの接
触領域５．６部分の製造工程を（Ａ）〜（Ｄ）として示
した図で、ポリサイド層をトランジスターのゲート左し
て使用し、多結晶シリコンを負荷抵抗として使用する実
施例の製造工程図である。
先ず、シリコン半導体基板１０上に酸化膜層でゲート酸
化膜層１１を形成し、このゲート酸化膜層１１上に、ゲ
ート形成用として、燐又は砒素がドーピングされた多結
晶シリコン層１２とシリサイド層１３を順次塗布し、そ
して通常の写真蝕刻方法により多結晶シリコン層１２と
シリサイド層１３からなるポリサイドゲート１４を形成
する〔第２図（Ａ））。
次いで、上記のポリサイトゲ−゛ト１４と基板の上部の
すべての面に酸化絶縁膜層１５を形成し、この絶縁膜層
１５上にフォトレジスト１６を塗布して接触窓形成用の
パターンを形成する〔第２図（Ｂ））。
それから、通常のエツチング方法で接触窓１７．−を形
成した後、基板のすべての面に高い線量のイオン注入を
施すことにより、上記のフォトレジストをイオン注入マ
スクとして、接触窓部位のシリサイド層に高い線量のイ
オンを注入する〔第２図（Ｃ）〕。
そして最後に、フォトレジスト１６を除去して負荷抵抗
の部分や素子を形成するための多結晶シリコン層１８を
形成する〔第２図（Ｄ）〕。
かくして、多結晶シリコン層１８とポリサイドゲート１
４との接触抵抗を減らすために接触部位のシリサイド層
部分にのみ高い線量のイオン注入が施されることになる
。
第３図で示す（Ａ）〜（Ｃ）は、他の実施例に関する第
２図相当の製造工程図であるが、第２図と同一な部分に
ついては同一の符号を使用している。
先ず、シリコン半導体基板１０上にゲート酸化膜層１１
を形成し、このゲート酸化膜層１１上にゲートを形成す
るべく、燐をドーピングした多結晶シリコン層１２とシ
リサイド層１３を順次塗布した後、高い線量のイオンを
注入する〔第３図（Ａ）〕。
次いで、通常の写真蝕刻工程でポリサイドゲート１４を
形成した後、基板の上部のすべての面に酸化絶縁膜層１
５を形成し、さらにこの絶縁膜層１５上にフォトレジス
ト１６を塗布して通常の写真蝕刻工程で接触窓１７を形
成し、その後フォトレジスト１６を除去する〔第３図（
Ｂ）〕。
そして最後に、負荷抵抗の部分や素子を形成するための
多結晶シリコン層１８を形成する〔第３図（Ｃ）〕。
前記各実施例により得られた半導体装置における多結晶
シリコン層とシリサイド層との接触部の接触抵抗値は、
次頁のく表１〉に示されるように、桁違いに減少してい
る。
以上の実施例では、いずれもスタティックＲＡＭにおけ
るゲートと負荷抵抗の部分のシリサイド層と多結晶シリ
コン層との接触部分に関するものであったが、スタティ
ックＲＡＭ以外でもシリサイド層と多結晶シリコン層と
の接触部位を持つものであればどのようなものにでもこ
の方法を適用して上記のような結果を得ることができる
ことはこの分野の通常の知識を持つものは容易に理解す
ることができよう。
〈表１〉 〈発明の効果〉 上述したように本発明は、シリサイド層に高い線量でイ
オンを注入した後に多結晶シリコン層を形成するものと
したことにより、半導体装置におけるシリサイド及び多
結晶シリコン両眉間の接触抵抗として非常に低いものを
実現でき、この接触部位での電流の損失を減らすことが
できる。従って、本発明は、前述した漏洩電流の補償阻
害によるデータ損失の可能性を減少させることができる
。
【図面の簡単な説明】
第１図は、スタティックＲＡＭのセル構造図、第２図は
、本発明に係る半導体装置の製造方法の実施例の製造工
程図、そして 第３図は、他の実施例の製造工程図である。

Claims (4)

    【特許請求の範囲】
  1. （１）半導体基板上の所定部位にシリサイド層を形成す
    る第１工程と、 このシリサイド層の上に絶縁膜層を形成する第２工程と
    、 この絶縁膜層をエッチングして接触窓を形成する第３工
    程と、及び この接触窓を通じて所定のイオンをシリサイド層に注入
    した後、絶縁膜層の上に多結晶シリコン層を形成する第
    ４工程とを含む半導体装置の製造方法。
  2. （２）第４工程においてシリサイド層に高濃度のＮ型の
    イオンを注入することを特徴とする請求項（１）記載の
    半導体装置の製造方法。
  3. （３）半導体基板上の所定部位に形成したシリサイド層
    の全面に所定のイオンを注入する第１工程と、このシリ
    サイド層の上に絶縁膜層を形成する第２工程と、 この絶縁膜層をエッチングして接触窓を形成する第３工
    程と、及び この絶縁膜層の上に多結晶シリコン層を形成する第４工
    程とを含む半導体装置の製造方法。
  4. （４）第１工程においてシリサイド層に高濃度のＮ型の
    イオンを注入することを特徴とする請求項（２）記載の
    半導体装置の製造方法。
JP63239104A 1987-09-30 1988-09-26 半導体装置の製造方法 Granted JPH01109748A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019870010932A KR900008868B1 (ko) 1987-09-30 1987-09-30 저항성 접촉을 갖는 반도체 장치의 제조방법
KR1987P10932 1987-09-30

Publications (2)

Publication Number Publication Date
JPH01109748A true JPH01109748A (ja) 1989-04-26
JPH0423423B2 JPH0423423B2 (ja) 1992-04-22

Family

ID=19264899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63239104A Granted JPH01109748A (ja) 1987-09-30 1988-09-26 半導体装置の製造方法

Country Status (7)

Country Link
US (1) US5013686A (ja)
JP (1) JPH01109748A (ja)
KR (1) KR900008868B1 (ja)
DE (1) DE3831288A1 (ja)
FR (1) FR2621172B1 (ja)
GB (1) GB2210503B (ja)
NL (1) NL190680C (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108834U (ja) * 1988-01-12 1989-07-24
JPH03200330A (ja) * 1989-12-27 1991-09-02 Sanyo Electric Co Ltd 半導体装置の製造方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200356A (en) * 1988-07-29 1993-04-06 Sharp Kabushiki Kaisha Method of forming a static random access memory device
US5168076A (en) * 1990-01-12 1992-12-01 Paradigm Technology, Inc. Method of fabricating a high resistance polysilicon load resistor
US5172211A (en) * 1990-01-12 1992-12-15 Paradigm Technology, Inc. High resistance polysilicon load resistor
US5483104A (en) * 1990-01-12 1996-01-09 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5166771A (en) * 1990-01-12 1992-11-24 Paradigm Technology, Inc. Self-aligning contact and interconnect structure
US5541131A (en) * 1991-02-01 1996-07-30 Taiwan Semiconductor Manufacturing Co. Peeling free metal silicide films using ion implantation
US5346836A (en) * 1991-06-06 1994-09-13 Micron Technology, Inc. Process for forming low resistance contacts between silicide areas and upper level polysilicon interconnects
DE69222393T2 (de) * 1991-11-08 1998-04-02 Nec Corp Verfahren zur Herstellung einer Halbleiteranordnung mit einer Widerstandsschicht aus polykristallinem Silizium
TW230266B (ja) * 1993-01-26 1994-09-11 American Telephone & Telegraph
US5395799A (en) * 1993-10-04 1995-03-07 At&T Corp. Method of fabricating semiconductor devices having electrodes comprising layers of doped tungsten disilicide
CN1049070C (zh) * 1994-06-08 2000-02-02 现代电子产业株式会社 半导体器件及其制造方法
US5472896A (en) * 1994-11-14 1995-12-05 United Microelectronics Corp. Method for fabricating polycide gate MOSFET devices
US6019906A (en) * 1998-05-29 2000-02-01 Taiwan Semiconductor Manufacturing Company Hard masking method for forming patterned oxygen containing plasma etchable layer
JP2000124219A (ja) 1998-08-11 2000-04-28 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR100767540B1 (ko) * 2001-04-13 2007-10-17 후지 덴키 홀딩스 가부시끼가이샤 반도체 장치

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
JPS5582458A (en) * 1978-12-18 1980-06-21 Toshiba Corp Preparation of semiconductor device
CA1142261A (en) * 1979-06-29 1983-03-01 Siegfried K. Wiedmann Interconnection of opposite conductivity type semiconductor regions
DE2926874A1 (de) * 1979-07-03 1981-01-22 Siemens Ag Verfahren zum herstellen von niederohmigen, diffundierten bereichen bei der silizium-gate-technologie
US4388121A (en) * 1980-03-21 1983-06-14 Texas Instruments Incorporated Reduced field implant for dynamic memory cell array
GB2077993A (en) * 1980-06-06 1981-12-23 Standard Microsyst Smc Low sheet resistivity composite conductor gate MOS device
US4398335A (en) * 1980-12-09 1983-08-16 Fairchild Camera & Instrument Corporation Multilayer metal silicide interconnections for integrated circuits
JPS57102049A (en) * 1980-12-17 1982-06-24 Fujitsu Ltd Formation of multilayer wiring
JPS5832446A (ja) * 1981-08-20 1983-02-25 Sanyo Electric Co Ltd シリサイドの形成方法
DE3138960A1 (de) * 1981-09-30 1983-04-14 Siemens AG, 1000 Berlin und 8000 München Verfahren zur erzeugung elektrisch leitender schichten
US4597153A (en) * 1982-11-19 1986-07-01 General Motors Corporation Method for mounting plastic body panel
US4443930A (en) * 1982-11-30 1984-04-24 Ncr Corporation Manufacturing method of silicide gates and interconnects for integrated circuits
US4450620A (en) * 1983-02-18 1984-05-29 Bell Telephone Laboratories, Incorporated Fabrication of MOS integrated circuit devices
US4528582A (en) * 1983-09-21 1985-07-09 General Electric Company Interconnection structure for polycrystalline silicon resistor and methods of making same
US4519126A (en) * 1983-12-12 1985-05-28 Rca Corporation Method of fabricating high speed CMOS devices
IT1213120B (it) * 1984-01-10 1989-12-14 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari a basse tensioni di soglia in circuiti integrati ad alta densita' e struttura da esso risultante.
US4555842A (en) * 1984-03-19 1985-12-03 At&T Bell Laboratories Method of fabricating VLSI CMOS devices having complementary threshold voltages
US4640844A (en) * 1984-03-22 1987-02-03 Siemens Aktiengesellschaft Method for the manufacture of gate electrodes formed of double layers of metal silicides having a high melting point and doped polycrystalline silicon
US4581623A (en) * 1984-05-24 1986-04-08 Motorola, Inc. Interlayer contact for use in a static RAM cell
KR940002772B1 (ko) * 1984-08-31 1994-04-02 가부시기가이샤 히다찌세이사꾸쇼 반도체 집적회로 장치 및 그 제조방법
US4663825A (en) * 1984-09-27 1987-05-12 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US4604789A (en) * 1985-01-31 1986-08-12 Inmos Corporation Process for fabricating polysilicon resistor in polycide line
FR2578272B1 (fr) * 1985-03-01 1987-05-22 Centre Nat Rech Scient Procede de formation sur un substrat d'une couche de siliciure de tungstene, utilisable notamment pour la realisation de couches d'interconnexion des circuits integres.
US4740479A (en) * 1985-07-05 1988-04-26 Siemens Aktiengesellschaft Method for the manufacture of cross-couplings between n-channel and p-channel CMOS field effect transistors of static write-read memories
US4782033A (en) * 1985-11-27 1988-11-01 Siemens Aktiengesellschaft Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate
JPS62147757A (ja) * 1985-12-21 1987-07-01 Nippon Gakki Seizo Kk 抵抗形成法
JPH03131875A (ja) * 1989-10-17 1991-06-05 Nec Niigata Ltd 液晶シャッタ式電子写真プリンタ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01108834U (ja) * 1988-01-12 1989-07-24
JPH03200330A (ja) * 1989-12-27 1991-09-02 Sanyo Electric Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
GB2210503B (en) 1991-01-09
DE3831288A1 (de) 1989-04-20
FR2621172B1 (fr) 1991-02-01
KR900008868B1 (ko) 1990-12-11
JPH0423423B2 (ja) 1992-04-22
FR2621172A1 (fr) 1989-03-31
GB2210503A (en) 1989-06-07
NL190680C (nl) 1994-06-16
KR890005840A (ko) 1989-05-17
GB8822855D0 (en) 1988-11-02
NL190680B (nl) 1994-01-17
US5013686A (en) 1991-05-07
NL8802375A (nl) 1989-04-17

Similar Documents

Publication Publication Date Title
JPH01109748A (ja) 半導体装置の製造方法
US4145803A (en) Lithographic offset alignment techniques for RAM fabrication
JPH11289060A (ja) 半導体集積回路装置の製造方法
JPH0419711B2 (ja)
JPS6056311B2 (ja) 半導体集積回路
JP3325437B2 (ja) Ｌｄｄトランジスタを有する半導体装置
JP2929438B2 (ja) 半導体メモリ装置及びその製造方法
JP2515033B2 (ja) 半導体スタティックメモリ装置の製造方法
TW406438B (en) Manufacture method of polysilicon load with stable resistance
JPS62112362A (ja) 半導体メモリのメモリセル構造
KR100338816B1 (ko) Ｓｒａｍ의 ｍｏｓ 트랜지스터 및 박막 트랜지스터의게이트전극 형성방법
KR100333693B1 (ko) 고저항부하형에스램셀제조방법
JPS60245251A (ja) 半導体装置
JPH04757A (ja) 半導体メモリ
KR930001419B1 (ko) 스태틱램 셀의 제조방법
JPH0563162A (ja) 半導体記憶装置
JPH0714013B2 (ja) 半導体装置
JPS62263668A (ja) 半導体集積回路装置
KR0161688B1 (ko) 마스크롬 및 이의 제조방법
KR19990055777A (ko) 반도체 소자의 제조방법
JP3003184B2 (ja) マスクｒｏｍ
KR20000041239A (ko) 반도체 메모리 소자의 제조방법
JPH022661A (ja) 半導体集積回路装置
JPH08316338A (ja) 半導体記憶装置及びその製造方法
JPH05183130A (ja) 半導体記憶装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 17

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 17