JP7291270B2 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP7291270B2
JP7291270B2 JP2022091352A JP2022091352A JP7291270B2 JP 7291270 B2 JP7291270 B2 JP 7291270B2 JP 2022091352 A JP2022091352 A JP 2022091352A JP 2022091352 A JP2022091352 A JP 2022091352A JP 7291270 B2 JP7291270 B2 JP 7291270B2
Authority
JP
Japan
Prior art keywords
transistor
oxide semiconductor
layer
semiconductor layer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022091352A
Other languages
English (en)
Other versions
JP2022118034A (ja
Inventor
拓郎 王丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022118034A publication Critical patent/JP2022118034A/ja
Application granted granted Critical
Publication of JP7291270B2 publication Critical patent/JP7291270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14607—Geometry of the photosensitive area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14665—Imagers using a photoconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明の一態様は、撮像装置およびその動作方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の
一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明
の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・
オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明
の一態様の技術分野としては、半導体装置、表示装置、液晶表示装置、発光装置、照明装
置、蓄電装置、記憶装置、撮像装置、それらの動作方法、または、それらの製造方法、を
一例として挙げることができる。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指す。トランジスタ、半導体回路は半導体装置の一態様である。また、記憶装置、
表示装置、撮像装置、電子機器は、半導体装置を有する場合がある。
フォトセンサを有する画素がマトリクス状に配置された半導体装置として、ＣＭＯＳ（Ｃ
ｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）イ
メージセンサが知られている。ＣＭＯＳイメージセンサは、撮像素子としてデジタルカメ
ラや携帯電話などの携帯機器に多く搭載されている。
また、半導体装置等を構成するトランジスタに適用可能な半導体材料としては、シリコン
が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、特許文献１では、酸化物半導体を有し、かつオフ電流が極めて低いトランジスタ
を画素回路の一部に用い、ＣＭＯＳ回路が作製可能なシリコン半導体を有するトランジス
タを周辺回路に用いることで、高速かつ低消費電力の撮像装置が作製できることが開示さ
れている。
特開２０１１－１１９７１１号公報
ＣＭＯＳイメージセンサは、画素毎にデータを出力するための増幅トランジスタが設けら
れている。高品質な撮像データを得るには、全ての画素における当該増幅トランジスタの
電気特性が一様であることが好ましい。しかしながら、設計ルールの微細化が進むほどト
ランジスタの作製工程の難度が上がり、電気特性のばらつきを抑えることが難しくなる。
したがって、本発明の一態様では、高品質な撮像データを得ることのできる撮像装置を提
供することを目的の一つとする。または、画素回路が有する増幅トランジスタのしきい値
電圧のばらつきを補正することができる撮像装置を提供することを目的の一つとする。ま
たは、ノイズの少ない画像を撮像することのできる撮像装置を提供することを目的の一つ
とする。または、低消費電力の撮像装置を提供することを目的の一つとする。または、高
速動作に適した撮像装置を提供することを目的の一つとする。または、高感度の撮像装置
を提供することを目的の一つとする。または、ダイナミックレンジの広い撮像装置を提供
することを目的の一つとする。または、解像度の高い撮像装置を提供することを目的の一
つとする。または、低コストの撮像装置を提供することを目的の一つとする。または、信
頼性の高い撮像装置を提供することを目的の一つとする。または、新規な撮像装置などを
提供することを目的の一つとする。または、新規な半導体装置などを提供することを目的
の一つとする。または、上記撮像装置の動作方法を提供することを目的の一つとする。ま
たは、上記半導体装置の動作方法を提供することを目的の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、画素回路が有する増幅トランジスタのしきい値電圧のばらつきを補正
することができる撮像装置に関する。
本発明の一態様は、光電変換素子と、第１のトランジスタと、第２のトランジスタと、第
３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジス
タと、第７のトランジスタと、第１の容量素子と、第２の容量素子と、を有し、第４のト
ランジスタは第１のゲートおよび第２のゲートを有し、第２のゲートはチャネル形成領域
を介して第１のゲートに対向して設けられ、光電変換素子の一方の端子は第１のトランジ
スタのソースまたはドレインの一方と電気的に接続され、第１のトランジスタのソースま
たはドレインの他方は第２のトランジスタのソースまたはドレインの一方と電気的に接続
され、第１のトランジスタのソースまたはドレインの他方は第１の容量素子の一方の端子
と電気的に接続され、第１の容量素子の他方の端子は第３のトランジスタのソースまたは
ドレインの一方と電気的に接続され、第１の容量素子の他方の端子は第４のトランジスタ
の第１のゲートと電気的に接続され、第４のトランジスタのソースまたはドレインの一方
は第５のトランジスタのソースまたはドレインの一方と電気的に接続され、第４のトラン
ジスタのソースまたはドレインの一方は第６のトランジスタのソースまたはドレインの一
方と電気的に接続され、第４のトランジスタのソースまたはドレインの他方は第７のトラ
ンジスタのソースまたはドレインの一方と電気的に接続され、第６のトランジスタのソー
スまたはドレインの他方は第２の容量素子の一方の端子と電気的に接続され、第６のトラ
ンジスタのソースまたはドレインの他方は第４のトランジスタの第２のゲートと電気的に
接続され、第２の容量素子の他方の端子は第４のトランジスタのソースまたはドレインの
他方と電気的に接続されていることを特徴とする撮像装置である。
上記構成において、第３の容量素子を有し、当該第３の容量素子の一方の端子は第１の容
量素子の他方の端子と電気的に接続されていてもよい。
また、第４の容量素子を有し、当該第４の容量素子の一方の端子は第２の容量素子の一方
の端子と電気的に接続されていてもよい。
第１乃至第７のトランジスタは活性層に酸化物半導体を有し、当該酸化物半導体は、Ｉｎ
と、Ｚｎと、Ｍ（ＭはＡｌ、Ｔｉ、Ｇａ、Ｓｎ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ
）と、を有することが好ましい。
光電変換素子は、光電変換層にセレンまたはセレンを含む化合物を用いることができる。
例えば、セレンとしては非晶質セレンまたは結晶セレンを用いることができる。
本発明の一態様を用いることで、高品質な撮像データを得ることのできる撮像装置を提供
することができる。または、画素回路が有する増幅トランジスタの電気特性のばらつきを
補正することができる撮像装置を提供することができる。または、ノイズの少ない画像を
撮像することのできる撮像装置を提供することができる。または、低消費電力の撮像装置
を提供することができる。または、高速動作に適した撮像装置を提供することができる。
または、高感度の撮像装置を提供することができる。または、ダイナミックレンジの広い
撮像装置を提供することができる。または、解像度の高い撮像装置を提供することができ
る。または、低コストの撮像装置を提供することができる。または、信頼性の高い撮像装
置を提供することができる。または、新規な撮像装置などを提供することができる。また
は、新規な半導体装置などを提供することができる。または、上記撮像装置の動作方法を
提供することができる。または、上記半導体装置の動作方法を提供することができる。
なお、本発明の一態様はこれらの効果に限定されるものではない。例えば、本発明の一態
様は、場合によっては、または、状況に応じて、これらの効果以外の効果を有する場合も
ある。または、例えば、本発明の一態様は、場合によっては、または、状況に応じて、こ
れらの効果を有さない場合もある。
撮像装置を説明する回路図。 撮像装置を説明する回路図。 撮像装置を説明するブロック図。 しきい値電圧の補正動作を説明するタイミングチャート。 しきい値電圧の補正動作を説明する図。 しきい値電圧の補正動作を説明する図。 しきい値電圧の補正動作を説明する図。 画素を説明する回路図。 画素を説明する回路図。 画素を説明する回路図。 画素を説明する回路図。 撮像装置の構成を説明する図。 トランジスタを説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の動作を説明する図。 光電変換素子の構成を説明する断面図。 光電変換素子の接続形態を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 光電変換素子の接続形態を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図および回路図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 撮像装置の構成を説明する断面図。 湾曲した撮像装置を説明する図。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 撮像装置の動作を説明するタイミングチャート。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 半導体層を説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図および断面図。 トランジスタのチャネル幅方向の断面を説明する図。 トランジスタのチャネル長方向の断面を説明する図。 トランジスタを説明する上面図および断面図。 トランジスタを説明する上面図。 ＣＡＡＣ－ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ－ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ－ＯＳの電子回折パターンを示す図、およびｎｃ－ＯＳの断面ＴＥＭ像。 ａ－ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ－Ｇａ－Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 インバータ回路を説明するための回路図およびタイミングチャート。 しきい値電圧の制御を説明するためのグラフおよび回路図。 インバータ回路を説明するための回路図およびタイミングチャート。 インバータ回路を説明するための回路図およびタイミングチャート。 半導体装置を説明するためのブロック図、回路図および波形図。 半導体装置を説明するための回路図およびタイミングチャート。 電圧生成回路を説明するための回路図。 電圧生成回路を説明するための回路図。 撮像装置を収めたパッケージの斜視図および断面図。 撮像装置を収めたパッケージの斜視図および断面図。 電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定さ
れず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変
更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施
の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成
において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通
して用い、その繰り返しの説明は省略することがある。なお、図を構成する同じ要素のハ
ッチングを異なる図面間で適宜省略または変更する場合もある。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層
順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」な
どと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞
と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場
合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場
合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする
。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず
、図または文章に示された接続関係以外のものも、図または文章に記載されているものと
する。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層
、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であ
り、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量
素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに
、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能
とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイ
オード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが
可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイ
ッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか
流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択し
て切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘと
Ｙとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能
とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変
換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電
源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）
、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る
回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成
回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能であ
る。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号
がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹ
とが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹ
とが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹと
が電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで
接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの
間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている
場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）と
が、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示
的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合
と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介
さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ
２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース
（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接
的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的
に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現
することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２
の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第
１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース（又は第
１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子な
ど）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トラ
ンジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている
」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子な
ど）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラン
ジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など
）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別
して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）
は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は
、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トラ
ンジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子な
ど）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジス
タのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気
的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の
接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジ
スタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介
して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、
前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン
（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現
することができる。または、「トランジスタのソース（又は第１の端子など）は、少なく
とも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気
的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタの
ソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への
電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３
の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは
、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン
（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パ
スである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成
における接続経路について規定することにより、トランジスタのソース（又は第１の端子
など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定すること
ができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ
、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されてい
る場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もあ
る。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び
電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電
気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場
合も、その範疇に含める。
なお、「膜」という言葉と、「層」という言葉とは、場合によっては、または、状況に応
じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜
」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用
語を、「絶縁層」という用語に変更することが可能な場合がある。
なお、一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大き
さによって大きさが決定される。したがって、「接地」「ＧＮＤ」「グラウンド」などと
記載されている場合であっても、必ずしも、電位が０ボルトであるとは限らないものとす
る。例えば、回路で最も低い電位を基準として、「接地」や「ＧＮＤ」を定義する場合も
ある。または、回路で中間くらいの電位を基準として、「接地」や「ＧＮＤ」を定義する
場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定されるこ
ととなる。
（実施の形態１）
本実施の形態では、本発明の一態様である撮像装置について、図面を参照して説明する。
本発明の一態様は、トランジスタのしきい値電圧を補正する回路を含む画素回路である。
当該トランジスタはチャネル形成領域を介して対向する二つのゲートを有し、一方のゲー
トにしきい値電圧を補正する電位を保持し、他方のゲートに撮像データに対応する電位を
供給して動作させる。したがって、ノイズが少なく高品質な撮像データを得ることができ
る。
図１は、本発明の一態様の撮像装置が有する、画素として機能させることができる回路２
０、および電流源回路として機能させることのできる回路２２の回路図の一例である。な
お、図１などにおいてはトランジスタがｎ－ｃｈ型である場合の例を示すが、本発明の一
態様はこれに限定されず、一部のトランジスタをｐ－ｃｈ型トランジスタに置き換えても
よい。
回路２０は、光電変換素子ＰＤと、トランジスタ４１と、トランジスタ４２と、トランジ
スタ４３と、トランジスタ４４と、トランジスタ４５と、トランジスタ４６と、トランジ
スタ４７と、容量素子Ｃ１と、容量素子Ｃ２と、容量素子Ｃ３と、容量素子Ｃ４と、を有
する構成とすることができる。なお、図２に示すように、容量素子Ｃ３および容量素子Ｃ
４を設けない構成としてもよい。または、容量素子Ｃ３および容量素子Ｃ４のいずれか一
方が図２に付加された構成としてもよい。
トランジスタ４４は、チャネル形成領域を介して対向する第１のゲートおよび第２のゲー
トを有する構成とする。第１のゲートはフロントゲート、第２のゲートはバックゲートま
たはボトムゲートと呼ぶこともできる。
光電変換素子ＰＤの一方の端子は、トランジスタ４１のソースまたはドレインの一方と電
気的に接続される。トランジスタ４１のソースまたはドレインの他方は、トランジスタ４
２のソースまたはドレインの一方と電気的に接続される。トランジスタ４１のソースまた
はドレインの他方は、容量素子Ｃ１の一方の端子と電気的に接続される。容量素子Ｃ１の
他方の端子は、トランジスタ４３のソースまたはドレインの一方と電気的に接続され、容
量素子Ｃ１の他方の端子は、トランジスタ４４の第１のゲートと電気的に接続される。容
量素子Ｃ１の他方の端子は、容量素子Ｃ３の一方の端子と電気的に接続される。トランジ
スタ４４のソースまたはドレインの一方は、トランジスタ４５のソースまたはドレインの
一方と電気的に接続される。トランジスタ４４のソースまたはドレインの一方は、トラン
ジスタ４６のソースまたはドレインの一方と電気的に接続される。トランジスタ４４のソ
ースまたはドレインの他方は、トランジスタ４７のソースまたはドレインの一方と電気的
に接続される。トランジスタ４６のソースまたはドレインの他方は、容量素子Ｃ２の一方
の端子と電気的に接続される。トランジスタ４６のソースまたはドレインの他方は、トラ
ンジスタ４４の第２のゲートと電気的に接続される。容量素子Ｃ２の一方の端子は、容量
素子Ｃ４の一方の端子と電気的に接続される。容量素子Ｃ２の他方の端子は、トランジス
タ４４のソースまたはドレインの他方と電気的に接続される。
ここで、トランジスタ４１のソースまたはドレインの他方、トランジスタ４２のソースま
たはドレインの一方および容量素子Ｃ１の一方の端子が接続されるノードをＦＤ１とする
。また、容量素子Ｃ１の他方の端子、トランジスタ４３のソースまたはドレインの一方、
トランジスタ４４の第１のゲートおよび容量素子Ｃ３の一方の端子が接続されるノードを
ＦＤ２とする。また、トランジスタ４４の第２のゲート、トランジスタ４６のソースまた
はドレインの他方、容量素子Ｃ２の一方の端子および容量素子Ｃ４の一方の端子が接続さ
れるノードをＡＧとする。また、トランジスタ４４のソースまたはドレインの他方、トラ
ンジスタ４７のソースまたはドレインの一方および容量素子Ｃ２の他方の端子が接続され
るノードをＡＳとする。
光電変換素子ＰＤの他方の端子は、配線７１（ＶＰＤ）に電気的に接続される。トランジ
スタ４２のソースまたはドレインの他方は、配線７２（ＶＰＲ）に電気的に接続される。
トランジスタ４３のソースまたはドレインの他方は、配線７３（ＶＣＳ）に電気的に接続
される。トランジスタ４５のソースまたはドレインの他方、容量素子Ｃ３の他方の端子お
よび容量素子Ｃ４の他方の端子は、配線７４（ＶＰＩ）に電気的に接続される。トランジ
スタ４７のソースまたはドレインの他方は、回路２２、配線７５（ＶＰＯ）および配線９
０（ＯＵＴ）と電気的に接続される。
回路２２において、トランジスタ４８のソースまたはドレインの一方は、トランジスタ４
７のソースまたはドレインの他方および配線９０（ＯＵＴ）と電気的に接続され、ソース
またはドレインの他方は、配線７５（ＶＰＯ）と電気的に接続される。
配線７１（ＶＰＤ）、配線７２（ＶＰＲ）、配線７３（ＶＣＳ）、配線７４（ＶＰＩ）お
よび配線７５（ＶＰＯ）は、電源線として機能させることができる。例えば、配線７１（
ＶＰＤ）、配線７３（ＶＣＳ）および配線７５（ＶＰＯ）は、低電位電源線として機能さ
せることができる。配線７２（ＶＰＲ）および配線７４（ＶＰＩ）は、高電位電源線とし
て機能させることができる。
トランジスタ４１のゲートは、配線６１（ＴＸ）と電気的に接続される。トランジスタ４
２のゲートは、配線６２（ＰＲ）と電気的に接続される。トランジスタ４３のゲートは、
配線６３（Ｗ）と電気的に接続される。トランジスタ４５のゲートは、配線６４（ＰＳＷ
）と電気的に接続される。トランジスタ４６のゲートは、配線６５（ＡＺ）と電気的に接
続される。トランジスタ４７のゲートは、配線６６（ＳＥ）と電気的に接続される。
回路２２において、トランジスタ４８のゲートは、配線６７（ＢＲ）と電気的に接続され
る。
配線６１（ＴＸ）、配線６２（ＰＲ）、配線６３（Ｗ）、配線６４（ＰＳＷ）および配線
６７（ＢＲ）は、トランジスタの導通を制御する信号線として機能させることができる。
上記構成において、容量素子Ｃ３の他方の端子および容量素子Ｃ４の他方の端子は、配線
７４（ＶＰＩ）ではなく、固定電位を供給することのできる他の配線等に接続されていて
もよい。
光電変換素子ＰＤには、シリコン基板においてｐｎ型やｐｉｎ型の接合が形成されたダイ
オード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜などを用
いたｐｉｎ型ダイオード素子などを用いてもよい。なお、回路２０においては、フォトダ
イオードを有する構成を例示したが、他の光電変換素子であってもよい。例えば、ダイオ
ード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリ
コン、ゲルマニウム、セレンなど用いて形成してもよい。
また、アバランシェ増倍を利用したセレンを用いたフォトダイオードを用いてもよい。当
該フォトダイオードでは、入射する光量に対する電子の増幅が大きい高感度のセンサとす
ることができる。
回路２０において、光電変換素子ＰＤは受光素子であり、回路２０に入射した光に応じた
電流を生成する機能を有することができる。トランジスタ４１は、光電変換素子ＰＤによ
るノードＦＤ１への電荷蓄積を制御する機能を有することができる。トランジスタ４２は
、ノードＦＤ１の電位をリセットする動作を行う機能を有することができる。トランジス
タ４３は、ノードＦＤ２の電位をリセットする動作を行う機能を有することができる。ト
ランジスタ４４は、ノードＦＤ２の電位に応じた信号を出力する動作を行う機能を有する
ことができる。トランジスタ４５およびトランジスタ４６は、トランジスタ４４が流す電
流を制御する機能を有することができる。トランジスタ４７は、読み出し時に回路２０の
選択を制御する動作を行う機能を有することができる。
回路２２において、トランジスタ４８は電流源トランジスタとしての機能を有することが
できる。また、トランジスタ４８に流れる電流に応じた電圧信号を配線９０（ＯＵＴ）に
出力する機能を有することができる。
なお、上述した回路２０および回路２２の構成は一例であり、一部のトランジスタ、一部
の容量素子、または一部の配線等が含まれない場合もある。または、上述した構成に含ま
れないトランジスタ、容量素子、配線等が含まれる場合もある。また、一部の配線の接続
形態が上述した構成とは異なる場合もある。
図３（Ａ）は、本発明の一態様の撮像装置を説明する図である。当該撮像装置は、マトリ
クス状に配列された回路２０を有する画素アレイ２１と、電流源回路として機能し回路２
０で取得した信号を適切なアナログ信号として出力する回路２２と、回路２０を駆動する
機能を有する回路２３（ロードライバ）と、回路２２から出力されたアナログ信号をデジ
タル変換する機能を有する回路２４（Ａ／Ｄ変換回路）と、回路２４で変換されたデータ
を選択して読み出す機能を有する回路２５（カラムドライバ）と、を有する。
回路２３および回路２５はシフトレジスタ回路、否定論理積回路、バッファ回路などを有
する構成とすることができる。また、回路２４はコンパレータ回路およびカウンター回路
などを有する構成とすることができる。
回路２０、回路２２、回路２３、回路２４および回路２５などにおいては、複数の電源電
圧を必要とする場合がある。例えば、回路２０では、配線７２（ＶＰＲ）および配線７４
（ＶＰＩ）にはともに高電源電圧が供給されるが、回路２０が適切に動作するようにそれ
ぞれに異なる電源電圧を供給してもよい。また、回路２２乃至回路２５においても、それ
ぞれの回路が適切に動作するようにそれぞれに異なる電源電圧を供給してもよい。
このような場合、外部から複数の電源電圧を入力するための端子や配線が増加し、回路面
積が増大することもある。したがって、回路２０乃至回路２５の周辺に入力電圧を昇圧ま
たは降圧する機能を有する回路（以下、電圧生成回路）を設け、当該回路に入力する電源
電圧を単一としてもよい。
図３（Ｂ）に電圧生成回路としての機能を有する回路２６ａ乃至２６ｆと、回路２０およ
び回路２２乃至回路２５の接続例を示す。このように回路２６ａ乃至２６ｆを設けること
で、外部から電源電圧を入力するための端子を入力端子３０にまとめることができ、配線
を削減することができる。また、複数の回路において同一の電源電圧を用いることができ
る場合は、図３（Ｃ）に示すように、一つの電圧生成回路から複数の回路に電源電圧を供
給してもよい。また、入力端子３０に供給する電圧は、図３（Ａ）に図示しない回路２７
の電源電圧であってもよい。
入力端子３０には、例えば１Ｖ乃至２Ｖ、好ましくは１．２Ｖ乃至１．５Ｖ程度の電圧を
供給し、回路２０、回路２２、回路２３、回路２４および回路２５などが必要とする電源
電圧に変換すればよい。なお、図３（Ｂ）、（Ｃ）に示す構成は一例であり、回路２２乃
至回路２５および回路２７のそれぞれが複数の電源電圧を必要とする場合もある。その場
合は複数の電圧生成回路から異なる電源電圧が供給される構成とすればよい。
回路２０および回路２２を用いたトランジスタ４４のしきい値電圧の補正動作を図４のタ
イミングチャートおよび図５乃至図７を用いて説明する。図４に示すタイミングチャート
では、配線６１（ＴＸ）、配線６２（ＰＲ）、配線６３（Ｗ）、配線６４（ＰＳＷ）、配
線６５（ＡＺ）、配線６６（ＳＥ）、配線６７（ＢＲ）、ノードＦＤ１、ノードＦＤ２、
ノードＡＧおよび配線９０の電位を示す。なお、各トランジスタは、ゲートに接続される
上記配線に供給される電位に従ってオンまたはオフの動作が行われるものとする。
また、図５乃至図７では、導通状態を明瞭化するためにトランジスタ４４以外のトランジ
スタをスイッチ記号として記す。また、一部の符号は省略している。なお、配線７１（Ｖ
ＰＤ）、配線７３（ＶＣＳ）および配線７５（ＶＰＯ）には、低電源電圧が供給され、配
線７２（ＶＰＲ）および配線７４（ＶＰＩ）には、高電源電圧が供給されるものとする。
時刻Ｔ１において、トランジスタ４２、４３、４４、４５、４６、４７、４８をオン、ト
ランジスタ４１をオフとする。このとき、ノードＦＤ１は配線７２（ＶＰＲ）の電位”Ｖ
ＰＲ”となる。また、ノードＦＤ２は配線７３（ＶＣＳ）の電位”ＶＣＳ”となる。また
、ノードＡＧは配線７４（ＶＰＩ）の電位”ＶＰＩ”となる。したがって、トランジスタ
４４の第２のゲートの電位は”ＶＰＩ”となり、トランジスタ４４は導通してバイアス電
流が流れる（電流経路を破線で表示）。なお、”ＶＣＳ”は代表的にはＧＮＤ電位または
０Ｖとすればよいが、”ＶＣＳ”をトランジスタ４４のしきい値電圧より大きい電位とし
て補正を行ってもよい。
時刻Ｔ２において、トランジスタ４５をオフとしてバイアス電流のパスを切断し、ノード
ＡＧの電位を放電させる（図６参照）。このとき、ノードＡＧの電位は、”ＶＰＩ”から
配線７５（ＶＰＯ）の電位”ＶＰＯ”にトランジスタ４４のしきい値電圧”Ｖｔｈ”が足
された電位である”ＶＰＯ＋Ｖｔｈ”へと変化して放電が終了する。
時刻Ｔ３において、トランジスタ４６をオフとしてノードＡＧにトランジスタ４４のしき
い値電圧”Ｖｔｈ”を保持させる（図７参照）。なお、容量素子Ｃ２は”Ｖｔｈ”の保持
容量として作用するが、ノードＡＳの電位変動に伴うノードＡＧの変動を抑制するため、
容量素子Ｃ４を設けることが好ましい。また、容量素子Ｃ４の容量値は容量素子Ｃ２の容
量値よりも大きいことが好ましい。
時刻Ｔ４において、トランジスタ４５をオン、トランジスタ４２、４３、４７、４８をオ
フとし、撮像動作に備える。
上記動作により、トランジスタ４４の第２のゲートにはトランジスタ４４の第１のゲート
側のしきい値電圧を補正する電圧が保持されるため、撮像動作においてトランジスタ４４
の出力ばらつきを低減させることができる。
回路２０は図１に示した構成に限らず、図８（Ａ）に示す構成であってもよい。図８（Ａ
）は光電変換素子ＰＤの接続の向きが図１とは逆となる構成である。この場合、配線７２
（ＶＰＲ）および配線７５（ＶＰＯ）には、低電源電圧を供給し、配線７１（ＶＰＤ）、
配線７３（ＶＣＳ）および配線７４（ＶＰＩ）には、高電源電圧を供給することで動作さ
せることができる。
また、回路２０は、図８（Ｂ）に示すように光電変換素子ＰＤの一方の端子に容量素子Ｃ
５の一方の端子が接続された構成であってもよい。なお、図８（Ｂ）では容量素子Ｃ５の
他方の端子が低電源電圧を供給する配線７６（ＶＳＳ）と電気的に接続される例を示して
いるが、定電位を供給する他の配線に接続されていてもよい。
また、回路２０は、図９（Ａ）に示すようにトランジスタ４２を設けない構成であっても
よい。当該構成では、配線７１（ＶＰＤ）の電位を可変できる構成とし、配線７１（ＶＰ
Ｄ）を低電位とすることによりノードＦＤ１の電位をリセットすることができる。
また、回路２０は、図９（Ｂ）に示すようにトランジスタ４７をトランジスタ４４とトラ
ンジスタ４５との間に設ける構成であってもよい。
また、回路２０および回路２２に用いるトランジスタ４１乃至トランジスタ４８（トラン
ジスタ４４を除く）は、図１０（Ａ）に示す一例のようにバックゲートを設けた構成であ
ってもよい。バックゲートに定電位を印加される構成では、しきい値電圧を制御すること
ができる。また、フロントゲートと同じ電位がバックゲートに印加される構成では、オン
電流を増加させ、かつオフ電流を減少させることができる。バックゲートは各トランジス
タが所望の電気特性を有するように形態を選択して設ければよい。つまり、図１０（Ａ）
の例に限らず、バックゲートに定電位を印加される構成、フロントゲートと同じ電位がバ
ックゲートに印加される構成、バックゲートを設けない構成を適宜各トランジスタに適用
することができる。また、図１０（Ａ）では、バックゲートが低電位を供給する配線７１
（ＶＰＤ）、配線７３（ＶＣＳ）または配線７６（ＶＳＳ）と接続するトランジスタの例
を示しているが、いずれか一つの配線に接続する構成であってもよい。なお、図１０（Ａ
）と、図８（Ａ）、（Ｂ）、図９（Ａ）、（Ｂ）の構成は必要に応じて組み合わせること
ができる。
また、本発明の一態様であるトランジスタ４４のしきい値電圧を補正する構成は、図１０
（Ｂ）に示すトランジスタ４３および容量素子Ｃ１を有さない構成に適用することもでき
る。図１などに示す回路２０は後述する差分検出機能を有する構成であり、その動作方法
からＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）回路などを設け
て画像信号のノイズを除去することが困難である。したがって、本発明の一態様のしきい
値電圧を補正する構成を用いることが好ましい。一方で、図１０（Ｂ）に示す構成は差分
検出機能を有さない構成であり、ＣＤＳ回路などで画像信号のノイズを除去してもよい。
なお、図１０（Ｂ）の構成にトランジスタ４３を付加してもよい。また、図１０（Ｂ）と
、図８（Ａ）、（Ｂ）、図９（Ａ）、（Ｂ）の構成は必要に応じて組み合わせることがで
きる。
また、図１１に示すようにトランジスタ４２乃至トランジスタ４７を複数の画素（回路２
０）で共用する形態としてもよい。図１１は垂直方向の複数の画素でトランジスタ４２乃
至トランジスタ４７を共用する構成を例示しているが、水平方向または水平垂直方向の複
数の画素で共用してもよい。このような構成とすることで、一画素あたりが有するトラン
ジスタ数を削減させることができる。
また、図１１ではトランジスタ４２乃至トランジスタ４７が４画素で共用される形態を図
示しているが、２画素、３画素または５画素以上で共用される形態あってもよい。なお、
当該構成と図８（Ａ）、（Ｂ）、図９（Ａ）、（Ｂ）、図１０（Ａ）、（Ｂ）に示す構成
は任意に組み合わせることができる。
また、本発明の一態様の撮像装置は、画素アレイ２１と、回路２２乃至回路２５を有する
基板３５との積層構造とすることができる。例えば、図１２（Ａ）を画素アレイ２１の上
面図、図１２（Ｂ）を基板３５の上面図としたとき、図１２（Ｃ）の正面図に示すような
画素アレイ２１と基板３５との積層構成とすることができる。当該構成とすることで、そ
れぞれの要素に適したトランジスタを用いることができ、かつ撮像装置の面積を小さくす
ることができる。なお、図１２（Ｂ）における回路のレイアウトは一例であり、他のレイ
アウトであってもよい。
回路２３乃至回路２５は、高速動作とＣＭＯＳ回路での構成を両立させるため、シリコン
を用いたトランジスタ（以下、Ｓｉトランジスタ）を用いて作製することが好ましい。例
えば、基板３５をシリコン基板とし、当該シリコン基板に上記回路を形成することができ
る。また、画素アレイは、酸化物半導体を用いたトランジスタ（以下、ＯＳトランジスタ
）を用いて作製することが好ましい。なお、回路２３乃至回路２５を構成する一部のトラ
ンジスタを画素アレイ２１と同じ面上に設けてもよい。また、図１２（Ｂ）では回路２２
は基板３５に設けた例を示しているが、回路２２はＯＳトランジスタを用いて形成しても
よい。また、図示はしないが、図３（Ｂ）、（Ｃ）に示した回路２６ａ乃至２６ｆなどが
基板３５にもうけられていてもよい。
次に、本発明の一態様の撮像装置の具体的な構成例について、図面を参照して説明する。
図１３はトランジスタ４４の断面図である。導電層１７０はフロントゲートに相当し、導
電層１７３はバックゲートに相当する。トランジスタの構成の詳細は後述するが、導電層
１７０と導電層１７３との間には、フロントゲート側のゲート絶縁膜としての機能を有す
る絶縁層、酸化物半導体層、およびバックゲート側のゲート絶縁膜としての機能を有する
絶縁層が設けられる。なお、図１３に示す構造のトランジスタは一例であり、後述する他
の構造のトランジスタを用いることもできる。
図１４（Ａ）は、図１に示す回路２０における光電変換素子ＰＤ、トランジスタ４１、ト
ランジスタ４２および容量素子Ｃ１の具体的な接続形態の一例を示している。なお、図１
４（Ａ）にはトランジスタ４３乃至トランジスタ４７は図示されていない。回路２０は、
トランジスタ４１乃至トランジスタ４７および容量素子Ｃ１乃至容量素子Ｃ４が設けられ
る層１１００、および光電変換素子ＰＤが設けられる層１２００を有する。
なお、本実施の形態で説明する断面図において、配線、電極およびコンタクトプラグ（導
電体８１）を個別の要素として図示しているが、それらが電気的に接続している場合にお
いては、同一の要素として設けられる場合もある。また、配線と電極が導電体８１を介し
て接続される形態は一例であり、電極が配線と直接接続される場合もある。
また、各要素上には保護膜、層間絶縁膜または平坦化膜としての機能を有する絶縁層８２
および絶縁層８３等が設けられる。例えば、絶縁層８２および絶縁層８３等は、酸化シリ
コン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル
樹脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。絶縁層８２および絶縁層８
３等の上面は、必要に応じてＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌ
ｉｓｈｉｎｇ）法等で平坦化処理を行うことが好ましい。
なお、図面に示される配線等の一部が設けられない場合や、図面に示されない配線等やト
ランジスタ等が各層に含まれる場合もある。また、図面に示されない層が当該積層構造に
含まれる場合もある。また、図面に示される層の一部が含まれない場合もある。
回路２０の構成要素であるトランジスタ４１乃至トランジスタ４７には、オフ電流の低い
ＯＳトランジスタを用いることが好ましい。ＯＳトランジスタは極めて低いオフ電流特性
を有するため、撮像のダイナミックレンジを拡大することができる。図１に示す回路２０
の回路構成では、光電変換素子ＰＤに入射される光の強度が大きいときにノードＦＤ１お
よびノードＦＤ２の電位が小さくなる。酸化物半導体を用いたトランジスタは極めてオフ
電流が低いため、ゲート電位が極めて小さい場合においても当該ゲート電位に応じた電流
を正確に出力することができる。したがって、検出することのできる照度のレンジ、すな
わちダイナミックレンジを広げることができる。
また、トランジスタ４１、トランジスタ４２およびトランジスタ４３の低いオフ電流特性
によってノードＦＤ１またはノードＦＤ２で電荷を保持できる期間を極めて長くすること
ができる。そのため、回路構成や動作方法を複雑にすることなく、全画素で同時に電荷の
蓄積動作を行うグローバルシャッタ方式を適用することができる。なお、本発明の一態様
の撮像装置は、ローリングシャッタ方式で動作させることもできる。
図１５（Ａ）、（Ｂ）を用いて撮像装置の動作方式の説明を行う。なお、図１５（Ａ）、
（Ｂ）において、”Ｅ”は露光期間、”Ｒ”は読み出し期間を意味する。また、ｎは任意
のｎ番目（ｎは２以上の自然数）のフレームである第ｎのフレームを意味する。ｎ－１は
第ｎのフレームの一つ前のフレーム、ｎ＋１は第ｎのフレームの一つ後のフレームを意味
する。Ｌｉｎｅ［１］は画素アレイ２１の１行目、Ｌｉｎｅ［Ｍ］は画素アレイ２１のＭ
行目（図１５においてＭは４以上の自然数）を意味する。
図１５（Ａ）はローリングシャッタ方式の動作方法を模式化した図である。ローリングシ
ャッタ方式は、行毎に露光とデータの読み出しを順次行う動作方法である。全画素におい
て撮像の同時性がないため、動体の撮像においては画像に歪が生じる。
図１５（Ｂ）はグローバルシャッタ方式の動作方法を模式化した図である。グローバルシ
ャッタ方式は、全画素で同時に露光を行い、その後行毎にデータを読み出す動作方法であ
る。したがって、動体の撮像であっても歪のない画像を得ることができる。
ＯＳトランジスタは、シリコンを活性領域または活性層に用いたトランジスタよりも電気
特性変動の温度依存性が小さいため、極めて広い温度範囲で使用することができる。した
がって、ＯＳトランジスタを有する撮像装置および半導体装置は、自動車、航空機、宇宙
機などへの搭載にも適している。
図１４（Ａ）において、各トランジスタはバックゲートを有する形態を例示しているが、
図１４（Ｂ）に示すように、バックゲートを有さない形態であってもよい。また、図１４
（Ｃ）に示すように一部のトランジスタ、例えばトランジスタ４１のみにバックゲートを
有するような形態であってもよい。当該バックゲートは、対向して設けられるトランジス
タのフロントゲートと電気的に接続する場合がある。または、当該バックゲートにフロン
トゲートとは異なる固定電位が供給される場合がある。なお、当該バックゲート有無に関
する形態は、本実施の形態で説明する他の画素の構成にも適用することができる。
層１２００に設けられる光電変換素子ＰＤは、様々な形態の素子を用いることができる。
図１４（Ａ）では、セレン系材料を光電変換層５６１に用いた形態を図示している。セレ
ン系材料を用いた光電変換素子ＰＤは、可視光に対する外部量子効率が高い特性を有する
。また、セレン系材料は光吸収係数が高いため、光電変換層５６１を薄くしやすい利点を
有する。セレン系材料を用いた光電変換素子ＰＤでは、アバランシェ増倍により入射され
る光量に対する電子の増幅が大きい高感度のセンサとすることができる。つまり、セレン
系材料を光電変換層５６１に用いることで、画素面積が縮小しても十分な光電流を得るこ
とができる。したがって、セレン系材料を用いた光電変換素子ＰＤは、低照度環境におけ
る撮像にも適しているといえる。
セレン系材料としては、非晶質セレンまたは結晶セレンを用いることができる。結晶セレ
ンは、一例として、非晶質セレンを成膜後に熱処理することで得ることができる。結晶セ
レンの結晶粒径を画素ピッチより小さくすることで、画素ごとの特性ばらつきを低減させ
ることができる。また、結晶セレンは、非晶質セレンよりも可視光に対する分光感度や光
吸収係数が高い特性を有する。
図１４（Ａ）では、光電変換層５６１は単層として図示しているが、図１６（Ａ）に示す
ように受光面側に正孔注入阻止層５６８として酸化ガリウム、酸化セリウムまたはＩｎ－
Ｇａ－Ｚｎ酸化物などを設けてもよい。また、図１６（Ｂ）に示すように、電極５６６側
に電子注入阻止層５６９として酸化ニッケルまたは硫化アンチモンなどを設けてもよい。
また、図１６（Ｃ）に示すように、正孔注入阻止層５６８および電子注入阻止層５６９を
設ける構成としてもよい。なお、図１および図８（Ａ）に示すように、回路内において光
電変換素子ＰＤの接続の向きが異なる構成とすることができる。したがって、図１６（Ａ
）乃至図１６（Ｃ）に示す正孔注入阻止層５６８および電子注入阻止層５６９を入れ替え
る構成であってもよい。
光電変換層５６１は、銅、インジウム、セレンの化合物（ＣＩＳ）を含む層であってもよ
い。または、銅、インジウム、ガリウム、セレンの化合物（ＣＩＧＳ）を含む層であって
もよい。ＣＩＳおよびＣＩＧＳでは、セレンの単層と同様にアバランシェ増倍を利用する
光電変換素子を形成することができる。
セレン系材料を用いた光電変換素子ＰＤは、例えば、金属材料などで形成された電極５６
６と透光性導電層５６２との間に光電変換層５６１を有する構成とすることができる。ま
た、ＣＩＳおよびＣＩＧＳはｐ型半導体であり、接合を形成するためにｎ型半導体の硫化
カドミウムや硫化亜鉛等を接して設けてもよい。
アバランシェ増倍を利用するためには、光電変換素子に比較的高い電圧（例えば、１０Ｖ
以上）を印加することが好ましい。ＯＳトランジスタは、Ｓｉトランジスタよりもドレイ
ン耐圧の高い特性を有するため、光電変換素子に比較的高い電圧を印加することが容易で
ある。したがって、ドレイン耐圧の高いＯＳトランジスタと、セレン系材料を光電変換層
とした光電変換素子とを組み合わせることで、高感度、かつ信頼性の高い撮像装置とする
ことができる。
図１４（Ａ）では透光性導電層５６２と配線７１は直接接する構成としているが、図１７
（Ａ）に示すように配線８８を介して両者が電気的に接する構成としてもよい。また、図
１４（Ａ）では光電変換層５６１および透光性導電層５６２を画素回路間で分離しない構
成としているが、図１７（Ｂ）に示すように回路間で分離する構成としてもよい。また、
画素間において電極５６６を有さない領域には絶縁体で隔壁５６７を設け、光電変換層５
６１および透光性導電層５６２に亀裂が入らないようにすることが好ましいが、図１７（
Ｃ）、（Ｄ）に示すように隔壁５６７を設けない構成としてもよい。
また、電極５６６および配線７１等は多層としてもよい。例えば、図１８（Ａ）に示すよ
うに、電極５６６を導電層５６６ａおよび導電層５６６ｂの二層とし、配線７１を導電層
７１ａおよび導電層７１ｂの二層とすることができる。図１８（Ａ）の構成においては、
例えば、導電層５６６ａおよび導電層７１ａを低抵抗の金属等を選択して形成し、導電層
５６６ｂおよび導電層７１ｂを光電変換層５６１とコンタクト特性の良い金属等を選択し
て形成するとよい。このような構成とすることで、光電変換素子ＰＤの電気特性を向上さ
せることができる。また、一部の金属は透光性導電層５６２と接触することにより電蝕を
起こすことがある。そのような金属を導電層７１ａに用いた場合でも導電層７１ｂを介す
ることによって電蝕を防止することができる。
導電層５６６ｂおよび導電層７１ｂには、例えば、モリブデンやタングステンなどを用い
ることができる。また、導電層５６６ａおよび導電層７１ａには、例えば、アルミニウム
、チタン、またはアルミニウムをチタンで挟むような積層を用いることができる。
また、図１８（Ｂ）に示すように透光性導電層５６２と配線７１は導電体８１および配線
８８を介して接続してもよい。また、絶縁層８２等が多層である構成であってもよい。例
えば、図１８（Ｂ）に示すように、絶縁層８２が絶縁層８２ａおよび絶縁層８２ｂを有し
、かつ絶縁層８２ａと絶縁層８２ｂとのエッチングレート等が異なる場合は、導電体８１
は段差を有するようになる。層間絶縁膜や平坦化膜に用いられるその他の絶縁層が多層で
ある場合も同様に導電体８１は段差を有するようになる。ここでは絶縁層８２が２層であ
る例を示したが、絶縁層８２およびその他の絶縁層は３層以上の構成であってもよい。
隔壁５６７は、無機絶縁体や絶縁有機樹脂などを用いて形成することができる。また、隔
壁５６７は、トランジスタ等に対する遮光、および／または１画素あたりの受光部の面積
を確定するために黒色等に着色されていてもよい。
また、光電変換素子ＰＤには、非晶質シリコン膜や微結晶シリコン膜などを用いたｐｉｎ
型ダイオード素子などを用いてもよい。
例えば、図１９は光電変換素子ＰＤにｐｉｎ型の薄膜フォトダイオードを用いた例である
。当該フォトダイオードは、ｎ型の半導体層５６５、ｉ型の半導体層５６４、およびｐ型
の半導体層５６３が順に積層された構成を有している。ｉ型の半導体層５６４には非晶質
シリコンを用いることが好ましい。また、ｐ型の半導体層５６３およびｎ型の半導体層５
６５には、それぞれの導電型を付与するドーパントを含む非晶質シリコンまたは微結晶シ
リコンなどを用いることができる。非晶質シリコンを光電変換層とするフォトダイオード
は可視光の波長領域における感度が高く、微弱な可視光を検知しやすい。
図１９に示す光電変換素子ＰＤでは、カソードとして作用するｎ型の半導体層５６５がト
ランジスタ４１と電気的な接続を有する電極５６６と接する構成となっている。また、ア
ノードとして作用するｐ型の半導体層５６３が配線８８を介して配線７１と電気的な接続
を有する。
なお、回路構成に従って、光電変換素子ＰＤのアノードおよびカソードと、電極層および
配線との接続形態を逆にしてもよい。
いずれの場合においても、ｐ型の半導体層５６３が受光面となるように光電変換素子ＰＤ
を形成することが好ましい。ｐ型の半導体層５６３を受光面とすることで、光電変換素子
ＰＤの出力電流を高めることができる。
また、ｐｉｎ型の薄膜フォトダイオードの形態を有する光電変換素子ＰＤの構成、ならび
に光電変換素子ＰＤおよび配線の接続形態は、図２０（Ａ）、（Ｂ）、（Ｃ）に示す例で
あってもよい。なお、光電変換素子ＰＤの構成、光電変換素子ＰＤと配線の接続形態はこ
れらに限定されず、他の形態であってもよい。
図２０（Ａ）は、光電変換素子ＰＤのｐ型の半導体層５６３と接する透光性導電層５６２
を設けた構成である。透光性導電層５６２は電極として作用し、光電変換素子ＰＤの出力
電流を高めることができる。
透光性導電層５６２には、例えば、インジウム錫酸化物、シリコンを含むインジウム錫酸
化物、亜鉛を含む酸化インジウム、酸化亜鉛、ガリウムを含む酸化亜鉛、アルミニウムを
含む酸化亜鉛、酸化錫、フッ素を含む酸化錫、アンチモンを含む酸化錫、グラフェンまた
は酸化グラフェン等を用いることができる。また、透光性導電層５６２は単層に限らず、
異なる膜の積層であっても良い。
図２０（Ｂ）は、透光性導電層５６２と配線７１が導電体８１および配線８８を介して接
続された構成である。なお、光電変換素子ＰＤのｐ型の半導体層５６３と配線７１が導電
体８１および配線８８を介して接続された構成とすることもできる。なお、図２０（Ｂ）
においては、透光性導電層５６２を設けない構成とすることもできる。
図２０（Ｃ）は、光電変換素子ＰＤを覆う絶縁層にｐ型の半導体層５６３が露出する開口
部が設けられ、当該開口部を覆う透光性導電層５６２と配線８８が電気的な接続を有する
構成である。
また、光電変換素子ＰＤには、図２１に示すように、シリコン基板６００を光電変換層と
したフォトダイオードを用いることもできる。
上述したセレン系材料や非晶質シリコンなどを用いて形成した光電変換素子ＰＤは、成膜
工程、リソグラフィ工程、エッチング工程などの一般的な半導体作製工程を用いて作製す
るこができる。また、セレン系材料は高抵抗であり、図１４（Ａ）に示すように、光電変
換層５６１を回路間で分離しない構成とすることもできる。したがって、本発明の一態様
の撮像装置は、歩留りが高く、低コストで作製することができる。一方で、シリコン基板
６００を光電変換層としたフォトダイオードを形成する場合は、研磨工程や貼り合わせ工
程などの難度の高い工程が必要となる。
また、本発明の一態様の撮像装置は、回路が形成されたシリコン基板６００が積層された
構成としてもよい。例えば、図２２（Ａ）に示すように、シリコン基板６００に活性領域
を有するトランジスタ６１０およびトランジスタ６２０を有する層１４００が画素回路と
重なる構成とすることができる。図２２（Ｂ）はトランジスタのチャネル幅方向の断面図
に相当する。
ここで、図２２（Ａ）、（Ｂ）において、Ｓｉトランジスタはフィン型の構成を例示して
いるが、図２３（Ａ）に示すようにプレーナー型であってもよい。または、図２３（Ｂ）
に示すように、シリコン薄膜の活性層６５０を有するトランジスタであってもよい。また
、活性層６５０は、多結晶シリコンやＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏ
ｒ）の単結晶シリコンとすることができる。
シリコン基板６００に形成された回路は、画素回路が出力する信号を読み出す機能や当該
信号を変換する処理などを行う機能を有することができ、例えば、図２３（Ｃ）に示す回
路図のようなＣＭＯＳインバータを含む構成とすることができる。トランジスタ６１０（
ｎ－ｃｈ型）およびトランジスタ６２０（ｐ－ｃｈ型）のゲートは電気的に接続される。
また、一方のトランジスタのソースまたはドレインの一方は、他方のトランジスタのソー
スまたはドレインの一方と電気的に接続される。また、両方のトランジスタのソースまた
はドレインの他方はそれぞれ別の配線に電気的に接続される。
シリコン基板６００に形成された回路は、例えば、図３および図１２に示す回路２２、回
路２３、回路２４、回路２５などに相当する。
また、シリコン基板６００はバルクのシリコン基板に限らず、ゲルマニウム、シリコンゲ
ルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン
、窒化ガリウム、有機半導体を材料とする基板を用いることもできる。
図２１および図２２（Ａ）、（Ｂ）に示すように、酸化物半導体を有するトランジスタが
形成される領域と、Ｓｉデバイス（ＳｉトランジスタまたはＳｉフォトダイオード）が形
成される領域との間には絶縁層８０が設けられる。
トランジスタ６１０およびトランジスタ６２０の活性領域近傍に設けられる絶縁層中の水
素はシリコンのダングリングボンドを終端する。したがって、当該水素はトランジスタ６
１０およびトランジスタ６２０の信頼性を向上させる効果がある。一方、トランジスタ４
１等の活性層である酸化物半導体層の近傍に設けられる絶縁層中の水素は、酸化物半導体
層中にキャリアを生成する要因の一つとなる。そのため、当該水素はトランジスタ４１等
の信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体材料を用い
たトランジスタを有する一方の層と、酸化物半導体を用いたトランジスタを有する他方の
層を積層する場合、これらの間に水素の拡散を防止する機能を有する絶縁層８０を設ける
ことが好ましい。絶縁層８０により、一方の層に水素を閉じ込めることでトランジスタ６
１０およびトランジスタ６２０の信頼性が向上することができる。また、一方の層から他
方の層への水素の拡散が抑制されることでトランジスタ４１等の信頼性も向上させること
ができる。
絶縁層８０としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム
、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化
窒化ハフニウム、イットリア安定化ジルコニア（ＹＳＺ）等を用いることができる。
図２２（Ａ）、（Ｂ）に示すような構成では、シリコン基板６００に形成される回路（例
えば駆動回路）と、トランジスタ４１等と、光電変換素子ＰＤとを重なるように形成する
ことができるため、画素の集積度を高めることができる。すなわち、撮像装置の解像度を
高めることができる。例えば、画素数が４Ｋ２Ｋ、８Ｋ４Ｋまたは１６Ｋ８Ｋなどの撮像
装置に用いることが適する。なお、回路２０が有する一部のトランジスタをシリコン基板
６００に形成し、ＯＳトランジスタおよび光電変換素子ＰＤ等と重なる領域を有する構成
とすることもできる。
また、本発明の一態様の撮像装置は、図２４に示す構成とすることができる。図２４に示
す撮像装置は図２２（Ａ）に示す撮像装置の変形例であり、ＯＳトランジスタおよびＳｉ
トランジスタでＣＭＯＳインバータを構成する例を図示している。
ここで、層１４００に設けるＳｉトランジスタであるトランジスタ６２０はｐ－ｃｈ型と
し、層１１００に設けるＯＳトランジスタであるトランジスタ６１０はｎ－ｃｈ型とする
。ｐ－ｃｈ型トランジスタのみをシリコン基板６００に設けることで、ウェル形成やｎ型
不純物層形成など工程を省くことができる。
図２４に示す撮像装置は、光電変換素子ＰＤにセレン等を用いた例を示したが、図１９と
同様にｐｉｎ型の薄膜フォトダイオードを用いた構成としてもよい。
図２４に示す撮像装置において、トランジスタ６１０は、層１１００に形成するトランジ
スタ４１およびトランジスタ４２と同一の工程で作製することができる。したがって、撮
像装置の製造工程を簡略化することができる。
また、本発明の一態様の撮像装置は、図２５に示すように、シリコン基板６６０に形成さ
れた光電変換素子ＰＤおよびその上に形成されたＯＳトランジスタで構成された画素を有
する構成と、回路が形成されたシリコン基板６００とを貼り合わせた構成としてもよい。
このような構成とすることで、シリコン基板６６０に形成する光電変換素子ＰＤの実効的
な面積を大きくすることが容易になる。また、シリコン基板６００に形成する回路を微細
化したＳｉトランジスタで高集積化することで高性能な半導体装置を提供することができ
る。
また、図２５の変形例として、図２６に示すように、ＯＳトランジスタおよびＳｉトラン
ジスタで回路を構成する形態であってもよい。このような構成とすることで、シリコン基
板６６０に形成する光電変換素子ＰＤの実効的な面積を向上することが容易になる。また
、シリコン基板６００に形成する回路を微細化したＳｉトランジスタで高集積化すること
で高性能な半導体装置を提供することができる。
図２６の構成の場合、シリコン基板６００に形成されたＳｉトランジスタおよびその上に
形成されたＯＳトランジスタでＣＭＯＳ回路を構成することができる。ＯＳトランジスタ
は極めてオフ電流が低いため、静的なリーク電流が極めて少ないＣＭＯＳ回路を構成する
ことができる。
なお、本実施の形態における撮像装置が有するトランジスタおよび光電変換素子の構成は
一例である。したがって、例えば、トランジスタ４１乃至トランジスタ４５のいずれか、
または一つ以上を活性領域または活性層にシリコン等を有するトランジスタで構成するこ
ともできる。また、トランジスタ６１０およびトランジスタ６２０の両方また一方を活性
層に酸化物半導体層を有するトランジスタで構成することもできる。
図２７（Ａ）は、撮像装置にカラーフィルタ等を付加した形態の一例の断面図である。当
該断面図は、３画素分の画素回路を有する領域の一部を示している。光電変換素子ＰＤが
形成される層１２００上には、絶縁層２５００が形成される。絶縁層２５００は可視光に
対して透光性の高い酸化シリコン膜などを用いることができる。また、パッシベーション
膜として窒化シリコン膜を積層する構成としてもよい。また、反射防止膜として、酸化ハ
フニウムなどの誘電体膜を積層する構成としてもよい。
絶縁層２５００上には、遮光層２５１０が形成されてもよい。遮光層２５１０は、上部の
カラーフィルタを通る光の混色を防止する機能を有する。遮光層２５１０には、アルミニ
ウム、タングステンなどの金属層や当該金属層と反射防止膜としての機能を有する誘電体
膜を積層する構成とすることができる。
絶縁層２５００および遮光層２５１０上には平坦化膜として有機樹脂層２５２０を設ける
構成とすることができる。また、画素別にカラーフィルタ２５３０（カラーフィルタ２５
３０ａ、カラーフィルタ２５３０ｂ、カラーフィルタ２５３０ｃ）が形成される。例えば
、カラーフィルタ２５３０ａ、カラーフィルタ２５３０ｂおよびカラーフィルタ２５３０
ｃに、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｃ（シアン）、Ｍ（マゼンタ）などの
色を割り当てることにより、カラー画像を得ることができる。
カラーフィルタ２５３０上には、透光性を有する絶縁層２５６０などを設けることができ
る。
また、図２７（Ｂ）に示すように、カラーフィルタ２５３０の代わりに光学変換層２５５
０を用いてもよい。このような構成とすることで、様々な波長領域における画像が得られ
る撮像装置とすることができる。
例えば、光学変換層２５５０に可視光線の波長以下の光を遮るフィルタを用いれば赤外線
撮像装置とすることができる。また、光学変換層２５５０に近赤外線の波長以下の光を遮
るフィルタを用いれば遠赤外線撮像装置とすることができる。また、光学変換層２５５０
に可視光線の波長以上の光を遮るフィルタを用いれば紫外線撮像装置とすることができる
。
また、光学変換層２５５０にシンチレータを用いれば、Ｘ線撮像装置などに用いる、放射
線の強弱を可視化した画像を得る撮像装置とすることができる。被写体を透過したＸ線等
の放射線がシンチレータに入射されると、フォトルミネッセンスと呼ばれる現象により可
視光線や紫外光線などの光（蛍光）に変換される。そして、当該光を光電変換素子ＰＤで
検知することにより画像データを取得する。また、放射線検出器などに当該構成の撮像装
置を用いてもよい。
シンチレータは、Ｘ線やガンマ線などの放射線が照射されると、そのエネルギーを吸収し
て可視光や紫外光を発する物質を含む。例えば、Ｇｄ２Ｏ２Ｓ：Ｔｂ、Ｇｄ２Ｏ２Ｓ：Ｐ
ｒ、Ｇｄ２Ｏ２Ｓ：Ｅｕ、ＢａＦＣｌ：Ｅｕ、ＮａＩ、ＣｓＩ、ＣａＦ２、ＢａＦ２、Ｃ
ｅＦ３、ＬｉＦ、ＬｉＩ、ＺｎＯを樹脂やセラミクスに分散させたものを用いることがで
きる。
セレン系材料を用いた光電変換素子ＰＤにおいては、Ｘ線等の放射線を電荷に直接変換す
ることができるため、シンチレータを不要とする構成とすることもできる。
また、図２７（Ｃ）に示すように、カラーフィルタ２５３０ａ、カラーフィルタ２５３０
ｂおよびカラーフィルタ２５３０ｃ上にマイクロレンズアレイ２５４０を設けてもよい。
マイクロレンズアレイ２５４０が有する個々のレンズを通る光が直下のカラーフィルタを
通り、光電変換素子ＰＤに照射されるようになる。なお、図２７（Ａ）、（Ｂ）、（Ｃ）
に示す層１２００以外の領域を層１６００とする。
図２８は、本発明の一態様の回路２０および図２７（Ｃ）に示すマイクロレンズアレイ２
５４０等の具体的な積層構成を例示する図である。図２８は、図２２（Ａ）に示す画素の
構成を用いた例である。図２６に示す画素を用いる場合は、図２９に示すような構成とな
る。
このように、光電変換素子ＰＤ、回路２０が有する回路、および駆動回路のそれぞれが互
いに重なる領域を有するように構成することができるため、撮像装置を小型化することが
できる。
また、図２８および図２９に示すようにマイクロレンズアレイ２５４０の上方に回折格子
１５００を設けた構成としてもよい。回折格子１５００を介した被写体の像（回折画像）
を画素に取り込み、画素における撮像画像から演算処理により入力画像（被写体の像）を
構成することができる。また、レンズの替わりに回折格子１５００を用いることで撮像装
置のコストを下げることができる。
回折格子１５００は、透光性を有する材料で形成することができる。例えば、酸化シリコ
ン膜、酸化窒化シリコン膜などの無機絶縁膜を用いることができる。または、アクリル樹
脂、ポリイミド樹脂などの有機絶縁膜などを用いてもよい。または、上記無機絶縁膜と有
機絶縁膜との積層であってもよい。
また、回折格子１５００は、感光性樹脂などを用いたリソグラフィ工程で形成することが
できる。また、リソグラフィ工程とエッチング工程とを用いて形成することもできる。ま
た、ナノインプリントリソグラフィやレーザスクライブなどを用いて形成することもでき
る。
回折格子１５００とマイクロレンズアレイ２５４０との間に間隔Ｘを設けてもよい。間隔
Ｘは、１ｍｍ以下、好ましくは１００μｍ以下とすることができる。当該間隔は空間でも
よいし、透光性を有する材料を封止層または接着層として設けてもよい。例えば、窒素や
希ガスなどの不活性ガスを当該間隔に封じ込めることができる。または、アクリル樹脂、
エポキシ樹脂またはポリイミド樹脂などを当該間隔に設けてもよい。またはシリコーンオ
イルなどの液体を設けてもよい。なお、マイクロレンズアレイ２５４０を設けない場合に
おいても、カラーフィルタ２５３０と回折格子１５００との間に間隔Ｘを設けてもよい。
また、撮像装置は、図３０（Ａ１）および図３０（Ｂ１）に示すように湾曲させてもよい
。図３０（Ａ１）は、撮像装置を同図中の二点鎖線Ｘ１－Ｘ２の方向に湾曲させた状態を
示している。図３０（Ａ２）は、図３０（Ａ１）中の二点鎖線Ｘ１－Ｘ２で示した部位の
断面図である。図３０（Ａ３）は、図３０（Ａ１）中の二点鎖線Ｙ１－Ｙ２で示した部位
の断面図である。
図３０（Ｂ１）は、撮像装置を同図中の二点鎖線Ｘ３－Ｘ４の方向に湾曲させ、かつ、同
図中の二点鎖線Ｙ３－Ｙ４の方向に湾曲させた状態を示している。図３０（Ｂ２）は、図
３０（Ｂ１）中の二点鎖線Ｘ３－Ｘ４で示した部位の断面図である。図３０（Ｂ３）は、
図３０（Ｂ１）中の二点鎖線Ｙ３－Ｙ４で示した部位の断面図である。
撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮
像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、
収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた半導体装置などの小型
化や軽量化を容易とすることができる。また、撮像された画像の品質を向上させる事がで
きる。
なお、本実施の形態において、本発明の一態様について述べた。または、他の実施の形態
において、本発明の一態様について述べる。ただし、本発明の一態様は、これらに限定さ
れない。つまり、本実施の形態および他の実施の形態では、様々な発明の態様が記載され
ているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様と
して、撮像装置に適用した場合の例を示したが、本発明の一態様は、これに限定されない
。場合によっては、または、状況に応じて、本発明の一態様は、撮像装置に適用しなくて
もよい。例えば、本発明の一態様は、別の機能を有する半導体装置に適用してもよい。例
えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域な
どが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されな
い。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジス
タ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域など
は、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明
の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トラ
ンジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲル
マニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、
窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例
えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジ
スタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域な
どは、酸化物半導体を有していなくてもよい。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態２）
本実施の形態では、画素回路の駆動方法の一例について説明する。実施の形態１で説明し
た画素回路は、通常の撮像を行う第１の動作と、初期フレームの撮像データと現フレーム
の撮像データとの差分データを保持し、当該差分データに応じた信号を出力することがで
きる第２の動作を行うことができる。第２の動作では、外部回路での比較処理などを行う
ことなく差分データを出力することができるため、防犯カメラなどを低消費電力化するこ
とができる。
図１に示す回路における第１の動作について、図３１に示すタイミングチャートを用いて
説明する。なお、実施の形態１で説明した動作方法によって、トランジスタ４４のしきい
値電圧を補正する電位がトランジスタ４４のバックゲート側に保持されているものとする
。
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｈ”、配線６３（Ｗ）の電位を”Ｈ”とする。このとき、ノードＦＤ１の電位は
配線７２（ＶＰＲ）の電位、ノードＦＤ２の電位は配線７３（ＶＣＳ）の電位に設定され
る（リセット動作）。
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｌ”とする。ここで、光電変換素子ＰＤに照射
する光に応じてノードＦＤ１の電位が低下すると、容量結合によってノードＦＤ２の電位
も低下する。時刻Ｔ３におけるノードＦＤ１の低下電位量をＶＡとすると、ノードＦＤ１
の電位は、ＶＰＲ－ＶＡとなる。また、ノードＦＤ２の電位はＶＢだけ減少し、ＶＣＳ－
ＶＢとなる（蓄積動作）。なお、図１に示す回路構成では、光電変換素子ＰＤに照射する
光が強い程、ノードＦＤ１およびノードＦＤ２の電位は低下する。
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）の電位を”Ｌ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ
２の電位は保持される。
時刻Ｔ４乃至時刻Ｔ５において、配線６６（ＳＥ）の電位を”Ｈ”とすると、ノードＦＤ
２の電位に応じて、配線９０（ＯＵＴ）に撮像データに対応する信号が出力される（選択
動作）。以上によって、第１の動作を行うことができる。
次に、図１に示す回路における第２の動作について説明する。第２の動作では、第１のフ
レーム（参照フレーム）と、第２のフレーム（差分対象フレーム）とのデータの差分を出
力する。まず、図３２に示すタイミングチャートを用いて第１のフレームにおけるデータ
取得動作を説明する。
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｈ”、配線６３（Ｗ）の電位を”Ｈ”とする。このとき、ノードＦＤ１の電位は
配線７２（ＶＰＲ）の電位、ノードＦＤ２の電位は配線７３（ＶＣＳ）の電位に設定され
る。
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｈ”とする。ここで、光電変換素子ＰＤに照射
する光に応じて、ノードＦＤ１の電位は低下する。時刻Ｔ３におけるノードＦＤ１の低下
電位量をＶＡとすると、ノードＦＤ１の電位は、ＶＰＲ－ＶＡとなる。なお、図１の回路
構成においては、光電変換素子ＰＤに照射する光が強い程、ノードＦＤ１の電位は低下す
る。
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）の電位を”Ｌ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｈ”とすると、ノードＦＤ１の電位は保持され
る。
時刻Ｔ４乃至時刻Ｔ５において、配線６１（ＴＸ）の電位を”Ｌ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｌ”とすると、ノードＦＤ１の電位およびノー
ドＦＤ２の電位は保持される。
次に、図３３に示すタイミングチャートを用いて第２のフレームにおけるデータ取得動作
を説明する。なお、図３３では第１のフレームと第２のフレームとのデータの差分がない
場合、すなわち第１のフレームおよび第２のフレームで撮像される画像が同じである場合
を想定する。
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｈ”、配線６３（Ｗ）の電位を”Ｌ”とすると、ノードＦＤ１の電位はＶＡだけ
上昇し、ノードＦＤ２の電位は容量結合によりＶＢだけ上昇する。ここで、ＶＡおよびＶ
Ｂは、第１のフレームの照度を反映する電位である。
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｌ”とすると、光電変換素子ＰＤに照射する光
に応じて、ノードＦＤ１およびノードＦＤ２の電位は低下する。時刻Ｔ３におけるノード
ＦＤ１の低下電位量をＶＡ’とすると、ノードＦＤ１の電位はＶＰＲ－ＶＡ’となるがＶ
Ａ’＝ＶＡによりＶＰＲ－ＶＡとなる。また、ノードＦＤ２の電位は容量結合によりＶＢ
’だけ減少し、ＶＣＳ＋ＶＢ－ＶＢ’となるが、ＶＢ’＝ＶＢによりＶＣＳとなる。
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）の電位を”Ｌ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ
２の電位は保持される。
時刻Ｔ４乃至時刻Ｔ５において、配線６６（ＳＥ）の電位を”Ｈ”とすると、ノードＦＤ
２の電位に応じて、配線９０（ＯＵＴ）に撮像データに対応する信号が出力される。この
とき、ノードＦＤ２の電位はリセット電位である”ＶＣＳ”であり、出力された信号から
第１のフレームと第２のフレームのデータの比較において有意な差分はないと判断される
。
次に、図３４に示すタイミングチャートを用いて第１のフレームと第２のフレームとのデ
ータの差分がある場合、すなわち第１のフレームおよび第２のフレームで撮像される画像
が異なる画像である場合を想定した動作を説明する。なお、対象となる画素に入射される
光の照度は、第１のフレーム＜第２のフレームの関係とする。
時刻Ｔ１乃至時刻Ｔ２において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｈ”、配線６３（Ｗ）の電位を”Ｌ”とすると、ノードＦＤ１の電位はＶＡだけ
上昇し、ノードＦＤ２の電位は容量結合によりＶＢだけ上昇する。ここで、ＶＡおよびＶ
Ｂは、第１のフレームの照度を反映する電位である。
時刻Ｔ２乃至時刻Ｔ３において、配線６１（ＴＸ）の電位を”Ｈ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｌ”とすると、光電変換素子ＰＤに照射する光
に応じて、ノードＦＤ１およびノードＦＤ２の電位は低下する。時刻Ｔ３におけるノード
ＦＤ１の低下電位量をＶＡ’とすると、ノードＦＤ１の電位はＶＰＲ－ＶＡ’となる。ま
た、ノードＦＤ２の電位は容量結合によりＶＢ’だけ減少し、ＶＣＳ＋ＶＢ－ＶＢ’とな
る。
時刻Ｔ３乃至時刻Ｔ４において、配線６１（ＴＸ）の電位を”Ｌ”、配線６２（ＰＲ）の
電位を”Ｌ”、配線６３（Ｗ）の電位を”Ｌ”とすると、ノードＦＤ１およびノードＦＤ
２の電位は保持される。
時刻Ｔ４乃至時刻Ｔ５において、配線６６（ＳＥ）の電位を”Ｈ”とすると、ノードＦＤ
２の電位に応じて、配線９０（ＯＵＴ）に撮像データに対応する信号が出力される。この
とき、ノードＦＤ２の電位はＶＣＳ＋ＶＢ－ＶＢ’である。ＶＢは第１のフレームの照度
を反映する電位であり、ＶＢ’は第２のフレームにおける照度を反映する電位である。す
なわち、第１のフレームと第２のフレームとのデータの差分を出力する第２の動作を行う
ことができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態３）
本実施の形態では、本発明の一態様に用いることのできる酸化物半導体を有するトランジ
スタについて図面を用いて説明する。なお、本実施の形態における図面では、明瞭化のた
めに一部の要素を拡大、縮小、または省略して図示している。
図３５（Ａ）、（Ｂ）は、本発明の一態様のトランジスタ１０１の上面図および断面図で
ある。図３５（Ａ）は上面図であり、図３５（Ａ）に示す一点鎖線Ｂ１－Ｂ２方向の断面
が図３５（Ｂ）に相当する。また、図３５（Ａ）に示す一点鎖線Ｂ３－Ｂ４方向の断面が
図３７（Ａ）に相当する。また、一点鎖線Ｂ１－Ｂ２方向をチャネル長方向、一点鎖線Ｂ
３－Ｂ４方向をチャネル幅方向と呼称する。
トランジスタ１０１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４０および導電
層１５０と、酸化物半導体層１３０、導電層１４０および導電層１５０と接する絶縁層１
６０と、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、絶縁層１
６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機能を付加してもよい
。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図３５（Ｂ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は導
電層１４０および導電層１５０とそれぞれ接しており、導電層１４０および導電層１５０
として酸素と結合しやすい導電材料を用いれば領域２３１および領域２３２を低抵抗化す
ることができる。
具体的には、酸化物半導体層１３０と導電層１４０および導電層１５０とが接することで
酸化物半導体層１３０内に酸素欠損が生じ、当該酸素欠損と酸化物半導体層１３０内に残
留または外部から拡散する水素との相互作用により、領域２３１および領域２３２は低抵
抗のｎ型となる。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを
採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることが
ある。このため、本明細書においては、「ソース」や「ドレイン」という用語は、入れ替
えて用いることができるものとする。また、「電極層」は、「配線」と言い換えることも
できる。
また、導電層１７０は、導電層１７１および導電層１７２の二層で形成される例を図示し
ているが、一層または三層以上の積層であってもよい。当該構成は本実施の形態で説明す
る他のトランジスタにも適用できる。
また、導電層１４０および導電層１５０は単層で形成される例を図示しているが、二層以
上の積層であってもよい。当該構成は本実施の形態で説明する他のトランジスタにも適用
できる。
また、本発明の一態様のトランジスタは、図３５（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３５（Ｃ）はトランジスタ１０２の上面図であり、図３５（Ｃ）に示す一点鎖線Ｃ
１－Ｃ２方向の断面が図３５（Ｄ）に相当する。また、図３５（Ｃ）に示す一点鎖線Ｃ３
－Ｃ４方向の断面は、図３７（Ｂ）に相当する。また、一点鎖線Ｃ１－Ｃ２方向をチャネ
ル長方向、一点鎖線Ｃ３－Ｃ４方向をチャネル幅方向と呼称する。
トランジスタ１０２は、ゲート絶縁膜として作用する絶縁層１６０の端部とゲート電極層
として作用する導電層１７０の端部とを一致させない点を除き、トランジスタ１０１と同
様の構成を有する。トランジスタ１０２の構造は、導電層１４０および導電層１５０が絶
縁層１６０で広く覆われているため、導電層１４０および導電層１５０と導電層１７０と
の間の抵抗が高く、ゲートリーク電流の少ない特徴を有している。
トランジスタ１０１およびトランジスタ１０２は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有するトップゲート構造である。当該領域のチャネル長方向の
幅は、寄生容量を小さくするために３ｎｍ以上３００ｎｍ未満とすることが好ましい。当
該構成では、酸化物半導体層１３０にオフセット領域が形成されないため、オン電流の高
いトランジスタを形成しやすい。
また、本発明の一態様のトランジスタは、図３５（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３５（Ｅ）はトランジスタ１０３の上面図であり、図３５（Ｅ）に示す一点鎖線Ｄ
１－Ｄ２方向の断面が図３５（Ｆ）に相当する。また、図３５（Ｅ）に示す一点鎖線Ｄ３
－Ｄ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｄ１－Ｄ２方向をチャネ
ル長方向、一点鎖線Ｄ３－Ｄ４方向をチャネル幅方向と呼称する。
トランジスタ１０３は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接
する導電層１７０と、酸化物半導体層１３０、絶縁層１６０および導電層１７０を覆う絶
縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０
に設けられた開口部を通じて酸化物半導体層１３０と電気的に接続する導電層１４０およ
び導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および導電層
１５０に接する絶縁層（平坦化膜）などを有していてもよい。
ここで、導電層１４０はソース電極層、導電層１５０はドレイン電極層、絶縁層１６０は
ゲート絶縁膜、導電層１７０はゲート電極層としてそれぞれ機能することができる。
また、図３５（Ｆ）に示す領域２３１はソース領域、領域２３２はドレイン領域、領域２
３３はチャネル形成領域として機能することができる。領域２３１および領域２３２は絶
縁層１７５と接しており、例えば絶縁層１７５として水素を含む絶縁材料を用いれば領域
２３１および領域２３２を低抵抗化することができる。
具体的には、絶縁層１７５を形成するまでの工程により領域２３１および領域２３２に生
じる酸素欠損と、絶縁層１７５から領域２３１および領域２３２に拡散する水素との相互
作用により、領域２３１および領域２３２は低抵抗のｎ型となる。なお、水素を含む絶縁
材料としては、例えば窒化シリコンや窒化アルミニウムなどを用いることができる。
また、本発明の一態様のトランジスタは、図３６（Ａ）、（Ｂ）に示す構成であってもよ
い。図３６（Ａ）はトランジスタ１０４の上面図であり、図３６（Ａ）に示す一点鎖線Ｅ
１－Ｅ２方向の断面が図３６（Ｂ）に相当する。また、図３６（Ａ）に示す一点鎖線Ｅ３
－Ｅ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｅ１－Ｅ２方向をチャネ
ル長方向、一点鎖線Ｅ３－Ｅ４方向をチャネル幅方向と呼称する。
トランジスタ１０４は、導電層１４０および導電層１５０が酸化物半導体層１３０の端部
を覆うように接している点を除き、トランジスタ１０３と同様の構成を有する。
また、図３６（Ｂ）に示す領域３３１および領域３３４はソース領域、領域３３２および
領域３３５はドレイン領域、領域３３３はチャネル形成領域として機能することができる
。
領域３３１および領域３３２は、トランジスタ１０１における領域２３１および領域２３
２と同様に低抵抗化することができる。
また、領域３３４および領域３３５は、トランジスタ１０３における領域２３１および領
域２３２と同様に低抵抗化することができる。なお、チャネル長方向における領域３３４
および領域３３５の長さが１００ｎｍ以下、好ましくは５０ｎｍ以下の場合には、ゲート
電界の寄与によりオン電流は大きく低下しない。したがって、領域３３４および領域３３
５の低抵抗化を行わない場合もある。
トランジスタ１０３およびトランジスタ１０４は、導電層１７０と導電層１４０および導
電層１５０が重なる領域を有さないセルフアライン構造である。セルフアライン構造のト
ランジスタはゲート電極層とソース電極層およびドレイン電極層間の寄生容量が極めて小
さいため、高速動作用途に適している。
また、本発明の一態様のトランジスタは、図３６（Ｃ）、（Ｄ）に示す構成であってもよ
い。図３６（Ｃ）はトランジスタ１０５の上面図であり、図３６（Ｃ）に示す一点鎖線Ｆ
１－Ｆ２方向の断面が図３６（Ｄ）に相当する。また、図３６（Ｃ）に示す一点鎖線Ｆ３
－Ｆ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｆ１－Ｆ２方向をチャネ
ル長方向、一点鎖線Ｆ３－Ｆ４方向をチャネル幅方向と呼称する。
トランジスタ１０５は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０、導電層１４１、導電層１５１と接する絶縁層１６０
と、絶縁層１６０と接する導電層１７０と、酸化物半導体層１３０、導電層１４１、導電
層１５１、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電
層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５
２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接す
る絶縁層などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０５は、導電層１４１および導電層１５１を有する点、絶縁層１７５およ
び絶縁層１８０に設けられた開口部を有する点、ならびに当該開口部を通じて導電層１４
１および導電層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有
する点を除き、トランジスタ１０１と同様の構成を有する。導電層１４０（導電層１４１
および導電層１４２）はソース電極層として作用させることができ、導電層１５０（導電
層１５１および導電層１５２）はドレイン電極層として作用させることができる。
また、本発明の一態様のトランジスタは、図３６（Ｅ）、（Ｆ）に示す構成であってもよ
い。図３６（Ｅ）はトランジスタ１０６の上面図であり、図３６（Ｅ）に示す一点鎖線Ｇ
１－Ｇ２方向の断面が図３６（Ｆ）に相当する。また、図３６（Ｅ）に示す一点鎖線Ｇ３
－Ｇ４方向の断面は、図３７（Ａ）に相当する。また、一点鎖線Ｇ１－Ｇ２方向をチャネ
ル長方向、一点鎖線Ｇ３－Ｇ４方向をチャネル幅方向と呼称する。
トランジスタ１０６は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０と、酸化物半導体層１３０と電気的に接続する導電層１４１および導電
層１５１と、酸化物半導体層１３０と接する絶縁層１６０と、絶縁層１６０と接する導電
層１７０と、絶縁層１２０、酸化物半導体層１３０、導電層１４１、導電層１５１、絶縁
層１６０、導電層１７０と接する絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と
、絶縁層１７５および絶縁層１８０に設けられた開口部を通じて導電層１４１および導電
層１５１とそれぞれ電気的に接続する導電層１４２および導電層１５２を有する。また、
必要に応じて絶縁層１８０、導電層１４２および導電層１５２に接する絶縁層（平坦化膜
）などを有していてもよい。
ここで、導電層１４１および導電層１５１は、酸化物半導体層１３０の上面と接し、側面
には接しない構成となっている。
トランジスタ１０６は、導電層１４１および導電層１５１を有する点を除き、トランジス
タ１０３と同様の構成を有する。導電層１４０（導電層１４１および導電層１４２）はソ
ース電極層として作用させることができ、導電層１５０（導電層１５１および導電層１５
２）はドレイン電極層として作用させることができる。
トランジスタ１０５およびトランジスタ１０６の構成では、導電層１４０および導電層１
５０が絶縁層１２０と接しない構成であるため、絶縁層１２０中の酸素が導電層１４０お
よび導電層１５０に奪われにくくなり、絶縁層１２０から酸化物半導体層１３０中への酸
素の供給を容易とすることができる。
トランジスタ１０３における領域２３１および領域２３２、トランジスタ１０４およびト
ランジスタ１０６における領域３３４および領域３３５には、酸素欠損を形成し導電率を
高めるための不純物を添加してもよい。酸化物半導体層に酸素欠損を形成する不純物とし
ては、例えば、リン、砒素、アンチモン、ホウ素、アルミニウム、シリコン、窒素、ヘリ
ウム、ネオン、アルゴン、クリプトン、キセノン、インジウム、フッ素、塩素、チタン、
亜鉛、および炭素のいずれかから選択される一つ以上を用いることができる。当該不純物
の添加方法としては、プラズマ処理法、イオン注入法、イオンドーピング法、プラズマイ
マージョンイオンインプランテーション法などを用いることができる。
不純物元素として、上記元素が酸化物半導体層に添加されると、酸化物半導体層中の金属
元素および酸素の結合が切断され、酸素欠損が形成される。酸化物半導体層に含まれる酸
素欠損と酸化物半導体層中に残存または後から添加される水素の相互作用により、酸化物
半導体層の導電率を高くすることができる。
不純物元素の添加により酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠
損サイトに水素が入り伝導帯近傍にドナー準位が形成される。その結果、酸化物導電体を
形成することができる。ここでは、導電体化された酸化物半導体を酸化物導電体という。
なお、酸化物導電体は酸化物半導体と同様に透光性を有する。
酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致して
いると推定される。このため、酸化物導電体層とソース電極層およびドレイン電極層とし
て機能する導電層との接触はオーミック接触であり、酸化物導電体層とソース電極層およ
びドレイン電極層として機能する導電層との接触抵抗を低減することができる。
また、本発明の一態様のトランジスタは、図３８（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図３７（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図３８（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
オン電流を増加させるには、例えば、導電層１７０と導電層１７３を同電位とし、ダブル
ゲートトランジスタとして駆動させればよい。また、しきい値電圧の制御を行うには、導
電層１７０とは異なる定電位を導電層１７３に供給すればよい。導電層１７０と導電層１
７３を同電位とするには、例えば、図３７（Ｄ）に示すように、導電層１７０と導電層１
７３とをコンタクトホールを介して電気的に接続すればよい。
また、図３５および図３６におけるトランジスタ１０１乃至トランジスタ１０６では、酸
化物半導体層１３０が単層である例を図示したが、酸化物半導体層１３０は積層であって
もよい。トランジスタ１０１乃至トランジスタ１０６の酸化物半導体層１３０は、図３９
（Ｂ）、（Ｃ）または図３９（Ｄ）、（Ｅ）に示す酸化物半導体層１３０と入れ替えるこ
とができる。
図３９（Ａ）は酸化物半導体層１３０の上面図であり、図３９（Ｂ）、（Ｃ）は、二層構
造である酸化物半導体層１３０の断面図である。また、図３９（Ｄ）、（Ｅ）は、三層構
造である酸化物半導体層１３０の断面図である。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃには、それ
ぞれ組成の異なる酸化物半導体層などを用いることができる。
また、本発明の一態様のトランジスタは、図４０（Ａ）、（Ｂ）に示す構成であってもよ
い。図４０（Ａ）はトランジスタ１０７の上面図であり、図４０（Ａ）に示す一点鎖線Ｈ
１－Ｈ２方向の断面が図４０（Ｂ）に相当する。また、図４０（Ａ）に示す一点鎖線Ｈ３
－Ｈ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｈ１－Ｈ２方向をチャネル
長方向、一点鎖線Ｈ３－Ｈ４方向をチャネル幅方向と呼称する。
トランジスタ１０７は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４０および導電層１５０と、当該積層、導電層１４０および導電層１５
０と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、導電層１４０、導電層１５０、酸化物半導体層
１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層１７５と接
する絶縁層１８０と、を有する。また、必要に応じて絶縁層１８０に平坦化膜としての機
能を付加してもよい。
トランジスタ１０７は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、および導電層１４０および導電層１５０と絶縁層１６０
との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、ト
ランジスタ１０１と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４０（Ｃ）、（Ｄ）に示す構成であってもよ
い。図４０（Ｃ）はトランジスタ１０８の上面図であり、図４０（Ｃ）に示す一点鎖線Ｉ
１－Ｉ２方向の断面が図４０（Ｄ）に相当する。また、図４０（Ｃ）に示す一点鎖線Ｉ３
－Ｉ４方向の断面が図４２（Ｂ）に相当する。また、一点鎖線Ｉ１－Ｉ２方向をチャネル
長方向、一点鎖線Ｉ３－Ｉ４方向をチャネル幅方向と呼称する。
トランジスタ１０８は、絶縁層１６０および酸化物半導体層１３０ｃの端部が導電層１７
０の端部と一致しない点がトランジスタ１０７と異なる。
また、本発明の一態様のトランジスタは、図４０（Ｅ）、（Ｆ）に示す構成であってもよ
い。図４０（Ｅ）はトランジスタ１０９の上面図であり、図４０（Ｅ）に示す一点鎖線Ｊ
１－Ｊ２方向の断面が図４０（Ｆ）に相当する。また、図４０（Ｅ）に示す一点鎖線Ｊ３
－Ｊ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｊ１－Ｊ２方向をチャネル
長方向、一点鎖線Ｊ３－Ｊ４方向をチャネル幅方向と呼称する。
トランジスタ１０９は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と接する酸
化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と、絶縁層１６
０と接する導電層１７０と、当該積層、酸化物半導体層１３０ｃ、絶縁層１６０および導
電層１７０を覆う絶縁層１７５と、絶縁層１７５と接する絶縁層１８０と、絶縁層１７５
および絶縁層１８０に設けられた開口部を通じて当該積層と電気的に接続する導電層１４
０および導電層１５０を有する。また、必要に応じて絶縁層１８０、導電層１４０および
導電層１５０に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１０９は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０３と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４１（Ａ）、（Ｂ）に示す構成であってもよ
い。図４１（Ａ）はトランジスタ１１０の上面図であり、図４１（Ａ）に示す一点鎖線Ｋ
１－Ｋ２方向の断面が図４１（Ｂ）に相当する。また、図４１（Ａ）に示す一点鎖線Ｋ３
－Ｋ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｋ１－Ｋ２方向をチャネル
長方向、一点鎖線Ｋ３－Ｋ４方向をチャネル幅方向と呼称する。
トランジスタ１１０は、領域３３１および領域３３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域３３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点を除き、トランジスタ１０４と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４１（Ｃ）、（Ｄ）に示す構成であってもよ
い。図４１（Ｃ）はトランジスタ１１１の上面図であり、図４１（Ｃ）に示す一点鎖線Ｌ
１－Ｌ２方向の断面が図４１（Ｄ）に相当する。また、図４１（Ｃ）に示す一点鎖線Ｌ３
－Ｌ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｌ１－Ｌ２方向をチャネル
長方向、一点鎖線Ｌ３－Ｌ４方向をチャネル幅方向と呼称する。
トランジスタ１１１は、基板１１５と接する絶縁層１２０と、絶縁層１２０と接する酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｂからなる積層と、当該積層と電気的に
接続する導電層１４１および導電層１５１と、当該積層、導電層１４１および導電層１５
１と接する酸化物半導体層１３０ｃと、酸化物半導体層１３０ｃと接する絶縁層１６０と
、絶縁層１６０と接する導電層１７０と、当該積層、導電層１４１、導電層１５１、酸化
物半導体層１３０ｃ、絶縁層１６０および導電層１７０と接する絶縁層１７５と、絶縁層
１７５と接する絶縁層１８０と、絶縁層１７５および絶縁層１８０に設けられた開口部を
通じて導電層１４１および導電層１５１とそれぞれ電気的に接続する導電層１４２および
導電層１５２を有する。また、必要に応じて絶縁層１８０、導電層１４２および導電層１
５２に接する絶縁層（平坦化膜）などを有していてもよい。
トランジスタ１１１は、領域２３１および領域２３２において酸化物半導体層１３０が二
層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）である点、領域２３３において
酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化
物半導体層１３０ｃ）である点、ならびに導電層１４１および導電層１５１と絶縁層１６
０との間に酸化物半導体層の一部（酸化物半導体層１３０ｃ）が介在している点を除き、
トランジスタ１０５と同様の構成を有する。
また、本発明の一態様のトランジスタは、図４１（Ｅ）、（Ｆ）に示す構成であってもよ
い。図４１（Ｅ）はトランジスタ１１２の上面図であり、図４１（Ｅ）に示す一点鎖線Ｍ
１－Ｍ２方向の断面が図４１（Ｆ）に相当する。また、図４１（Ｅ）に示す一点鎖線Ｍ３
－Ｍ４方向の断面が図４２（Ａ）に相当する。また、一点鎖線Ｍ１－Ｍ２方向をチャネル
長方向、一点鎖線Ｍ３－Ｍ４方向をチャネル幅方向と呼称する。
トランジスタ１１２は、領域３３１、領域３３２、領域３３４および領域３３５において
酸化物半導体層１３０が二層（酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ）であ
る点、領域３３３において酸化物半導体層１３０が三層（酸化物半導体層１３０ａ、酸化
物半導体層１３０ｂ、酸化物半導体層１３０ｃ）である点を除き、トランジスタ１０６と
同様の構成を有する。
また、本発明の一態様のトランジスタは、図４３（Ａ）、（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ
）、（Ｆ）に示すチャネル長方向の断面図、ならびに図４２（Ｃ）、（Ｄ）に示すチャネ
ル幅方向の断面図のように、酸化物半導体層１３０と基板１１５との間に導電層１７３を
備えていてもよい。当該導電層を第２のゲート電極層（バックゲート）として用いること
で、オン電流の増加や、しきい値電圧の制御を行うことができる。なお、図４３（Ａ）、
（Ｂ）、（Ｃ）、（Ｄ）、（Ｅ）、（Ｆ）に示す断面図において、導電層１７３の幅を酸
化物半導体層１３０よりも短くしてもよい。さらに、導電層１７３の幅を導電層１７０の
幅よりも短くしてもよい。
また、本発明の一態様のトランジスタは、図４４（Ａ）および図４４（Ｂ）に示す構成と
することもできる。図４４（Ａ）は上面図であり、図４４（Ｂ）は、図４４（Ａ）に示す
一点鎖線Ｎ１－Ｎ２、および一点鎖線Ｎ３－Ｎ４に対応する断面図である。なお、図４４
（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
図４４（Ａ）および図４４（Ｂ）に示すトランジスタ１１３は、基板１１５と、基板１１
５上の絶縁層１２０と、絶縁層１２０上の酸化物半導体層１３０（酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃ）と、酸化物半導体層１３０に接
し、間隔を開けて配置された導電層１４０および導電層１５０と、酸化物半導体層１３０
ｃと接する絶縁層１６０と、絶縁層１６０と接する導電層１７０を有する。なお、酸化物
半導体層１３０ｃ、絶縁層１６０および導電層１７０は、トランジスタ１１３上の絶縁層
１９０に設けられた酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび絶縁層１２
０に達する開口部に設けられている。
トランジスタ１１３の構成は、前述したその他のトランジスタの構成と比較して、ソース
電極またはドレイン電極となる導電体とゲート電極となる導電体の重なる領域が少ないた
め、寄生容量を小さくすることができる。したがって、トランジスタ１１３は、高速動作
を必要とする回路の要素として適している。トランジスタ１１３の上面は、図４４（Ｂ）
に示すようにＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）
法等を用いて平坦化することが好ましいが、平坦化しない構成とすることもできる。
また、本発明の一態様のトランジスタにおける導電層１４０（ソース電極層）および導電
層１５０（ドレイン電極層）は、図４５（Ａ）、（Ｂ）に示す上面図（酸化物半導体層１
３０、導電層１４０および導電層１５０のみを図示）のように酸化物半導体層の幅（ＷＯ
Ｓ）よりも導電層１４０および導電層１５０の幅（ＷＳＤ）が長く形成されていてもよい
し、短く形成されていてもよい。ＷＯＳ≧ＷＳＤ（ＷＳＤはＷＯＳ以下）とすることで、
ゲート電界が酸化物半導体層１３０全体にかかりやすくなり、トランジスタの電気特性を
向上させることができる。また、図４５（Ｃ）に示すように、導電層１４０および導電層
１５０が酸化物半導体層１３０と重なる領域のみに形成されていてもよい。
本発明の一態様のトランジスタ（トランジスタ１０１乃至トランジスタ１１３）では、い
ずれの構成においても、ゲート電極層である導電層１７０は、ゲート絶縁膜である絶縁層
１６０を介して酸化物半導体層１３０のチャネル幅方向を電気的に取り囲み、オン電流が
高められる。このようなトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ
（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｂを有するトランジスタ、な
らびに酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃ
を有するトランジスタにおいては、酸化物半導体層１３０を構成する二層または三層の材
料を適切に選択することで酸化物半導体層１３０ｂに電流を流すことができる。酸化物半
導体層１３０ｂに電流が流れることで、界面散乱の影響を受けにくく、高いオン電流を得
ることができる。したがって、酸化物半導体層１３０ｂを厚くすることでオン電流が向上
する場合がある。
以上の構成とすることで、トランジスタの電気特性を向上することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態４）
本実施の形態では、実施の形態３に示したトランジスタの構成要素について詳細を説明す
る。
基板１１５には、ガラス基板、石英基板、半導体基板、セラミックス基板、表面が絶縁処
理された金属基板などを用いることができる。または、トランジスタやフォトダイオード
が形成されたシリコン基板、および当該シリコン基板上に絶縁層、配線、コンタクトプラ
グとして機能を有する導電体等が形成されたものを用いることができる。なお、シリコン
基板にｐ－ｃｈ型のトランジスタを形成する場合は、ｎ－型の導電型を有するシリコン基
板を用いることが好ましい。または、ｎ－型またはｉ型のシリコン層を有するＳＯＩ基板
であってもよい。また、シリコン基板に設けるトランジスタがｐ－ｃｈ型である場合は、
トランジスタを形成する面の面方位は、（１１０）面であるシリコン基板を用いることが
好ましい。（１１０）面にｐ－ｃｈ型トランジスタを形成することで、移動度を高くする
ことができる。
絶縁層１２０は、基板１１５に含まれる要素からの不純物の拡散を防止する役割を有する
ほか、酸化物半導体層１３０に酸素を供給する役割を担うことができる。したがって、絶
縁層１２０は酸素を含む絶縁膜であることが好ましく、化学量論組成よりも多い酸素を含
む絶縁膜であることがより好ましい。絶縁層１２０は、ＴＤＳ法で測定した酸素原子に換
算した酸素の放出量が１．０×１０１９ａｔｏｍｓ／ｃｍ３以上であることが好ましい。
なお、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１０
０℃以上５００℃以下の範囲とする。また、基板１１５が他のデバイスが形成された基板
である場合、絶縁層１２０は、層間絶縁膜としての機能も有する。その場合は、表面が平
坦になるようにＣＭＰ法等で平坦化処理を行うことが好ましい。
例えば、絶縁層１２０には、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化
窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム
、酸化ランタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルなどの酸化物絶縁膜
、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウムなどの窒
化物絶縁膜、またはこれらの混合材料を用いることができる。また、上記材料の積層であ
ってもよい。
本実施の形態では、トランジスタが有する酸化物半導体層１３０が酸化物半導体層１３０
ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃを絶縁層１２０側から順に積
んだ三層構造である場合を主として詳細を説明する。
なお、酸化物半導体層１３０が単層の場合は、本実施の形態に示す、酸化物半導体層１３
０ｂに相当する層を用いればよい。
また、酸化物半導体層１３０が二層の場合は、本実施の形態に示す、酸化物半導体層１３
０ａに相当する層および酸化物半導体層１３０ｂに相当する層を絶縁層１２０側から順に
積んだ積層を用いればよい。この構成の場合、酸化物半導体層１３０ａと酸化物半導体層
１３０ｂとを入れ替えることもできる。
また、酸化物半導体層１３０が四層以上である場合は、例えば、本実施の形態で説明する
三層構造の酸化物半導体層１３０に対して他の酸化物半導体層を付加する構成とすること
ができる。
一例としては、酸化物半導体層１３０ｂには、酸化物半導体層１３０ａおよび酸化物半導
体層１３０ｃよりも電子親和力（真空準位から伝導帯下端までのエネルギー）が大きい酸
化物半導体を用いる。電子親和力は、真空準位と価電子帯上端とのエネルギー差（イオン
化ポテンシャル）から、伝導帯下端と価電子帯上端とのエネルギー差（エネルギーギャッ
プ）を差し引いた値として求めることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構
成する金属元素を一種以上含み、例えば、伝導帯下端のエネルギーが酸化物半導体層１３
０ｂよりも、０．０５ｅＶ、０．０７ｅＶ、０．１ｅＶ、０．１５ｅＶのいずれか以上で
あって、２ｅＶ、１ｅＶ、０．５ｅＶ、０．４ｅＶのいずれか以下の範囲で真空準位に近
い酸化物半導体で形成することが好ましい。
このような構造において、導電層１７０に電界を印加すると、酸化物半導体層１３０のう
ち、伝導帯下端のエネルギーが最も小さい酸化物半導体層１３０ｂにチャネルが形成され
る。したがって、酸化物半導体層１３０ｂは半導体として機能する領域を有するといえる
が、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃは絶縁体または半絶縁体とし
て機能する領域を有するともいえる。
また、酸化物半導体層１３０ａは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂと絶縁層１２０が接した場合の界面と
比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ａとの界面には界面準位が形
成されにくくなる。該界面準位はチャネルを形成することがあるため、トランジスタのし
きい値電圧が変動することがある。したがって、酸化物半導体層１３０ａを設けることに
より、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。
また、当該トランジスタの信頼性を向上させることができる。
また、酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂを構成する金属元素を一種以
上含んで構成されるため、酸化物半導体層１３０ｂとゲート絶縁膜（絶縁層１６０）が接
した場合の界面と比較して、酸化物半導体層１３０ｂと酸化物半導体層１３０ｃとの界面
ではキャリアの散乱が起こりにくくなる。したがって、酸化物半導体層１３０ｃを設ける
ことにより、トランジスタの電界効果移動度を高くすることができる。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃには、例えば、Ａｌ、Ｔｉ、Ｇａ
、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆを酸化物半導体層１３０ｂよりも高い原
子数比で含む材料を用いることができる。具体的には、当該原子数比を１．５倍以上、好
ましくは２倍以上、さらに好ましくは３倍以上とする。前述の元素は酸素と強く結合する
ため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。すなわち、酸化
物半導体層１３０ａおよび酸化物半導体層１３０ｃは、酸化物半導体層１３０ｂよりも酸
素欠損が生じにくいということができる。
また、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０
ｃとして用いることのできる酸化物半導体は、少なくともＩｎもしくはＺｎを含むことが
好ましい。または、ＩｎとＺｎの双方を含むことが好ましい。また、該酸化物半導体を用
いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを
含むことが好ましい。
スタビライザーとしては、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、またはＺｒ等がある。また、他のス
タビライザーとしては、ランタノイドである、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇ
ｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、Ｙｂ、Ｌｕ等がある。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化ガリウム、酸化亜鉛、Ｉ
ｎ－Ｚｎ酸化物、Ｓｎ－Ｚｎ酸化物、Ａｌ－Ｚｎ酸化物、Ｚｎ－Ｍｇ酸化物、Ｓｎ－Ｍｇ
酸化物、Ｉｎ－Ｍｇ酸化物、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－
Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｚｎ酸化物、Ｓｎ－Ｇａ－Ｚｎ酸化物、Ａｌ－Ｇａ－Ｚｎ酸化
物、Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｌａ－Ｚｎ酸化物、Ｉｎ
－Ｃｅ－Ｚｎ酸化物、Ｉｎ－Ｐｒ－Ｚｎ酸化物、Ｉｎ－Ｎｄ－Ｚｎ酸化物、Ｉｎ－Ｓｍ－
Ｚｎ酸化物、Ｉｎ－Ｅｕ－Ｚｎ酸化物、Ｉｎ－Ｇｄ－Ｚｎ酸化物、Ｉｎ－Ｔｂ－Ｚｎ酸化
物、Ｉｎ－Ｄｙ－Ｚｎ酸化物、Ｉｎ－Ｈｏ－Ｚｎ酸化物、Ｉｎ－Ｅｒ－Ｚｎ酸化物、Ｉｎ
－Ｔｍ－Ｚｎ酸化物、Ｉｎ－Ｙｂ－Ｚｎ酸化物、Ｉｎ－Ｌｕ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－
Ｇａ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ｇａ－Ｚｎ酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ酸化物、Ｉ
ｎ－Ｓｎ－Ａｌ－Ｚｎ酸化物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ
酸化物を用いることができる。
ここで、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物とは、ＩｎとＧａとＺｎを主成分として有する
酸化物という意味である。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、本明細書においては、Ｉｎ－Ｇａ－Ｚｎ酸化物で構成した膜をＩＧＺＯ膜とも呼ぶ
。
また、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用
いてもよい。なお、Ｍは、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、またはＮｄから選ばれた一つの
金属元素または複数の金属元素を示す。また、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且
つ、ｎは整数）で表記される材料を用いてもよい。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃが、少なく
ともインジウム、亜鉛およびＭ（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ
またはＨｆ等の金属）を含むＩｎ－Ｍ－Ｚｎ酸化物であるとき、酸化物半導体層１３０ａ
をＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半導体層１３０ｂをＩｎ：Ｍ
：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］、酸化物半導体層１３０ｃをＩｎ：Ｍ：Ｚｎ＝ｘ
３：ｙ３：ｚ３［原子数比］とすると、ｙ１／ｘ１およびｙ３／ｘ３がｙ２／ｘ２よりも
大きくなることが好ましい。ｙ１／ｘ１およびｙ３／ｘ３はｙ２／ｘ２よりも１．５倍以
上、好ましくは２倍以上、さらに好ましくは３倍以上とする。このとき、酸化物半導体層
１３０ｂにおいて、ｙ２がｘ２以上であるとトランジスタの電気特性を安定させることが
できる。ただし、ｙ２がｘ２の３倍以上になると、トランジスタの電界効果移動度が低下
してしまうため、ｙ２はｘ２の３倍未満であることが好ましい。
酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにおけるＺｎおよびＯを除いた場
合において、ＩｎおよびＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、
Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７
５ａｔｏｍｉｃ％以上とする。また、酸化物半導体層１３０ｂのＺｎおよびＯを除いての
ＩｎおよびＭの原子数比率は、好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔ
ｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉ
ｃ％未満とする。
また、酸化物半導体層１３０ｂは、酸化物半導体層１３０ａおよび酸化物半導体層１３０
ｃよりもインジウムの含有量を多くするとよい。酸化物半導体では主として重金属のｓ軌
道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることにより、より多くのｓ軌
道が重なるため、ＩｎがＭよりも多い組成となる酸化物はＩｎがＭと同等または少ない組
成となる酸化物と比較して移動度が高くなる。そのため、酸化物半導体層１３０ｂにイン
ジウムの含有量が多い酸化物を用いることで、高い電界効果移動度のトランジスタを実現
することができる。
酸化物半導体層１３０ａの厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５
０ｎｍ以下、さらに好ましくは５ｎｍ以上２５ｎｍ以下とする。また、酸化物半導体層１
３０ｂの厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１５０ｎｍ以下、さ
らに好ましくは１０ｎｍ以上１００ｎｍ以下とする。また、酸化物半導体層１３０ｃの厚
さは、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上３０ｎｍ以下、さらに好ましくは
３ｎｍ以上１５ｎｍ以下とする。また、酸化物半導体層１３０ｂは、酸化物半導体層１３
０ｃより厚い方が好ましい。
酸化物半導体層をチャネルとするトランジスタに安定した電気特性を付与するためには、
酸化物半導体層中の不純物濃度を低減し、酸化物半導体層を真性（ｉ型）または実質的に
真性にすることが有効である。ここで、実質的に真性とは、酸化物半導体層のキャリア密
度が、１×１０１９ｃｍ－３未満であること、１×１０１５ｃｍ－３未満であること、１
×１０１３ｃｍ－３未満であること、あるいは１×１０８ｃｍ－３未満であり、１×１０
－９ｃｍ－３以上であることを指す。
また、酸化物半導体層において、水素、窒素、炭素、シリコン、および主成分以外の金属
元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャリア密
度を増大させてしまう。また、シリコンは酸化物半導体層中で不純物準位の形成に寄与す
る。当該不純物準位はトラップとなり、トランジスタの電気特性を劣化させることがある
。したがって、酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層
１３０ｃの層中や、それぞれの界面において不純物濃度を低減させることが好ましい。
酸化物半導体層を真性または実質的に真性とするためには、ＳＩＭＳ（Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析で見積もられる水素濃度が、２
×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、
より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａ
ｔｏｍｓ／ｃｍ３以下であって、１×１０１７ａｔｏｍｓ／ｃｍ３以上になる領域を有す
るように制御する。また、窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましく
は５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下であって、５×１０１６
ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、シリコンや炭素が高濃度で含まれると、酸化物半導体層の結晶性を低下させること
がある。酸化物半導体層の結晶性を低下させないためには、シリコン濃度を１×１０１９
ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満であり、１×
１０１８ａｔｏｍｓ／ｃｍ３以上になる領域を有するように制御する。また、炭素濃度を
１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満
、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満であって、６×１０１７ａｔｏ
ｍｓ／ｃｍ３以上になる領域を有するように制御する。
また、上述のように高純度化された酸化物半導体膜をチャネル形成領域に用いたトランジ
スタのオフ電流は極めて小さい。例えば、ソースとドレインとの間の電圧を０．１Ｖ、５
Ｖ、または、１０Ｖ程度とした場合に、トランジスタのチャネル幅あたりのオフ電流を数
ｙＡ／μｍ乃至数ｚＡ／μｍにまで低減することが可能となる。
トランジスタのゲート絶縁膜としては、シリコンを含む絶縁膜が多く用いられるため、上
記理由により酸化物半導体層のチャネルとなる領域は、本発明の一態様のトランジスタの
ようにゲート絶縁膜と接しない構造が好ましいということができる。また、ゲート絶縁膜
と酸化物半導体層との界面にチャネルが形成される場合、該界面でキャリアの散乱が起こ
り、トランジスタの電界効果移動度が低くなることがある。このような観点からも、酸化
物半導体層のチャネルとなる領域はゲート絶縁膜から離すことが好ましいといえる。
したがって、酸化物半導体層１３０を酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ
、酸化物半導体層１３０ｃの積層構造とすることで、酸化物半導体層１３０ｂにチャネル
を形成することができ、高い電界効果移動度および安定した電気特性を有したトランジス
タを形成することができる。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃのバンド構
造においては、伝導帯下端のエネルギーが連続的に変化する。これは、酸化物半導体層１
３０ａ、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃの組成が近似することにより
、酸素が相互に拡散しやすい点からも理解される。したがって、酸化物半導体層１３０ａ
、酸化物半導体層１３０ｂ、酸化物半導体層１３０ｃは組成が異なる層の積層体ではある
が、物性的に連続であるということもでき、図面において、当該積層体のそれぞれの界面
は点線で表している。
主成分を共通として積層された酸化物半導体層１３０は、各層を単に積層するのではなく
連続接合（ここでは特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の
井戸構造（Ｕ Ｓｈａｐｅ Ｗｅｌｌ））が形成されるように作製する。すなわち、各層
の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しな
いように積層構造を形成する。仮に、積層された酸化物半導体層の層間に不純物が混在し
ていると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結
合により消滅してしまう。
例えば、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃにはＩｎ：Ｇａ：Ｚｎ＝
１：３：２、１：３：３、１：３：４、１：３：６、１：４：５、１：６：４または１：
９：６（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化物などを用いることができる。また、酸
化物半導体層１３０ｂにはＩｎ：Ｇａ：Ｚｎ＝１：１：１、２：１：３、５：５：６、３
：１：２、４：２：３、または４：２：４．１（原子数比）などのＩｎ－Ｇａ－Ｚｎ酸化
物などを用いることができる。なお、上記酸化物をスパッタターゲットとして成膜を行っ
た場合、成膜される１３０ａ、酸化物半導体層１３０ｂ、および酸化物半導体層１３０ｃ
の原子数比は必ずしも同一とならず、プラスマイナス４０％程度の差を有する。
酸化物半導体層１３０における酸化物半導体層１３０ｂはウェル（井戸）となり、チャネ
ルは酸化物半導体層１３０ｂに形成される。酸化物半導体層１３０は伝導帯下端のエネル
ギーが連続的に変化しているため、Ｕ字型井戸とも呼ぶことができる。また、このような
構成で形成されたチャネルを埋め込みチャネルということもできる。
また、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃと、酸化シリコン膜などの
絶縁層との界面近傍には、不純物や欠陥に起因したトラップ準位が形成され得る。酸化物
半導体層１３０ａおよび酸化物半導体層１３０ｃがあることにより、酸化物半導体層１３
０ｂと当該トラップ準位とを遠ざけることができる。
ただし、酸化物半導体層１３０ａおよび酸化物半導体層１３０ｃの伝導帯下端のエネルギ
ーと、酸化物半導体層１３０ｂの伝導帯下端のエネルギーとの差が小さい場合、酸化物半
導体層１３０ｂの電子が該エネルギー差を越えてトラップ準位に達することがある。電子
がトラップ準位に捕獲されることで、絶縁層界面にマイナスの電荷が生じ、トランジスタ
のしきい値電圧はプラス方向にシフトしてしまう。
酸化物半導体層１３０ａ、酸化物半導体層１３０ｂおよび酸化物半導体層１３０ｃには、
結晶部が含まれることが好ましい。特にｃ軸に配向した結晶を用いることでトランジスタ
に安定した電気特性を付与することができる。また、ｃ軸に配向した結晶は歪曲に強く、
フレキシブル基板を用いた半導体装置の信頼性を向上させることができる。
ソース電極層として作用する導電層１４０およびドレイン電極層として作用する導電層１
５０には、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗ、Ｎｉ、Ｍｎ、Ｎｄ、Ｓｃ
、および当該金属材料の合金から選ばれた材料の単層、または積層を用いることができる
。代表的には、特に酸素と結合しやすいＴｉや、後のプロセス温度が比較的高くできるこ
となどから、融点の高いＷを用いることがより好ましい。また、低抵抗のＣｕやＣｕ－Ｍ
ｎなどの合金と上記材料との積層を用いてもよい。トランジスタ１０５、トランジスタ１
０６、トランジスタ１１１、トランジスタ１１２においては、例えば、導電層１４１およ
び導電層１５１にＷ、導電層１４２および導電層１５２にＴｉとＡｌとの積層膜などを用
いることができる。
上記材料は酸化物半導体膜から酸素を引き抜く性質を有する。そのため、上記材料と接し
た酸化物半導体膜の一部の領域では酸化物半導体層中の酸素が脱離し、酸素欠損が形成さ
れる。膜中に僅かに含まれる水素と当該酸素欠損が結合することにより当該領域は顕著に
ｎ型化する。したがって、ｎ型化した当該領域はトランジスタのソースまたはドレインと
して作用させることができる。
また、導電層１４０および導電層１５０にＷを用いる場合には、窒素をドーピングしても
よい。窒素をドーピングすることで酸素を引き抜く性質を適度に弱めることができ、ｎ型
化した領域がチャネル領域まで拡大することを防ぐことができる。また、導電層１４０お
よび導電層１５０をｎ型の半導体層との積層とし、ｎ型の半導体層と酸化物半導体層を接
触させることによってもｎ型化した領域がチャネル領域まで拡大することを防ぐことがで
きる。ｎ型の半導体層としては、窒素が添加されたＩｎ－Ｇａ－Ｚｎ酸化物、酸化亜鉛、
酸化インジウム、酸化スズ、酸化インジウムスズなどを用いることができる。
ゲート絶縁膜として作用する絶縁層１６０には、酸化アルミニウム、酸化マグネシウム、
酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸
化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、
酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用いることができる。また、
絶縁層１６０は上記材料の積層であってもよい。なお、絶縁層１６０に、Ｌａ、Ｎ、Ｚｒ
などを、不純物として含んでいてもよい。
また、絶縁層１６０の積層構造の一例について説明する。絶縁層１６０は、例えば、酸素
、窒素、シリコン、ハフニウムなどを有する。具体的には、酸化ハフニウム、および酸化
シリコンまたは酸化窒化シリコンを含むと好ましい。
酸化ハフニウムおよび酸化アルミニウムは、酸化シリコンや酸化窒化シリコンと比べて比
誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁層１６０の膜厚を
大きくできるため、トンネル電流によるリーク電流を小さくすることができる。即ち、オ
フ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハ
フニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したが
って、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウム
を用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる
。ただし、本発明の一態様は、これらに限定されない。
また、酸化物半導体層１３０と接する絶縁層１２０および絶縁層１６０は、窒素酸化物の
放出量の少ない膜を用いることが好ましい。窒素酸化物の放出量の多い絶縁層と酸化物半
導体が接した場合、窒素酸化物に起因する準位密度が高くなることがある。絶縁層１２０
および絶縁層１６０には、例えば、窒素酸化物の放出量の少ない酸化窒化シリコン膜また
は酸化窒化アルミニウム膜等の酸化物絶縁層を用いることができる。
窒素酸化物の放出量の少ない酸化窒化シリコン膜は、ＴＤＳ法において、窒素酸化物の放
出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニアの放出量が１×１０
１８個／ｃｍ３以上５×１０１９個／ｃｍ３以下である。なお、アンモニアの放出量は、
膜の表面温度が５０℃以上６５０℃以下、好ましくは５０℃以上５５０℃以下の加熱処理
による放出量とする。
絶縁層１２０および絶縁層１６０として、上記酸化物絶縁層を用いることで、トランジス
タのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動
を低減することができる。
ゲート電極層として作用する導電層１７０には、例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ
、Ｃｕ、Ｙ、Ｚｒ、Ｍｏ、Ｒｕ、Ａｇ、Ｍｎ、Ｎｄ、Ｓｃ、ＴａおよびＷなどの導電膜を
用いることができる。また、上記材料の合金や上記材料の導電性窒化物を用いてもよい。
また、上記材料、上記材料の合金、および上記材料の導電性窒化物から選ばれた複数の材
料の積層であってもよい。代表的には、タングステン、タングステンと窒化チタンの積層
、タングステンと窒化タンタルの積層などを用いることができる。また、低抵抗のＣｕま
たはＣｕ－Ｍｎなどの合金や上記材料とＣｕまたはＣｕ－Ｍｎなどの合金との積層を用い
てもよい。本実施の形態では、導電層１７１に窒化タンタル、導電層１７２にタングステ
ンを用いて導電層１７０を形成する。
絶縁層１７５には、水素を含む窒化シリコン膜または窒化アルミニウム膜などを用いるこ
とができる。実施の形態３に示したトランジスタ１０３、トランジスタ１０４、トランジ
スタ１０６、トランジスタ１０９、トランジスタ１１０、およびトランジスタ１１２では
、絶縁層１７５として水素を含む絶縁膜を用いることで酸化物半導体層の一部をｎ型化す
ることができる。また、窒化絶縁膜は水分などのブロッキング膜としての作用も有し、ト
ランジスタの信頼性を向上させることができる。
また、絶縁層１７５としては酸化アルミニウム膜を用いることもできる。特に、実施の形
態３に示したトランジスタ１０１、トランジスタ１０２、トランジスタ１０５、トランジ
スタ１０７、トランジスタ１０８、およびトランジスタ１１１では絶縁層１７５に酸化ア
ルミニウム膜を用いることが好ましい。酸化アルミニウム膜は、水素、水分などの不純物
、および酸素の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミ
ニウム膜は、トランジスタの作製工程中および作製後において、水素、水分などの不純物
の酸化物半導体層１３０への混入防止、酸素の酸化物半導体層からの放出防止、絶縁層１
２０からの酸素の不必要な放出防止の効果を有する保護膜として用いることに適している
。また、酸化アルミニウム膜に含まれる酸素を酸化物半導体層中に拡散させることもでき
る。
また、絶縁層１７５上には絶縁層１８０が形成されていることが好ましい。当該絶縁層に
は、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリ
コン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ラ
ンタン、酸化ネオジム、酸化ハフニウムおよび酸化タンタルを一種以上含む絶縁膜を用い
ることができる。また、当該絶縁層は上記材料の積層であってもよい。
ここで、絶縁層１８０は絶縁層１２０と同様に化学量論組成よりも多くの酸素を有するこ
とが好ましい。絶縁層１８０から放出される酸素は絶縁層１６０を経由して酸化物半導体
層１３０のチャネル形成領域に拡散させることができることから、チャネル形成領域に形
成された酸素欠損に酸素を補填することができる。したがって、安定したトランジスタの
電気特性を得ることができる。
半導体装置を高集積化するにはトランジスタの微細化が必須である。一方、トランジスタ
の微細化によりトランジスタの電気特性が悪化することが知られており、特にチャネル幅
が縮小するとオン電流が低下する。
本発明の一態様のトランジスタ１０７乃至トランジスタ１１２では、チャネルが形成され
る酸化物半導体層１３０ｂを覆うように酸化物半導体層１３０ｃが形成されており、チャ
ネル形成層とゲート絶縁膜が接しない構成となっている。そのため、チャネル形成層とゲ
ート絶縁膜との界面で生じるキャリアの散乱を抑えることができ、トランジスタのオン電
流を大きくすることができる。
また、本発明の一態様のトランジスタでは、前述したように酸化物半導体層１３０のチャ
ネル幅方向を電気的に取り囲むようにゲート電極層（導電層１７０）が形成されているた
め、酸化物半導体層１３０に対しては上面に垂直な方向からのゲート電界に加えて、側面
に垂直な方向からのゲート電界が印加される。すなわち、チャネル形成層に対して全体的
にゲート電界が印加されることになり実効チャネル幅が拡大するため、さらにオン電流を
高められる。
また、本発明の一態様における酸化物半導体層１３０が二層または三層のトランジスタで
は、チャネルが形成される酸化物半導体層１３０ｂを酸化物半導体層１３０ａ上に形成す
ることで界面準位を形成しにくくする効果を有する。また、本発明の一態様における酸化
物半導体層１３０が三層のトランジスタでは、酸化物半導体層１３０ｂを三層構造の中間
に位置する層とすることで上下からの不純物混入の影響を排除できる効果などを併せて有
する。そのため、上述したトランジスタのオン電流の向上に加えて、しきい値電圧の安定
化や、Ｓ値（サブスレッショルド値）の低減をはかることができる。したがって、ゲート
電圧ＶＧが０Ｖ時の電流を下げることができ、消費電力を低減させることができる。また
、トランジスタのしきい値電圧が安定化することから、半導体装置の長期信頼性を向上さ
せることができる。また、本発明の一態様のトランジスタは、微細化にともなう電気特性
の劣化が抑えられることから、集積度の高い半導体装置の形成に適しているといえる。
本実施の形態で説明した金属膜、半導体膜、無機絶縁膜など様々な膜は、代表的にはスパ
ッタ法やプラズマＣＶＤ法により形成することができるが、他の方法、例えば、熱ＣＶＤ
法により形成してもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａ
ｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法やＡＬＤ（Ａｔｏｍ
ｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などがある。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成
されることが無いという利点を有する。
また、熱ＣＶＤ法では、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を
大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで
成膜を行ってもよい。
ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバ
ーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（
アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の
原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらない
ように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。ある
いは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第
２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層
を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に
積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数
回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガ
ス導入の繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり
、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法やＡＬＤ法などの熱ＣＶＤ法は、これまでに記載した実施形態に開示された
金属膜、半導体膜、無機絶縁膜など様々な膜を形成することができ、例えば、Ｉｎ－Ｇａ
－Ｚｎ－Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメ
チルガリウム（Ｇａ（ＣＨ３）３）、およびジメチル亜鉛（Ｚｎ（ＣＨ３）２）を用いる
ことができる。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチ
ルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル
亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒と
ハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハ
フニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド
）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（
Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒
とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３
）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材
料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、ア
ルミニウムトリス（２，２，６，６－テトラメチル－３，５－ヘプタンジオナート）など
がある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサク
ロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供
給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガ
スとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ
２ガスを順次導入してタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４
ガスを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ－Ｇａ－Ｚｎ－Ｏ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを順次導入してＩｎ－Ｏ層を形
成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスを順次導入してＧａＯ層を形成し、更に
その後Ｚｎ（ＣＨ３）２ガスとＯ３ガスを順次導入してＺｎＯ層を形成する。なお、これ
らの層の順番はこの例に限らない。これらのガスを用いてＩｎ－Ｇａ－Ｏ層やＩｎ－Ｚｎ
－Ｏ層、Ｇａ－Ｚｎ－Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変え
てＡｒ等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含ま
ないＯ３ガスを用いる方が好ましい。
酸化物半導体層の成膜には、対向ターゲット式スパッタリング装置を用いることもできる
。当該対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ
ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
対向ターゲット式スパッタリング装置を用いて酸化物半導体層を成膜することによって、
酸化物半導体層の成膜時におけるプラズマ損傷を低減することができる。そのため、膜中
の酸素欠損を低減することができる。また、対向ターゲット式スパッタリング装置を用い
ることで低圧での成膜が可能となるため、成膜された酸化物半導体層中の不純物濃度（例
えば水素、希ガス（アルゴンなど）、水など）を低減させることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態５）
以下では、本発明の一態様に用いることのできる酸化物半導体膜の構造について説明する
。
なお、本明細書において、「平行」とは、二つの直線が－１０°以上１０°以下の角度で
配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。また、
「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう
。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す
。
＜酸化物半導体の構造＞
以下では、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けら
れる。非単結晶酸化物半導体としては、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物
半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄ
ｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌ
ｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半
導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ－
ＯＳ、多結晶酸化物半導体およびｎｃ－ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置
が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さな
い、などといわれている。
即ち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ
）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構
造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ－ｌｉ
ｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。
不安定であるという点では、ａ－ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い
。
＜ＣＡＡＣ－ＯＳ＞
まずは、ＣＡＡＣ－ＯＳについて説明する。
ＣＡＡＣ－ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半
導体の一種である。
ＣＡＡＣ－ＯＳをＸ線回折（ＸＲＤ：Ｘ－Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解
析した場合について説明する。例えば、空間群Ｒ－３ｍに分類されるＩｎＧａＺｎＯ４の
結晶を有するＣＡＡＣ－ＯＳに対し、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行う
と、図４６（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピー
クは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ－ＯＳで
は、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ－ＯＳの膜を形成する面（被形成面ともい
う。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°
近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近
傍のピークは、空間群Ｆｄ－３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ
－ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ－ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ－ｐｌａ
ｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、Ｉ
ｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し
、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を
行っても、図４６（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺ
ｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図４６（Ｃ）に示すよ
うに（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、Ｘ
ＲＤを用いた構造解析から、ＣＡＡＣ－ＯＳは、ａ軸およびｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ－ＯＳについて説明する。例えば、ＩｎＧａＺ
ｎＯ４の結晶を有するＣＡＡＣ－ＯＳに対し、ＣＡＡＣ－ＯＳの被形成面に平行にプロー
ブ径が３００ｎｍの電子線を入射させると、図４６（Ｄ）に示すような回折パターン（制
限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉｎ
ＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回
折によっても、ＣＡＡＣ－ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面
または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に
垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４６（Ｅ）
に示す。図４６（Ｅ）より、リング状の回折パターンが確認される。したがって、プロー
ブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ－ＯＳに含まれるペレ
ットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図４６（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因する
と考えられる。また、図４６（Ｅ）における第２リングは（１１０）面などに起因すると
考えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉ
ｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ－ＯＳの明視野像と回折パターンとの複合解析像
（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる
。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウ
ンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ
－ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図４７（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ－ＯＳの断面の高分解能Ｔ
ＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂ
ｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分
解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、
例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによ
って観察することができる。
図４７（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することが
できる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわ
かる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこと
もできる。また、ＣＡＡＣ－ＯＳを、ＣＡＮＣ（Ｃ－Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎ
ｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ
－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上
面と平行となる。
また、図４７（Ｂ）および図４７（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図４７（Ｄ）および図４７（Ｅ）は、
それぞれ図４７（Ｂ）および図４７（Ｃ）を画像処理した像である。以下では、画像処理
の方法について説明する。まず、図４７（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ
Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得
したＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残
すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：
Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像
処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフ
ィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子
配列を示している。
図４７（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、
一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部であ
る。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレ
ットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図４７（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子
配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している
。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を
中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または／および七角形などが形成
できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわ
かる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において原子配列が稠密でないことや、
金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容す
ることができるためと考えられる。
以上に示すように、ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複
数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡ
ＡＣ－ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ－ａｘｉｓ－ａｌｉｇｎｅｄ ａ－ｂ－ｐｌ
ａｎｅ－ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもでき
る。
ＣＡＡＣ－ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混
入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（
酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属
元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素
との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二
酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を
乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合があ
る。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリ
ア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップと
なる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないＣＡＡＣ－ＯＳは、キャリア密度の低い酸化物半導体であ
る。具体的には、８×１０１１ｃｍ－３未満、好ましくは１×１０１１ｃｍ－３未満、さ
らに好ましくは１×１０１０ｃｍ－３未満であり、１×１０－９ｃｍ－３以上のキャリア
密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または
実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ－ＯＳは、不純物濃度が低く、欠陥
準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜ｎｃ－ＯＳ＞
次に、ｎｃ－ＯＳについて説明する。
ｎｃ－ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ－ＯＳに対し
、ｏｕｔ－ｏｆ－ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない
。即ち、ｎｃ－ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ－ＯＳを薄片化し、厚さが３４ｎｍ
の領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図４８
（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測され
る。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナ
ノビーム電子回折パターン）を図４８（Ｂ）に示す。図４８（Ｂ）より、リング状の領域
内に複数のスポットが観測される。したがって、ｎｃ－ＯＳは、プローブ径が５０ｎｍの
電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入
射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、
図４８（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測
される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ－ＯＳが秩序
性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているた
め、規則的な電子回折パターンが観測されない領域もある。
図４８（Ｄ）に、被形成面と略平行な方向から観察したｎｃ－ＯＳの断面のＣｓ補正高分
解能ＴＥＭ像を示す。ｎｃ－ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所など
のように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない
領域と、を有する。ｎｃ－ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさで
あり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１
０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒｏ
ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことがあ
る。ｎｃ－ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合
がある。なお、ナノ結晶は、ＣＡＡＣ－ＯＳにおけるペレットと起源を同じくする可能性
がある。そのため、以下ではｎｃ－ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に
１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは
、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見ら
れない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質
酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ－ＯＳを、
ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物
半導体、またはＮＡＮＣ（Ｎｏｎ－Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有す
る酸化物半導体と呼ぶこともできる。
ｎｃ－ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、
ｎｃ－ＯＳは、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる
。ただし、ｎｃ－ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため
、ｎｃ－ＯＳは、ＣＡＡＣ－ＯＳと比べて欠陥準位密度が高くなる。
＜ａ－ｌｉｋｅ ＯＳ＞
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半
導体である。
図４９に、ａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図４９（Ａ）は
電子照射開始時におけるａ－ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図４９（Ｂ
）は４．３×１０８ｅ－／ｎｍ２の電子（ｅ－）照射後におけるａ－ｌｉｋｅ ＯＳの高
分解能断面ＴＥＭ像である。図４９（Ａ）および図４９（Ｂ）より、ａ－ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ－ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ－ｌｉｋｅ
ＯＳが、ＣＡＡＣ－ＯＳおよびｎｃ－ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳを準備する。いずれ
の試料もＩｎ－Ｇａ－Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料
は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ－Ｏ層を３層有し、またＧａ－Ｚｎ－
Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている
。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同
程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以
下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎ
Ｏ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ－ｂ面に対応す
る。
図５０は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である
。なお、上述した格子縞の長さを結晶部の大きさとしている。図５０より、ａ－ｌｉｋｅ
ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなってい
くことがわかる。図５０より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさ
だった結晶部（初期核ともいう。）が、電子（ｅ－）の累積照射量が４．２×１０８ｅ－
／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ
－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ－／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図５０よ
り、電子の累積照射量によらず、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳの結晶部の大きさは、
それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射お
よびＴＥＭの観察は、日立透過電子顕微鏡Ｈ－９０００ＮＡＲを用いた。電子線照射条件
は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ－／（ｎｍ２・ｓ）、照射領域
の直径を２３０ｎｍとした。
このように、ａ－ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合があ
る。一方、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、
不安定な構造であることがわかる。
また、鬆を有するため、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べ
て密度の低い構造である。具体的には、ａ－ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満である。また、ｎｃ－ＯＳの密度およびＣＡＡＣ
－ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶
の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱
面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よっ
て、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ａ－ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また
、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
ｎｃ－ＯＳの密度およびＣＡＡＣ－ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わ
せることにより、所望の組成における単結晶に相当する密度を見積もることができる。所
望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、
加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組
み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。な
お、酸化物半導体は、例えば、非晶質酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、
ＣＡＡＣ－ＯＳのうち、二種以上を有する積層膜であってもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構成
の一例について、図５１乃至図５４を用いて説明する。
図５１（Ａ）には、回路２３乃至回路２５等に適用することができるインバータの回路図
を示す。インバータ７００は、入力端子ＩＮの論理を反転した信号を出力端子ＯＵＴに出
力する。インバータ７００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳト
ランジスタの電気特性を切り替えることができる信号である。
図５１（Ｂ）は、インバータ７００の一例となる回路図である。インバータ７００は、Ｏ
Ｓトランジスタ７１０、およびＯＳトランジスタ７２０を有する。インバータ７００は、
ｎチャネル型で作製することができ、所謂単極性の回路構成とすることができる。単極性
の回路構成でインバータを作製できるため、ＣＭＯＳインバータを作製する場合と比較し
て、低コストで作製することが可能である。
ＯＳトランジスタを有するインバータ７００は、Ｓｉトランジスタで構成されるＣＭＯＳ
上に配置することもできる。インバータ７００は、ＣＭＯＳの回路構成に重ねて配置でき
るため、インバータ７００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ７１０、７２０は、フロントゲートとして機能する第１ゲートと、バッ
クゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１
端子、ソースまたはドレインの他方として機能する第２端子を有する。
ＯＳトランジスタ７１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ７１
０の第２ゲートは、信号ＳＢＧを伝える配線に接続される。ＯＳトランジスタ７１０の第
１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ７１０の第２端子は
、出力端子ＯＵＴに接続される。
ＯＳトランジスタ７２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ
７２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ７２０の第１端子
は、出力端子ＯＵＴに接続される。ＯＳトランジスタ７２０の第２端子は、電圧ＶＳＳを
与える配線に接続される。
図５１（Ｃ）は、インバータ７００の動作を説明するためのタイミングチャートである。
図５１（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信
号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ７１０（ＦＥＴ７１０）のしき
い値電圧の変化について示している。
信号ＳＢＧはＯＳトランジスタ７１０の第２ゲートに与えることで、ＯＳトランジスタ７
１０のしきい値電圧を制御することができる。
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプラ
スシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えるこ
とで、ＯＳトランジスタ７１０は閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることができ
る。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ７１０は閾値
電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図５２（Ａ）には、トランジスタの電気特性の一つであ
る、Ｖｇ－Ｉｄカーブのグラフを示す。
上述したＯＳトランジスタ７１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのよ
うに大きくすることで、図５２（Ａ）中の破線７４０で表される曲線にシフトさせること
ができる。また、上述したＯＳトランジスタ７１０の電気特性は、第２ゲートの電圧を電
圧ＶＢＧ＿Ｂのように小さくすることで、図５２（Ａ）中の実線７４１で表される曲線に
シフトさせることができる。図５２（Ａ）に示すように、ＯＳトランジスタ７１０は、信
号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、しき
い値電圧をプラスシフトあるいはマイナスシフトさせることができる。
しきい値電圧をしきい値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ
７１０は電流が流れにくい状態とすることができる。図５２（Ｂ）には、この状態を可視
化して示す。図５２（Ｂ）に図示するように、ＯＳトランジスタ７１０に流れる電流ＩＢ
を極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルで
ＯＳトランジスタ７２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧の下降を急峻
に行うことができる。
図５２（Ｂ）に図示したように、ＯＳトランジスタ７１０に流れる電流が流れにくい状態
とすることができるため、図５１（Ｃ）に示すタイミングチャートにおける出力端子の信
号波形７３１を急峻な変化にすることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳ
を与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動
作を行うことができる。
また、しきい値電圧をしきい値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトラ
ンジスタ７１０は電流が流れやすい状態とすることができる。図５２（Ｃ）には、この状
態を可視化して示す。図５２（Ｃ）に図示するように、このとき流れる電流ＩＡを少なく
とも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がロ
ーレベルでＯＳトランジスタ７２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧
の上昇を急峻に行うことができる。
図５２（Ｃ）に図示したように、ＯＳトランジスタ７１０に流れる電流が流れやすい状態
とすることができるため、図５１（Ｃ）に示すタイミングチャートにおける出力端子の信
号波形７３２を急峻な変化にすることができる。
なお、信号ＳＢＧによるＯＳトランジスタ７１０のしきい値電圧の制御は、ＯＳトランジ
スタ７２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ま
しい。例えば、図５１（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベル
に切り替わる時刻Ｔ１よりも前に、しきい値電圧ＶＴＨ＿Ａからしきい値電圧ＶＴＨ＿Ｂ
にＯＳトランジスタ７１０のしきい値電圧を切り替えることが好ましい。また、図５１（
Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よ
りも前に、閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ７１０の閾値
電圧を切り替えることが好ましい。
なお、図５１（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号
ＳＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御す
るための電圧は、フローティング状態としたＯＳトランジスタ７１０の第２ゲートに保持
させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図５３（Ａ）
に示す。
図５３（Ａ）では、図５１（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ７５０を
有する。ＯＳトランジスタ７５０の第１端子は、ＯＳトランジスタ７１０の第２ゲートに
接続される。またＯＳトランジスタ７５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧
ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ７５０の第１ゲートは、信号
ＳＦを与える配線に接続される。ＯＳトランジスタ７５０の第２ゲートは、電圧ＶＢＧ＿
Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図５３（Ａ）の動作について、図５３（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ７１０のしきい値電圧を制御するための電圧は、入力端子ＩＮに与える
信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ７１０の第２ゲー
トに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ７５０をオン状態
とし、ノードＮＢＧにしきい値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ７５０をオフ状態とする
。ＯＳトランジスタ７５０は、オフ電流が極めて小さいため、オフ状態にし続けることで
、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、Ｏ
Ｓトランジスタ７５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電
圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお、図５１（Ｂ）および図５３（Ａ）の回路構成では、ＯＳトランジスタ７１０の第２
ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成と
してもよい。たとえばしきい値電圧を制御するための電圧を、入力端子ＩＮに与える信号
を基に生成し、ＯＳトランジスタ７１０の第２ゲートに与える構成としてもよい。当該構
成を実現可能な回路構成の一例について、図５４（Ａ）に示す。
図５４（Ａ）では、図５１（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトラン
ジスタ７１０の第２ゲートとの間にＣＭＯＳインバータ７６０を有する。ＣＭＯＳインバ
ータ７６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ７６０の出力
端子は、ＯＳトランジスタ７１０の第２ゲートに接続される。
図５４（Ａ）の動作について、図５４（Ｂ）のタイミングチャートを用いて説明する。図
５４（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号
波形、ＣＭＯＳインバータ７６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ７１０（
ＦＥＴ７１０）のしきい値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトラン
ジスタ７１０の閾値電圧を制御する信号とすることができる。したがって、図５２（Ａ）
乃至（Ｃ）で説明したように、ＯＳトランジスタ７１０のしきい値電圧を制御できる。例
えば、図５４（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベ
ルでＯＳトランジスタ７２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベ
ルとなる。そのため、ＯＳトランジスタ７１０は電流が流れにくい状態とすることができ
、出力端子ＯＵＴの電圧の下降を急峻に行うことができる。
また図５４（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベル
でＯＳトランジスタ７２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベル
となる。そのため、ＯＳトランジスタ７１０は電流が流れやすい状態とすることができ、
出力端子ＯＵＴの電圧の上昇を急峻に行うことができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにお
ける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構
成とすることで、ＯＳトランジスタのしきい値電圧を制御することができる。ＯＳトラン
ジスタのしきい値電圧の制御を入力端子ＩＮに与える信号に合わせて制御することで、出
力端子ＯＵＴの電圧の変化を急峻にすることができる。また、電源電圧を与える配線間の
貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態７）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを有する回路を、複数
有する半導体装置の一例について、図５５乃至５８を用いて説明する。
図５５（Ａ）は、半導体装置１９００のブロック図である。半導体装置１９００は、電源
回路１９０１、回路１９０２、電圧生成回路１９０３、回路１９０４、電圧生成回路１９
０５および回路１９０６を有する。
電源回路１９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、
単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置１９００の外部
から与えられる電圧Ｖ０を基に生成することができる。半導体装置１９００は、外部から
与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置１９０
０は、外部から電源電圧を複数与えることなく動作することができる。
回路１９０２、１９０４および１９０６は、異なる電源電圧で動作する回路である。例え
ば回路１９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に
印加される電圧である。また、例えば回路１９０４の電源電圧は、電圧ＶＰＯＧと電圧Ｖ
ＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される電圧である。また、例えば回路１９０６
の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ
）とを基に印加される電圧である。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電
位とすれば、電源回路１９０１で生成する電圧の種類を削減できる。
電圧生成回路１９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路１９０３は
、電源回路１９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。その
ため、回路１９０４を有する半導体装置１９００は、外部から与えられる単一の電源電圧
を基に動作することができる。
電圧生成回路１９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路１９０５は
、電源回路１９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。その
ため、回路１９０６を有する半導体装置１９００は、外部から与えられる単一の電源電圧
を基に動作することができる。
図５５（Ｂ）は電圧ＶＰＯＧで動作する回路１９０４の一例、図５５（Ｃ）は回路１９０
４を動作させるための信号の波形の一例である。
図５５（Ｂ）では、トランジスタ１９１１を示している。トランジスタ１９１１のゲート
に与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、ト
ランジスタ１９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に
電圧ＶＳＳを基に生成される。電圧ＶＰＯＧは、図５５（Ｃ）に図示するように、電圧Ｖ
ＯＲＧより大きい。そのため、トランジスタ１９１１は、ソース（Ｓ）とドレイン（Ｄ）
との間をより確実に導通状態にできる。その結果、回路１９０４は、誤動作が低減された
回路とすることができる。
図５５（Ｄ）は電圧ＶＮＥＧで動作する回路１９０６の一例、図５５（Ｅ）は回路１９０
６を動作させるための信号の波形の一例である。
図５５（Ｄ）では、バックゲートを有するトランジスタ１９１２を示している。トランジ
スタ１９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生
成される。当該信号は、トランジスタ１９１２を導通状態とする動作時に電圧ＶＯＲＧ、
非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ１９１２の
バックゲートに与える信号は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図５５
（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ１
９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トラン
ジスタ１９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ
）との間を流れる電流を小さくできる。その結果、回路１９０６は、誤動作が低減され、
且つ低消費電力化が図られた回路とすることができる。
なお電圧ＶＮＥＧは、トランジスタ１９１２のバックゲートに直接与える構成としてもよ
い。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ１９１２のゲートに与
える信号を生成し、当該信号をトランジスタ１９１２のバックゲートに与える構成として
もよい。
また図５６（Ａ）、（Ｂ）には、図５５（Ｄ）、（Ｅ）の変形例を示す。
図５６（Ａ）に示す回路図では、電圧生成回路１９０５と、回路１９０６と、の間に制御
回路１９２１によって導通状態が制御できるトランジスタ１９２２を示す。トランジスタ
１９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路１９２１が出力する制御
信号ＳＢＧは、トランジスタ１９２２の導通状態を制御する信号である。また回路１９０
６が有するトランジスタ１９１２Ａ、１９１２Ｂは、トランジスタ１９２２と同じＯＳト
ランジスタである。
図５６（Ｂ）のタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジ
スタ１９１２Ａ、１９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で
示す。制御信号ＳＢＧがハイレベルのときにトランジスタ１９２２が導通状態となり、ノ
ードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノード
ＮＢＧが電気的にフローティングとなる。トランジスタ１９２２は、ＯＳトランジスタで
あるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっ
ても、一旦与えた電圧ＶＮＥＧを保持することができる。
また図５７（Ａ）には、上述した電圧生成回路１９０３に適用可能な回路構成の一例を示
す。図５７（Ａ）に示す電圧生成回路１９０３は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの５倍の正電圧に
昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電
圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯ
Ｇを得ることができる。
また図５７（Ｂ）には、上述した電圧生成回路１９０５に適用可能な回路構成の一例を示
す。図５７（Ｂ）に示す電圧生成回路１９０５は、ダイオードＤ１乃至Ｄ５、キャパシタ
Ｃ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック
信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与え
られる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳを基に印加される電
圧とすると、クロック信号ＣＬＫを与えることによって、グラウンド、すなわち電圧ＶＳ
Ｓから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお
、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数
を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお上述した電圧生成回路１９０３の回路構成は、図５７（Ａ）で示す回路図の構成に限
らない。例えば、電圧生成回路１９０３の変形例を図５８（Ａ）乃至（Ｃ）に示す。なお
図５８（Ａ）乃至（Ｃ）に示す電圧生成回路１９０３Ａ乃至１９０３Ｃにおいては、各配
線に与える電圧を変更すること、あるいは素子の配置を変更することで、さらに変形が実
現可能である。
図５８（Ａ）に示す電圧生成回路１９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシ
タＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トラ
ンジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられ
る。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの４倍の正電圧に昇圧され
た電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧ
を得ることができる。図５８（Ａ）に示す電圧生成回路１９０３Ａは、トランジスタＭ１
乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃
至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧
ＶＰＯＧへの昇圧を図ることができる。
また図５８（Ｂ）に示す電圧生成回路１９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キ
ャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、
トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与
えられる。クロック信号ＣＬＫを与えることによって、電圧ＶＯＲＧの２倍の正電圧に昇
圧された電圧ＶＰＯＧを得ることができる。図５８（Ｂ）に示す電圧生成回路１９０３Ｂ
は、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくで
き、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に
電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
また図５８（Ｃ）に示す電圧生成回路１９０３Ｃは、インダクタＩ１、トランジスタＭ１
５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信
号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧さ
れた電圧ＶＰＯＧを得ることができる。図５８（Ｃ）に示す電圧生成回路１９０３Ｃは、
インダクタＩ１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことが
できる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内
部で生成することができる。そのため半導体装置は、外部から与える電源電圧の数を削減
できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態８）
本実施の形態では、イメージセンサチップを収めたパッケージおよびモジュールの一例に
ついて説明する。当該イメージセンサチップには、本発明の一態様の撮像装置の構成を用
いることができる。
図５９（Ａ）は、イメージセンサチップを収めたパッケージの上面側の外観斜視図である
。当該パッケージは、イメージセンサチップ８５０を固定するパッケージ基板８１０、カ
バーガラス８２０および両者を接着する接着剤８３０等を有する。
図５９（Ｂ）は、当該パッケージの下面側の外観斜視図である。パッケージの下面には、
半田ボールをバンプ８４０としたＢＧＡ（Ｂａｌｌ ｇｒｉｄ ａｒｒａｙ）の構成を有
する。なお、ＢＧＡに限らず、ＬＧＡ（Ｌａｎｄ ｇｒｉｄ ａｒｒａｙ）やＰＧＡ（Ｐ
ｉｎ Ｇｒｉｄ Ａｒｒａｙ）などであってもよい。
図５９（Ｃ）は、カバーガラス８２０および接着剤８３０の一部を省いて図示したパッケ
ージの斜視図であり、図５９（Ｄ）は、当該パッケージの断面図である。パッケージ基板
８１０上には電極パッド８６０が形成され、電極パッド８６０およびバンプ８４０はスル
ーホール８８０およびランド８８５を介して電気的に接続されている。電極パッド８６０
は、イメージセンサチップ８５０が有する電極とワイヤ８７０によって電気的に接続され
ている。
また、図６０（Ａ）は、イメージセンサチップをレンズ一体型のパッケージに収めたカメ
ラモジュールの上面側の外観斜視図である。当該カメラモジュールは、イメージセンサチ
ップ８５１を固定するパッケージ基板８１１、レンズカバー８２１、およびレンズ８３５
等を有する。また、パッケージ基板８１１およびイメージセンサチップ８５１の間には撮
像装置の駆動回路および信号変換回路などの機能を有するＩＣチップ８９０も設けられて
おり、ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ）としての構成を有している。
図６０（Ｂ）は、当該カメラモジュールの下面側の外観斜視図である。パッケージ基板８
１１の下面および４側面には、実装用のランド８４１が設けられるＱＦＮ（Ｑｕａｄ ｆ
ｌａｔ ｎｏ－ ｌｅａｄ ｐａｃｋａｇｅ）の構成を有する。なお、当該構成は一例で
あり、ＱＦＰ（Ｑｕａｄ ｆｌａｔ ｐａｃｋａｇｅ）や前述したＢＧＡ等であってもよ
い。
図６０（Ｃ）は、レンズカバー８２１およびレンズ８３５の一部を省いて図示したモジュ
ールの斜視図であり、図６０（Ｄ）は、当該カメラモジュールの断面図である。実装用の
ランド８４１の一部は電極パッド８６１として利用され、電極パッド８６１はイメージセ
ンサチップ８５１およびＩＣチップ８９０が有する電極とワイヤ８７１によって電気的に
接続されている。
イメージセンサチップを上述したような形態のパッケージに収めることで実装が容易にな
り、様々な半導体装置、電子機器に組み込むことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることが
できる。
（実施の形態９）
本発明の一態様に係る撮像装置、および当該撮像装置を含む半導体装置を用いることがで
きる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装
置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端
末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッド
マウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デ
ジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、
現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具
体例を図６１に示す。
図６１（Ａ）は監視カメラであり、筐体９５１、レンズ９５２、支持部９５３等を有する
。当該監視カメラにおける画像を取得するための部品の一つとして本発明の一態様の撮像
装置を備えることができる。なお、監視カメラとは慣用的な名称であり、用途を限定する
ものではない。例えば監視カメラとしての機能を有する機器はカメラ、またはビデオカメ
ラとも呼ばれる。
図６１（Ｂ）はビデオカメラであり、第１筐体９７１、第２筐体９７２、表示部９７３、
操作キー９７４、レンズ９７５、接続部９７６等を有する。操作キー９７４およびレンズ
９７５は第１筐体９７１に設けられており、表示部９７３は第２筐体９７２に設けられて
いる。当該ビデオカメラにおける画像を取得するための部品の一つとして本発明の一態様
の撮像装置を備えることができる。
図６１（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９
６３、発光部９６７、レンズ９６５等を有する。当該デジタルカメラにおける画像を取得
するための部品の一つとして本発明の一態様の撮像装置を備えることができる。
図６１（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９
３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタ
ッチパネルとなっていてもよい。当該情報端末における画像を取得するための部品の一つ
として本発明の一態様の撮像装置を備えることができる。
図６１（Ｅ）は携帯型ゲーム機であり、筐体９０１、筐体９０２、表示部９０３、表示部
９０４、マイク９０５、スピーカー９０６、操作キー９０７、スタイラス９０８、カメラ
９０９等を有する。なお、図６１（Ｅ）に示した携帯型ゲーム機は、２つの表示部９０３
と表示部９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定さ
れない。当該携帯型ゲーム機における画像を取得するための部品の一つとして本発明の一
態様の撮像装置を備えることができる。
図６１（Ｆ）は携帯データ端末であり、第１筐体９１１、表示部９１２、カメラ９１９等
を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができ
る。当該携帯データ端末における画像を取得するための部品の一つとして本発明の一態様
の撮像装置を備えることができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる
。
２０ 回路
２１ 画素アレイ
２２ 回路
２３ 回路
２４ 回路
２５ 回路
２６ａ 回路
２６ｂ 回路
２６ｃ 回路
２６ｄ 回路
２６ｅ 回路
２６ｆ 回路
２７ 回路
３０ 入力端子
３５ 基板
４１ トランジスタ
４２ トランジスタ
４３ トランジスタ
４４ トランジスタ
４５ トランジスタ
４６ トランジスタ
４７ トランジスタ
４８ トランジスタ
６１ 配線
６２ 配線
６３ 配線
６４ 配線
６５ 配線
６６ 配線
６７ 配線
７１ 配線
７１ａ 導電層
７１ｂ 導電層
７２ 配線
７３ 配線
７４ 配線
７５ 配線
７６ 配線
８０ 絶縁層
８１ 導電体
８２ 絶縁層
８２ａ 絶縁層
８２ｂ 絶縁層
８３ 絶縁層
８８ 配線
９０ 配線
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ トランジスタ
１１５ 基板
１２０ 絶縁層
１３０ 酸化物半導体層
１３０ａ 酸化物半導体層
１３０ｂ 酸化物半導体層
１３０ｃ 酸化物半導体層
１４０ 導電層
１４１ 導電層
１４２ 導電層
１５０ 導電層
１５１ 導電層
１５２ 導電層
１６０ 絶縁層
１７０ 導電層
１７１ 導電層
１７２ 導電層
１７３ 導電層
１７５ 絶縁層
１８０ 絶縁層
１９０ 絶縁層
２３１ 領域
２３２ 領域
２３３ 領域
３３１ 領域
３３２ 領域
３３３ 領域
３３４ 領域
３３５ 領域
５６１ 光電変換層
５６２ 透光性導電層
５６３ 半導体層
５６４ 半導体層
５６５ 半導体層
５６６ 電極
５６６ａ 導電層
５６６ｂ 導電層
５６７ 隔壁
５６８ 正孔注入阻止層
５６９ 電子注入阻止層
６００ シリコン基板
６１０ トランジスタ
６２０ トランジスタ
６５０ 活性層
６６０ シリコン基板
７００ インバータ
７１０ ＯＳトランジスタ
７２０ ＯＳトランジスタ
７３１ 信号波形
７３２ 信号波形
７４０ 破線
７４１ 実線
７５０ ＯＳトランジスタ
７６０ ＣＭＯＳインバータ
８１０ パッケージ基板
８１１ パッケージ基板
８２０ カバーガラス
８２１ レンズカバー
８３０ 接着剤
８３５ レンズ
８４０ バンプ
８４１ ランド
８５０ イメージセンサチップ
８５１ イメージセンサチップ
８６０ 電極パッド
８６１ 電極パッド
８７０ ワイヤ
８７１ ワイヤ
８８０ スルーホール
８８５ ランド
８９０ ＩＣチップ
９０１ 筐体
９０２ 筐体
９０３ 表示部
９０４ 表示部
９０５ マイク
９０６ スピーカー
９０７ 操作キー
９０８ スタイラス
９０９ カメラ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ レンズ
９５３ 支持部
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ レンズ
９６７ 発光部
９７１ 筐体
９７２ 筐体
９７３ 表示部
９７４ 操作キー
９７５ レンズ
９７６ 接続部
１１００ 層
１２００ 層
１４００ 層
１５００ 回折格子
１６００ 層
１９００ 半導体装置
１９０１ 電源回路
１９０２ 回路
１９０３ 電圧生成回路
１９０３Ａ 電圧生成回路
１９０３Ｂ 電圧生成回路
１９０３Ｃ 電圧生成回路
１９０４ 回路
１９０５ 電圧生成回路
１９０６ 回路
１９１１ トランジスタ
１９１２ トランジスタ
１９１２Ａ トランジスタ
１９１２Ｂ トランジスタ
１９２１ 制御回路
１９２２ トランジスタ
２５００ 絶縁層
２５１０ 遮光層
２５２０ 有機樹脂層
２５３０ カラーフィルタ
２５３０ａ カラーフィルタ
２５３０ｂ カラーフィルタ
２５３０ｃ カラーフィルタ
２５４０ マイクロレンズアレイ
２５５０ 光学変換層
２５６０ 絶縁層

Claims (2)

  1. 光電変換素子と、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、容量素子と、を有し、
    前記光電変換素子の一方の端子は、前記第１のトランジスタのソースまたはドレインの一方と電気的に接続し、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方、及び、前記第３のトランジスタの第１のゲートと電気的に接続し、
    前記第３のトランジスタのソースまたはドレインの一方は、前記第４のトランジスタのソースまたはドレインの一方、及び、前記容量素子の一方の端子と電気的に接続し、
    前記第４のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタの第２のゲート、及び、前記容量素子の他方の端子と電気的に接続する、撮像装置。
  2. 請求項１に記載の撮像装置において、
    第５のトランジスタと、配線と、を有し、
    前記第５のトランジスタのソースまたはドレインの一方は、前記第３のトランジスタのソースまたはドレインの他方と電気的に接続し、
    前記第５のトランジスタのソースまたはドレインの他方は、前記配線と電気的に接続する、撮像装置。
JP2022091352A 2015-07-23 2022-06-06 撮像装置 Active JP7291270B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015145656 2015-07-23
JP2015145656 2015-07-23
JP2020136315A JP7085595B2 (ja) 2015-07-23 2020-08-12 撮像装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020136315A Division JP7085595B2 (ja) 2015-07-23 2020-08-12 撮像装置

Publications (2)

Publication Number Publication Date
JP2022118034A JP2022118034A (ja) 2022-08-12
JP7291270B2 true JP7291270B2 (ja) 2023-06-14

Family

ID=57837399

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016143162A Active JP6749805B2 (ja) 2015-07-23 2016-07-21 撮像装置および電子機器
JP2020136315A Active JP7085595B2 (ja) 2015-07-23 2020-08-12 撮像装置
JP2022091352A Active JP7291270B2 (ja) 2015-07-23 2022-06-06 撮像装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016143162A Active JP6749805B2 (ja) 2015-07-23 2016-07-21 撮像装置および電子機器
JP2020136315A Active JP7085595B2 (ja) 2015-07-23 2020-08-12 撮像装置

Country Status (3)

Country Link
US (1) US10163948B2 (ja)
JP (3) JP6749805B2 (ja)
KR (1) KR102553565B1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11791432B2 (en) * 2013-05-22 2023-10-17 W&Wsens Devices, Inc. Microstructure enhanced absorption photosensitive devices
JP6685240B2 (ja) 2015-01-27 2020-04-22 株式会社半導体エネルギー研究所 乗員保護装置
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102698685B1 (ko) 2015-09-10 2024-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10070090B2 (en) * 2017-02-03 2018-09-04 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with selectable shutter modes and in-pixel CDS
KR102621592B1 (ko) * 2018-08-23 2024-01-08 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
JP7527204B2 (ja) * 2018-09-11 2024-08-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
KR102616771B1 (ko) * 2019-01-17 2023-12-22 삼성디스플레이 주식회사 화소 회로
KR20230047392A (ko) * 2020-08-03 2023-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2024004797A (ja) * 2022-06-29 2024-01-17 キヤノン株式会社 光電変換装置、光電変換システム

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087663A (ja) 2001-06-28 2003-03-20 Victor Co Of Japan Ltd 固体撮像装置
US20120175497A1 (en) 2011-01-11 2012-07-12 Jaroslav Hynecek Image sensor pixels with back-gate-modulated vertical transistor
JP2012235265A (ja) 2011-04-28 2012-11-29 Panasonic Corp イメージセンサ及びその駆動方法
JP2012257191A (ja) 2010-11-30 2012-12-27 Semiconductor Energy Lab Co Ltd フォトセンサの駆動方法、半導体装置の駆動方法、半導体装置、及び電子機器
JP2013009301A (ja) 2011-05-25 2013-01-10 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
WO2013027524A1 (ja) 2011-08-24 2013-02-28 シャープ株式会社 固体撮像素子
US20130075593A1 (en) 2004-11-19 2013-03-28 Voxtel, Inc. Active pixel sensors with variable threshold reset
JP2013243355A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5075237A (en) * 1990-07-26 1991-12-24 Industrial Technology Research Institute Process of making a high photosensitive depletion-gate thin film transistor
JPH04321273A (ja) * 1991-04-19 1992-11-11 Fuji Xerox Co Ltd イメージセンサ
JPH0661465A (ja) * 1992-08-11 1994-03-04 Mitsubishi Electric Corp 赤外線撮像素子
KR0163933B1 (ko) * 1995-01-27 1999-01-15 김광호 박막트랜지스터 액정 디스플레이의 기생용량 및 축적용량의 구조 및 그 제조 방법
US6310683B1 (en) * 1997-08-05 2001-10-30 Casio Computer Co., Ltd. Apparatus for reading fingerprint
JP3874135B2 (ja) * 1997-12-05 2007-01-31 株式会社ニコン 固体撮像素子
JPH11284911A (ja) * 1998-03-31 1999-10-15 Toshiba Corp 固体撮像装置
JP2000022118A (ja) * 1998-06-30 2000-01-21 Toshiba Corp 撮像装置
US6888571B1 (en) * 1999-09-27 2005-05-03 Casio Computer Co., Ltd. Photosensor system and drive control method thereof
US6486504B1 (en) * 1999-10-26 2002-11-26 Eastman Kodak Company CMOS image sensor with extended dynamic range
US6747638B2 (en) * 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP2001298174A (ja) * 2000-04-12 2001-10-26 Casio Comput Co Ltd 撮像装置
US6566685B2 (en) * 2000-04-12 2003-05-20 Casio Computer Co., Ltd. Double gate photo sensor array
JP4500434B2 (ja) * 2000-11-28 2010-07-14 キヤノン株式会社 撮像装置及び撮像システム、並びに撮像方法
TWI289905B (en) * 2002-07-23 2007-11-11 Fujitsu Ltd Image sensor and image sensor module
US7551059B2 (en) * 2005-01-06 2009-06-23 Goodrich Corporation Hybrid infrared detector array and CMOS readout integrated circuit with improved dynamic range
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4899856B2 (ja) * 2006-12-27 2012-03-21 セイコーエプソン株式会社 液晶装置及び電子機器
JP5076528B2 (ja) * 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
JP5172267B2 (ja) * 2007-10-09 2013-03-27 富士フイルム株式会社 撮像装置
JP5602390B2 (ja) * 2008-08-19 2014-10-08 富士フイルム株式会社 薄膜トランジスタ、アクティブマトリクス基板、及び撮像装置
JP2011015158A (ja) * 2009-07-01 2011-01-20 Toshiba Corp 固体撮像装置
WO2011034012A1 (en) * 2009-09-16 2011-03-24 Semiconductor Energy Laboratory Co., Ltd. Logic circuit, light emitting device, semiconductor device, and electronic device
KR102023128B1 (ko) * 2009-10-21 2019-09-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101810254B1 (ko) 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
KR101817054B1 (ko) 2010-02-12 2018-01-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 포함한 표시 장치
WO2011099336A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011099343A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011102183A1 (en) * 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8692198B2 (en) * 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
EP2583312A2 (en) * 2010-06-18 2013-04-24 Sionyx, Inc. High speed photosensitive devices and associated methods
US9473714B2 (en) * 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
US9257590B2 (en) * 2010-12-20 2016-02-09 Industrial Technology Research Institute Photoelectric element, display unit and method for fabricating the same
JP2012248953A (ja) * 2011-05-25 2012-12-13 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
KR101962261B1 (ko) * 2011-07-15 2019-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 구동 방법
JP5847472B2 (ja) * 2011-07-20 2016-01-20 キヤノン株式会社 検出装置及び検出システム
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
JP5755111B2 (ja) * 2011-11-14 2015-07-29 キヤノン株式会社 撮像装置の駆動方法
JP6151530B2 (ja) * 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
US10043794B2 (en) * 2012-03-22 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2013155145A1 (en) * 2012-04-10 2013-10-17 Drs Rsta, Inc. High density capacitor integrated into focal plane array processing flow
KR101989567B1 (ko) * 2012-05-31 2019-06-14 삼성전자주식회사 이미지 센서
CN104350533B (zh) * 2013-03-18 2017-09-08 松下电器产业株式会社 薄膜半导体基板、发光面板以及薄膜半导体基板的制造方法
JP5874670B2 (ja) * 2013-03-28 2016-03-02 ソニー株式会社 撮像装置および撮像表示システム
US9035301B2 (en) * 2013-06-19 2015-05-19 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6198485B2 (ja) * 2013-06-28 2017-09-20 キヤノン株式会社 光電変換装置、及び撮像システム
US9552767B2 (en) * 2013-08-30 2017-01-24 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US9360564B2 (en) * 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device
DE112014005486B4 (de) * 2013-12-02 2024-08-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigevorrichtung
JP6570825B2 (ja) * 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
US9960280B2 (en) * 2013-12-26 2018-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104867981B (zh) * 2014-02-21 2020-04-21 株式会社半导体能源研究所 半导体膜、晶体管、半导体装置、显示装置以及电子设备
JP6442321B2 (ja) * 2014-03-07 2018-12-19 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法、並びに電子機器
US9324747B2 (en) * 2014-03-13 2016-04-26 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP6254048B2 (ja) * 2014-06-05 2017-12-27 ルネサスエレクトロニクス株式会社 半導体装置
US9837457B2 (en) * 2014-07-25 2017-12-05 Semiconductor Energy Laboratory Co., Ltd. Imaging device
KR102509203B1 (ko) * 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR20230096127A (ko) * 2014-09-02 2023-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016046685A1 (en) * 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
WO2016055909A1 (en) 2014-10-10 2016-04-14 Semiconductor Energy Laboratory Co., Ltd. Imaging device
JP2016092413A (ja) * 2014-10-29 2016-05-23 株式会社半導体エネルギー研究所 撮像装置および電子機器
US9584707B2 (en) * 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
JP6688116B2 (ja) * 2015-03-24 2020-04-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003087663A (ja) 2001-06-28 2003-03-20 Victor Co Of Japan Ltd 固体撮像装置
US20130075593A1 (en) 2004-11-19 2013-03-28 Voxtel, Inc. Active pixel sensors with variable threshold reset
JP2012257191A (ja) 2010-11-30 2012-12-27 Semiconductor Energy Lab Co Ltd フォトセンサの駆動方法、半導体装置の駆動方法、半導体装置、及び電子機器
US20120175497A1 (en) 2011-01-11 2012-07-12 Jaroslav Hynecek Image sensor pixels with back-gate-modulated vertical transistor
JP2012235265A (ja) 2011-04-28 2012-11-29 Panasonic Corp イメージセンサ及びその駆動方法
JP2013009301A (ja) 2011-05-25 2013-01-10 Olympus Corp 固体撮像装置、撮像装置、および信号読み出し方法
WO2013027524A1 (ja) 2011-08-24 2013-02-28 シャープ株式会社 固体撮像素子
JP2013243355A (ja) 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP2017028286A (ja) 2017-02-02
JP2022118034A (ja) 2022-08-12
JP2020191472A (ja) 2020-11-26
US20170025456A1 (en) 2017-01-26
US10163948B2 (en) 2018-12-25
JP7085595B2 (ja) 2022-06-16
KR20170012075A (ko) 2017-02-02
KR102553565B1 (ko) 2023-07-10
JP6749805B2 (ja) 2020-09-02

Similar Documents

Publication Publication Date Title
JP7117466B2 (ja) 撮像装置
JP7432644B2 (ja) 撮像装置
JP7291270B2 (ja) 撮像装置
JP7122430B2 (ja) 撮像装置
KR102364879B1 (ko) 촬상 장치 및 전자 기기
JP6960025B2 (ja) 撮像装置
JP7219357B2 (ja) 撮像装置
KR102514007B1 (ko) 촬상 장치, 촬상 장치의 구동 방법, 및 전자 기기
KR102530438B1 (ko) 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
JP6688116B2 (ja) 撮像装置および電子機器
JP7212752B2 (ja) 撮像装置
JP2016213471A (ja) 撮像装置および電子機器
JP6913773B2 (ja) 電子機器及び撮像装置
JP2017005713A (ja) 撮像装置、その動作方法および電子機器
JP2021158375A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220622

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230502

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230509

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230602

R150 Certificate of patent or registration of utility model

Ref document number: 7291270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150