JP6943358B2 - チップパッケージ構造及びチップパッケージ方法 - Google Patents

チップパッケージ構造及びチップパッケージ方法 Download PDF

Info

Publication number
JP6943358B2
JP6943358B2 JP2020521892A JP2020521892A JP6943358B2 JP 6943358 B2 JP6943358 B2 JP 6943358B2 JP 2020521892 A JP2020521892 A JP 2020521892A JP 2020521892 A JP2020521892 A JP 2020521892A JP 6943358 B2 JP6943358 B2 JP 6943358B2
Authority
JP
Japan
Prior art keywords
substrate
die
injection molding
molding material
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020521892A
Other languages
English (en)
Other versions
JP2020537822A (ja
Inventor
ファン、ジャンピン
リャオ、ヤンシン
ロン、ハオフイ
シ、ヒュイ
Original Assignee
ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ホアウェイ・テクノロジーズ・カンパニー・リミテッド filed Critical ホアウェイ・テクノロジーズ・カンパニー・リミテッド
Publication of JP2020537822A publication Critical patent/JP2020537822A/ja
Application granted granted Critical
Publication of JP6943358B2 publication Critical patent/JP6943358B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1329—Protecting the fingerprint sensor against damage caused by the finger
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06V—IMAGE OR VIDEO RECOGNITION OR UNDERSTANDING
    • G06V40/00—Recognition of biometric, human-related or animal-related patterns in image or video data
    • G06V40/10—Human or animal bodies, e.g. vehicle occupants or pedestrians; Body parts, e.g. hands
    • G06V40/12—Fingerprints or palmprints
    • G06V40/13—Sensors therefor
    • G06V40/1318—Sensors therefor using electro-optical elements or layers, e.g. electroluminescent sensing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H01L21/566—Release layers for moulds, e.g. release layers, layers against residue during moulding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Multimedia (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Description

本願の実施形態は、エレクトロニクス技術の分野に関し、特に、チップパッケージ構造及びチップパッケージ方法に関する。
マイクロ回路（ｍｉｃｒｏｃｉｒｃｕｉｔ）、マイクロチップ（ｍｉｃｒｏｃｈｉｐ）、又は集積回路（ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ，ＩＣ）とも称されるチップは、集積回路を含むシリコンチップであり、通常、携帯電話又はコンピュータのような端末の一部である。例えば、指紋チップが携帯電話に配置されて、指紋画像の収集、指紋の特徴の抽出、及び指紋の特徴の比較のような指紋に関連した機能を実装し得、又は、ディスプレイチップが配置されて、端末のディスプレイスクリーンのディスプレイ機能を実装し得る。
概して、製造された後、ダイ（ｄｉｅ）は、通常、パッケージ処理後にのみ、チップとして用いられ得る。しかしながら、ユーザは、より軽くて薄い端末を求めるので、ダイパッケージのパッケージの厚さの要件は、ますます厳しくなる。指紋チップが一例して用いられる。現在、指紋チップのパッケージの厚さは、３００μｍ又はそれより薄い必要がある。図１に示されるように、ダイ１１は、シリコン貫通電極（ｔｈｒｏｕｇｈ ｓｉｌｉｃｏｎ ｖｉａ，ＴＳＶ）パッケージ処理を用いることによって、パッケージされ得る。パッケージの厚さを減らすべく、射出成形材料１２は、通常、ダイ１１の上側表面に成形され（成形し）ないが、ユーザによって電気信号を送信するためのはんだ接合１３が、ダイ１１の下側表面に配置される。ダイ１１がパッケージされるとき、射出成形材料１２が、ダイ１１の周囲及びダイ１１の下側表面に注入されてよく、はんだ接合１３が露出する。
しかしながら、ダイ１１の上側表面が射出成形材料１２で覆われてないので、指紋チップがパッケージされているとき、ダイ１１及び射出成形材料１２が高温又は他の条件で収縮し、比較的低い強度を有する射出成形材料１２の収縮率は、ダイ１１の収縮率より高い。したがって、ダイ１１全体のパッケージ構造が、中央がより高く周囲がより低くなる反り（ｗａｒｐａｇｅ）現象を示し、指紋チップと他の構成要素との間のその後の取り付けの程度に影響を与える。
本願の実施形態は、チップパッケージの間に生じる反りを軽減すべく、チップパッケージ構造及びチップパッケージ方法を提供する。
前述の目的を実現すべく、以下の技術的解決手段が、本願の実施形態に用いられる。
第１の態様によれば、本願の一実施形態は、チップパッケージ構造を提供する。チップパッケージ構造は、ダイと、ダイの周囲に配置されたパッケージ基板とを含み、はんだ接合が、ダイの第１の表面上に配置され、第２の表面以外のダイの残りの表面（第２の表面は、ダイの、第１の表面に対向する表面である）が、射出成形材料によって覆われ、少なくとも１つのパッケージ基板の一組の対向側面が射出成形材料に埋め込まれ、一組の対向側面と射出成形材料との間の接触領域は、一組の対向側面の表面領域の半分より多くを占める。
このように、射出成形材料に埋め込まれるパッケージ基板がダイの周囲に対称的に配置されるので、ダイを固定及び強化することができ、それによって、ダイがパッケージされるときに発生する反りを軽減する。
加えて、パッケージ基板が埋め込み式で射出成形材料に挿入されるので、比較的高い安定性を有するバックル構造が射出成形材料で形成されてよく、それによって、パッケージ基板が射出成形材料から分離される又は取り外れる、という問題を回避する。加えて、パッケージ基板が射出成形材料に埋め込まれた後、パッケージ基板と射出成形材料との間の接触領域がそれに応じて増加し、パッケージ基板と射出成形材料との間の接着がさらに増加し、それによってチップパッケージ構造全体の安定性及び信頼性を改善する。
可能な設計方法において、パッケージ基板は、第１の一組の対向側面及び第２の一組の対向側面を含み、第１の一組の対向側面の長さは、第２の一組の対向側面の長さより長い。第２の一組の対向側面の少なくとも３つの表面が射出成形材料と接触するように、第２の一組の対向側面が射出成形材料に埋め込まれ、比較的高い安定性を有するバックル構造を形成し、それによって、射出成形材料からパッケージ基板を分離する確率を減らす。加えて、反りがダイの短側面の近くで発生する確率が比較的高いので、ダイの短側面の近くである射出成形材料に沿って第２の一組の対向側面を埋め込むことによって、反りが発生する確率を効果的に減らすことができる。
可能な設計方法において、第１の一組の対向側面の少なくとも３つの表面が射出成形材料と接触するように、第１の一組の対向側面はまた、射出成形材料に埋め込まれる。この場合、パッケージ基板の二組の対向側面が、射出成形材料に埋め込まれてダイを取り囲み、その結果、パッケージ構造の反り及び分離を最大限に軽減できる。
可能な設計方法において、ターゲット方向（ターゲット方向は、ダイの第２の表面に垂直である）における第１の一組の対向側面の高さは、ターゲット方向における第２の一組の対向側面の高さより高い。加えて、第１の一組の対向側面の第１のターゲット表面（第１のターゲット表面は、第１の一組の対向側面の、ターゲット方向において射出成形材料と接触していない表面である）は、ダイの第２の表面と同一平面である。この場合、比較的短いパッケージ基板の一組の対向側面が射出成形材料に埋め込まれ、比較的長いパッケージ基板の一組の対向側面が射出成形材料に埋め込まれないが、第２の表面と同一平面である第１のターゲット表面を露出する。チップパッケージ構造が製造されるとき、比較的長い一組の対向側面が、ダイの第２の表面上にパッケージフィルムを配置することを促進し、射出成形材料が、射出成形材料が注入されるときにダイの第２の表面を覆うことを防止する。
可能な設計方法において、パッケージ基板は、第１の一組の対向側面及び第２の一組の対向側面を含み、第１の一組の対向側面の長さは、第２の一組の対向側面の長さより長い。第１の一組の対向側面の少なくとも３つの表面が射出成形材料と接触するように、第１の一組の対向側面が射出成形材料に埋め込まれ、比較的高い安定性を有するバックル構造を形成し、それによって、射出成形材料からパッケージ基板を分離する確率を減らす。
可能な設計方法において、ターゲット方向における第２の一組の対向側面の高さは、ターゲット方向における第１の一組の対向側面の高さより高く、第２の一組の対向側面の第２のターゲット表面は、ダイの第２の表面と同一平面である。ターゲット方向は、ダイの第２の表面に垂直であり、第２のターゲット表面は、第２の一組の対向側面の、ターゲット方向において射出成形材料と接触していない表面である。
可能な設計方法において、パッケージ基板と射出成形材料との間の接触領域のパッケージ基板の表面領域に対する比は、２／３、３／４、又は４／５より高い。
可能な設計方法において、パッケージ基板が統合成形処理を用いることによって生成される。
第２の態様によれば、本願の一実施形態は、チップパッケージ方法を提供する。方法はパッケージ基板を用いることによってダイをパッケージする処理に適用される。パッケージ基板は、間隔をあけて配置された第１の基板及び第２の基板を含む。ターゲット方向における第１の基板の高さは、ターゲット方向における第２の基板の高さより高い。ダイを設置するのに用いられる貫通孔が第２の基板上に配置される。ターゲット方向は貫通孔の孔の深さ方向と同一である。
方法は、ダイの第２の表面が第１の基板のターゲット表面と同一平面になるように、第２の基板の貫通孔にダイを設置する段階であって、第２の表面は、ダイの、はんだ接合が配置される第１の表面に対向する表面であり、ターゲット表面は、第１の基板の、ターゲット方向における第２の基板より高い表面である、設置する段階と、お互いに同一平面である第１の基板及びダイの第２の表面上にパッケージフィルムを形成する段階と、射出成形材料がパッケージフィルム、ダイ、及びパッケージ基板の間に形成された隙間を満たすように、第２の基板の貫通孔に射出成形材料を注入する段階と、第１の基板及びダイの第２の表面上に形成されたパッケージフィルムを除去する段階とを含む。
可能な設計方法において、第１の基板及びダイの第２の表面上に形成されたパッケージフィルムを除去する段階の後、方法は、ダイを含むパッケージされたチップを取得すべく、貫通孔の周囲に予め設定された切断境界線に沿ってパッケージ基板を切断する段階をさらに含む。
可能な設計方法において、第１の基板及びダイの第２の表面上に形成されたパッケージフィルムを除去する段階は、加熱処理及び剥離処理を用いることによって、第１の基板及びダイの第２の表面上に形成されたパッケージフィルムを除去する段階を含む。
可能な設計方法において、ターゲット方向における貫通孔の投影領域は、ターゲット方向におけるダイの投影領域より高い。
可能な設計方法において、ダイのはんだ接合が射出成形材料の外側に露出している。
第３の態様によれば、本願の一実施形態は、前述の態様のいずれか１つのチップパッケージ構造、プロセッサ、メモリ、バス、及び通信インターフェースを含む端末を提供する。メモリは、コンピュータ実行可能命令を格納するように構成される。プロセッサ及びメモリが、バスを用いることによって接続される。端末が動作するとき、プロセッサは、メモリに格納されたコンピュータ実行可能命令を実行し得る。
本願の実施形態において、チップパッケージ構造における構成要素の名称は、チップパッケージ構造に対する限定を構成しない。実際の実装において、構成要素は、他の名称であり得る。機能が本願の実施形態における機能と同様である任意の構成要素は、本願の特許請求の範囲及び同等の技術によって画定される保護範囲に含まれる。
加えて、第２の態様及び第３の態様における任意の設計によってもたらされる技術的効果については、第１の態様における様々な設計方法によってもたらされる技術的効果を参照する。詳細はここでは説明されない。
従来技術におけるダイのパッケージ構造の概略図１である。
従来技術における指紋モジュールの概略構造図である。
従来技術におけるダイのパッケージ構造の概略図２である。
本願の一実施形態によるチップパッケージ構造の概略図１である。
本願の一実施形態によるチップパッケージ構造の概略図２である。
本願の一実施形態によるチップパッケージ構造の概略図３である。
本願の一実施形態によるチップパッケージ構造の概略図４である。
本願の一実施形態によるチップパッケージ構造の概略図５である。
本願の一実施形態によるチップパッケージ構造の概略図６である。
本願の一実施形態によるチップパッケージ構造の概略図７である。
本願の一実施形態によるパッケージ基板の概略構造図１である。
本願の一実施形態によるパッケージ基板の概略構造図２である。
本願の一実施形態によるチップパッケージ方法のフローチャートである。
本願の一実施形態によるチップパッケージ構造の概略図８である。
本願の一実施形態によるチップパッケージ構造の概略図９である。
本願の一実施形態によるチップパッケージ構造の概略図１０である。
本願の一実施形態によるチップパッケージ構造の概略図１１である。
本願の一実施形態によるチップパッケージ構造の概略図１２である。
本願の一実施形態によるチップパッケージ構造の概略図１３である。
本願の一実施形態によるチップパッケージ構造の概略図１４である。
本願の一実施形態によるチップパッケージ構造の概略図１５である。
本願の一実施形態によるチップパッケージ構造の概略図１６である。
本願の一実施形態によるチップパッケージ構造の概略図１７である。
以下で言及される用語「第１の（ｆｉｒｓｔ）」及び「第２の（ｓｅｃｏｎｄ）」は、単に説明を意図しているものに過ぎず、示される技術的特徴の量の相対的な重要性若しくは暗示の指標又は示唆として理解されるものではない。したがって、「第１の（ｆｉｒｓｔ）」又は「第２の（ｓｅｃｏｎｄ）」によって限定される特徴は、明示的又は黙示的に１又は複数の特徴を含み得る。本願の実施形態の説明において、別段の説明がない限り、「複数の（ａ ｐｌｕｒａｌｉｔｙ ｏｆ）」は、２又は２より多いことを意味する。
本願の実施形態は、端末内の様々なチップの製造及び使用プロセスに適用され得るチップパッケージ方法及びチップパッケージ構造を提供する。指紋チップが一例として用いられる。図２に示される指紋モジュール２００の断面図を参照すると、指紋チップ２１がパッケージされてチップパッケージ構造４００を形成する。例えば、ＦＰＣ弾力板である弾力板２２が、はんだ接合２０１を含む、指紋チップ２１の側に配置され、端末のメインボードと通信するように構成される。指紋センサ２３（例えば、フォトダイオード又はフォトトライオード）が、指紋チップ２１の他の側（すなわち、図２の指紋チップ２１の上側表面）に配置され、ユーザの指紋を収集するように構成される。指紋センサ２３は、指紋センサ２３を保護するのに用いられるカバー２４で覆われる。
指紋モジュール２００は、チップパッケージ構造４００、弾力板２２、指紋センサ２３、及びカバー２４を含む。ユーザの指がカバー２４に触れるとき、指紋チップ２１は、指紋センサ２３を用いることによってユーザの指紋を収集し、収集された指紋に対して特徴抽出及び特徴比較を実行し得る。最終的に、比較結果が弾力板２２を用いることによってメインボードのプロセッサのような構成要素に送信され、指紋ロック解除及び指紋支払いのような対応する指紋機能を実行する。
カバー２４は、具体的には、ガラス、セラミック、サファイア、又はステンレス鋼のような材料で作られ得る。これは、本願の本実施形態に限定されない。
端末をできるだけ薄くするべく、又は、指紋モジュール２００が端末の他の構成要素（例えば、ディスプレイスクリーンの駆動回路）の空間を占有することを防止すべく、指紋チップ２１のパッケージの厚さは、３００μｍより薄い必要がある。この場合、指紋チップ２１とパッケージ材料との間の強度差に起因して、指紋チップ２１が高温又は他の条件でパッケージされるとき、反りがパッケージ構造４００に容易に発生する。
この点から見て、図３の（ａ）（図３の（ａ）は、指紋チップ２１のパッケージ構造の上面図である）に示されるように、指紋チップ２１がパッケージされているとき、基板３１がパッケージされた指紋チップ２１の周囲に追加されて指紋チップ２１全体のパッケージ構造を固定し得る。
図３の（ｂ）は、図３の（ａ）に示される、線ＡＢに沿った指紋チップ２１のパッケージ構造の断面図である。具体的には、指紋チップ２１がパッケージされているとき、射出成形材料３３、例えば、ＥＭＣ（Ｅｐｏｘｙ Ｍｏｌｄｉｎｇ Ｃｏｍｐｏｕｎｄ、エポキシ成形化合物）が、基板３１によって取り囲まれた空洞に、指紋チップ２１の周囲に、及びはんだ接合３２が配置される指紋チップ２１の下側表面に満たされて、パッケージされた指紋チップ２１を取得し得る。
基板３１の強度が射出成形材料３３の強度より高いので、指紋チップ２１の周囲に配置された基板３１が、パッケージ構造全体の強度を増加させてよく、その結果、射出成形材料３３が熱で収縮したときに、指紋チップ２１が引っ張られて反りが生じない。
しかしながら、基板３１と射出成形材料３３との間の接触領域が比較的小さく、基板３１と射出成形材料３３との間の材料の強度差が比較的大きいので、基板３１が射出成形材料３３から取り外される又は分離されることが容易であり、それによって、指紋チップ２１のパッケージ構造全体の安定性及び信頼性を低下させる。
この点から見て、本願の一実施形態は、チップパッケージ構造を提供する。図４は、チップパッケージ構造４００の上面図である。図４の線ＣＤに沿ったチップパッケージ構造４００の断面図は、図５を参照する。
具体的には、図５に示されるように、チップパッケージ構造４００は、ダイ４１を含む。はんだ接合４０１がダイ４１の第１の表面上に配置される。ダイ４１が射出成形材料４２によって覆われて、少なくとも１つのパッケージ基板４３の一組の対向側面がダイ４１の周囲を覆う射出成形材料４２に埋め込まれる。
本願の本実施形態において、「少なくとも１つのパッケージ基板４３の一組の対向側面が射出成形材料４２に埋め込まれる」ことは、少なくとも一組の対向側面の表面領域の半分より多くが射出成形材料４２と接触し得ることとして理解され得る。例えば、パッケージ基板４３の少なくとも３つの表面が射出成形材料４２と接触している。言い換えれば、図５に示されるように、少なくとも１つのパッケージ基板の一組の対向側面４３が射出成形材料４２に埋め込まれてよく、その結果、パッケージ基板４３及び射出成形材料４２が比較的高い安定性を有するバックル構造を形成する。
さらに図５に示されるように、射出成形材料４２に埋め込まれるパッケージ基板４３が、ダイ４１の周囲に対称的に配置される。したがって、ダイ４１を固定及び強化することができ、それによって、ダイ４１がパッケージされるときに発生する反りを軽減する。
加えて、パッケージ基板４３が埋め込み式で射出成形材料４２に挿入されるので、比較的高い安定性を有するバックル構造が射出成形材料４２で形成されてよく、それによって、パッケージ基板４３と射出成形材料４２との間の分離又は取り外れを回避する。加えて、パッケージ基板４３が射出成形材料４２に埋め込まれた後、パッケージ基板４３と射出成形材料４２との間の接触領域がそれに応じて増加し、パッケージ基板４３と射出成形材料４２との間の接着がさらに増加し、それによって、チップパッケージ構造４００の安定性及び信頼性を改善する。
必要に応じて、さらに図５に示されるように、射出成形材料４２が、ダイ４１の、第１の表面に対向する第２の表面４０２上に形成されない。このように、チップパッケージ構造全体４００の厚さが減少してよく、それによって、より軽くて薄い端末の設計要件を満たす。
さらに、図６は、図４における線ＥＦ（線ＥＦは、線ＣＤに垂直である）に沿ったチップパッケージ構造４００の断面図である。図５と同様に、パッケージ基板４３が射出成形材料４２に埋め込まれて射出成形材料４２との接触領域を増加させてよく、比較的高い安定性を有するバックル構造が射出成形材料４２で形成されて、パッケージ基板４３と射出成形材料４２との間の分離又は取り外れを回避する。
代替的に、チップパッケージ構造４００の上面図が、図７に示され得る。パッケージ基板４３が、２つの部分に分割される。１つ目の部分は、ダイ４１の第２の表面４０２と同一平面である第１の基板４３１であり、２つ目の部分は、高さが第１の基板４３１より低い第２の基板４３２である。第１の基板４３１がダイ４１の一組の対向側面に沿って配置され、第２の基板４３２がダイ４１の他の一組の対向側面に沿って配置される。
第２の基板４３２がダイ４１の第２の表面４０２より低いので、隙間がダイ４１の周囲で第２の基板４３２に近い領域に形成される。射出成形材料４２がその後注入されるとき、射出成形材料４２が隙間に満たされる。この場合、チップパッケージ構造４００の上面図が図８に示される。ダイ４１の第２の表面４０２より低い部分が、射出成形材料４２で満たされる。
図８に示されるチップパッケージ構造４００に基づいて、図８におけるダイ４１のより長い側面（線Ｃ'Ｄ'）に沿った断面図は、図５と同一である。パッケージ基板４３の第２の基板４３２が、ダイ４１の周囲を覆う射出成形材料４２で埋め込まれて比較的高い安定性を有するバックル構造を射出成形材料４２で形成し、それによって、パッケージ基板４３と射出成形材料４２との間の分離又は取り外れを回避する。
この場合、図８におけるダイ４１のより短い側面（線Ｅ'Ｆ'）に沿った断面図について、図９を参照する。パッケージ基板４３における第１の基板４３１がダイ４１の第２の表面４０２と同一平面であるので、第１の基板４３１が線Ｅ'Ｆ'の方向において射出成形材料４２に埋め込まれないが、第２の表面４０２と同一平面である表面４３１ａを露出する。
より具体的には、図７から図９に示されるチップパッケージ構造４００において、第２の基板４３２が線Ｃ'Ｄ'の方向に埋め込まれて、射出成形材料４２で比較的高い安定性を有するバックル構造を形成してよく、それによって、パッケージ構造４００の安定性を改善する。第１の基板４３１が線Ｅ'Ｆ'の方向において射出成形材料４２に埋め込まれないが、第１の基板４３１は、ダイ４１の第２の表面４０２と同一平面であり、これは、チップパッケージ構造４００が製造されるときに、第１の基板４３１及びダイ４１の第２の表面４０２上にパッケージフィルムを配置するのに役立ち、射出成形材料４２が注入されているときに、射出成形材料４２がダイ４１の第２の表面４０２を覆うことを防止する。
代替的に、ダイ４１の第２の表面４０２と同一平面である第１の基板４３１が、線Ｃ'Ｄ'の方向に配置されてよく、射出成形材料４２に埋め込まれる第２の基板４３２が、線Ｅ'Ｆ'の方向に配置されてよく、射出成形材料４２で比較的高い安定性を有するバックル構造を形成し、それによって、パッケージ構造４００の安定性を改善する。これは、本願の本実施形態に限定されない。
チップパッケージ構造４００を製造する方法が後の実施形態で詳細に説明され、詳細は再びここでは説明されない。
本願の本実施形態において、パッケージ基板４３が射出成形材料４２に埋め込まれる特定の位置、及びパッケージ基板４３が射出成形材料４２に埋め込まれる深さに限定されないことに注意すべきである。パッケージ基板４３が射出成形材料４２により深く埋め込まれるとき、パッケージ基板４３と射出成形材料４２との間の接触領域のパッケージ基板４３の表面領域に対する比は、より大きい。例えば、比は、具体的には、２／３、３／４、４／５、又は同様のものより高くてよい。当業者は、実際体験又は実際のアプリケーションシナリオに基づいて、比を適切に設定し得る。例えば、図８及び図９に示されるチップパッケージ構造４００に基づいて、射出成形材料４２がパッケージ基板４３の周囲にさらに形成され得る。この場合、図１０の（ａ）は、線Ｃ'Ｄ'の方向におけるチップパッケージ構造４００の断面図である。パッケージ基板４３の第２の基板４３２が射出成形材料４２に完全に覆われることが理解され得る。図１０の（ｂ）は、線Ｅ'Ｆ'の方向におけるチップパッケージ構造４００の断面図である。この場合、パッケージ基板４３の第１の基板４３１上の表面４３１ａのみが、射出成形材料４２に露出され、他の表面が射出成形材料４２に埋め込まれる。
本願の実施形態において提供されるチップパッケージ方法が説明される前に、ダイ４１をパッケージするのに用いられるパッケージ基板４３がまず説明される。
図１１に示されるように、複数のチップ（例えば、図１１に示される指紋チップ）が、パッケージ基板４３を用いることによって、一度にパッケージされ得る。パッケージが完了した後、個々の指紋チップ（すなわち、図１１の破線によって形成されたクローズドパターン）が、パッケージ基板４３を切断することによって取得され得る。
具体的に、図１１は、本願の一実施形態によるパッケージ基板４３の上面図である。パッケージ基板４３は、異なる高さを有する２つの部分、すなわち、突出した第１の基板４３１及び窪んだ第２の基板４３２を含み得る。ダイ４１をパッケージするのに用いられる貫通孔５１が窪んだ第２の基板４３２上に配置されて、貫通孔５１の領域はダイ４１の領域より大きい。
図１２は、図１１における線ＭＮに沿ったパッケージ基板４３の断面図である。パッケージ基板４３の第１の基板４３１及び第２の基板４３２が、のこぎり歯形状で配列される。ダイ４１をパッケージするのに用いられる貫通孔５１が、第２の基板４３２上に配置される。
加えて、パッケージ基板４３は、具体的には、紙基板（例えば、フェノール樹脂ＦＲ−１又はエポキシ樹脂ＦＥ−３）、ガラスファイバ基板（例えば、エポキシ樹脂ＦＲ−４又はＦＲ−５）、複合基板、又は同様のものであり得る。これは、本願の本実施形態に限定されない。
加えて、パッケージ基板４３を形成する第１の基板４３１及び第２の基板４３２が、複数の基板を接合することによって形成されてよく、又は、統合成形処理を用いることによって一度に製造されてよい。これは、本願の本実施形態に限定されない。
パッケージ基板４３に基づいて、本願の一実施形態によるチップパッケージ方法が提供される。図１３に示されるように、方法は、以下の段階を含む。
段階１０１．第２の基板４３２の貫通孔５１にダイ４１を設置する。ここで、第１の基板４３１は、ダイ４１の第２の表面と同一平面であり、第２の表面は、ダイ４１の、はんだ接合が配置される第１の表面に対向している表面である。
具体的には、図１４は、ダイ４１が設置された後のパッケージ基板４３の上面図である。貫通孔５１がパッケージ基板４３の第２の基板４３２上に配置されて、貫通孔５１の領域はダイ４１の領域より大きい。したがって、ダイ４１は、貫通孔５１に設置され得る。ダイ４１が設置されるとき、ダイ４１の第２の表面４０２は、パッケージ基板４３のより高い第１の基板４３１と同一平面であり、はんだ接合が配置される、ダイ４１の第１の表面は、パッケージ基板４３から突出し得る。
この場合、１つのダイ４１が一例として用いられる。図１５は、ダイ４１が設置された後のパッケージ基板４３の３次元構造図である。ダイ４１の第２の表面４０２は、パッケージ基板４３の第１の基板４３１と同一平面であり、第１の基板４３１の高さは、第２の基板４３２の高さより高い。貫通孔５１の領域がダイ４１の領域より大きいので、ダイ４１が設置された後、ダイ４１と第１の基板４３１との間、及びダイ４１と第２の基板４３２との間に隙間が存在する。その後の成形の間、射出成形材料が、隙間を用いることによって、ダイ４１の周囲に満たされ得る。
さらに１つのダイ４１が一例として用いられる。図１６は、図１４における破線１２０１に沿った断面図である。ダイ４１の第２の表面４０２はパッケージ基板４３の第１の基板４３１と同一平面であり、その結果、パッケージフィルムがその後お互いに同一平面である第１の基板４３１及び第２の表面上に形成され、それによって、注入されるパッケージ材料がダイ４１の第２の表面４０２を覆うことを防止する。
段階１０２．お互いに同一平面である第１の基板４３１及び第２の表面上にパッケージフィルムを形成する。
パッケージフィルムは、具体的には、テフロン（登録商標）又はポリイミドのような材料で作られた高耐熱性フィルムであり得る。これは、本願の本実施形態に限定されない。
具体的には、図１７の（ａ）は、パッケージフィルムが形成された後の図１４における破線１２０１に沿った断面図である。図１６に基づいて、平らなパッケージフィルム１４０１が、第１の基板４３１及びダイ４１の第２の表面４０２形成される。この場合、第１の基板４３１は、パッケージフィルム１４０１を支持してよく、その結果、パッケージフィルム１４０１及び第２の表面４０２がお互いに接合し、その後の成形（ｍｏｌｄｉｎｇ）の間に射出成形材料が第２の表面４０２に注入されることを防止する。
この場合、図１７の（ｂ）は、パッケージフィルムが形成された後の図１４における破線１２０２に沿った断面図である。パッケージ基板４３において、第２の基板４３２の高さは、第１の基板４３１の高さより低い。したがって、パッケージフィルム１４０１が形成された後、パッケージフィルム１４０１及びダイ４１の第２の表面４０２がお互いに接合され、パッケージフィルム１４０１と第２の基板４３２との間に隙間が形成される。
段階１０３．第２の基板４３２の貫通孔５１に射出成形材料を注入し、射出成形材料が第２の表面を除いたダイ４１の各表面を覆う。
具体的に、図１８の（ａ）は、射出成形材料が注入された後の図１４における破線１２０１に沿った断面図である。射出成形材料４２が、ダイカスト処理を用いることによって、第２の基板４３２の貫通孔５１に注入されて、ダイ４１と第１の基板４３１との間の隙間を満たし得る。加えて、射出成形材料４２が、はんだ接合４０１が配置される、ダイ４１の第１の表面上に形成され、その結果、空気に露出したダイ４１が射出成形材料４２によって覆われる。したがって、ダイ４１が保護及び固定される。
この場合、図１８の（ｂ）は、射出成形材料が注入された後の図１４における破線１２０２に沿った断面図である。パッケージ基板４３において、第２の基板４３２の高さは、第１の基板４３１の高さよい低い。したがって、射出成形材料４２が注入されるとき、プラスチックのパッケージ材料４２は、第２の基板４３２とパッケージフィルム１４０１との間の隙間を満たし、その結果、第２の基板４３２が射出成形材料４２に埋め込まれる。
このように、射出成形材料４２に埋め込まれる第２の基板４３２が、ダイ４１の一組の対向側面に沿って配置されてダイ４１を固定し、それによって、ダイ４１がパッケージされるときに発生する反りを軽減する。
加えて、第２の基板４３２が埋め込み式で射出成形材料４２に挿入されるので、射出成形材料４２との接触領域が増加してよく、比較的高い安定性を有するバックル構造が射出成形材料４２で形成されてよく、それによって、第２の基板４３２と射出成形材料４２との間の分離又は取り外れを回避する。したがって、チップパッケージ構造全体の安定性及び信頼性が改善される。
射出成形材料４２は、具体的には、エポキシ樹脂、フェノール樹脂、ベンゾキサジン樹脂、シアン酸塩樹脂、ポリイミド、ビスマレイミド、又はポリアニリンのような材料で作られ得る。加えて、二酸化シリコンのような充填剤が、射出成形材料４２にさらに加えられ得る。これは、本願の本実施形態に限定されない。
ダイ４１が、その後、はんだ接合４０１を用いることによって端末の他の構成要素（例えば、メインボード又はプロセッサ）と通信するように、射出成形材料４２が注入されるとき、ダイ４１の第１の表面上のはんだ接合４０１が露出される必要があることが理解され得る。
段階１０４．第１の基板４３１及び第２の表面上に形成されたパッケージフィルムを除去する。
具体的には、段階１０４において、第１の基板４３１及び第２の表面４０２上に形成されたパッケージフィルム１４０１が、加熱又は剥離のような処理を用いることによって、除去され得る。この場合、図１９（図１９は、パッケージフィルム１４０１が除去された後のパッケージ基板４３の上面図である）に示されるように、パッケージフィルム１４０１が除去された後、第１の基板４３１及び射出成形材料４２がそれぞれ、各ダイ４１の二組の対向側面を覆い、それによって、パッケージ基板４３の容易な取り外れ及び反りを軽減する。
段階１０５．パッケージされたパッケージ基板４３を切断して、パッケージされた個別のチップを取得する。
段階１０５において、パッケージ基板４３が、パッケージ基板４３上の各ダイ４１の位置を中心として用いることによって、特定のサイズ及び形状に基づいて、並びに実際の要件又は実際のアプリケーションシナリオに基づいて切断されて、各ダイ４１の周囲が第１の基板４３１及び射出成形材料４２によって覆われることを保証してよく、それによって、パッケージされた個別のチップを取得する。
指紋チップが一例として用いられる。さらに、図１９に示されるように、パッケージ基板４３が、図１９における破線によって示されるトラック形状に沿って切断されて、パッケージされた指紋チップを取得し得る。その後、パッケージされた指紋チップが図２０に示される指紋モジュール２００として製造され、図２０に示される端末の前部パネルに統合されて端末の指紋認識機能を実装し得る。
確かに、パッケージ基板４３が、代替的に、円形又は長方形のような形状に切断され得る。これは、本願の本実施形態に限定されない。
本願のいくつかの他の実施形態において、ダイ４１をパッケージするのに用いられるパッケージ基板が、図２１（図２１は、本願の一実施形態による他のパッケージ基板６１の上面図である）にさらに示され得る。パッケージ基板６１は、突出した第１の基板４３１及び窪んだ第２の基板４３２をさらに含み、ダイ４１をパッケージするのに用いられる貫通孔５１が第２の基板４３２上に配置される。
しかしながら、図１４に示されるパッケージ基板４３との相違点は、パッケージ基板６１が、その後、個別のチップに切断されるときに、切断境界線（すなわち、図２１における破線によって形成されるクローズドパターン）が、より低い高さを有する第２の基板４３２を含む点にある。
このように、段階１０１から段階１０５で説明されるチップパッケージ方法に基づいて、ダイ４１が、さらにパッケージされ得る。相違点は、パッケージフィルム１４０１がお互いに同一平面である第１の基板４３１及びダイの第２の表面４１上に形成された後、パッケージフィルムが形成された後の図２１における破線１２０１に沿った断面図である図２２の（ａ）に示されるように、ダイ４１がより低い高さを有する第２の基板４３２によって囲まれて、その結果、形成されたパッケージフィルム１４０１がダイ４１の第２の表面４０２に接合されるが、隙間が形成されたパッケージフィルム１４０１と第２の基板４３２との間に形成される。
同様に、図２２の（ｂ）は、パッケージフィルムが形成された後の図２１における破線１２０２に沿った断面図である。パッケージフィルム１４０１が形成された後、パッケージフィルム１４０１及びダイ４１の第２の表面４０２はまた、お互いに接合され、パッケージフィルム１４０１と第２の基板４３２との間に隙間も形成される。
この場合、射出成形材料４２が、その後、第２の基板４３２の貫通孔５１に注入されるとき、射出成形材料４２が、図２２の（ａ）及び（ｂ）に示されるパッケージフィルム１４０１と第２の基板４３２との間の隙間に注入され得る。このように、ダイ４１の周囲に配置されるパッケージ基板４３の４つの側面が射出成形材料４２に埋め込まれて、最終的に図４から図６に示されるパッケージ構造４００を形成し、それによって、パッケージ基板４３と射出成形材料４２との間の安定性をさらに強化する。
本願のいくつかの他の実施形態において、図２１におけるパッケージ基板と同様に、ダイ４１をパッケージするのに用いられるパッケージ基板が、図２３（図２３は、本願の一実施形態による他のパッケージ基板７１の上面図である）にさらに示され得る。パッケージ基板７１は、突出した第１の基板４３１及び窪んだ第２の基板４３２をさらに含み、ダイ４１をパッケージするのに用いられる貫通孔５１が第２の基板４３２上に配置される。
図２１に示されるパッケージ基板６１との相違点は、ダイが切断されるときに、より低い高さを有する第２の基板４３２が切断境界線２２０１の周囲に配置され、より高い高さを有する第１の基板４３１が、残りの領域に配置され得る点である。
この場合、ダイ４１が段階１０１から段階１０５で説明されるチップパッケージ方法に基づいてパッケージされるとき、図２２のチップパッケージ構造と同様に、ダイ４１が、より低い高さを有する第２の基板４３２によって囲まれる。したがって、パッケージの後、図４から図６に示されるパッケージ構造４００が、最終的に形成されたよく、チップパッケージ構造４００の安定性及び信頼性が改善される。
加えて、段階１０１から段階１０５で説明されるチップパッケージ方法は、射出成形デバイスによって自動的に完了されてよく、作業員は、特定の温度及び射出成形デバイスにおける射出成形材料の使用量のような、パラメータを設定することによって、チップパッケージ方法を制御してよい。
本願の実施形態で提供されるチップパッケージ構造が、携帯電話、ウェアラブルデバイス、拡張現実（ａｕｇｍｅｎｔｅｄ ｒｅａｌｉｔｙ，ＡＲ）／仮想現実（ｖｉｒｔｕａｌ ｒｅａｌｉｔｙ，ＶＲ）デバイス、タブレットコンピュータ、ノートブックコンピュータ、ウルトラモバイルパーソナルコンピュータ（ｕｌｔｒａ−ｍｏｂｉｌｅ ｐｅｒｓｏｎａｌ ｃｏｍｐｕｔｅｒ，ＵＭＰＣ）、ネットブック、又はパーソナルデジタルアシスタント（ｐｅｒｓｏｎａｌ ｄｉｇｉｔａｌ ａｓｓｉｓｔａｎｔ，ＰＤＡ）のような、チップが配置される任意の端末に適用され得る。これは、本願の実施形態に限定されない。
前述の説明は、本願の特定の実装に過ぎないが、本願の保護範囲を限定することを意図していない。本願で開示される技術範囲内で任意の変形又は交換が、本願の保護範囲に含まれるものとする。したがって、本願の保護範囲は、特許請求の範囲の保護範囲に従うものとする。

Claims (12)

  1. チップパッケージ構造であって、
    前記チップパッケージ構造は、ダイと、前記ダイの周囲に配置されたパッケージ基板とを備え、
    はんだ接合が、前記ダイの第１の表面上に配置され、第２の表面以外の前記ダイの残りの表面が、射出成形材料によって覆われ、少なくとも１つの前記パッケージ基板の一組の対向側面が前記射出成形材料に埋め込まれ、前記一組の対向側面と前記射出成形材料との間の接触領域は、前記一組の対向側面の表面領域の半分より多くを占め、前記第２の表面は、前記ダイの、前記第１の表面に対向する表面であり、
    前記パッケージ基板は、第１の一組の対向側面及び第２の一組の対向側面を有し、前記第１の一組の対向側面の長さは、前記第２の一組の対向側面の長さより長く、
    前記第２の一組の対向側面の少なくとも３つの表面が前記射出成形材料と接触するように、前記第２の一組の対向側面が前記射出成形材料に埋め込まれ、
    ターゲット方向における前記第１の一組の対向側面の高さは、前記ターゲット方向における前記第２の一組の対向側面の高さより高く、前記第１の一組の対向側面の第１のターゲット表面は、前記ダイの前記第２の表面と同一平面であり、
    前記ターゲット方向は、前記ダイの前記第２の表面に垂直であり、前記第１のターゲット表面は、前記第１の一組の対向側面の、前記ターゲット方向において前記射出成形材料と接触していない表面である、
    チップパッケージ構造。
  2. チップパッケージ構造であって、
    前記チップパッケージ構造は、ダイと、前記ダイの周囲に配置されたパッケージ基板とを備え、
    はんだ接合が、前記ダイの第１の表面上に配置され、第２の表面以外の前記ダイの残りの表面が、射出成形材料によって覆われ、少なくとも１つの前記パッケージ基板の一組の対向側面が前記射出成形材料に埋め込まれ、前記一組の対向側面と前記射出成形材料との間の接触領域は、前記一組の対向側面の表面領域の半分より多くを占め、前記第２の表面は、前記ダイの、前記第１の表面に対向する表面であり、
    前記パッケージ基板は、第１の一組の対向側面及び第２の一組の対向側面を有し、前記第１の一組の対向側面の長さは、前記第２の一組の対向側面の長さより長く、
    前記第１の一組の対向側面の少なくとも３つの表面が前記射出成形材料と接触するように、前記第１の一組の対向側面が前記射出成形材料に埋め込まれ、
    ターゲット方向における前記第２の一組の対向側面の高さは、前記ターゲット方向における前記第１の一組の対向側面の高さより高く、前記第２の一組の対向側面の第２のターゲット表面は、前記ダイの前記第２の表面と同一平面であり、
    前記ターゲット方向は、前記ダイの前記第２の表面に垂直であり、前記第２のターゲット表面は、前記第２の一組の対向側面の、前記ターゲット方向において前記射出成形材料と接触していない表面である、
    チップパッケージ構造。
  3. 前記第１の一組の対向側面の少なくとも３つの表面が前記射出成形材料と接触するように、前記第１の一組の対向側面が前記射出成形材料に埋め込まれる、請求項１に記載のチップパッケージ構造。
  4. 前記パッケージ基板と前記射出成形材料との間の接触領域の前記パッケージ基板の表面領域に対する比は、２／３より大きい、請求項１から３のいずれか一項に記載のチップパッケージ構造。
  5. 前記パッケージ基板と前記射出成形材料との間の接触領域の前記パッケージ基板の表面領域に対する比は、３／４より大きい、請求項１から３のいずれか一項に記載のチップパッケージ構造。
  6. 前記パッケージ基板と前記射出成形材料との間の接触領域の前記パッケージ基板の表面領域に対する比は、４／５より大きい、請求項１から３のいずれか一項に記載のチップパッケージ構造。
  7. チップパッケージ方法であって、
    前記チップパッケージ方法はパッケージ基板を用いることによってダイをパッケージする処理に適用され、前記パッケージ基板は間隔をあけて配置された第１の基板及び第２の基板を含み、ターゲット方向における前記第１の基板の高さは前記ターゲット方向における前記第２の基板の高さより高く、前記ダイを設置するのに用いられる貫通孔が前記第２の基板上に配置され、前記ターゲット方向は前記貫通孔の孔の深さ方向と同一であり、
    前記チップパッケージ方法は、
    前記ダイの第２の表面が前記第１の基板のターゲット表面と同一平面になるように、前記第２の基板の前記貫通孔に前記ダイを設置する段階であって、前記第２の表面は、前記ダイの、はんだ接合が配置される第１の表面に対向する表面であり、前記ターゲット表面は、前記第１の基板の、前記ターゲット方向における前記第２の基板より高い表面である、設置する段階と、
    お互いに同一平面である前記第１の基板及び前記ダイの前記第２の表面上にパッケージフィルムを形成する段階と、
    射出成形材料が前記パッケージフィルム、前記ダイ、及び前記パッケージ基板の間に形成された隙間を満たすように、前記第２の基板の前記貫通孔に前記射出成形材料を注入する段階と、
    前記第１の基板及び前記ダイの前記第２の表面上に形成された前記パッケージフィルムを除去する段階と
    を備える、方法。
  8. 前記第１の基板及び前記ダイの前記第２の表面上に形成された前記パッケージフィルムを前記除去する段階の後、前記チップパッケージ方法は、さらに、
    前記ダイを含むパッケージされたチップを取得すべく、前記貫通孔の周囲に予め設定された切断境界線に沿って前記パッケージ基板を切断する段階
    を備える、請求項７に記載の方法。
  9. 前記第１の基板及び前記ダイの前記第２の表面上に形成された前記パッケージフィルムを前記除去する段階は、加熱処理及び剥離処理を用いることによって、前記第１の基板及び前記ダイの前記第２の表面上に形成された前記パッケージフィルムを除去する段階を有する、請求項７又は８に記載の方法。
  10. 前記ターゲット方向における前記貫通孔の投影領域は、前記ターゲット方向における前記ダイの投影領域より大きい、請求項７から９のいずれか一項に記載の方法。
  11. 前記ダイの前記はんだ接合が前記射出成形材料の外側に露出している、請求項７から１０のいずれか一項に記載の方法。
  12. チップであって、
    前記チップは、請求項１から６のいずれか一項に記載のチップパッケージ構造を有する、
    チップ。
JP2020521892A 2017-10-20 2017-10-20 チップパッケージ構造及びチップパッケージ方法 Active JP6943358B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2017/107030 WO2019075720A1 (zh) 2017-10-20 2017-10-20 一种芯片封装结构及封装方法

Publications (2)

Publication Number Publication Date
JP2020537822A JP2020537822A (ja) 2020-12-24
JP6943358B2 true JP6943358B2 (ja) 2021-09-29

Family

ID=66173052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020521892A Active JP6943358B2 (ja) 2017-10-20 2017-10-20 チップパッケージ構造及びチップパッケージ方法

Country Status (6)

Country Link
US (1) US11309227B2 (ja)
EP (1) EP3686926A4 (ja)
JP (1) JP6943358B2 (ja)
KR (1) KR102406916B1 (ja)
CN (1) CN110168717B (ja)
WO (1) WO2019075720A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115600542B (zh) * 2022-11-28 2023-04-07 飞腾信息技术有限公司 一种芯片封装结构及其设计方法和相关设备

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5808874A (en) * 1996-05-02 1998-09-15 Tessera, Inc. Microelectronic connections with liquid conductive elements
CN100411121C (zh) 2004-11-22 2008-08-13 矽品精密工业股份有限公司 散热型封装结构及其制法
JP4526983B2 (ja) 2005-03-15 2010-08-18 新光電気工業株式会社 配線基板の製造方法
JP4904769B2 (ja) * 2005-10-21 2012-03-28 富士通セミコンダクター株式会社 半導体装置
KR100818546B1 (ko) 2006-07-31 2008-04-01 하나 마이크론(주) 이미지 센서 패키지 및 이의 제조방법
CN2935472Y (zh) 2006-08-02 2007-08-15 力成科技股份有限公司 球栅阵列封装结构
JP5005603B2 (ja) 2008-04-03 2012-08-22 新光電気工業株式会社 半導体装置及びその製造方法
JP2011108892A (ja) * 2009-11-18 2011-06-02 Renesas Electronics Corp パッケージ構造
US9202769B2 (en) 2009-11-25 2015-12-01 Stats Chippac, Ltd. Semiconductor device and method of forming thermal lid for balancing warpage and thermal management
US9406580B2 (en) * 2011-03-16 2016-08-02 Synaptics Incorporated Packaging for fingerprint sensors and methods of manufacture
TW201316462A (zh) 2011-10-13 2013-04-16 矽品精密工業股份有限公司 封裝件及其製法
JP5728423B2 (ja) 2012-03-08 2015-06-03 株式会社東芝 半導体装置の製造方法、半導体集積装置及びその製造方法
CN202633285U (zh) 2012-05-17 2012-12-26 日月光半导体股份有限公司 堆叠封装的下封装体构造
US9385102B2 (en) * 2012-09-28 2016-07-05 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming supporting layer over semiconductor die in thin fan-out wafer level chip scale package
JP2015153853A (ja) 2014-02-13 2015-08-24 日立化成株式会社 半導体装置
CN103887251B (zh) 2014-04-02 2016-08-24 华进半导体封装先导技术研发中心有限公司 扇出型晶圆级封装结构及制造工艺
CN103904044A (zh) 2014-04-02 2014-07-02 华进半导体封装先导技术研发中心有限公司 一种扇出型晶圆级封装结构及制造工艺
TWI591762B (zh) * 2014-06-30 2017-07-11 恆勁科技股份有限公司 封裝裝置及其製作方法
US9396999B2 (en) * 2014-07-01 2016-07-19 Freescale Semiconductor, Inc. Wafer level packaging method
US10068936B2 (en) * 2015-11-16 2018-09-04 Sunasic Technologies, Inc. Printed circuit board assembly forming enhanced biometric module and manufacturing method thereof
US10535611B2 (en) * 2015-11-20 2020-01-14 Apple Inc. Substrate-less integrated components
US9818518B2 (en) * 2016-03-31 2017-11-14 Tdk Corporation Composite magnetic sealing material
US9685413B1 (en) * 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
CN106485236A (zh) 2016-10-31 2017-03-08 维沃移动通信有限公司 一种指纹模组的制作方法、指纹模组及终端
CN107123602B (zh) * 2017-06-12 2019-06-21 江阴长电先进封装有限公司 一种指纹识别芯片的封装结构及其制造方法

Also Published As

Publication number Publication date
US20200273770A1 (en) 2020-08-27
JP2020537822A (ja) 2020-12-24
EP3686926A4 (en) 2020-08-05
CN110168717B (zh) 2021-08-20
EP3686926A1 (en) 2020-07-29
KR20200073261A (ko) 2020-06-23
CN110168717A (zh) 2019-08-23
WO2019075720A1 (zh) 2019-04-25
US11309227B2 (en) 2022-04-19
KR102406916B1 (ko) 2022-06-08

Similar Documents

Publication Publication Date Title
CN101964311B (zh) 形成集成电路结构的方法与集成电路结构
US6873060B2 (en) Electronic component with a semiconductor chip, method of producing an electronic component and a panel with a plurality of electronic components
EP2885812B1 (en) THIN SUBSTRATE PoP STRUCTURE
CN103165531B (zh) 管芯结构及其制造方法
JP5980566B2 (ja) 半導体装置及びその製造方法
JP2007227550A (ja) 半導体装置及びその製造方法
KR101548051B1 (ko) 단차를 형성하는 몰딩재를 갖는 패키지
KR101681360B1 (ko) 전자부품 패키지의 제조방법
KR20080036980A (ko) 반도체 장치의 제조 방법
JP6943358B2 (ja) チップパッケージ構造及びチップパッケージ方法
JP2012199342A (ja) 樹脂モールド基板の製造方法および樹脂モールド基板
JP2012015191A (ja) 半導体パッケージの製造方法及び半導体パッケージ
US11501553B2 (en) Cost-efficient fingerprint sensor component and manufacturing method
US20190214288A1 (en) Manufacturing method of semiconductor device
CN108780772B (zh) 硅通孔芯片的二次封装方法及其二次封装体
US10867158B2 (en) Process for making a fingerprint sensor package module and the fingerprint sensor package module made thereby
JP6365360B2 (ja) 電子装置及びその製造方法
KR100674501B1 (ko) 플립 칩 본딩 기술을 이용한 반도체 칩 실장 방법
JP2003158143A (ja) 薄型半導体装置のモールド方法及びそのモールド金型
WO2019103676A1 (en) Ultra-thin fingerprint sensor component and manufacturing method
US9184067B1 (en) Methods of mitigating defects for semiconductor packages
JP2001267474A (ja) 半導体装置
KR100406499B1 (ko) 반도체패키지의 몰딩장비 및 이를 이용한 몰딩방법
CN117352399A (zh) 封装方法和芯片封装结构、电子设备
JP2004079928A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200520

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210420

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210810

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210825

R150 Certificate of patent or registration of utility model

Ref document number: 6943358

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150