JP6835682B2 - 半導体装置を形成する方法および半導体装置 - Google Patents
半導体装置を形成する方法および半導体装置 Download PDFInfo
- Publication number
- JP6835682B2 JP6835682B2 JP2017151202A JP2017151202A JP6835682B2 JP 6835682 B2 JP6835682 B2 JP 6835682B2 JP 2017151202 A JP2017151202 A JP 2017151202A JP 2017151202 A JP2017151202 A JP 2017151202A JP 6835682 B2 JP6835682 B2 JP 6835682B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- carbon concentration
- carbon
- semiconductor device
- substrate region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
- H10D12/038—Manufacture or treatment of IGBTs of vertical IGBTs having a recessed gate, e.g. trench-gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/411—Insulated-gate bipolar transistors [IGBT]
- H10D12/441—Vertical IGBTs
- H10D12/461—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
- H10D12/481—Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/60—Impurity distributions or concentrations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P34/00—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices
- H10P34/40—Irradiation with electromagnetic or particle radiation of wafers, substrates or parts of devices with high-energy radiation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/203—Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/23—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by multiple measurements, corrections, marking or sorting processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
- H10P95/90—Thermal treatments, e.g. annealing or sintering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
- H10D12/01—Manufacture or treatment
- H10D12/031—Manufacture or treatment of IGBTs
- H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P74/00—Testing or measuring during manufacture or treatment of wafers, substrates or devices
- H10P74/20—Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
- H10P74/207—Electrical properties, e.g. testing or measuring of resistance, deep levels or capacitance-voltage characteristics
Landscapes
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Physics & Mathematics (AREA)
- High Energy & Nuclear Physics (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
また、本願は以下に記載する態様を含む。
(態様1)
半導体基板中に規定ドーズ量の陽子を注入する工程(110)と規定温度プロフィルに基づき前記半導体基板を焼き戻しする工程(120)とを含む半導体装置を形成する方法(100)であって、
前記規定ドーズ量の陽子と前記規定温度プロフィルのうちの少なくとも1つは、前記半導体基板の少なくとも一部分内の炭素濃度に関する情報を示す炭素関連パラメータに依存して選択される、方法。
(態様2)
前記半導体基板の少なくとも一部分内の前記炭素濃度は1×10 15 cm −3 より高い、態様1に記載の方法。
(態様3)
前記規定ドーズ量の陽子を注入する(110)前に前記半導体基板の少なくとも一部分中に炭素を取り込む工程をさらに含む態様1または2に記載の方法。
(態様4)
前記炭素を取り込む工程は前記半導体基板の少なくとも一部分中に炭素を注入または拡散する工程を含む、態様3に記載の方法。
(態様5)
前記炭素を取り込む工程は前記半導体基板の少なくとも一部分中に炭素を拡散する工程を含み、前記半導体基板中の室温における炭素の溶解度より多くの炭素が前記拡散処理中に供給される、態様3に記載の方法。
(態様6)
規定拡散温度プロフィルに従って前記半導体基板を焼き戻しすることにより前記半導体基板から炭素を拡散する工程をさらに含む態様1〜5のいずれか一項に記載の方法。
(態様7)
結晶成長中またはエピタキシャル層の堆積中に規定炭素分布で前記半導体基板の前記少なくとも一部分内に前記炭素を取り込む工程をさらに含む態様1または2に記載の方法。
(態様8)
前記規定ドーズ量の陽子は1×10 14 cm −2 より高い、態様1〜7のいずれか一項に記載の方法。
(態様9)
前記規定温度プロフィルは500℃未満の最大温度を含む、態様1〜8のいずれか一項に記載の方法。
(態様10)
前記半導体装置の後続の製造工程は前記規定ドーズ量の陽子の注入(110)後に500℃未満の温度で行われる、態様1〜9のいずれか一項に記載の方法。
(態様11)
前記半導体基板の少なくとも一部分の炭素濃度または前記形成される半導体装置の前記半導体基板と共に製造される別の半導体基板の少なくとも一部分の炭素濃度を測定する工程をさらに含む態様1〜10のいずれか一項に記載の方法。
(態様12)
規定深さ分布を有する格子間半導体原子を生成するために規定エネルギー分布で前記半導体基板内に、電子、アルファ粒子、ヘリウムまたはさらなる陽子を注入する工程をさらに含む態様1〜11のいずれか一項に記載の方法。
(態様13)
前記規定ドーズ量の陽子は、前記半導体基板の前記少なくとも一部分内に規定濃度の格子間炭素を生成するように半導体基板内に注入される(110)、態様1〜12のいずれか一項に記載の方法。
(態様14)
前記半導体基板中に前記規定ドーズ量の陽子を注入する工程(110)は前記形成される半導体装置のドリフト層領域中に規定ドーズ量の陽子を注入する工程を含む、態様1〜13のいずれか一項に記載の方法。
(態様15)
前記形成される半導体装置のフィールドストップ層領域内に炭素を注入または拡散する工程であって、前記ドリフト層領域内の平均炭素濃度が前記フィールドストップ層領域内の平均炭素濃度より低くなるように注入または拡散する工程をさらに含む態様1〜14のいずれか一項に記載の方法。
(態様16)
前記炭素関連パラメータは深準位過渡分光法により測定されたCiOi濃度または赤外線計測により測定された吸収係数である、態様1〜15のいずれか一項に記載の方法。
(態様17)
エミッタまたはソース端子(210)とコレクタまたはドレイン端子(220)とを含む少なくとも1つのトランジスタ構造を含む半導体装置(200)であって、
前記エミッタまたはソース端子(210)と前記コレクタまたはドレイン端子(220)間に位置する半導体基板領域(240)内の炭素濃度(230)が前記エミッタまたはソース端子(210)と前記コレクタまたはドレイン端子(220)間で変化する、半導体装置。
(態様18)
前記トランジスタ構造は前記エミッタまたはソース端子(210)と前記コレクタまたはドレイン端子(220)間に位置するドリフト層(370、470)を含み、
前記トランジスタ構造は前記ドリフト層(370、470)と前記コレクタまたはドレイン端子(220)間に位置するフィールドストップ層を含み、
前記フィールドストップ層は前記ドリフト層(370、470)の平均炭素濃度の少なくとも2倍の平均炭素濃度を含む、態様17に記載の半導体装置。
(態様19)
前記トランジスタ構造は、コレクタ層(360、460)、ドリフト層(370、470)、複数のボディ領域(380、480)、複数のソース領域(385、485)および複数のゲート(390、490)を含む半導体構造を含む絶縁ゲートバイポーラトランジスタ配置であり、
前記複数のソース領域(385、485)および前記ドリフト層(370、470)は少なくとも第1の導電型を主に含み、
前記複数のボディ領域(380、480)および前記コレクタ層(360、460)は少なくとも第2の導電型を主に含み、
前記複数のゲート(390、490)は、前記ゲートが前記ボディ領域(380、480)を介し前記ソース領域(385、485)と前記ドリフト層(370、470)との間に導電チャネルを引き起こすことができるように配置される、態様17または18に記載の半導体装置。
(態様20)
前記半導体装置の半導体基板は200μm未満の厚さを含む、態様17〜19のいずれか一項に記載の半導体装置。
(態様21)
半導体装置を形成する方法(600)であって、
第1の半導体ウェハ中に第1の規定ドーズ量の陽子を注入する工程(610)と、
第1の規定温度プロフィルに従って前記第1の半導体ウェハを焼き戻しする工程(620)であって、前記第1の規定ドーズ量の陽子と前記第1の規定温度プロフィルのうちの少なくとも1つは、前記第1の半導体ウェハの少なくとも一部分内の第1の炭素濃度に関する情報を示す炭素関連パラメータに依存して選択される、工程(620)と、
第2の半導体ウェハ中に第2の規定ドーズ量の陽子を注入する工程(630)と、
第2の規定温度プロフィルに従って前記第2の半導体ウェハを焼き戻しする工程(630)であって、前記第2の規定ドーズ量の陽子と前記第2の規定温度プロフィルのうちの少なくとも1つは、前記第2の半導体ウェハの少なくとも一部分内の第2の炭素濃度に関する情報を示す炭素関連パラメータに依存して選択され、前記第1の炭素濃度は前記第2の炭素濃度と異なる、工程(630)とを含む方法。
110 注入工程
120 焼き戻し工程
200 半導体装置
210 エミッタまたはソース端子
220 コレクタまたはドレイン端子
230 炭素濃度
240 半導体基板
350 絶縁ゲートバイポーラトランジスタ配置
360 コレクタ層
370 ドリフト層
380 ボディ領域
385 ソース領域
390 ゲート
392 導電チャネル
394 絶縁層
400 メサ絶縁ゲートバイポーラトランジスタ構造
460 コレクタ層
462 裏側コレクタ金属層
464 電気コンタクト
470 ドリフト層
480 ボディ領域
485 ソース領域
486 ソース金属層
487 電気的コンタクト
490 ゲート
492 ゲート配線
510 陽子フィールドストッププロファイル(従来)
511 炭素分布(従来)
520 フィールドストッププロファイル
521 炭素分布(提案)
530 ドリフト層
540 フィールドストップ層
550 コレクタ層
600 方法
710 炭素の溶解度限界
810 置換型炭素の拡散定数
910 格子間炭素の拡散定数
Claims (17)
- 少なくとも1つのトランジスタ構造を含む半導体装置であって、前記少なくとも1つのトランジスタ構造は、
エミッタまたはソース端子、および
コレクタまたはドレイン端子を備え、
前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間に位置した半導体基板領域内の格子間炭素濃度が、前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間で変化し、
前記少なくとも1つのトランジスタ構造が、
前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間にドリフト層と、
前記ドリフト層と前記コレクタまたはドレイン端子との間にフィールドストップ層とをさらに含み、
前記ドリフト層の領域内の平均炭素濃度が前記フィールドストップ層の領域内の平均炭素濃度より低く、前記フィールドストップ層は前記ドリフト層の平均炭素濃度の少なくとも2倍の平均炭素濃度を有する半導体装置。 - 前記少なくとも1つのトランジスタ構造は、コレクタ層、ドリフト層、複数のボディ領域、複数のソース領域および複数のゲートを含む半導体構造を備えた絶縁ゲートバイポーラトランジスタ配置であり、
前記複数のソース領域および前記ドリフト層は第1の導電型のドーパントを含み、
前記複数のボディ領域および前記コレクタ層は第2の導電型のドーパントを含み、
前記複数のゲートは、前記複数のゲートが前記ボディ領域を介し前記複数のソース領域と前記ドリフト層との間に導電チャネルを引き起こすように構成されるよう配置される、請求項1に記載の半導体装置。 - 前記半導体装置の半導体基板は、前記半導体基板領域を含み、200μm未満の厚さを有する、請求項1に記載の半導体装置。
- 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が1*1014 cm−3より高い、請求項1に記載の半導体装置。
- 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が5*1015 cm−3より高い、請求項1に記載の半導体装置。
- 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が1*1016 cm−3より高い、請求項1に記載の半導体装置。
- 前記半導体基板領域内の前記炭素濃度が平均炭素濃度または最大炭素濃度である、請求項1に記載の半導体装置。
- 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が1*1014 cm−3より低い、請求項1に記載の半導体装置。
- 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が5*1015 cm−3より低い、請求項1に記載の半導体装置。
- 前記半導体基板領域が、シリコン、炭化ケイ素、砒化ガリウム、または窒化ガリウムを含む、請求項1に記載の半導体装置。
- 前記半導体基板領域内の前記炭素濃度が、2*1016 cm−3より低い最大炭素濃度と1*1014 cm−3より高い最小炭素濃度とを有する、請求項1に記載の半導体装置。
- 前記半導体基板領域内の前記炭素濃度が、最小炭素濃度と、前記最小炭素濃度の2倍を超える最大炭素濃度とを有する、請求項1に記載の半導体装置。
- 前記半導体基板領域が前記ドリフト層内に、前記半導体基板領域の他の領域と比較してより高い炭素濃度を有する、請求項1に記載の半導体装置。
- 前記半導体基板領域内の前記炭素濃度が前記半導体基板領域内の異なる深さによって異なる、請求項1に記載の半導体装置。
- 前記半導体基板領域内の前記炭素濃度が、前記半導体基板領域内の異なる深さによって1*1014 cm−3 から2*1016 cm−3 の間で異なる、請求項14に記載の半導体装置。
- 前記半導体基板領域内の前記炭素濃度が、前記半導体基板領域内の異なる深さによって1*1014 cm−3 から1*1017 cm−3の間で異なる、請求項14に記載の半導体装置。
- 前記半導体基板領域内の前記炭素濃度が、前記半導体基板領域内の異なる深さによって1*1015 cm−3 から5*1015 cm−3の間で異なる、請求項14に記載の半導体装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE102014116666.3A DE102014116666B4 (de) | 2014-11-14 | 2014-11-14 | Ein Verfahren zum Bilden eines Halbleiterbauelements |
| DE102014116666.3 | 2014-11-14 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015221920A Division JP6619210B2 (ja) | 2014-11-14 | 2015-11-12 | 半導体装置を形成する方法および半導体装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021016333A Division JP7140860B2 (ja) | 2014-11-14 | 2021-02-04 | 半導体装置を形成する方法および半導体装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2017228783A JP2017228783A (ja) | 2017-12-28 |
| JP2017228783A5 JP2017228783A5 (ja) | 2018-12-20 |
| JP6835682B2 true JP6835682B2 (ja) | 2021-02-24 |
Family
ID=55855294
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015221920A Active JP6619210B2 (ja) | 2014-11-14 | 2015-11-12 | 半導体装置を形成する方法および半導体装置 |
| JP2017151202A Active JP6835682B2 (ja) | 2014-11-14 | 2017-08-04 | 半導体装置を形成する方法および半導体装置 |
| JP2021016333A Active JP7140860B2 (ja) | 2014-11-14 | 2021-02-04 | 半導体装置を形成する方法および半導体装置 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015221920A Active JP6619210B2 (ja) | 2014-11-14 | 2015-11-12 | 半導体装置を形成する方法および半導体装置 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2021016333A Active JP7140860B2 (ja) | 2014-11-14 | 2021-02-04 | 半導体装置を形成する方法および半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US9972704B2 (ja) |
| JP (3) | JP6619210B2 (ja) |
| CN (1) | CN105609407B (ja) |
| DE (1) | DE102014116666B4 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105814694B (zh) | 2014-10-03 | 2019-03-08 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
| DE102016112139B3 (de) * | 2016-07-01 | 2018-01-04 | Infineon Technologies Ag | Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper |
| WO2018060679A1 (en) * | 2016-09-30 | 2018-04-05 | Anvil Semiconductors Limited | 3c-sic igbt |
| JP6646876B2 (ja) * | 2016-12-15 | 2020-02-14 | 信越半導体株式会社 | シリコン結晶の炭素濃度測定方法 |
| JP7045005B2 (ja) * | 2017-05-19 | 2022-03-31 | 学校法人東北学院 | 半導体装置 |
| JP7052322B2 (ja) | 2017-11-28 | 2022-04-12 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
| JP6835291B2 (ja) | 2018-03-19 | 2021-02-24 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6645546B1 (ja) * | 2018-09-03 | 2020-02-14 | 株式会社Sumco | シリコン試料の炭素濃度評価方法、シリコンウェーハ製造工程の評価方法、シリコンウェーハの製造方法およびシリコン単結晶インゴットの製造方法 |
| WO2020080295A1 (ja) | 2018-10-18 | 2020-04-23 | 富士電機株式会社 | 半導体装置および製造方法 |
| JP7099541B2 (ja) * | 2018-11-16 | 2022-07-12 | 富士電機株式会社 | 半導体装置および製造方法 |
| DE112019001738B4 (de) | 2018-11-16 | 2024-10-10 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und herstellungsverfahren |
| DE102018132236B4 (de) * | 2018-12-14 | 2023-04-27 | Infineon Technologies Ag | Leistungshalbleiterbauelement und Verfahren zu dessen Herstellung |
| CN112204710B (zh) | 2018-12-28 | 2024-07-09 | 富士电机株式会社 | 半导体装置及制造方法 |
| JP7173312B2 (ja) | 2019-05-16 | 2022-11-16 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| WO2021049499A1 (ja) | 2019-09-11 | 2021-03-18 | 富士電機株式会社 | 半導体装置および製造方法 |
| WO2021070584A1 (ja) | 2019-10-11 | 2021-04-15 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| CN113711364B (zh) | 2019-10-11 | 2025-07-15 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
| JP7363336B2 (ja) * | 2019-10-11 | 2023-10-18 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE112020002227T5 (de) | 2019-12-17 | 2022-02-17 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| CN113892184B (zh) * | 2019-12-18 | 2025-02-25 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
| WO2021166980A1 (ja) | 2020-02-18 | 2021-08-26 | 富士電機株式会社 | 半導体装置 |
| JP7361634B2 (ja) * | 2020-03-02 | 2023-10-16 | 三菱電機株式会社 | 半導体装置及び半導体装置の製造方法 |
| JP7323049B2 (ja) | 2020-03-04 | 2023-08-08 | 富士電機株式会社 | 半導体装置および半導体装置を備えた電力変換装置 |
| WO2021186944A1 (ja) * | 2020-03-17 | 2021-09-23 | 信越半導体株式会社 | シリコン単結晶基板中のドナー濃度の制御方法 |
| JP7264100B2 (ja) * | 2020-04-02 | 2023-04-25 | 信越半導体株式会社 | シリコン単結晶基板中のドナー濃度の制御方法 |
| DE112021001364B4 (de) * | 2020-11-17 | 2025-11-20 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| US12437659B2 (en) | 2020-12-23 | 2025-10-07 | Yamaha Motor Corporation, Usa | Aircraft auto landing system |
| JP7683287B2 (ja) | 2021-04-08 | 2025-05-27 | 富士電機株式会社 | 半導体装置および製造方法 |
| WO2023233802A1 (ja) | 2022-05-30 | 2023-12-07 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2024014333A (ja) * | 2022-07-22 | 2024-02-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| DE112023002207T5 (de) | 2022-12-13 | 2025-03-13 | Fuji Electric Co., Ltd. | Halbleitervorrichtung und Herstellungsverfahren einer Halbleitervorrichtung |
| JPWO2025028573A1 (ja) * | 2023-08-01 | 2025-02-06 | ||
| JPWO2025084305A1 (ja) * | 2023-10-17 | 2025-04-24 |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS526074B1 (ja) | 1971-06-04 | 1977-02-18 | ||
| JPS4888882A (ja) * | 1972-02-22 | 1973-11-21 | ||
| GB0130018D0 (en) | 2001-12-15 | 2002-02-06 | Koninkl Philips Electronics Nv | Semiconductor devices and their manufacture |
| DE102004004045B4 (de) * | 2004-01-27 | 2009-04-02 | Infineon Technologies Ag | Halbleiterbauelement mit temporärem Feldstoppbereich und Verfahren zu dessen Herstellung |
| JP4595450B2 (ja) * | 2004-09-02 | 2010-12-08 | 信越半導体株式会社 | 炭素ドープシリコン単結晶の製造方法 |
| JP4919700B2 (ja) | 2005-05-20 | 2012-04-18 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
| JP2009500851A (ja) * | 2005-07-05 | 2009-01-08 | マットソン テクノロジー インコーポレイテッド | 半導体ウェハの光学的特性を求めるための方法およびシステム |
| JP4802019B2 (ja) | 2006-03-14 | 2011-10-26 | パナソニック株式会社 | 基板処理装置の温度制御方法、基板処理装置および基板処理システム |
| US8946811B2 (en) | 2006-07-10 | 2015-02-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Body-tied, strained-channel multi-gate device and methods of manufacturing same |
| JP5155536B2 (ja) * | 2006-07-28 | 2013-03-06 | 一般財団法人電力中央研究所 | SiC結晶の質を向上させる方法およびSiC半導体素子の製造方法 |
| JP5127235B2 (ja) | 2007-01-10 | 2013-01-23 | 株式会社豊田中央研究所 | 半導体装置の製造方法 |
| JP2008177296A (ja) | 2007-01-17 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置、pnダイオード、igbt、及びそれらの製造方法 |
| JP5320679B2 (ja) | 2007-02-28 | 2013-10-23 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| JP2009141304A (ja) | 2007-11-13 | 2009-06-25 | Toyota Motor Corp | 半導体装置とその製造方法 |
| JP5374883B2 (ja) | 2008-02-08 | 2013-12-25 | 富士電機株式会社 | 半導体装置およびその製造方法 |
| CN101970260B (zh) * | 2008-03-26 | 2013-11-13 | 东京座椅技术股份有限公司 | 车用收起座椅 |
| JP2010034330A (ja) | 2008-07-29 | 2010-02-12 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| WO2011125305A1 (ja) | 2010-04-08 | 2011-10-13 | 信越半導体株式会社 | シリコンエピタキシャルウエーハ、シリコンエピタキシャルウエーハの製造方法、及び半導体素子又は集積回路の製造方法 |
| DE102011003439B4 (de) | 2011-02-01 | 2014-03-06 | Globalfoundries Dresden Module One Llc & Co. Kg | Verfahren zur Durchlassstromerhöhung in Feldeffekttransistoren durch asymmetrische Konzentrationsprofile von Legierungssubstanzen einer Kanalhalbleiterlegierung und Halbleiterbauelement |
| GB201114365D0 (en) | 2011-08-22 | 2011-10-05 | Univ Surrey | Method of manufacture of an optoelectronic device and an optoelectronic device manufactured using the method |
| CN104040692B (zh) | 2012-03-19 | 2016-11-09 | 富士电机株式会社 | 半导体装置的制造方法 |
| US9029243B2 (en) | 2012-10-08 | 2015-05-12 | Infineon Technologies Ag | Method for producing a semiconductor device and field-effect semiconductor device |
| JP6020342B2 (ja) | 2013-05-10 | 2016-11-02 | 信越半導体株式会社 | シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法 |
| JP6271309B2 (ja) * | 2014-03-19 | 2018-01-31 | 株式会社東芝 | 半導体基板の製造方法、半導体基板および半導体装置 |
| JP6415946B2 (ja) * | 2014-11-26 | 2018-10-31 | 株式会社東芝 | 半導体装置の製造方法及び半導体装置 |
| DE102016112139B3 (de) * | 2016-07-01 | 2018-01-04 | Infineon Technologies Ag | Verfahren zum Reduzieren einer Verunreinigungskonzentration in einem Halbleiterkörper |
-
2014
- 2014-11-14 DE DE102014116666.3A patent/DE102014116666B4/de active Active
-
2015
- 2015-11-09 US US14/935,830 patent/US9972704B2/en active Active
- 2015-11-12 JP JP2015221920A patent/JP6619210B2/ja active Active
- 2015-11-13 CN CN201510776583.1A patent/CN105609407B/zh active Active
-
2017
- 2017-08-04 JP JP2017151202A patent/JP6835682B2/ja active Active
- 2017-12-04 US US15/831,247 patent/US10529838B2/en active Active
-
2021
- 2021-02-04 JP JP2021016333A patent/JP7140860B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021082829A (ja) | 2021-05-27 |
| US20180102423A1 (en) | 2018-04-12 |
| US9972704B2 (en) | 2018-05-15 |
| JP7140860B2 (ja) | 2022-09-21 |
| CN105609407A (zh) | 2016-05-25 |
| DE102014116666A1 (de) | 2016-05-19 |
| DE102014116666B4 (de) | 2022-04-21 |
| JP2016096338A (ja) | 2016-05-26 |
| CN105609407B (zh) | 2019-04-30 |
| JP6619210B2 (ja) | 2019-12-11 |
| US20160141399A1 (en) | 2016-05-19 |
| JP2017228783A (ja) | 2017-12-28 |
| US10529838B2 (en) | 2020-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6835682B2 (ja) | 半導体装置を形成する方法および半導体装置 | |
| JP2017228783A5 (ja) | ||
| US11972950B2 (en) | Semiconductor device and method for manufacturing | |
| JP6100307B2 (ja) | 半導体デバイスを形成するための方法および半導体デバイス | |
| CN102737967B (zh) | 具有硫族元素掺杂区域的衬底和半导体器件 | |
| TWI384555B (zh) | 改進SiC晶質之方法及SiC半導體元件 | |
| JP7823694B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105280485B (zh) | 制造包括场停止区的半导体器件的方法 | |
| CN106128953B (zh) | 制造半导体器件的方法与含氧相关热施主的半导体器件 | |
| JP6981582B2 (ja) | 半導体装置 | |
| JP6109432B2 (ja) | 電力用半導体装置の製造方法 | |
| JPWO2016203545A1 (ja) | 半導体装置の製造方法 | |
| JP2017063187A5 (ja) | ||
| CN106257628B (zh) | 用于形成半导体器件的方法和半导体器件 | |
| CN103779194A (zh) | 质子辐照时掺杂效率的提高 | |
| JP5528515B2 (ja) | SiCバイポーラ型半導体素子 | |
| CN107039253B (zh) | 用于处理硅晶圆的方法 | |
| JP7058337B2 (ja) | Al/Be共注入により炭化ケイ素をp型ドーピングする方法 | |
| JP2025530857A (ja) | 半導体本体を製造するための方法、半導体本体およびパワー半導体デバイス | |
| Chen et al. | Implant damage studies with different implant temperature by spot and ribbon beam | |
| CN106952821A (zh) | 一种晶体管及其形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181112 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190820 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20191118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200519 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200819 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210105 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210204 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6835682 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |