JP2017228783A5 - - Google Patents

Description

さらに、本明細書または特許請求の範囲に開示された多数の行為または機能の開示は特定の順序であると解釈されなくてもよいということを理解すべきである。したがって、多数の行為または機能の開示は、このような行為または機能が技術的理由のために互に交換可能でない限り、これらを特定の順序に制限することはない。さらに、いくつかの実施形態では、単一行為は多数の副工程を含み得るまたは多数の副行為に分解され得る。このような副行為は、明示的に除外されない限り、この単一行為の開示に含まれ得、この単一工程の開示の一部であり得る。
また、本願は以下に記載する態様を含む。
（態様１）
半導体基板中に規定ドーズ量の陽子を注入する工程（１１０）と規定温度プロフィルに基づき前記半導体基板を焼き戻しする工程（１２０）とを含む半導体装置を形成する方法（１００）であって、
前記規定ドーズ量の陽子と前記規定温度プロフィルのうちの少なくとも１つは、前記半導体基板の少なくとも一部分内の炭素濃度に関する情報を示す炭素関連パラメータに依存して選択される、方法。
（態様２）
前記半導体基板の少なくとも一部分内の前記炭素濃度は１×１０ ^１５ ｃｍ ^−３ より高い、態様１に記載の方法。
（態様３）
前記規定ドーズ量の陽子を注入する（１１０）前に前記半導体基板の少なくとも一部分中に炭素を取り込む工程をさらに含む態様１または２に記載の方法。
（態様４）
前記炭素を取り込む工程は前記半導体基板の少なくとも一部分中に炭素を注入または拡散する工程を含む、態様３に記載の方法。
（態様５）
前記炭素を取り込む工程は前記半導体基板の少なくとも一部分中に炭素を拡散する工程を含み、前記半導体基板中の室温における炭素の溶解度より多くの炭素が前記拡散処理中に供給される、態様３に記載の方法。
（態様６）
規定拡散温度プロフィルに従って前記半導体基板を焼き戻しすることにより前記半導体基板から炭素を拡散する工程をさらに含む態様１〜５のいずれか一項に記載の方法。
（態様７）
結晶成長中またはエピタキシャル層の堆積中に規定炭素分布で前記半導体基板の前記少なくとも一部分内に前記炭素を取り込む工程をさらに含む態様１または２に記載の方法。
（態様８）
前記規定ドーズ量の陽子は１×１０ ^１４ ｃｍ ^−２ より高い、態様１〜７のいずれか一項に記載の方法。
（態様９）
前記規定温度プロフィルは５００℃未満の最大温度を含む、態様１〜８のいずれか一項に記載の方法。
（態様１０）
前記半導体装置の後続の製造工程は前記規定ドーズ量の陽子の注入（１１０）後に５００℃未満の温度で行われる、態様１〜９のいずれか一項に記載の方法。
（態様１１）
前記半導体基板の少なくとも一部分の炭素濃度または前記形成される半導体装置の前記半導体基板と共に製造される別の半導体基板の少なくとも一部分の炭素濃度を測定する工程をさらに含む態様１〜１０のいずれか一項に記載の方法。
（態様１２）
規定深さ分布を有する格子間半導体原子を生成するために規定エネルギー分布で前記半導体基板内に、電子、アルファ粒子、ヘリウムまたはさらなる陽子を注入する工程をさらに含む態様１〜１１のいずれか一項に記載の方法。
（態様１３）
前記規定ドーズ量の陽子は、前記半導体基板の前記少なくとも一部分内に規定濃度の格子間炭素を生成するように半導体基板内に注入される（１１０）、態様１〜１２のいずれか一項に記載の方法。
（態様１４）
前記半導体基板中に前記規定ドーズ量の陽子を注入する工程（１１０）は前記形成される半導体装置のドリフト層領域中に規定ドーズ量の陽子を注入する工程を含む、態様１〜１３のいずれか一項に記載の方法。
（態様１５）
前記形成される半導体装置のフィールドストップ層領域内に炭素を注入または拡散する工程であって、前記ドリフト層領域内の平均炭素濃度が前記フィールドストップ層領域内の平均炭素濃度より低くなるように注入または拡散する工程をさらに含む態様１〜１４のいずれか一項に記載の方法。
（態様１６）
前記炭素関連パラメータは深準位過渡分光法により測定されたＣｉＯｉ濃度または赤外線計測により測定された吸収係数である、態様１〜１５のいずれか一項に記載の方法。
（態様１７）
エミッタまたはソース端子（２１０）とコレクタまたはドレイン端子（２２０）とを含む少なくとも１つのトランジスタ構造を含む半導体装置（２００）であって、
前記エミッタまたはソース端子（２１０）と前記コレクタまたはドレイン端子（２２０）間に位置する半導体基板領域（２４０）内の炭素濃度（２３０）が前記エミッタまたはソース端子（２１０）と前記コレクタまたはドレイン端子（２２０）間で変化する、半導体装置。
（態様１８）
前記トランジスタ構造は前記エミッタまたはソース端子（２１０）と前記コレクタまたはドレイン端子（２２０）間に位置するドリフト層（３７０、４７０）を含み、
前記トランジスタ構造は前記ドリフト層（３７０、４７０）と前記コレクタまたはドレイン端子（２２０）間に位置するフィールドストップ層を含み、
前記フィールドストップ層は前記ドリフト層（３７０、４７０）の平均炭素濃度の少なくとも２倍の平均炭素濃度を含む、態様１７に記載の半導体装置。
（態様１９）
前記トランジスタ構造は、コレクタ層（３６０、４６０）、ドリフト層（３７０、４７０）、複数のボディ領域（３８０、４８０）、複数のソース領域（３８５、４８５）および複数のゲート（３９０、４９０）を含む半導体構造を含む絶縁ゲートバイポーラトランジスタ配置であり、
前記複数のソース領域（３８５、４８５）および前記ドリフト層（３７０、４７０）は少なくとも第１の導電型を主に含み、
前記複数のボディ領域（３８０、４８０）および前記コレクタ層（３６０、４６０）は少なくとも第２の導電型を主に含み、
前記複数のゲート（３９０、４９０）は、前記ゲートが前記ボディ領域（３８０、４８０）を介し前記ソース領域（３８５、４８５）と前記ドリフト層（３７０、４７０）との間に導電チャネルを引き起こすことができるように配置される、態様１７または１８に記載の半導体装置。
（態様２０）
前記半導体装置の半導体基板は２００μｍ未満の厚さを含む、態様１７〜１９のいずれか一項に記載の半導体装置。
（態様２１）
半導体装置を形成する方法（６００）であって、
第１の半導体ウェハ中に第１の規定ドーズ量の陽子を注入する工程（６１０）と、
第１の規定温度プロフィルに従って前記第１の半導体ウェハを焼き戻しする工程（６２０）であって、前記第１の規定ドーズ量の陽子と前記第１の規定温度プロフィルのうちの少なくとも１つは、前記第１の半導体ウェハの少なくとも一部分内の第１の炭素濃度に関する情報を示す炭素関連パラメータに依存して選択される、工程（６２０）と、
第２の半導体ウェハ中に第２の規定ドーズ量の陽子を注入する工程（６３０）と、
第２の規定温度プロフィルに従って前記第２の半導体ウェハを焼き戻しする工程（６３０）であって、前記第２の規定ドーズ量の陽子と前記第２の規定温度プロフィルのうちの少なくとも１つは、前記第２の半導体ウェハの少なくとも一部分内の第２の炭素濃度に関する情報を示す炭素関連パラメータに依存して選択され、前記第１の炭素濃度は前記第２の炭素濃度と異なる、工程（６３０）とを含む方法。

Claims (19)

1. 少なくとも１つのトランジスタ構造を含む半導体装置であって、
   エミッタまたはソース端子、および
   コレクタまたはドレイン端子を備え、
   前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間に位置した半導体基板領域内の格子間炭素濃度が、前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間で変化する、半導体装置。
2. 前記少なくとも１つのトランジスタ構造が、
   前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間にドリフト層と、
   前記ドリフト層と前記コレクタまたはドレイン端子との間にフィールドストップ層とをさらに備え、
   前記フィールドストップ層は前記ドリフト層の平均炭素濃度の少なくとも２倍の平均炭素濃度を有する、請求項１に記載の半導体装置。
3. 前記少なくとも１つのトランジスタ構造は、コレクタ層、ドリフト層、複数のボディ領域、複数のソース領域および複数のゲートを含む半導体構造を備えた絶縁ゲートバイポーラトランジスタ配置であり、
   前記複数のソース領域および前記ドリフト層は第１の導電型のドーパントを含み、
   前記複数のボディ領域および前記コレクタ層は第２の導電型のドーパントを含み、
   前記複数のゲートは、前記複数のゲートが前記ボディ領域を介し前記複数のソース領域と前記ドリフト層との間に導電チャネルを引き起こすように構成されるよう配置される、請求項１に記載の半導体装置。
4. 前記半導体装置の半導体基板は、前記半導体基板領域を含み、２００μｍ未満の厚さを有する、請求項１に記載の半導体装置。
5. 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が１＊１０^１４ ｃｍ^−３より高い、請求項１に記載の半導体装置。
6. 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が５＊１０^１５ ｃｍ^−３より高い、請求項１に記載の半導体装置。
7. 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が１＊１０^１６ ｃｍ^−３より高い、請求項１に記載の半導体装置。
8. 前記半導体基板領域内の前記炭素濃度が平均炭素濃度または最大炭素濃度である、請求項１に記載の半導体装置。
9. 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が１＊１０^１４ ｃｍ^−３より低い、請求項１に記載の半導体装置。
10. 前記半導体基板領域の少なくとも一部内で、前記炭素濃度が５＊１０^１５ ｃｍ^−３より低い、請求項１に記載の半導体装置。
11. 前記半導体基板領域が、シリコン、炭化ケイ素、砒化ガリウム、または窒化ガリウムを含む、請求項１に記載の半導体装置。
12. 前記半導体基板領域内の前記炭素濃度が、２＊１０^１６ ｃｍ^−３より低い最大炭素濃度と１＊１０^１４ ｃｍ^−３より高い最小炭素濃度とを有する、請求項１に記載の半導体装置。
13. 前記半導体基板領域内の前記炭素濃度が、最小炭素濃度と、前記最小炭素濃度の２倍を超える最大炭素濃度とを有する、請求項１に記載の半導体装置。
14. 前記少なくとも１つのトランジスタ構造が、前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間にドリフト層をさらに備え、前記半導体基板領域が前記ドリフト層内に、前記半導体基板領域の他の領域と比較してより高い炭素濃度を有する、請求項１に記載の半導体装置。
15. 前記少なくとも１つのトランジスタ構造が、
    前記エミッタまたはソース端子と前記コレクタまたはドレイン端子との間にドリフト層と、
    前記ドリフト層と前記コレクタまたはドレイン端子との間にフィールドストップ層とを含み、
    前記ドリフト層の領域内の平均炭素濃度が前記フィールドストップ層の領域内の平均炭素濃度より低い、請求項１に記載の半導体装置。
16. 前記半導体基板領域内の前記炭素濃度が前記半導体基板領域内の異なる深さによって異なる、請求項１に記載の半導体装置。
17. 前記半導体基板領域内の前記炭素濃度が、前記半導体基板領域内の異なる深さによって１＊１０^１４ ｃｍ^−３ から２＊１０^１６ ｃｍ^−３ の間で異なる、請求項１６に記載の半導体装置。
18. 前記半導体基板領域内の前記炭素濃度が、前記半導体基板領域内の異なる深さによって１＊１０^１４ ｃｍ^−３ から１＊１０^１７ ｃｍ^−３の間で異なる、請求項１６に記載の半導体装置。
19. 前記半導体基板領域内の前記炭素濃度が、前記半導体基板領域内の異なる深さによって１＊１０^１５ ｃｍ^−３ から５＊１０^１５ ｃｍ^−３の間で異なる、請求項１６に記載の半導体装置。