JP6751343B2 - バリスタ装置の製造方法およびバリスタ装置 - Google Patents

バリスタ装置の製造方法およびバリスタ装置 Download PDF

Info

Publication number
JP6751343B2
JP6751343B2 JP2016542671A JP2016542671A JP6751343B2 JP 6751343 B2 JP6751343 B2 JP 6751343B2 JP 2016542671 A JP2016542671 A JP 2016542671A JP 2016542671 A JP2016542671 A JP 2016542671A JP 6751343 B2 JP6751343 B2 JP 6751343B2
Authority
JP
Japan
Prior art keywords
substrate
varistor device
base metal
metal electrode
electrode region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016542671A
Other languages
English (en)
Other versions
JP2017504967A (ja
Inventor
サン,デニス
ジン,ジェイミー
リ,チロン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
TDK Electronics AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Electronics AG filed Critical TDK Electronics AG
Publication of JP2017504967A publication Critical patent/JP2017504967A/ja
Application granted granted Critical
Publication of JP6751343B2 publication Critical patent/JP6751343B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/144Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being welded or soldered
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C17/00Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • H01C17/281Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals by thick film techniques
    • H01C17/283Precursor compositions therefor, e.g. pastes, inks, glass frits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

本開示は、バリスタ装置の製造方法およびバリスタ装置に関する。
バリスタは、たとえば中国特許出願公開公報第101339821A号明細書および中国特許出願公開公報第102324290号明細書により公知である。
本開示の目的は、改良されたバリスタ装置、より特定的には、優れたコスト効率で製造可能なバリスタ装置を提供することである。
この目的は、独立請求項の主題により実現される。有利な実施の形態および改良は、従属請求項の主題である。
本開示のある局面は、バリスタ装置のための基体を提供するステップを含むバリスタ装置の製造方法に関する。基体は、すでに焼結された材料、好ましくはセラミック材料を含む。さらに、基体は、好ましくは円盤形状を有する。上記方法は、卑金属電極領域のための基材を基体に提供するステップをさらに含む。卑金属電極領域は、電極層を構成するか、あるいはバリスタ装置の電極に寄与し得る。上記電極は、さらに他の構成要素を含んでもよい。好ましくは、卑金属電極領域は電極層である。上記方法は、卑金属電極領域が形成され、かつ、その卑金属電極領域がバリスタ装置の基体に強固に接続されるように、基材を有する基体を保護ガス環境下において、ある温度条件下に暴露するステップをさらに含む。保護ガスは、好ましくは雰囲気に追加可能な気体または気体状の添加剤である。保護ガス環境または雰囲気は、便宜的には、たとえば上記温度条件下に基体を暴露する間に基体が酸化することを防止するために必要である。好ましくは、保護ガスは、非常に低濃度または機能上無視できる程度の酸素を含有する高純度窒素ガスである。上記方法は、バリスタ装置を完成させるステップをさらに含む。
セラミック材料または基体は、焼結されていない材料であってもよく、上記温度条件下に基体を暴露している間に焼結される材料であってもよい。
本開示の利点として、コスト効率が非常に優れた手法でバリスタ装置を製造することができる。これは、バリスタ装置内の卑金属電極領域のために用いられる基材が、電極材料のためのたとえば銀(Ag)または他の貴金属と比べてはるかに安価であるためである。
ある実施の形態において、卑金属電極領域のための基材を有する基体を提供するステップの間または後に、基材は、たとえば150℃から200℃までの間の温度で乾燥される。
ある実施の形態において、基材が基体に提供される前に、不動態が基体に提供される。
ある実施の形態において、不動態は、上記温度条件下で基体を暴露する間の化学反応および/または保護ガスの影響から基体を保護する。
不動態は、便宜的には、バリスタ装置の動作のために上記温度条件下に基体を暴露する間に、基体の所望の電気的性質および/または半導体的性質を維持または確立するために必要である。
不動態は、好ましくは、基体上に堆積した不動態層である。不動態は基体表面の不動態であってもよく、それによって基体は不動態を基体に提供する間にコーティングされる。好ましくは、不動態は、電気的に非導通性である。便宜的には、基体には、基体のサイトまたは表面領域が化学的に結合していない状態であって、かつ、化学的に結合していない領域またはコーティングされていない領域内に基材を後に提供または適用できるように、不動態が提供される。これは、たとえばバリスタ装置の1以上の電極を提供するためである。
ある実施の形態において、上記温度は、卑金属電極領域が形成されるように基材をバーンインするための、または基材を基体に機械的に接続するための焼成温度である。これにより、基材に存在し得る溶剤または化学物質を基材から排除し得る。
ある実施の形態において、不動態は、たとえば上記温度条件での暴露の間に保護ガス環境の還元条件下において、基体または基体の一部分の化学還元から基体を保護するように構成または提供される。上記還元は、とりわけ基体の電気的性質または半導体的性質を損なったり、これら性質に悪影響を与えたりする可能性がある。
ある実施の形態において、不動態は、たとえばその後のはんだ付けのステップおよび/またはバリスタ装置の製造ステップの間において、基体外部から基体内部への腐食剤または他の化学物質の拡散から基体を保護する。
ある実施の形態において、基体に不動態のための原料が提供された後に、上記原料は、不動態を形成するために300℃から600℃までの温度において硬化される。このプロセスは、基体に不動態を適切に提供するために必要的または便宜的であり得る。
ある実施の形態において、基体には、スクリーン印刷によって基材が提供される。この実施の形態によれば、卑金属電極領域および/またはバリスタ装置全体のための基材を大規模に生産、たとえば大量生産することができる。これにより、卑金属電極領域のためのコスト効率に優れた材料の利点を、上述したように、さらに活用することができる。あるいは、基体に、あらゆる便宜的な技術によって基材を提供することができる。
ある実施の形態において、基体は、たとえばコンベア型加熱炉など異なる温度区画を有する加熱炉内にて上記温度条件に暴露される。少なくとも1つの区画において、卑金属電極領域が形成され、基体に強固に接続され得る。
ある実施の形態において、450℃から800℃までの温度の区画では、卑金属電極領域が形成されて基体に強固に接続されるように、5分から30分までの期間、基体は暴露される。この実施の形態により、便宜的かつ都合のよい卑金属電極領域の形成および/または固定あるいは強固な接続が可能になる。
ある実施の形態において、上記温度条件下への基体の暴露後に、基体には、はんだ接点および/またははんだストラップが提供される。この実施の形態は、便宜的には、バリスタ装置が適用されるあらゆる構成要素とのバリスタ装置の電気的接続を可能にする。
ある実施の形態において、はんだ接点の材料および/またははんだストラップの材料は、鉛フリーである。この実施の形態は、RoHSのようなガイドラインの要求に適合することを可能にする。RoHSは、欧州連合(EU)に採用された「電気・電子機器に含まれる特定有害物質の使用制限に関する欧州議会及び理事会指令」(Directive on the restriction of the use of certain hazardous substances in electrical and electronic equipment)の短縮形である。
ある実施の形態において、バリスタ装置を完成させるステップは、これまで製造された基体に保護的および/または機械的に安定化させる外部コーティングまたはカプセル化とを提供するステップを含む。
本開示のさらに別の局面は、セラミック基体と、卑金属電極領域を含む電極とを備えたバリスタ装置に関する。卑金属電極領域は、セラミック基体に直接接続される。卑金属電極領域は、低いか無視できるほどの酸素を含み得る。酸素の原子組成百分率は、たとえば0.5%であり、好ましくは0.1%未満である。
1以上の貴ではない卑金属電極領域によって、高価な貴金属を電極材料に用いることを都合よく避けられるので、バリスタ装置の製造コストを低減することができる。
ある実施の形態において、卑金属電極領域は、銅を含むか、完全に銅によってできている。電極材料としての銅のコスト効率の利点とともに、銅の電気的性質または熱的伝導特性の利点をバリスタ装置に利用することができる。有利なことに、この実施の形態は、大きな活性すなわちセラミック表面積と、比較的大きなAC動作電圧とを有するバリスタ装置の製造をさらに可能にしたり促進したりする。
バリスタ装置のある実施の形態において、セラミック基体の電極表面は、少なくとも400mmの面積を有する。この電極表面は、たとえば上面から見た基体の主表面(以下を参照)と完全に、または実質的に一致し得る。この実施の形態によれば、便宜的にはまたは好ましくは、バリスタ装置のサージ電流の吸収容量を増加させることができる。
あるバリスタ装置の実施の形態において、バリスタ装置は、少なくとも75Vの二乗平均平方根AC動作電圧に設計されている。
あるバリスタ装置の実施の形態において、バリスタ装置は不動態を含む。不動態は、たとえば基体に直接的に接触しない卑金属電極領域のエリアまたは表面において、セラミック基体に直接接続される。この実施の形態によれば、不動態によって最も都合良くかつ簡易に上述の外部影響から基体を保護することができる。
あるバリスタ装置の実施の形態において、不動態は、鉛フリーのガラス、セラミック材料および/または無機材料である。
あるバリスタ装置の実施の形態において、セラミック基体は、各々がセラミック基体の主表面に接続された2つの卑金属電極領域を含む。この実施の形態は、バリスタ装置の電気的接続に関して都合がよい。
ある実施の形態において、不動態は、セラミック基体の端面のみに配置されている。この端面は、セラミック基体の主表面を接続する。
その結果として、バリスタ装置の製造中に劣化または腐食が最も生じやすいセラミック基体の端の領域を外的影響から適切に保護することができる。たとえば、上記境界または端領域における幾何学的端部効果は、特に漏れ電流、エネルギー吸収容量、電流−電圧特性といったバリスタ装置の電気的性質に悪影響を与え得る。それだけでなく、バリスタ装置の寿命または耐久性に関しても影響がある可能性がある。
バリスタ装置の代替的な実施の形態において、不動態は、卑金属電極領域が提供されるべきセラミック基体の側面または領域以外のいかなるセラミック基体の側面に配置されてもよい。
この実施の形態によれば、不動態化すなわち不動態の保護効果は、これまでに説明された実施の形態と比べて、さらに増加させたり最適化したりことができる。
あるバリスタ装置の実施の形態において、卑金属電極領域は、5μmから30μmまでの厚みを有する層である。この厚みは、十分に覆われた、あるいは連続的に覆われた電極表面を形成するという観点からと同時に、セラミック基体への卑金属電極領域のコスト効率に優れた応用を可能にするという観点から、最適化または適正化することができる。
ある実施の形態において、提示されるバリスタ装置は、先行技術のバリスタ装置および/または卑金属電極領域に代えて貴金属の電極または電極領域(たとえば銀により形成されたもの)を備える同種のバリスタ装置との比較において、類似または同等の電気的性質を有する。ここで「同等」または「類似」とは、貴金属電極を備えた上述の参照用バリスタ装置との比較において、バリスタ電圧または漏れ電流に関し、上記電気的性質が大幅に悪化したり劣化したりしていないことを意味する。
あるバリスタ装置の実施の形態において、バリスタ装置は、ストラップ状および/またはディスク状のバリスタである。この実施の形態によれば、バリスタ装置のセラミック基体は、モノリシック材料または要素から形成される。
あるバリスタ装置の実施の形態において、バリスタ装置は、複数層のバリスタではない。
バリスタ装置は、たとえば落雷による過電圧から各装置を保護するために、たとえば電化製品、通信装置または産業用電源に利用することができる。
異なる局面または実施の形態とともに本明細書の以上および以下に説明される特徴は、他の局面および実施の形態においても適用され得る。この開示の主題のさらなる特徴および有利な実施の形態は、図面とともに以下に説明される例示的な実施の形態から明らかになるであろう。
バリスタ装置は、好ましくは上述の方法によって製造されるので、バリスタ装置の製造方法とともに以上および以下で説明される特徴は、バリスタ装置そのものに関するものであってもよいし、あるいは逆であってもよい。
バリスタ装置の概略断面図である。
同様の要素、同種の要素および同等に作用する要素は、図面中、同じ参照符号を付して表され得る。また、図面の縮尺は正確でない場合もある。むしろ、重要な原理についてはより良い説明を行なうために、特定の特徴は強調して図示されている。
図1は、長手方向のバリスタ装置100の断面図である。バリスタ装置100は、ストラップ状バリスタおよび/またはディスク状バリスタである。バリスタ装置100は、基体1を備える。基体1は、便宜的にはセラミック材料によって作られる。さらに、基体1は、好ましくは、ディスク様の形状を有する。ディスクの主な伸張方向は、図1では水平方向を通り、基体1の主表面を通って伸張し得る。基体1は、2つの主面7を含む(図1の左側面および右側面または表面を参照)。主面7は、基体1の表面(おもて面)および裏面に関するものであってもよい。基体1は、1以上の端面6をさらに含む。好ましくは、端面6は主表面7を接続する。バリスタ装置100または基体のディスク様の実施の形態によれば、端面6は、基体1の円周表面をさらに形成し得る。
追加的または代替的に、基体1は平面形状を含み得る。好ましくは、基体1は、酸化亜鉛(ZnO)を含むか酸化亜鉛によって構成される。実際には、非線形抵抗挙動といったバリスタの機能は、酸化亜鉛によるものである可能性がある。
バリスタ装置100は、好ましくは2つの電極をさらに備え、各電極は主表面7に適用される。電極の各々は、卑金属電極領域2によって構成され得る。電極または卑金属電極領域2について言及する場合、図1に示される電極2の両方か卑金属電極領域2について自動的に言及しているものとする。
卑金属電極領域2は、好ましくは銅によって作られている。あるいは、卑金属電極領域2は、他の卑金属によって作られたものであってもよい。好ましくは、卑金属電極領域2は、5μmから30μまでの厚みを有する。好ましくは、卑金属電極領域2は、著しくは酸化されておらず、酸素の原子組成百分率が0.1%未満しかない。
図1には明示されていないものの、電極は、たとえば金属である電極材料または電極層をさらに含み得る。これらは、たとえばバリスタ装置100への接点のはんだ付けの間などの製造中に、存在する可能性がある腐食物質のための拡散障壁として機能し得る。しかしながら、卑金属電極領域2は、基体1に直接接触する電極領域である。
バリスタ装置100の基体1は、面積が100mm以上の電極表面を有し、好ましくは、たとえば400mm以上などのような200mm以上の面積を有する。上記電極表面(明示せず)は、好ましくは、少なくとも1つの卑金属電極領域2に接続されているか当該卑金属電極領域2によって覆われている基体1の表面に関する。この電極表面は、基体1の各側面上の主表面7に一致し得る。
バリスタ装置100は、25V以上、好ましくは、たとえば75V以上など50V以上の二乗平均平方根AC動作電圧用にさらに設計され得る。
バリスタ装置100は、不動態3、好ましくは不動態層をさらに備える。不動態3は、基体1の端面6、すなわち図1において基体1の上面および底面に適用される。端面6は、好ましくは電極表面または主表面7の1つと比べて小さな面積を有し、それによりバリスタ装置100の製造中に劣化または腐食が起こりやすい可能性がある。不動態3は、図1に示されるように、端面6にしか配置されていない。
あるいは、不動態3は、明示されていないものの、卑金属電極領域2が提供または適用される、基体1の側面または領域以外であれば、基体1のいかなるサイトまたは外側面に配置されてもよい。
不動態は、鉛フリーガラス、セラミック材料および/または無機材料であってもよいし、これらを含んでもよい。不動態は、たとえば、バリスタ装置100の製造中における化学還元のような保護ガスまたはガス雰囲気下での化学反応および/または影響から基体を保護するために提供される。
スタ装置100は、たとえばバリスタ装置の各側面(図1における左側面および右側面を参照)において電極2にはんだ付けされるはんだストラップ4をさらに備える。はんだストラップ4は、好ましくはスズ(Sn)により作られている。図1では明示していないが、電極2は、さらなる電極および/またははんだ材料を含んでもよい。バリスタ装置100は、外部コーティング5をさらに備える。
以下においては、バリスタ装置の製造方法が説明される。上記製造方法は、バリスタ装置100用の基体1を提供するステップと、卑金属電極領域用の基材を基体に提供するステップと、卑金属電極領域2が形成され、かつ、その卑金属電極領域2がバリスタ装置100の基体1に強固に接続されるように、基材を有する基体1を保護ガス雰囲気のある温度条件下に暴露するステップとを含む。このような趣旨で、基材は、金属ペーストであってもよいし金属ペーストを含んでもよい。好ましくは、基材は、バインダまたは結着剤をさらに含む。
基材は、たとえばスクリーン印刷または他の印刷方法により提供されてもよい。
バリスタ装置の製造中において、基体1は、不動態化のための原材料によってその後にコーティングされ得る。続いて、基体1は、不動態3を形成するために硬化または焼成され、さらに卑金属電極領域のために基材によりコーティングされ、乾燥され、上記温度条件下で暴露され、たとえばはんだストラップ4にはんだ付けされ、そして外部コーティング5によりコーティングされてもよい。
はんだストラップ4および/または上記他のはんだ接点もしくは層は、互いにはんだ付けされてもよい。このはんだ付けは、たとえば真空および/または保護環境もしくは外気条件下において、浸漬はんだ付けまたはリフローはんだ付けにより行なわれる。また、はんだ付けの間には、バー状、ペースト状もしくはワイヤ状のようなフラックス材料および/または特別な鉛フリーはんだが使用され得る。特に、はんだストラップ4は、ボルトであってもよく、かつ/または、曲がった形状もしくは真っ直ぐな形状であってもよい。この方法は、それまでに製造または組み立てられた構成要素に外部コーティング5を提供またはコーティングするステップをさらに含む。外部コーティング5は、カプセル化および/または有機材料もしくは無機材料であってもよく、たとえばエポキシ樹脂である。
暴露するステップは、基材のためにバーンインを行なうステップであってもよいし、バーンインを行なうステップを含んでもよい。このステップによって、上記材料は卑金属電極領域に変換され、それと同時に基体1に機械的に接続される。製造中には、さらなる電極材料が基体1に堆積または適用されてもよい。
暴露するステップは、好ましくは、ベルト状窯(キルン)のようなコンベア型加熱炉または窯(図面では明示されていない)の内部において行なわれる。上記加熱炉は、空気をほとんど含まない高純度窒素のような保護ガス雰囲気を適用するための設備をさらに備えることが好ましい。コンベア型加熱炉は、好ましくは、加熱領域、高温領域、冷却領域および出口エリアを備える。加熱領域においては、上述のバインダを基材から除去することが好ましい。高温領域においては、上記した基材の暴露またはバーンインのために、450℃から800℃までの温度が加えられることが好ましい。好ましくは、既成の基体が上記範囲内の温度に5分から30分までの期間暴露される。期間および温度は、個々の装置または基体のサイズに依存し得る。大きな装置では、より小さな装置と比べて、熱的衝撃を大きくしなければならない場合がある。冷却領域においては、個々の製品は、たとえば高温領域の温度から冷却され得る。
詳細には、不動態は、上述のように、たとえば560℃で1時間のように、300℃から600℃までの温度で10分から4時間までの時間をかけて硬化され得る。
詳細には、基材は、空気環境下において、たとえば100℃から300℃までの温度で2分から15分までの時間をかけて乾燥され得る。
ある実施の形態において、バリスタ装置は、33.7mmの長さを有し、32mmよりも長い直径を有し、216V〜264Vのバリスタ電圧を有し、2μAの漏れ電流を有し、8/20μsの電流容量もしくは電圧パルス形状を有し、および/または2msのエネルギー吸収耐性を有し得る。
代替的な実施の形態において、バリスタ装置は、675V〜825Vのバリスタ電圧および/または10pAよりも大きな漏れ電流を有し得る。
保護範囲は、以上の本明細書で示された例に限定されるものではない。この発明は、新規な各特性および特性の各組合せによって具体化される。この発明は、特に、たとえ特徴または特徴の組合せが特許請求の範囲または実施例に明示的に記載されていなくても、特許請求の範囲に記載されたすべての特徴の各組合せを含む。
1 基体、2 卑金属電極領域、3 不動態、4 はんだストラップ、5 外部コーティング、6 端面、7 主表面、100 バリスタ装置。

Claims (10)

  1. バリスタ装置(100)の製造方法であって、
    前記バリスタ装置(100)用の、セラミック材料を含む基体(1)を提供するステップと、
    卑金属電極領域(2)用の基材を前記基体に提供するステップと、
    前記卑金属電極領域(2)が形成され、かつ前記バリスタ装置(100)の前記基体(1)に強固に接続されるように、前記基材を有する前記基体(1)を保護ガス雰囲気下においてある焼成温度条件下で暴露するステップと、
    前記バリスタ装置(100)を完成させるステップとを含み、
    前記基体(1)に前記基材が提供される前に、前記基体(1)に不動態(3)が提供され、
    前記基体(1)は、2つの主表面(7)と、前記2つの主表面(7)を接続する端面(6)と、を有しており、
    前記卑金属電極領域(2)は、前記2つの主表面(7)の各々の一部に形成され、
    前記基体(1)には、前記端面(6)のすべての外側と、前記2つの主表面(7)の各々のうちの前記卑金属電極領域(2)が形成される領域を除いた前記2つの主表面(7)の各々のすべての外側とに前記不動態(3)が適用されるように、前記不動態(3)が提供され、
    前記卑金属電極領域(2)は、銅と、腐蝕物質のための拡散障壁として機能する電極材料または電極層と、を含んでいる、
    バリスタ装置の製造方法。
  2. 前記不動態(3)のための原料が前記基体(1)に提供された後に、前記原料は、前記不動態(3)を形成するために300℃から600℃までの温度において硬化される、請求項1に記載のバリスタ装置の製造方法。
  3. 前記基体(1)には、スクリーン印刷によって前記基材が提供される、請求項1または2に記載のバリスタ装置の製造方法。
  4. 前記基体(1)は、異なる温度区画を有する加熱炉の内部において、前記焼成温度条件下で暴露される、請求項1〜3のいずれか1項に記載のバリスタ装置の製造方法。
  5. 前記基体(1)は、450℃から800℃までの温度の区画において、前記卑金属電極領域(2)が形成され、かつ前記基体(1)に強固に接続されるように、5分から30分までの期間、暴露される、請求項4に記載のバリスタ装置の製造方法。
  6. 前記基体(1)の前記焼成温度条件下での暴露後において、はんだ接点および/またははんだストラップが前記基体(1)に提供される、請求項1〜5のいずれか1項に記載のバリスタ装置の製造方法。
  7. バリスタ装置(100)であって、
    セラミック基体(1)と、
    卑金属電極領域(2)を含む電極とを備え、前記卑金属電極領域(2)は、前記セラミック基体(1)に直接接続され、
    前記バリスタ装置(100)は不動態(3)を備え、前記不動態(3)は、焼成温度条件下で前記セラミック基体(1)を暴露する間の化学反応および/または保護ガスの影響に対して前記セラミック基体(1)を保護するように前記セラミック基体(1)に直接接続されており、
    前記セラミック基体(1)は、2つの主表面(7)と、前記2つの主表面(7)を接続する端面(6)と、を有しており、
    前記卑金属電極領域(2)は、前記2つの主表面(7)の各々の一部に形成され、
    前記不動態(3)は、前記端面(6)のすべての外側と、前記2つの主表面(7)の各々のうちの前記卑金属電極領域(2)が形成される領域を除いた前記2つの主表面(7)の各々のすべての外側とに設けられており、
    前記卑金属電極領域(2)は、銅と、腐蝕物質のための拡散障壁として機能する電極材料または電極層と、を含んでいる、
    バリスタ装置(100)。
  8. 前記卑金属電極領域(2)は、銅を含む、請求項7に記載のバリスタ装置(100)。
  9. 前記不動態(3)は、鉛フリーガラス、セラミック材料および/または無機材料である、請求項7または8に記載のバリスタ装置(100)。
  10. 前記卑金属電極領域(2)は、5μmから30μmまでの厚みを有する層である、請求項7〜9のいずれか1項に記載のバリスタ装置(100)。
JP2016542671A 2013-12-24 2014-11-13 バリスタ装置の製造方法およびバリスタ装置 Active JP6751343B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201320859060.X 2013-12-24
CN201320859060.XU CN203733541U (zh) 2013-12-24 2013-12-24 变阻器器件
PCT/EP2014/074532 WO2015096932A1 (en) 2013-12-24 2014-11-13 Method for fabricating a varistor device and varistor device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019006804A Division JP2019091907A (ja) 2013-12-24 2019-01-18 バリスタ装置の製造方法およびバリスタ装置

Publications (2)

Publication Number Publication Date
JP2017504967A JP2017504967A (ja) 2017-02-09
JP6751343B2 true JP6751343B2 (ja) 2020-09-02

Family

ID=51203592

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016542671A Active JP6751343B2 (ja) 2013-12-24 2014-11-13 バリスタ装置の製造方法およびバリスタ装置
JP2019006804A Pending JP2019091907A (ja) 2013-12-24 2019-01-18 バリスタ装置の製造方法およびバリスタ装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2019006804A Pending JP2019091907A (ja) 2013-12-24 2019-01-18 バリスタ装置の製造方法およびバリスタ装置

Country Status (5)

Country Link
US (1) US9934892B2 (ja)
EP (2) EP3087571B1 (ja)
JP (2) JP6751343B2 (ja)
CN (1) CN203733541U (ja)
WO (1) WO2015096932A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112019003625T5 (de) 2018-07-18 2021-04-22 Avx Corporation Varistor-Passivierungsschicht und Verfahren zu ihrer Herstellung
CN109243739A (zh) * 2018-11-12 2019-01-18 深圳市槟城电子有限公司 一种压敏电阻及电子设备

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2338166A1 (de) * 1972-08-04 1974-02-14 Gen Electric Elektrode fuer ein granulares elektrisches schaltungselement und verfahren zu ihrer herstellung
US3864658A (en) * 1972-08-04 1975-02-04 Gen Electric Electrode for a granular electrical circuit element and method of making same
JPS5480547A (en) * 1977-12-09 1979-06-27 Matsushita Electric Ind Co Ltd Ceramic varister
JPS5925749B2 (ja) * 1979-03-26 1984-06-20 三菱電機株式会社 酸化亜鉛形バリスタの製造方法
DE3405834A1 (de) * 1984-02-17 1985-08-22 Siemens AG, 1000 Berlin und 8000 München Varistor aus einer scheibe aus durch dotierung halbleitendem zinkoxid-material und verfahren zur herstellung dieses varistors
JPH01134901A (ja) * 1987-11-20 1989-05-26 Chichibu Cement Co Ltd サーミスタ
JPH01289213A (ja) * 1988-05-17 1989-11-21 Matsushita Electric Ind Co Ltd 電圧依存性非直線抵抗体素子の製造法
JPH01289208A (ja) * 1988-05-17 1989-11-21 Matsushita Electric Ind Co Ltd 電圧依存性非直線抵抗体素子の製造法
JP2695660B2 (ja) * 1989-06-05 1998-01-14 三菱電機株式会社 電圧非直線抵抗体
EP0494507A1 (en) * 1990-12-12 1992-07-15 Electric Power Research Institute, Inc High energy zinc oxide varistor
CA2058337C (en) 1991-01-16 1998-06-23 Leo Walsh Column carbon treatment of polysaccharides
US5142263A (en) * 1991-02-13 1992-08-25 Electromer Corporation Surface mount device with overvoltage protection feature
JPH0536503A (ja) * 1991-07-25 1993-02-12 Murata Mfg Co Ltd 積層型バリスタ
JPH0585002U (ja) * 1992-04-15 1993-11-16 株式会社大泉製作所 非直線抵抗体
JPH0982506A (ja) * 1995-09-19 1997-03-28 Toshiba Corp 電力用抵抗体
JPH10289808A (ja) * 1997-04-15 1998-10-27 Toshiba Corp 機能性セラミックス素子
DE19953594A1 (de) * 1998-11-20 2000-05-25 Matsushita Electric Ind Co Ltd Oberflächenmontierte elektronische Komponente
JP2001028303A (ja) * 1999-07-15 2001-01-30 Toshiba Corp 電圧非直線抵抗体ユニットおよび避雷器ユニット
JP2001176703A (ja) * 1999-10-04 2001-06-29 Toshiba Corp 電圧非直線抵抗体及びその製造方法
JP2002151307A (ja) * 2000-08-31 2002-05-24 Toshiba Corp 電圧非直線抵抗体
JP2002075774A (ja) * 2000-09-04 2002-03-15 Furuya Kinzoku:Kk 電子部品
JP4218935B2 (ja) * 2002-08-09 2009-02-04 株式会社東芝 電圧非直線抵抗体の製造方法
JP5047454B2 (ja) * 2004-03-24 2012-10-10 日本ケミコン株式会社 電子部品
TW200719553A (en) * 2005-11-08 2007-05-16 Energetic Technology Three-layer stacked surge absorber and manufacturing method thereof
JP2009146890A (ja) * 2007-11-20 2009-07-02 Hitoshi Arai 低温焼付け可能な銅導電性ペースト。
CN101339821B (zh) 2008-08-15 2010-09-01 深圳市圣龙特电子有限公司 无铅无镉铜浆及其制造方法
CN102324290B (zh) * 2011-05-27 2013-02-27 广东风华高新科技股份有限公司 铜电极氧化锌压敏电阻器及其制备方法
CN102881388A (zh) * 2012-09-07 2013-01-16 广州新莱福磁电有限公司 铜合金电极钛酸锶钡钙环形压敏电阻器及其制备方法

Also Published As

Publication number Publication date
JP2019091907A (ja) 2019-06-13
EP3087571A1 (en) 2016-11-02
JP2017504967A (ja) 2017-02-09
US20160307673A1 (en) 2016-10-20
EP3087571B1 (en) 2023-12-27
WO2015096932A1 (en) 2015-07-02
US9934892B2 (en) 2018-04-03
EP4339973A1 (en) 2024-03-20
CN203733541U (zh) 2014-07-23

Similar Documents

Publication Publication Date Title
JP6783265B2 (ja) 電気的構成素子及びその製造方法
US7339781B2 (en) Electronic component and electronic device
KR101022980B1 (ko) 세라믹 전자 부품
EP2680278B1 (en) Mounting structure for electronic components
EP3109868B1 (en) Preparation method for electronic components with an alloy electrode layer
JP6603214B2 (ja) 多層バリスタデバイスの製造方法および多層バリスタデバイス
JP6751343B2 (ja) バリスタ装置の製造方法およびバリスタ装置
KR20230107899A (ko) 칩형 세라믹 전자부품
JP6070287B2 (ja) セラミック積層電子部品
US8274357B2 (en) Varistor having ceramic case
JP4020816B2 (ja) チップ状電子部品およびその製造方法
JP6260169B2 (ja) セラミック電子部品
KR200405295Y1 (ko) 칩형 써지 어레스터
JP2022140303A (ja) サージ防護素子及びその製造方法
JP2007275959A (ja) 鉛フリーはんだペースト及び実装構造
JP5589592B2 (ja) 半田付け方法
JPH10144191A (ja) 温度ヒューズ材料及びそれを用いた電子部品
JP2011114187A (ja) 過電圧保護部品
JPH0557835U (ja) 筒形セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170509

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171219

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20190226

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20190315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200413

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200814

R150 Certificate of patent or registration of utility model

Ref document number: 6751343

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250