JP6739649B2 - 電力変換装置および電力変換システム - Google Patents

Description

本発明は、並列接続された複数の電力変換装置を備えた電力変換システムにおける横流電流を抑制する技術に関する。

並列接続された複数の電力変換装置を備えた電力変換システムが知られている。このような電力変換システムにおいては、複数の電力変換装置を並列運転して負荷に電力を供給する場合に、各電力変換装置の出力電圧の振幅または位相にずれが生じると、各電力変換装置間で横流電流が発生し得る。

横流電流の発生を抑制するために、たとえば、特開２０１０−２８８４３７号公報（特許文献１）には、電力変換システムから負荷に供給される電流（以下、「負荷電流」とも称す）を電流検出器によって検出し、検出された負荷電流を電力変換装置の並列運転台数で割った値を電力変換装置１台当たりの出力電流指令として、各電力変換装置の出力電流を制御する方法が開示されている。

特開２０１０−２８８４３７号公報

上記特許文献１によれば、負荷電流を基本波成分および高調波成分の次数ごとに抽出し、抽出した電流を並列運転台数で除算した電流に基づいて出力電流指令を生成することで、電力変換装置間の出力電流のアンバランスを低減し、結果的に基本波成分および高調波成分の横流電流を抑制している。

しかしながら、上記特許文献１では、出力電流指令を生成するために負荷電流を検出することが必要となる。そのため、一部の電力変換装置が故障等で停止したことによって並列運転台数が変更したときに、負荷電流の検出遅れ、または出力電流指令の生成の遅れなどが生じることによって、出力電流指令と負荷電流との偏差が大きくなるという課題がある。その結果、負荷に対して適切な電流を安定的に供給することができなくなる可能性がある。

この発明は、上述のような課題を解決するためになされたものであって、この発明の目的は、並列接続された複数の電力変換装置を備えた電力変換システムにおいて、並列運転台数が変化しても、負荷に対して適切な電流を安定的に供給することができる技術を提供することである。

この発明の別の目的は、上記技術を、複数の電力変換装置を統括制御する上位制御装置または、複数の電力変換装置のうちのマスターとなる電力変換装置を設けることなく、実現することである。

本開示に係る電力変換装置は、直流電源に接続される入力端子と、負荷に接続される出力端子と、直流電源から前記入力端子に供給される直流電力を交流電力に変換して出力端子に出力するスイッチング素子部と、スイッチング素子部の出力を平滑化するフィルタリアクトルおよびフィルタコンデンサと、フィルタリアクトルと負荷との間に設けられる出力リアクトルと、第１の電流センサと、第１の電圧センサと、第２の電流センサと、制御部とを備える。第１の電流センサは、フィルタリアクトルに流れるリアクトル電流を検出する。第１の電圧センサは、フィルタコンデンサの端子間に出力される出力電圧を検出する。第２の電流センサは、出力リアクトルを流れる出力電流を検出する。制御部は、第１および第２の電流センサおよび第１の電圧センサの検出値に基づいて、スイッチング素子部を制御する。制御部は、出力電流および出力電圧に基づいて電圧指令を生成するとともに、基準周波数成分が除去された出力電流に基づいて電圧指令の補正量を生成する。制御部は、電圧指令と補正量との加算値に基づいて電流指令を生成し、リアクトル電流が電流指令に一致するようにスイッチング素子部を制御する。

本開示に係る電力変換システムは、負荷に対して並列接続された複数の電力変換装置を備える。複数の電力変換装置の各々は、直流電源に接続される入力端子と、負荷に接続される出力端子と、直流電源から入力端子に供給される直流電力を交流電力に変換して出力端子に出力するスイッチング素子部と、スイッチング素子部の出力を平滑化するフィルタリアクトルおよびフィルタコンデンサと、フィルタリアクトルと負荷との間に設けられる出力リアクトルと、第１の電流センサと、第１の電圧センサと、第２の電流センサと、制御部とを含む。第１の電流センサは、フィルタリアクトルに流れるリアクトル電流を検出する。第１の電圧センサは、フィルタコンデンサの端子間に出力される出力電圧を検出する。第２の電流センサは、出力リアクトルを流れる出力電流を検出する。制御部は、第１および第２の電流センサおよび第１の電圧センサの検出値に基づいて、スイッチング素子部を制御する。制御部は、出力電流および出力電圧に基づいて電圧指令を生成するとともに、基準周波数成分が除去された出力電流に基づいて電圧指令の補正量を生成する。制御部は、電圧指令と補正量との加算値に基づいて電流指令を生成し、リアクトル電流が電流指令に一致するようにスイッチング素子部を制御する。

本開示によれば、複数の電力変換装置を並列運転して負荷に電力を供給する電力変換システムにおいて、負荷電流を検出することなく基本波成分および高調波成分の横流電流を抑制することができる。これにより、電力変換システムは、並列運転台数が変化しても、負荷に対して適切な電流を安定的に供給することができる。また、本開示によれば、このような電力変換システムを、複数の電力変換装置を統括制御する上位制御装置、または、複数の電力変換装置のうちのマスターとなる電力変換装置を設けることなく、実現することができる。

この発明の実施の形態に係る電力変換装置が適用される電力変換システムの構成例を概略的に示す図である。 この発明の実施の形態に係る電力変換装置が適用される電力変換システムの構成例を概略的に示す図である。 図１および図２に示した電力変換装置の構成を概略的に示す図である。 図３に示した制御部の全体構成を説明するための機能ブロック図である。 図４に示した電力演算部の内部構成を示すブロック図である。 図５に示した有効電力演算器の内部構成を示すブロック図である。 図５に示した無効電力演算器の内部構成を示すブロック図である。 図７に示した正弦波電圧計測器の内部構成を示すブロック図である。 図７に示した余弦波電圧計測器の内部構成を示すブロック図である。 図７に示した正弦波電流計測器の内部構成を示すブロック図である。 図７に示した余弦波電流計測器の内部構成を示すブロック図である。 図４に示した位相生成部の内部構成を示すブロック図である。 位相生成部により生成される周波数指令の垂下特性例を示す図である。 図４に示した電圧指令生成部の内部構成を示すブロック図である。 電圧指令生成部により生成される実効電圧指令の垂下特性例を示す図である。 図４に示した電圧指令補正部の内部構成を示すブロック図である。 図１６に示したフィルタの周波数特性を示す図である。 図４に示した電圧制御部の内部構成を示すブロック図である。 図４に示した電流制御部の内部構成を示すブロック図である。 図１９に示したＰＷＭ信号生成部の動作を説明するためのタイムチャートである。 実施例および比較例に係る電力変換システムの構成を概略的に示す図である。 比較例に係る電力変換装置の構成を概略的に示す図である。 比較例に係る電力変換システムおよび実施例に係る電力変換システムにおける、各電力変換装置の動作を説明するためのタイミングチャートである。 図２３に示した各電力変換装置の出力電流をＦＦＴ解析した結果を示す図である。 フィルタリアクトルに流れる電流とフィルタリアクトルのインダクタンスとの関係を模式的に示す図である。 この発明の実施の形態２に係る電力変換システムに適用される電力変換装置の構成を概略的に示す図である。 図２６に示した制御部の全体構成を説明するための機能ブロック図である。 図２７に示した電圧指令生成部の内部構成を示すブロック図である。 図２７に示した電圧指令補正部の内部構成を示すブロック図である。 図２９に示したフィルタの周波数特性を示す図である。 図２７に示した電圧制御部の内部構成を示すブロック図である。 図２７に示した出力電流調整部の内部構成を示すブロック図である。 図２７に示した電流指令制限部の内部構成を示すブロック図である。 図２７に示した電流制御部の内部構成を示すブロック図である。 図２７に示したＩＮＶ電圧指令生成部の内部構成を示すブロック図である。 図２７に示したＰＷＭ信号生成部の内部構成を示すブロック図である。

以下、図面を参照して、本発明の実施の形態について説明する。なお、以下の図面において、同一または相当する部分には同一の参照符号を付し、その説明は繰り返さない。

実施の形態１．
（電力変換システムの構成）
図１および図２は、この発明の実施の形態１に係る電力変換装置が適用される電力変換システムの構成例を概略的に示す図である。

図１および図２を参照して、本実施の形態に係る電力変換システム１０００は、負荷６１に対して並列接続される複数の電力変換装置を備える。電力変換システム１０００は、複数の電力変換装置を並列運転することで、各電力変換装置の出力電力を合成して負荷６１に供給することができる。なお、電力変換システム１０００は、該複数の電力変換装置に並列接続され、出力電力に対して周波数の垂下特性を有する機器（たとえば、発電機など）をさらに備えていてもよい。

図１に示す第１の構成例では、電力変換システム１０００は、負荷６１に対して並列接続される２台の電力変換装置２１ａ，２１ｂを備える。２台の電力変換装置２１ａ，２１ｂには入力端子Ｔ１を介して、共通に１つの直流電源６０が接続される。直流電源６０は直流電力を電力変換装置２１ａ，２１ｂに供給する。電力変換装置２１ａ，２１ｂの各々は、直流電源６０から供給される直流電力を交流電力に変換するように構成される。

負荷６１は、出力端子Ｔ２を介して電力変換装置２１ａ，２１ｂから供給される交流電力によって駆動される。なお、本実施の形態では、電力変換装置２１ａ，２１ｂがともに正常である場合、電力変換装置２１ａ，２１ｂは互いに均等な交流電力を負荷６１に供給するものとする。

図２に示す第２の構成例は、図１の第１の構成例と比較して、電力変換装置２１ａ，２１ｂにそれぞれ対応して直流電源６０ａ，６０ｂが接続されている点が異なる。電力変換装置２１ａ，２１ｂの各々は、対応する直流電源６０ａ，６０ｂから供給される直流電力を交流電力に変換するように構成される。

なお、図１および図２の構成例では並列接続される電力変換装置の台数を２台としているが、電力変換装置の台数は３台以上であってもよい。複数の電力変換装置２１ａ，２１ｂは、基本的に同じ構成である。以下では、複数の電力変換装置２１ａ，２１ｂを包括的に表記する場合には、単に電力変換装置２１と称する。同様に、複数の電力変換装置２１ａ，２１ｂにそれぞれ対応して接続される複数の直流電源６０ａ，６０ｂについても、包括的に表記する場合には単に直流電源６０と称する。

（電力変換装置の構成）
図３は、図１および図２に示した電力変換装置２１の構成を概略的に示す図である。図３を参照して、電力変換装置２１は、入力端子１、直流バスコンデンサ２、スイッチング素子部３、フィルタリアクトル４、フィルタコンデンサ５と、出力リアクトル６、および出力端子７を備える。電力変換装置２１は、さらに、電圧センサ１１，１３、電流センサ１２，１４、および制御部３１とを備える。

入力端子１は直流電源６０（図１および図２）に接続される。直流バスコンデンサ２は、入力端子１とスイッチング素子部３との間に並列に接続される。直流バスコンデンサ２は、入力端子１に入力される直流電源６０の電圧を平滑化する。

直流バスコンデンサ２の容量値は、電力変換装置２１の出力の急変時に、直流バスコンデンサ２の端子間電圧が所定の電圧より小さくならないように選定されている。なお、所定の電圧は、電力変換装置２１が正常な電圧を出力することができる直流バスコンデンサ２の端子間電圧である。たとえば電力変換装置２１の出力電圧が２００Ｖｒｍｓである場合、所定の電圧は、該出力電圧の振幅に相当する２８３Ｖ程度に設定される。

スイッチング素子部３は、直流バスコンデンサ２の端子間電圧を、電圧指令に応じた交流電圧に変換する。具体的には、スイッチング素子部３は、４つの半導体スイッチング素子５１〜５４からなるブリッジ構成の単相インバータにより構成される。スイッチング素子部３は、並列接続された第１レグおよび第２レグを有する。第１レグは、上アームの半導体スイッチング素子５１と下アームの半導体スイッチング素子５２とを直列に接続して構成される。第２レグは、上アームの半導体スイッチング素子５３とを直列に接続して構成される。

半導体スイッチング素子５１〜５４としては、ＩＧＢＴ（Insulated Gate Bipolar Transistor）やＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等、ＰＷＭ（Pulse Width Modulation）制御によって導通（オン）および非導通（オフ）を切り替えることができる素子が用いられる。半導体スイッチング素子５１〜５４の各々にはダイオードが逆並列に接続されている。

制御部３１にて生成される制御信号（以下、「ＰＷＭ信号」とも称する）Ｓ１，Ｓ２によって半導体スイッチング素子５１〜５４のオンオフが制御されることにより、スイッチング素子部３は、入力端子１から供給される直流電源６０の電圧（すなわち、直流バス電圧Ｖｄｃ）をパルス状の電圧に変形する。具体的には、半導体スイッチング素子５１，５４はＰＷＭ信号Ｓ１に従ってオンまたはオフされ、半導体スイッチング素子５２，５３はＰＷＭ信号Ｓ２に従ってオンまたはオフされる。

なお、図３では、スイッチング素子部３を単相インバータで構成し、単相の負荷６１に対して単相交流電力を供給する構成を例示しているが、スイッチング素子部３を三相インバータで構成し、三相の負荷に対して三相交流電力を供給する構成としてもよい。

スイッチング素子部３の交流出力端子は、フィルタリアクトル４の一方端子に接続される。フィルタリアクトル４の他方端子には、フィルタコンデンサ５が接続される。フィルタリアクトル４およびフィルタコンデンサ５は、スイッチング素子部３の出力電圧を平滑化する。フィルタリアクトル４およびフィルタコンデンサ５は、スイッチング素子部３によってパルス化された直流電源６０の電圧に含まれる高調波成分を低減することにより、所定の周波数成分の電圧を出力する。なお、所定の周波数成分とは、たとえば電力系統の周波数範囲（たとえば５０Ｈｚまたは６０Ｈｚ）である。

フィルタリアクトル４の他方端子と出力端子７との間には、出力リアクトル６が接続される。出力リアクトル６は、電力変換装置２１の出力電流の高調波成分を抑制する。なお、高調波成分とは、スイッチング素子部３を構成する半導体スイッチング素子５１〜５４がスイッチング動作を行なう周波数相当の成分である。

このようにして、スイッチング素子部３から出力されたパルス状の電圧は、スイッチング素子部３と出力端子７との間に設けられたフィルタリアクトル４、フィルタコンデンサ５および出力リアクトル６を通ることによって正弦波状の電圧に成形される。

電圧センサ１１は、直流バスコンデンサ２の端子間電圧（以下、「直流バス電圧Ｖｄｃ」とも称する）を検出し、検出値を示す信号を制御部３１に出力する。

電流センサ１２は、スイッチング素子部３の交流出力端子とフィルタリアクトル４との間に接続され、フィルタリアクトル４に流れる電流（以下、「リアクトル電流ＩＬ」と称する）を検出し、検出値を示す信号を制御部３１に出力する。なお、電流センサ１２は、フィルタリアクトル４とフィルタコンデンサ５との間に接続されてもよい。

電圧センサ１３は、フィルタコンデンサ５の端子間電圧（以下、電力変換装置２１の「出力電圧Ｖｃ」とも称する）を検出し、検出値を示す信号を制御部３１に出力する。なお、本実施の形態では、出力リアクトル６における電圧降下が小さいものとして、フィルタコンデンサ５の端子間電圧を電力変換装置２１の出力電圧Ｖｃとみなす。電圧センサ１３は、出力リアクトル６と出力端子７と間に接続されてもよい。

電流センサ１４は、フィルタコンデンサ５と出力リアクトル６との間に接続され、出力リアクトル６に流れる電流（以下、電力変換装置２１の「出力電流Ｉｏ」とも称する）を検出し、検出値を示す信号を制御部３１に出力する。なお、電流センサ１４は、出力リアクトル６と出力端子７との間に接続してもよい。

制御部３１は、電流センサ１２，１４からの検出信号（リアクトル電流ＩＬおよび出力電流Ｉｏの検出値）および電圧センサ１１，１３からの検出信号（直流バス電圧Ｖｄｃおよび出力電圧Ｖｃの検出値）に基づいて、スイッチング素子部３を制御するためのＰＷＭ信号Ｓ１，Ｓ２を生成する。

（制御部３１の構成）
図４は、図３に示した制御部３１の全体構成を説明するための機能ブロック図である。図４を参照して、制御部３１は、電力演算部３２、位相生成部３３、電圧指令生成部３４、電圧指令補正部３５、電圧制御部３６、出力電流調整部３７、不足電圧抑制部３８、電流指令制限部３９、電流制御部４０、ＩＮＶ電圧指令生成部４１、およびＰＷＮ信号生成部４２を有する。なお、図４に示される制御部３１はハードウェアで構成してもよく、ソフトウェアで構成してもよい。あるいは、制御部３１はハードウェアおよびソフトウェアを組み合わせた構成としてもよい。

以下、図５から図２０を用いて、制御部３１を構成する各部の内部構成について詳細に説明する。なお、本実施の形態では、制御部３１がバイポーラ変調方式を用いてＰＷＭ信号を生成する構成について説明するが、これに限らず、ユニポーラ変調方式などの他の変調方式を用いてＰＷＭ信号を生成する構成としてもよい。

（１）電力演算部３２
図５は、図４に示した電力演算部３２の内部構成を示すブロック図である。図５を参照して、電力演算部３２には、電圧センサ１３により検出された出力電圧Ｖｃの検出値、電流センサ１４により検出された出力電流Ｉｏの検出値、および位相生成部３３により生成された内部位相φが入力される。電力演算部３２は、出力電圧Ｖｏ、出力電流Ｉｏおよび内部位相φに基づいて、電力変換装置２１が出力する有効電力Ｐおよび無効電力Ｑを演算するように構成される。

具体的には、電力演算部３２は、正弦波生成器（ＳＩＮ）１０１、余弦波生成器（ＣＯＳ）１０２、有効電力演算器１０３、および無効電力演算器１０４を有する。

正弦波生成器１０１は、内部位相φが入力され、正弦波ｓｉｎφを出力する。余弦波生成器１０２は、内部位相φが入力され、余弦波ｃｏｓφを出力する。

有効電力演算器１０３は、出力電圧Ｖｃおよび出力電流Ｉｏに基づいて、電力変換装置２１が出力する有効電力Ｐを演算する。具体的には、有効電力演算器１０３は、出力電圧Ｖｃと出力電流Ｉｏとの積（＝Ｖｏ×Ｉｏ）について、出力電圧Ｖｃの周期での平均を演算する。あるいは、有効電力演算器１０３は、出力電圧Ｖｃと出力電流Ｉｏとの積（＝Ｖｃ×Ｉｏ）に対してローパスフィルタなどのフィルタ処理を施してもよい。有効電力演算器１０３の内部構成については図６で後述する。

無効電力演算器１０４は、出力電圧Ｖｃ、出力電流Ｉｏ、正弦波ｓｉｎφおよび余弦波ｃｏｓφに基づいて、電力変換装置２１が出力する無効電力Ｑを演算する。無効電力演算器１０４の内部構成については図７から図１１で後述する。

（１−１）有効電力演算器１０３
図６は、図５に示した有効電力演算器１０３の内部構成を示すブロック図である。有効電力演算器１０３は、出力電圧Ｖｃおよび出力電流Ｉｏを入力とし、次式（１）で示す演算を行なうことによって有効電力Ｐを算出するように構成される。

ここで、Ｔｖｃは出力電圧Ｖｃの周期、Ｔｃは演算周期、ｍは周期Ｔｖｃの期間に演算周期Ｔｃの処理が行なわれる演算数、ｎはＶｃのゼロクロスからの演算数（ｎ＝１が最古、ｎ＝ｍが最新、ｎは現在の演算ステップに相当）、Ｖｃｎは現在の演算ステップの出力電圧Ｖｃ、Ｉｏｎは現在の演算ステップの出力電流Ｉｏである。

図６を参照して、有効電力演算器１０３は、ゼロクロス信号出力器１１１、信号遅延器１１２、乗算器１１３、積分器１１４，１１７、サンプルアンドホールド器（Ｓ／Ｈ）１１５，１１８、固定信号出力器１１６、および除算器１１９を有する。

ゼロクロス信号出力器１１１には電圧センサ１３により検出された出力電圧Ｖｃの検出値が入力される。ゼロクロス信号出力器１１１は、出力電圧Ｖｃが正の場合に正のゼロクロス信号Ｓｚを出力し、出力電圧Ｖｃが負の場合に負のゼロクロス信号Ｓｚを出力する。ゼロクロス信号Ｓｚは、信号遅延器１１２およびサンプルアンドホールド器１１５，１１８に入力される。

なお、出力電圧Ｖｃの変動により、短時間（たとえば５ｍｓ未満）に複数のゼロクロス信号Ｓｚが検出される（いわゆるチャタリング）場合がある。このようなチャタリングの対策として、ゼロクロス信号出力器１１１では、ゼロクロスを検出すると一定時間（たとえば５ｍｓ）はゼロクロスの検出をマスクする（すなわち、ゼロクロス信号Ｓｚを変化させない）構成としてもよい。あるいは、出力電圧Ｖｃの正負の判定にヒステリシスを持たせてもよい。ゼロクロス信号出力器１１１は、たとえば、出力電圧Ｖｃ≧１Ｖのときに出力電圧Ｖｃが正であると判定し、出力電圧Ｖｃ≦−１Ｖのときに出力電圧Ｖｃが負であると判定する。

信号遅延器１１２は、ゼロクロス信号Ｓｚを入力とし、有効電力演算器１０３の１演算ステップ分に相当する時間だけゼロクロス信号Ｓｚを遅延させる。信号遅延器１１２は、遅延させたゼロクロス信号Ｓｚ（以下、「遅延後ゼロクロス信号Ｓｚｄ」とも称する）を積分器１１４，１１７に出力する。遅延後ゼロクロス信号Ｓｚｄは、積分器１１４，１１７の動作をリセットするためのリセット信号となる。

すなわち、信号遅延器１１２は、積分器１１４，１１７のリセット信号（遅延後ゼロクロス信号Ｓｚｄ）を、サンプルアンドホールド器１１５，１１８に入力される信号（ゼロクロス信号Ｓｚ）に対して遅延させる。これにより、ゼロクロス信号Ｓｚに応答して実行される、積分器１１４，１１７の出力のサンプルアンドホールドと、積分器１１４，１１７におけるリセットとの動作の順番を確実にすることができる。

固定信号出力器１１６は、信号値「１」の固定値を出力する。この信号は積分器１１７で積算される。積分器１１７の積算値は、出力電圧Ｖｃの周期を計測する際の経過時間となる。具体的には、積分器１１７は、固定信号出力器１１６の出力（信号値「１」）と、遅延後ゼロクロス信号Ｓｚｄとが入力され、信号値「１」を積分した出力電圧Ｖｃの周期計測値を出力する。積分器１１７は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化すると、積分値を０にリセットし、固定信号出力器１１６の出力の積分を開始する。また、積分器１１７は、１演算ステップの時間内に固定信号出力器１１６の出力を乗算した値を演算ステップごとに積算していく。したがって、積分器１１７の出力は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化したタイミングからの経過時間となる。

サンプルアンドホールド器１１８は、積分器１１７の出力およびゼロクロス信号Ｓｚが入力され、出力電圧Ｖｃの周期Ｔｖｃを出力する。サンプルアンドホールド器１１８は、ゼロクロス信号Ｓｚが負から正に変化したタイミングで、サンプルアンドホールド器１１８の出力を積分器１１７の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器１１８の出力は変化しない。この動作により、出力電圧Ｖｃが負から正に変化する周期を計測することができる。

乗算器１１３は、出力電圧Ｖｃおよび出力電流Ｉｏを入力とし、これらの乗算結果（Ｖｃ×Ｉｏ）を出力する。

積分器１１４は、乗算器１１３の出力（Ｖｃ×Ｉｏ）および遅延後ゼロクロス信号Ｓｚｄが入力され、乗算器１１３の出力を積算した値を出力する。積分器１１４は、１演算ステップの時間内に乗算器１１３の出力を乗算した値を演算ステップごとに積算していく。積分器１１４は、遅延後ゼロクロス信号Ｓｚｄが負から正に変わるタイミングで積分値がリセットされる。

サンプルアンドホールド器１１５は、積分器１１４の出力およびゼロクロス信号Ｓｚが入力され、ゼロクロス信号Ｓｚが負から正になるタイミングでサンプルアンドホールド器１１５の出力を積分器１１４の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器１１５の出力が変化しない。

除算器１１９は、サンプルアンドホールド器１１５の出力および出力電圧Ｖｃの周期Ｔｖｃが入力され、サンプルアンドホールド器１１５の出力を出力電圧Ｖｃの周期Ｔｖｃで除算した結果を出力する。なお、除算器１１９は、出力電圧Ｖｃの周期Ｔｖｃが０の場合に除算結果が無限大になるのを防止するため、出力電圧Ｖｃの周期Ｔｖｃに下限値を設けてもよい。

（１−２）無効電力演算器１０４
図７は、図５に示した無効電力演算器１０４の内部構成を示すブロック図である。無効電力演算器１０４は、出力電流Ｉｏ、出力電圧Ｖｃ、正弦波ｓｉｎφおよび余弦波ｃｏｓφに基づいて、電力変換装置２１が出力する無効電力Ｑを演算するように構成される。

無効電力Ｑは、電力変換装置２１の出力電力に含まれる、内部位相φの周波数成分の無効電力（以下、「基本波無効電力」とも称する）である。無効電力Ｑの演算は、特定周波数の無効電力の極性および大きさを算出できればよい。ここでは、次式（２）に示すように、内部位相φの周波数成分に対する出力電圧Ｖｃおよび出力電流Ｉｏの離散フーリエ変換結果から無効電力Ｑを演算する。

なお、式（２）におけるＶｃｓｉｎ、Ｖｃｃｏｓ、Ｉｏｓｉｎ、Ｉｏｃｏｓはそれぞれ、次式（３）〜（６）で与えられる。

ここで、Ｔｖｃは出力電圧Ｖｃの周期、Ｔｃは演算周期、ｍは周期ＴＶｃの期間中に演算周期Ｔｃの処理が行なわれる演算数、ｎはＶｃのゼロクロスからの演算数（ｎ＝１が最古、ｎ＝ｍが最新、ｎは現在の演算ステップに相当）、Ｖｃｎは現在の演算ステップの出力電圧Ｖｃ、Ｉｏｎは現在の演算ステップの出力電流Ｉｏ、φｎが現在の演算ステップの内部位相φである。また、Ｖｃｓｉｎは出力電圧Ｖｃの基本正弦波実効値成分、Ｖｃｃｏｓは出力電圧Ｖｃの基本余弦波実効値成分、Ｉｏｓｉｎは出力電流Ｉｏの基本正弦波実効値成分、Ｉｏｃｏｓは基本余弦波実効値成分である。なお、基本波無効電力Ｑは、電力変換装置２１が進相の無効電力を出力する方向を正としている。

図７を参照して、無効電力演算器１０４は、ゼロクロス信号出力器１３１、信号遅延器１３２、固定信号出力器１３３、積分器１３４、サンプルアンドホールド器１３５、正弦波電圧計測器１３６、余弦波電圧計測器１３７、正弦波電流計測器１３８、余弦波電流計測器１３９、乗算器１４０，１４１、および減算器１４２を有する。以下の説明では、正および負の信号を用いるが、Ｈ（論理ハイ）およびＬ（論理ロー）の信号を用いてもよい。

ゼロクロス信号出力器１３１は、図６に示したゼロクロス信号出力器１１１と基本的構成が同じである。すなわち、ゼロクロス信号出力器１３１には、電圧センサ１３により検出された出力電圧Ｖｃの検出値が入力される。ゼロクロス信号出力器１３１は、出力電圧Ｖｃが正の場合に正のゼロクロス信号Ｓｚを出力し、出力電圧Ｖｃが負の場合に負のゼロクロス信号Ｓｚを出力する。ゼロクロス信号Ｓｚは、信号遅延器１３２およびサンプルアンドホールド器１３５に入力される。

信号遅延器１３２は、図６に示した信号遅延器１１２と基本的構成が同じである。すなわち、信号遅延器１３２は、ゼロクロス信号Ｓｚを入力とし、無効電力演算器１０４の１演算ステップ分に相当する時間だけゼロクロス信号Ｓｚを遅延させる。信号遅延器１３２は、遅延させたゼロクロス信号Ｓｚ（遅延後ゼロクロス信号Ｓｚｄ）を積分器１３４に出力する。信号遅延器１３２は、さらに、遅延後ゼロクロス信号Ｓｚｄを正弦波電圧計測器１３６、余弦波電圧計測器１３７、正弦波電流計測器１３８および余弦波電流計測器１３９に出力する。

固定信号出力器１３３は、図６に示した固定信号出力器１１６と基本的構成が同じである。すなわち、固定信号出力器１３３は、信号値「１」の固定値を出力する。この信号は積分器１３４で積算される。積分器１３４の積算値は、出力電圧Ｖｃの周期を計測する際の経過時間となる。

積分器１３４は、図６に示した積分器１１７と基本的構成が同じである。すなわち、積分器１３４は、固定信号出力器１３３の出力（信号値「１」）と、遅延後ゼロクロス信号Ｓｚｄとが入力され、信号値「１」の積算値である出力電圧Ｖｃの周期計測値を出力する。積分器１３４は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化すると、積分値を０にリセットし、固定信号出力器１１６の出力の積分を開始する。また、積分器１３４は、１演算ステップの時間内に固定信号出力器１３４の出力を乗算した値を演算ステップごとに積算していく。そのため、積分器１３４の出力は、遅延後ゼロクロス信号Ｓｚｄが負から正に変化したタイミングからの経過時間となる。

サンプルアンドホールド器１３５は、図６に示したサンプルアンドホールド器１１８と基本的構成が同じである。すなわち、サンプルアンドホールド器１３５は、積分器１３４の出力とゼロクロス信号Ｓｚとが入力され、出力電圧Ｖｃの周期Ｔｖｃを出力する。サンプルアンドホールド器１３５は、ゼロクロス信号Ｓｚが負から正に変化したタイミングで、サンプルアンドホールド器１３５の出力を積分器１３４の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器１３５の出力は変化しない。この動作により、出力電圧Ｖｃが負から正に変化する周期を計測することができる。

正弦波電圧計測器１３６には、電圧センサ１３により検出された出力電圧Ｖｃの検出値、正弦波生成器１０１（図５）からの正弦波ｓｉｎφ、出力電圧Ｖｃの周期Ｔｖｃ、ゼロクロス信号Ｓｚおよび遅延後ゼロクロス信号Ｓｚｄが入力される。正弦波電圧計測器１３６は、図８で後述するように、出力電圧Ｖｃの正弦波ｓｉｎφ成分を演算し、その演算結果を上記式（３）に代入することにより、出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎを演算する。

余弦波電圧計測器１３７には、電圧センサ１３により検出された出力電圧Ｖｃの検出値、余弦波生成器１０２（図５）からの余弦波ｃｏｓφ、出力電圧Ｖｃの周期Ｔｖｃ、ゼロクロス信号Ｓｚおよび遅延後ゼロクロス信号Ｓｚｄが入力される。余弦波電圧計測器１３７は、図９で後述するように、出力電圧Ｖｃの余弦波ｃｏｓφ成分を演算し、その演算結果を上記式（４）に代入することにより、出力電圧Ｖｃの基本余弦波実効値成分Ｖｃｃｏｓを演算する。

正弦波電流計測器１３８には、電流センサ１４により検出された出力電流Ｉｏの検出値、正弦波生成器１０１（図５）からの正弦波ｓｉｎφ、出力電圧Ｖｃの周期Ｔｖｃ、ゼロクロス信号Ｓｚおよび遅延後ゼロクロス信号Ｓｚｄが入力される。正弦波電流計測器１３８は、図１０で後述するように、出力電流Ｉｏｃの正弦波ｓｉｎφ成分を演算し、その演算結果を上記式（５）に代入することにより、出力電流Ｉｏの基本正弦波実効値成分Ｉｏｓｉｎを演算する。

余弦波電流計測器１３９には、電流センサ１４により検出された出力電流Ｉｏの検出値、余弦波生成器１０２（図５）からの余弦波ｃｏｓφ、出力電圧Ｖｃの周期Ｔｖｃ、ゼロクロス信号Ｓｚおよび遅延後ゼロクロス信号Ｓｚｄが入力される。余弦波電流計測器１３９は、図１１で後述するように、出力電流Ｉｏｃの余弦波ｃｏｓφ成分を演算し、その演算結果を上記式（６）に代入することにより、出力電流Ｉｏの基本余弦波実効値成分Ｉｏｃｏｓを演算する。

図８は、図７に示した正弦波電圧計測器１３６の内部構成を示すブロック図である。図８を参照して、正弦波電圧計測器１３６は、乗算器１５１、積分器１５２、サンプルアンドホールド器１５３、除算器１５４、およびゲイン１５５を有する。

乗算器１５１は、電圧センサ１３により検出された出力電圧Ｖｃの検出値および正弦波ｓｉｎφを入力とし、これらの乗算結果（Ｖｃ×ｓｉｎφ）を出力する。

積分器１５２は、乗算器１５１の出力（Ｖｃ×ｓｉｎφ）および遅延後ゼロクロス信号Ｓｚｄが入力され、乗算器１５１の出力を積算した値を出力する。積分器１５２は、１演算ステップの時間内に乗算器１５１の出力を乗算した値を演算ステップごとに積算していく。積分器１５２は、遅延後ゼロクロス信号Ｓｚｄが負から正に変わるタイミングで積分値がリセットされる。

サンプルアンドホールド器１５３は、積分器１５２の出力およびゼロクロス信号Ｓｚが入力され、ゼロクロス信号Ｓｚが負から正になるタイミングで、サンプルアンドホールド器１５３の出力を積分器１５２の出力に更新する。それ以外のタイミングでは、サンプルアンドホールド器１５３の出力は変化しない。

除算器１５４は、サンプルアンドホールド器１５３の出力および出力電圧Ｖｃの周期Ｔｖｃを入力とし、サンプルアンドホールド器１５３の出力を出力電圧Ｖｃの周期Ｔｖｃで除算した結果を出力する。なお、除算器１５４は、出力電圧Ｖｃの周期Ｔｖｃが０の場合に除算結果が無限大になるのを防止するため、出力電圧Ｖｃの周期Ｔｖｃに下限値を設けてもよい。

ゲイン１５５は、除算器１５４の出力が入力され、除算器１５４の出力に√２を乗算した値を、出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎとして出力する。

図９は、図７に示した余弦波電圧計測器１３７の内部構成を示すブロック図である。図９を参照して、余弦波電圧計測器１３７は、乗算器１６１、積分器１６２、サンプルアンドホールド器１６３、除算器１６４、およびゲイン１６５を有する。余弦波電圧計測器１３７は、図８に示した正弦波電圧計測器１３６と基本的構成が同じである。また、出力電圧Ｖｃの基本余弦波実効値成分Ｖｃｃｏｓの演算は、図８で説明した出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎの演算における正弦波ｓｉｎφを余弦波ｃｏｓφに変更したものと同じであるため、その説明を省略する。

図１０は、図７に示した正弦波電流計測器１３８の内部構成を示すブロック図である。図１０を参照して、正弦波電流計測器１３８は、乗算器１７１、積分器１７２、サンプルアンドホールド器１７３、除算器１７４、およびゲイン１７５を有する。正弦波電流計測器１３８は、図８に示した正弦波電圧計測器１３６と基本的構成が同じである。また、出力電流Ｉｏの基本正弦波実効値成分Ｉｏｓｉｎの演算は、図８で説明した出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎの演算における出力電圧Ｖｃを出力電流Ｉｏに変更したものと同じであるため、その説明を省略する。

図１１は、図７に示した余弦波電流計測器１３９の内部構成を示すブロック図である。図１１を参照して、余弦波電流計測器１３９は、乗算器１８１、積分器１８２、サンプルアンドホールド器１８３、除算器１８４、およびゲイン１８５を有する。余弦波電流計測器１３９は、図８に示した正弦波電圧計測器１３６と基本的構成が同じである。また、出力電流Ｉｏの基本余弦波実効値成分Ｉｏｃｏｓの演算は、図８で説明した出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎの演算における出力電圧Ｖｃを出力電流Ｉｏに変更し、かつ、正弦波ｓｉｎφを余弦波ｃｏｓφに変更したものと同じであるため、その説明を省略する。

図７に戻って、乗算器１４０は、出力電圧Ｖｃの基本余弦波実効値成分Ｖｃｃｏｓ、および出力電流Ｉｏの基本正弦波実効値成分Ｉｏｓｉｎを入力とし、これらの乗算結果（Ｖｃｃｏｓ×Ｉｏｓｉｎ）を出力する。乗算器１４１は、出力電圧Ｖｃの基本正弦波実効値成分Ｖｃｓｉｎ、および出力電流Ｉｏの基本余弦波実効値成分Ｉｏｃｏｓを入力とし、これらの乗算結果（Ｖｃｓｉｎ×Ｉｏｃｏｓ）を出力する。

減算器１４２は、乗算器１４０の出力（Ｖｃｃｏｓ×Ｉｏｓｉｎ）から乗算器１４１の出力（Ｖｃｓｉｎ×Ｉｏｃｏｓ）を減算する。すなわち、減算器１４２は、上記式（２）の演算を行なうことにより、基本波無効電力Ｑを出力する。

（２）位相生成部３３
図１２は、図４に示した位相生成部３３の内部構成を示すブロック図である。位相生成部３３は、有効電力演算器１０３（図６）により演算された有効電力Ｐを入力とし、内部位相φを出力する。位相生成部３３は、有効電力Ｐに応じて、出力電圧Ｖｃの周波数を変化させるように構成される。

図１および図２に示したように複数の電力変換装置２１が並列運転する場合、位相生成部３３は、各電力変換装置２１の出力電圧Ｖｃの位相差を補正するように構成される。各電力変換装置２１の出力電圧Ｖｃの位相差により生じる誤差電圧は、主に余弦波成分である。そのため、出力リアクトル６に余弦波成分の誤差電圧が印加され、この誤差電圧と出力リアクトル６のインピーダンスとによって決まる電流が、複数の電力変換装置２１間を流れる。この電力変換装置２１間に流れる電流は主に正弦波成分であるため、電力変換装置２１間に有効電力の横流が生じることとなる。そのため、位相生成部３３は、電力変換装置２１が出力する有効電力を検出し、有効電力の検出値に応じて電力変換装置２１の出力電圧Ｖｃの周波数を調整することで、出力電圧Ｖｃの位相差を補正して有効電力の横流を抑制することができる。

図１２を参照して、位相生成部３３は、垂下特性演算器２０１、変化リミッタ２０２、基準周波数指令部２０３、減算器２０４、および位相生成器２０５を有する。

垂下特性演算器２０１は、有効電力演算器１０３からの有効電力Ｐに基づいて、周波数補正指令ｄｆを演算する。周波数補正指令ｄｆと有効電力Ｐとの関係は次式（７）で表される。

ここで、Ｋｆは垂下特性ゲインを示す。本実施の形態では、有効電力Ｐに比例して周波数補正指令ｄｆを演算しているが、有効電力Ｐにフィルタ処理を施すことにより周波数補正指令ｄｆを演算してもよい。または、有効電力Ｐの微分要素を用いて周波数補正指令ｄｆを演算してもよい。

なお、並列運転する複数の電力変換装置２１間で電力容量が異なり、電力変換装置２１ごとに分担する有効電力Ｐの比率を調整する場合には、電力変換装置２１が分担する有効電力Ｐの比率に応じて、垂下特性ゲインＫｆを調整すればよい。または、有効電力Ｐに電力指令オフセットを設定することで、電力変換装置２１ごとに分担する有効電力を調整することもできる。

たとえば、定格電力が大きい電力変換装置２１ａと、定格電力が小さい電力変換装置２０ｂとが並列運転する場合、定格電力の大きさに応じて各電力変換装置２１の有効電力の分担比率を調整する（すなわち、垂下特性ゲインＫｆを調整する）ことで、各電力変換装置２１における定格電力に対する出力電力の割合を揃えることができる。

具体的には、電力変換装置２１ａの定格電力が１０ｋＷであり、電力変換装置２１ｂの定格電力が１ｋＷである場合を想定する。電力変換装置２１ごとの有効電力の分担比率を同じにすると、周波数変化がΔｆ１のときに、電力変換装置２１ａの出力電力および電力変換装置２１ｂの出力電力はともに１ｋＷとなり、電力変換装置２１ａは定格電力の１０％の出力であるのに対し、電力変換装置２１ｂは定格電力を出力することとなる。このような場合、定格電力の大きさに応じて電力変換装置２１間の電力の分担比率を調整すれば、電力変換装置２１ａと電力変換装置２１ｂとで定格電力に対して同じ割合で出力させることができる。たとえば、周波数変化がΔｆ１のときに、電力変換装置２１ａの出力電力を１０ｋＷとし、電力変換装置２１ｂの出力電力を１ｋＷとすれば、電力変換装置２１ａ，２１ｂはいずれも定格電力を出力することとなる。

あるいは、電力変換装置２１に接続される直流電源６０の特性に応じて、垂下特性ゲインＫｆを調整してもよい。たとえば、直流電源６０が一般的な蓄電池（リチウムイオン電池、鉛蓄電池など）の場合、蓄電池の残容量に応じて垂下特性ゲインＫｆを設定することができる。

具体的には、蓄電池の残容量が小さくなると、放電側の垂下特性ゲインＫｆを大きくする、または、充電側の垂下特性ゲインＫｆを小さくするように、垂下特性ゲインＫｆを設定する。あるいは、基準周波数指令ｆｒｅｆを低下させるようにオフセットを設定する。該オフセットの設定により、垂下特性演算器２０１は正のオフセットを出力することとなる。なお、放電側の垂下特性ゲインＫｆの設定、充電側の垂下特性ゲインＫｆの設定、およびオフセットの設定を組み合わせてもよい。

これに対して、蓄電池の残容量が大きい場合には、蓄電池の残容量が小さい場合とは逆の方針で垂下特性ゲインＫｆを設定すればよい。すなわち、蓄電池の残容量が大きくなると、放電側の垂下特性ゲインＫｆを小さくする、または、充電側の垂下特性ゲインＫｆを大きくするように、垂下特性ゲインＫｆを設定する。または、基準周波数指令ｆｒｅｆを増加させるようにオフセットを設定する。該オフセットの設定により、垂下特性演算器２０１は負のオフセットを出力することとなる。なお、放電側の垂下特性ゲインＫｆの設定、充電側の垂下特性ゲインＫｆの設定、およびオフセットの設定を組み合わせてもよい。

このようにすると、垂下特性ゲインＫｆを蓄電池の残容量に対して一定とした場合に比べて、より長時間、並列運転した状態で負荷６１に電力を供給することができる。たとえば、定格電力が１ｋＷの電力変換装置２１を２台並列運転して、１．５ｋＷの負荷に電力を供給している場合を想定する。この場合、直流電源６０の残容量がなくなったことによって一方の電力変換装置２１が停止すると、他方の電力変換装置２１単独では負荷６１に電力を供給することが困難となってしまう。上述のように、直流電源６０の残容量に応じて電力変換装置２１ごとの有効電力の分担比率を調整することで、このような不具合を回避して、２台並列運転状態をより長く継続させることができる。

変化リミッタ２０２は、垂下特性演算器５１から出力される周波数補正指令ｄｆの変化率を制限するように構成される。周波数補正指令ｄｆの変化率とは、単位時間当たりの周波数の変化量に相当する。変化リミッタ２０２は、制限された周波数補正指令ｄｆ（以下、「周波数補正指令ｄｆｌｉｍ」とも称する）を減算器２０４に出力する。

以下、位相生成部３３において変化リミッタ２０２を設ける意義について説明する。
図１および図２に示した電力変換システム１０００では、複数の電力変換装置２１が、太陽光発電などの分散電源が生成した電力を商用電力に変換する他の電力変換装置（図示せず）と連系運転する場合がある。

このような分散電源用の電力変換装置は、単独運転検出機能を有している。単独運転検出機能は、電力変換装置が連系する系統電圧の周波数の変化から単独運転を判定する構成となっている。そのため、電力変換装置２１が、別途設けられた分散電源用の電力変換装置と連系運転する場合において、上述した周波数補正指令ｄｆに従って系統電圧の周波数が急激に変化すると、分散電源用の電力変換装置が誤って単独運転を出して運転を停止するおそれがある。このような誤検出を防ぐため、本実施の形態では、周波数補正指令ｄｆの変化率を制限するための変化リミッタ２０２を設けている。

また、分散電源用の電力変換装置には、瞬時電圧低下および瞬時停電などの電力系統の擾乱に対して、一斉解列を防止して運転を継続させるために、Fault Ride Throughを適用しているものがある。このFault Ride Throughが適用される電力変換装置においては、ランプ状の周波数変化率２Ｈｚ／ｓに対して運転を継続することが求められる。したがって、変化リミッタ２０２における変化率の上限値を２Ｈｚ／ｓ以下に設定し、変化率の下限値を−２Ｈｚ／ｓ以上に設定するのが効果的である。

今後、分散電源用の電力変換装置に対する要求は、電力系統の電力需給背景により変化すると考えられる。その場合は、分散電源用の電力変換装置に対する要求に応じて、変化リミッタ２０２の上限値および下限値を設定すると効果的である。

変化リミッタ２０２は、図１２に示すように、減算器２１１、リミッタ２１２、加算器２１３、および信号遅延器２１４を有する。

減算器２１１は、垂下特性演算器２０１からの周波数補正指令ｄｆから、信号遅延器２１４の出力を減算する。信号遅延器２１４の出力は前回の周波数補正指令に相当する。減算器２１１は、減算結果（周波数補正指令ｄｆ−前回の周波数補正指令）をリミッタ２１２に出力する。減算結果は、周波数補正指令ｄｆの１演算ステップ（位相生成部３３の演算ステップ）当たりの変化量となる。

リミッタ２１２は、減算器２１１から出力される、周波数補正指令ｄｆの１演算ステップ当たりの変化量を制限した値を出力する。リミッタ２１２の上限値および下限値により、制限する周波数の変化率を設定できる。たとえば、周波数補正指令ｄｆの変化率を±２Ｈｚ／ｓに制限する場合、リミッタ２１２の上限値を２×（位相生成部３３の１演算ステップ時間）に設定し、リミッタ２１２の下限値を−２×（位相生成部３３の１演算ステップ時間）に設定すればよい。

加算器２１３は、リミッタ２１２の出力および信号遅延器２１４の出力（前回の周波数補正指令）が入力され、これらの加算結果を、制限後の周波数補正指令ｄｆｌｉｍとして出力する。この周波数補正指令ｄｆｌｉｍは減算器２０４および信号遅延器２１４に入力される。

信号遅延器２１４は、入力された周波数補正指令ｄｆｌｉｍを位相生成部３３の１演算ステップ分だけ遅延させた値を出力する。この出力が前回の周波数補正指令に相当する。

基準周波数指令部２０３は、電力変換装置２１の出力電圧Ｖｃの周波数制御の目標値となる基準周波数指令ｆｒｅｆを出力する。なお、基準周波数指令ｆｒｅｆは、複数の電力変換装置２１間で共通の値に設定されている。

減算器２０４は、基準周波数指令ｆｒｅｆから周波数補正指令ｄｆｌｉｍを減算し、減算結果（ｆｒｅｆ−ｄｆｌｉｍ）を、最終的な周波数指令ｆｒｅｆ＊として、位相生成器２０５へ出力する。

位相生成器２０５は、減算器２０４から出力される周波数指令ｆｒｅｆ＊を積算することにより、電力変換装置２１の出力電圧Ｖｃの内部位相φを生成する。

上述したように、位相生成部３３は、電力変換装置２１が出力する有効電力Ｐに応じて、周波数指令ｆｒｅｆ＊が垂下特性を有するように動作する。図１３に、周波数指令ｆｒｅｆ＊の垂下特性例を支援する。周波数指令ｆｒｅｆ＊は、図１３中の波形ｋ１に示すように変化する。具体的には、電力変換装置２１が出力端子７に正の有効電力Ｐを出力している場合（すなわち、電力変換装置２１が放電している場合）は、有効電力Ｐの絶対値が大きくなるに従って周波数指令ｆｒｅｆ＊を減少させる。一方、電力変換装置２１が出力端子７に負の有効電力Ｐを出力している場合（すなわち、電力変換装置２１が充電されている場合）は、有効電力Ｐの絶対値が大きくなるに従って周波数指令ｆｒｅｆ＊を増加させる。

あるいは、図１３中の波形ｋ２に示すように、電力変換装置２１が出力する有効電力Ｐの大きさに応じてゲインを変化させてもよい。たとえば、軽負荷時（電力変換装置２１の定格電力の３０％未満もしくは５０％未満程度）は、有効電力Ｐに対する周波数指令ｆｒｅｆ＊のゲインを第１の値とし、重負荷時（電力変換装置２１の定格電力の３０％以上もしくは５０％以上）は、有効電力Ｐに対する周波数指令ｆｒｅｆ＊のゲインを第１の値よりも大きい第２の値としてもよい。このように有効電力Ｐの大きさに応じてゲインを変化させることで、軽負荷時の周波数変化を小さくすることができる。

（３）電圧指令生成部３４
図１４は、図４に示した電圧指令生成部３４の内部構成を示すブロック図である。電圧指令生成部３４は、無効電力演算器１０４（図７）により演算された基本波無効電力Ｑ、および位相生成部３３（図１２）により生成された内部位相φを入力とし、電力変換装置２１の出力電圧Ｖｃの目標値である電圧指令Ｖｒｅｆを出力するように構成される。

図１４を参照して、電圧指令生成部３４は、垂下特性演算器２２１、基準電圧指令器２２２、加算器２２３、ゲイン２２４、正弦波生成器（ＳＩＮ）２２５、および乗算器２２６を有する。

垂下特性演算器２２１は、無効電力演算器１０４により演算された基本波無効電力Ｑに基づいて、電力変換装置２１が出力する無効電力Ｑを低下させるための補正量ΔＶｒを演算する。具体的には、基本波無効電力ＱにゲインＫｑを乗算した値が補正量ΔＶｒとなる（ΔＶｒ＝Ｑ×Ｋｑ）。

ここで、１ｐ．ｕ．の基本波無効電力Ｑに対して０．０５ｐ．ｕ．の補正量ΔＶｒを出力するようにゲインＫｑを設定した場合を考える。この場合は、スイッチング素子部３と出力端子７との間に、基本波成分に対する０．０５ｐ．ｕ．相当のリアクタンス（インダクタンス）成分が接続された状態と等価となる。

たとえば、２００Ｖｒｍｓ、定格１ｋＶＡの電力変換装置の場合、ゲインＫｑを０．０１Ｖｒｍｓ／Ｖａｒ（＝２００Ｖｒｍｓ×０．０５ｐ．ｕ．）に設定する。これにより、スイッチング素子部３とフィルタコンデンサ５との間に２Ω（＝２００Ｖｒｍｓ×２００Ｖｒｍｓ×０．０５ｐ．ｕ．／１ｋＶＡ）のリアクタンスが電気的に接続された構成と等価の電圧降下が生じるように、補正量ΔＶｒが出力される。

そのため、複数の電力変換装置２１を並列運転させる場合は、電力変換装置２１間の基本波無効電力の横流が大きくなるほど、ゲインＫｑを大きく設定する。これにより、電力変換装置２１間の電圧誤差が低下するため、結果的に基本波無効電力の横流を低減することができる。

なお、各電力変換装置２１が有する配線インピーダンスの影響などにより、電力変換装置２１ごとで基本波無効電力の分担が異なる場合には、電力変換装置２１ごとにゲインＫｑを調整してもよい。

基準電圧指令器２２２は、基準電圧の実効値である基準実効値Ｖｒを出力する。基準実効値Ｖｒとは、並列運転する複数の電力変換装置２１間で共通の基準電圧の実効値であり、複数の電力変換装置２１に対して共通の一定値が与えられている。

加算器２２３は、基準実効値Ｖｒに補正量ΔＶｒを加算し、加算結果（Ｖｒ＋ΔＶｒ）を実効電圧指令Ｖｒ＊として出力する。ゲイン２２４は、実効電圧指令Ｖｒ＊に√２を乗算することにより、電圧振幅指令Ｖｒｐｐを生成する。

乗算器２２６は、電圧振幅指令Ｖｒｐｐと正弦波ｓｉｎφとを乗算し、乗算結果（Ｖｒｐｐ×ｓｉｎφ）を電圧指令Ｖｒｅｆとして出力する。

複数の電力変換装置２１が並列運転する場合、電力変換装置２１間で出力電圧Ｖｃの電圧振幅がばらつくと、該ばらつきによる誤差電圧が出力リアクトル６に印加されるため、誤差電圧による電流が複数の電力変換装置２１間を流れる。特に電圧振幅のばらつきによる誤差電圧は、主に正弦波成分であるため、出力リアクトル６に正弦波成分の電圧が印加されることで、余弦波成分の電流が電力変換装置２１間を流れる。つまり、電力としては、無効電力が電力変換装置２１間を横流として流れることとなる。

本実施の形態では、上述したように、電圧指令生成部３４は、垂下特性演算器２２１を有しており、無効電力Ｑが低下するように無効電力Ｑに対する垂下特性を持たせた実効電圧指令Ｖｒ＊を生成する。図１５に、実効電圧指令Ｖｒ＊の垂下特性例を示す。実効電圧指令Ｖｒ＊は、図１５中の波形ｋ３に示すように、基準実効値Ｖｒに対して、基本波無効電力Ｑに対する垂下特性（補正量ΔＶｒ）を加えたものとなる。

あるいは、図１５中の波形ｋ４に示すように、電力変換装置２１が出力する無効電力Ｑの大きさに応じてゲインを変化させてもよい。たとえば、軽負荷時（電力変換装置２１の定格電力の３０％未満もしくは５０％未満程度）は、無効電力Ｑに対する補正量ΔＶｒのゲインＫｑを第１の値とし、重負荷時（電力変換装置２１の定格電力の３０％以上もしくは５０％以上）は、無効電力Ｑに対する補正量ΔＶｒのゲインＫｑを第１の値よりも大きい第２の値としてもよい。このように無効電力Ｑの大きさに応じてゲインＫｑを変化させることで、軽負荷時の電圧変化を小さくすることができる。

（４）電圧指令補正部３５
図１６は、図４に示した電圧指令補正部３５の内部構成を示すブロック図である。電圧指令補正部３５は、電流センサ１４により検出された出力電流Ｉｏの検出値を入力として、電圧指令補正量Ｖｚを出力するように構成される。図１６を参照して、電圧指令補正部３５は、フィルタ２３１およびゲイン２３２を有する。

フィルタ２３１は、出力電流Ｉｏの基準周波数成分（基本波成分）を除去（または減衰）するためのフィルタである。フィルタ２３１は、ローパスフィルタおよびハイパスフィルタを組み合わせた構成、帯域阻止フィルタを用いた構成、位相補償器を用いた構成、および上記各フィルタを組み合わせた構成のいずれかとすることができる。

図１７（Ａ）〜（Ｅ）に、フィルタ２３１の周波数特性を例示する。図１７（Ａ）〜（Ｅ）の各図において横軸は周波数を示し、縦軸はゲインを示す。

図１７（Ａ）では、基本波成分のゲインが低下するようにフィルタ定数が設定されている。これに対して、図１７（Ｂ）では、基本波成分のゲインを低下させるとともに、基本波よりも低周波のゲインを基本波よりも高周波のゲインよりも低くなるように、フィルタ定数が設定されている。一方、図１７（Ｃ）では、基本波成分のゲインを低下させるとともに、基本波よりも高周波のゲインを基本波よりも低周波のゲインよりも低くなるように、フィルタ定数が設定されている。

図１７（Ｄ）では、基本波および基本波よりも高周波のゲインを低下させるように、フィルタ定数が設定されている。一方、図１７（Ｅ）では、基本波および基本波よりも低周波のゲインを低下させるように、フィルタ定数が設定されている。

図１７（Ａ）〜（Ｅ）のいずれかの周波数特性を有することにより、フィルタ２３１は、基本的に、出力電流Ｉｏから基準周波数成分（基本波成分）を減衰させた出力電流Ｉｏｆを出力する。なお、図１７（Ｂ）〜（Ｅ）のいずれかの周波数特性を有する場合、フィルタ２３１は、出力電流Ｉｏから基準周波数成分（基本波成分）に加えて、高周波および低周波のいずれかの成分を減衰させた出力電流Ｉｏｆを出力する。

図１６に戻って、ゲイン２３２は、フィルタ２３１から出力される出力電流Ｉｏｆを入力として、電圧指令補正量Ｖｚを出力する。具体的には、ゲイン２３２は、出力電流ＩｏｆにゲインＫｉｏを乗算し、乗算結果（Ｉｏｆ×Ｋｉｏ）を電圧指令補正量Ｖｚとして出力する（Ｖｚ＝Ｉｏｆ×Ｋｉｏ）。

ゲインＫｉｏは、電力変換装置２１の出力電流Ｉｏの高調波成分を低減することができ、電圧制御部３６の動作が安定となる値を選定すればよい。なお、本願明細書において、高調波成分とは高周波成分および低周波成分を含むことを意味する。後述する高調波電流についても同義である。ゲインＫｉｏの選定では、たとえば、電力変換装置２１の制御部３１を構成する各部のボード線図を作成し、各部が安定に動作するようにゲインＫｉｏを設定する。

なお、複数の電力変換装置２１間で出力電流Ｉｏの高調波の分担比率を調整したい場合には、フィルタ２３１の周波数特性を複数の電力変換装置２１間で互いに異なる値としてもよい。たとえば、フィルタ２３１により低下させたい高調波成分が１８０Ｈｚ成分である場合を想定する。この場合、フィルタ２３１の周波数特性における１８０Ｈｚでのゲインを、電力変換装置２１ａでは０ｄＢとし、電力変換装置２１ｂでは−２０ｄＢとするものとする。これによると、電力変換装置２１ａ，２１ｂ間でゲインＫｉｏが等しい場合、電力変換装置２１ａの電圧指令補正量Ｖｚは、電力変換装置２１ｂの電圧指令補正量Ｖｚの１０倍の値となる。

本実施の形態によれば、電圧指令補正量Ｖｚが大きくなるほど、出力電流Ｉｏの高調波を小さくすることができる。すなわち、電圧指令補正量Ｖｚが大きくなるほど、出力電流Ｉｏの高調波の分担比率を小さくすることができる。したがって、上記の場合、電力変換装置２１ａにおける出力電流Ｉｏの高調波の分担比率は、電力変換装置２１ｂにおける出力電流Ｉｏの高調波も分担比率よりも小さくなる。

また、複数の電力変換装置２１間で出力電流Ｉｏの高調波の分担を調整したい場合には、ゲインＫｉｏを電力変換装置２１間で異なる値としてもよい。

ここで、上述した電力変換装置２１間で出力電流Ｉｏの高調波の分担比率を調整したい場合としては、以下のような場合が想定される。

第１に、負荷６１が非線形負荷など基本波以外の周波数特性を有する場合において、電力変換装置２１ごとに出力電流Ｉｏの高調波の分担を調整したい場合がある。第２に、電力変換装置２１ごとに定格容量が異なる場合がある。この場合、定格容量が大きい電力変換装置２１の高調波の分担比率を大きくし、定格容量が小さい電力変換装置２１の高調波の分担比率を小さくする。第３に、電力変換装置２１ごとに高調波に対する熱設計の許容値が異なる場合がある。この場合、高調波に対する熱設計の許容値が大きい電力変換装置２１の高調波の分担比率を大きくし、該許容値が小さい電力変換装置２１の高調波の分担比率を小さくする。第４に、電力変換装置２１ごとに高調波に対する電力損失が異なる場合がある。この場合、高調波に対する電力損失が小さい電力変換装置２１の高調波の分担比率を大きくし、該電力損失が大きい電力変換装置２１の高調波の分担比率を小さくする。特に、上記第２から第４の場合によれば、複数の電力変換装置２１間で定格容量、熱設計または電力損失が異なる場合であっても、電力変換装置２１間で負担を均衡化することが可能となる。

（５）電圧制御部３６
図１８は、図４に示した電圧制御部３６の内部構成を示すブロック図である。図１８には、さらに、出力電流調整部３７、不足電圧抑制部３８および電流指令制限部３９の各々の内部構成が示されている。

電圧制御部３６は、電圧指令生成部３４（図１４）により生成された電圧指令Ｖｒｅｆ、電圧指令補正部３５（図１６）により生成された電圧指令補正量Ｖｚ、および電圧センサ１３により検出された出力電圧Ｖｃの検出値を入力とし、電流指令Ｉｒｅｆｖを出力するように構成される。

電圧制御部３６は、電力変換装置２１の出力電圧Ｖｃを補正するためのものである。電圧制御部３６は、以下に説明するように、フィルタリアクトル４における電圧降下によって生じる出力電圧Ｖｃの偏差、および出力電流Ｉｏの高調波を抑制するように出力電圧Ｖｃを補正する。

図１８を参照して、電圧制御部３６は、減算器２４１，２４２、比例ゲイン（Ｋｐ）２４３、積分ゲイン（Ｋｉ）２４４、積分器２４５、リミッタ２４６，２４８、および加算器２４７を有する。

減算器２４１は、電圧指令Ｖｒｅｆから電圧指令補正量Ｖｚを減算し、減算結果（Ｖｒｅｆ−Ｖｚ）を出力する。この減算結果（Ｖｒｅｆ−Ｖｚ）が電力変換装置２１の出力電流Ｉｏの高調波を低減するために出力すべき電圧となる。具体的には、出力電流Ｉｏの高調波成分が正の大きい値である場合、電圧指令補正量Ｖｚの高調波成分が正の大きい値となる。そのため、減算器２４１の出力（Ｖｒｅｆ−Ｖｚ）の高調波成分は負の大きい値となる。これにより、電力変換装置２１の出力電圧Ｖｃの高調波成分が低減されるため、結果的に出力電流Ｉｏの高調波成分が低減することとなる。

減算器２４２は、減算器２４１の出力（Ｖｒｅｆ−Ｖｚ）から電圧センサ１３により検出された出力電圧Ｖｃの検出値を減算し、減算結果（Ｖｒｅｆ−Ｖｚ−Ｖｃ）を出力する。減算器２４２の出力は、電力変換装置２１が出力すべき電圧と出力電圧Ｖｃとの偏差となる。

比例ゲイン２４３、積分ゲイン２４４、積分器２４５、リミッタ２４６，２４８および加算器２４７はＰＩ制御器を構成しており、上記電力変換装置２１が出力すべき電圧と出力電圧Ｖｃとの偏差を入力として、この偏差を０とするための電流指令Ｉｒｅｆｖを生成する。

電圧制御部３６において、比例ゲイン２４３および積分ゲイン２４４は、電圧制御部３６の動作が安定となり、所望の応答が得られる程度に設定すればよい。また、リミッタ２４６，２４８は、電力変換装置２１にて想定される電流変動幅より大きく設定されていればよい。なお、リミッタ２４６，２４８は互いに等しい値が設定されてもよい。

たとえば、電力変換装置２１が、出力電流範囲が定格３０Ａｒｍｓであり、−３０Ａｒｍｓ〜＋３０Ａｒｍｓの電流変動で動作する場合、リミッタ２４６，２４８の各々を−３０Ａｒｍｓ〜＋３０Ａｒｍｓの値を出力するように設定する。あるいは、出力電流Ｉｏの波形のピーク値と実効値との比（クレストファクタ）が大きな値に設定されている場合には、リミッタ２４６，２４８の各々を上記ピーク値以上に設定する。たとえば、定格３０Ａｒｍｓ、クレストファクタが３の場合は、リミッタ２４６，２４８の各々を−９０Ａｒｍｓ以下＋９０Ａｒｍｓ以上の範囲に設定する。

なお、図１８では、電圧制御部３６をＰＩ制御器として構成した例を示したが、電圧制御部３６の構成はこれに限るものではない。たとえば、電圧制御部３６を比例制御器としてもよく、比例制御器および位相補償器の直列構成としてもよい。

比例ゲイン２４３は、減算器２４２の出力（すなわち、電力変換装置２１が出力すべき電圧と出力電圧Ｖｃとの偏差）に比例ゲインＫｐを乗算した結果（減算器２４２の出力×Ｋｐ）を出力する。

積分ゲイン２４４は、減算器２４２の出力に積分ゲインＫｉを乗算した結果（減算器２４２の出力×Ｋｉ）を出力する。

積分器２４５は、１演算ステップの時間に積分ゲイン２４４の出力を乗算した値を演算ステップごとに積算し、その積分結果を出力する。なお、図示していないが、積分器２４５の積算値は、積分器２４５の後段に接続されるリミッタ２４６の上限値以下かつ下限値以上となるように制限されるものとする。

リミッタ２４６は、上限値および下限値を有しており、積分器２４５の出力を入力とする。リミッタ２４６は、入力された値（積分器２４５の出力）が上限値よりも大きい場合は上限値を出力し、入力された値（積分器２４５の出力）が下限値よりも小さい場合は、下限値を出力する。入力された値（積分器２４５の出力）が下限値以上かつ下限値以下の場合、リミッタ２４６は入力された値を出力する。

加算器２４７は、比例ゲイン２４４の出力（減算器２４２の出力×Ｋｐ）と、リミッタ２４６の出力とを加算し、加算結果を出力する。

リミッタ２４８は、上限値および下限値を有しており、加算器２４７の出力を入力とする。リミッタ２４８は、入力された値（加算器２４７の出力）が上限値よりも大きい場合は上限値を出力し、入力された値（加算器２４７の出力）が下限値よりも小さい場合は、下限値を出力する。入力された値（加算器２４７の出力）が下限値以上かつ下限値以下の場合、リミッタ２４８は入力された値を出力する。

（６）出力電流調整部３７
図１８を参照して、出力電流調整部３７は、フィルタ２６１およびゲイン２６２を有する。出力電流調整部３７は、電流センサ１４により検出された出力電流Ｉｏの検出値を入力とし、電流指令Ｉｒｅｆｏを出力するように構成される。

具体的には、出力電流調整部３７は、フィルタ２６１を用いて出力電流Ｉｏにフィルタ処理を施し、フィルタ処理された出力電流Ｉｏにゲイン２６２を乗算した値を電流指令Ｉｒｅｆｏとして出力する。

なお、フィルタ２６１は、ローパスフィルタ、ハイパスフィルタ、位相補償器、またはこれらを組み合わせた構成とすることができる。ゲイン２６２は、電圧制御部３６および電流制御部４０の動作が安定となるように設定すればよい。

出力電流調整部３７で電流指令Ｉｒｅｆｏを生成することにより、負荷６１の変化などによる出力電流Ｉｏの変動に対して、電圧制御部３６が出力する電流指令Ｉｒｅｆｖの変化を小さくすることができる。これにより、負荷６１が電圧制御部３６の制御応答に与える影響を小さくすることができる。

（７）不足電圧抑制部３８
不足電圧抑制部３８は、電圧センサ１１により検出された直流バス電圧Ｖｄｃの検出値を入力とし、電流制限指令Ｉｌｉｍを出力する。不足電圧抑制部３８は、負荷６１の急変に対して直流電源６０の出力変化が遅れた場合に、直流バスコンデンサ２が放電されて、直流バス電圧Ｖｄｃが低下することを抑制するように構成される。

具体的には、直流バス電圧Ｖｄｃが正常な場合（すなわち、直流バス電圧Ｖｄｃが直流バス電圧の下限値Ｖｄｃｄより大きい場合）、不足電圧抑制部３８は、電力変換装置２１のリアクトル電流ＩＬの電流指令を制限するための電流制限指令Ｉｌｉｍを、初期制限電流２５９の初期制限電流値Ｉｌｉｍａに設定する。

なお、リアクトル電流ＩＬの電流指令とは、電圧制御部３６により生成された電流指令Ｉｒｅｆｖと、出力電流調整部３７により生成された電流指令Ｉｒｅｆｏとの和に相当する。以下の説明では、電流指令Ｉｒｅｆｖと電流指令Ｉｒｅｆｏとの加算値を「加算電流指令Ｉｒｅｆａ」とも称する（Ｉｒｅｆａ＝Ｉｒｅｆｖ＋Ｉｒｅｆｏ）。

一方、直流バス電圧Ｖｄｃが下限電圧Ｖｄｃｄよりも低下すると、不足電圧抑制部３８は、電流制限指令Ｉｌｉｍを、初期制限電流値Ｉｌｉｍａよりも補正電流値ΔＩｌｉｍ（ΔＩｌｉｍは正の値）だけ低い値に設定する（Ｉｌｉｍ＝Ｉｌｉｍａ−ΔＩｌｉｍ）。

図１８を参照して、不足電圧抑制部３８は、下限電圧（Ｖｄｃｄ）２５１、減算器２５２，２６０、比例ゲイン（Ｋｐ）２５３、積分ゲイン（Ｋｉ）２５４、積分器２５５、リミッタ２５６，２５８、加算器２５７、および初期制限電流（Ｉｌｉｍａ）２５９を有する。

下限電圧２５１は、直流バス電圧Ｖｄｃの下限値Ｖｄｃｄを出力する。下限値Ｖｄｃｄは、電力変換装置２１が正常な電圧を出力するために必要な直流バスコンデンサ２の電圧である。たとえば、電力変換装置２１の出力電圧Ｖｃが２００Ｖｒｍｓの場合、下限値Ｖｄｃｄは、出力電圧Ｖｃの振幅（２８０Ｖ程度）に対して尤度を持たせて３３０Ｖ程度に設定することができる。下限値Ｖｄｃｄは直流電源６０の特性に応じて調整してもよい。

なお、図１に示したように、複数の電力変換装置２１が共通の直流電源６０に接続されている構成では、下限値Ｖｄｃｄは各電力変換装置２１で共通の値に設定される。一方、図２に示したように、複数の電力変換装置２１が互いに異なる直流電源６０に接続されている構成では、下限値Ｖｄｃｄは電力変換装置２１ごとに異なる値に設定してもよい。

減算器２５２は、下限電圧２５１から出力される下限値Ｖｄｃｄから直流バス電圧Ｖｄｃの検出値を減算し、減算結果（Ｖｄｃｄ−Ｖｄｃ）を出力する。減算器２５２の出力は、下限値Ｖｄｃｄと直流バス電圧Ｖｄｃとの偏差となる。

比例ゲイン２５３、積分ゲイン２５４、積分器２５５、リミッタ２５６，２５８および加算器２５７はＰＩ制御器を構成しており、上記下限値Ｖｄｃｄと直流バス電圧Ｖｄｃとの偏差を入力として、この偏差を０とするための補正電流値ΔＩｌｉｍを生成する。

比例ゲイン２５３および積分ゲイン２５４は、不足電圧抑制部３８の動作が安定となり、所望の応答が得られる程度に設定すればよい。また、リミッタ２５６，２５８は、直流バス電圧Ｖｄｃが正常な場合（Ｖｄｃ＞Ｖｄｃｄの場合）には電流制限指令Ｉｌｉｍを制限しないように、リミッタ２５６，２５８の下限値を０とする必要がある。

たとえば、直流バス電圧Ｖｄｃが３５０Ｖで、下限値Ｖｄｃｄが３３０Ｖである場合、下限値Ｖｄｃｄと直流バス電圧Ｖｄｃとの偏差は３３０Ｖ−３５０Ｖ＝−２０Ｖとなる。この偏差（−２０Ｖ）がＰＩ制御器に入力されると、補正電流値ΔＩｌｉｍは負の値となる。なお、簡略化のため積分器２５５の積分値を０としている。

補正電流値ΔＩｌｉｍが負の値となると、電流制限指令Ｉｌｉｍは、初期制限電流値Ｉｌｉｍａに補正電流値ΔＩｌｉｍを加算した値となり、実質的に初期制限電流値Ｉｌｉｍａよりも大きくなる。これにより、電力変換装置２１のリアクトル電流ＩＬが過電流となる方向に電流制限指令Ｉｌｉｍが作用することとなり、電力変換装置２１が過電流で停止するおそれがある。

また、補正電流値ΔＩｌｉｍが負の状態（積分器２５５の積算値も負の状態とする）で負荷６１が急変し、直流バス電圧Ｖｄｃが下限値Ｖｄｃｄより低下した場合、積分器２５５の積算値が負から正に変化するまでに遅れ時間が生じてしまい、結果的に直流バス電圧Ｖｄｃが過剰に低下するおそれがある。

そこで、リミッタ２５６，２５８の各々は下限値を０とすることで、補正電流値ΔＩｌｉｍが負の値となることを防止する。これにより、リアクトル電流ＩＬが過電流となることを抑制できるとともに、直流バス電圧Ｖｄｃが下限値Ｖｄｃｄより低下したときに補正電流値ΔＩｌｉｍが正に変化するまでの遅れ時間を短縮することができる。

なお、リミッタ２５６，２５８の各々の上限値は、初期制限電流値Ｉｌｉｍａに設定すればよい。

なお、図１８では、不足電圧抑制部３８を電圧制御部３６をＰＩ制御器として構成した例を示したが、電圧制御部３６の構成はこれに限るものではない。たとえば、電圧制御部３６を比例制御器としてもよく、比例制御器および位相補償器の直列構成としてもよい。

比例ゲイン２５３は、減算器２５２の出力（すなわち、下限値Ｖｄｃｄと出力電圧Ｖｃとの偏差）に比例ゲインＫｐを乗算した結果（減算器２５２の出力×Ｋｐ）を出力する。

積分ゲイン２５４は、減算器２５２の出力に積分ゲインＫｉを乗算した結果（減算器２５２の出力×Ｋｉ）を出力する。

積分器２５５は、１演算ステップの時間に積分ゲイン２５４の出力を乗算した値を演算ステップごとに積算し、その積分結果を出力する。また、図示していないが、積分器２５５の積算値は、積分器２５５の後段に接続されるリミッタ２５６の上限値以下かつ下限値以上となるように制限されるものとする。

リミッタ２５６は、上限値および下限値を有しており、積分器２５５の出力を入力とする。リミッタ２５６は、入力された値（積分器２５５の出力）が上限値よりも大きい場合は上限値を出力し、入力された値（積分器２５５の出力）が下限値よりも小さい場合は、下限値を出力する。入力された値（積分器２５５の出力）が下限値以上かつ下限値以下の場合、リミッタ２５６は入力された値を出力する。

加算器２５７は、比例ゲイン２５４の出力（減算器２５２の出力×Ｋｐ）と、リミッタ２５６の出力とを加算し、加算結果を出力する。

リミッタ２５８は、上限値および下限値を有しており、加算器２５７の出力を入力とする。リミッタ２５８は、入力された値（加算器２５７の出力）が上限値よりも大きい場合は上限値を出力し、入力された値（加算器２５７の出力）が下限値よりも小さい場合は、下限値を出力する。入力された値（加算器２５７の出力）が下限値以上かつ下限値以下の場合、リミッタ２５８は入力された値を出力する。

初期制限電流（Ｉｌｉｍａ）２５９は、直流バス電圧Ｖｄｃが正常な場合において、リアクトル電流ＩＬを制限するための電流制限指令Ｉｌｉｍとなる。初期制限電流Ｉｌｉｍａは、電力変換装置２１のリアクトル電流ＩＬの設計上の最大電流に設定すればよい。たとえば、初期制限電流Ｉｌｉｍａは、電力変換装置２１のハードウェアの最大許容電流または、クレストファクタによるピーク電流値に設定することができる。

減算器２６０は、初期制限電流Ｉｌｉｍａから補正電流値ΔＩｌｉｍを減算し、減算結果（Ｉｌｉｍａ−ΔＩｌｉｍ）を出力する。減算器２６０の出力は、リアクトル電流Ｉｌの電流制限指令Ｉｌｉｍとなる。

（８）電流指令制限部３９
図１８を参照して、電流指令制限部３９は、電圧制御部３６により生成された電流指令Ｉｒｅｆｖ、出力電流調整部３７により生成された電流指令Ｉｒｅｆｏ、および不足電圧抑制部３８により生成された電流制限指令Ｉｌｉｍを入力とし、電流指令Ｉｒｅｆを出力する。電流指令制限部３９は、電力変換装置２１のリアクトル電流ＩＬの電流指令（加算電流指令Ｉｒｅｆａ）を電流制限指令Ｉｌｉｍ以内に制限するように構成される。

具体的には、電流指令制限部３９は、加算器２７１およびリミッタ２７２を有する。加算器２７１は、電圧制御部３６からの電流指令Ｉｒｅｆｖと出力電流調整部３７からの電流指令Ｉｒｅｆｏとを加算し、加算結果（Ｉｒｅｆｖ＋Ｉｒｅｆｏ）を加算電流指令Ｉｒｅｆａとして出力する。

リミッタ２７２は、加算電流指令Ｉｒｅｆａおよび電流制限指令Ｉｌｉｍを入力とし、電流指令Ｉｒｅｆを出力する。具体的には、リミッタ２７２は、上限値（電流制限指令Ｉｌｉｍ）および下限値（−電流制限指令Ｉｌｉｍ）を有しており、加算電流指令Ｉｒｅｆａが上限値（電流制限指令Ｉｌｉｍ）よりも大きい場合は上限値を出力し、加算電流指令Ｉｒｅｆａが下限値（−電流制限指令Ｉｌｉｍ）よりも小さい場合は、下限値を出力する。加算電流指令Ｉｒｅｆａが下限値以上かつ下限値以下の場合、リミッタ２７２は入力された値を出力する。

（９）電流制御部４０
図１９は、図４に示した電流制御部４０の内部構成を示すブロック図である。図１９には、さらに、ＩＮＶ電圧指令生成部４１およびＰＷＭ信号生成部４２の内部構成が示されている。

図１９を参照して、電流制御部４０は、電流指令制限部３９（図１８）により生成された電流指令Ｉｒｅｆおよび電流センサ１２により検出されたリアクトル電流ＩＬの検出値を入力とし、電圧指令Ｖｒｅｆｉ＊を出力する。電流制御部４０は、電力変換装置２１のリアクトル電流ＩＬを補正するためのものであり、具体的には、直流バス電圧Ｖｄｃおよび出力電圧Ｖｃの変化などにより生じるリアクトル電流ＩＬの偏差を補正するように構成される。

電流制御部４０は、減算器２８１、比例ゲイン（Ｋｐ）２８２、積分ゲイン（Ｋｉ）２８３、積分器２８４、リミッタ２８５，２８７および加算器２８６を有する。

減算器２８１は、電流指令Ｉｒｅｆからリアクトル電流ＩＬの検出値を減算し、減算結果（Ｉｒｅｆ−ＩＬ）を出力する。減算器２８１の出力は、電流指令Ｉｒｅｆとリアクトル電流ＩＬとの偏差となる。

比例ゲイン（Ｋｐ）２８２、積分ゲイン（Ｋｉ）２８３、積分器２８４、リミッタ２８５，２８７および加算器２８６はＰＩ制御器を構成しており、上記電流指令値Ｉｒｅｆとリアクトル電流ＩＬとの偏差を０とするための電圧指令Ｖｒｅｆｉ＊を生成する。

なお、電流制御部４０において、比例ゲイン２８２および積分ゲイン２８３は、電流制御部４０の動作が安定となり、所望の応答が得られる程度に設定すればよい。また、リミッタ２８５，２８７は、リアクトル電流ＩＬを十分調整できる電圧に設定すればよい。リミッタ２８５，２８７は互いに等しい値を設定してもよい。たとえば、電力変換装置２１が出力電圧２００Ｖｒｍｓ（ピーク電圧２８３Ｖ）で動作する場合、リミッタ２８５，２８７の各々は、−２８３Ｖ〜＋２８３Ｖの値を出力するように設定される。

また、図１９では、電流制御部４０をＰＩ制御器として構成した例を示したが、電流制御部４０の構成はこれに限るものではない。たとえば、電流制御部４０を比例制御器としてもよく、比例制御器および位相補償器の直列構成としてもよい。

比例ゲイン２８２は、減算器２８１の出力（すなわち、電流指令Ｉｒｅｆとリアクトル電流ＩＬとの偏差）に比例ゲインＫｐを乗算した結果（減算器２８２の出力×Ｋｐ）を出力する。

積分ゲイン２８３は、減算器２８１の出力に積分ゲインＫｉを乗算した結果（減算器２８１の出力×Ｋｉ）を出力する。

積分器２８４は、１演算ステップの時間に積分ゲイン２８３の出力を乗算した値を演算ステップごとに積算し、その積分結果を出力する。また、図示していないが、積分器２８４５の積算値は、積分器２８４の後段に接続されるリミッタ２８５の上限値以下かつ下限値以上となるように制限されるものとする。

リミッタ２８５は、上限値および下限値を有しており、積分器２８４の出力を入力とする。リミッタ２８５は、入力された値（積分器２８４の出力）が上限値よりも大きい場合は上限値を出力し、入力された値（積分器２８４の出力）が下限値よりも小さい場合は、下限値を出力する。入力された値（積分器２８４の出力）が下限値以上かつ下限値以下の場合、リミッタ２８５は入力された値を出力する。

加算器２８６は、比例ゲイン２８２の出力（減算器２８１の出力×Ｋｐ）と、リミッタ２８５の出力とを加算し、加算結果を出力する。

リミッタ２８７は、上限値および下限値を有しており、加算器２８６の出力を入力とする。リミッタ２８７は、入力された値（加算器２８６の出力）が上限値よりも大きい場合は上限値を出力し、入力された値（加算器２８６の出力）が下限値よりも小さい場合は、下限値を出力する。入力された値（加算器２８６の出力）が下限値以上かつ下限値以下の場合、リミッタ２８７は入力された値を出力する。

（１０）ＩＮＶ電圧指令生成部４１
図１９を参照して、ＩＮＶ電圧指令生成部４１は、電流制御部４０により生成された電圧指令Ｖｒｅｆｉ＊および電圧センサ１３により検出された出力電圧Ｖｃの検出値を入力とし、電圧指令Ｖｒｅｆ＊を出力する。具体的には、ＩＮＶ電圧指令生成部４１は、加算器２９０を有する。加算器２９０は、電圧指令Ｖｒｅｆｉ＊と出力電圧Ｖｃとを加算し、加算結果（Ｖｒｅｆｉ＊＋Ｖｃ）を、電圧指令Ｖｒｅｆ＊として出力する（Ｖｒｅｆ＊＝Ｖｒｅｆｉ＊＋Ｖｃ）。

（１１）ＰＷＭ信号生成部４２
図１９を参照して、ＰＷＭ信号生成部４２は、ＩＮＶ電圧指令生成部４１により生成された電圧指令Ｖｒｅｆ＊およびキャリア信号Ｓｃａｒｒに基づいて、ＰＷＭ信号Ｓ１，Ｓ２を生成するように構成される。

具体的には、ＰＷＭ信号生成部４２は、キャリア信号Ｓｃａｒｒを発生するキャリア信号発生器２９１、コンパレータ２９２、および反転器２９３を有する。なお、簡略化のため、以下の説明では、スイッチングレグの短絡防止時間（デッドタイム）は考慮しないものとする。

図２０は、ＰＷＭ信号生成部４２の動作を説明するためのタイムチャートである。図２０において、Ｓｃａｒｒは、キャリア信号発生器２９１から出力されるキャリア信号を示し、Ｓ１，Ｓ２はＰＷＭ信号生成部４２からスイッチング素子部３に出力されるＰＷＭ信号を示す。

次に、図２０および図２１を用いて、ＰＷＭ信号の生成過程について説明する。
キャリア信号発生器２９１は、キャリア周波数に応じた三角波を生成する。図２０では、キャリア信号Ｓｃａｒｒを三角波としたが、鋸波などでもよい。

コンパレータ２９２は、電圧指令Ｖｒｅｆ＊とキャリア信号Ｓｃａｒｒとの大小を比較する。コンパレータ２９２は、電圧指令Ｖｒｅｆ＊がキャリア信号Ｓｃａｒｒよりも大きい場合にＯＮ信号を出力し、電圧指令Ｖｒｅｆ＊がキャリア信号Ｓｃａｒｒよりも小さい場合にＯＦＦ信号を出力する。

コンパレータ２９２の出力信号は、スイッチング素子部３における一方の制御信号（ＰＷＭ信号Ｓ１）となる。反転器２９３は、入力された制御信号（ＰＷＭ信号Ｓ１）のＯＮ信号およびＯＦＦ信号を反転して出力する。反転器２９３の出力信号は、スイッチング素子部３における他方の制御信号（ＰＷＭ信号Ｓ２）となる。

なお、図２０では、キャリア信号Ｓｃａｒｒと電圧指令Ｖｒｅｆ＊とを比較してＰＷＭ信号Ｓ１，Ｓ２を生成する構成を説明したが、直流バス電圧Ｖｄｃを用いて電圧指令Ｖｒｅｆ＊を規格化してもよい。

（検証実験）
最後に、本発明の効果を確認するために行なった検証実験について説明する。

検証実験では、比較例として図２１（Ａ）に示す電力変換システム２０００を用い、実施例として図２１（Ｂ）に示す電力変換システム１０００を用いた。

図２１（Ｂ）を参照して、実施例に係る電力変換システム１０００は、３台の電力変換装置２１ａ，２１ｂ，２１ｃを備えている。各電力変換装置２１の出力端子７の連系点と出力端子Ｔ２との間にはスイッチ３０１が接続されている。スイッチ３０１を導通（オン）することにより、電力変換システム１０００に対して負荷６１が投入される。

図２１（Ａ）を参照して、比較例に係る電力変換システム２０００は、３台の電力変換装置２１０ａ，２１０ｂ，２１０ｃを備えている。３台の電力変換装置２１０ａ，２１０ｂ，２１０ｃは、基本的に同じ構成である。以下では、３台の電力変換装置２１０ａ，２１０ｂ，２１０ｃを包括的に表記する場合には、単に電力変換装置２１０と称する。

比較例に係る電力変換システム２０００は、図２１（Ｂ）に示す電力変換システム１０００と同様に、３台の電力変換装置を並列運転することで、各電力変換装置２１０の出力電力を合成して負荷６１に供給することができる。ただし、図２２に後述するように、比較例に係る電力変換システム２０００は、本実施の形態に係る電力変換システム１０００に対して、電力変換装置２１０の構成が異なる。

図２２は、比較例に係る電力変換装置２１０の構成を概略的に示す図である。図２２を参照して、比較例に係る電力変換装置２１０は、図４に示した本実施の形態に係る電力変換装置２１における制御部３１を、制御部３１Ａに置き換えたものである。制御部３１Ａは、基本的には図４に示した制御部３１と同様の構成を備えるが、電圧指令補正部３５を有していない点が異なる。

したがって、比較例に係る電力変換装置２１０では、電圧指令生成部３４により生成された電圧指令Ｖｒｅｆは、電圧制御部３６にて補正されることなく用いられ、電圧指令Ｖｒｅｆと出力電圧Ｖｃとの偏差に基づいて電流指令Ｉｒｅｆが生成される。なお、その他の構成は、実施例に係る電力変換装置２１と同じである。

検証実験では、実施例に係る電力変換装置２１において、電圧指令補正部３５（図１６）に含まれるフィルタ２３１を図１７（Ａ）に示す周波数特性に設定した。また、比較例および実施例の各々において、３つの電力変換装置の間でフィルタリアクトル４のインダクタンス成分に以下のばらつきを設定した。

電力変換装置２１ａ，２１０ａ：１．０［ｐ．ｕ．］
電力変換装置２１ｂ，２１０ｂ：０．５［ｐ．ｕ．］
電力変換装置２１ｃ，２１０ｃ：１．２［ｐ．ｕ．］
さらに、３つの電力変換装置の間で出力電圧Ｖｃに誤差を生じさせるために、ＰＷＭ信号Ｓ１，Ｓ２にデッドタイム（ＰＷＭ信号Ｓ１，Ｓ２が同時にＯＦＦとなる時間）を設定した。

図２３に検証実験の結果を示す。図２３（Ａ）は、比較例に係る電力変換システム２０００（図２１（Ａ））における、各電力変換装置２１０の動作を説明するためのタイミングチャートである。図２３（Ａ）には、連系点の電圧Ｖａ（以下、「連系点電圧」とも称する）、および電力変換装置２１０ａ，２１０ｂ，２１０ｃの各々の出力電流（出力リアクトル６を流れる電流）の波形が示されている。

図２３（Ｂ）は、実施例に係る電力変換システム１０００（図２１（Ｂ））における、各電力変換装置の動作を説明するためのタイミングチャートである。図２３（Ｂ）には、連系点電圧Ｖａ、および電力変換装置２１ａ，２１ｂ，２１ｃの各々の出力電流（出力リアクトル６を流れる電流）の波形が示されている。なお、負荷電流は、通常、３台の電力変換装置の出力電流の和となる。

なお、図２３（Ａ），（Ｂ）のタイミングチャートはともに単相構成における電圧および電流の波形を示しているが、本発明は単相に限るものではなく、三相構成にも適用することができる。

まず、図２３（Ａ）を参照して、比較例に係る電力変換システム２０００においては、電力変換装置２１０ａ，２１０ｂ，２１０ｃの出力電流を比較すると、負荷６１の投入前から出力電流にばらつきが生じており、特に電力変換装置２１０ｂに電流が集中していることが分かる。

このばらつきの原因は、主に、電力変換装置２１０ｂのフィルタリアクトル４のリアクトル成分が、他の電力変換装置２１０ａ，２１０ｃのフィルタリアクトル４のリアクトル成分に比べて小さいことである。すなわち、電力変換装置２１０ｂは、電力変換装置２１０ａ，２１０ｃに比べてフィルタリアクトル４のインピーダンスが小さいため、電流の分担比率が大きくなっている。

負荷６１の投入後においても、上記の原因により、電力変換装置２１０ａ，２１０ｂ，２１０ｃの間で出力電流にばらつきが生じている。したがって、比較例に係る電力変換システム２０００では、並列運転する複数の電力変換装置２１０間で電流の分担比率を均一化することが困難である。

これに対して、図２３（Ｂ）を参照して、実施例に係る電力変換システム１０００においては、電力変換装置２１ａ，２１ｂ，２１ｃの出力電流を比較すると、負荷６１の投入前および投入後において、出力電流の偏りが改善されていることが分かる。これは、各電力変換装置２１が備える電圧指令補正部３５により、上述したフィルタリアクトル４のインダクタンス成分の誤差およびデッドタイムによる出力電圧Ｖｃの誤差が補正されることによる。

具体的には、各電力変換装置２１の電圧指令補正部３５は、出力電流Ｉｏの高調波成分（高周波成分および低周波成分を含む）が増加すると、この高調波成分が減少するように電圧指令補正量Ｖｚを出力する。この電圧指令補正量Ｖｚは、フィルタリアクトル４のインダクタンス成分の誤差およびデッドタイムによる出力電圧Ｖｃの誤差を小さくするように作用する。

図２４に、図２３（Ａ），（Ｂ）に示した各電力変換装置の出力電流をＦＦＴ（高速フーリエ変換）解析した結果を示す。図２４に示される周波数特性は、各電力変換システムにおいて、並列運転する３台の電力変換装置の中で各々の周波数成分において最大となる電流値をまとめて示したものである。図中の実線で示す波形ｋ１１は、実施例に係る電力変換システム１０００における出力電流の周波数特性を示す。図中の破線で示す波形ｋ１０は、比較例に係る電力変換システム２０００における出力電流の周波数特性を示す。

図２４によれば、実施例では、比較例に比べて、低周波（図中の領域Ａ１に相当）および高周波（図中の領域Ａ３に相当）の各々において、出力電流が低下していることが分かる。

これに対して、基本波付近（図中の領域Ａ２に相当）では、比較例と実施例とで出力電流の大きさに差異がほとんど生じていない。これは、電圧指令補正部３５のフィルタ２３１を図１７（Ａ）に示す周波数特性に設定したため、出力電流における高周波および低周波の成分が低下するように電圧指令補正量Ｖｚが生成されたことによる。

このように、本発明に係る電力変換システムによれば、出力電流の基本波成分に対する影響を小さくしながら、出力電流の高調波成分を抑制することができる。

また、フィルタリアクトル４のインダクタンスは、フィルタリアクトル４の温度によっても変動する。図２５に、フィルタリアクトル４に流れる電流とフィルタリアクトル４のインダクタンスとの関係を模式的に示す。図２５の縦軸はフィルタリアクトル４のインダクタンスＬを示し、横軸はフィルタリアクトル４に流れる電流Ｉを示す。

フィルタリアクトル４に流れる電流Ｉが大きくなると、フィルタリアクトル４での発熱が増えるために、フィルタリアクトル４の温度が上昇する。図中の実線で示す波形ｋ１３はフィルタリアクトル４の温度が第１の温度であるときの電流ＩとインダクタンスＬとの関係を示し、図中の破線で示す波形ｋ１２はフィルタリアクトル４の温度が第１の温度よりも高い第２の温度であるときの電流ＩとインダクタンスＬとの関係を示す。図２５に示すように、フィルタリアクトル４は、温度が上昇するに従ってインダクタンスＬが低下する性質を有している。なお、フィルタリアクトル４の温度がキュリー温度付近になると、インダクタンスが急激に低下する。

フィルタリアクトル４のインダクタンスが低下すると、電力変換装置２１のインピーダンスが低下する。そのため、複数の電力変換装置２１が並列運転する場合において、電力変換装置２１間でフィルタリアクトル４の温度に差異が生じると、電力変換装置２１間でインピーダンスにも差異が生じることとなる。

さらに、フィルタリアクトル４に流れる電流が増加すると、磁気飽和によりインダクタンスが低下するため、電力変換装置２１のインピーダンスが低下する。この結果、並列運転する複数の電力変換装置２１のうち、インピーダンスが低下した電力変換装置２１に電流が集中していまい、結果的に過電流が生じ易くなる。

本実施の形態１に係る電力変換システム１０００によれば、並列運転している複数の電力変換装置２１間でインピーダンスのばらつきが生じた場合でも、各電力変換装置２１を、インピーダンスの低下が抑制された状態の電流を流すように動作させることができる。したがって、複数の電力変換装置２１間で電力分担を均一化することができる。

また、本実施の形態１に係る電力変換システム１０００によれば、各電力変換装置２１における出力電流制御のために、電力変換システム１０００から負荷６１に供給される電流（負荷電流）を検出する必要がない。これにより、負荷６１に対して適切な電流を安定的に電力を供給することができる。

詳細には、特許文献１に記載される従来の電力変換システムでは、電力変換システムから負荷に供給される電流（負荷電流）を電流センサによって検出し、検出された負荷電流を電力変換装置の並列運転台数で割った値を電力変換装置１台当たりの出力電流指令として、各電力変換装置の出力電流を制御する方法が採用されている。

しかしながら、このような方法では、複数の電力変換装置のうちの１台の電力変換装置が停止したときに、負荷電流の検出遅れ、または出力電流指令の生成の遅れなどが生じることによって、出力電流指令と負荷電流との偏差が大きくなるという課題がある。その結果、残りの電力変換装置の出力電力（出力電流）の合計値が負荷に必要な電力（電流）よりも低くなることがある。このように電力変換システムと負荷との間で電力バランスが崩れると、一部の電力変換装置において電圧異常が発生する場合があり、結果的にすべての電力変換装置を停止させなければならないという不都合を招く可能性がある。

これに対して、本実施の形態１に係る電力変換システム１０００においては、負荷電流の検出を必要としないため、１台の電力変換装置が停止したときに上述した不都合が生じることを回避することができる。

また、複数の電力変換装置を並列運転して負荷に電力を供給する電力変換システムにおいては、負荷電流の最大値は複数の電力変換装置２１の合計容量となる。したがって、負荷電流を検出するための電流センサは、並列運転台数を考慮して選定および調整することが必要となる。本実施の形態による電力変換システム１０００では、負荷電流の検出するための電流センサが不要であるため、このような不都合を回避することができる。

さらに、本実施の形態１に係る電力変換システム１０００によれば、並列運転台数が変化しても、基本波成分および高調波成分の横流電流を抑制して、負荷６１に対して安定的に電力を供給することができる。これは、各電力変換装置２１の出力電流の制御において、負荷電流の検出を不要とすることに加えて、並列運転台数をパラメータとして用いていないことによる。詳細には、従来の電力変換システムでは、上述した負荷電流の検出値と同様に、一部の電力変換装置が停止して並列運転台数が減少したときに、電力変換システムと負荷との間で電力バランスが崩れるという不都合が生じる可能性がある。これに対して、本実施の形態１に係る電力変換システム１０００では、並列運転台数が減少しても、並列運転台数が変化しても負荷に適切な電流を安定的に供給することができる。

また、複数の電力変換装置を並列運転する他の方法としては、高速な演算処理が可能な上位の制御装置が負荷電流を検出し、負荷電流の検出値に基づいて複数の電力変換装置を制御する方法が考えられる。あるいは、複数の電力変換装置のうちの１台をマスターとするとともに、残りをスレーブとして、マスターがスレーブを制御する方法が考えられる。これに対して、本実施の形態１に係る電力変換システム１０００では、上位制御装置およびマスターの電力変換装置が不要となる。

実施の形態２．
上述した実施の形態１に係る電力変換システム１０００では、並列接続される複数の電力変換装置２１の各々が単相インバータを有する構成について説明したが、複数の電力変換装置の各々が三相インバータを有する構成に対しても、本発明を適用することが可能である。

実施の形態２では、三相インバータを有する電力変換装置を複数台備える電力変換システム１０００の構成について説明する。

（電力変換装置の構成）
図２６は、この発明の実施の形態２に係る電力変換システム１０００に適用される電力変換装置５００の構成を概略的に示す図である。電力変換装置５００は、図示しない直流電源から供給される直流電力を三相交流電力に変換するように構成される。

図２６を参照して、電力変換装置５００は、入力端子１、直流バスコンデンサ２、スイッチング素子部３、フィルタリアクトル４ｕ，４ｖ，４ｗ、フィルタコンデンサ５ｕ，５ｖ，５ｗ、出力リアクトル６ｕ，６ｖ，６ｗ、および出力端子７を備える。電力変換装置５００は、さらに、電圧センサ１１，１３ｕｖ，１３ｖｗ，１３ｗｕ、電流センサ１２ｕ，１２ｖ，１２ｗ，１４ｕ，１４ｖ，１４ｗ、および制御部５０１を備える。

図２６に示す電力変換装置５００は、図３の電力変換装置２１と比較して、スイッチング素子部３の構成が異なる。スイッチング素子部３は、６つの半導体スイッチング素子５１〜５６を有する三相インバータにより構成される。スイッチング素子部３は、並列接続された第１レグ、第２レグおよび第３レグを有する。第１レグは、上アームの半導体スイッチング素子５１と下アームの半導体スイッチング素子５２とを直列に接続して構成される。第２レグは、上アームの半導体スイッチング素子５３と下アームの半導体スイッチング素子５４とを直列に接続して構成される。第３レグは、上アームの半導体スイッチング素子５５と下アームの半導体スイッチング素子５６とを直列に接続して構成される。半導体スイッチング素子５１〜５６の各々にはダイオードが逆並列に接続されている。

制御部５０１にて生成される制御信号（ＰＷＭ信号）Ｓ１〜Ｓ６によって半導体スイッチング素子５１〜５６のオンオフがそれぞれ制御される。これにより、スイッチング素子部３は、入力端子１から供給される直流電源の電圧（すなわち、直流バス電圧Ｖｄｃ）を三相のパルス状の電圧に変形する。

電圧センサ１１は、直流バスコンデンサ２の端子間電圧（直流バス電圧Ｖｄｃ）を検出し、検出値を示す信号を制御部５０１に出力する。

電流センサ１２ｕは、スイッチング素子部３のＵ相出力端子とフィルタリアクトル４ｕとの間に接続され、フィルタリアクトル４ｕに流れる電流（以下、「リアクトル電流ＩＬｕ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。電流センサ１２ｖは、スイッチング素子部３のＶ相出力端子とフィルタリアクトル４ｖとの間に接続され、フィルタリアクトル４ｖに流れる電流（以下、「リアクトル電流ＩＬｖ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。電流センサ１２ｗは、スイッチング素子部３のＷ相出力端子とフィルタリアクトル４ｗとの間に接続され、フィルタリアクトル４ｗに流れる電流（以下、「リアクトル電流ＩＬｗ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。

電圧センサ１３ｕｖは、フィルタコンデンサ５ｕの端子間電圧（以下、電力変換装置５００の「出力電圧Ｖｃｕｖ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。電圧センサ１３ｖｗは、フィルタコンデンサ５ｖの端子間電圧（以下、電力変換装置５００の「出力電圧Ｖｃｖｗ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。電圧センサ１３ｗｕは、フィルタコンデンサ５ｗの端子間電圧（以下、電力変換装置５００の「出力電圧Ｖｃｗｕ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。

電流センサ１４ｕは、フィルタコンデンサ５ｕと出力リアクトル６ｕとの間に接続され、出力リアクトル６ｕに流れる電流（以下、電力変換装置の「出力電流Ｉｏｕ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。電流センサ１４ｖは、フィルタコンデンサ５ｖと出力リアクトル６ｖとの間に接続され、出力リアクトル６ｖに流れる電流（以下、電力変換装置の「出力電流Ｉｏｖ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。電流センサ１４ｗは、フィルタコンデンサ５ｗと出力リアクトル６ｗとの間に接続され、出力リアクトル６ｗに流れる電流（以下、電力変換装置の「出力電流Ｉｏｗ」とも称する）を検出し、検出値を示す信号を制御部５０１に出力する。

制御部５０１は、電流センサ１２ｕ，１２ｖ，１２ｗからの検出信号（リアクトル電流ＩＬｕ，ＩＬｖ，ＩＬｗ）、電流センサ１４ｕ，１４ｖ，１４ｗからの検出信号（出力電流Ｉｏｕ，Ｉｏｖ，Ｉｏｗ）、電圧センサ１１からの検出信号（直流バス電圧Ｖｄｃの検出値）、および電圧センサ１３ｕｖ，１３ｖｗ，１３ｗｕからの検出信号（出力電圧Ｖｃｕｖ，Ｖｃｖｗ，Ｖｃｗｕの検出値）に基づいて、スイッチング素子部３を制御するためのＰＷＭ信号Ｓ１〜Ｓ６を生成する。

（制御部５０１の構成）
図２７は、図２６に示した制御部５０１の全体構成を説明するための機能ブロック図である。図２７を参照して、制御部５０１は、ｄｑ変換部５３０，５３１，５３２、電力演算部５１１、電圧指令生成部５１２、位相生成部３３、電圧指令補正部５１３、電圧制御部５１４、出力電流調整部５１５、不足電圧抑制部３８、電圧指令制限部５１６、電流制御部５１７、ＩＮＶ電圧指令生成部５１８、逆ｄｑ変換部５１９、およびＰＷＭ信号生成部５２０を有する。

なお、図２７に示される制御部５０１はハードウェアで構成してもよく、ソフトウェアで構成してもよい。あるいは、制御部５０１はハードウェアおよびソフトウェアを組み合わせた構成としてもよい。

以下、制御部５０１の構成について、図４に示した制御部３１との相違点を中心に説明する。

本実施の形態において、制御部５０１は、ｄｑ軸からなる回転座標上で電流フィードバック制御を行なうことにより、電圧指令を生成するように構成される。なお、以下の説明において、回転座標変換（ｄｑ変換）は、三相交流電圧が正常であるときのｑ軸の電圧を０Ｖとし、回転座標変換の前後で電力が一致するように変換（絶対変換）するものとする。なお、回転座標変換はこれに限るものではない。

（１）ｄｑ変換部５３０，５３１，５３２
ｄｑ変換部５３０は、電流センサ１２ｕ，１２ｖ，１２ｗによって検出された三相リアクトル電流ＩＬｕ，ＩＬｖ，ＩＬｗを、位相生成部３３により生成された内部位相φに基づく回転座標変換により、ｄ軸リアクトル電流ＩＬｄおよびｑ軸リアクトル電流ＩＬｑに変換する。具体的には、リアクトル電流ＩＬｄ，ＩＬｑは、次式（８）を用いて変換することができる。リアクトル電流ＩＬｄ，ＩＬｑは、電流制御部５１７に与えられる。

ｄｑ変換部５３１は、電圧センサ１３ｕｖ，１３ｖｗ，１３ｗｕによって検出された三相の出力電圧Ｖｃｕｖ，Ｖｃｖｗ，Ｖｃｗｕを、位相生成部３３により生成された内部位相φに基づく回転座標変換により、ｄ軸出力電圧Ｖｃｄおよびｑ軸出力電圧Ｖｃｑに変換する。具体的には、出力電圧Ｖｃｄ，Ｖｃｑは、次式（９）および（１０）を用いて変換することができる。出力電圧Ｖｃｄ，Ｖｃｑは、電力演算部５１１、ＩＮＶ電圧指令生成部５１８、および電圧制御部５１４に与えられる。

ｄｑ変換部５３２は、電流センサ１４ｕ，１４ｖ，１４ｗによって検出された三相出力電流Ｉｏｕ，Ｉｏｖ，Ｉｏｗを、位相生成部３３により生成された内部位相φに基づく回転座標変換により、ｄ軸出力電流Ｉｏｄおよびｑ軸出力電流Ｉｏｑに変換する。具体的には、出力電流Ｉｏｄ，Ｉｏｑは、次式（１１）を用いて変換してもよい。出力電流Ｉｏｄ，Ｉｏｑは、電力演算部５１１、電圧指令補正部５１３および出力電流調整部５１５に与えられる。

（２）電力演算部５１１
電力演算部５１１は、回転座標上で電力変換装置５００が出力する有効電力Ｐおよび無効電力Ｑｄ，Ｑｑを演算する。無効電力Ｑｄはｄ軸出力電圧Ｖｃｄによる無効電力であり、無効電力Ｑｑはｑ軸出力電圧Ｖｃｑによる無効電力である。有効電力Ｐおよび無効電力Ｑｄ，Ｑｑは、次式（１２）により算出することができる。

（３）電力指令生成部５１２
図２８は、図２７に示した電圧指令生成部５１２の内部構成を示すブロック図であり、実施の形態１に係る電圧指令生成部３４（図１４）と対比される図である。

電圧指令生成部５１２は、電力演算部５１１により演算された無効電力Ｑｄ，Ｑｑを入力とし、電力変換装置５００の出力電圧Ｖｃｄの目標値である電圧指令Ｖｒｅｆｄ、および出力電圧Ｖｃｑの目標値である電圧指令Ｖｒｅｆｑを出力するように構成される。図２８を参照して、電圧指令生成部５１２は、垂下特性演算器２２１、ｄ軸基準電圧指令器５３５、ｑ軸基準電圧指令器５３６、および加算器２２３を有する。

垂下特性演算器２２１は、図１４の垂下特性演算器２２１と同様に、電力演算部５１１により演算された無効電力Ｑｄ，Ｑｑに基づいて、電力変換装置５００が出力する無効電力Ｑｄ，Ｑｑを低下させるための補正量ΔＶｒｄ，ΔＶｒｑを演算する。具体的には、無効電力ＱｄにゲインＫｑｄを乗算した値が補正量ΔＶｒｄとなる（ΔＶｒｄ＝Ｑｄ×Ｋｑｄ）。無効電力ＱｑにゲインＫｑｑを乗算した値が補正量ΔＶｒｑとなる(ΔＶｒｑ＝Ｑｑ×Ｋｑｑ）。なお、ゲインＫｑｄ，Ｋｑｑは同一の値でもよく、異なる値でもよい。さらに、図１５に示したように、対応する無効電力に応じてゲインを変更してもよい。

このように、ｄ軸出力電圧Ｖｃｄの電圧指令をｄ軸出力電圧Ｖｃｄによる無効電力Ｑｄで補正することで、ｄ軸出力電圧Ｖｃｄの変化によって生じる無効電力Ｑｄを補正することができる。また、ｑ軸出力電圧Ｖｃｑの電圧指令をｑ軸出力電圧Ｖｃｑによる無効電力Ｑｑで補正することで、ｑ軸出力電圧Ｖｃｑの変化によって生じる無効電力Ｑｑを補正することができる。

（４）電力指令補正部５１３
図２９は、図２７に示した電圧指令補正部５１３の内部構成を示すブロック図であり、実施の形態１に係る電圧指令補正部３５（図１６）と対比される図である。電圧指令補正部５１３は、ｄｑ変換部５３２により生成された出力電流Ｉｏｄ，Ｉｏｑの検出値を入力として、電圧指令補正量Ｖｚｑ，Ｖｚｄを出力するように構成される。図２９を参照して、電圧指令補正部５１３は、フィルタ５４０〜５４３、ゲイン５４４〜５４７、加算器５４８および減算器５４９を有する。

フィルタ５４０〜５４３は、出力電流Ｉｏｄ，Ｉｏｑの基準周波数成分（基本波成分）を除去（または減衰）するためのフィルタである。本実施の形態では、回転座標上でフィルタを用いるため、基準周波数成分（基本波成分）は直流成分（低周波成分）に相当する。そのため、フィルタ５４０〜５４３の各々は、バイパスフィルタを用いた構成、または位相補償器を用いた構成などとする。

図３０（Ａ），（Ｂ）に、フィルタの周波数特性を例示する。図３０（Ａ），（Ｂ）の各図において横軸は周波数を示し、縦軸はゲインを示す。

図３０（Ａ）では、基本波成分のゲインが低下するように、フィルタ定数が設定されている。図３０（Ｂ）では、基本波成分である直流成分のゲインと、低周波成分のゲインとは同程度に低くなるように、フィルタ定数が設定されている。

このようにフィルタの周波数特性を設定することで、回転座標変換（ｄｑ変換）を用いた三相の電力変換装置５００であっても、実施の形態１に係る電力変換装置２０と同等の効果を得ることができる。

また、ｄ軸出力電流Ｉｏｄを用いてｑ軸の電圧指令補正量Ｖｚｑを算出するとともに、ｑ軸出力電流Ｉｏｑを用いてｄ軸の電圧指令補正量Ｖｚｄを算出する構成としたことにより、ｄ軸とｑ軸との間の干渉を防止することができる。

（５）電圧制御部５１４
図３１は、図２７に示した電圧制御部５１４の内部構成を示すブロック図であり、実施の形態１に係る電圧制御部３６（図１８）と対比される図である。電圧制御部５１４は、電圧指令生成部５１２により生成された電圧指令Ｖｒｅｆｄ，Ｖｒｅｆｑ、電圧指令補正部５１３により生成された電圧指令補正量Ｖｚｄ，Ｖｚｑ、およびｄｑ変換部５３１により生成された出力電圧Ｖｃｄ，Ｖｃｑを入力として、ｄ軸電流指令Ｉｒｅｆｖｄおよびｑ軸電流指令Ｉｒｅｆｖｑを出力するように構成される。

電圧制御部５１４は、電圧制御部３６（図１８）と同様に、電力変換装置５００の出力電圧Ｖｃｄ，Ｖｃｑを補正するためのものである。すなわち、電圧制御部５１４は、フィルタリアクトル４ｕ，４ｖ，４ｗにおける電圧降下によって生じる出力電圧Ｖｃｄ、Ｖｃｑの偏差、および出力電流Ｉｏｄ，Ｉｏｑの高調波を抑制するように出力電圧Ｖｃｄ，Ｖｃｑを補正する。

図３１を参照して、電圧制御部５１４は、図１８に示した電圧制御部３６と比較して、コンデンサ電流補償ゲイン５５０を有する点が異なる。コンデンサ電流補償ゲイン５５０は、フィルタコンデンサ５ｕ，５ｖ，５ｗ（図２６）の電流を算出し、算出した電流を電流指令として補償する。フィルタコンデンサ５の静電容量をＣとし、ｆを基準周波数とすると。フィルタコンデンサ５の電流Ｉｃｄ，Ｉｃｑは、次式（１３）により与えられる。

（６）出力電流調整部５１５
図３２は、図２７に示した出力電流調整部５１５の内部構成を示すブロック図であり、実施の形態１に係る出力電流調整部３７（図１８）と対比される図である。出力電流調整部５１５は、ｄｑ変換部５３２により生成された出力電流Ｉｏｄ，Ｉｏｑを入力とし、電流指令Ｉｒｅｆｏｄ，Ｉｒｅｆｏｑを出力するように構成される。出力電流調整部５１５は、図１８に示した出力電流調整部３７と比較して、ｄ軸電流指令Ｉｒｅｆｏｄとｑ軸電流指令Ｉｒｅｆｏｑとを個別に演算する点が異なる。

（７）電流指令制限部５１６
図３３は、図２７に示した電流指令制限部５１６の内部構成を示すブロック図であり、実施の形態１に係る電流指令制限部３９（図１８）と対比される図である。電流指令制限部５１６は、電圧制御部５１４により生成された電流指令Ｉｒｅｆｖｄ，Ｉｒｅｆｖｑ、出力電流調整部５１５により生成された電流指令Ｉｒｅｆｏｄ，Ｉｒｅｆｏｑ、および不足電圧抑制部３８により生成された電流制限指令Ｉｌｉｍを入力とし、ｄ軸電流指令Ｉｒｅｆｄおよびｑ軸電流指令Ｉｒｅｆｑを出力する。電流指令制限部５１６は、電圧制御部５１４および出力電流調整部５１５により生成された電流指令を合算することにより、皮相電流指令Ｉｒｅｆｓを生成する。電流指令制限部５１６は、生成した皮相電流指令Ｉｒｅｆｓを電流制限指令Ｉｌｉｍ以下に制限する。

図３３を参照して、電流指令制限部５１６は、加算器５６０，５６１，５６４，５６８、減算器５６６、乗算器５６２，５６３，５７０，５７１、平方根５６５、リミッタ５６７、および除算器５６９を有する。

加算器５６０は、ｄ軸電流指令Ｉｒｅｆｖｄとｄ軸電流指令Ｉｒｅｆｏｄとを加算する。乗算器５６３は、加算器５６０の加算結果の二乗値を出力する。加算器５６１は、ｑ軸電流指令Ｉｒｅｆｖｑとｑ軸電流指令Ｉｒｅｆｏｑとを加算する。乗算器５６２は、加算器５６１の加算結果の二乗値を出力する。加算器５６４は、乗算器５６２の出力と乗算器５６３の出力とを加算する。平方根５６５は、加算器５６４の出力の平方根を出力する。加算器５６０，５６１，５６４、乗算器５６２，５６３および平方根５６５により、電流指令ＩｒｅｆｖおよびＩｒｅｆｏの和のｄ軸成分およびｑ軸成分の二乗平方根を算出することにより、皮相電流指令Ｉｒｅｆｓが生成される。

減算器５６６は、皮相電流指令Ｉｒｅｆｓから電流制限指令Ｉｌｉｍを減算し、減算結果を出力する。リミッタ５６７は、減算器５６６の出力を０以上に制限することで、電流制限指令Ｉｌｉｍに対する皮相電流指令Ｉｒｅｆｓの超過皮相電流ｄＩｒｅｆｓを算出する。加算器５６８は、超過皮相電流ｄＩｒｅｆｓと電流制限指令Ｉｌｉｍとを加算し、加算結果を出力する。乗算器５６９は、電流制限指令Ｉｌｉｍを加算器５６８の出力（Ｉｌｉｍ＋ｄＩｒｅｆｓ）で割ることにより、電流指令の調整ゲインＫＩｒｅｆを算出する。調整源ＫＩｒｅｆは、次式（１４）により与えられる。

超過皮相電流ｄＩｒｅｆｓが０である場合、電流指令を調整する必要がないため（すなわち、ＫＩｒｅｆ＝１）、乗算器５７０では、加算器５６０の出力（＝Ｉｒｅｆｖｄ＋Ｉｒｅｆｏｄ）にＫＩｒｅｆ＝１が乗算される。乗算器５７１では、加算器５６１の出力（＝Ｉｒｅｆｖｑ＋Ｉｒｅｆｏｑ）にＫＩｒｅｆ＝１が乗算される。

一方、超過皮相電流ｄＩｒｅｆｓが０より大きい場合には、ＫＩｒｅｋ＜１となる。したがって、加算器５６０の出力（＝Ｉｒｅｆｖｄ＋Ｉｒｅｆｏｄ）にＫＩｒｅｆ＜１が乗算され、加算器５６１の出力（＝Ｉｒｅｆｖｑ＋Ｉｒｅｆｏｑ）にＫＩｒｅｆ＜１が乗算される。このように、ｄ軸およびｑ軸間の電流指令の比率を保ちながら、各軸の電流指令の大きさを調整することで、皮相電流指令Ｉｒｅｆｓが電流制限指令Ｉｌｉｍ以下に制限される。

なお、図３３の構成例では、ｄ軸およびｑ軸間の比率を一定として電流指令を調整する方法について説明したが、直流バスコンデンサ２の電圧低下は有効電力によって変化するため、ｄ軸電流指令を有効電流として回転座標変換を行なっている場合には、ｄ軸電流指令のみを制限してもよい。または、図３３では、各軸の電流指令に調整ゲインＫＩｒｅｆを乗算することで電流指令を調整する構成としたが、加減算によって調整してもよい。

（８）電流制御部５１７
図３４は、図２７に示した電流制御部５１７の内部構成を示すブロック図であり、実施の形態１に係る電流制御部４０（図１９）と対比される図である。電流制御部５１７は、電流指令制限部５１６により生成された電流指令Ｉｒｅｆｄ，Ｉｒｅｆｑおよびｄｑ変換部５３０により生成されたリアクトル電流ＩＬｄ，ＩＬｑを入力とし、ｄ軸電圧指令Ｖｒｅｆｉｄ＊およびｑ軸電圧指令Ｖｒｅｆｉｑ＊を出力する。

電圧制御部５１７は、電力変換装置５００のリアクトル電流ＩＬｕ，ＩＬｖ，ＩＬｗを補正するためのものであり、具体的には、直流バス電圧Ｖｄｃおよび出力電圧Ｖｃｕ，Ｖｃｖ，Ｖｃｗの変化などにより生じるリアクトル電流ＩＬｕ，ＩＬｖ，ＩＬｗの偏差を補正するように構成される。

図３４を参照して、電流制御部５１７は、減算器２８１，５８１、比例ゲイン（Ｋｐ）２８２、積分ゲイン（Ｋｉ）２８３、積分器２８４、リミッタ２８５，２８７、加算器２８６，５８２、およびリアクトル電圧補償ゲイン５８０を有する。

電流制御部５１７は、図１９に示した電流制御部４０と比較して、リアクトル電圧補償ゲイン５８０を有する点が異なる。リアクトル電圧補償ゲイン５８０は、ｄｑ変換部５３０により生成されたリアクトル電流ＩＬｄ，ＩＬｑに基づいて、フィルタリアクトル４ｕ，４ｖ，４ｗに生じる電圧を算出し、算出結果を電圧指令として補償する。フィルタリアクトル４のインダクタンスをＬとし、ｆを基準周波数とすると、フィルタリアクトル４の電圧は、次式（１５）により与えられる。

（９）ＩＮＶ電圧指令生成部５１８
図３５は、図２７に示したＩＮＶ電圧指令生成部５１８の内部構成を示すブロック図であり、実施の形態１に係るＩＮＶ電圧指令生成部（図１９）と対比される図である。ＩＮＶ電圧指令生成部５１８は、電流制御部５１７により生成された電圧指令Ｖｒｅｆｉｄ＊，Ｖｒｅｆｉｑ＊、およびｄｑ変換部５３１により生成された出力電圧Ｖｃｄ，Ｖｃｑを入力とし、ｄ軸電圧指令Ｖｒｅｆｄ＊およびｑ軸電圧指令Ｖｒｅｆｑ＊を出力する。

図３５を参照して、ＩＮＶ電圧指令生成部５１８は、加算器５９０，５９１を有する。加算器５９０は、電圧指令Ｖｒｅｆｉｄ＊と出力電圧Ｖｃｄとを加算し、加算結果（Ｖｒｅｆｉｄ＊＋Ｖｃｄ）を、ｄ軸電圧指令Ｖｒｅｆｄ＊として出力する（Ｖｒｅｆｄ＊＝Ｖｒｅｆｉｄ＊＋Ｖｃｄ）。加算器５９１は、電圧指令Ｖｒｅｆｉｑ＊と出力電圧Ｖｃｑとを加算し、加算結果（Ｖｒｅｆｉｑ＊＋Ｖｃｑ）を、ｑ軸電圧指令Ｖｒｅｆｑ＊として出力する（Ｖｒｅｆｑ＊＝Ｖｒｅｆｉｑ＊＋Ｖｃｑ）。

（１０）逆ｄｑ変換部５１９
図２７に戻って、逆ｄｑ変換部５１９は、ＩＮＶ電圧指令生成部５１８により生成された、回転座標上の電圧指令Ｖｒｅｆｄ＊，Ｖｒｅｆｑ＊を、位相生成部３３により生成された内部位相φに基づく逆変換により、三相の電圧指令（Ｕ相電圧指令Ｖｒｅｆｕ＊，Ｖ相電圧指令Ｖｒｅｆｖ＊，Ｗ相電圧指令Ｖｒｅｆｗ＊に変換する。具体的には、三相電圧指令Ｖｒｅｆｕ＊，Ｖｒｅｆｖ＊，Ｖｒｅｆｗ＊は、次式（１６）を用いて変換することができる。三相電圧指令Ｖｒｅｆｕ＊，Ｖｒｅｆｖ＊，Ｖｒｅｆｗ＊は、ＰＷＭ信号生成部５２０に与えられる。

（１１）ＰＷＭ信号生成部５２０
図３６は、図２７に示したＰＷＭ信号生成部５２０の内部構成を示すブロック図であり、実施の形態１に係るＰＷＭ信号生成部４２（図１９）と対比される図である。

図３６を参照して、ＰＷＭ信号生成部５２０は、ＩＮＶ電圧指令生成部５１８により生成された三相電圧指令Ｖｒｅｆｕ＊，Ｖｒｅｆｖ＊，Ｖｒｅｆｗ＊およびキャリア信号Ｓｃａｒｒに基づいて、ＰＷＭ信号Ｓ１〜Ｓ６を生成するように構成される。

具体的には、ＰＷＭ信号生成部５２０は、キャリア信号Ｓｃａｒｒを発生するキャリア信号発生器２９１、３個のコンパレータ２９２、および３個の反転器２９３を有する。なお、簡略化のため、以下の説明では、スイッチングレグの短絡防止時間（デッドタイム）は考慮しないものとする。各ＰＷＭ信号の生成過程は、図２０で説明したものと同様であるため、説明を省略する。

以上説明したように、本実施の形態２に係る電力変換システム１０００によれば、実施の形態１に係る電力変換システム１０００と同様の作用効果を得ることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 入力端子、２ 直流バスコンデンサ、３ スイッチング素子部、４ フィルタリアクトル、５ フィルタコンデンサ、６ 出力リアクトル、７ 出力端子、１１，１３ 電圧センサ、１２，１４ 電流センサ、２１，２１ａ，２１ｂ，２１ｃ，２１０，２１０ａ，２１０ｂ，２１０ｃ，５００ 電力変換装置、３１，５０１ 制御部、３２，５１１ 電力演算部、３３ 位相生成部、３４，５１２ 電圧指令生成部、３５，５１３ 電圧指令補正部、３６，５１４ 電圧制御部、３７，５１５ 出力電流調整部、３８ 不足電圧抑制部、３９，５１６ 電流指令制限部、４０，５１７ 電流制御部、４１，５１８ ＩＮＶ電圧指令生成部、４２，５２０ ＰＷＭ信号生成部、５１〜５４ 半導体スイッチング素子、６０ 直流電源、６１ 負荷、１０１，２２５ 正弦波生成器、１０２ 余弦波生成器、１０３ 有効電力演算器、１０４ 無効電力演算器、１１１，１３１ ゼロクロス信号出力器、１１２，１３２，２１４ 信号遅延器、１１３，１４０，１４１，１５１，１６１，１７１，１８１，２２６，５６２，５６３，５７０，５７１ 乗算器、１１４，１１７，１３４，１５２，１６２，１７２，１８２，２４５，２５５，２８４ 積分器、１１５，１１８，１５３，１６３，１７３，１８３ サンプルアンドホールド器、１１６，１３３ 固定信号出力器、１１９，１５４，１６４，１７４，１８４，５６９ 除算器、１３６ 正弦波電圧計測器、１３７ 余弦波電圧計測器、１３８ 正弦波電流計測器、１３９ 余弦波電流計測器、１４２，２０４，２１１，２４１，２４２，２５２，２６０，２８１，５４９，５５１，５６６，５８１ 減算器、１５５，１６５，１７５，１８５，２２４，２３２，２６２，５４４，５４５，５４６，５４７ ゲイン、２０１，２２１ 垂下特性演算器、２０２ 変化リミッタ、２０３ 基準周波数指令部、２０５ 位相生成器、２１２，２４６，２４８，２５６，２５８，２７３，２８５，２８７，５６７ リミッタ、２１３，２２３，２４７，２５７，２７１，２８６，２９０，５４８，５５２，５６０，５６１，５６４，５６８，５８２，５９０，５９１ 加算器、２２２ 基準電圧実効値、２３１，２６１，５４０，５４１，５４２，５４３ フィルタ、２４３，２５３，２８２ 比例ゲイン、２４４，２５４，２８３ 積分ゲイン、２５１ 下限電圧、２５９ 初期制限電流、２９１ キャリア信号発生器、２９２ コンパレータ、２９３ 反転器、３０１ スイッチ、１０００，２０００ 電力変換システム、Ｔ１ 入力端子、Ｔ２ 出力端子、５３０，５３１，５３２ ｄｑ変換部、５１９ 逆ｄｑ変換部、５３５ ｄ軸基準電圧指令器、５３６ ｑ軸基準電圧指令器、５５０ コンデンサ電流補正ゲイン、５６５ 平方根、５８０ リアクトル電流補正ゲイン。

Claims (12)

1. 直流電源に接続される入力端子と、
   負荷に接続される出力端子と、
   前記直流電源から前記入力端子に供給される直流電力を交流電力に変換して前記出力端子に出力するスイッチング素子部と、
   前記スイッチング素子部の出力を平滑化するフィルタリアクトルおよびフィルタコンデンサと、
   前記フィルタリアクトルと前記負荷との間に設けられる出力リアクトルと、
   前記フィルタリアクトルに流れるリアクトル電流を検出する第１の電流センサと、
   前記フィルタコンデンサの端子間に出力される出力電圧を検出する第１の電圧センサと、
   前記出力リアクトルを流れる出力電流を検出する第２の電流センサと、
   前記第１および第２の電流センサおよび前記第１の電圧センサの検出値に基づいて、前記スイッチング素子部を制御する制御部とを備え、
   前記制御部は、
   前記出力電流および前記出力電圧に基づいて電圧指令を生成し、
   基準周波数成分が減衰された前記出力電流に基づいて前記電圧指令の補正量を生成し、
   前記電圧指令と前記補正量との加算値に基づいて電流指令を生成し、
   前記リアクトル電流が前記電流指令に一致するように、前記スイッチング素子部を制御する、電力変換装置。
2. 前記制御部は、前記出力電流の前記基準周波数成分を減衰させるためのフィルタを有し、前記フィルタの出力に基づいて前記補正量を生成する、請求項１に記載の電力変換装置。
3. 前記フィルタは、前記基準周波数のゲインが最も低く、かつ、前記基準周波数より高周波のゲインおよび前記基準周波数より低周波のゲインの少なくとも一方が前記基準周波数のゲインよりも高くなる周波数特性を有する、請求項２に記載の電力変換装置。
4. 前記制御部は、
   前記出力電流、前記出力電圧および内部位相に基づいて、前記出力端子から出力される有効電力を演算し、
   前記有効電力に応じて補正された内部周波数に基づいて前記内部位相を生成し、
   前記内部位相に基づいて前記電圧指令を生成する、請求項１から３のいずれか１項に記載の電力変換装置。
5. 前記制御部は、
   前記出力電流、前記出力電圧および内部位相に基づいて、前記出力端子から出力される無効電力を演算し、
   前記無効電力に応じて補正された振幅に基づいて前記電圧指令を生成する、請求項１から３のいずれか１項に記載の電力変換装置。
6. 前記制御部は、
   前記出力電流、前記出力電圧および内部位相に基づいて、前記出力端子から出力される有効電力および無効電力を演算し、
   前記有効電力に応じて補正された内部周波数に基づいて前記内部位相を生成し、
   前記無効電力に応じて補正された振幅および前記内部位相に基づいて前記電圧指令を生成する、請求項１から３のいずれか１項に記載の電力変換装置。
7. 前記入力端子に供給される直流電圧を平滑化して前記スイッチング素子部に供給する直流バスコンデンサと、
   前記直流バスコンデンサの端子間電圧を検出する第２の電圧センサとを備え、
   前記制御部は、前記直流バスコンデンサの端子間電圧の検出値が下限電圧より高いときには、前記電流指令を初期制限電流値に制限する一方、前記直流バスコンデンサの端子間電圧の検出値が前記下限電圧より低いときには、前記電流指令を前記初期制限電流値よりも低い電流値に制限する、請求項１から６のいずれか１項に記載の電力変換装置。
8. 負荷に対して並列接続された複数の電力変換装置を備えた電力変換システムであって、
   前記複数の電力変換装置の各々は、
   直流電源に接続される入力端子と、
   前記負荷に接続される出力端子と、
   前記直流電源から前記入力端子に供給される直流電力を交流電力に変換して前記出力端子に出力するスイッチング素子部と、
   前記スイッチング素子部の出力を平滑化するフィルタリアクトルおよびフィルタコンデンサと、
   前記フィルタリアクトルと前記負荷との間に設けられる出力リアクトルと、
   前記フィルタリアクトルに流れるリアクトル電流を検出する第１の電流センサと、
   前記フィルタコンデンサの端子間に出力される出力電圧を検出する第１の電圧センサと、
   前記出力リアクトルを流れる出力電流を検出する第２の電流センサと、
   前記第１および第２の電流センサおよび前記第１の電圧センサの検出値に基づいて、前記スイッチング素子部を制御する制御部とを含み、
   前記制御部は、
   前記出力電流および前記出力電圧に基づいて電圧指令を生成し、
   基準周波数成分が減衰された前記出力電流に基づいて前記電圧指令の補正量を生成し、
   前記電圧指令と前記補正量との加算値に基づいて電流指令を生成し、
   前記リアクトル電流が前記電流指令に一致するように、前記スイッチング素子部を制御する、電力変換システム。
9. 前記制御部は、前記出力電流の前記基準周波数成分を減衰させるためのフィルタを有し、前記フィルタの出力に基づいて前記補正量を生成するように構成され、
   前記フィルタの周波数特性は、前記複数の電力変換装置間で互いに異なる、請求項８に記載の電力変換システム。
10. 前記制御部は、前記出力電流の前記基準周波数成分を減衰させるためのフィルタを有し、前記フィルタの出力にゲインを乗算することにより前記補正量を生成するように構成され、
    前記ゲインは、前記複数の電力変換装置間で互いに異なる、請求項８に記載の電力変換システム。
11. 前記制御部は、
    前記出力電流、前記出力電圧および内部位相に基づいて、前記出力端子から出力される有効電力を演算し、
    前記有効電力と垂下特性ゲインとの乗算値を用いて補正された内部周波数に基づいて前記内部位相を生成し、
    前記内部位相に基づいて前記電圧指令を生成するように構成され、
    前記垂下特性ゲインは、前記直流電源の残容量に応じて設定される、請求項８から１０のいずれか１項に記載の電力変換システム。
12. 前記垂下特性ゲインは、前記複数の電力変換装置間で互いに異なる、請求項１１に記載の電力変換システム。

Images