JP6910505B1 - 電力変換装置 - Google Patents

Abstract

【課題】複数のＤＣ−ＤＣコンバータが並列に接続された電力変換装置において、ＤＣ−ＤＣコンバータを流れる電流が０Ａを跨ぐ場合に生じる出力電圧のオーバーシュート量を低減できる電力変換装置を提供する。【解決手段】ｎ個のＤＣ−ＤＣコンバータのそれぞれを流れる分流電流を検出し、出力電圧を、目標出力電圧に近づける電圧制御量を算出し、ｎ個のＤＣ−ＤＣコンバータの間の分流電流の差を、目標電流差に近づける電流差制御量を算出し、電圧制御量及び電流差制御量に基づいて、ｎ個のＤＣ−ＤＣコンバータのスイッチング素子をＰＷＭ制御によりオンオフし、ｎ個のＤＣ−ＤＣコンバータの分流電流を合計した合計電流に基づいて、目標電流差を変化させる電力変換装置。【選択図】図１

Description

本願は、電力変換装置に関する。

電力変換装置に関して特許文献１が開示されている。特許文献１の技術では、複数のＤＣ−ＤＣコンバータが並列に接続されている。特許文献１の技術では、複数のＤＣ−ＤＣコンバータから出力された合計電流をＤＣ−ＤＣコンバータの数ｍで除算して、各ＤＣ−ＤＣコンバータを流れる分流電流の平均値を算出し、各ＤＣ−ＤＣコンバータを流れる分流電流と分流電流の平均値との偏差を算出し、これをＰＩＤ調節器へ入力させる。ＰＩＤ調節器の積分時間が長くても微分演算機能を備えているので、当該ＰＩＤ調節器は電流偏差の時間的変化の大きさに対応した補正量を出力する。

特開平９−２１５３２２号公報

ところで、振動している各ＤＣ−ＤＣコンバータを流れる分流電流が０Ａを跨ぐ際に、出力電圧のオーバーシュートが生じる。各ＤＣ−ＤＣコンバータの分流電流が、同時時期に０Ａを跨ぐと、各ＤＣ−ＤＣコンバータによる出力電圧のオーバーシュート量が合計されて、オーバーシュート量が大きくなる問題があった。しかし、特許文献１の技術では、複数のＤＣ−ＤＣコンバータを均等に電流が流れることを前提としており、電流が０Ａを跨ぐ際の出力電圧のオーバーシュートの問題が考慮されていない。

そこで、本願は、複数のＤＣ−ＤＣコンバータが並列に接続された電力変換装置において、ＤＣ−ＤＣコンバータを流れる電流が０Ａを跨ぐ場合に生じる出力電圧のオーバーシュート量を低減できる電力変換装置を提供することを目的とする。

本願に係る電力変換装置は、
入力端子と出力端子との間で直流電力を変換し、リアクトル及びスイッチング素子を有するＤＣ−ＤＣコンバータが、前記入力端子と前記出力端子との間に並列にｎ個（ｎは２以上の整数）接続された並列ＤＣ−ＤＣコンバータと、
前記出力端子の電圧である出力電圧を検出する電圧検出部と、
ｎ個の前記ＤＣ−ＤＣコンバータのそれぞれを流れる電流である分流電流を検出する電流検出部と、
前記出力電圧を、目標出力電圧に近づける電圧制御量を算出し、ｎ個の前記ＤＣ−ＤＣコンバータの間の前記分流電流の差を、目標電流差に近づける電流差制御量を算出し、前記電圧制御量及び前記電流差制御量に基づいて、ｎ個の前記ＤＣ−ＤＣコンバータの前記スイッチング素子をＰＷＭ制御によりオンオフするスイッチング制御部と、を備え、
前記スイッチング制御部は、ｎ個の前記ＤＣ−ＤＣコンバータの前記分流電流を合計した合計電流に基づいて、前記目標電流差を変化させるものである。

本願の電力変換装置によれば、合計電流により、各ＤＣ−ＤＣコンバータの分流電流が、０Ａを跨いで振動する可能性があるかを判定できる。そして、合計電流に基づいて、目標電流差を変化させることで、分流電流が同時期に０Ａを跨いで振動するＤＣ−ＤＣコンバータの個数を減少させることができる。よって、０Ａを跨ぐ場合に生じる出力電圧のオーバーシュート量を低減できる。また、各ＤＣ−ＤＣコンバータのリアクトルは、分流電流値に応じてインダクタンス値が変化する直流重畳特性を有しており、合計電流に応じて、各ＤＣ−ＤＣコンバータのリアクトルのインダクタンス値を変化させることができる。これにより、制御応答性に関わるクロスオーバ周波数、ゲイン余裕、位相余裕を変化させることができる。また、リップル電流量が変化することにより、リアクトル及びスイッチング素子の発熱量を変化させることができる。

実施の形態１に係る電力変換装置の構成図である。 実施の形態１に係る制御回路のブロック図である。 実施の形態１に係る制御回路のハードウェア構成図である。 実施の形態１に係るＰＷＭ制御及び電流挙動を説明するためのタイムチャートである。 実施の形態１に係る出力電圧のオーバーシュートを説明するためのタイムチャートである。 実施の形態１に係る出力電圧のオーバーシュートを説明するためのタイムチャートである。 実施の形態１に係る目標電流差の設定を説明するためのタイムチャートである。 実施の形態１に係る目標電流差の設定を説明するためのタイムチャートである。 比較例に係る電流挙動及び出力電圧のオーバーシュートを説明するためのタイムチャートである。 実施の形態１に係る電流挙動及び出力電圧のオーバーシュートを説明するためのタイムチャートである。 実施の形態１に係る目標電流差の設定を説明するためのフローチャートである。 実施の形態１に係る目標電流差の設定を説明するためのフローチャートである。 実施の形態１に係る目標電流差の設定を説明するためのフローチャートである。 実施の形態２に係る電力変換装置及び回転電機の構成図である。

１．実施の形態１
実施の形態１に係る電力変換装置について図面を参照して説明する。図１は、本実施の形態に係る電力変換装置の構成図である。電力変換装置は、並列ＤＣ−ＤＣコンバータ２００と制御回路１００とを備えている。

１−１．並列ＤＣ−ＤＣコンバータ２００
並列ＤＣ−ＤＣコンバータ２００は、入力端子１と出力端子２との間に、並列に接続されたｎ個（ｎは２以上の整数）のＤＣ−ＤＣコンバータを有している。本実施の形態では、ｎ＝２とされており、第１のＤＣ−ＤＣコンバータ１０と第２のＤＣ−ＤＣコンバータ２０とが、入力端子１と出力端子２との間に並列に接続されている。各ＤＣ−ＤＣコンバータ１０、２０は、入力端子１と出力端子２との間で、直流電力を変換し、リアクトル及びスイッチング素子を有している。

本実施の形態では、各ＤＣ−ＤＣコンバータ１０、２０は、入力端子１から出力端子２に直流電圧を昇圧して供給する昇圧チョッパ回路と、出力端子２から入力端子１に直流電圧を降圧して供給する降圧チョッパ回路とから構成される双方向のチョッパ回路とされている。

第１のＤＣ−ＤＣコンバータ１０は、出力端子２の正極側端子２ａと負極側端子２ｂとの間に直列接続された第１の正極側のスイッチング素子Ｓａ１と第１の負極側のスイッチング素子Ｓｂ１とを有している。第１の正極側のスイッチング素子Ｓａ１と第１の負極側のスイッチング素子Ｓｂ１との間の接続点と、入力端子１の正極側端子１ａとの間に、第１のリアクトルＬ１が直列接続されている。

第２のＤＣ−ＤＣコンバータ２０は、出力端子２の正極側端子２ａと負極側端子２ｂとの間に直列接続された第２の正極側のスイッチング素子Ｓａ２と第２の負極側のスイッチング素子Ｓｂ２とを有している。第２の正極側のスイッチング素子Ｓａ２と第２の負極側のスイッチング素子Ｓｂ２との間の接続点と、入力端子１の正極側端子１ａとの間に、第２のリアクトルＬ２が直列接続されている。

各スイッチング素子には、ダイオードが逆並列接続されたＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオードが逆並列接続されたＦＥＴ（Field Effect Transistor）、逆並列接続されたダイオードの機能を有するＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ダイオードが逆並列接続されたバイポーラトランジスタ等が用いられる。各スイッチング素子のゲート端子は、制御回路１００に接続されている。各スイッチング素子は、制御回路１００から出力される制御信号によりオン又はオフされる。

第１のリアクトルＬ１と第１の正極側及び負極側のスイッチング素子Ｓａ１、Ｓｂ１の接続点との接続経路に、第１のＤＣ−ＤＣコンバータ１０（本例では、第１のリアクトルＬ１）を流れる第１の分流電流Ｉ１を検出する第１の電流センサ１４が設けられている。第１の電流センサ１４の出力信号は、制御回路１００に入力される。第２のリアクトルＬ２と第２の正極側及び負極側のスイッチング素子Ｓａ２、Ｓｂ２の接続点との接続経路に、第２のＤＣ−ＤＣコンバータ２０（本例では、第２のリアクトルＬ２）を流れる第２の分流電流Ｉ２を検出する第２の電流センサ２４が設けられている。第２の電流センサ２４の出力信号は、制御回路１００に入力される。各電流センサ１４、２４には、ホール素子、シャント抵抗、ＣＴ（Current Transformer）等が用いられる。

入力端子１の正極側端子１ａと負極側端子１ｂとの間には、入力側の平滑コンデンサＣ１が接続されている。出力端子２の正極側端子２ａと負極側端子２ｂとの間には、出力側の平滑コンデンサＣ２が接続されている。

入力端子１の正極側端子１ａと負極側端子１ｂとの間には、入力端子１の電圧である入力電圧Ｖｉｎを検出する入力電圧センサ３が設けられている。入力電圧センサ３の出力信号は、制御回路１００に入力される。出力端子２の正極側端子２ａと負極側端子２ｂとの間には、出力端子２の電圧である出力電圧Ｖｏｕｔを検出する出力電圧センサ４が設けられている。出力電圧センサ４の出力信号は、制御回路１００に入力される。

入力端子１は、外部の直流電源３０に接続されている。出力端子２は、外部の電気負荷３１に接続されている。

１−２．制御回路１００
制御回路１００は、並列ＤＣ−ＤＣコンバータ２００を制御する。図２に示すように、制御回路１００は、後述する電圧検出部５１、電流検出部５２、及びスイッチング制御部５３等を備えている。制御回路１００の各機能は、制御回路１００が備えた処理回路により実現される。具体的には、制御回路１００は、図３に示すように、処理回路として、ＣＰＵ（Central Processing Unit）等の演算処理装置９０（コンピュータ）、演算処理装置９０とデータのやり取りする記憶装置９１、演算処理装置９０に外部の信号を入力する入力回路９２、及び演算処理装置９０から外部に信号を出力する出力回路９３等を備えている。

演算処理装置９０として、ＡＳＩＣ（Application Specific Integrated Circuit）、ＩＣ（Integrated Circuit）、ＤＳＰ（Digital Signal Processor）、ＦＰＧＡ（Field Programmable Gate Array）、各種の論理回路、及び各種の信号処理回路等が備えられてもよい。また、演算処理装置９０として、同じ種類のもの又は異なる種類のものが複数備えられ、各処理が分担して実行されてもよい。記憶装置９１として、演算処理装置９０からデータを読み出し及び書き込みが可能に構成されたＲＡＭ（Random Access Memory）、演算処理装置９０からデータを読み出し可能に構成されたＲＯＭ（Read Only Memory）等が備えられている。入力回路９２は、入力電圧センサ３、出力電圧センサ４、第１の電流センサ１４、及び第２の電流センサ２４等の各種のセンサが接続され、これらセンサ、スイッチの出力信号を演算処理装置９０に入力するＡ／Ｄ変換器等を備えている。出力回路９３は、スイッチング素子をオンオフ駆動するゲート駆動回路等の電気負荷が接続され、これら電気負荷に演算処理装置９０から制御信号を出力する駆動回路等を備えている。

そして、制御回路１００が備える図２の各制御部５１〜５３等の各機能は、演算処理装置９０が、ＲＯＭ等の記憶装置９１に記憶されたソフトウェア（プログラム）を実行し、記憶装置９１、入力回路９２、及び出力回路９３等の制御回路１００の他のハードウェアと協働することにより実現される。なお、各制御部５１〜５３等が用いる電流判定値、目標電流差等の設定データは、ソフトウェア（プログラム）の一部として、ＲＯＭ等の記憶装置９１に記憶されている。以下、制御回路１００の各機能について詳細に説明する。

＜電圧検出部５１＞
電圧検出部５１は、出力端子２の電圧である出力電圧Ｖｏｕｔを検出する。本実施の形態では、電圧検出部５１は、出力電圧センサ４の出力信号に基づいて、出力電圧Ｖｏｕｔを検出する。また、電圧検出部５１は、入力端子１の電圧である入力電圧Ｖｉｎを検出する。本実施の形態では、電圧検出部５１は、入力電圧センサ３の出力信号に基づいて、入力電圧Ｖｉｎを検出する。

＜電流検出部５２＞
電流検出部５２は、各ＤＣ−ＤＣコンバータを流れる電流である分流電流を検出する。本実施の形態では、電流検出部５２は、第１の電流センサ１４の出力信号に基づいて、第１のＤＣ−ＤＣコンバータ１０（第１のリアクトルＬ１）を流れる第１の分流電流Ｉ１を検出する。また、電流検出部５２は、第２の電流センサ２４の出力信号に基づいて、第２のＤＣ−ＤＣコンバータ２０（第２のリアクトルＬ２）を流れる第２の分流電流Ｉ２を検出する。

本実施の形態では、電流検出部５２は、ＰＷＭ制御によりＰＷＭ制御周期Ｔｐｗｍで振動している各分流電流の平均値を検出する。例えば、図４に示すように、分流電流Ｉは、各スイッチング素子のオン期間の中心タイミング及びオフ期間の中心タイミングで、ＰＷＭ制御周期Ｔｐｗｍの分流電流の平均値に近くなる。よって、電流検出部５２は、各ＤＣ−ＤＣコンバータのスイッチング素子のオン期間の中心タイミング及びオフ期間の中心タイミングの一方又は双方で、各ＤＣ−ＤＣコンバータの分流電流を検出する。

オン期間の中心タイミング及びオフ期間の中心タイミングは、キャリア波ＣＡの山の頂点及び谷の頂点に一致している。よって、電流検出部５２は、各ＤＣ−ＤＣコンバータのＰＷＭ制御で用いられるキャリア波ＣＡの山の頂点及び谷の頂点の一方又は双方のタイミングで、各ＤＣ−ＤＣコンバータの分流電流を検出する。このように検出した分流電流は、ＰＷＭ制御により振動している分流電流の平均値に相当する。

或いは、電流検出部５２は、ＰＷＭ制御周期Ｔｐｗｍよりも短い周期で、分流電流を検出し、検出した分流電流に移動平均処理、又はローパスフィルタ処理を行って、分流電流の平均値を算出してもよい。

＜スイッチング制御部５３＞
本実施の形態では、スイッチング制御部５３は、電圧制御部５３１、分流制御部５３２、ＰＷＭ信号生成部５３３、及び目標電流差設定部５３４を備えている。

電圧制御部５３１は、出力電圧Ｖｏｕｔを、目標出力電圧Ｖｏｕｔｏに近づける電圧制御量Ｄｖを算出する。目標出力電圧Ｖｏｕｔｏは、入力電圧Ｖｉｎ以上に設定される。目標出力電圧Ｖｏｕｔｏは、制御回路１００の内部で算出されてもよく、制御回路１００の外部から伝達されてもよい。例えば、電圧制御部５３１は、次式に示すように、目標出力電圧Ｖｏｕｔｏと出力電圧Ｖｏｕｔとの偏差ΔＶｏｕｔに対してＰＩＤ制御を行って、電圧制御量Ｄｖを算出する。ＰＩＤ制御の他に、ＰＩ制御等の各種のフィーバック制御が用いられてもよい。ここで、Ｋｐｖは、比例ゲインであり、Ｋｉｖは、積分ゲインであり、Ｋｄｖは、微分ゲインである。
ΔＶｏｕｔ＝Ｖｏｕｔｏ−Ｖｏｕｔ
Ｄｖ＝Ｋｐｖ×ΔＶｏｕｔ＋∫（Ｋｉｖ×ΔＶｏｕｔ）ｄｔ
＋ｄ／ｄｔ（Ｋｄｖ×ΔＶｏｕｔ） ・・・（１）

分流制御部５３２は、ｎ個（本例では２個）のＤＣ−ＤＣコンバータの間の分流電流の差ＤｆＩを、目標電流差ＤｆＩｏに近づける電流差制御量Ｄｉを算出する。本実施の形態では、分流制御部５３２は、第１の分流電流Ｉ１と第２の分流電流Ｉ２との間の分流電流の差ＤｆＩを算出し、分流電流の差ＤｆＩを、目標電流差ＤｆＩｏに近づける電流差制御量Ｄｉを算出する。目標電流差ＤｆＩｏは、後述する目標電流差設定部５３４により設定される。例えば、分流制御部５３２は、次式に示すように、目標電流差ＤｆＩｏと分流電流の差ＤｆＩとの偏差ΔＩに対してＰＩＤ制御を行って、電流差制御量Ｄｉを算出する。ＰＩＤ制御の他に、ＰＩ制御等の各種のフィーバック制御が用いられてもよい。ここで、Ｋｐｉは、比例ゲインであり、Ｋｉｉは、積分ゲインであり、Ｋｄｉは、微分ゲインである。
ＤｆＩ＝Ｉ１−Ｉ２
ΔＩ＝ＤｆＩｏ−ＤｆＩ
Ｄｉ＝Ｋｐｉ×ΔＩ＋∫（Ｋｉｉ×ΔＩ）ｄｔ＋ｄ／ｄｔ（Ｋｄｉ×ΔＩ）
・・・（２）

ＰＷＭ信号生成部５３３は、電圧制御量Ｄｖ及び電流差制御量Ｄｉに基づいて、ｎ個（本例では２個）のＤＣ−ＤＣコンバータのスイッチング素子をＰＷＭ制御（Pulse Width Modulation）によりオンオフする。本実施の形態では、ＰＷＭ信号生成部５３３は、電圧制御量Ｄｖ及び電流差制御量Ｄｉに基づいて、各ＤＣ−ＤＣコンバータの制御量（本例では、第１のＤＣ−ＤＣコンバータ１０の第１の制御量Ｄ１、第２のＤＣ−ＤＣコンバータ２０の第２の制御量Ｄ２）を算出する。各ＤＣ−ＤＣコンバータの制御量は、ＰＷＭ制御のデューティ比とされている。ＰＷＭ信号生成部５３３は、各ＤＣ−ＤＣコンバータの制御量を、０から１の範囲内に制限する（０≦Ｄ１≦１、０≦Ｄ２≦１）。

例えば、ＰＷＭ信号生成部５３３は、次式に示すように、電圧制御量Ｄｖに電流差制御量Ｄｉを加算して、第１の制御量Ｄ１を算出し、電圧制御量Ｄｖから電流差制御量Ｄｉを減算して、第２の制御量Ｄ２を算出する。
Ｄ１＝Ｄｖ＋Ｄｉ
Ｄ２＝Ｄｖ−Ｄｉ ・・・（３）

ＰＷＭ信号生成部５３３は、各ＤＣ−ＤＣコンバータの制御量（デューティ比）に基づいて、ＰＷＭ制御により、各ＤＣ−ＤＣコンバータの正極側及び負極側のスイッチング素子をオンオフするパルス信号を生成する。本実施の形態では、ＰＷＭ信号生成部５３３は、各ＤＣ−ＤＣコンバータの制御量（デューティ比）でオンする各ＤＣ−ＤＣコンバータの正極側のスイッチング素子のパルス信号を生成し、正極側のスイッチング素子のパルス信号を反転させて負極側のスイッチング素子のパルス信号を生成する。各パルス信号は、対応するスイッチング素子のゲート端子に入力される。各ＤＣ−ＤＣコンバータにおいて、正極側のスイッチング素子のオン期間と負極側のスイッチング素子のオン期間との間には、正極側及び負極側のスイッチング素子の双方をオフにするデッドタイム（短絡防止期間）が設けられる。各ＤＣ−ＤＣコンバータのＰＷＭ制御周期には互いに位相差（ＰＷＭ制御周期Ｔｐｗｍ／ｎ）が設けられている。

例えば、図４に示すように、ＰＷＭ信号生成部５３３は、各ＤＣ−ＤＣコンバータの制御量Ｄ（デューティ比）とキャリア波ＣＡとを比較して、各ＤＣ−ＤＣコンバータの正極側及び負極側のスイッチング素子Ｓａ、Ｓｂのパルス信号Ｐａ、Ｐｂを生成する。キャリア波ＣＡは、ＰＷＭ制御周期Ｔｐｗｍで０と１との間を振動する三角波とされている。ＰＷＭ信号生成部５３３は、デッドタイムが設けられるように、各ＤＣ−ＤＣコンバータの制御量Ｄに対して、デッドタイム値を加算した正極側の制御量Ｄａと、デッドタイム値を減算した負極側の制御量Ｄｂとを算出する。ＰＷＭ信号生成部５３３は、キャリア波ＣＡが各ＤＣ−ＤＣコンバータの正極側の制御量Ｄａを上回った場合は、各ＤＣ−ＤＣコンバータの正極側のスイッチング素子Ｓａのパルス信号Ｐａをオンにし、キャリア波ＣＡが正極側の制御量Ｄａを下回った場合は、正極側のスイッチング素子Ｓａのパルス信号Ｐａをオフにする。ＰＷＭ信号生成部５３３は、キャリア波ＣＡが各ＤＣ−ＤＣコンバータの負極側の制御量Ｄｂを上回った場合は、各ＤＣ−ＤＣコンバータの負極側のスイッチング素子Ｓｂのパルス信号Ｐｂをオフにし、キャリア波ＣＡが負極側の制御量Ｄｂを下回った場合は、負極側のスイッチング素子Ｓｂのパルス信号Ｐｂをオンにする。

各ＤＣ−ＤＣコンバータのキャリア波ＣＡには、相互に位相差（３６０度／ｎ、ＰＷＭ制御周期Ｔｐｗｍ／ｎ）が設けられている。位相差により、各ＤＣーＤＣコンバータの分流電流の振動成分を互いに打ち消し合わせて、負荷電流（合計電流）の振動を低減させることができる。

＜出力電圧のオーバーシュート＞
図４に示すように、デッドタイム期間中に、分流電流Ｉが正の値である場合は、正極側のスイッチング素子Ｓａのダイオード部分を電流が流れる。一方、デッドタイム期間中に、分流電流Ｉが負の値である場合は、負極側のスイッチング素子Ｓｂのダイオード部分を電流が流れる。分流電流Ｉが０Ａを跨いで振動する場合は、デッドタイム期間中に、分流電流Ｉが正の値であるか負の値であるかに応じて、正極側のスイッチング素子Ｓａのダイオード部分を電流が流れるか、負極側のスイッチング素子Ｓｂのダイオード部分を電流が流れるかが切り替わる。よって、分流電流Ｉが正の値であるか負の値であるかに応じて、制御量Ｄに対する、正極側のスイッチング素子Ｓａを電流が流れる期間、及び負極側のスイッチング素子Ｓｂを電流が流れる期間が相補的に延び縮みする。

負荷電流が減少していき、振動している分流電流Ｉが０Ａを跨ぐ場合を図５に示す。負荷電流が大きく、振動している分流電流Ｉが０Ａよりも大きい場合は、デッドタイム期間中は、負極側のスイッチング素子Ｓｂを電流が流れず、正極側のスイッチング素子Ｓａを電流が流れる。

一方、負荷電流の減少により、分流電流Ｉが０Ａを跨いで振動し始めると、分流電流Ｉが０Ａよりも大きいデッドタイム期間中は、負極側のスイッチング素子Ｓｂを電流が流れず、正極側のスイッチング素子Ｓａを電流が流れるが、分流電流Ｉが０Ａよりも小さいデッドタイム期間中は、負極側のスイッチング素子Ｓｂを電流が流れ、正極側のスイッチング素子Ｓａを電流が流れない。

従って、負荷電流が減少していき、振動している分流電流Ｉが０Ａを跨ぎ始める前後で、制御量Ｄに対する実際の分流電流Ｉの挙動が変化する。図５に、振動している分流電流Ｉが０Ａよりも大きいと仮定した場合の分流電流Ｉの挙動を破線でしめす。分流電流Ｉが０Ａを跨ぎ始める前の制御量Ｄでは、分流電流Ｉが０Ａを跨ぎ始めると、期待される分流電流Ｉよりも実際の分流電流Ｉが増加し、出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔｏよりも増加する。

図６に示すように、その後、出力電圧のフィードバック制御により制御量Ｄを変化させることにより出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔｏまで低下する。負荷電流が更に減少していき、０Ａを跨いで振動している分流電流Ｉが、０Ａを跨がなくなる前後で、同様に、制御量Ｄに対する実際の分流電流Ｉの挙動が変化し、出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔｏよりも増加した後、出力電圧のフィードバック制御により出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔｏまで低下する。

このように、デッドタイム期間中の電流経路の変化、及び出力電圧のフィードバック制御の追従遅れにより、０Ａを跨がずに振動している分流電流Ｉが０Ａを跨ぎ始める前後、及び０Ａを跨いで振動している分流電流Ｉが０Ａを跨がなくなる前後で、一時的に出力電圧Ｖｏｕｔが目標出力電圧Ｖｏｕｔｏをオーバーシュートする。なお、負荷電流が次第に増加する場合も同様のオーバーシュートが発生する。

＜オーバーシュートの重なりの防止＞
本実施の形態では、ｎ個のＤＣ−ＤＣコンバータが並列に接続されており、各ＤＣ−ＤＣコンバータにおいて生じた制御量Ｄに対する分流電流Ｉの挙動の乱れが、合計されて出力電圧のオーバーシュートが生じる。従って、各ＤＣ−ＤＣコンバータの分流電流を、同様に制御し、同時期に０Ａを跨いで振動させると、各ＤＣ−ＤＣコンバータによる出力電圧のオーバーシュートが同時期に発生し、出力電圧のオーバーシュート量が大きくなる。出力電圧のオーバーシュート量を低減するためには、分流電流が同時期に０Ａを跨いで振動するＤＣ−ＤＣコンバータの個数を減少させる必要がある。

そこで、目標電流差設定部５３４は、ｎ個のＤＣ−ＤＣコンバータの分流電流を合計した合計電流Ｉａｌｌに基づいて、目標電流差ＤｆＩｏを変化させる。

合計電流Ｉａｌｌは、出力端子２から電気負荷３１に流れる負荷電流であり、合計電流Ｉａｌｌにより、各ＤＣ−ＤＣコンバータの分流電流が、０Ａを跨いで振動する可能性があるかを判定できる。そして、合計電流Ｉａｌｌに基づいて、目標電流差ＤｆＩｏを変化させることで、分流電流が同時期に０Ａを跨いで振動するＤＣ−ＤＣコンバータの個数を減少させることができる。また、各ＤＣ−ＤＣコンバータのリアクトルは、分流電流値に応じてインダクタンス値が変化する直流重畳特性を有しており、合計電流Ｉａｌｌに応じて、各ＤＣ−ＤＣコンバータのリアクトルのインダクタンス値を変化させることができる。これにより、制御応答性に関わるクロスオーバ周波数、ゲイン余裕、位相余裕を変化させることができる。また、リップル電流量が変化することにより、リアクトル及びスイッチング素子の発熱量を変化させることができる。

本実施の形態では、目標電流差設定部５３４は、ＰＷＭ制御により振動している分流電流が、０Ａを跨ぐＤＣ−ＤＣコンバータがｎ−１個（本例では、１個）以下になるように、合計電流Ｉａｌｌに基づいて、目標電流差ＤｆＩｏを変化させる。

この構成によれば、分流電流が同時期に０Ａを跨いで振動するＤＣ−ＤＣコンバータの個数をｎ−１個以下に減少させることができ、出力電圧のオーバーシュート量を低減させることができる。

図７に示すように、目標電流差設定部５３４は、合計電流Ｉａｌｌの平均値の絶対値が、電流判定値Ｉｔｈ以下である場合は、合計電流Ｉａｌｌの平均値の絶対値が電流判定値Ｉｔｈより大きい場合よりも、目標電流差ＤｆＩｏの絶対値を大きくする。

この構成によれば、合計電流Ｉａｌｌの平均値の絶対値が、電流判定値Ｉｔｈ以下である場合は、各ＤＣ−ＤＣコンバータの分流電流が、０Ａを跨いで振動する可能性が高くなるため、目標電流差ＤｆＩｏを比較的に大きくすることにより、各ＤＣ−ＤＣコンバータの分流電流を離すことができ、分流電流が同時期に０Ａを跨いで振動するＤＣ−ＤＣコンバータの個数を減少させることができる。また、合計電流Ｉａｌｌの平均値の絶対値が、電流判定値Ｉｔｈより大きい場合は、目標電流差ＤｆＩｏを比較的に小さくすることにより、各ＤＣ−ＤＣコンバータの分流電流に偏りが生じることを抑制でき、分流電流の偏りにより、各ＤＣ−ＤＣコンバータの各部品の定格電流値を超過すること、及び過電流保護の閾値を超過することを抑制できる。

なお、合計電流Ｉａｌｌの平均値が正である場合の電流判定値Ｉｔｈと、合計電流Ｉａｌｌの平均値が負である場合の電流判定値Ｉｔｈとが、異なる値に設定されてもよい。

本実施の形態では、各分流電流Ｉ１、Ｉ２は、振動している分流電流の平均値に相当し、各分流電流Ｉ１、Ｉ２の合計電流Ｉａｌｌは、合計電流Ｉａｌｌの平均値に相当する。また、各ＤＣ−ＤＣコンバータのＰＷＭ制御周期（キャリア波ＣＡ）には位相差が設けられており、各分流電流Ｉ１、Ｉ２の振動が互いに打ち消されるため、各分流電流Ｉ１、Ｉ２の合計電流Ｉａｌｌは、合計電流Ｉａｌｌの平均値に相当する。

目標電流差設定部５３４は、合計電流Ｉａｌｌの平均値の絶対値が電流判定値Ｉｔｈ以下である場合の目標電流差ＤｆＩｏの絶対値を、ＰＷＭ制御により振動している分流電流の振幅ＤＩの２倍値より大きく設定する。

この構成によれば、図８に示すように、第１の分流電流Ｉ１の振動範囲と、第２の分流電流Ｉ２の振動範囲とを離すことができ、各ＤＣ−ＤＣコンバータの分流電流が同時期に０Ａを跨いで振動しないようにできる。

また、目標電流差設定部５３４は、電流判定値Ｉｔｈを、ＰＷＭ制御により振動している分流電流の振幅ＤＩより大きく設定する。

仮に目標電流差ＤｆＩｏが０に設定されている状態で、合計電流Ｉａｌｌの平均値の絶対値が、分流電流の振幅ＤＩ以下になると、振動している各ＤＣ−ＤＣコンバータの分流電流が０Ａを跨ぐ。そのため、上記のように、電流判定値Ｉｔｈを、分流電流の振幅ＤＩより大きく設定することで、各ＤＣ−ＤＣコンバータの分流電流が同時期に０Ａを跨ぎ始める前に、目標電流差ＤｆＩｏを大きくし、各ＤＣ−ＤＣコンバータの分流電流が同時期に０Ａを跨いで振動しないようにできる。

本時の形態では、合計電流Ｉａｌｌの平均値の絶対値が電流判定値Ｉｔｈ以下である場合の目標電流差ＤｆＩｏ、及び電流判定値Ｉｔｈは、各部品のばらつき及び経年変化、分流電流差のフィードバック制御系の応答遅れ等を考慮して、分流電流の振幅ＤＩに基づく値よりも大きい値に設定されている。

目標電流差設定部５３４は、合計電流Ｉａｌｌの平均値の絶対値が電流判定値Ｉｔｈより大きい場合の目標電流差ＤｆＩｏを０に設定する。

この構成によれば、合計電流Ｉａｌｌの平均値の絶対値が大きくなる場合に、各ＤＣ−ＤＣコンバータの分流電流に偏りが生じることを防止でき、分流電流の偏りにより、各ＤＣ−ＤＣコンバータの各部品の定格電流値を超過すること、及び過電流保護の閾値を超過することを防止できる。

目標電流差設定部５３４は、図７に示すような合計電流Ｉａｌｌと目標電流差ＤｆＩｏとの関係が予め設定された目標電流差マップを参照し、現在の合計電流Ｉａｌｌに対応する目標電流差ＤｆＩｏを算出する。

＜制御挙動＞
図９に、合計電流Ｉａｌｌに関わらず目標電流差ＤｆＩｏを常に０に設定する比較例の制御挙動を示し、図１０に、合計電流Ｉａｌｌに基づいて目標電流差ＤｆＩｏを変化させる本実施の形態に係る制御挙動を示す。図９及び図１０では、負荷電流が次第に減少されている。

図９の比較例では、第１の分流電流Ｉ１と第２の分流電流Ｉ２との電流差ＤｆＩが０であり、第１の分流電流Ｉ１と第２の分流電流Ｉ２とが重なって表示されている。振動している第１の分流電流Ｉ１及び第２の分流電流Ｉ２が、同時期に０Ａを跨いでいるため、第１及び第２のＤＣ−ＤＣコンバータ１０、２０による出力電圧Ｖｏｕｔのオーバーシュートが同時期に発生し、出力電圧Ｖｏｕｔのオーバーシュート量が大きくなっている。

図１０の本実施の形態の例では、合計電流Ｉａｌｌの平均値が、電流判定値Ｉｔｈ以下になった時刻ｔ１で、目標電流差ＤｆＩｏが０から増加されており、第１の分流電流Ｉ１が、平均値よりも増加し、第２の分流電流Ｉ２が平均値よりも減少している。その結果、第１の分流電流Ｉ１の振動範囲と、第２の分流電流Ｉ２の振動範囲とを離すことができており、第１の分流電流Ｉ１と第２の分流電流Ｉ２とが同時期に０Ａを跨いで振動しないようにできている。よって、第１の分流電流Ｉ１が０Ａを跨いで振動する期間と、第２の分流電流Ｉ２が０Ａを跨いで振動する期間とを、前後にずらすことができており、第１の分流電流Ｉ１により出力電圧Ｖｏｕｔのオーバーシュートが発生する期間と、第２の分流電流Ｉ２により出力電圧Ｖｏｕｔのオーバーシュートが発生する期間とを、前後にずらすことができ、同時期に発生しないようにできている。よって、比較例に比べ、出力電圧Ｖｏｕｔのオーバーシュート量を低減できており、電気負荷に対する悪影響を低減できる。なお、時刻ｔ１以降の電流差の増加には、分流電流差のフィードバック制御系の応答遅れにより遅れが生じているが、電流判定値Ｉｔｈ及び目標電流差ＤｆＩｏが、余裕を持って設定されているので、第１の分流電流Ｉ１と第２の分流電流Ｉ２とが同時期に０Ａを跨いで振動しないようにできている。

合計電流Ｉａｌｌの平均値が、−電流判定値Ｉｔｈ以下になった時刻ｔ２で、目標電流差ＤｆＩｏが０に減少されている。時刻ｔ２以降の電流差の減少には、分流電流差のフィードバック制御系の応答遅れにより遅れが生じている。合計電流Ｉａｌｌの平均値の絶対値が大きくなる場合に、第１の分流電流Ｉ１と第２の分流電流Ｉ２とに偏りが生じることを防止でき、分流電流の偏りにより、第１及び第２のＤＣ−ＤＣコンバータ１０、２０の各部品の定格電流値を超過すること、及び過電流保護の閾値を超過することを防止できる。

＜他の判定条件例（１）＞
目標電流差設定部５３４は、合計電流Ｉａｌｌの平均値の絶対値が、電流判定値Ｉｔｈ以下であって、合計電流Ｉａｌｌの平均値の変化速度ＳＩａｌｌの絶対値が速度判定値Ｓｔｈ以上である場合は、それ以外の場合よりも、目標電流差ＤｆＩｏの絶対値を大きくしてもよい。

合計電流Ｉａｌｌの平均値の変化速度ＳＩａｌｌは、単位時間当たりの合計電流Ｉａｌｌの平均値の変化量である。変化速度ＳＩａｌｌの絶対値が減少すると、出力電圧Ｖｏｕｔの目標出力電圧Ｖｏｕｔｏからの逸脱速度が減少し、出力電圧のフィードバック制御により、出力電圧のオーバーシュート量が低下する。そのため、変化速度ＳＩａｌｌの絶対値が、ある程度小さくなると、各ＤＣ−ＤＣコンバータの分流電流が同時期に０Ａを跨いで振動したとしても、合計の出力電圧のオーバーシュート量が小さくなり許容できる。よって、合計電流Ｉａｌｌの平均値の変化速度ＳＩａｌｌの絶対値が、速度判定値Ｓｔｈよりも小さい場合に、目標電流差ＤｆＩｏの絶対値を比較的に小さくしても、出力電圧のオーバーシュート量を許容範囲内に抑制できる。

この処理は、図１１のフローチャートのように構成できる。ステップＳ１１で、目標電流差設定部５３４は、合計電流Ｉａｌｌの平均値の変化速度ＳＩａｌｌの絶対値が速度判定値Ｓｔｈ以上であるか否かを判定し、速度判定値Ｓｔｈ以上である場合は、ステップＳ１２に進み、速度判定値Ｓｔｈ以上でない場合は、ステップＳ１３に進む。

ステップＳ１２で、上述したように、目標電流差設定部５３４は、合計電流Ｉａｌｌに基づいて、目標電流差ＤｆＩｏを変化させる。例えば、目標電流差設定部５３４は、図７に示した目標電流差マップを参照し、目標電流差ＤｆＩｏを設定する。一方、ステップＳ１３で、目標電流差設定部５３４は、目標電流差ＤｆＩｏを、ステップＳ１３において合計電流Ｉａｌｌの平均値の絶対値が電流判定値Ｉｔｈ以下である場合に設定される目標電流差ＤｆＩｏよりも小さい値（例えば、０）に設定する。

＜他の判定条件例（２）＞
目標電流差設定部５３４は、合計電流Ｉａｌｌの平均値の絶対値が、電流判定値Ｉｔｈ以下であって、ＰＷＭ制御の周波数ｆｐｓｗが、第１の周波数判定値ｆｔｈ１以上である、又は第１の周波数判定値ｆｔｈ１よりも小さい値に設定された第２の周波数判定値ｆｔｈ２以下である場合は、それ以外の場合よりも、目標電流差ＤｆＩｏの絶対値を大きくしてもよい。

ＰＷＭ制御の周波数ｆｐｓｗは、ＰＷＭ制御周期Ｔｐｗｍの逆数である。ＰＷＭ制御の周波数ｆｐｓｗが大きくなると、パルス信号のオン期間に対するデッドタイムの比率が大きくなり、出力電圧のオーバーシュート量が大きくなる。逆に、ＰＷＭ制御の周波数ｆｐｓｗが小さくなると、パルス信号のオン期間に対するデッドタイムの比率が小さくなり、出力電圧のオーバーシュート量が小さくなる。そのため、ＰＷＭ制御の周波数ｆｐｓｗが、ある程度大きくなると、各ＤＣ−ＤＣコンバータの分流電流が同時期に０Ａを跨いで振動したとしても、出力電圧のオーバーシュート量が小さくなり許容できる。よって、ＰＷＭ制御の周波数ｆｐｓｗが、第１の周波数判定値ｆｔｈ１よりも小さい場合に、目標電流差ＤｆＩｏの絶対値を比較的に小さくしても、出力電圧のオーバーシュート量を許容範囲内に抑制できる。

一方、ＰＷＭ制御の周波数ｆｐｓｗを小さくし過ぎると、出力電圧のフィードバック制御系の応答遅れが大きくなりすぎ、出力電圧のオーバーシュート量が大きくなる。よって、ＰＷＭ制御の周波数ｆｐｓｗが、第２の周波数判定値ｆｔｈ２以上である場合に、目標電流差ＤｆＩｏの絶対値を比較的に大きくして、出力電圧のオーバーシュート量を低減させる必要がある。

なお、この場合は、ＰＷＭ信号生成部５３３は、出力電圧Ｖｏｕｔ、合計電流Ｉａｌｌの平均値等の運転状態に基づいて、ＰＷＭ制御周期Ｔｐｗｍ（ＰＷＭ制御の周波数ｆｐｓｗ）を変化させてもよい。

この処理は、図１２のフローチャートのように構成できる。ステップＳ２１で、目標電流差設定部５３４は、ＰＷＭ制御の周波数ｆｐｓｗが、第１の周波数判定値ｆｔｈ１以上である、又は第１の周波数判定値ｆｔｈ１よりも小さい値に設定された第２の周波数判定値ｆｔｈ２以下であるか否かを判定し、ＰＷＭ制御の周波数ｆｐｓｗが、第１の周波数判定値ｆｔｈ１以上である、又は第２の周波数判定値ｆｔｈ２以下である場合は、ステップＳ２２に進み、ＰＷＭ制御の周波数ｆｐｓｗが、第２の周波数判定値ｆｔｈ２から第１の周波数判定値ｆｔｈ１までの範囲内になる場合は、ステップＳ２３に進む。

ステップＳ２２で、上述したように、目標電流差設定部５３４は、合計電流Ｉａｌｌに基づいて、目標電流差ＤｆＩｏを変化させる。例えば、目標電流差設定部５３４は、図７に示した目標電流差マップを参照し、目標電流差ＤｆＩｏを設定する。一方、ステップＳ２３で、目標電流差設定部５３４は、目標電流差ＤｆＩｏを、ステップＳ２２において合計電流Ｉａｌｌの平均値の絶対値が電流判定値Ｉｔｈ以下である場合に設定される目標電流差ＤｆＩｏよりも小さい値（例えば、０）に設定する。

＜他の判定条件例（３）＞
目標電流差設定部５３４は、合計電流Ｉａｌｌの平均値の絶対値が、電流判定値Ｉｔｈ以下であって、目標出力電圧Ｖｏｕｔｏが、出力電圧判定値Ｖｔｈ以上である場合は、それ以外の場合よりも、目標電流差ＤｆＩｏの絶対値を大きくしてもよい。

目標出力電圧Ｖｏｕｔｏが大きくなると、オーバーシュート時の出力電圧のピーク電圧値が高くなる。ピーク電圧値が高くなると、電気負荷の許容値を超える恐れがある。よって、目標出力電圧Ｖｏｕｔｏが、出力電圧判定値Ｖｔｈ以上である場合に、目標電流差ＤｆＩｏの絶対値を比較的に大きくすることにより、出力電圧のピーク電圧値を許容範囲内に抑制できる。

この処理は、図１３のフローチャートのように構成できる。ステップＳ３１で、目標電流差設定部５３４は、目標出力電圧Ｖｏｕｔｏが、出力電圧判定値Ｖｔｈ以上であるか否かを判定し、出力電圧判定値Ｖｔｈ以上である場合は、ステップＳ３２に進み、出力電圧判定値Ｖｔｈ以上でない場合は、ステップＳ３３に進む。

ステップＳ３２で、上述したように、目標電流差設定部５３４は、合計電流Ｉａｌｌに基づいて、目標電流差ＤｆＩｏを変化させる。例えば、目標電流差設定部５３４は、図７に示した目標電流差マップを参照し、目標電流差ＤｆＩｏを設定する。一方、ステップＳ３３で、目標電流差設定部５３４は、目標電流差ＤｆＩｏを、ステップＳ３２において合計電流Ｉａｌｌの平均値の絶対値が電流判定値Ｉｔｈ以下である場合に設定される目標電流差ＤｆＩｏよりも小さい値（例えば、０）に設定する。

２．実施の形態２
実施の形態２に係る電力変換装置について説明する。上記の実施の形態１と同様の構成部分は説明を省略する。本実施の形態に係る電力変換装置の基本的な構成は実施の形態１と同様であるが、電気負荷３１が回転電機に特定されている点が、実施の形態１と異なる。図１４は、本実施の形態に係る電力変換装置及び回転電機の概略構成図である。

回転電機は、直流電力を交流電力に変化して複数相（本例では、Ｕ相、Ｖ相、Ｗ相の３相）の巻線に供給するインバータ３２と、複数相の巻線が設けられたステータ及びロータを有する回転電機本体部３３と、を備えている。インバータ３２には、正極側のスイッチング素子Ｓｍａと負極側のスイッチング素子Ｓｍｂとの直列回路が、３相各相に対応して３セット設けられている。各スイッチング素子は、制御回路１００によりオンオフされる。各相の直列回路の２つのスイッチング素子Ｓｍａ、Ｓｍｂの間の接続点が、対応する相の巻線に接続されている。各相の巻線の接続線上に、各相の巻線を流れる電流を検出する巻線電流センサ３４が設けられている。また、回転電機本体部３３には、ロータの回転角度を検出する回転センサ３５が設けられている。巻線電流センサ３４及び回転センサ３５の出力信号は、制御回路１００に入力される。

本実施の形態では、制御回路１００は、回転電機も制御するように構成されている。制御回路１００は、巻線電流センサ３４及び回転センサ３５の出力信号に基づいて、ロータの回転角度θ、回転角速度ω、及び各相の巻線電流Ｉｕ、Ｉｖ、Ｉｗを検出する。そして、制御回路１００は、公知の電流ベクトル制御法を用い、回転角度θ、回転角速度ω、及び各相の巻線電流Ｉｕ、Ｉｖ、Ｉｗに基づいて、回転電機が目標トルクを出力するように、各相の巻線に印加する電圧指令値を算出し、各相の電圧指令値及び出力電圧Ｖｏｕｔに基づいて、ＰＷＭ制御により、各相の２つのスイッチング素子Ｓｍａ、Ｓｍｂをオンオフする。

並列ＤＣ−ＤＣコンバータ２００の出力端子２は、回転電機のインバータ３２に接続されている。目標電流差設定部５３４は、合計電流Ｉａｌｌに相当する値として、回転電機の回転角速度ω及びトルクに基づいて、目標電流差ＤｆＩｏを変化させる。回転角速度ωとトルクの乗算値が、負荷電力に相当する。負荷電力を、出力電圧Ｖｏｕｔで除算した値が、合計電流Ｉａｌｌに相当する。よって、回転角速度ω及びトルクに基づいて、合計電流Ｉａｌｌに相当する値を算出することができ、実施の形態１と同様に、合計電流Ｉａｌｌの相当値に基づいて、目標電流差ＤｆＩｏを変化させることができる。

例えば、目標電流差設定部５３４は、回転角速度ωとトルク指令値の乗算値を、出力電圧Ｖｏｕｔで乗算した値を、合計電流Ｉａｌｌの相当値として算出し、合計電流Ｉａｌｌの相当値に基づいて、実施の形態１の各構成と同様に、目標電流差ＤｆＩｏを変化させる。

〔その他の実施の形態〕
（１）上記の各実施の形態においては、２個のＤＣ−ＤＣコンバータ１０、２０が、入力端子１と出力端子２との間に並列に接続されている場合を例として説明した。しかし、３個以上のＤＣ−ＤＣコンバータが、入力端子１と出力端子２との間に並列に接続されてもよい。

この場合は、３個以上のＤＣ−ＤＣコンバータが、２つの組に組分けされ、組間の分流電流差が、目標電流差に近づくように、電流差制御量が変化され、電圧制御量及び電流差制御量に基づいて、各組の制御量が算出され、各組の制御量に基づいて、各組のＤＣ−ＤＣコンバータの複数のスイッチング素子がＰＷＭ制御によりオンオフされてもよい。例えば、３個のＤＣ−ＤＣコンバータが設けられる場合は、第１のＤＣ−ＤＣコンバータ及び第２のＤＣ−ＤＣコンバータが第１組に組分けされ、第３のＤＣ−ＤＣコンバータが第２組に組分けされ、第１のＤＣ−ＤＣコンバータの分流電流及び第２のＤＣ−ＤＣコンバータの分流電流の平均値が、第１組の分流電流に設定され、第３のＤＣ−ＤＣコンバータの分流電流が、第２組の分流電流に設定され、第１組の分流電流と第２組の分流電流との間の分流電流の差が、目標電流差に近づくように、電流差制御量が算出され、電圧制御量に電流差制御量を加算して第１組の制御量が算出され、電圧制御量から電流差制御量を減算して第２組の制御量が算出され、第１組の制御量に基づいて、ＰＷＭ制御により、第１組（第１のＤＣ−ＤＣコンバータ及び第２のＤＣ−ＤＣコンバータ）の複数のスイッチング素子がオンオフ制御され、第２組の制御量に基づいて、ＰＷＭ制御により、第２組（第３のＤＣ−ＤＣコンバータ）の複数のスイッチング素子がオンオフ制御されてもよい。この構成によれば、第１組の分流電流、第２組の分流電流の順に、２段階に間隔を空けることができる。よって、同時期に０Ａを跨ぐＤＣ−ＤＣコンバータがｎ−１個（本例では、２個）以下になるようにすることができる。

或いは、３個以上のＤＣ−ＤＣコンバータが、３つ以上の組に組分けされ、３つ以上の組から一組ずつ選択した２つの選択組が複数設定され、複数の２つの選択組のそれぞれについて、組間の分流電流差が、目標電流差に近づくように、電流差制御量が変化され、電圧制御量、及び複数の選択組の電流差制御量に基づいて、各組の制御量が算出され、各組の制御量に基づいて、各組のＤＣ−ＤＣコンバータの複数のスイッチング素子がＰＷＭ制御によりオンオフされてもよい。例えば、３個のＤＣ−ＤＣコンバータが設けられる場合は、第１のＤＣ−ＤＣコンバータが第１組に組分けされ、第２のＤＣ−ＤＣコンバータが第２組に組分けされ、第３のＤＣ−ＤＣコンバータが第３組に組分けされ、第１組と第２組とが第１選択組に設定され、第２組と第３組とが第２選択組に設定され、第１組の分流電流と第２組の分流電流との間の分流電流の差が、第１選択組の目標電流差に近づくように、第１選択組の電流差制御量が算出され、第２組の分流電流と第３組の分流電流との間の分流電流の差が、第２選択組の目標電流差に近づくように、第２選択組の電流差制御量が算出され、電圧制御量に第１選択組の電流差制御量を加算して第１組の制御量が算出され、電圧制御量が第２組の制御量に設定され、電圧制御量から第２選択組の電流差制御量を減算して第３組の制御量が算出され、第１組の制御量に基づいて、ＰＷＭ制御により、第１組（第１のＤＣ−ＤＣコンバータ）のスイッチング素子がオンオフ制御され、第２組の制御量に基づいて、ＰＷＭ制御により、第２組（第２のＤＣ−ＤＣコンバータ）のスイッチング素子がオンオフ制御され、第３組の制御量に基づいて、ＰＷＭ制御により、第３組（第３のＤＣ−ＤＣコンバータ）のスイッチング素子がオンオフ制御されてもよい。この構成によれば、第１組の分流電流、第２組の分流電流、第３組の分流電流の順に、３段階に間隔を空けることができる。よって、同時期に０Ａを跨ぐＤＣ−ＤＣコンバータがｎ−２個（本例では、１個）以下になるようにすることができる。

（２）上記の各実施の形態においては、各ＤＣ−ＤＣコンバータが、双方向のチョッパ回路である場合を例として説明した。しかし、各ＤＣ−ＤＣコンバータは、入力端子１と出力端子２との間で、直流電力を変換し、リアクトル及びスイッチング素子を有しているＤＣ−ＤＣコンバータであれば、他の種類のものであってもよい。例えば、各ＤＣ−ＤＣコンバータは、入力端子１から出力端子２に直流電圧を昇圧して供給する昇圧チョッパ回路であってもよい、この場合は、正極側のスイッチング素子Ｓａが、ダイオードであってもよい。或いは、各ＤＣ−ＤＣコンバータは、出力端子２から入力端子１に直流電圧を降圧して供給する降圧チョッパ回路であってもよい、この場合は、負極側のスイッチング素子Ｓｂが、ダイオードであってもよい。或いは、ＤＣ−ＤＣコンバータは、トランス絶縁型であってもよい。

本願は、様々な例示的な実施の形態及び実施例が記載されているが、１つ、または複数の実施の形態に記載された様々な特徴、態様、及び機能は特定の実施の形態の適用に限られるのではなく、単独で、または様々な組み合わせで実施の形態に適用可能である。従って、例示されていない無数の変形例が、本願明細書に開示される技術の範囲内において想定される。例えば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合、さらには、少なくとも１つの構成要素を抽出し、他の実施の形態の構成要素と組み合わせる場合が含まれるものとする。

１ 入力端子、２ 出力端子、５１ 電圧検出部、５２ 電流検出部、５３ スイッチング制御部、ＤｆＩｏ 目標電流差、Ｄｉ 電流差制御量、Ｄｖ 電圧制御量、Ｉａｌｌ 合計電流、Ｉｔｈ 電流判定値、Ｖｏｕｔ 出力電圧、Ｖｏｕｔｏ 目標出力電圧、Ｖｔｈ 出力電圧判定値、ｆｐｓｗ ＰＷＭ制御の周波数、ｆｔｈ１ 第１の周波数判定値、ｆｔｈ２ 第２の周波数判定値

Claims (10)

1. 入力端子と出力端子との間で直流電力を変換し、リアクトル及びスイッチング素子を有するＤＣ−ＤＣコンバータが、前記入力端子と前記出力端子との間に並列にｎ個（ｎは２以上の整数）接続された並列ＤＣ−ＤＣコンバータと、
   前記出力端子の電圧である出力電圧を検出する電圧検出部と、
   ｎ個の前記ＤＣ−ＤＣコンバータのそれぞれを流れる電流である分流電流を検出する電流検出部と、
   前記出力電圧を、目標出力電圧に近づける電圧制御量を算出し、ｎ個の前記ＤＣ−ＤＣコンバータの間の前記分流電流の差を、目標電流差に近づける電流差制御量を算出し、前記電圧制御量及び前記電流差制御量に基づいて、ｎ個の前記ＤＣ−ＤＣコンバータの前記スイッチング素子をＰＷＭ制御によりオンオフするスイッチング制御部と、を備え、
   前記スイッチング制御部は、ｎ個の前記ＤＣ−ＤＣコンバータの前記分流電流を合計した合計電流に基づいて、前記目標電流差を変化させる電力変換装置。
2. 前記スイッチング制御部は、前記ＰＷＭ制御により振動している前記分流電流が、０を跨ぐ前記ＤＣ−ＤＣコンバータがｎ−１個以下になるように、前記合計電流に基づいて、前記目標電流差を変化させる請求項１に記載の電力変換装置。
3. 前記スイッチング制御部は、前記合計電流の平均値の絶対値が、電流判定値以下である場合は、前記電流判定値より大きい場合よりも、前記目標電流差の絶対値を大きくする請求項１又は２に記載の電力変換装置。
4. 前記スイッチング制御部は、前記合計電流の平均値の絶対値が前記電流判定値以下である場合の前記目標電流差の絶対値を、前記ＰＷＭ制御により振動している前記分流電流の振幅の２倍値より大きく設定する請求項３に記載の電力変換装置。
5. 前記スイッチング制御部は、前記電流判定値を、前記ＰＷＭ制御により振動している前記分流電流の振幅より大きく設定する請求項３又は４に記載の電力変換装置。
6. 前記スイッチング制御部は、前記合計電流の平均値の絶対値が前記電流判定値より大きい場合の前記目標電流差を０に設定する請求項３から５のいずれか一項に記載の電力変換装置。
7. 前記スイッチング制御部は、前記合計電流の平均値の絶対値が、電流判定値以下であって、前記合計電流の平均値の変化速度の絶対値が速度判定値以上である場合は、それ以外の場合よりも、前記目標電流差の絶対値を大きくする請求項１又は２に記載の電力変換装置。
8. 前記スイッチング制御部は、前記合計電流の平均値の絶対値が、電流判定値以下であって、前記ＰＷＭ制御の周波数が、第１の周波数判定値以上である、又は前記第１の周波数判定値よりも小さい値に設定された第２の周波数判定値以下である場合は、それ以外の場合よりも、前記目標電流差の絶対値を大きくする請求項１又は２に記載の電力変換装置。
9. 前記スイッチング制御部は、前記合計電流の平均値の絶対値が、電流判定値以下であって、前記目標出力電圧が、出力電圧判定値以上である場合は、それ以外の場合よりも、前記目標電流差の絶対値を大きくする請求項１又は２に記載の電力変換装置。
10. 前記出力端子は、回転電機に接続され、
    前記スイッチング制御部は、前記合計電流に相当する値として、前記回転電機の回転速度及びトルクに基づいて、前記目標電流差を変化させる請求項１から９のいずれか一項に記載の電力変換装置。

Images