JP2018201336A - 電力変換装置 - Google Patents

Abstract

【課題】従来よりも高効率で信頼性の高い電力変換装置を提供すること。【解決手段】電力変換回路は、メインスイッチング素子及びサブスイッチング素子を備えている。メインスイッチング素子はダイオード部分を有している。サブスイッチング素子は、メインスイッチング素子と相補的にオンオフされることで同期整流動作を実現するように設けられている。制御部は、入出力電力に対応する特性値が所定値を超える場合にメインスイッチング素子とサブスイッチング素子とを相補的にオンオフさせることで同期整流動作を実行し、所定値以下である場合にメインスイッチング素子又はサブスイッチング素子をオフに保持することで同期整流動作を停止させる。【選択図】図２

Description

本発明は、電力変換装置に関する。

この種の装置として、例えば、特開２０１１−１９３５８号公報に開示されたものが知られている。かかる公報に開示された装置は、パワースイッチング素子（半導体スイッチング素子）におけるオン動作を、より適切に行うことができるように構成されている。なお、かかるパワースイッチング素子としては、スーパージャンクション構造を有するＭＯＳＦＥＴ等を用いることが可能である。

特開２０１１−１９３５８号公報

ところで、周知の通り、電力変換装置に用いられるパワースイッチング素子は、ダイオード部分（ダイオード成分とも称され得る）を有するものであることが多い。かかるダイオード部分は、例えば、ＭＯＳＦＥＴにおける寄生ダイオード成分として内在的に形成されたものであり得る。あるいは、かかるダイオード部分は、例えば、ＩＧＢＴ等のＭＯＳゲート構造トランジスタに対して並列に接続された付加的なフリーホイールダイオードとして設けられ得る。

ここで、上述のようなダイオード部分に一旦電流が流れると、当該電流の通流終了時にリカバリ電流が発生する。このリカバリ電流が発生すると、これに伴って、スイッチング損失等が発生する。また、リカバリ電流による急峻な電流変化ｄｉ／ｄｔに伴い、スイッチング素子にサージ電圧が発生し、素子が破壊する場合もある。本発明は、上記に例示した事情等に鑑みてなされたものである。すなわち、本発明は、従来よりも高効率で信頼性の高い電力変換装置を提供するものである。

本発明の電力変換装置は、電力変換回路と、制御部と、を備えている。前記電力変換回路は、半導体スイッチング素子である、メインスイッチング素子及びサブスイッチング素子を備えている。前記メインスイッチング素子は、ダイオード部分を有している。前記サブスイッチング素子は、前記メインスイッチング素子と相補的にオンオフされることで、同期整流動作を実現するように設けられている。前記制御部は、前記メインスイッチング素子及び前記サブスイッチング素子のオンオフ動作を制御するように設けられている。

本発明の特徴は、前記制御部が、入出力電力に対応する特性値が所定値を超える（あるいは前記所定値以上である）場合に前記メインスイッチング素子と前記サブスイッチング素子とを相補的にオンオフさせることで前記同期整流動作を実行させ、前記特性値が前記所定値以下（あるいは未満）である場合に前記メインスイッチング素子又は前記サブスイッチング素子をオフに保持することで前記同期整流動作を停止させるようになっていることにある。

かかる構成を有する、本発明の前記電力変換装置においては、前記特性値が前記所定値を超える（あるいは前記所定値以上である）場合には、前記メインスイッチング素子と前記サブスイッチング素子とが、相補的にオンオフされる。これにより、前記電力変換回路にて前記同期整流動作が実現（実行）される。一方、前記特性値が前記所定値以下（あるいは未満）である場合には、前記メインスイッチング素子又は前記サブスイッチング素子がオフに保持される。これにより、前記同期整流動作が停止する（禁止される）。

本発明の構成によれば、前記メインスイッチング素子の前記ダイオード部分における電流の通流が、良好に防止される。すると、かかるダイオード部分における電流の通流に起因するリカバリ電流の発生が、良好に防止される。したがって、本発明によれば、従来よりも高効率で信頼性の高い電力変換装置を提供することが可能になる。

本発明の一実施形態である電力変換装置の概略構成を示す図。 図１に示されている制御部におけるメインコントローラにて実現される内部的なロジック構成の概略を示す図。 図１及び図２に示されている本実施形態の構成による動作の様子を示すタイムチャート。 比較例の構成による動作の様子を示すタイムチャート。 比較例の構成による動作の様子を示す概略図。 図１及び図２に示されている本実施形態の構成による動作の様子を示す概略図。 図３に示されている動作例の一変形例を示すタイムチャート。 図３に示されている動作例の他の一変形例を示すタイムチャート。 図２に示されているロジック構成の一変形例を示す図。 図９に示されている構成による動作の様子を示すタイムチャート。 図１に示されている回路構成の一変形例を示す図。 図１１に示されている構成による動作の様子を示すタイムチャート。

以下、本発明を具体化した一実施形態を、図面を参照しつつ説明する。なお、変形例は、当該実施形態の説明中に挿入されると首尾一貫した一実施形態の説明の理解が妨げられるので、末尾にまとめて記載されている。

＜構成＞
図１を参照すると、本発明の一実施形態としての電力変換装置１０は、インバータ回路であって、交流電源１１から入力された交流電力を直流電力に変換して、変換後の電力を直流負荷１２に出力するように構成されている。この電力変換装置１０は、電力変換回路１３と制御部１４とを備えている。

電力変換回路１３には、一対の交流入力端子３０ａ，３０ｂ（本発明の「一対の交流入出力端子」に相当する）と、一対の直流出力端子３０ｃ，３０ｄ（本発明の「一対の直流入出力端子」に相当する）と、が設けられている。そして、電力変換回路１３は、一対の交流入力端子３０ａ，３０ｂを介して交流電源１１に接続されるとともに、一対の直流出力端子３０ｃ，３０ｄを介して直流負荷１２に接続されている。

電力変換回路１３における入力側、すなわち一対の交流入力端子３０ａ，３０ｂ側には、フィルタ回路３１が設けられている。フィルタ回路３１は、リアクトル３１ａ，３１ｂと、コンデンサ３１ｃと、によって構成されている。リアクトル３１ａは、交流入力端子３０ａに接続されている。リアクトル３１ｂは、交流入力端子３０ｂに接続されている。

コンデンサ３１ｃは、一対の交流入力端子３０ａ，３０ｂの間に設けられている。すなわち、コンデンサ３１ｃは、交流入力端子３０ａとリアクトル３１ａとの間の位置と、交流入力端子３０ｂとリアクトル３１ｂとの間の位置と、を接続（短絡）するように設けられた電力ラインに介装されている。

電力変換回路１３における出力側、すなわち一対の直流出力端子３０ｃ，３０ｄ側には、平滑コンデンサ３２、及びスイッチング素子３３〜３６が設けられている。平滑コンデンサ３２は、一対の直流出力端子３０ｃ，３０ｄの間に設けられている。すなわち、平滑コンデンサ３２は、直流出力端子３０ｃに接続された電力ラインと、直流出力端子３０ｄに接続された電力ラインと、を接続（短絡）するように設けられた電力ラインに介装されている。

スイッチング素子３３〜３６は、ＭＯＳゲート構造を有する半導体スイッチング素子であって、フィルタ回路３１と平滑コンデンサ３２との間に設けられている。本実施形態においては、スイッチング素子３３〜３６は、いわゆる「パワーＭＯＳＦＥＴ」であって、その内部に寄生ダイオード成分を有している。以下、スイッチング素子３３，３４，３５及び３６における、トランジスタ動作部分をそれぞれスイッチング部分Ｑ１，Ｑ２，Ｑ３及びＱ４と称し、寄生ダイオード成分をそれぞれダイオード部分Ｄ１，Ｄ２，Ｄ３及びＤ４と称することがある。

本発明の「第一スイッチング素子」に相当するスイッチング素子３３は、Ｎチャンネル型のＭＯＳＦＥＴであって、ドレインが直流出力端子３０ｃに接続されている。本発明の「第二スイッチング素子」に相当するスイッチング素子３４は、Ｎチャンネル型のＭＯＳＦＥＴであって、ソースが直流出力端子３０ｄに接続されている。スイッチング素子３３のソースは、スイッチング素子３４のドレインに接続されている。このようにして、スイッチング素子３３及び３４は、一対の直流出力端子３０ｃ，３０ｄ間にて直列接続されている。

本発明の「第三スイッチング素子」に相当するスイッチング素子３５は、Ｎチャンネル型のＭＯＳＦＥＴであって、ドレインが直流出力端子３０ｃに接続されている。本発明の「第四スイッチング素子」に相当するスイッチング素子３６は、Ｎチャンネル型のＭＯＳＦＥＴであって、ソースが直流出力端子３０ｄに接続されている。スイッチング素子３５のソースは、スイッチング素子３６のドレインに接続されている。このようにして、スイッチング素子３５及び３６は、一対の直流出力端子３０ｃ，３０ｄ間にて直列接続されている。また、スイッチング素子３３及び３４の直列接続体と、スイッチング素子３５及び３６の直列接続体とが、並列に設けられている。

スイッチング素子３３とスイッチング素子３４との接続部は、フィルタ回路３１におけるリアクトル３１ａを介して、交流入力端子３０ａに接続されている。同様に、スイッチング素子３５とスイッチング素子３６との接続部は、フィルタ回路３１におけるリアクトル３１ｂを介して、交流入力端子３０ｂに接続されている。

本実施形態においては、「メインスイッチング素子」に相当する、下アーム側のスイッチング素子３４及び３６は、スーパージャンクション構造を有するＭＯＳＦＥＴである。これらスイッチング素子３４及び３６は、一対の直流出力端子３０ｃ，３０ｄ間の出力電圧である直流電圧が所望値となるようなオンデューティ比でＰＷＭ制御されるように設けられている。一方、「サブスイッチング素子」に相当する、上アーム側のスイッチング素子３３及び３５は、スーパージャンクション構造を有さない通常型（シリコン型あるいはシリコンカーバイド型）のＭＯＳＦＥＴである。これらスイッチング素子３３及び３５は、スイッチング素子３４及び３６と相補的にオンオフされることで、電力変換回路１３にて同期整流動作を実現可能に設けられている。

制御部１４は、スイッチング素子３３〜３６のオンオフ動作を制御するように設けられている。具体的には、制御部１４は、メインコントローラ４０と、交流入力電圧センサ４７と、直流出力電圧センサ４８と、リアクトル電流センサ４９と、を備えている。リアクトル電流センサはスイッチング素子Ｑ２の電流センサとスイッチング素子Ｑ４の電流センサで代用されることもある。

メインコントローラ４０は、いわゆるマイクロコンピュータであって、ＣＰＵやメモリ等を備えている。このメインコントローラ４０は、スイッチング素子３３〜３６の制御信号であるゲート信号（ゲート端子入力信号）を、交流入力電圧センサ４７、直流出力電圧センサ４８、及びリアクトル電流センサ４９の出力等に基づいて生成するように設けられている。

本発明の「交流電圧検出部」を構成する交流入力電圧センサ４７は、一対の交流入力端子３０ａ，３０ｂ間の交流電圧（以下「入力電圧Ｖａｃ」と称する）に対応する出力を生じるように設けられている。本発明の「直流電圧検出部」を構成する直流出力電圧センサ４８は、一対の直流出力端子３０ｃ，３０ｄ間の直流電圧（以下「出力電圧Ｖｏ」と称する）に対応する出力を生じるように設けられている。

本発明の「電流検出部」を構成するリアクトル電流センサ４９は、リアクトル電流（リアクトル３１ｂを通流する電流）ｉＬに対応する出力を生じるように設けられている。なお、以下、リアクトル電流について、その振幅をＩＬと表記し、位相θを加味した正味の電流をｉＬと表記する。すなわち、ｉＬ、ＩＬ及びθについて、以下の式が成立するものとする。なお,スイッチングに伴うリプル電流は加味していない。
ｉＬ＝ＩＬ・ｓｉｎθ

制御部１４は、入出力電力に対応する特性値が所定値を超える（あるいは所定値以上である）場合にスイッチング素子３３及び３５とスイッチング素子３４及び３６とを相補的にオンオフさせることで、電力変換回路１３にて同期整流動作を実現するようになっている。また、本実施形態においては、制御部１４は、上述の特性値が所定値以下（あるいは未満）である場合に、スイッチング素子３３及び３５をオフに保持することで、同期整流動作を停止させるようになっている。

さらに、本実施形態においては、制御部１４は、上述の特性値としての入力電圧Ｖａｃ（交流入力電圧センサ４７による検出値）に基づいて、上述の同期整流動作の有無の切換を行うようになっている。以下、かかる動作に対応する、メインコントローラ４０の内部ロジック構成について、図２を参照しつつ説明する。図２に示されているように、メインコントローラ４０は、第一制御器４１１と、位相処理部４１２と、第二制御器４１３と、絶対値処理部４１４と、ＰＷＭ信号生成部４１５と、極性判定部４１６と、同期整流停止判定部４１７と、ＯＮ／ＯＦＦ信号生成回路４２０と、を備えている。

第一制御器４１１は、いわゆる周知のＰＩ制御器であって、出力電圧Ｖｏの目標値である指令値Ｖｏ＊（電力変換装置１０を搭載する車両等の運転状態等に応じて、メインコントローラ４０にて生成され又は外部装置からメインコントローラ４０に送信されるものとする）と、直流出力電圧センサ４８による出力電圧Ｖｏの検出値と、の偏差に基づいて、電流基準値ＩＬ＊を出力するように設けられている。具体的には、第一制御器４１１の入力側には、指令値Ｖｏ＊と、出力電圧Ｖｏの検出値と、の偏差を算出して出力する減算器４１８ａが設けられている。すなわち、減算器４１８ａは、上述の偏差を、第一制御器４１１に入力するようになっている。

位相処理部４１２は、入力電圧Ｖａｃの位相θに関する値であるＡＢＳ（ｓｉｎθ）、すなわちｓｉｎθの絶対値を出力するようになっている。この位相処理部４１２は、いわゆるフィードフォワード要素として設けられている。具体的には、第一制御器４１１の出力と、位相処理部４１２の出力とは、乗算器４１８ｂによって乗算されるようになっている。すなわち、乗算器４１８ｂは、電流基準値ＩＬ＊と、位相処理部４１２からの出力であるＡＢＳ（ｓｉｎθ）と、の積であるＡＢＳ（ｉＬ＊）を算出して出力するようになっている。ここで、ＡＢＳ（ｉＬ＊）は、電流目標値ｉＬ＊（リアクトル電流ｉＬの目標値）の絶対値である。

第二制御器４１３は、いわゆる周知のＰＩ制御器であって、リアクトル電流センサ４９によるリアクトル電流の検出値ｉＬと、上述の電流基準値ＩＬ＊と、に基づいて、後述するＰＷＭ信号の生成のための制御量を出力するように設けられている。具体的には、第一制御器４１１と第二制御器４１３との間には、上述の乗算器４１８ｂとともに、減算器４１８ｃが設けられている。減算器４１８ｃは、電流基準値ＩＬ＊の絶対値ＡＢＳ（ｉＬ＊）と、リアクトル電流の検出値ｉＬの絶対値ＡＢＳ（ｉＬ）と、の偏差ｄｉＬを算出して、かかる偏差ｄｉＬを第二制御器４１３に入力するようになっている。

絶対値処理部４１４は、入力電圧Ｖａｃの絶対値であるＡＢＳ（Ｖａｃ）を算出し出力するように設けられている。ＰＷＭ信号生成部４１５は、ＰＷＭ信号を生成し出力するように設けられている。ここで、「ＰＷＭ信号」とは、スイッチング素子３４及び３６をＰＷＭ制御して出力電圧Ｖｏを目標値（指令値Ｖｏ＊）に一致させるべく制御するために、これらスイッチング素子３４及び３６のゲートに向けて出力される信号である。

具体的には、第二制御器４１３とＰＷＭ信号生成部４１５との間には、減算器４１８ｄ及び乗算器４１８ｅが設けられている。減算器４１８ｄは、第二制御器４１３の出力である上述の制御量と、絶対値処理部４１４の出力であるＡＢＳ（Ｖａｃ）と、の偏差を算出し出力するようになっている。乗算器４１８ｅは、減算器４１８ｄの出力に出力電圧Ｖｏ（直流出力電圧センサ４８による検出値）の逆数を乗算して規格化し、得られた値（１−Ｄに相当する：Ｄはオンデューティ比である）をＰＷＭ信号生成部４１５に入力するようになっている。そして、ＰＷＭ信号生成部４１５は、オンデューティ比Ｄに対応するＰＷＭ信号を生成し出力するようになっている。

極性判定部４１６は、入力電圧Ｖａｃの極性に応じた出力を生じるように設けられている。具体的には、極性判定部４１６は、入力電圧Ｖａｃの極性が＋である場合に「０」を、−である場合に「１」を出力するようになっている。同期整流停止判定部４１７は、入力電圧Ｖａｃの絶対値であるＡＢＳ（Ｖａｃ）が所定値Ｖｒｅｆを超える場合に同期整流動作を許可する信号「１」を出力する一方、所定値Ｖｒｅｆ以下である場合に同期整流動作を停止する信号「０」を出力するようになっている。

ＯＮ／ＯＦＦ信号生成回路４２０は、ＰＷＭ信号生成部４１５、極性判定部４１６、及び同期整流停止判定部４１７の出力に基づいて、ゲート信号を生成し出力するように設けられている。このＯＮ／ＯＦＦ信号生成回路４２０は、複数の論理ゲートから構成されている。具体的には、ＯＮ／ＯＦＦ信号生成回路４２０は、オアゲート４２１，４２２と、ノットゲート４２３，４２４，及び４２５と、アンドゲート４２６，４２７と、を備えている。

オアゲート４２１，４２２の一方の入力端子は、ＰＷＭ信号生成部４１５からの出力であるＰＷＭ信号が入力されるようになっている。オアゲート４２１の他方の入力端子は、極性判定部４１６からの出力信号が入力されるようになっている。オアゲート４２２の他方の入力端子は、極性判定部４１６からの出力をノットゲート４２３で反転したものが入力されるようになっている。

オアゲート４２１の出力端子は、スイッチング素子３４（スイッチング部分Ｑ２）のゲートに接続されている。同様に、オアゲート４２２の出力端子は、スイッチング素子３６（スイッチング部分Ｑ４）のゲートに接続されている。

アンドゲート４２６の一方の入力端子は、オアゲート４２１の出力がノットゲート４２４によって反転されたものが入力されるようになっている。同様に、アンドゲート４２７の一方の入力端子は、オアゲート４２２の出力がノットゲート４２５によって反転されたものが入力されるようになっている。これに対し、アンドゲート４２６，４２７の他方の入力端子は、同期整流停止判定部４１７からの出力信号が入力されるようになっている。

アンドゲート４２６の出力端子は、スイッチング素子３３（スイッチング部分Ｑ１）のゲートに接続されている。同様に、アンドゲート４２７の出力端子は、スイッチング素子３５（スイッチング部分Ｑ３）のゲートに接続されている。

＜動作＞
本実施形態の構成は、上述のように、スーパージャンクション構造を有するＭＯＳＦＥＴ（スイッチング素子３４，３６）と通常型（シリコン型あるいはシリコンカーバイド型）のＭＯＳＦＥＴ（スイッチング素子３３，３５）とによる「ハイブリッド構成」を有している。スーパージャンクション構造を有するＭＯＳＦＥＴは、シリコンカーバイド型よりも安価であるとともに、シリコン型（Ｄ−ＭＯＳＦＥＴ）よりもオン抵抗が低い等のために低損失化に有効である。したがって、本実施形態のような「ハイブリッド構成」によれば、高効率化と低損失化とが良好に達成可能である。

一方、スーパージャンクション構造を有するＭＯＳＦＥＴは、寄生ダイオード成分におけるリカバリ電流が大きくなりやすい。そこで、本実施形態の動作は、かかる「ハイブリッド構成」の電力変換回路１３において、リアクトル電流ｉＬを不連続モードとするスイッチング制御を行うことで、スーパージャンクション構造を有する下アーム側のスイッチング素子３４及び３６のダイオード部分Ｄ２及びＤ４におけるリカバリ電流の発生を防止するものである。

以下、本実施形態の構成における動作及び作用・効果について、図１及び図２に加えて、図３〜図６を用いて説明する。

第一制御器４１１は、出力電圧Ｖｏの目標値である指令値Ｖｏ＊と、直流出力電圧センサ４８による出力電圧Ｖｏの検出値と、の偏差に基づいて、ＰＩ制御により電流基準値ＩＬ＊を出力する。第二制御器４１３は、リアクトル電流センサ４９によるリアクトル電流の検出値ｉＬと、電流基準値ＩＬ＊と、に基づいて、ＰＩ制御により上述の制御量を出力する。

ＰＷＭ信号生成部４１５は、第二制御器４１３から出力された上述の制御量に基づいて、上述のＰＷＭ信号を生成し出力する。このＰＷＭ信号は、オアゲート４２１及び４２２における一方の入力端子に入力される。

一方、極性判定部４１６は、入力電圧Ｖａｃの極性に応じて、「０」又は「１」の信号（極性信号）を出力する。この極性信号は、オアゲート４２１における他方の入力端子に入力される。また、この極性信号がノットゲート４２３で反転されたものが、オアゲート４２２における他方の入力端子に入力される。

このため、図３における「Ｑ２」のタイムチャートに示されているように、オアゲート４２１における他方の入力端子に「０」が入力されると、かかるオアゲート４２１の出力、すなわち、スイッチング素子３４（スイッチング部分Ｑ２）のゲート信号は、一方の入力端子への入力である上述のＰＷＭ信号に対応したものとなる。これに対し、オアゲート４２１における他方の入力端子に「１」が入力されると、かかるオアゲート４２１の出力、すなわち、スイッチング素子３４（スイッチング部分Ｑ２）のゲート信号は、一方の入力端子への入力である上述のＰＷＭ信号にかかわらず、「１」に張り付いたものとなる。

オアゲート４２２の出力及びスイッチング素子３６（スイッチング部分Ｑ４）のゲート信号についても、上述と同様であるが、オアゲート４２１の出力及びスイッチング素子３４（スイッチング部分Ｑ２）のゲート信号と半周期ずれたものとなる（図３における「Ｑ４」のタイムチャート参照）。このようにして、下アーム側のスイッチング素子３４とスイッチング素子３６とが、上述の極性信号に応じて、交互にＰＷＭ駆動される。

次に、スイッチング素子３３（スイッチング部分Ｑ１）及びスイッチング素子３５（スイッチング部分Ｑ３）のゲート信号について説明する。入力電圧Ｖａｃ（交流入力電圧センサ４７による検出値）の絶対値が所定値Ｖｒｅｆを超える場合には、同期整流停止判定部４１７から、同期整流動作を許可する信号「１」（同期整流許可信号）が出力される。一方、入力電圧Ｖａｃの絶対値が所定値Ｖｒｅｆ以下である場合には、同期整流停止判定部４１７から、同期整流動作を停止する信号「０」（同期整流停止信号）が出力される。

アンドゲート４２６の一方の入力端子には、オアゲート４２１の出力がノットゲート４２４によって反転されたものが入力される。同様に、アンドゲート４２７の一方の入力端子には、オアゲート４２２の出力がノットゲート４２５によって反転されたものが入力される。さらに、アンドゲート４２６，４２７の他方の入力端子には、入力電圧Ｖａｃの絶対値が所定値Ｖｒｅｆ以下であるか否かに応じて、同期整流停止判定部４１７から出力された同期整流許可信号又は同期整流停止信号が入力される。

同期整流許可信号すなわち「１」が入力された場合、アンドゲート４２６は、オアゲート４２１の出力がノットゲート４２４によって反転されたものに対応する信号を、スイッチング素子３３（スイッチング部分Ｑ１）のゲート信号として出力する。この場合、上アーム側のスイッチング素子３３は、これと直列に接続された下アーム側のスイッチング素子３４と相補的にオンオフされる。これにより、同期整流動作が実現される。

一方、同期整流停止信号すなわち「０」が入力された場合、アンドゲート４２６の出力は、ノットゲート４２４からの出力値によらず、「０」に保持される。よって、上アーム側のスイッチング素子３３は、オフに保持される。すなわち、この場合、同期整流動作は停止する。

このように、本実施形態においては、入力電圧Ｖａｃの絶対値が所定値Ｖｒｅｆ以下である場合に、上アーム側のスイッチング素子３３（スイッチング部分Ｑ１）及びスイッチング素子３５（スイッチング部分Ｑ３）をオフに保持することで、同期整流動作が停止される（図３における１点鎖線の領域参照）。これに対し、比較例としての従来の制御動作においては、入力電圧Ｖａｃの大きさにかかわらず常時、同期整流動作が行われる。

図５は、図４における最も左側の１点鎖線の領域でのスイッチング状態及びリアクトル電流の様子を示す。同様に、図６は、図３における最も左側の１点鎖線の領域でのスイッチング状態及びリアクトル電流の様子を示す。

図５に示されているように、比較例としての従来の制御動作においては、入力電圧Ｖａｃのゼロクロス近傍領域にて、リアクトル電流ｉＬの極性が反転する期間が生じる。すると、上アーム側のスイッチング素子３３（スイッチング部分Ｑ１）がオンからオフに転じた図中「ｍｏｄｅ５」の領域にて、下アーム側のスイッチング素子３４におけるダイオード部分Ｄ２に電流が通流する。この結果、かかるダイオード部分Ｄ２の電流の通流終了時に、リカバリ電流が発生する。かかるリカバリ電流に起因して、スイッチング損失等の不具合が発生してしまう。

この点、本実施形態においては、図６に示されているように、入力電圧Ｖａｃのゼロクロス近傍領域にて、上アーム側のスイッチング素子３３（スイッチング部分Ｑ１）がオフに保持される。すると、リアクトル電流ｉＬの通流状態は、極性反転のない不連続モード（断続モード）となる。これにより、下アーム側のスイッチング素子３４のダイオード部分Ｄ２における電流の通流が、良好に防止される。したがって、上述のようなリカバリ電流、及びこれに起因するスイッチング損失等の不具合の発生が、良好に防止される。

特に、上述の通り、本実施形態の構成によれば、ダイオード部分Ｄ２，Ｄ４におけるリカバリ電流が大きくなりやすい、スーパージャンクション構造を有するＭＯＳＦＥＴである、下アーム側のスイッチング素子３４，３６において、リカバリ電流の発生が良好に防止される。したがって、本実施形態の構成によれば、「ハイブリッド構成」の電力変換回路１３を有する電力変換装置１０を、従来よりも高効率、且つ可及的に簡略な構成で、良好に動作させることが可能になる。

＜変形例＞
以下、代表的な変形例について、幾つか例示する。以下の変形例の説明において、上述の実施形態にて説明されているものと同様の構成及び機能を有する部分に対しては、上述の実施形態と同様の符号が用いられ得るものとする。そして、かかる部分の説明については、技術的に矛盾しない範囲内において、上述の実施形態における説明が適宜援用され得るものとする。もっとも、言うまでもなく、変形例とて、以下に列挙されたものに限定されるものではない。また、上述の実施形態の一部、及び、複数の変形例の全部又は一部が、技術的に矛盾しない範囲内において、適宜、複合的に適用され得る。

図２に示されている第一制御器４１１や第二制御器４１３は、ＰＩ制御器に限定されない。例えば、第一制御器４１１や第二制御器４１３として、ＰＩＤ制御器その他任意のフィードバック制御器が、良好に用いられ得る。あるいは、第一制御器４１１や第二制御器４１３として、ロバスト制御やＨ∞制御におけるコントローラも利用可能である。

図７に示されているように、上アーム側のスイッチング素子３３，３５がオフに保持される際に、下アーム側のスイッチング素子３４，３６もオフされてもよい。あるいは、図８に示されているように、入力電圧Ｖａｃのゼロクロス近傍領域にて、上アーム側のスイッチング素子３３，３５（スイッチング部分Ｑ１，Ｑ３）に代えて、下アーム側のスイッチング素子３４，３６（スイッチング部分Ｑ２，Ｑ４）がオフに保持されることで、同期整流停止が行われてもよい。

上述の実施形態においては、本発明の「特性値」として、入力電圧Ｖａｃ（交流入力電圧センサ４７による検出値）の絶対値が用いられていたが、本発明はこれに限定されない。すなわち、例えば、本発明の「特性値」として、リアクトル電流ｉＬあるいはこれに関連する値が用いられてもよい。

具体的には、例えば、図９に示されているように、入力電圧Ｖａｃ（交流入力電圧センサ４７による検出値）に代えて、第一制御器４１１からの出力である電流基準値ＩＬ＊が、同期整流停止判定部４１７に入力されるように、メインコントローラ４０が構成されていてもよい。かかる構成においては、図１０に示されているように、第一制御器４１１からの出力である電流基準値ＩＬ＊が所定値Ｉｒｅｆ以下である場合に、同期整流が停止される。

上述の実施形態等においては、下アーム側のスイッチング素子３４，３６が「メインスイッチング素子」であったが、これに代えて、上アーム側のスイッチング素子３３，３５が「メインスイッチング素子」であってもよい。この場合、下アーム側のスイッチング素子３４，３６に代えて、上アーム側のスイッチング素子３３，３５が、スーパージャンクション構造を有するＭＯＳＦＥＴとなる。また、この場合、図２や図４において、Ｑ１とＱ２とが入れ替えられるとともに、Ｑ３とＱ４とが入れ替えられる。

本発明は、上述の実施形態の電力変換回路１３の構成に限定されない。すなわち、例えば、上述の実施形態においては、電力変換回路１３は、いわゆる「インバータ」であったが、本発明はＤＣ−ＤＣコンバータ等に対しても、好適に適用可能である。

また、本発明は、図１１に示されているような回路構成にも良好に適用され得る。この図１１の構成においては、フィルタ回路３１と、スイッチング素子３３〜３６からなるブリッジ回路と、の間に、スイッチング素子３７，３８が設けられている。

かかる構成においては、本発明の「サブスイッチング素子」に相当するスイッチング素子３３〜３６は、スーパージャンクション構造を有さない通常型（シリコン型あるいはシリコンカーバイド型）のＭＯＳＦＥＴである。これに対し、本発明の「メインスイッチング素子」に相当するスイッチング素子３７，３８は、スーパージャンクション構造を有するＭＯＳＦＥＴである。スイッチング素子３７は、スイッチング部分Ｑ５とダイオード部分Ｄ５とを有している。スイッチング素子３８は、スイッチング部分Ｑ６とダイオード部分Ｄ６とを有している。

スイッチング素子３７は、Ｎチャンネル型のＭＯＳＦＥＴであって、ドレインが交流入力端子３０ａ側に接続されている。スイッチング素子３８は、Ｎチャンネル型のＭＯＳＦＥＴであって、ドレインが交流入力端子３０ｂ側に接続されている。スイッチング素子３７のソースとスイッチング素子３８のソースとは短絡されている。

図１２に示されているように、本変形例の構成においては、スイッチング素子３７（スイッチング部分Ｑ５）及びスイッチング素子３８（スイッチング部分Ｑ６）が、ＰＷＭ信号により駆動される。

一方、スイッチング素子３３〜３６は、上述の実施形態と同様に、入力電圧Ｖａｃ（交流入力電圧センサ４７による検出値）の絶対値が所定値Ｖｒｅｆを超える場合には、スイッチング素子３７，３８と相補的にオンオフ動作するように制御される。このとき、スイッチング素子３３（スイッチング部分Ｑ１）及びスイッチング素子３６（スイッチング部分Ｑ４）と、スイッチング素子３４（スイッチング部分Ｑ２）及びスイッチング素子３５（スイッチング部分Ｑ３）とが、入力電圧Ｖａｃの極性に応じて択一的に駆動される。これに対し、入力電圧Ｖａｃの絶対値が所定値Ｖｒｅｆ以下である場合には、スイッチング素子３３〜３６がオフに保持される。これにより、同期整流動作が停止される。

上記の説明において、「〜以下」と「〜未満」とは置換可能である。同様に、「〜を超える」と「〜以上」とは置換可能である。

その他、特段に言及されていない変形例についても、本発明の本質的部分を変更しない範囲内において、本発明の技術的範囲に含まれることは当然である。また、本発明の課題を解決するための手段を構成する各要素における、作用・機能的に表現されている要素は、上述の実施形態や変形例にて開示されている具体的構成及びその均等物の他、当該作用・機能を実現可能ないかなる構成をも含む。

１０…電力変換装置、１３…電力変換回路、１４…制御部、３０ａ…交流入力端子、３０ｂ…交流入力端子、３０ｃ…直流出力端子、３０ｄ…直流出力端子、３１…フィルタ回路、３１ａ…リアクトル、３１ｂ…リアクトル、３１ｃ…コンデンサ、３２…平滑コンデンサ、３３…スイッチング素子、３４…スイッチング素子、３５…スイッチング素子、３６…スイッチング素子、３７…スイッチング素子、３８…スイッチング素子、４０…メインコントローラ、４７…交流入力電圧センサ、４８…直流出力電圧センサ、４９…リアクトル電流センサ、４１１…第一制御器、４１３…第二制御器、４１５…ＰＷＭ信号生成部、４１７…同期整流停止判定部。

本発明の開示の１つは、ダイオード部分を有する半導体スイッチング素子である２つのメインスイッチング素子と、半導体スイッチング素子である２つのサブスイッチング素子と、を備えた、電力変換回路（１３）と、メインスイッチング素子及びサブスイッチング素子のオンオフ動作を制御するように設けられた、制御部（１４）と、を備えた、電力変換装置（１０）であって、２つのメインスイッチング素子のうちの一方と、２つのサブスイッチング素子のうちの一方とが一対の直流入出力端子の間で直列接続され、２つのメインスイッチング素子のうちの他方と、２つのサブスイッチング素子のうちの他方とが一対の直流入出力端子の間で直列接続され、２つのメインスイッチング素子それぞれが一対の直流入出力端子のうちの一方に接続され、２つのサブスイッチング素子それぞれが一対の直流入出力端子のうちの他方に接続され、制御部は、入力電圧又は入力電流の絶対値が所定値を超える場合に、直列接続された１つのメインスイッチング素子と１つのサブスイッチング素子とを相補的にオンオフさせるとともに、残りの１つのメインスイッチング素子と１つのサブスイッチング素子のうちの一方をオフにして他方をオンにすることで同期整流動作を実行させ、入力電圧又は入力電流の絶対値が所定値以下である場合に２つのメインスイッチング素子又は２つのサブスイッチング素子をオフに保持することで同期整流動作を停止させるようになっている。

本発明の開示の１つは、ダイオード部分を有する半導体スイッチング素子である２つのメインスイッチング素子（３７，３８）と、半導体スイッチング素子である４つのサブスイッチング素子（３３〜３６）と、を備えた、電力変換回路（１３）と、メインスイッチング素子及びサブスイッチング素子のオンオフ動作を制御するように設けられた、制御部（１４）と、を備えた、電力変換装置（１０）であって、２つのメインスイッチング素子が一対の交流入出力端子の間で直列接続され、４つのサブスイッチング素子のうちの２つが一対の直流入出力端子の間で直列接続され、残り２つが一対の直流入出力端子の間で直列接続され、４つのサブスイッチング素子のうちの直列接続された２つのサブスイッチング素子の間の接続部に一対の交流入出力端子のうちの一方が接続され、残りの直列接続された２つのサブスイッチング素子の間の接続部に一対の交流入出力端子のうちの他方が接続され、制御部は、入力電圧又は入力電流の絶対値が所定値を超える場合に、２つのメインスイッチング素子と、４つのサブスイッチング素子のうちの一対の直流入出力端子のうちの一方と一対の交流入出力端子のうちの一方とに接続された１つのサブスイッチング素子および一対の直流入出力端子のうちの他方と一対の交流入出力端子のうちの他方とに接続された１つのサブスイッチング素子とを相補的にオンオフさせるとともに、残りの２つのサブスイッチング素子をオフにすることで同期整流動作を実行させ、入力電圧又は入力電流の絶対値が所定値以下である場合に４つのサブスイッチング素子をオフに保持することで同期整流動作を停止させるようになっている。

かかる構成を有する、本発明の前記電力変換装置においては、入力電圧又は入力電流の絶対値が前記所定値を超える（あるいは前記所定値以上である）場合には、前記メインスイッチング素子と前記サブスイッチング素子とが、相補的にオンオフされる。これにより、前記電力変換回路にて前記同期整流動作が実現（実行）される。一方、入力電圧又は入力電流の絶対値が前記所定値以下（あるいは未満）である場合には、前記メインスイッチング素子又は前記サブスイッチング素子がオフに保持される。これにより、前記同期整流動作が停止する（禁止される）。

Claims (6)

1. ダイオード部分を有する半導体スイッチング素子である２つのメインスイッチング素子と、半導体スイッチング素子である２又は４つのサブスイッチング素子と、を備えた、電力変換回路（１３）と、
   前記メインスイッチング素子及び前記サブスイッチング素子のオンオフ動作を制御するように設けられた、制御部（１４）と、
   を備えた、電力変換装置（１０）であって、
   各々の前記サブスイッチング素子は、前記メインスイッチング素子とそれぞれ直列接続されており、
   各々の前記サブスイッチング素子は、直列接続された前記メインスイッチング素子とそれぞれ相補的にオンオフされることで同期整流動作が実現され、
   前記制御部は、
   入力電圧又は入力電流の絶対値が所定値を超える場合に前記メインスイッチング素子と前記サブスイッチング素子とを相補的にオンオフさせることで前記同期整流動作を実行させ、前記入力電圧又は前記入力電流の絶対値が前記所定値以下である場合に前記メインスイッチング素子又は前記サブスイッチング素子をオフに保持することで前記同期整流動作を停止させるようになっていることを特徴とする、電力変換装置。
2. 前記電力変換回路は、２つのサブスイッチング素子を有するものであって、
   一対の直流入出力端子のうちの一方に接続された半導体スイッチング素子である、第一スイッチング素子（３３）と、
   前記第一スイッチング素子と、一対の前記直流入出力端子のうちの他方と、に接続された半導体スイッチング素子である、第二スイッチング素子（３４）と、
   一対の前記直流入出力端子のうちの前記一方に接続された半導体スイッチング素子である、第三スイッチング素子（３５）と、
   前記第三スイッチング素子と、一対の前記直流入出力端子のうちの前記他方と、に接続された半導体スイッチング素子である、第四スイッチング素子（３６）と、
   を備え、
   前記第一スイッチング素子と前記第二スイッチング素子との直列接続体と、前記第三スイッチング素子と前記第四スイッチング素子との直列接続体とが、並列に設けられていて、
   前記第一スイッチング素子と前記第二スイッチング素子との接続部は、一対の交流入出力端子のうちの一方に接続され、
   前記第三スイッチング素子と前記第四スイッチング素子との接続部は、一対の前記交流入出力端子のうちの他方に接続され、
   前記第一スイッチング素子及び前記第三スイッチング素子は、前記メインスイッチング素子及び前記サブスイッチング素子のうちの一方であり、
   前記第二スイッチング素子及び前記第四スイッチング素子は、前記メインスイッチング素子及び前記サブスイッチング素子のうちの他方であることを特徴とする、請求項１に記載の電力変換装置。
3. ダイオード部分を有する半導体スイッチング素子である２つのメインスイッチング素子（３４，３６）と、半導体スイッチング素子である２つのサブスイッチング素子（３３，３５）と、を備えた、電力変換回路（１３）と、
   前記メインスイッチング素子及び前記サブスイッチング素子のオンオフ動作を制御するように設けられた、制御部（１４）と、
   を備えた、電力変換装置（１０）であって、
   各々の前記サブスイッチング素子は、前記メインスイッチング素子とそれぞれ直列接続されており、
   各々の前記サブスイッチング素子は、直列接続された前記メインスイッチング素子とそれぞれ相補的にオンオフされることで同期整流動作が実現され、
   前記制御部は、
   入出力電力に対応する特性値が所定値を超える場合に前記メインスイッチング素子と前記サブスイッチング素子とを相補的にオンオフさせることで前記同期整流動作を実行させ、前記特性値が前記所定値以下である場合に前記メインスイッチング素子又は前記サブスイッチング素子をオフに保持することで前記同期整流動作を停止させ、
   前記電力変換回路は、
   一対の直流入出力端子のうちの一方に接続された半導体スイッチング素子である、第一スイッチング素子（３３）と、
   前記第一スイッチング素子と、一対の前記直流入出力端子のうちの他方と、に接続された半導体スイッチング素子である、第二スイッチング素子（３４）と、
   一対の前記直流入出力端子のうちの前記一方に接続された半導体スイッチング素子である、第三スイッチング素子（３５）と、
   前記第三スイッチング素子と、一対の前記直流入出力端子のうちの前記他方と、に接続された半導体スイッチング素子である、第四スイッチング素子（３６）と、
   を備え、
   前記第一スイッチング素子と前記第二スイッチング素子との直列接続体と、前記第三スイッチング素子と前記第四スイッチング素子との直列接続体とが、並列に設けられていて、
   前記第一スイッチング素子と前記第二スイッチング素子との接続部は、一対の交流入出力端子のうちの一方に接続され、
   前記第三スイッチング素子と前記第四スイッチング素子との接続部は、一対の前記交流入出力端子のうちの他方に接続され、
   前記第一スイッチング素子及び前記第三スイッチング素子は、前記メインスイッチング素子及び前記サブスイッチング素子のうちの一方であり、
   前記第二スイッチング素子及び前記第四スイッチング素子は、前記メインスイッチング素子及び前記サブスイッチング素子のうちの他方であり、
   前記電力変換回路における前記交流入出力端子側には、リアクトル（３１ａ，３１ｂ）とコンデンサ（３１ｃ）とによって構成されたフィルタ回路（３１）が設けられ、
   前記制御部は、
   一対の前記交流入出力端子間の交流電圧に対応する出力を生じるように設けられた、交流電圧検出部（４７）と、
   一対の前記直流入出力端子間の直流電圧に対応する出力を生じるように設けられた、直流電圧検出部（４８）と、
   前記リアクトルを通流する電流であるリアクトル電流に対応する出力を生じるように設けられた、電流検出部（４９）と、
   を備え、前記特性値としての前記交流電圧又は前記リアクトル電流に基づいて前記電力変換回路の動作を制御することを特徴とする電力変換装置。
4. 前記制御部は、
   前記特性値としての、前記交流電圧検出部による前記交流電圧の検出値に基づいて、前記電力変換回路の動作を制御することを特徴とする、請求項３に記載の電力変換装置。
5. 前記制御部は、
   当該電力変換装置の出力である前記直流電圧を所望値とするための指令値と、前記直流電圧検出部による前記直流電圧の検出値と、の偏差に基づいて、電流基準値を出力するように設けられたフィードバック制御器である、第一制御器（４１１）と、
   前記交流電圧の位相に対応する値と前記電流基準値とを乗算した値と、前記電流検出部による前記リアクトル電流の検出値と、に基づいて、前記メインスイッチング素子の制御信号を生成するための制御量を出力するように設けられたフィードバック制御器である、第二制御器（４１２）と、
   を備え、
   前記特性値としての前記電流基準値に基づいて、前記電力変換回路の動作を制御することを特徴とする、請求項３に記載の電力変換装置。
6. 前記メインスイッチング素子は、スーパージャンクション構造を有するＭＯＳＦＥＴであることを特徴とする、請求項１〜請求項５のうちのいずれか１項に記載の電力変換装置。

Images