JP2011151984A - 直流電源装置、これを備えた冷凍サイクル装置、並びに、これを搭載した空気調和機及び冷蔵庫 - Google Patents

Abstract

【課題】ＭＯＳＦＥＴの低オン抵抗の特性を最大限に利用することでダイオードにおける損失を低減し、高効率な直流電源装置、これを備えた冷凍サイクル装置、並びに、これを搭載した空気調和機及び冷蔵庫を得る。
【解決手段】制御手段１１は、入力電流Ｉｓが正方向に流れ始めるタイミングでＭＯＳＦＥＴ３をゲートオン状態にさせ、入力電流Ｉｓが正方向に流れた後、入力電流Ｉｓが０となるタイミングでゲートオフ状態にさせる。
【選択図】図３

Description

本発明は、交流を直流に変換する直流電源装置、これを備えた冷凍サイクル装置、並びに、これを搭載した空気調和機及び冷蔵庫に関し、特に、整流素子における損失を低減する整流器に関する。

従来の整流回路として、ＭＯＳＦＥＴの寄生ダイオードを用いて整流しつつ、ゲートに動作信号を加えてソース−ドレイン間に電流を流して整流するものがある（例えば、特許文献１参照）。

また、倍電圧整流回路構成とし、コンデンサへの充電電流を検出し、寄生ダイオードからＭＯＳＦＥＴのオン抵抗を通じて整流を実施するものもある（例えば、特許文献２参照）。

また、全波整流回路構成で、ＭＯＳＦＥＴを４つ用いて、寄生ダイオードの電圧降下よりも低いオン抵抗の電圧効果を利用した低損失な整流回路に関するものもある（例えば、特許文献３参照）。

さらに、電源周期λの１／８の期間において、トランジスタをオンさせて力率を改善し、従来の整流回路よりも電流経路にダイオードが少なく、高効率に整流を実施するものもある（例えば、特許文献４参照）。

特開昭６０−１６２４８２号公報 特開昭６３−１９０５６２号公報（第２頁、図１） 特開昭６３−１９０５６１号公報（第２頁、図１） 特開２００２−３４５２５０号公報

しかしながら、特許文献１で示される整流回路は、電源電圧が正極の時の全期間オンさせるため、直流電源装置に適用する場合、直流電圧が電源電圧よりも高くなった場合に、整流後の直流電圧側から電流が交流電源側へ逆流してしまうという問題点があった。

また、特許文献２の場合、コンデンサへの充電電流を検出するため、電流検出器が必要であり、しかもＭＯＳＦＥＴをオンさせるタイミングは充電電流が流れ出したことを検出した後となるため、ＭＯＳＦＥＴの低オン抵抗の効果を完全には引き出せていないという問題点があった。

さらに、特許文献３の図３で示されるように、直流電圧から交流電圧への逆流を防止する技術が示されている。しかし、これも寄生ダイオードを介して流れたコンデンサの充電電流を検出してＭＯＳＦＥＴをオンする構成であるため、特許文献２と同様の問題点を有する。

そして、特許文献４で示される整流回路は、ハーフブリッジ回路と呼ばれる回路構成において電源周期のλ／８の期間だけトランジスタをオンさせるというものである。その回路構成は、例えば、実開平１−５０６８６号公報等で公知の回路構成であり、ワンショットパルスの制御について、例えば、特開平２−２９９４７０号公報に記載された公知技術であり、これを組み合わせただけの技術である。

本発明は、上記のような問題点を解消するためになされたものであり、ＭＯＳＦＥＴの低オン抵抗の特性を最大限に利用することでダイオードにおける損失を低減し、高効率な直流電源装置、これを備えた冷凍サイクル装置、並びに、これを搭載した空気調和機及び冷蔵庫を得ることを目的とする。

本発明に係る直流電源装置は、交流電源から出力される交流電圧を直流電圧に変換する整流手段と、前記交流電源と前記整流手段との間に接続されたリアクターと、前記整流手段から出力される前記直流電圧を平滑し、並列に負荷が接続される平滑手段と、前記交流電圧を検出する電源電圧検出手段と、前記平滑手段の両端の直流電圧を検出する直流電圧検出手段と、前記電源電圧検出手段によって検出された前記交流電圧（以下、「検出交流電圧」という）、及び前記直流電圧検出手段によって検出された前記直流電圧（以下、「検出直流電圧」という）を受信する制御手段と、を備え、前記整流手段は、整流素子としてＭＯＳＦＥＴを有し、前記制御手段は、前記検出交流電圧及び前記検出直流電圧に基づいて、前記ＭＯＳＦＥＴをＯＮ／ＯＦＦ動作させることを特徴とする。

本発明によれば、整流器において、ＭＯＳＦＥＴを使用することによって、ダイオードを使用した場合よりも導通損失を低減することができ、電流センサレスによって同期整流動作を実現することができる直流電源装置を得ることができる。

本発明の実施の形態１に係る直流電源装置の回路ブロック図である。 本発明の実施の形態１に係る直流電源装置におけるＭＯＳＦＥＴの動作説明図である。 本発明の実施の形態１に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を示す図である。 本発明の実施の形態１に係る直流電源装置が出力する直流電圧及び入力電流の波形を示す図である。 本発明の実施の形態１に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作の制御を示すフローチャートである。 本発明の実施の形態２に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を示す図である。 本発明の実施の形態２に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作の制御を示すフローチャートである。 本発明の実施の形態３に係る直流電源装置の回路ブロック図である。 本発明の実施の形態３に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を示す図である。 本発明の実施の形態４に係る直流電源装置の回路ブロック図である。 本発明の実施の形態５に係る直流電源装置の回路ブロック図である。 本発明の実施の形態５に係る直流電源装置におけるＭＯＳＦＥＴ及びスイッチング手段３２のＯＮ／ＯＦＦ動作を示す図である。 本発明の実施の形態５に係る直流電源装置の回路ブロック図の別の例である。 本発明の実施の形態６に係る冷凍サイクル装置のブロック図である。

実施の形態１．
（直流電源装置の構成）
図１は、本発明の実施の形態１に係る直流電源装置の回路ブロック図である。
図１で示されるように、本実施の形態に係る直流電源装置は、少なくとも、交流電源１、後述する整流器２１の一方の入力端と交流電源１との間に挿入されたリアクター２、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４並びにダイオード５及びダイオード６によって構成された整流器２１、この整流器２１の出力端間に接続された平滑コンデンサー７、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作をさせる制御手段１１、平滑コンデンサー７の両端電圧を検出する直流電圧検出手段１２、並びに、交流電源１の電源電圧を検出する電源電圧検出手段１３を備えている。また、平滑コンデンサー７の両端には負荷８が接続されている。

整流器２１は、ＭＯＳＦＥＴ３のソース側とＭＯＳＦＥＴ４のドレイン側とが接続されたＭＯＳＦＥＴ３とＭＯＳＦＥＴ４との直列回路と、ダイオード５のアノード側とダイオード６のカソード側とが接続されたダイオード５とダイオード６との直列回路とが並列に接続されて構成されている。このとき、ＭＯＳＦＥＴ３とＭＯＳＦＥＴ４との接続点、及び、ダイオード５とダイオード６との接続点を整流器２１の入力端とし、ダイオード５とダイオード６との直列回路の両端が整流器２１の出力端となる。また、図１で示されるように、寄生ダイオード３ａ及び寄生ダイオード４ａは、それぞれＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４において構造的に形成される内蔵ダイオードである。また、一般的に、ＭＯＳＦＥＴはそのゲートに電荷が供給されると、単方向通流素子としてではなく、逆方向にも電流を流す性質がある。ここでいう逆方向とは、ＭＯＳＦＥＴの内部に形成される寄生ダイオードに電流が流れた場合の方向とする。交流電源１から供給される交流電圧は、この整流器２１によって全波整流され直流電圧に変換される。

平滑コンデンサー７は、整流器２１によって出力される直流電圧を平滑する。

制御手段１１は、後述するように直流電圧検出手段１２及び電源電圧検出手段１３から受信した電圧情報に基づいて、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作をさせる。

直流電圧検出手段１２は、負荷８へ供給される直流電圧、すなわち、平滑コンデンサー７の両端電圧を検出し、その電圧情報を制御手段１１に送信する。

電源電圧検出手段１３は、交流電源１の電源電圧を検出し、その電圧情報を制御手段１１に送信する。

なお、上記の整流器２１は、本発明の「整流手段」に相当し、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４並びにダイオード５及びダイオード６は、本発明の「整流素子」に相当し、そして、平滑コンデンサー７は、本発明の「平滑手段」に相当する。

（ＭＯＳＦＥＴの動作）
図２は、本発明の実施の形態１に係る直流電源装置におけるＭＯＳＦＥＴの動作説明図である。以下、図２を参照しながら、ＭＯＳＦＥＴの動作について説明する。なお、ここでは、Ｎ型チャネルのＭＯＳＦＥＴとする。

図２（ａ）及び図２（ｂ）で示されるように、ＭＯＳＦＥＴのソース側が正となるように電圧が印加（以下、この状態を「逆電圧印加」という）されている。図２（ａ）は、ＭＯＳＦＥＴのゲートとソースとの間に電圧が印加されておらずＯＦＦとなっている状態（以下、この状態を「ゲートオフ状態」という）を示しており、このゲートオフ状態においては、寄生ダイオードを経由して電流が流れる。

また、図２（ｂ）は、ＭＯＳＦＥＴのゲートとソースとの間に電圧が印加されＯＮとなっている状態（以下、この状態を「ゲートオン状態」という）を示している。このゲートオン状態においては、ＭＯＳＦＥＴのオン抵抗による電圧低下が寄生ダイオードの順方向電圧より低い場合、電流は寄生ダイオードではなくトランジスター側に流れる。この場合、ダイオードの導通損失よりもＭＯＳＦＥＴのオン抵抗による導通損失の方が小さくなる。このような、ＭＯＳＦＥＴに対する逆電圧印加によって電流を逆方向に導通させることによって導通損失を低減させる技術は一般的に同期整流と呼ばれる公知の技術である。

図１で示される回路構成において、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４がゲートオフ状態であれば、整流器２１は、ＭＯＳＦＥＴ３の寄生ダイオード３ａ、及びＭＯＳＦＥＴ４の寄生ダイオード４ａを介した全波整流回路となり、この場合、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４の代わりにダイオードを使用しても同動作が可能である。ここで、ダイオードとせず、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４を使用しているのは、前述の同期整流を適用し、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４における導通損失を低減するためである。このＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４における同期整流の動作の詳細は後述する。

（直流電源装置の同期整流動作）
図３は、本発明の実施の形態１に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を示す図であり、図４は、同直流電源装置が出力する直流電圧及び入力電流の波形を示す図である。

図３（ａ）は、交流電源１の電源電圧Ｖｓの波形を示し、図１で示される電源電圧Ｖｓの矢印の方向を正極とする。また、図３（ｂ）は、交流電源１を流れる入力電流Ｉｓの波形を示し、図１で示される入力電流Ｉｓの矢印の方向を正方向とする。このとき、制御手段１１は、図３（ｂ）で示される入力電流Ｉｓに同期させて、ＭＯＳＦＥＴ３を図３（ｃ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させる。すなわち、制御手段１１は、入力電流Ｉｓが正方向に流れ始めるタイミングでＭＯＳＦＥＴ３をゲートオン状態にさせ、入力電流Ｉｓが正方向に流れた後、入力電流Ｉｓが０となるタイミングでゲートオフ状態にさせる。また、制御手段１１は、図３（ｂ）で示される入力電流Ｉｓに同期させて、ＭＯＳＦＥＴ４を図３（ｄ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させる。すなわち、制御手段１１は、入力電流Ｉｓが逆方向に流れ始めるタイミングでＭＯＳＦＥＴ４をゲートオン状態にさせ、入力電流Ｉｓが逆方向に流れた後、入力電流Ｉｓが０となるタイミングでゲートオフ状態にさせる。これによって、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４を流れる電流は、寄生ダイオード３ａ及び寄生ダイオード４ａではなく、それぞれ、トランジスター側を流れるので、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４における導通損失を低減できる。

上記のように、制御手段１１が、入力電流Ｉｓに同期するように、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作を制御するためには、入力電流Ｉｓを検出すれば容易に制御することが可能である。しかしながら、一般に、電流検出器は高価であり、さらに、入力電流Ｉｓの極性を判別する必要があるため、整流器２１の入力側において交流電流を検出する必要があり、交流電流検出器となるとさらに高価なものとなる。本実施の形態においては、電流検出器を用いずに、高インピーダンス抵抗及びオペアンプ等によって構成できる前述の直流電圧検出手段１２及び電源電圧検出手段１３を用いることによって、同期整流動作を実現する。

以下、制御手段１１が、この直流電圧検出手段１２及び電源電圧検出手段１３によって検出された電圧に基づいて、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作をさせるタイミングを検出する動作を説明する。

図４（ａ）において、直流電圧検出手段１２によって検出された平滑コンデンサー７の両端電圧である直流電圧の波形を実線で示し、電源電圧検出手段１３によって検出された交流電源１の電源電圧Ｖｓを破線で示している。ここで、破線で示される電源電圧Ｖｓは、便宜上、全波整流されたものとして示している。また、図４（ｂ）は、交流電源１を流れる入力電流Ｉｓの波形を示し、便宜上、逆方向に流れる入力電流Ｉｓの波形を正方向側に反転して示している。

まず、入力電流Ｉｓは、交流電源１の電源電圧Ｖｓの絶対値が、平滑コンデンサー７の両端電圧である直流電圧よりも高くなったときに、ＭＯＳＦＥＴ３又はＭＯＳＦＥＴ４に電流が流れ始める。したがって、制御手段１１は、電源電圧検出手段１３によって検出された電源電圧Ｖｓの絶対値、及び、直流電圧検出手段１２によって検出された直流電圧に基づいて、図４における入力電流Ｉｓが流れ始めるタイミング（ｉ）を検出することができる。

次に、電源電圧検出手段１３によって検出された電源電圧Ｖｓの絶対値が、直流電圧検出手段１２によって検出された直流電圧より低くなるタイミング（ii）以降、入力電流Ｉｓはすぐに０とはならず、しばらく電流が流れ続ける。これは、リアクター２に電流を流し続ける性質があるためである。

タイミング（ii）以降、流れていた入力電流Ｉｓは、図４におけるタイミング（iii）において０となる。このタイミング（iii）以降までＭＯＳＦＥＴ３又はＭＯＳＦＥＴ４がゲートオン状態となっていると、直流電圧によって、交流電源１側へ電流が逆流してしまい、回生状態となる。したがって、制御手段１１は、タイミング（iii）でＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４をゲートオン状態からゲートオフ状態へ確実に移行するように制御する必要があり、このタイミング（iii）を演算によって求めることによって、電流センサレスを実現できる。

整流後の直流電圧をＶｄｃ、そして、リアクター２のインダクタンスをＬとすると、電源電圧Ｖｓ、直流電圧Ｖｄｃ、入力電流Ｉｓ、及びインダクタンスＬの間には以下の式（１）のような関係式が成立する。なお、ここでは、リアクター２の抵抗成分、及び配線インピーダンスは０であるものと仮定している。

｜Ｖｓ｜−Ｖｄｃ＝Ｌ・（ｄＩｓ／ｄｔ） （１）

この式（１）によって、入力電流Ｉｓは、（｜Ｖｓ｜−Ｖｄｃ）／Ｌを積分することによって算出できる。また、リアクター２のインダクタンスＬの値は既知であるので、制御手段１１は、直流電圧検出手段１２によって検出される直流電圧Ｖｄｃ、及び、電源電圧検出手段１３によって検出される電源電圧Ｖｓによって、入力電流Ｉｓを算出することができる。タイミング（ｉ）からタイミング（ii）まで（｜Ｖｓ｜−Ｖｄｃ）／Ｌの積分値は上昇するが、タイミング（ii）以降は、その積分値は低下し始め、タイミング（iii）において、積分値は０となる。制御手段１１は、この積分値を算出及び監視することによって、タイミング（iii）を検出しＭＯＳＦＥＴ３又はＭＯＳＦＥＴ４をゲートオフ状態にする。

図５は、本発明の実施の形態１に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作の制御を示すフローチャートである。以下、図５を参照しながら、前述したような制御手段１１によるＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作の制御について説明する。

（Ｓ１）
制御手段１１は、直流電圧検出手段１２によって検出される直流電圧Ｖｄｃ、及び、電源電圧検出手段１３によって検出される電源電圧Ｖｓに基づいてタイミング（ｉ）を検出する。例えば、制御手段１１は、Ｖｄｃ＜｜Ｖｓ｜となったか否かを判定し、Ｖｄｃ＜｜Ｖｓ｜となった場合、タイミング（ｉ）を検出したものと判断すればよい。このタイミング（ｉ）を検出した場合、ステップＳ２へ進む。一方、タイミング（ｉ）を検出しない場合、ステップＳ６へ進む。

（Ｓ２）
制御手段１１は、タイミング（ｉ）を検出した後、（｜Ｖｓ｜−Ｖｄｃ）／Ｌの積分演算を開始する。

（Ｓ３）
制御手段１１は、積分値が０以下になったと判定した場合、入力電流Ｉｓが０となるタイミング（iii）を検出したものと判断し、ステップＳ４へ進む。一方、積分値が０より大きいと判定した場合、ステップＳ７へ進む。

（Ｓ４）
制御手段１１は、積分値が０以下になったと判定した場合、積分演算を完了として、その演算を停止する。

（Ｓ５）
制御手段１１は、ステップＳ４において演算完了とした積分値をリセットする。

（Ｓ６）
制御手段１１は、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４をゲートオフ状態にする。その後、ステップＳ１へ戻る。

（Ｓ７）
制御手段１１は、積分値が０より大きいと判定した場合、入力電流Ｉｓが流れ始めたものと判定し、電源電圧検出手段１３によって検出される電源電圧Ｖｓ（交流電圧）の極性を判定する。この判定の結果、交流電圧の極性が正極である場合、ステップＳ８へ進む。一方、交流電圧の極性が負極である場合、ステップＳ９へ進む。

（Ｓ８）
制御手段１１は、ＭＯＳＦＥＴ３をゲートオン状態にし、かつ、ＭＯＳＦＥＴ４をゲートオフ状態にする。そして、ステップＳ３へ戻り、引き続き積分値が０以下となったか否かを監視する。

（Ｓ９）
制御手段１１は、ＭＯＳＦＥＴ３をゲートオフ状態にし、かつ、ＭＯＳＦＥＴ４をゲートオン状態にする。そして、ステップＳ３へ戻り、引き続き積分値が０以下となったか否かを監視する。

なお、図５においては、制御手段１１は、ステップＳ３において、積分値が０以下であると判定した後、ステップＳ４、ステップＳ５、そして、ステップＳ６の順序で処理しているが、これに限定されるものではなく、例えば、積分値が０以下であると判定した後、ステップＳ６の処理をステップＳ４及びステップＳ５に先行して実施するものとしてもよい。

（実施の形態１の効果）
以上の構成及び動作のように、整流器２１において、ＭＯＳＦＥＴを使用することによって、ダイオードを使用した場合よりも導通損失を低減することができる。
また、電流センサレスによって安価に同期整流動作を実現することができ、コストを低減できる。
そして、本実施の形態に係る直流電源装置は、ＭＯＳＦＥＴの低オン抵抗を利用することによって、従来のダイオードのみによって構成される整流器よりも高効率化を図るものであるが、電流が小さい状態で特にその効果は大きい。これは、ＭＯＳＦＥＴのゲートオン状態に流れる電流が増加すると、その電圧効果がそれに比例して増加し、ＭＯＳＦＥＴ内部の寄生ダイオードにおける電圧降下の方が低くなるためである。

なお、図１で示される本実施の形態に係る直流電源装置の整流器２１は、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード５、及びダイオード６によって構成されるものとしたが、これに限定されるものではなく、全ての素子をＭＯＳＦＥＴによって構成するものとしてもよい。この場合、制御手段１１は、ＭＯＳＦＥＴ３、及びダイオード６と置換するＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を同期して動作、すなわち、双方を図３（ｃ）で示される駆動信号によってＯＮ／ＯＦＦ動作させればよい。また、制御手段１１は、ＭＯＳＦＥＴ４、及びダイオード５と置換するＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を同期して動作、すなわち、双方を図３（ｄ）で示される駆動信号によってＯＮ／ＯＦＦ動作させればよい。このような構成とすることで、ダイオード５及びダイオード６における導通損失よりも損失を低減できるので、整流器２１を構成する全ての素子において、その導通損失を低減させることができ、より高効率な直流電源装置を得ることができる。

また、上記のＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４は、スーパージャンクション構造のＭＯＳＦＥＴを用いるものとしてもよい。これによって、さらに低損失化を実現することができ、高効率な直流電源装置を得ることができる。ここで、スーパージャンクション構造とは、通常のＭＯＳＦＥＴよりも深いＰ層を持つ構造であり、深いＰ層がＮ層と広く接することによって低オン抵抗でありながら高い耐電圧を有することが知られている。

また、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４は、ＧａＮ（窒素ガリウム）、ＳｉＣ（シリコンカーバイド）又はダイヤモンド等のワイドバンドギャップ半導体によって構成されたものを使用するものとしてもよい。これによって、さらに低損失化を実現することができる。また、ワイドギャップ半導体によって構成されたＭＯＳＦＥＴを用いることによって、耐電圧及び耐熱性が高くなり、許容電流密度も高くなるため、ＭＯＳＦＥＴの小型化が可能となり、これらを組み込んだ整流器の小型化が可能となる。

さらに、図１で示されるようにＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４はＮ型チャネルのものとしているが、これに限定されるものではなく、Ｐ型チャネルのものを使用してもよいのは言うまでもない。

実施の形態２．
本実施の形態に係る直流電源装置について、実施の形態１に係る直流電源装置の動作と相違する点を中心に説明する。なお、本実施の形態に係る直流電源装置の回路構成は、図１で示される実施の形態１に係る直流電源装置の回路構成と同様である。

（直流電源装置の同期整流動作）
図６は、本発明の実施の形態２に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を示す図である。
図６（ａ）は、交流電源１の電源電圧Ｖｓの波形を示し、図１で示される電源電圧Ｖｓの矢印の方向を正極とする。また、図６（ｂ）は、交流電源１を流れる入力電流Ｉｓの波形を示し、図１で示される入力電流Ｉｓの矢印の方向を正方向とする。このとき、制御手段１１は、図６（ｂ）で示される入力電流Ｉｓに同期させて、ＭＯＳＦＥＴ３を図６（ｃ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させ、ＭＯＳＦＥＴ４を図６（ｄ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させる。

すなわち、まず、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓの極性が変化するタイミングを検出する。そして、制御手段１１は、このタイミングにおいて、変化した極性において整流のためにゲートオン状態にさせるＭＯＳＦＥＴとは異なる方のＭＯＳＦＥＴをパルス状にゲートオン状態にさせる。このようにすることで、そのＭＯＳＦＥＴがパルス状にゲートオン状態となっている間、交流電源１が短絡状態となり、短絡電流が強制的に流れる。このとき、制御手段１１は、そのＭＯＳＦＥＴがパルス状にゲートオン状態になっている間、他方のＭＯＳＦＥＴはゲートオフ状態にしておく。これは、双方のＭＯＳＦＥＴがゲートオン状態になっていると、平滑コンデンサー７が短絡状態となり破損する危険性があるからである。そして、制御手段１１は、パルス状のゲートオン状態となっているＭＯＳＦＥＴをゲートオフ状態にするのとほぼ同時に、他方のＭＯＳＦＥＴをゲートオン状態にさせる。なお、制御手段１１は、前述の理由により、双方のＭＯＳＦＥＴがゲートオン状態となってしまう状態を回避するため、パルス状にゲートオン状態になっているＭＯＳＦＥＴをゲートオフ状態としてから、双方のＭＯＳＦＥＴがゲートオフ状態となっている状態（以下、「デッドオフ状態」という）の期間を経てから他方のＭＯＳＦＥＴをゲートオン状態にさせる動作としてもよい。

具体的には、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓが負極から正極に変化することを検出した場合、電源電圧Ｖｓが正極側である場合に整流するためにゲートオン状態にさせるＭＯＳＦＥＴ３ではなく、ＭＯＳＦＥＴ４をパルス状にゲートオン状態にさせる。これによって、ＭＯＳＦＥＴ４がパルス状にゲートオン状態となっている間、交流電源１が短絡状態となり、交流電源１、リアクター２、ＭＯＳＦＥＴ４、ダイオード６、そして交流電源１の順で短絡電流が流れる。そして、制御手段１１は、ＭＯＳＦＥＴ４をゲートオフ状態にさせるのとほぼ同時に、ＭＯＳＦＥＴ３をゲートオン状態にさせる。なお、前述のように、ＭＯＳＦＥＴ３をゲートオン状態にさせる前に、デッドオフ状態を設けてもよい。その後、短絡電流と同方向の入力電流Ｉｓが流れ続け、制御手段１１は、この入力電流Ｉｓが０となるタイミングでＭＯＳＦＥＴ３をゲートオフ状態にさせる。

また、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓが正極から負極に変化することを検出した場合、電源電圧Ｖｓが負極側である場合に整流するためにゲートオン状態にさせるＭＯＳＦＥＴ４ではなく、ＭＯＳＦＥＴ３をパルス状にゲートオン状態にさせる。これによって、ＭＯＳＦＥＴ３がパルス状にゲートオン状態となっている間、交流電源１が短絡状態となり、交流電源１、ダイオード５、ＭＯＳＦＥＴ３、リアクター２、そして、交流電源１の順で短絡電流が流れる。そして、制御手段１１は、ＭＯＳＦＥＴ３をゲートオフ状態にさせるのとほぼ同時に、ＭＯＳＦＥＴ４をゲートオン状態にさせる。なお、前述のように、ＭＯＳＦＥＴ４をゲートオン状態にさせる前に、デッドオフ状態を設けてもよい。その後、短絡電流と同方向の入力電流Ｉｓが流れ続け、制御手段１１は、この入力電流Ｉｓが０となるタイミングでＭＯＳＦＥＴ４をゲートオフ状態にさせる。

以上のような動作のように、交流電源１の短絡のためのパルス状にＭＯＳＦＥＴ３又はＭＯＳＦＥＴ４をゲートオン状態にさせることによって、力率改善及び高調波電流低減用の新たなスイッチング素子等を追加することなく、安価に力率改善及び高調波電流低減を実現できる。

図７は、本発明の実施の形態２に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作の制御を示すフローチャートである。以下、図７を参照しながら、前述したような制御手段１１によるＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作の制御について説明する。

（Ｓ２１）
制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓに基づいて、その極性が変化したか否かを検出する。極性が変化したことを検出した場合、ステップＳ２２へ進む。一方、極性が変化したことが検出されない場合、ステップＳ３１へ進む。

（Ｓ２２）
制御手段１１は、直流電圧検出手段１２によって検出される直流電圧Ｖｄｃ、及び、電源電圧検出手段１３によって検出される電源電圧Ｖｓに基づいて、（｜Ｖｓ｜−Ｖｄｃ）／Ｌの積分演算を開始する。

（Ｓ２３）
制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓ（交流電圧）の極性を判定する。この判定の結果、交流電圧の極性が正極である場合、ステップＳ２４へ進む。一方、交流電圧の極性が負極である場合、ステップＳ２６へ進む。

（Ｓ２４）
制御手段１１は、ＭＯＳＦＥＴ３をゲートオフ状態のままとし、ＭＯＳＦＥＴ４をパルス状にＯＮ動作及びＯＦＦ動作させる。

（Ｓ２５）
制御手段１１は、ステップＳ２４において、ＭＯＳＦＥＴ４をゲートオフ状態にさせたのとほぼ同時に、ＭＯＳＦＥＴ３をゲートオン状態にさせる。
なお、ＭＯＳＦＥＴ４をゲートオフ状態にさせてから、デッドオフ状態を設け、その経過後、ＭＯＳＦＥＴ３をゲートオン状態にさせるものとしてもよい。

（Ｓ２６）
制御手段１１は、ＭＯＳＦＥＴ４をゲートオフ状態のままとし、ＭＯＳＦＥＴ３をパルス状にＯＮ動作及びＯＦＦ動作させる。

（Ｓ２７）
制御手段１１は、ステップＳ２６において、ＭＯＳＦＥＴ３をゲートオフ状態にさせたのとほぼ同時に、ＭＯＳＦＥＴ４をゲートオン状態にさせる。
なお、ＭＯＳＦＥＴ３をゲートオフ状態にさせてから、デッドオフ状態を設け、その経過後、ＭＯＳＦＥＴ４をゲートオン状態にさせるものとしてもよい。

（Ｓ２８）
制御手段１１は、積分値が０以下になったと判定した場合、ステップＳ２９へ進む。一方、積分値が０より大きいと判定した場合は、入力電流Ｉｓが流れ続けているものと判断し、引き続き、積分値が０以下になるまで待機する。

（Ｓ２９）
制御手段１１は、積分値が０以下になったと判定した場合、積分演算を完了として、その演算を停止する。

（Ｓ３０）
制御手段１１は、ステップＳ２９において演算完了とした積分値をリセットする。

（Ｓ３１）
制御手段１１は、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４をゲートオフ状態にする。その後、ステップＳ２１へ戻る。

なお、図７においては、制御手段１１は、ステップＳ２８において、積分値が０以下であると判定した後、ステップＳ２９、ステップＳ３０、そして、ステップＳ３１の順序で処理しているが、これに限定されるものではなく、例えば、積分値が０以下であると判定した後、ステップＳ３１の処理をステップＳ２９及びステップＳ３０に先行して実施するものとしてもよい。

（実施の形態２の効果）
以上の動作によって、実施の形態１における効果を有するのに加え、交流電源１の短絡のためのパルス状にＭＯＳＦＥＴ３又はＭＯＳＦＥＴ４をゲートオン状態にさせることによって、力率改善及び高調波電流低減用の新たなスイッチング素子等を追加することなく、安価に力率改善及び高調波電流低減を実現できる。

なお、本実施の形態に係る直流電源装置の整流器２１は、実施の形態１と同様に、図１で示されるように、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード５、及びダイオード６によって構成されるものとしたが、これに限定されるものではなく、全ての素子をＭＯＳＦＥＴによって構成するものとしてもよい。この場合、制御手段１１は、図６（ｃ）で示されるＭＯＳＦＥＴ３のＯＮ／ＯＦＦ動作と同期して、ＭＯＳＦＥＴ４がパルス状にＯＮ動作してからＯＦＦ動作した直後のＭＯＳＦＥＴ３のＯＮ動作と共に、ダイオード６と置換するＭＯＳＦＥＴをＯＮ動作させ、そして、ＭＯＳＦＥＴ３のパルス状のＯＮ動作と共に、ダイオード５と置換するＭＯＳＦＥＴをＯＮ動作させればよい。また、制御手段１１は、図６（ｄ）で示されるＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作と同期して、ＭＯＳＦＥＴ３がパルス状にＯＮ動作してからＯＦＦ動作した直後のＭＯＳＦＥＴ４のＯＮ動作と共に、ダイオード５と置換するＭＯＳＦＥＴをＯＮ動作させ、そして、ＭＯＳＦＥＴ４のパルス状のＯＮ動作と共に、ダイオード６と置換するＭＯＳＦＥＴをＯＮ動作させればよい。このような構成とすることで、ダイオード５及びダイオード６における導通損失よりも損失を低減できるので、整流器２１を構成する全ての素子において、その導通損失を低減させることができ、より高効率な直流電源装置を得ることができる。

実施の形態３．
本実施の形態に係る直流電源装置について、実施の形態２に係る直流電源装置の構成及び動作と相違する点を中心に説明する。

（直流電源装置の構成）
図８は、本発明の実施の形態３に係る直流電源装置の回路ブロック図である。
図８で示されるように、本実施の形態に係る直流電源装置の回路構成は、図１で示される回路構成のうち整流器２１を整流器２１ａに置換したものである。

整流器２１ａは、ダイオード６のアノード側とＭＯＳＦＥＴ４のドレイン側とが接続されたダイオード６とＭＯＳＦＥＴ４との直列回路と、ダイオード５のアノード側とＭＯＳＦＥＴ３のドレイン側とが接続されたダイオード５とＭＯＳＦＥＴ３との直列回路とが並列に接続されて構成されている。このとき、ダイオード６とＭＯＳＦＥＴ４との接続点、及び、ダイオード５とＭＯＳＦＥＴ３との接続点を整流器２１ａの入力端とし、ダイオード５とＭＯＳＦＥＴ３との直列回路の両端が整流器２１ａの出力端となる。

なお、本実施の形態に係る直流電源装置の整流器２１ａは、図８で示されるものとしたが、これに限定されるものではなく、ＭＯＳＦＥＴ３のソース側とダイオード５のカソード側とが接続されたＭＯＳＦＥＴ３とダイオード５との直列回路と、ＭＯＳＦＥＴ４のソース側とダイオード６のカソード側とが接続されたＭＯＳＦＥＴ４とダイオード６との直列回路とが並列接続されて構成されているものとしてもよい。この場合、ＭＯＳＦＥＴ３とダイオード５の接続点、及び、ＭＯＳＦＥＴ４とダイオード６との接続点を整流器２１ａの入力端とし、ＭＯＳＦＥＴ４とダイオード６との直列回路の両端が整流器２１ａの出力端とすればよい。

また、上記の整流器２１ａは、本発明の「整流手段」に相当する。

（直流電源装置の同期整流動作）
図９は、本発明の実施の形態３に係る直流電源装置におけるＭＯＳＦＥＴのＯＮ／ＯＦＦ動作を示す図である。
図９（ａ）は、交流電源１の電源電圧Ｖｓの波形を示し、図８で示される電源電圧Ｖｓの矢印の方向を正極とする。また、図９（ｂ）は、交流電源１を流れる入力電流Ｉｓの波形を示し、図８で示される入力電流Ｉｓの矢印の方向を正方向とする。このとき、制御手段１１は、図９（ｂ）で示される入力電流Ｉｓに同期させて、ＭＯＳＦＥＴ３を図９（ｃ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させ、ＭＯＳＦＥＴ４を図９（ｄ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させる。

ここで、本実施の形態に係る直流電源装置は、図１で示される実施の形態２に係る直流電源装置とは異なり、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４を同時にゲートオン状態となっても平滑コンデンサー７が短絡状態となることはない。したがって、実施の形態２に係る直流電源装置のようにＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４が同時にゲートオン状態とならないように制御する必要はなく、制御動作の信頼性が向上する。

まず、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓの極性が変換するタイミングを検出する。そして、制御手段１１は、このタイミングにおいて、変化した極性において整流のためにゲートオン状態にさせるＭＯＳＦＥＴをゲートオン状態とし、他方のＭＯＳＦＥＴをパルス状にゲートオン状態にさせる。この他方のＭＯＳＦＥＴがパルス状にゲートオン状態となっている間、双方のＭＯＳＦＥＴがゲートオン状態となるが、平滑コンデンサー７は短絡状態とならず、破損することはない。そして、制御手段１１は、入力電流Ｉｓが０となるタイミングで、変化した極性において整流のためにゲートオン状態にさせたＭＯＳＦＥＴをゲートオフ状態にさせる。

具体的には、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓが負極から正極に変化することを検出した場合、電源電圧Ｖｓが正極側である場合に整流するためにゲートオン状態にさせるＭＯＳＦＥＴ３をゲートオン状態にさせ、ＭＯＳＦＥＴ４をパルス状にゲートオン状態にさせる。これによって、ＭＯＳＦＥＴ４がパルス状にゲートオン状態となっている間、交流電源１は短絡状態となり、交流電源１、リアクター２、ＭＯＳＦＥＴ４、ＭＯＳＦＥＴ３、そして交流電源１の順で短絡電流が流れる。そして、制御手段１１は、ＭＯＳＦＥＴ４をゲートオフ状態にさせた後、入力電流Ｉｓが０となるタイミングでＭＯＳＦＥＴ３をゲートオフ状態にさせる。

また、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓが正極から負極に変化することを検出した場合、電源電圧Ｖｓが負極側である場合に整流するためにゲートオン状態にさせるＭＯＳＦＥＴ４をゲートオン状態にさせ、ＭＯＳＦＥＴ３をパルス状にゲートオン状態にさせる。これによって、ＭＯＳＦＥＴ３がパルス状にゲートオン状態となっている間、交流電源１は短絡状態となり、交流電源１、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、リアクター２、そして交流電源１の順で短絡電流が流れる。そして、制御手段１１は、ＭＯＳＦＥＴ３をゲートオフ状態にさせた後、入力電流Ｉｓが０となるタイミングでＭＯＳＦＥＴ４をゲートオフ状態にさせる。

（実施の形態３の効果）
以上の動作によって、実施の形態２における効果を有するのに加え、その実施の形態２に係る直流電源装置のようにＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４が同時にゲートオン状態とならないように制御する必要はなく、制御動作の信頼性を向上させることができる。

なお、本実施の形態に係る直流電源装置の構成において、制御手段１１は、図９（ｃ）及び図９（ｄ）で示される駆動信号によって、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４をＯＮ／ＯＦＦ動作させるものとしたが、これに限定されるものではなく、実施の形態１における図３（ｃ）及び図３（ｄ）、又は実施の形態２における図６（ｃ）及び図６（ｄ）で示される駆動信号によって、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４をＯＮ／ＯＦＦ動作させるものとしてもよい。

また、本実施の形態に係る直流電源装置の整流器２１ａは、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード５、及びダイオード６によって構成されるものとしたが、これに限定されるものではなく、全ての素子をＭＯＳＦＥＴによって構成するものとしてもよい。
この場合、制御手段１１は、図９（ｃ）で示されるＭＯＳＦＥＴ３のＯＮ／ＯＦＦ動作において、ＭＯＳＦＥＴ４がパルス状にＯＮ動作すると共にＭＯＳＦＥＴ３がＯＮ動作した後、ＭＯＳＦＥＴ４がＯＦＦ動作するのとほぼ同時に、ダイオード６と置換するＭＯＳＦＥＴをＯＮ動作させ、その後、ＭＯＳＦＥＴ３がＯＦＦ動作すると共に、ダイオード６と置換するＭＯＳＦＥＴをＯＦＦ動作させる。このとき、ＭＯＳＦＥＴ４、及び、ダイオード６と置換するＭＯＳＦＥＴが同時にゲートオン状態となると平滑コンデンサー７を短絡してしまうことになる。この短絡状態を確実に回避するため、上記のＭＯＳＦＥＴ４のＯＦＦ動作と、ダイオード６と置換するＭＯＳＦＥＴのＯＮ動作との間に所定時間のデッドオフ状態を設ける動作としてもよい。
また、制御手段１１は、図９（ｄ）で示されるＭＯＳＦＥＴ４のＯＮ／ＯＦＦ動作において、ＭＯＳＦＥＴ３がパルス状にＯＮ動作すると共にＭＯＳＦＥＴ４がＯＮ動作した後、ＭＯＳＦＥＴ３がＯＦＦ動作するとほぼ同時に、ダイオード５と置換するＭＯＳＦＥＴをＯＮ動作させ、その後、ＭＯＳＦＥＴ４がＯＦＦ動作すると共に、ダイオード５と置換するＭＯＳＦＥＴをＯＦＦ動作させる。このとき、ＭＯＳＦＥＴ３、及び、ダイオード５と置換するＭＯＳＦＥＴが同時にゲートオン状態となると平滑コンデンサー７を短絡してしまうことになる。この短絡状態を確実に回避するため、上記のＭＯＳＦＥＴ３のＯＦＦ動作と、ダイオード５と置換するＭＯＳＦＥＴのＯＮ動作との間に所定時間のデッドオフ状態を設ける動作としてもよい。
このような構成とすることで、ダイオード５及びダイオード６における導通損失よりも損失を低減できるので、整流器２１ａを構成する全ての素子において、その導通損失を低減させることができ、より高効率な直流電源装置を得ることができる。

実施の形態４．
本実施の形態に係る直流電源装置について、実施の形態１に係る直流電源装置の構成及び動作と相違する点を中心に説明する。

（直流電源装置の構成）
図１０は、本発明の実施の形態４に係る直流電源装置の回路ブロック図である。
図１０で示されるように、本実施の形態に係る直流電源装置の回路構成は、図１で示される実施の形態１に係る直流電源装置における平滑コンデンサー７を、平滑コンデンサー７ａと平滑コンデンサー７ｂとの直列回路に置換し、この平滑コンデンサー７ａと平滑コンデンサー７ｂとの接続点を、ダイオード５とダイオード６との接続点に接続したものである。このような回路構成によって、いわゆる倍電圧整流回路が構成される。

（直流電源装置の同期整流動作）
図１０で示される本実施の形態に係る直流電源装置において、制御手段１１は、実施の形態１における図３で示されるＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４に対する駆動信号と同様の駆動信号に基づいて、ＯＮ／ＯＦＦ動作を制御するものとすればよい。

次に、図４におけるタイミング（ｉ）及びタイミング（iii）の検出動作について、図５で示されるフローチャートに基づいて、実施の形態１と相違する動作を説明する。

（Ｓ１）
制御手段１１は、直流電圧検出手段１２によって検出される直流電圧Ｖｄｃ、及び、電源電圧検出手段１３によって検出される電源電圧Ｖｓに基づき、直流電圧Ｖｄｃが電源電圧Ｖｓの絶対値のピーク値の略２倍となることを考慮して、Ｖｄｃ／２＜｜Ｖｓ｜となったか否かを判定する。Ｖｄｃ／２＜｜Ｖｓ｜となった場合、タイミング（ｉ）を検出したものと判断し、ステップＳ２へ進む。一方、Ｖｄｃ／２＜｜Ｖｓ｜とならない場合、ステップＳ６へ進む。

（Ｓ２）
制御手段１１は、タイミング（ｉ）を検出した後、（｜Ｖｓ｜−Ｖｄｃ／２）／Ｌの積分演算を開始する。

その他のステップＳ３〜ステップＳ９の処理については、実施の形態１と同様である。

（実施の形態４の効果）
以上の構成及び動作によって、実施の形態１における効果を有するのに加え、図１０で示される倍電圧整流回路においても電流センサレスによって安価に同期整流動作を実現することができ、コストを低減できる。

なお、本実施の形態に係る直流電源装置の整流器２１は、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード５、及びダイオード６によって構成されるものとしたが、これに限定されるものではなく、全ての素子をＭＯＳＦＥＴによって構成するものとしてもよい。

また、図１０で示される本実施の形態に係る直流電源装置の整流器２１は、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード５及びダイオード６によって構成されるものとしたが、これに限定されるものではなく、整流動作において、ダイオード５及びダイオード６に電流は流れることはないので、これらを除いた構成としてもよい。このようにすることで、整流器２１の構成素子を減らすこともできる。

実施の形態５．
本実施の形態に係る直流電源装置について、実施の形態４に係る直流電源装置の構成及び動作と相違する点を中心に説明する。

（直流電源装置の構成）
図１１は、本発明の実施の形態５に係る直流電源装置の回路ブロック図である。
図１１で示されるように、本実施の形態に係る直流電源装置の回路構成は、図１０で示される実施の形態４に係る直流電源装置に対し、整流器２１の入力側に交流電源１の短絡手段を追加して設置したものである。その短絡手段として、例えば、図１１で示されるように、ダイオード整流器３１の入力端を整流器２１の入力端に並列に接続し、そのダイオード整流器３１の出力側に、ＩＧＢＴ等のスイッチング手段３２を接続している。このスイッチング手段３２は、制御手段１１によってＯＮ／ＯＦＦ動作が制御される。

なお、上記のダイオード整流器３１及びスイッチング手段３２は、本発明の「交流電源短絡手段」に相当する。

（直流電源装置の同期整流動作）
図１２は、本発明の実施の形態５に係る直流電源装置におけるＭＯＳＦＥＴ及びスイッチング手段３２のＯＮ／ＯＦＦ動作を示す図である。
図１０で示される実施の形態４に係る直流電源装置においては、実施の形態２における図６で示されるような交流電源１の短絡状態を形成するためのパルス上の駆動信号によりＭＯＳＦＥＴをＯＮ／ＯＦＦ動作させることによって力率を改善、かつ、高調波電流を低減させる動作を実施することができない。しかし、図１１で示される本実施の形態に係る直流電源装置においては、以下で説明するように、力率改善及び高調波電流低減を実現する同期整流動作が可能である。以下、図１２を参照しながら、この同期整流動作について説明する。

図１２（ａ）は、交流電源１の電源電圧Ｖｓの波形を示し、図１１で示される電源電圧Ｖｓの矢印の方向を正極とする。また、図１２（ｂ）は、交流電源１を流れる入力電流Ｉｓの波形を示し、図１１で示される入力電流Ｉｓの矢印の方向を正方向とする。このとき、制御手段１１は、図１２（ｂ）で示される入力電流Ｉｓに同期させて、ＭＯＳＦＥＴ３を図１２（ｃ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させ、ＭＯＳＦＥＴ４を図１２（ｄ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させ、さらに、スイッチング手段３２を図１２（ｅ）で示されるような駆動信号によってＯＮ／ＯＦＦ動作させる。

すなわち、まず、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓの極性が変化するタイミングを検出する。そして、制御手段１１は、このタイミングにおいて、スイッチング手段３２をパルス状にオン状態にさせる。このようにすることで、スイッチング手段３２がパルス状にオン状態になっている間、交流電源１が短絡状態となり、短絡電流が強制的に流れる。このとき、制御手段１１は、スイッチング手段３２がパルス状にオン状態になっている間、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４はゲートオフ状態にしておく。これは、スイッチング手段３２がオン状態の場合、ＭＯＳＦＥＴ３をゲートオン状態とすると平滑コンデンサー７ａが短絡状態となり、また、ＭＯＳＦＥＴ４をゲートオン状態とすると平滑コンデンサー７ｂが短絡状態となり、それぞれ破損する危険性があるからである。そして、制御手段１１は、パルス状のオン状態になっているスイッチング手段３２をオフ状態にするのとほぼ同時に、その時点の交流電源１の極性において整流のためにゲートオン状態にさせるＭＯＳＦＥＴをゲートオン状態にさせる。

なお、制御手段１１は、前述の理由により、スイッチング手段３２がオン状態になり、かつ、いずれかのＭＯＳＦＥＴがゲートオン状態となってしまう状態を回避するため、パルス状にオン状態になっているスイッチング手段３２をオフ状態とするタイミングと、いずれかのＭＯＳＦＥＴをゲートオン状態とするタイミングとの間に、スイッチング手段３２がオフ状態、及び、そのＭＯＳＦＥＴがゲートオフ状態となっている状態（これについても以下、「デッドオフ状態」という）の期間を経てからそのＭＯＳＦＥＴをゲートオン状態にさせる動作としてもよい。

具体的には、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓが負極から正極に変化することを検出した場合、スイッチング手段３２をパルス状にオン状態にさせる。これによって、スイッチング手段３２がパルス状にオン状態になっている間、交流電源１が短絡状態となり、交流電源１、リアクター２、ダイオード整流器３１、スイッチング手段３２、ダイオード整流器３１、そして交流電源１の順で短絡電流が流れる。そして、制御手段１１は、スイッチング手段３２をオフ状態にさせるのとほぼ同時に、ＭＯＳＦＥＴ３をゲートオン状態にさせる。なお、前述のように、ＭＯＳＦＥＴ３をゲートオン状態にさせる前に、デッドオフ状態を設けてもよい。その後、短絡電流と同方向の入力電流Ｉｓが流れ続け、制御手段１１は、この入力電流Ｉｓが０となるタイミングでＭＯＳＦＥＴ３をゲートオフ状態にさせる。

また、制御手段１１は、電源電圧検出手段１３によって検出される電源電圧Ｖｓが正極から負極に変化することを検出した場合、スイッチング手段３２をパルス状にオン状態にさせる。これによって、スイッチング手段３２がパルス状にオン状態になっている間、交流電源１が短絡状態となり、交流電源１、ダイオード整流器３１、スイッチング手段３２、ダイオード整流器３１、リアクター２、そして交流電源１の順で短絡電流が流れる。そして、制御手段１１は、スイッチング手段３２をオフ状態にさせるのとほぼ同時に、ＭＯＳＦＥＴ４をゲートオン状態にさせる。なお、前述のように、ＭＯＳＦＥＴ４をゲートオン状態にさせる前に、デッドオフ状態を設けてもよい。その後、短絡電流と同方向の入力電流Ｉｓが流れ続け、制御手段１１は、この入力電流Ｉｓが０となるタイミングでＭＯＳＦＥＴ４をゲートオフ状態にさせる。

本実施の形態に係る直流電源装置は、交流電源１を短絡状態にすることによって、力率改善及び高調波電流低減を実現する同期整流動作を実施するので、実施の形態４に係る直流電源装置における図５で示される動作とは異なり、実施の形態２に係る直流電源装置における図７で示されるフローチャートに基づいて、同期整流動作の説明をする。なお、ここでは、実施の形態２に係る直流電源装置とは異なる動作部分について説明する。

（Ｓ２２）
制御手段１１は、直流電圧検出手段１２によって検出される直流電圧Ｖｄｃ、及び、電源電圧検出手段１３によって検出される電源電圧Ｖｓに基づいて、（｜Ｖｓ｜−Ｖｄｃ／２）／Ｌの積分演算を開始する。

（Ｓ２４）
制御手段１１は、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４をゲートオフ状態のままとし、スイッチング手段３２をパルス状にＯＮ動作及びＯＦＦ動作させる。

（Ｓ２５）
制御手段１１は、ステップＳ２４において、スイッチング手段３２をオフ状態にさせたのとほぼ同時に、ＭＯＳＦＥＴ３をゲートオン状態にさせる。
なお、スイッチング手段３２をオフ状態にさせてから、デッドオフ状態を設け、その経過後、ＭＯＳＦＥＴ３をゲートオン状態にさせるものとしてもよい。

（Ｓ２６）
制御手段１１は、ＭＯＳＦＥＴ３及びＭＯＳＦＥＴ４をゲートオフ状態のままとし、スイッチング手段３２をパルス状にＯＮ動作及びＯＦＦ動作させる。

（Ｓ２７）
制御手段１１は、ステップＳ２６において、スイッチング手段３２をオフ状態にさせたのとほぼ同時に、ＭＯＳＦＥＴ４をゲートオン状態にさせる。
なお、スイッチング手段３２をオフ状態にさせてから、デッドオフ状態を設け、その経過後、ＭＯＳＦＥＴ４をゲートオン状態にさせるものとしてもよい。

その他のステップＳ２１、ステップＳ２３、及び、ステップＳ２８〜ステップＳ３１の処理については、実施の形態２と同様である。

なお、図７においては、制御手段１１は、ステップＳ２３において、交流電源１の電源電圧Ｖｓの極性を判定してから、ステップＳ２４又はステップＳ２６の処理を実施しているが、これに限定されるものではなく、本実施の形態においては、ステップＳ２４及びステップＳ２６の処理は同一なので、この処理を実施後、ステップＳ２３による交流電源１の電源電圧Ｖｓの極性の判定処理を実施し、正極である場合はステップＳ２５、そして、負極である場合はステップＳ２７の処理を実施するものとしてもよい。
また、図７においては、制御手段１１は、ステップＳ２８において、積分値が０以下であると判定した後、ステップＳ２９、ステップＳ３０、そして、ステップＳ３１の順序で処理しているが、これに限定されるものではなく、例えば、積分値が０以下であると判定した後、ステップＳ３１の処理をステップＳ２９及びステップＳ３０に先行して実施するものとしてもよい。

（実施の形態５の効果）
以上の構成及び動作によって、実施の形態４における効果を有するのに加え、交流電源１の短絡のためのパルス状にスイッチング手段３２をオン状態にさせることによって、力率改善及び高調波電流低減を実現できる。

なお、本実施の形態に係る直流電源装置の整流器２１は、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード５、及びダイオード６によって構成されるものとしたが、これに限定されるものではなく、全ての素子をＭＯＳＦＥＴによって構成するものとしてもよい。

また、図１１で示される本実施の形態に係る直流電源装置の整流器２１は、ＭＯＳＦＥＴ３、ＭＯＳＦＥＴ４、ダイオード５及びダイオード６によって構成されるものとしたが、これに限定されるものではなく、整流動作において、ダイオード５及びダイオード６に電流は流れることはないので、これらを除いた構成としてもよい。このようにすることで、整流器２１の構成素子を減らすこともできる。

また、本実施の形態においては、図１１で示されるような倍電圧整流回路としているが、これに限定されるものではなく、図１３で示されるように、ダイオード５とダイオード６との接続点と、平滑コンデンサー７ａと平滑コンデンサー７ｂとの接続点との間に設置された切替用スイッチング手段３３を備える構成としてもよい。このとき、図１３で示されるように、切替用スイッチング手段３３は、制御手段１１によってＯＮ／ＯＦＦ動作が制御される構成としているが、外部からの切替によってＯＮ／ＯＦＦ動作が実施されるものとしてもよい。このような構成によって、切替用スイッチング手段３３のＯＮ／ＯＦＦ動作によって、倍電圧整流回路として動作させるか否かを切り替えることができるので、利便性を向上させた直流電源装置を得ることができる。
なお、この切替用スイッチング手段３３は、図１１で示される実施の形態４に係る直流電源装置に備えるものとし、倍電圧整流回路として動作させるか否かを切り替える構成としてもよい。

また、上記の図１１で示されるダイオード整流器３１及びスイッチング手段３２は、本実施の形態に係る直流電源装置のみではなく、実施の形態２又は実施の形態３に係る直流電源装置に備えられるものとしてもよい。この場合、制御手段１１は、交流電源１を短絡するＭＯＳＦＥＴをパルス状にゲートオン状態にさせる代わりに、このスイッチング手段３２をパルス状にオン状態にさせ、交流電源１を短絡状態にさせるものとすればよい。

実施の形態６．
（冷凍サイクル装置の構成）
図１４は、本発明の実施の形態６に係る冷凍サイクル装置のブロック図である。
図１４で示されるように、本実施の形態に係る冷凍サイクル装置は、実施の形態４に係る直流電源装置において、負荷８の代わりにインバーター４１が接続されている。そのインバーター４１の出力側には圧縮機４２が接続されている。この圧縮機４２から、凝縮器４３、膨張器４４、そして、蒸発器４５の順に冷媒配管によって環状に接続され、冷凍サイクルを形成している。

なお、図１４で示される冷凍サイクル装置が備える直流電源装置として、実施の形態４に係る直流電源装置を備える構成としているが、これに限定されるものではなく、実施の形態１〜実施の形態３、又は、実施の形態５のいずれかに係る直流電源装置を備える構成としてもよいのは言うまでもない。

（冷凍サイクル装置の動作）
交流電源１からの電源電圧が直流電源装置によって整流及び平滑されて直流電圧に変換され、この直流電圧はインバーター４１に入力される。インバーター４１は、この直流電圧を高周波電圧に変換して出力する。このインバーター４１から出力された高周波電圧によって、圧縮機４２が回転駆動する。

圧縮機４２が回転駆動することによって、圧縮機４２内の冷媒が圧縮され、高温高圧の気体冷媒が吐出される。圧縮機４２から吐出された気体冷媒は、凝縮器４３に流入し、外部の空気と熱交換が実施されて凝縮される。この凝縮された冷媒は、膨張器４４に流入し、膨張されて低圧低温の冷媒となる。膨張器４４から流出した冷媒は、蒸発器４５に流入し、外部の空気と熱交換が実施されて蒸発して気体冷媒となる。蒸発器４５から流出した気体冷媒は、圧縮機４２に吸入され、再び圧縮され高温高圧の気体冷媒となる。以後、この動作が繰り返される。

（実施の形態６の効果）
以上の構成及び動作によって、電流センサレスによって安価に同期整流動作を実現しコストを低減し、整流器における導通損失を低減した高効率な冷凍サイクル装置を得ることができる。
また、力率改善及び高調波電流の低減を実現した冷凍サイクル装置を得ることができる。

なお、本実施の形態に係る冷凍サイクル装置は、例えば、空気調和機又は冷蔵庫等に搭載するものとしてもよい。空気調和機は、室内温度が使用者によって設定された温度に近づくと安定状態となり、圧縮機４２が低速で回転するようにインバーター４１が動作する。したがって、空気調和機における圧縮機４２は低速回転状態が最も長時間継続される。また、冷蔵庫は、２４時間常時運転し、低速回転における低電流状態での運転が長い。このような空気調和機又は冷蔵庫のように、低電流運転が支配的な機器に対して、その効果が最も大きく反映される。

本発明の活用例として、直流電圧によって電力消費を実施する負荷のための電源装置に利用可能である。特に、直流電源装置を必要とするインバーターの電源装置として利用でき、永久磁石電動機を駆動するインバーターに適用することによる省エネの実現し、安価でノイズの少ない直流電源装置の構成等によって、空気調和機、冷凍機、及び洗濯乾燥機のほか、冷蔵庫、除湿器、ヒートポンプ式給湯機、ショーケース、掃除機等、その他家電製品全般に適用可能である。さらに、ファンモーター、換気扇、手乾燥機、及び誘導加熱電磁調理器等への適用も可能である。

１ 交流電源、２ リアクター、３ ＭＯＳＦＥＴ、３ａ 寄生ダイオード、４ ＭＯＳＦＥＴ、４ａ 寄生ダイオード、５、６ ダイオード、７、７ａ、７ｂ 平滑コンデンサー、８ 負荷、１１ 制御手段、１２ 直流電圧検出手段、１３ 電源電圧検出手段、２１、２１ａ 整流器、３１ ダイオード整流器、３２ スイッチング手段、３３ 切替用スイッチング手段、４１ インバーター、４２ 圧縮機、４３ 凝縮器、４４ 膨張器、４５ 蒸発器。

Claims (20)

1. 交流電源から出力される交流電圧を直流電圧に変換する整流手段と、
   前記交流電源と前記整流手段との間に接続されたリアクターと、
   前記整流手段から出力される前記直流電圧を平滑し、並列に負荷が接続される平滑手段と、
   前記交流電圧を検出する電源電圧検出手段と、
   前記平滑手段の両端の直流電圧を検出する直流電圧検出手段と、
   前記電源電圧検出手段によって検出された前記交流電圧（以下、「検出交流電圧」という）、及び前記直流電圧検出手段によって検出された前記直流電圧（以下、「検出直流電圧」という）を受信する制御手段と、
   を備え、
   前記整流手段は、整流素子としてＭＯＳＦＥＴを有し、
   前記制御手段は、前記検出交流電圧及び前記検出直流電圧に基づいて、前記ＭＯＳＦＥＴをＯＮ／ＯＦＦ動作させる
   ことを特徴とする直流電源装置。
2. 前記整流手段は、４つの整流素子から構成されるブリッジ型整流回路であり、
   ４つの前記整流素子のうち、少なくとも２つは前記ＭＯＳＦＥＴの直列回路によって構成され、残りの２つは該直列回路に並列接続された直列回路によって構成され、
   ２つの前記直列回路のそれぞれの２つの前記整流素子の接続点は、前記整流手段の入力端を構成する
   ことを特徴とする請求項１記載の直流電源装置。
3. 前記平滑手段は、２つの平滑コンデンサーが直列に接続されて構成され、
   ２つの前記直列回路のうち、２つの前記ＭＯＳＦＥＴによって構成された前記直列回路でない方の前記直列回路における２つの前記整流素子の接続点が、２つの前記平滑コンデンサーの接続点に接続された
   ことを特徴とする請求項２記載の直流電源装置。
4. 前記平滑手段は、２つの平滑コンデンサーが直列に接続されて構成され、
   ２つの前記直列回路のうち、２つの前記ＭＯＳＦＥＴによって構成された前記直列回路でない方の前記直列回路における２つの前記整流素子の接続点と、２つの前記平滑コンデンサーの接続点との間に切替用スイッチング手段を備えた
   ことを特徴とする請求項２記載の直流電源装置。
5. 前記整流手段は、４つの整流素子から構成されるブリッジ型整流回路であり、
   ４つの前記整流素子のうち、少なくとも２つは前記ＭＯＳＦＥＴであり、残りの２つの前記整流素子のうち一方と、２つの前記ＭＯＳＦＥＴのうち一方のドレイン側とが接続された直列回路と、残りの２つの前記整流素子のうち他方と、２つの前記ＭＯＳＦＥＴのうち他方のドレイン側とが接続された直列回路とが並列接続され、
   ２つの前記直列回路のそれぞれの前記整流素子及び前記ＭＯＳＦＥＴの接続点は、前記整流手段の入力端を構成する
   ことを特徴とする請求項１記載の直流電源装置。
6. 前記整流手段は、４つの整流素子から構成されるブリッジ型整流回路であり、
   ４つの前記整流素子のうち、少なくとも２つは前記ＭＯＳＦＥＴであり、この２つの前記ＭＯＳＦＥＴのうち一方のソース側と、残りの２つの前記整流素子のうち一方とが接続された直列回路と、２つの前記ＭＯＳＦＥＴのうち他方のソース側と、残りの２つの前記整流素子のうち他方とが接続された直列回路とが並列接続され、
   ２つの前記直列回路のそれぞれの前記ＭＯＳＦＥＴ及び前記整流素子の接続点は、前記整流手段の入力端を構成する
   ことを特徴とする請求項１記載の直流電源装置。
7. 前記制御手段は、それぞれの前記ＭＯＳＦＥＴに内蔵された寄生ダイオードに電流が流れ始めたことを検出したときに、そのＭＯＳＦＥＴをＯＮ動作させ、前記寄生ダイオードに流れる電流が停止したことを検出したときに、そのＭＯＳＦＥＴをＯＦＦ動作させる
   ことを特徴とする請求項１〜請求項６のいずれかに記載の直流電源装置。
8. 前記制御手段は、前記検出交流電圧及び前記検出直流電圧に基づいて、前記ＭＯＳＦＥＴにおける前記寄生ダイオードに電流が流れ始めるタイミングを検出する
   ことを特徴とする請求項７記載の直流電源装置。
9. 前記制御手段は、前記ＭＯＳＦＥＴにおける前記寄生ダイオードに電流が流れ始めたことを検出してから、前記検出交流電圧、前記検出直流電圧及び前記リアクターのインダクタンスに基づいた積分値の算出を開始し、該積分値が０になった場合に、前記寄生ダイオードに流れる電流が停止したものと判断する
   ことを特徴とする請求項７又は請求項８のいずれかに記載の直流電源装置。
10. 前記制御手段は、
    前記検出交流電圧に基づいて、前記交流電圧の極性の変化を検出し、
    その変化後の極性において前記寄生ダイオードに電流が流れ始める前記ＭＯＳＦＥＴ（以下、「整流側ＭＯＳＦＥＴ」という）ではない方の前記ＭＯＳＦＥＴ（以下、「短絡側ＭＯＳＦＥＴ」という）を、前記極性の変化を検出したタイミングから所定時間ＯＮ動作させ、
    前記短絡側ＭＯＳＦＥＴをＯＦＦ動作させた後、前記整流側ＭＯＳＦＥＴをＯＮ動作させる
    ことを特徴とする請求項１〜請求項６のいずれかに記載の直流電源装置。
11. 前記制御手段は、前記交流電圧の極性の変化を検出してから、前記検出交流電圧、前記検出直流電圧及び前記リアクターのインダクタンスに基づいた積分値の算出を開始し、該積分値が０になった場合に、前記整流側ＭＯＳＦＥＴをＯＦＦ動作させる
    ことを特徴とする請求項１０記載の直流電源装置。
12. 前記制御手段は、
    前記検出交流電圧に基づいて、前記交流電圧の極性の変化を検出し、
    前記極性の変化を検出したタイミングから、その変化後の極性において前記寄生ダイオードに電流が流れ始める前記ＭＯＳＦＥＴ（以下、「整流側ＭＯＳＦＥＴ」という）をＯＮ動作させ、かつ、他方の前記ＭＯＳＦＥＴ（以下、「短絡側ＭＯＳＦＥＴ」という）を所定時間ＯＮ動作させる
    ことを特徴とする請求項５又は請求項６記載の直流電源装置。
13. 前記制御手段は、前記交流電圧の極性の変化を検出してから、前記検出交流電圧、前記検出直流電圧及び前記リアクターのインダクタンスに基づいた積分値の算出を開始し、該積分値が０になった場合に、前記整流側ＭＯＳＦＥＴをＯＦＦ動作させる
    ことを特徴とする請求項１２記載の直流電源装置。
14. 前記交流電源を短絡する交流電源短絡手段を備え、
    前記制御手段は、前記短絡側ＭＯＳＦＥＴを所定時間ＯＮ動作させる代わりに、前記交流電源短絡手段を所定時間短絡動作させる
    ことを特徴とする請求項１０〜請求項１３のいずれかに記載の直流電源装置。
15. 前記整流手段を構成する前記整流素子がすべてＭＯＳＦＥＴである
    ことを特徴とする請求項１〜請求項１４のいずれかに記載の直流電源装置。
16. 前記ＭＯＳＦＥＴは、スーパージャンクション構造を有する
    ことを特徴とする請求項１〜請求項１５のいずれかに記載の直流電源装置。
17. 前記ＭＯＳＦＥＴは、ＧａＮ（窒化ガリウム）、ＳｉＣ（シリコンカーバイド）又はダイヤモンド等のワイドバンドギャップ半導体によって構成された
    ことを特徴とする請求項１〜請求項１５のいずれかに記載の直流電源装置。
18. 請求項１〜請求項１７のいずれかに記載の直流電源装置と、
    該直流電源装置の前記負荷として接続されたインバーターと、
    該インバーターによって駆動される圧縮機、凝縮器、膨張器、及び蒸発器が冷媒配管によって接続された冷凍サイクル回路と、
    を備えた
    ことを特徴とする冷凍サイクル装置。
19. 請求項１８記載の冷凍サイクル装置を備えた
    ことを特徴とする空気調和機。
20. 請求項１８記載の冷凍サイクル装置を備えた
    ことを特徴とする冷蔵庫。

Images