JP5776308B2 - 系統連系電力変換装置 - Google Patents
系統連系電力変換装置 Download PDFInfo
- Publication number
- JP5776308B2 JP5776308B2 JP2011098463A JP2011098463A JP5776308B2 JP 5776308 B2 JP5776308 B2 JP 5776308B2 JP 2011098463 A JP2011098463 A JP 2011098463A JP 2011098463 A JP2011098463 A JP 2011098463A JP 5776308 B2 JP5776308 B2 JP 5776308B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- output
- phase
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Inverter Devices (AREA)
- Supply And Distribution Of Alternating Current (AREA)
Description
分散型電源システムでは、系統に連系させるために保護機能や制御機能を持たせることが義務付けられており、これらの機能は、系統異常に対しては一度停止してから再起動することが前提である。そのため、停止条件となっている保護機能により、大量導入された分散型電源システムが瞬時電圧低下時に系統から一斉に脱落することにより、系統周波数の低下や電圧レベルの変動が懸念される。したがって、瞬時電圧低下時には分散型電源システムの運転を継続し、系統の安定性を確保することが望ましい。
同図において、1は電力系統などの交流電源、2〜4はスイッチ、10は系統連系電力変換装置(インバータ)、5は交流電源1や変換装置10から給電される負荷である。変換装置10にはコンデンサ8およびACリアクトル9が設けられ、交流電源1の電圧を検出する電圧検出器(トランス)6の検出値と、出力電流を検出する電流検出器(CT)7の検出値とに基づきPWM制御されたオン,オフ信号が形成され、変換装置10が駆動される。
PLL回路11は、交流電源1の周波数に同期した基準正弦波sinωtと、位相を90度ずらしたcosωtを生成する。座標変換器12ではsinωt,cosωtに基づき、有効電流指令Idref,無効電流指令Iqrefを座標変換して、例えばU相,W相出力電流指令Iuref,Iwrefを生成し、出力する。U相,W相以外の2相でも良い。
系統電圧検出値16と90度位相をずらした信号23とを乗算器17で乗算し、ローパスフィルタ18により2倍周波数成分を除去して直流信号を得、PI(比例・積分)調節器19に入力する。PI調節器19の出力信号とキャリア発生器21からの出力とを加算器20で加算し、cos関数器22を通すことにより、検出値16より90度位相をずらした信号23に変換する。また、PI調節器19の出力信号とキャリア発生器21からの出力とを加算した値を、位相シフト回路24およびSIN関数器25により3相基準正弦波とし、直流電圧値27を乗算することで、3相電流指令信号28を生成している。
さらに、系統異常により給電系統切替等がなされて、全位相急変が発生した場合においても、PLL制御による波形追従制御方式では交流入力電圧への位相,周波数調整器系が必要で、位相検出方法および制御性能にて同期精度,応答が決まるため、系統異常のレベルにおいてすべてを同期ロックすることは困難である。
これは、系統電圧の検出波形から変換装置に必要な電圧,電流波形を生成するものである。すなわち、電圧検出器6から得た系統電圧の検出波形から、振幅演算器33にて振幅レベルを算出し、演算器32によりその逆数を求め、これを有効電力指令Pdrefおよび無効電力指令Pqrefに乗じて電流指令Idref,Iqrefを生成し、その他は図8と同様にして変換装置10を制御するものである。
従って、この発明の課題は、電圧レベルがどのように変動しても安定に電圧,電流制御を行なうことができるようにすることにある。
前記正相波形から位相を90度遅らせた波形を演算し正相波形と90度遅れの波形とから電圧振幅レベルを演算する電圧振幅演算回路と、その電圧振幅レベルが一定範囲内に収まるよう調節演算をして前記電圧振幅レベルに対する補正値を出力するとともにその逆数を補正ゲインとして帰還し、さらに、この補正ゲインに電圧振幅レベルを乗じたものを正規化レベルとして出力する調節演算回路と、有効電力指令,無効電力指令および第一のリミッタを介して入力された前記補正ゲインに基づき電流指令を生成する電流指令生成回路と、前記電流指令生成回路で生成された電流指令と前記補正ゲインを乗じた基準正弦波および基準余弦波とに基づいて基本波電流指令を生成する座標変換器と、前記基本波電流指令と出力電流検出値とに基づき電流制御演算を行ない、前記基本電圧波指令に対する補正量を出力する電流制御演算回路とを設け、その補正量と基本電圧波指令とに基づいて制御を行なうことを特徴とする。
この請求項2の発明においては、前記電圧振幅レベルに対する補正値から前記第2加算器出力を減じたものを、前記上限調節器および下限調節器の各出力リミッタの設定値にそれぞれ加算することができる(請求項3の発明)。
請求項1〜4のいずれか1つの発明においては、3相交流電源が低下したとき、その低下レベルに応じて出力電流を増加させる第1の運転モードと、さらなる電圧低下により現在の出力電流を保持して運転する第2の運転モードと、この第2の運転モード以下となる電圧低下により現在の出力電流を減少させて運転する第3の運転モードと、運転継続境界設定以下に電圧が低下したときはゲートブロックし、電圧復帰後は緩やかに復帰させる第4の運転モードの少なくとも1つの運転モードを含むことができる(請求項5の発明)。
同図からも明らかなように、図10に示すものに対しフィルタ位相調整器40、正相演算器41、3調波成分演算器42、および調節器回路43などを付加した点が特徴である。
従って、トランス(検出器)6を介して検出される系統電圧をフィルタ位相調整器40に通すことで、ノイズ成分が除去された三相正弦波を得る。
図2にフィルタ位相調整器の具体例を示す。これは、3相のうちの1相分を示すもので、バンドパスフィルタBPFにてノイズ成分を除去し、ローパスフィルタLPFを経てゲインK1調整した後に減算し、これにレベル調整K2を施して正弦波を得るものである。
電流指令生成回路31は、入力された補正ゲインVALrefを図10の提案例と同様に有効電力指令Pdrefおよび無効電力指令Pqrefに乗じて電流指令Idref,Iqrefを生成する。
基準調節器35は振幅演算器33からの振幅Vpを入力し、これに補正ゲインVALrefを乗じたもの(正規化レベルReg)から許容上限値51を減算して、調節器54へ入力する。一方、正規化レベルRegから許容下限値52を減算して、調節器55へ入力する。そして、調節器54の出力を可変リミッタ57を通したものと、調節器55の出力を可変リミッタ58を通したものとを加算し、この加算値にさらに振幅演算器33からの振幅Vpをリミッタ59に通したものを加算し、第二リミッタ62を経て補正値Lvrefとして出力する。
リミッタ53を通して上限リミッタ60と加算され、可変リミッタ57のリミット値となる。また、補正値Lvrefから第二リミッタ62の入力を減算したものの他方は、負極
リミッタ56を通して下限リミッタ61と加算され、可変リミッタ58のリミット値となる。
以上のように構成される基準調節器35は、電圧振幅Vpの低下時に、基準電圧指令生成回路31に入力する補正値Lvref、および座標変換器12に入力する基準正弦波,余弦波sinωt,cosωtを変動無く一定レベルに保持するように機能する。
同図のCPは比較器を示し、ここで電圧振幅Vpと補正ゲインVALrefとの積で示される正規化レベルRegを、運転継続限界設定値と比較し、正規化レベルRegの方が小さい場合は、電力変換装置10を構成するスイッチ素子のオン信号をオフとし、出力電流が零となるようにゲートブロックする。
いま、図5(イ)に示す電圧レベルが図示のように低下すると、第一のリミッタ(36)の制限値にかかる前のt1の段階では、図5(ロ)に示す電流指令は電圧低下に応じて上昇し、図5(ハ)に示す基準波形レベルは一定となり、図6のように運転モード1となる。これは、電力指令に追従するため、電圧低下に反して電流を上昇させる必要があるためである。
従来は、図7(ハ)のような系統電圧変動に対し、出力電流指令は図7(ニ)のように変化して不安定であるが、この発明によれば、図7(イ)のような電圧変動に対し、出力電流指令は図7(ロ)のようにほぼ一定となり、安定な運転が行なわれることになる。
Claims (5)
- 3相交流電源波形をフィルタ処理,位相調整して得た3相波形から正相波形を算出し、この正相波形から第3調波成分を算出して3相波形に加算したものを基本電圧波指令とする系統連系電力変換装置において、
前記正相波形から位相を90度遅らせた波形を演算し正相波形と90度遅れの波形とから電圧振幅レベルを演算する電圧振幅演算回路と、その電圧振幅レベルが一定範囲内に収まるよう調節演算をして前記電圧振幅レベルに対する補正値を出力するとともにその逆数を補正ゲインとして帰還し、さらに、この補正ゲインに電圧振幅レベルを乗じたものを正規化レベルとして出力する調節演算回路と、有効電力指令,無効電力指令および第一のリミッタを介して入力された前記補正ゲインに基づき電流指令を生成する電流指令生成回路と、前記電流指令生成回路で生成された電流指令と前記補正ゲインを乗じた基準正弦波および基準余弦波とに基づいて基本波電流指令を生成する座標変換器と、前記基本波電流指令と出力電流検出値とに基づき電流制御演算を行ない、前記基本電圧波指令に対する補正量を出力する電流制御演算回路とを設け、その補正量と基本電圧波指令とに基づいて制御を行なうことを特徴とする系統連系電力変換装置。 - 前記調節演算回路は、前記電圧振幅レベルに前記補正ゲインを乗じた正規化レベルの上限が所定値に収まるようにする上限調節器と、同じく下限が所定値に収まるようにする下限調節器と、各調節器の出力を加算する第1加算器と、この第1加算器出力と前記電圧振幅レベルとを加算する第2加算器と、この第2加算器出力を制限する第二のリミッタとからなり、この第二のリミッタを介して前記電圧振幅レベルに対する補正値を得ることを特徴とする請求項1に記載の系統連系電力変換装置。
- 前記電圧振幅レベルに対する補正値から前記第2加算器出力を減じたものを、前記上限調節器および下限調節器の各出力リミッタの設定値にそれぞれ加算することを特徴とする請求項2に記載の系統連系電力変換装置。
- 前記正規化レベルが設定値を下回ったときは、ゲートブロック信号を出力することを特徴とする請求項2に記載の系統連系電力変換装置。
- 3相交流電源が低下したとき、その低下レベルに応じて出力電流を増加させる第1の運転モードと、さらなる電圧低下により現在の出力電流を保持して運転する第2の運転モードと、この第2の運転モード以下となる電圧低下により現在の出力電流を減少させて運転する第3の運転モードと、運転継続境界設定以下に電圧が低下したときはゲートブロックし、電圧復帰後は緩やかに復帰させる第4の運転モードの少なくとも1つの運転モードを含むことを特徴とする請求項1〜4のいずれか1つに記載の系統連系電力変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011098463A JP5776308B2 (ja) | 2011-04-26 | 2011-04-26 | 系統連系電力変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011098463A JP5776308B2 (ja) | 2011-04-26 | 2011-04-26 | 系統連系電力変換装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012231606A JP2012231606A (ja) | 2012-11-22 |
JP5776308B2 true JP5776308B2 (ja) | 2015-09-09 |
Family
ID=47432653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011098463A Active JP5776308B2 (ja) | 2011-04-26 | 2011-04-26 | 系統連系電力変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5776308B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015008401A1 (ja) * | 2013-07-17 | 2015-01-22 | 富士電機株式会社 | 3相4線式インバータの制御装置 |
EP2922193A1 (en) | 2014-03-20 | 2015-09-23 | Panasonic Intellectual Property Management Co., Ltd. | Power conversion apparatus and control method for power conversion apparatus |
WO2018066070A1 (ja) * | 2016-10-04 | 2018-04-12 | 株式会社日立製作所 | 電力変換装置及び電力変換方法 |
CN112840520A (zh) * | 2018-10-23 | 2021-05-25 | 三菱电机株式会社 | 体系系统、控制装置以及体系系统的控制方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3164701B2 (ja) * | 1993-07-23 | 2001-05-08 | 東京電力株式会社 | 系統連系用インバータの制御装置 |
JP3812406B2 (ja) * | 2001-10-26 | 2006-08-23 | 富士電機システムズ株式会社 | Pwm電力変換装置の制御方法 |
JP4056852B2 (ja) * | 2002-10-31 | 2008-03-05 | 株式会社日立製作所 | 電力変換装置 |
-
2011
- 2011-04-26 JP JP2011098463A patent/JP5776308B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012231606A (ja) | 2012-11-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5877648B2 (ja) | 分散型電源システム | |
JP5585371B2 (ja) | 分散型電源システム | |
JP2012205325A5 (ja) | ||
JP5542609B2 (ja) | 無効電力補償装置 | |
WO2019016991A1 (ja) | 電力変換装置および電力変換システム | |
JP6059757B2 (ja) | 系統電圧抑制制御装置及び系統電圧抑制制御方法 | |
WO2018061352A1 (ja) | アクティブフィルタの制御装置 | |
JP5580095B2 (ja) | 系統連系インバータ装置 | |
JP5776308B2 (ja) | 系統連系電力変換装置 | |
JP6159271B2 (ja) | 電力変換装置および電力変換装置の制御方法 | |
JP6583922B2 (ja) | 電力変換装置 | |
TWI604697B (zh) | Phase-locked loop method for a utility parallel system | |
JP5055184B2 (ja) | 電力変換装置およびその高調波電流抑制方法 | |
JP5498100B2 (ja) | インバータ制御回路、このインバータ制御回路を備えた系統連系インバータシステム | |
WO2013123433A2 (en) | Negative sequence current compensation controller and method for power conversion system | |
JP5580377B2 (ja) | 静止型無効電力補償装置及び電圧制御方法 | |
JP6498112B2 (ja) | 電力変換装置および電力連系システム | |
JP6437807B2 (ja) | インバータ回路を制御する制御回路、および、当該制御回路を備えたインバータ装置 | |
JP2015109781A (ja) | 系統連系電力変換装置 | |
JP2002315350A (ja) | 並列接続電力変換器の制御装置 | |
JP6041250B2 (ja) | 系統連系装置 | |
JP6798248B2 (ja) | 電力変換装置 | |
WO2024047908A1 (ja) | 電力変換システムおよびその制御方法 | |
JP2019097366A (ja) | 電力変換装置の漏電電流抑制制御方法 | |
JP5616412B2 (ja) | 単相電圧型交直変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141211 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141216 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150622 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5776308 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |