JP2012231606A

JP2012231606A - 系統連系電力変換装置

Info

Publication number: JP2012231606A
Application number: JP2011098463A
Authority: JP
Inventors: Kazuyoshi Umezawa; 一喜梅沢
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2011-04-26
Filing date: 2011-04-26
Publication date: 2012-11-22
Anticipated expiration: 2031-04-26
Also published as: JP5776308B2

Abstract

【課題】瞬時電圧低下時には運転を継続でき、電圧変動時には電圧，電流制御を安定に行なうことができるようにする。
【解決手段】３相交流電源波形を回路４０でフィルタ処理，位相調整して得た３相波形から正相演算回路４１で正相波形を算出し、この正相波形から回路４２により３調波成分を算出して３相波形に加算したものを基本電圧波指令として制御される系統連系電力変換装置１０に対し、基本電圧波形生成回路２９の出力に、出力電流制御部１３からの出力を補正量として加味したものを用いて制御をすることで、系統電圧変動時にも安定に電流制御ができるようにする。
【選択図】図１

Description

この発明は、電力系統に連系して給電する太陽光発電システムや風力発電システム等の分散型電源システムに用いて好適な系統連系電力変換装置に関する。

近年、太陽光発電システムや風力発電システム等の分散型電源システムの大量導入が進み、その安定運用が技術課題となっている。
分散型電源システムでは、系統に連系させるために保護機能や制御機能を持たせることが義務付けられており、これらの機能は、系統異常に対しては一度停止してから再起動することが前提である。そのため、停止条件となっている保護機能により、大量導入された分散型電源システムが瞬時電圧低下時に系統から一斉に脱落することにより、系統周波数の低下や電圧レベルの変動が懸念される。したがって、瞬時電圧低下時には分散型電源システムの運転を継続し、系統の安定性を確保することが望ましい。

図８は、交流分散型電源システムの一般的な例を示す構成図である。
同図において、１は電力系統などの交流電源、２〜４はスイッチ、１０は系統連系電力変換装置（インバータ）、５は交流電源１や変換装置１０から給電される負荷である。変換装置１０にはコンデンサ８およびＡＣリアクトル９が設けられ、交流電源１の電圧を検出する電圧検出器（トランス）６の検出値と、出力電流を検出する電流検出器（ＣＴ）７の検出値とに基づきＰＷＭ制御されたオン，オフ信号が形成され、変換装置１０が駆動される。

変換装置１０を制御するために、ここではＰＬＬ（Ｐｈａｓｅ−ＬｏｃｋｅｄＬｏｏｐ）回路１１、座標変換器１２、出力電流制御部１３、電圧指令生成回路１４およびゲート生成回路１５などが設けられる。
ＰＬＬ回路１１は、交流電源１の周波数に同期した基準正弦波ｓｉｎωｔと、位相を９０度ずらしたｃｏｓωｔを生成する。座標変換器１２ではｓｉｎωｔ，ｃｏｓωｔに基づき、有効電流指令Ｉｄｒｅｆ，無効電流指令Ｉｑｒｅｆを座標変換して、例えばＵ相，Ｗ相出力電流指令Ｉｕｒｅｆ，Ｉｗｒｅｆを生成し、出力する。Ｕ相，Ｗ相以外の２相でも良い。

出力電流制御部１３は座標変換器１２で生成されたＵ相，Ｗ相出力電流指令Ｉｕｒｅｆ，Ｉｗｒｅｆと、電流検出器７で検出された変換装置１０の出力電流検出値Ｉｕ，Ｉｗとが一致するように電流調節（ＡＣＲ）制御を行なう。その結果、出力電流制御部１３は３相の電圧指令信号Ｖｕｒｅｆ，Ｖｖｒｅｆ，Ｖｗｒｅｆを補正するための補正信号ΔＶｕｒｅｆ，ΔＶｖｒｅｆ，ΔＶｗｒｅｆを生成し、出力する。なお、電圧指令信号Ｖｕｒｅｆ，Ｖｖｒｅｆ，Ｖｗｒｅｆは、電圧指令生成回路１４においてＰＬＬ回路１１からの出力に基づき生成される。

ゲート生成回路１５は、各相の電圧指令信号Ｖｕｒｅｆ，Ｖｖｒｅｆ，Ｖｗｒｅｆと、その補正信号ΔＶｕｒｅｆ，ΔＶｖｒｅｆ，ΔＶｗｒｅｆとを各相ごとに加算して、各相の変調信号を生成する。また、これら各相の変調信号をキャリア信号と比較することで、ＰＷＭ信号を発生し、変換装置１０に与える。変換装置１０ではこれらの信号に基づき図示されないスイッチング素子をオンオフ制御し、所望の３相交流電圧を出力するようにしている。

ＰＬＬ回路を用いる系統連系変換装置としては、例えば特許文献１，２に示されるものがあり、ここでは特許文献１の例を図９に示す。
系統電圧検出値１６と９０度位相をずらした信号２３とを乗算器１７で乗算し、ローパスフィルタ１８により２倍周波数成分を除去して直流信号を得、ＰＩ（比例・積分）調節器１９に入力する。ＰＩ調節器１９の出力信号とキャリア発生器２１からの出力とを加算器２０で加算し、ｃｏｓ関数器２２を通すことにより、検出値１６より９０度位相をずらした信号２３に変換する。また、ＰＩ調節器１９の出力信号とキャリア発生器２１からの出力とを加算した値を、位相シフト回路２４およびＳＩＮ関数器２５により３相基準正弦波とし、直流電圧値２７を乗算することで、３相電流指令信号２８を生成している。

米国特許出願公開第２００８／００１８３０９号明細書特開２０１０−１６１９０１号公報

しかし、上記特許文献１に記載の方法では、瞬時電圧低下時にＰＬＬ回路では積分動作を伴うため位相演算精度が出ず、交流電源と基準正弦波との間に位相差を生じるおそれがあり、同期外れが生じたりすると系統連系変換装置が停止するという問題がある。また、交流電源が正常時から電圧低下する過程および電圧低下時から正常電圧に復帰する過程においては、急激な電圧変動により変換装置の出力電流が定格を超えてしまい、過電流を発生するおそれがある。
さらに、系統異常により給電系統切替等がなされて、全位相急変が発生した場合においても、ＰＬＬ制御による波形追従制御方式では交流入力電圧への位相，周波数調整器系が必要で、位相検出方法および制御性能にて同期精度，応答が決まるため、系統異常のレベルにおいてすべてを同期ロックすることは困難である。

上記のような課題を解決するため、出願人は例えば図１０に示すようなものを提案している。
これは、系統電圧の検出波形から変換装置に必要な電圧，電流波形を生成するものである。すなわち、電圧検出器６から得た系統電圧の検出波形から、振幅演算器３３にて振幅レベルを算出し、演算器３２によりその逆数を求め、これを有効電力指令Ｐｄｒｅｆおよび無効電力指令Ｐｑｒｅｆに乗じて電流指令Ｉｄｒｅｆ，Ｉｑｒｅｆを生成し、その他は図８と同様にして変換装置１０を制御するものである。

図１０の方法では、電圧検出波形から基準電流波形を生成しているため、電圧波形の追従性は良いが、電流波形の追従性が良くないだけでなく、電流制御の精度および安定性に問題がある。また、系統電圧の低下レベルによっては、変換装置を安定に電流制御することができなくなるという問題もある。
従って、この発明の課題は、電圧レベルがどのように変動しても安定に電圧，電流制御を行なうことができるようにすることにある。

上記のような課題を解決するため、請求項１の発明では、３相交流電源波形をフィルタ処理，位相調整して得た３相波形から正相波形を算出し、この正相波形から３調波成分を算出して３相波形に加算したものを基本電圧波指令とする系統連系電力変換装置において、
前記正相波形から位相を９０度遅らせた波形を演算し正相波形と９０度遅れの波形とから電圧振幅レベルを演算する電圧振幅演算回路と、その電圧振幅レベルが一定範囲内に収まるよう調節演算をして前記電圧振幅レベルに対する補正値を出力するとともにその逆数を補正ゲインとして帰還し、さらに、この補正ゲインに電圧振幅レベルを乗じたものを正規化レベルとして出力する調節演算回路と、その補正ゲインを第一のリミッタを介して入力されるものと、補正ゲインに基準正弦波，余弦波を乗じたものと、有効電力指令および無効電力指令とに基づき基本波電流指令を生成する電流指令生成回路と、その基本波電流指令と出力電流検出値とに基づき電流制御演算を行ない、前記基本電圧波指令に対する補正量を出力する電流制御演算回路とを設け、その補正量と基本電圧波指令とに基づいて制御を行なうことを特徴とする。

また、請求項１の発明においては、前記調節演算回路は、前記電圧振幅レベルに前記補正ゲインを乗じた正規化レベルの上限が所定値に収まるようにする上限調節器と、同じく下限が所定値に収まるようにする下限調節器と、各調節器の出力を加算する第１加算器と、この第１加算器出力と前記電圧振幅レベルとを加算する第２加算器と、この第２加算器出力を制限する第二のリミッタとからなり、この第二のリミッタを介して前記電圧振幅レベルに対する補正値を得ることができる（請求項２の発明）。
この請求項２の発明においては、前記電圧振幅レベルに対する補正値から前記第２加算器出力を減じたものを、前記上限調節器および下限調節器の各出力リミッタの設定値にそれぞれ加算することができる（請求項３の発明）。

また、請求項２の発明においては、前記正規化レベルが設定値を下回ったときは、ゲートブロック信号を出力することができる（請求項４の発明）。
請求項１〜４のいずれか１つの発明においては、３相交流電源が低下したとき、その低下レベルに応じて出力電流を増加させる第１の運転モードと、さらなる電圧低下により現在の出力電流を保持して運転する第２の運転モードと、この第２の運転モード以下となる電圧低下により現在の出力電流を減少させて運転する第３の運転モードと、運転継続境界設定以下に電圧が低下したときはゲートブロックし、電圧復帰後は緩やかに復帰させる第４の運転モードの少なくとも１つの運転モードを含むことができる（請求項５の発明）。

この発明によれば、電流指令系をほぼ一定にすることができるので、電流制御を安定に行なうことが可能となる。

この発明の実施の形態を示す構成図である。図１に示すフィルタ位相調整回路の具体例を示す構成図である。図１に示す基準調節器の具体例を示す構成図である。ゲートブロック回路図である。この発明の動作を説明する波形図である。この発明の運転モード説明図である。この発明の動作を従来例と比較して説明する波形図である。交流分散型電源システムの一般的な例を示す構成図である。ＰＬＬ回路を用いた系統連系変換装置の例を示すブロック図である。提案例を示す構成図である。

図１はこの発明の実施形態を示す構成図である。
同図からも明らかなように、図１０に示すものに対しフィルタ位相調整器４０、正相演算器４１、３調波成分演算器４２、および調節器回路４３などを付加した点が特徴である。
従って、トランス（検出器）６を介して検出される系統電圧をフィルタ位相調整器４０に通すことで、ノイズ成分が除去された三相正弦波を得る。
図２にフィルタ位相調整器の具体例を示す。これは、３相のうちの１相分を示すもので、バンドパスフィルタＢＰＦにてノイズ成分を除去し、ローパスフィルタＬＰＦを経てゲインＫ１調整した後に減算し、これにレベル調整Ｋ２を施して正弦波を得るものである。

次に、フィルタ位相調整器４０の出力を正相演算器４１に与えて正相電圧を抽出するとともに、３調波成分演算器４２にて３調波成分を算出し、これにフィルタ位相調整器４０で生成した三相正弦波を基本電圧波形生成回路２９にて加算することで、基本電圧波指令が生成される。これは、基本電圧波形を台形波とするもので、電圧利用率を向上させるための操作と言える。

基準正弦波生成回路３０は、正相演算器４１からの正相電圧から正弦波，余弦波ｓｉｎωｔ，ｃｏｓωｔを算出するとともに、振幅演算器３３により振幅レベル（単に振幅ともいう）Ｖｐを算出し、これに基準調節器３５からの補正値Ｌｖｒｅｆを加算し、これを逆数演算器３２にて逆数化して得た値ＶＡＬｒｅｆを、第一のリミッタ３６を介して電流指令生成回路３１に入力する。また、逆数演算器３２にて逆数化した値ＶＡＬｒｅｆは、乗算器３８，３９により基準正弦波生成回路３０からの正弦波，余弦波ｓｉｎωｔ，ｃｏｓωｔと乗算され、座標変換器１２に入力されるとともに、基準調節器３５に帰還される。

図３に調節器回路４３の中心部をなす基準調節器の具体例を示す。
基準調節器３５は振幅演算器３３からの振幅Ｖｐを入力し、これに補正ゲインＶＡＬｒｅｆを乗じたもの（正規化レベルＲｅｇ）から許容上限値５１を減算して、調節器５４へ入力する。一方、正規化レベルＲｅｇから許容下限値５２を減算して、調節器５５へ入力する。そして、調節器５４の出力を可変リミッタ５７を通したものと、調節器５５の出力を可変リミッタ５８を通したものとを加算し、この加算値にさらに振幅演算器３３からの振幅Ｖｐをリミッタ５９に通したものを加算し、第二リミッタ６２を経て補正値Ｌｖｒｅｆとして出力する。

さらに、補正値Ｌｖｒｅｆから第二リミッタ６２の入力を減算したものの一方は、正極
リミッタ５３を通して上限リミッタ６０と加算され、可変リミッタ５７のリミット値となる。また、補正値Ｌｖｒｅｆから第二リミッタ６２の入力を減算したものの他方は、負極
リミッタ５６を通して下限リミッタ６１と加算され、可変リミッタ５８のリミット値となる。
以上のように構成される基準調節器３５は、電圧振幅Ｖｐの低下時に、基準電圧指令生成回路３１に入力する補正値Ｌｖｒｅｆ、および座標変換器１２に入力する基準正弦波，余弦波ｓｉｎωｔ，ｃｏｓωｔを変動無く一定レベルに保持するように機能する。

図４にゲートブロック判定回路の具体例を示す。
同図のＣＰは比較器を示し、ここで電圧振幅Ｖｐと補正ゲインＶＡＬｒｅｆとの積で示される正規化レベルＲｅｇを、運転継続限界設定値と比較し、正規化レベルＲｅｇの方が小さい場合は、電力変換装置１０を構成するスイッチ素子のオン信号をオフとし、出力電流が零となるようにゲートブロックする。

図５，図６を参照して、図１の動作について説明する。
いま、図５（イ）に示す電圧レベルが図示のように低下すると、第一のリミッタ（３６）の制限値にかかる前のt1の段階では、図５（ロ）に示す電流指令は電圧低下に応じて上昇し、図５（ハ）に示す基準波形レベルは一定となり、図６のように運転モード１となる。これは、電力指令に追従するため、電圧低下に反して電流を上昇させる必要があるためである。

さらに電圧が低下し第一のリミッタ（３６）にかかると、電流指令生成回路３１の演算結果である電流指令は一定となり、図６のように運転モード２となる（図５のt2参照）。さらに、電圧レベルが低下して第二のリミッタ（６２）にかかると（図５のt3参照）、基準波形レベルが低下するため、図５（ニ）の最終電流指令レベルも低下し、図６のように運転モード３となる。さらに電圧低下すると、図５（ホ）のようにゲートブロック信号が送出され、図６のように運転モード４となる。

すなわち、運転モード１では系統電圧低下による電力保持動作となり、出力電流は増加する。運転モード２も系統電圧低下による電流保持動作となり出力電流は一定となる。運転モード３では系統電圧低下に基づく電流低減動作となり、出力電流が低下する。また、運転モード４では系統電圧低下によってゲートブロックとなり、出力電流は零となる。そして、系統電圧復帰後に緩やかに電流を上昇させる。

図７に、系統電圧変動時の出力電流指令の変化を示す。
従来は、図７（ハ）のような系統電圧変動に対し、出力電流指令は図７（ニ）のように変化して不安定であるが、この発明によれば、図７（イ）のような電圧変動に対し、出力電流指令は図７（ロ）のようにほぼ一定となり、安定な運転が行なわれることになる。

１…交流電源、２…系統遮断器、３…負荷遮断器、４…変換装置遮断器、５…負荷、６…電圧検出器（トランス）、７…電流検出器（ＣＴ）、８…フィルタコンデンサ、９…ＡＣリアクトル、１０…系統連系変換装置（インバータ）、１２…座標変換器、１３…出力電流制御部、１５…ゲート生成回路、２９…基本電圧波形生成回路、３０…基準正弦波生成回路、３１…電流指令生成回路、３２…逆数演算器、３３…振幅演算器、３４…ゲートブロック判定回路、３５…基準調節器、３６…第一リミッタ、３８，３９…乗算器、４０…フィルタ位相調整器、４１…正相演算器、４２…第三調波演算器、４３…調節器回路、５０…補正ゲイン、５１…許容上限値、５２…許容下限値、５３…正極リミッタ、５４，５５…調節器、５６…負極リミッタ、５７，５８…可変リミッタ、５９…リミッタ、６０…上限リミッタ、６１…下限リミッタ、６２…第二リミッタ、６３…振幅、６４…正規化レベル、ＣＰ…比較器。

Claims

３相交流電源波形をフィルタ処理，位相調整して得た３相波形から正相波形を算出し、この正相波形から３調波成分を算出して３相波形に加算したものを基本電圧波指令とする系統連系電力変換装置において、
前記正相波形から位相を９０度遅らせた波形を演算し正相波形と９０度遅れの波形とから電圧振幅レベルを演算する電圧振幅演算回路と、その電圧振幅レベルが一定範囲内に収まるよう調節演算をして前記電圧振幅レベルに対する補正値を出力するとともにその逆数を補正ゲインとして帰還し、さらに、この補正ゲインに電圧振幅レベルを乗じたものを正規化レベルとして出力する調節演算回路と、その補正ゲインを第一のリミッタを介して入力されるものと、補正ゲインに基準正弦波，余弦波を乗じたものと、有効電力指令および無効電力指令とに基づき基本波電流指令を生成する電流指令生成回路と、その基本波電流指令と出力電流検出値とに基づき電流制御演算を行ない、前記基本電圧波指令に対する補正量を出力する電流制御演算回路とを設け、その補正量と基本電圧波指令とに基づいて制御を行なうことを特徴とする系統連系電力変換装置。
前記調節演算回路は、前記電圧振幅レベルに前記補正ゲインを乗じた正規化レベルの上限が所定値に収まるようにする上限調節器と、同じく下限が所定値に収まるようにする下限調節器と、各調節器の出力を加算する第１加算器と、この第１加算器出力と前記電圧振幅レベルとを加算する第２加算器と、この第２加算器出力を制限する第ニのリミッタとからなり、この第ニのリミッタを介して前記電圧振幅レベルに対する補正値を得ることを特徴とする請求項１に記載の系統連系電力変換装置。
前記電圧振幅レベルに対する補正値から前記第２加算器出力を減じたものを、前記上限調節器および下限調節器の各出力リミッタの設定値にそれぞれ加算することを特徴とする請求項２に記載の系統連系電力変換装置。
前記正規化レベルが設定値を下回ったときは、ゲートブロック信号を出力することを特徴とする請求項２に記載の系統連系電力変換装置。
３相交流電源が低下したとき、その低下レベルに応じて出力電流を増加させる第１の運転モードと、さらなる電圧低下により現在の出力電流を保持して運転する第２の運転モードと、この第２の運転モード以下となる電圧低下により現在の出力電流を減少させて運転する第３の運転モードと、運転継続境界設定以下に電圧が低下したときはゲートブロックし、電圧復帰後は緩やかに復帰させる第４の運転モードの少なくとも１つの運転モードを含むことを特徴とする請求項１〜４のいずれか１つに記載の系統連系電力変換装置。