JP6715644B2 - 送信装置 - Google Patents

送信装置 Download PDF

Info

Publication number
JP6715644B2
JP6715644B2 JP2016067317A JP2016067317A JP6715644B2 JP 6715644 B2 JP6715644 B2 JP 6715644B2 JP 2016067317 A JP2016067317 A JP 2016067317A JP 2016067317 A JP2016067317 A JP 2016067317A JP 6715644 B2 JP6715644 B2 JP 6715644B2
Authority
JP
Japan
Prior art keywords
transistor
circuit
metal oxide
oxide
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016067317A
Other languages
English (en)
Other versions
JP2016197484A (ja
JP2016197484A5 (ja
Inventor
黒川 義元
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016197484A publication Critical patent/JP2016197484A/ja
Publication of JP2016197484A5 publication Critical patent/JP2016197484A5/ja
Application granted granted Critical
Publication of JP6715644B2 publication Critical patent/JP6715644B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409Read-write [R-W] circuits 
    • G11C11/4093Input/output [I/O] data interface arrangements, e.g. data buffers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/38Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14621Colour filter arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1464Back illuminated imager structures
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/41Structure of client; Structure of client peripherals
    • H04N21/426Internal components of the client ; Characteristics thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/38Transmitter circuitry for the transmission of television signals according to analogue transmission standards
    • H04N5/40Modulation circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455Demodulation-circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Memory System (AREA)

Description

本発明の一態様は、送信装置、受信装置または放送システムに関する。
また、本発明は、物、方法、又は製造方法に関する。又は、本発明は、プロセス、マシン、マニュファクチャ、又は組成物(コンポジション・オブ・マター)に関する。また、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法又はそれらの製造方法に関する。特に、本発明の一態様は、酸化物半導体を含む半導体装置、表示装置、又は発光装置に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、電気光学装置、半導体回路及び電子機器は、半導体装置を有する場合がある。
近年、デジタルビデオの規格として、水平7680×垂直4320の画素数を持つ8K UHDTV(8K Ultra High Definition Television)が提案されるなど、表示装置の高精細化及び画素数の増大が要求されている。表示装置の画素数の増大が進むにつれて、表示画像データ量も増大するため、放送用通信におけるデータ送信速度の大幅な向上が必要になる。
また、絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。当該トランジスタは集積回路(IC)や表示装置のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体材料として、シリコン系半導体が広く知られているが、その他の材料として酸化物半導体(OS:Oxide Semiconductor)が注目されている。
例えば、酸化物半導体として酸化亜鉛、またはIn−Ga−Zn系酸化物半導体を用いてトランジスタを作製する技術が開示されている(特許文献1および特許文献2参照)。
酸化物半導体膜を用いたトランジスタ(以下、OSトランジスタ)は、極めてオフ電流が小さいことが知られている。当該オフ電流特性を利用して記憶装置を構成する技術が特許文献3に開示されている。
特開2007−123861号公報 特開2007−96055号公報 特開2011−171702号公報
画像データを送受信する際に、データ通信量を低減するため、画像データの圧縮処理及び伸長処理が必要とされている。これらの処理を行う送信装置または受信装置は、画像データの大容量化に伴い、非常に大規模な演算処理を短時間で行うことが要求されている。
本発明の一態様は、高速な演算処理が可能な送信装置もしくは受信装置を提供することを課題の一とする。本発明の一態様は、低消費電力で動作が可能な送信装置もしくは受信装置を提供することを課題の一とする。
本発明の一態様は、高速な演算処理が可能な放送システムを提供することを課題の一とする。本発明の一態様は、低消費電力で動作が可能な放送システムを提供することを課題の一とする。
また、本発明の一態様は、新規な半導体装置を提供することを課題の一とする。なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。
本発明の一態様は、第1乃至第m(mは2以上の整数)メモリセルと、第1乃至第mワード線と、第1ビット線と、アナログ回路と、を有する送信装置である。第iワード線(iは1以上、m以下の整数)は、第iメモリセルに電気的に接続される。第1乃至第mメモリセルは、第1ビット線を介して、アナログ回路に電気的に接続される。第1乃至第mメモリセルは第1データに対応する電位を保持する機能を有する。第1乃至第mワード線は第2データに対応する電位が与えられる。アナログ回路は第1データと第2データの積和演算を行う機能を有する。第1データまたは第2データは画像データを含む。
上記送信装置は、第m+1乃至第m+mメモリセルと、第2ビット線と、を有する。アナログ回路は、第1回路および第2回路を有する。第m+iメモリセルは第iワード線に電気的に接続される。第1回路は第1ビット線に電気的に接続される。第2回路は、第2ビット線を介して、第m+1乃至第m+mメモリセルに電気的に接続される。第1回路は第2回路と、カレント・ミラー回路を介して、電気的に接続されている。
上記送信装置は、第3ビット線を有する。第iメモリセルは、容量素子と、第1トランジスタと、第2トランジスタを有する。容量素子の第1端子は第1トランジスタのゲートに電気的に接続される。容量素子の第2端子は第iワード線に電気的に接続される。第3ビット線は、第2トランジスタを介して、第1トランジスタのゲートに電気的に接続される。第1トランジスタのソース又はドレインの一方は第1ビット線に電気的に接続される。第2トランジスタはチャネル形成領域に酸化物半導体を有する。
本発明の一態様は、第1乃至第m(mは2以上の整数)メモリセルと、第1乃至第mワード線と、第1ビット線と、アナログ回路と、を有する受信装置である。第iワード線(iは1以上、m以下の整数)は、第iメモリセルに電気的に接続される。第1乃至第mメモリセルは、第1ビット線を介して、アナログ回路に電気的に接続される。第1乃至第mメモリセルは第1データに対応する電位を保持する機能を有する。第1乃至第mワード線は第2データに対応する電位が与えられる。アナログ回路は第1データと第2データの積和演算を行う機能を有する。第1データまたは第2データは画像データを含む。
上記受信装置は、第m+1乃至第m+mメモリセルと、第2ビット線と、を有する。アナログ回路は、第1回路および第2回路を有する。第m+iメモリセルは第iワード線に電気的に接続される。第1回路は第1ビット線に電気的に接続される。第2回路は、第2ビット線を介して、第m+1乃至第m+mメモリセルに電気的に接続される。第1回路は第2回路と、カレント・ミラー回路を介して、電気的に接続されている。
上記受信装置は、第3ビット線を有する。第iメモリセルは、容量素子と、第1トランジスタと、第2トランジスタを有する。容量素子の第1端子は第1トランジスタのゲートに電気的に接続される。容量素子の第2端子は第iワード線に電気的に接続される。第3ビット線は、第2トランジスタを介して、第1トランジスタのゲートに電気的に接続される。第1トランジスタのソース又はドレインの一方は第1ビット線に電気的に接続される。第2トランジスタはチャネル形成領域に酸化物半導体を有する。
本発明の一態様は、上記態様に記載の受信装置と、マイクロフォン、スピーカ、表示部、および操作キーのうちの少なくとも1つと、を有する電子機器である。
本発明の一態様は、カメラと、上記態様に記載の送信装置と、上記態様に記載の受信装置と、表示装置と、を有する放送システムである。カメラは撮像データを生成し、送信装置は、撮像データを圧縮して送信データを生成し、受信装置は、送信データを伸長して映像データを生成し、表示装置は、映像データを表示する。
本発明の一態様により、高速な演算処理が可能な送信装置もしくは受信装置を提供することが可能になる。本発明の一態様により、低消費電力で動作が可能な送信装置もしくは受信装置を提供することが可能になる。
本発明の一態様により、高速な演算処理が可能な放送システムを提供することが可能になる。本発明の一態様により、低消費電力で動作が可能な放送システムを提供することが可能になる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
放送システムの一例を説明する図。 受信装置の一例を説明する図。 放送システムの概念を説明するフローチャート。 デコーダの機能を説明するフローチャート。 半導体装置の構成例を示すブロック図。 半導体装置の構成例を示す回路図。 半導体装置の動作例を示す回路図。 半導体装置の動作例を示す回路図。 半導体装置の動作例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の構成例を示す回路図。 半導体装置の動作例を示すタイミングチャート。 メモリセルの構成例を示す回路図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す断面図及びエネルギーバンド図。 トランジスタ中を酸素が拡散する経路を示す断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 トランジスタの構成例を示す上面図及び断面図。 半導体装置の構成例を示す断面図。 トランジスタの構成例を示す断面図。 トランジスタの構成例を示す断面図。 撮像装置の一例を説明する図。 撮像装置の一例を説明する図。 画素の構成例を説明する図。 画素の構成例を説明する断面図。 撮像装置の一例を示す回路図。 表示装置の一例を説明するブロック図及び回路図。 表示装置の一例を説明するブロック図。 表示装置の一例を説明する上面図。 表示装置の一例を説明する断面図。 表示装置の一例を説明する断面図。 表示モジュールの一例を説明する図。 電子機器の一例を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、本明細書は、以下の実施の形態および実施例を適宜組み合わせることが可能である。また、1つの実施の形態や実施例の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。
本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態とは、特に断りがない場合、nチャネル型トランジスタでは、ゲートとソースの間の電圧差(Vgs)がしきい値電圧(Vth)以上の状態、pチャネル型トランジスタでは、VgsがVth以下の状態をいう。例えば、nチャネル型のトランジスタのオン電流とは、VgsがVth以上のときのドレイン電流を言う場合がある。また、トランジスタのオン電流は、ドレインとソースの間の電圧(Vds)に依存する場合がある。
本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、nチャネル型トランジスタでは、VgsがVthよりも低い状態、pチャネル型トランジスタでは、VgsがVthよりも高い状態をいう。例えば、nチャネル型のトランジスタのオフ電流とは、VgsがVthよりも低いときのドレイン電流を言う場合がある。トランジスタのオフ電流は、Vgsに依存する場合がある。従って、トランジスタのオフ電流が10−21A未満である、とは、トランジスタのオフ電流が10−21A未満となるVgsの値が存在することを言う場合がある。
また、トランジスタのオフ電流は、Vdsに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Vdsの絶対値が0.1V、0.8V、1V、1.2V、1.8V,2.5V,3V、3.3V、10V、12V、16V、または20Vにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるVdsにおけるオフ電流を表す場合がある。
なお、本明細書中において、高電源電圧をHレベル(又はVDD)、低電源電圧をLレベル(又はGND)と呼ぶ場合がある。
(実施の形態1)
〈〈放送システム〉〉
本発明の一態様である放送システムの概念図を図1に示す。図1は、放送局61から送信された電波が、各家庭のテレビ66に届けられるまでの経路を示している。電波67、68は、人工衛星62及びアンテナ64を介して、テレビ66に届けられる衛星放送用の電波を表している。電波69、70は、電波塔63及びアンテナ65を介して、テレビ66に届けられる地上波放送用の電波を表している。
人工衛星62として、例えば、通信衛星(CS:Communications Satellite)、放送衛星(BS:Broadcasting Satellite)などが挙げられる。アンテナ64として、例えば、BS・110°CSアンテナ、CSアンテナなどが挙げられる。アンテナ65として、例えば、UHF(Ultra High Frequency)アンテナなどが挙げられる。
アンテナ64、65とテレビ66の間には、電波を復調するための受信装置(チューナー)が設けられることが好ましい。図1は、テレビ66が受信装置を内蔵している例を示している。また、図2(A)に示すように、受信装置71は、テレビ66の外側に設けられてもよい。また、図2(B)に示すように、アンテナ64、65とテレビ66は、無線機72及び無線機73を介して、データのやり取りを行ってもよい。この場合、無線機72または無線機73は、受信装置としての機能も有する。また、図2(C)に示すように、テレビ66は、無線機73を内蔵してもよい。
上記受信装置は、図2(D)に示す受信装置74のようにスティック状にしてもよい。受信装置74は、コネクター部75を有する。受信装置74は携帯性に優れている点で好ましい。また、コネクター部75を、表示部を有する装置(例えば、パーソナルコンピュータ、携帯電話、タブレット型端末など)に差し込むことで、当該装置を衛星放送または地上波放送が受信可能な状態にする。
次に、図3を用いて、本発明の一態様である放送システムのデータの流れについて説明を行う。図3に示すフローチャートは、撮像素子11及び画像処理装置12を有するカメラ10と、エンコーダ21及び変調器22を有する送信装置20と、復調器31及びデコーダ33を有する受信装置30と、画像処理装置41と表示素子42を有する表示装置40と、を有する。以下、データの流れについて順を追って説明を行う。
まず、カメラ10において、イメージセンサなどの撮像素子11が未加工のRawデータ51を生成し、画像処理装置12が画像処理(ノイズ除去、補間処理など)を施し、撮像データ52が出力される。
次に、送信装置20において、送信するデータ量を減らすために、エンコーダ21は撮像データ52を圧縮(符号化)して、符号化データ53に変換する機能を有する。なお、エンコーダ21における当該変換処理のことをエンコードと呼ぶことがある。データ圧縮のアルゴリズムは種々提案されているが、一例として、8K UHD放送は、MPEG−H HEVC規格と呼ばれる方式を採用している。
なお、エンコーダ21は、回路21a及び回路21bを有する。回路21aは、エンコーダ21において、撮像データ52を圧縮する役割を担う。回路21bは、圧縮されたデータに、放送に必要な制御用のデータ(例えば認証用のデータ)の追加、暗号化処理、スクランブル処理(スペクトラム拡散のためのデータ並び替え)などを施して、符号化データ53を生成する機能を有する。
符号化データ53は、変調器22を介して搬送波に載せられ、送信データ54として送出される。ここまでが、放送局の役割になる。
次に、各家庭において、テレビなどに含まれる受信装置30は、送信データ54を受信データ55として受け取る。受信データ55は、復調器31を介して、復調データ56になる。デコーダ33は、復調データ56を伸長し、映像データ57に変換する機能を有する。なお、デコーダ33の当該変換処理のことをデコードと呼ぶことがある。
なお、復調データ56は、同相搬送波(I)及び直角位相搬送波(Q)の2つの搬送波で構成されることが好ましい。
デコーダ33は、回路33a、回路33b及び回路33cを有する。回路33aはアナログ/デジタルコンバータ(A/Dコンバータ)としての機能を有する(図4)。回路33bは、エンコーダ21で施した処理に応じて、A/D変換されたデータに、放送に必要な制御用のデータ(例えば認証用のデータ)の分離、フレームの分離、復号処理、認証処理、デスクランブル処理(スクランブル処理されたデータを元に戻す)などを施す機能を有する(図4)。回路33cは、デコーダ33において、圧縮されたデータを伸長し、映像データ57を生成する役割を担う。回路33cは、データを並列化する機能を有することが好ましい。並列化されたデータは、それぞれ、直交変換(DCT:離散コサイン変換、DST:離散サイン変換)、フレーム内予測、フレーム間予測、動き補償予測などの処理が施される(図4)。なお、並列化処理を行う回路は、回路33cの外に存在していてもよい。
なお、離散コサイン変換と逆離散コサイン変換とは、被変換データと変換後データとの関係が入れ替わるのみで、等価な演算で実現できる。そのため、離散コサイン変換と逆離散コサイン変換を含めて離散コサイン変換と呼ぶ場合がある。同様に、離散サイン変換と逆離散サイン変換を含めて離散サイン変換と呼ぶ場合がある。
エンコーダ21及びデコーダ33は、IC(Integrated Circuit)やLSI(Large Scale Integration)などを用いて作製されることが好ましい。また、エンコーダ21及びデコーダ33は、FPGA(Field Programmable Gate Array)などで構成されてもよい。
次に、映像データ57は、表示装置40内の画像処理装置41によって、画像処理(ガンマ処理など)され、表示データ58となり、表示素子42(液晶ディスプレイなど)に表示される。
エンコーダ21が行うデータの圧縮またはデコーダ33が行うデータの伸長の具体的な方法として、画面内(フレーム内)予測、画面間(フレーム間)予測、直交変換(DCT:離散コサイン変換、DST:離散サイン変換)、可変長符号化、などがある。これらのうち、直交変換(DCT、DST)について詳述する。DCT(DSTも同様)では、画像データ(空間座標領域表現)f(k,l)を空間周波数領域表現F(u,v)に変換する。一般的に、画像データにおいて、高い空間周波数成分の寄与は小さい場合が多いことから、変換後のデータを可変長符号化することで、全体としてデータ量を削減できる。DCT(8×8)の具体的な変換式は式(1)で表される。
ここで、式(1)を、式(2)と式(3)の2式で表すことを考える。式(3)よりA(v、k)を算出し、さらに式(2)よりF(u、v)を算出することが可能になる。つまり、2段階の演算によりDCT(またはDST)が可能になる。
一例として、MPEG−H HEVC規格において、データ圧縮アルゴリズムの一部で離散コサイン変換が用いられる。特に、データに応じてブロックサイズの異なる(4×4、8×8、16×16、32×32)離散コサイン変換が使われている。
式(2)及び式(3)は積和演算で表すことができる。また、式(2)及び式(3)は行列演算で表すことができる。
つまり、上述の積和演算を高速に行うことができるエンコーダは、上述のDCT(またはDST)を高速に行うことができるため、エンコードを短時間で行うことができる。
また、上述の積和演算を高速に行うことができるデコーダは、上述のDCT(またはDST)を高速に行うことができるため、デコードを短時間で行うことができる。
〈〈半導体装置〉〉
次に、上述の積和演算を実現することが可能な半導体装置の回路構成について、図5乃至図13を用いて説明を行う。
〈ブロック図〉
図5は、図3のエンコーダ又はデコーダに適用可能な半導体装置100の構成例を示すブロック図である。半導体装置100は、メモリセルアレイ121と、行デコーダ123と、アナログ回路124と、A/D変換回路125と、配線RWと、配線WWと、配線WB1と、配線SL1と、配線RB1と、配線WB0と、配線SL0と、配線RB0を有する。
配線WWは、メモリセルMC1、MC0にデータを書き込む際のワード線としての機能を有する。
配線RWは、メモリセルMC1、MC0に書き込まれたデータを読み出す際のワード線としての機能を有する。
配線WB1は、メモリセルMC1に書き込むデータが与えられるビット線としての機能を有する。同様に、配線WB0は、メモリセルMC0に書き込むデータが与えられるビット線としての機能を有する。
配線RB1は、メモリセルMC1に書き込まれたデータを読み出す際のビット線としての機能を有する。同様に、配線RB0は、メモリセルMC0に書き込まれたデータを読み出す際のビット線としての機能を有する。
配線SL0、SL1は電源線としての機能を有し、それぞれ一定の電位が与えられる。
メモリセルアレイ121は、m行n列(m、nは2以上の整数)のマトリクス状に配置されたメモリセルMC1と、m行1列に配置されたメモリセルMC0を有している。図5において、メモリセルMC0[i](iは1以上、m以下の整数)は、メモリセルMC1[i、1]乃至MC1[i、n]に、配線RW[i]または配線WW[i]を介して電気的に接続されている。
行デコーダ123は、配線WWに、メモリセルMC1、MC0の書き込み信号を与える機能を有する。同様に、行デコーダ123は、配線RWに、メモリセルMC1、MC0の読み出し信号を与える機能を有する。行デコーダ123に入力される信号としては、メモリセルMC1、MC0の行を指定するためのアドレス信号、上述の読み出し信号などがある。
アナログ回路124は、1行n列に配置された回路RC1と、回路RC0と、を有する。回路RC1[j](jは1以上、n以下の整数)は、メモリセルMC1[1、j]乃至MC1[m、j]に、配線RB1[j]を介して電気的に接続されている。同様に、回路RC0は、メモリセルMC0[1]乃至MC0[m]に、配線RB0を介して電気的に接続されている。後述するように、アナログ回路124は、メモリセルMC1に書き込まれたデータと、配線RWに読み出し信号として与えられたデータの積和演算を行い出力する機能を有する。
A/D変換回路125は、アナログ回路124の出力データをデジタルデータに変換する機能を有する。なお、A/D変換回路125は、場合によっては省略してもよい。
〈回路構成〉
図6は、半導体装置100における、メモリセルMC1、メモリセルMC0、回路RC1、回路RC0の回路構成例を示したものである。
メモリセルMC1は、スイッチS0と、トランジスタM0と、容量素子C0と、ノードFN1とを有する。また、メモリセルMC1は、配線RW、配線WB1、配線SL1及び配線RB1に電気的に接続されている。
メモリセルMC1において、容量素子C0の第1端子は、配線RWに電気的に接続され、容量素子C0の第2端子は、ノードFN1に電気的に接続される。トランジスタM0のゲートは、ノードFN1に電気的に接続される。トランジスタM0のソース又はドレインの一方は、配線RB1に電気的に接続される。トランジスタM0のソース又はドレインの他方は、配線SL1に電気的に接続される。スイッチS0は、ノードFN1と、配線WB1との間の導通状態を制御する機能を有する。
メモリセルMC0は、スイッチS0と、トランジスタM0と、容量素子C0と、ノードFN0とを有する。また、メモリセルMC0は、配線RW、配線WB0、配線SL0及び配線RB0に電気的に接続されている。
メモリセルMC0において、容量素子C0の第1端子は、配線RWに電気的に接続され、容量素子C0の第2端子は、ノードFN0に電気的に接続される。トランジスタM0のゲートは、ノードFN0に電気的に接続される。トランジスタM0のソース又はドレインの一方は、配線RB0に電気的に接続される。トランジスタM0のソース又はドレインの他方は、配線SL0に電気的に接続される。スイッチS0は、ノードFN0と、配線WB0との間の導通状態を制御する機能を有する。
メモリセルMC1は、スイッチS0をオンにすることで、配線WB1に与えられたデータをノードFN1に書き込む機能を有し、スイッチS0をオフにすることで、ノードFN1に書き込まれたデータを保持する機能を有する。
同様に、メモリセルMC0は、スイッチS0をオンにすることで、配線WB0に与えられたデータをノードFN0に書き込む機能を有し、スイッチS0をオフにすることで、ノードFN0に書き込まれたデータを保持する機能を有する。
スイッチS0は、オフ電流が低いトランジスタを用いることが好ましい。オフ電流が低いトランジスタとしては、チャネル形成領域に酸化物半導体を有するOSトランジスタや、チャネル形成領域にワイドバンドギャップ半導体(バンドギャップが2.2eV以上の半導体、例えば、炭化ケイ素、窒化ガリウム、ダイヤモンドなど)を用いたトランジスタが挙げられる。特に、OSトランジスタを用いることが好ましい。OSトランジスタを用いることでスイッチS0は、チャネル幅1μmあたりの規格化されたオフ電流(室温、ソースとドレインとの間の電圧は3V)を10×10−21A以下にすることができる。
スイッチS0にオフ電流が低いトランジスタを用いることで、メモリセルMC1、MC0は、少ない電力でデータの書き込みを行うことが可能になる。また、半導体装置100の電源をオフにした状態でも、メモリセルMC1、MC0は、長期間データを保持することが可能になる。また、容量素子C0の容量を小さくできるため、メモリセルMC1、MC0の占有面積を小さくすることができる。
また、OSトランジスタやワイドバンドギャップ半導体を用いたトランジスタなど、オン電流が高いトランジスタをスイッチS0に設けることで、メモリセルMC1、MC0は、データの書き込みを高速で行うことが可能になる。
回路RC1は、スイッチS1乃至S5と、トランジスタM1乃至M4と、容量素子C1と、オペアンプ130と、抵抗素子R1と、抵抗素子R2と、配線L1乃至L5と、を有する。また、回路RC1[j]は、配線RB1[j]を介して、メモリセルMC1[1、j]乃至MC1[m、j]に電気的に接続される。
回路RC1において、配線RB1は、トランジスタM1を介して配線L1に電気的に接続され、トランジスタM3を介して配線L3に電気的に接続され、トランジスタM4を介して配線L4に電気的に接続される。
オペアンプ130の非反転入力端子(+)は、トランジスタM2を介して、配線L2に電気的に接続され、オペアンプ130の反転入力端子(−)は、トランジスタM3を介して、配線L3に電気的に接続される。また、オペアンプ130の反転入力端子は、抵抗素子R1を介して、オペアンプ130の出力端子に電気的に接続され、オペアンプ130の非反転入力端子は、抵抗素子R2を介して配線L5に電気的に接続される。
容量素子C1の第1の端子は、トランジスタM4のゲートに電気的に接続され、容量素子C1の第2の端子は、トランジスタM4のソース又はドレインの一方及び配線L4に、電気的に接続される。
スイッチS1は、配線RB1とトランジスタM1との間の導通又は非導通を制御する機能を有する。スイッチS2は、オペアンプ130の非反転入力端子とトランジスタM2との間の導通又は非導通を制御する機能を有する。スイッチS3は、配線RB1とトランジスタM3との間の導通又は非導通を制御する機能を有する。スイッチS4は、オペアンプ130の反転入力端子とトランジスタM3との間の導通又は非導通を制御する機能を有する。スイッチS5は、トランジスタM4のソース又はドレインの他方とトランジスタM4のゲートとの間の導通又は非導通を制御する機能を有する。
回路RC0は、スイッチS6、S7と、トランジスタM5と、配線L6と、を有する。また、回路RC0は、配線RB0を介して、メモリセルMC0[1]乃至MC0[m]に電気的に接続される。
回路RC0において、配線RB0は、トランジスタM5を介して配線L6に電気的に接続される。また、スイッチS6、S7は、配線RB0とトランジスタM5との間の導通又は非導通を制御する機能を有する。
トランジスタM1及びM2は、カレント・ミラー回路を形成する。同様に、トランジスタM3及びM5は、カレント・ミラー回路を形成する。
配線L1乃至L3及びL6は高電位(電位VDD)が与えられることが好ましい。配線L4、L5は低電位(電位VSS)が与えられることが好ましい。また、配線SL0、SL1は低電位(電位V)が与えられることが好ましい。
スイッチS1乃至S7は、例えば、OSトランジスタやワイドバンドギャップ半導体を用いたトランジスタなど、オフ電流が低いトランジスタを用いてもよい。スイッチS1乃至S7にオフ電流が低いトランジスタを設けることで、回路RC1及び回路RC0は、消費電力を低減することが可能になる。
スイッチS1乃至S7は、例えば、OSトランジスタやワイドバンドギャップ半導体など、オン電流が高いトランジスタを用いてもよい。スイッチS1乃至S7にオン電流が高いトランジスタを設けることで、回路RC1及び回路RC0は、高速動作が可能になる。
以降、トランジスタM1乃至M3及びM5はpチャネル型トランジスタ、トランジスタM0及びM4はnチャネル型トランジスタとして説明を行う。
トランジスタM0乃至M5は、飽和領域で動作することが好ましい。トランジスタM0乃至M5が飽和領域で動作できるように、各種配線の電位を適宜調整すればよい。
〈動作説明〉
次に、図6に示す半導体装置100の動作方法について、図7乃至図9を用いて説明を行う。
まず、配線WB1[j]に電位(VPR−V[i、j])が与えられ、配線WB0に電位VPRが与えられる。メモリセルMC1[i、j]、MC0[i]のスイッチS0をオンにすることで、ノードFN1[i、j]に電位(VPR−V[i、j])が与えられ、ノードFN0[i]に電位VPRが与えられえる(図7参照)。
ノードFN1[i、j]及びノードFN0[i]に電位が書き込まれたら、それぞれのスイッチS0をオフにする(図8参照)。ノードFN1[i、j]及びノードFN0[i]に書き込まれた電位は保持される。なお、配線RW[i]の電位は、任意の基準電位に設定しておくことが好ましい。以降、当該基準電位を0とし、それ以外の電位は、当該基準電位からの差とする。
上述の動作をメモリセルMC1[1、j]乃至MC1[m、j]、及びメモリセルMC0[1、j]乃至MC0[m、j]に対して行う。
ここで、配線RW[i]に0を与えたときの、メモリセルMC1[i、j]のトランジスタM0に流れる電流I[i、j]とメモリセルMC0[i]のトランジスタM0に流れる電流I[i]は、以下の式(4)と式(5)で表される。
式(4)及び式(5)において、βは係数、VthはトランジスタM0のしきい値電圧である。
つぎに、配線RB1[j]に流れる電流I[j]と、配線RB0に流れる電流Iについて考える。電流I[j]は電流I[1、j]乃至I[m、j]を足し合わせたものであり、電流Iは電流I[1]乃至I[m]を足し合わせたものであることから(図8参照)、電流Iから電流I[j]を差し引いた差分ΔI[j]は、以下の式(6)で表される。
電流I[j]を式(7)のように定義すると、式(6)は式(8)のように表される。
半導体装置100の動作説明に戻る。図8に示すように、配線RW[1]乃至RW[m]の電位を全て0にした状態で、スイッチS3、S5、S7をオンにし、スイッチS0、S1、S2、S4、S6をオフにする。このとき、配線RB1[j]に電流I[j]が流れ、配線RB0及びトランジスタM5に電流Iが流れ、トランジスタM4に電流I[j]が流れる。
トランジスタM3とトランジスタM5はカレント・ミラー回路を形成しているので、トランジスタM5に流れる電流Iは、トランジスタM3にも流れる。その結果、電流I[j]と電流I[j]の和が、電流Iに等しくなることがわかる(式(9))。
式(8)と式(9)より、電流I[j]と電流I[j]は、等しいことがわかる(式(10))。
また、容量素子C1は、トランジスタM4が電流I[j]を供給することが可能となるようにトランジスタM4のゲート電位が充電される。つまり、式(10)より、容量素子C1が当該電位を保持することで、トランジスタM4は電流I[j]を供給する電流源としての機能を有する。
次に、図9に示すように、配線RW[i]に電位V[i]を与えた状態で、スイッチS1、S2、S4、S6をオンにし、スイッチS0、S3、S5、S7をオフにする。このとき、メモリセルMC1[i、j]のトランジスタM0に流れる電流I[i、j]とメモリセルMC0[i]のトランジスタM0に流れる電流I[i]は、以下の式(11)と式(12)で表される。
なお、配線RW[i]の電位は容量素子C0を介してトランジスタM0のゲート電位に重畳されるため、配線RW[i]の電位変化がそのままトランジスタM0のゲート電位の増加分とはならない。より具体的には、容量素子C0の容量と、トランジスタM0のゲート容量及び寄生容量より算出できる容量結合係数を、配線RW[i]の電位変化に乗じた電位変化がトランジスタM0のゲート電位の増加分となる。ここでは、簡単のため、当該容量結合係数を乗じた電位をV[i]とするが、実際に配線RW[i]に供給する電位は、当該容量結合係数を用いることで適宜換算すればよい。
電流Iから電流I[j]を差し引いた差分ΔI[j]は、以下の式(13)で表される。
式(7)と式(13)より式(14)が得られる。
図9において、電流I[j]と電流I[j]の和(すなわち電流I[j]と電流I[j]の和)に等しい電流が、トランジスタM1及びスイッチS1を流れ、トランジスタM1とカレント・ミラー回路を形成するトランジスタM2にも流れる。また、トランジスタM5には電流Iが流れ、トランジスタM5とカレント・ミラー回路を形成するトランジスタM3にも電流Iが流れる。
その結果、抵抗素子R1には電流Iが流れ、抵抗素子R2には電流(I[j]+I[j])が流れる。抵抗素子R1と抵抗素子R2の抵抗値を等しくすると、オペアンプ130の出力端子OUT[j]の電位は、I[j]+I[j]−Iに比例する。すなわち、式(14)より、出力端子OUT[j]は、Σ(V[i]×V[i、j])に比例した電位を出力する。
以下の式(15)で表されるように、これは、電位V[1、j]乃至V[m、j]と、電位V[1]乃至V[m]の積和演算に相当する。
すなわち半導体装置100は、メモリセルMC1に格納されたデータ(V)と配線RWに与えられた電位(V)との積和演算を行うことができる。
また、Vにマトリクスの要素を対応させ、Vにベクトルの要素を対応させた場合、式(15)より、出力端子OUT[j]は、ベクトル・マトリクス積演算の結果の第j成分に比例したデータを出力することがわかる。上述の処理を、出力端子OUT[1]乃至OUT[n]について行い、得られたデータを適宜規格化することで、ベクトル・マトリクス積演算の結果を取得することが可能になる(式(16))。
上述のVpまたはVwに、式(2)のA(v、k)や式(3)のf(k,l)などの画像データをあてはめることで、半導体装置100はDCT(またはDST)を行うことができる。
なお、図6乃至図9に示す半導体装置100において、トランジスタM1、M2、M3及びM5をnチャネル型トランジスタとし、トランジスタM4をpチャネル型トランジスタとしてもよい。その場合、配線L1、L2、L3及びL6には電位VSSを与え、配線L4、L5には電位VDDを与えることが好ましい。
〈半導体装置の具体的な構成例〉
半導体装置100のより具体的な構成例について、図10乃至図12を用いて説明を行う。図10は、メモリセルMC1、MC0のより具体的な構成例を示し、図11は、回路RC1、RC0のより具体的な構成例を示している。図12は、図10及び図11に示す半導体装置100の動作の一例を示すタイミングチャートである
なお、図10乃至図12において、Iは1以上、(m−1)以下の整数を表し、Jは1以上、(n−1)以下の整数を表す。
図10は、図6におけるスイッチS0にnチャネル型のトランジスタを適用し、配線WWを設けた場合の回路図である。配線WWはメモリセルMC1、MC0に、データを書き込む際のワード線としての機能を有し、配線WW[I]は、メモリセルMC1[I、1]乃至MC1[I、n]及びMC0[I]に電気的に接続され、配線WW[I+1]は、メモリセルMC1[I+1、1]乃至MC1[I+1、n]及びMC0[I+1]に電気的に接続されている。配線WWは、スイッチS0のオンオフを制御する機能を有する。配線WWにHレベルの電位を与えることで、スイッチS0はオン状態になり、ノードFN1及びFN0にデータが書き込まれる。
図11は、図6におけるスイッチS1乃至S7にnチャネル型トランジスタを適用し、配線OPC及び配線CSCを設けた場合の回路図である。配線OPCはスイッチS1、S2、S4、S6のオンオフを制御する機能を有し、配線CSCは、スイッチS3、S5、S7のオンオフを制御する機能を有する。配線OPCにHレベルの電位を与えることで、スイッチS1、S2、S4、S6はオン状態になり、配線CSCにHレベルの電位を与えることで、スイッチS3、S5、S7はオン状態になる。
なお、スイッチS1乃至S7はpチャンネル型トランジスタで構成することも可能である。また、スイッチS1乃至S7は相補型MOSスイッチ(CMOSスイッチ、アナログスイッチ)で構成することも可能である。スイッチS1乃至S7をnチャネル型トランジスタで構成することで、少ない面積で高速のスイッチを構成することができる。スイッチS1乃至S7をpチャネル型トランジスタで構成することで、少ない面積でスイッチを構成することができる。スイッチS1乃至S7をCMOSスイッチで構成することで、広い電圧範囲の入力信号に対応することができる。
〈タイミングチャート〉
次に図12を用いて、図10及び図11に示す半導体装置100の動作の一例について説明を行う。図12は、期間P0乃至P12に分割されている。期間P1乃至P3は、メモリセルMC1、MC0に、データを格納する動作期間に対応する。期間P5は、アナログ回路(回路RC1、RC0)に補正電圧を設定する動作期間に対応する。期間P7は、メモリセルMC1に格納されたデータと配線RWに与えられたデータの積和演算の結果を取得する動作期間に対応する。期間P9乃至P11は、メモリセルMC1の各行のデータに対応したデータを取得する動作期間に対応する。
期間P1において、配線WW[I]にHレベル、配線WW[I+1]にLレベル、配線WB1[J]に電位VPR−V[I,J]、配線WB1[J+1]に電位VPR−V[I,J+1]、配線WB0に電位VPRをそれぞれ与える。このとき、ノードFN1[I、J]の電位はVPR−V[I,J]、ノードFN1[I,J+1]の電位はVPR−V[I,J+1]、ノードFN0[I]の電位はVPRに設定される。
同様に、期間P3において、配線WW[I]にLレベル、配線WW[I+1]にHレベル、配線WB1[J]に電位VPR−V[I+1,J]、配線WB1[J+1]に電位VPR−V[I+1,J+1]、配線WB0に電位VPRをそれぞれ与える。このとき、ノードFN1[I+1、J]の電位はVPR−V[I+1,J]、ノードFN1[I+1,J+1]の電位はVPR−V[I+1,J+1]、ノードFN0[I+1]の電位はVPRに設定される。
期間P5において、配線CSCにHレベルの電位を与えることで、スイッチS3、S5、S7はオン状態になり、容量素子C1は電流I[J]によって充電される。
期間P7において、配線RW[I]に電位Vw[I]が与えられ、配線RW[I+1]に電位Vw[I+1]が与えられる。また配線OPCにHレベルの電位が与えられ、スイッチS1、S2、S4、S6がオン状態になる。その結果、出力端子OUT[J]は、Σ(V[I]×V[I、J])に比例した電位を出力する。上記の処理を、出力端子OUT[1]乃至OUT[n]について行うことで、式(16)で表されるベクトル・マトリクス積演算の結果が取得できる。
図10及び図11に示す半導体装置100は、配線RW[1]乃至RW[m]のうち、配線RW[I]に電位V[I]を与え、それ以外の全ての配線RWに0を与えることで、メモリセルMC1の第I行のデータを取得することが可能になる。その場合の動作のタイミングチャートを期間P9に示す。
期間P9において、配線RW[I]に電位Vw[I]が与えられ、それ以外の配線RWは全て0が与えられる。また配線OPCにHレベルの電位が与えられ、スイッチS1、S2、S4、S6がオン状態になる。その結果、出力端子OUT[J]は、V[I]×V[I、J]に比例した電位を出力し、出力端子OUT[J+1]は、V[I]×V[I、J+1]に比例した電位を出力する。上記の処理を、出力端子OUT[1]乃至OUT[n]について行うことで、メモリセルMC1の第I行のデータが取得できることがわかる(式(17))。
同様に、図10及び図11に示す半導体装置100は、配線RW[1]乃至RW[m]のうち、配線RW[I+1]に電位V[I+1]を与え、それ以外の全ての配線RWに0を与えることで、メモリセルMC1の第I+1行のデータを取得することが可能になる。その場合の動作のタイミングチャートを期間P11に示す。
期間P11において、配線RW[I+1]に電位Vw[I+1]が与えられ、それ以外の配線RWは全て0が与えられる。また配線OPCにHレベルの電位が与えられ、スイッチS1、S2、S4、S6がオン状態になる。その結果、出力端子OUT[J]は、V[I+1]×V[I+1、J]に比例した電位を出力し、出力端子OUT[J+1]は、V[I+1]×V[I+1、J+1]に比例した電位を出力する。上記の処理を、出力端子OUT[1]乃至OUT[n]について行うことで、式(17)と同様に、メモリセルMC1の第I+1行のデータが取得できる。
〈メモリセルの構成例〉
メモリセルMC1又はメモリセルMC0のその他の構成例について、図13(A)乃至図13(C)を用いて説明を行う。
図13(A)は、スイッチS0に用いたトランジスタが、第2のゲートを有する場合の回路図である。スイッチS0に用いられる第1のゲートと第2のゲートは、半導体層を間に介して、互いに重なる領域を有することが好ましい。第2のゲートは電位VBGが与えられる。スイッチS0は、第2のゲートを有することで、トランジスタの閾値を制御することが可能になる。
図13(B)は、スイッチS0に用いたトランジスタが、第1のゲートおよび第2のゲートを有し、第1のゲートと第2のゲートが電気的に接続されている場合の回路図である。スイッチS0は、図13(B)のような構成とすることで、トランジスタのオン電流を増大させることが可能になる。
図13(C)は、トランジスタM0と配線SL1の間(またはトランジスタM0と配線SL0の間)にトランジスタM01を設けた場合の回路図である。トランジスタM01のゲートは、新たに設けた配線RW1に電気的に接続されている。図13(C)のような構成とすることで、配線SL1と配線RB1との間の電流(または、配線SL0と配線RB0との間の電流)を制御することが可能になる。なお、トランジスタM01は、トランジスタM0と配線RB1との間(またはトランジスタM0と配線RB0との間)に設けてもよい。
上述の半導体装置100を有することで、図3のエンコーダ21は、離散コサイン変換(または離散サイン変換)を小さな回路規模で行うことが可能になる。また、離散コサイン変換(または離散サイン変換)を高速で行うことが可能になる。また、離散コサイン変換(または離散サイン変換)を低消費電力で行うことが可能になる。
上記のエンコーダを用いることにより、高速にエンコードを行う送信装置を提供することが可能になる。また、低消費電力な送信装置を提供することが可能になる。
また、上述の構成の半導体装置100を有することで、図3のデコーダ33は、離散コサイン変換(または離散サイン変換)を小さな回路規模で行うことが可能になる。また、離散コサイン変換(または離散サイン変換)を高速で行うことが可能になる。また、離散コサイン変換(または離散サイン変換)を低消費電力で行うことが可能になる。
上記のデコーダを用いることにより、高速にデコードを行う受信装置を提供することが可能になる。また、低消費電力な受信装置を提供することが可能になる。
上記のエンコーダまたはデコーダを用いることにより、高速な放送システムを提供することが可能になる。低消費電力な放送システムを提供することが可能になる。
(実施の形態2)
本実施の形態では、上記実施の形態に示すスイッチS0に適用可能なOSトランジスタの構造について説明する。
〈〈トランジスタの構成例1〉〉
図14(A)乃至(C)は、トランジスタ400aの上面図および断面図である。図14(A)は上面図である。図14(B)は、図14(A)に示す一点鎖線A1−A2に対応する断面図であり、図14(C)は、図14(A)に示す一点鎖線A3−A4に対応する断面図である。なお、図14(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線A1−A2をトランジスタ400aのチャネル長方向、一点鎖線A3−A4をトランジスタ400aのチャネル幅方向と呼ぶ場合がある。なお、トランジスタのチャネル長方向とは、ソース(ソース領域またはソース電極)及びドレイン(ドレイン領域またはドレイン電極)間において、キャリアが移動する方向を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。
トランジスタ400aは、基板450と、基板450上の絶縁膜401と、絶縁膜401上の導電膜414と、導電膜414を覆うように形成された絶縁膜402と、絶縁膜402上の絶縁膜403と、絶縁膜403上の絶縁膜404と、絶縁膜404上に金属酸化物431、金属酸化物432の順で形成された積層と、金属酸化物432の上面及び側面と接する導電膜421と、同じく金属酸化物432の上面及び側面と接する導電膜423と、導電膜421上の導電膜422と、導電膜423上の導電膜424と、導電膜422、424上の絶縁膜405と、金属酸化物431、432、導電膜421乃至424及び絶縁膜405と接する金属酸化物433と、金属酸化物433上の絶縁膜406と、絶縁膜406上の導電膜411と、導電膜411上の導電膜412と、導電膜412上の導電膜413と、導電膜413を覆うように形成された絶縁膜407と、絶縁膜407上の絶縁膜408を有する。なお、金属酸化物431、金属酸化物432および金属酸化物433をまとめて、金属酸化物430と呼称する。
金属酸化物432は半導体であり、トランジスタ400aのチャネルとしての機能を有する。
また、金属酸化物431及び金属酸化物432は、領域441及び領域442を有する。領域441は、導電膜421と、金属酸化物431、432が接する領域の近傍に形成され、領域442は、導電膜423と、金属酸化物431、432が接する領域の近傍に形成される。
領域441、442は低抵抗領域としての機能を有する。金属酸化物431、432は、領域441を有することで、導電膜421との接触抵抗を低減させることが可能になる。同様に、金属酸化物431、432は、領域442を有することで、導電膜423との接触抵抗を低減させることが可能になる。
導電膜421、422は、トランジスタ400aのソース電極又はドレイン電極の一方としての機能を有する。導電膜423、424は、トランジスタ400aのソース電極又はドレイン電極の他方としての機能を有する。
導電膜422は導電膜421よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜421の導電率の低下を防ぐことが可能になる。
同様に、導電膜424は導電膜423よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜423の導電率の低下を防ぐことが可能になる。
導電膜411乃至413は、トランジスタ400aの第1のゲート電極としての機能を有する。
導電膜411、413は、導電膜412よりも酸素を透過しにくい機能を有する。これにより、酸化による導電膜412の導電率の低下を防ぐことが可能になる。
絶縁膜406は、トランジスタ400aの第1のゲート絶縁膜としての機能を有する。
導電膜414は、トランジスタ400aの第2のゲート電極としての機能を有する。
導電膜411乃至413と導電膜414は同じ電位が与えられてもよいし、異なる電位が与えられてもよい。また導電膜414は、場合によっては省略してもよい。
絶縁膜401乃至404は、トランジスタ400aの下地絶縁膜としての機能を有する。また、絶縁膜402乃至404は、トランジスタ400aの第2のゲート絶縁膜としての機能も有する。
絶縁膜405、407、408は、トランジスタ400aの保護絶縁膜又は層間絶縁膜としての機能を有する。
図14(C)に示すように、金属酸化物432の側面は、導電膜411に囲まれている。上記構成をとることで、導電膜411の電界によって、金属酸化物432を電気的に取り囲むことができる。ゲート電極の電界によって、半導体を電気的に取り囲むトランジスタの構造を、surrounded channel(s−channel)構造とよぶ。金属酸化物432の全体(バルク)にチャネルが形成されるため、s−channel構造は、トランジスタのソース−ドレイン間に大電流を流すことができ、トランジスタのオン電流を高くすることができる。
s−channel構造は、高いオン電流が得られるため、LSI(Large Scale Integration)など微細化されたトランジスタが要求される半導体装置に適した構造といえる。トランジスタを微細化できるため、該トランジスタを有する半導体装置は、集積度の高い、高密度化された半導体装置とすることが可能となる。
トランジスタ400aにおいて、ゲート電極として機能する領域は、絶縁膜405などに形成された開口部を埋めるように自己整合(self align)的に形成される。
図14(B)に示すように、導電膜411と導電膜422は、絶縁膜を間に介して、互いに重なる領域を有する。同様に、導電膜411と導電膜424は、絶縁膜を間に介して、互いに重なる領域を有する。これらの領域は、ゲート電極と、ソース電極又はドレイン電極との間に生じた寄生容量として機能し、トランジスタ400aの動作速度を低下させる原因になり得るが、トランジスタ400aは絶縁膜405を設けることで、上述の寄生容量を低下させることが可能になる。絶縁膜405は、比誘電率の低い材料からなることが好ましい。
図15(A)は、トランジスタ400aの中央部を拡大したものである。図15(A)において、導電膜411の底面が、絶縁膜406及び金属酸化物433を介して、金属酸化物432の上面と平行に面する領域の長さを、幅Lとして示す。幅Lは、ゲート電極の線幅を表す。また、図15(A)において、導電膜421と導電膜423の間の長さを、幅LSDとして示す。幅LSDは、ソース電極とドレイン電極との間の長さを表す。
幅LSDは最小加工寸法で決定されることが多い。図15(A)に示すように、幅Lは、幅LSDよりも小さい。すなわち、トランジスタ400aは、ゲート電極の線幅を、最小加工寸法より小さくすることが可能になる。具体的には、幅Lは、5nm以上60nm以下、好ましくは5nm以上30nm以下とすることが可能になる。
図15(A)において、導電膜421及び導電膜422の厚さの合計、又は、導電膜423及び導電膜424の厚さの合計を高さHSDと表す。
絶縁膜406の厚さを、高さHSD以下とすることで、ゲート電極からの電界がチャネル形成領域全体に印加することが可能になり好ましい。絶縁膜406の厚さは、30nm以下、好ましくは10nm以下とする。
また、導電膜422と導電膜411の間に形成される寄生容量、及び、導電膜424と導電膜411の間に形成される寄生容量の値は、絶縁膜405の厚さに反比例する。例えば、絶縁膜405の厚さを、絶縁膜406の厚さの3倍以上、好ましくは5倍以上とすることで、寄生容量は無視できるほど小さくなり、好ましい。その結果、トランジスタ400aを高周波数で動作させることが可能になる。
以下、トランジスタ400aの各構成要素について説明を行う。
〈金属酸化物層〉
まず、金属酸化物431乃至433に適用可能な金属酸化物について説明を行う。
金属酸化物432は、例えば、インジウム(In)を含む酸化物半導体である。金属酸化物432は、例えば、インジウムを含むと、キャリア移動度(電子移動度)が高くなる。また、金属酸化物432は、元素Mを含むと好ましい。元素Mは、好ましくは、アルミニウム(Al)、ガリウム(Ga)、イットリウム(Y)またはスズ(Sn)などとする。そのほかの元素Mに適用可能な元素としては、ホウ素(B)、シリコン(Si)、チタン(Ti)、鉄(Fe)、ニッケル(Ni)、ゲルマニウム(Ge)、ジルコニウム(Zr)、モリブデン(Mo)、ランタン(La)、セリウム(Ce)、ネオジム(Nd)、ハフニウム(Hf)、タンタル(Ta)、タングステン(W)などがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。元素Mは、例えば、酸素との結合エネルギーが高い元素である。例えば、酸素との結合エネルギーがインジウムよりも高い元素である。または、元素Mは、例えば、金属酸化物のエネルギーギャップを大きくする機能を有する元素である。また、金属酸化物432は、亜鉛(Zn)を含むと好ましい。金属酸化物は、亜鉛を含むと結晶化しやすくなる場合がある。
ただし、金属酸化物432は、インジウムを含む酸化物半導体に限定されない。金属酸化物432は、例えば、亜鉛スズ酸化物、ガリウムスズ酸化物などの、インジウムを含まず、亜鉛を含む酸化物半導体、ガリウムを含む酸化物半導体、スズを含む酸化物半導体などであっても構わない。
金属酸化物432は、例えば、エネルギーギャップが大きい酸化物半導体を用いる。金属酸化物432のエネルギーギャップは、例えば、2.5eV以上4.2eV以下、好ましくは2.8eV以上3.8eV以下、さらに好ましくは3eV以上3.5eV以下とする。
金属酸化物432は、後述するCAAC−OS膜を用いることが好ましい。
例えば、金属酸化物431および金属酸化物433は、金属酸化物432を構成する酸素以外の元素一種以上、または二種以上から構成される金属酸化物である。金属酸化物432を構成する酸素以外の元素一種以上、または二種以上から金属酸化物431および金属酸化物433が構成されるため、金属酸化物431と金属酸化物432との界面、および金属酸化物432と金属酸化物433との界面において、界面準位が形成されにくい。
なお、金属酸化物431がIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高いとする。金属酸化物431をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=1:3:2、In:M:Zn=1:3:4などが好ましい。
また、金属酸化物432がIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。金属酸化物432をスパッタリング法で成膜する場合、上記の組成を満たすスパッタリングターゲットを用いることが好ましい。例えば、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=2:1:3、In:M:Zn=3:1:2、In:M:Zn=4:2:4.1が好ましい。特に、スパッタリングターゲットとして、原子数比がIn:Ga:Zn=4:2:4.1を用いる場合、成膜される金属酸化物432の原子数比は、In:Ga:Zn=4:2:3近傍となる場合がある。
また、金属酸化物433がIn−M−Zn酸化物のとき、InおよびMの和を100atomic%としたとき、好ましくはInが50atomic%未満、Mが50atomic%より高く、さらに好ましくはInが25atomic%未満、Mが75atomic%より高くする。例えば、In:M:Zn=1:3:2、In:M:Zn=1:3:4などが好ましい。また、金属酸化物433は、金属酸化物431と同種の金属酸化物を用いても構わない。
また、金属酸化物431または金属酸化物433がインジウムを含まなくても構わない場合がある。例えば、金属酸化物431または金属酸化物433が酸化ガリウムであっても構わない。
次に、金属酸化物431乃至433の積層により構成される金属酸化物430の機能およびその効果について、図15(B)に示すエネルギーバンド構造図を用いて説明する。図15(B)は、図15(A)にY1−Y2の鎖線で示した部位のエネルギーバンド構造を示している。また、図15(B)は、トランジスタ400aのチャネル形成領域とその近傍のエネルギーバンド構造を示している。
図15(B)中、Ec404、Ec431、Ec432、Ec433、Ec406は、それぞれ、絶縁膜404、金属酸化物431、金属酸化物432、金属酸化物433、絶縁膜406の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差(「電子親和力」ともいう。)は、真空準位と価電子帯上端のエネルギーとの差(イオン化ポテンシャルともいう。)からエネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータを用いて測定できる。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析(UPS:Ultraviolet Photoelectron Spectroscopy)装置を用いて測定できる。
絶縁膜404と絶縁膜406は絶縁体であるため、Ec406とEc404は、Ec431、Ec432、およびEc433よりも真空準位に近い(電子親和力が小さい)。
金属酸化物432は、金属酸化物431および金属酸化物433よりも電子親和力の大きい金属酸化物を用いる。例えば、金属酸化物432として、金属酸化物431および金属酸化物433よりも電子親和力の0.07eV以上1.3eV以下、好ましくは0.1eV以上0.7eV以下、さらに好ましくは0.15eV以上0.4eV以下大きい金属酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
このとき、ゲート電圧を印加すると、金属酸化物431、金属酸化物432、金属酸化物433のうち、電子親和力の大きい金属酸化物432にチャネルが形成される。
このとき、電子は、金属酸化物431、433の中ではなく、金属酸化物432の中を主として移動する。そのため、金属酸化物431と絶縁膜404との界面、あるいは、金属酸化物433と絶縁膜406との界面に、電子の流れを阻害する界面準位が多く存在したとしても、トランジスタのオン電流にはほとんど影響を与えない。金属酸化物431、433は、絶縁膜のように機能する。
金属酸化物431と金属酸化物432との間には、金属酸化物431と金属酸化物432との混合領域を有する場合がある。また、金属酸化物432と金属酸化物433との間には、金属酸化物432と金属酸化物433との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、金属酸化物431、金属酸化物432および金属酸化物433の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する(連続接合ともいう。)バンド構造となる。
金属酸化物431と金属酸化物432の界面、あるいは、金属酸化物432と金属酸化物433との界面は、上述したように界面準位密度が小さいため、金属酸化物432中で電子の移動が阻害されることが少なく、トランジスタのオン電流を高くすることが可能になる。
例えば、トランジスタ中の電子の移動は、チャネル形成領域の物理的な凹凸が大きい場合に阻害される。トランジスタのオン電流を高くするためには、例えば、金属酸化物432の上面または下面(被形成面、ここでは金属酸化物431の上面)の、1μm×1μmの範囲における二乗平均平方根(RMS:Root Mean Square)粗さが1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における平均面粗さ(Raともいう。)が1nm未満、好ましくは0.6nm未満、さらに好ましくは0.5nm未満、より好ましくは0.4nm未満とすればよい。また、1μm×1μmの範囲における最大高低差(P−Vともいう。)が10nm未満、好ましくは9nm未満、さらに好ましくは8nm未満、より好ましくは7nm未満とすればよい。RMS粗さ、RaおよびP−Vは、エスアイアイ・ナノテクノロジー株式会社製走査型プローブ顕微鏡システムSPA−500などを用いて測定することができる。
チャネルの形成される領域中の欠陥準位密度が高い場合にも、電子の移動は阻害される。例えば、金属酸化物432が酸素欠損(Vとも表記。)を有する場合、酸素欠損のサイトに水素が入り込むことでドナー準位を形成することがある。以下では酸素欠損のサイトに水素が入り込んだ状態をVHと表記する場合がある。VHは電子を散乱するため、トランジスタのオン電流を低下させる要因となる。なお、酸素欠損のサイトは、水素が入るよりも酸素が入る方が安定する。したがって、金属酸化物432中の酸素欠損を低減することで、トランジスタのオン電流を高くすることができる場合がある。
例えば、金属酸化物432のある深さにおいて、または、金属酸化物432のある領域において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)で測定される水素濃度は、1×1016atoms/cm以上、2×1020atoms/cm以下、好ましくは1×1016atoms/cm以上、5×1019atoms/cm以下、より好ましくは1×1016atoms/cm以上、1×1019atoms/cm以下、さらに好ましくは1×1016atoms/cm以上、5×1018atoms/cm以下とする。
金属酸化物432の酸素欠損を低減するために、例えば、絶縁膜404に含まれる過剰酸素を、金属酸化物431を介して金属酸化物432まで移動させる方法などがある。この場合、金属酸化物431は、酸素透過性を有する層(酸素を通過または透過させる層)であることが好ましい。
なお、トランジスタがs−channel構造を有する場合、金属酸化物432の全体にチャネルが形成される。したがって、金属酸化物432が厚いほどチャネル領域は大きくなる。即ち、金属酸化物432が厚いほど、トランジスタのオン電流を高くすることができる。
また、トランジスタのオン電流を高くするためには、金属酸化物433は薄いほど好ましい。金属酸化物433は、例えば、10nm未満、好ましくは5nm以下、さらに好ましくは3nm以下の領域を有していればよい。一方、金属酸化物433は、チャネルの形成される金属酸化物432へ、隣接する絶縁体を構成する酸素以外の元素(水素、シリコンなど)が入り込まないようブロックする機能を有する。そのため、金属酸化物433は、ある程度の厚さを有することが好ましい。金属酸化物433は、例えば、0.3nm以上、好ましくは1nm以上、さらに好ましくは2nm以上の厚さの領域を有していればよい。また、金属酸化物433は、絶縁膜404などから放出される酸素の外方拡散を抑制するために、酸素をブロックする性質を有すると好ましい。
また、信頼性を高くするためには、金属酸化物431は厚く、金属酸化物433は薄いことが好ましい。金属酸化物431は、例えば、10nm以上、好ましくは20nm以上、さらに好ましくは40nm以上、より好ましくは60nm以上の厚さの領域を有していればよい。金属酸化物431の厚さを、厚くすることで、隣接する絶縁体と金属酸化物431との界面からチャネルの形成される金属酸化物432までの距離を離すことができる。ただし、半導体装置の生産性が低下する場合があるため、金属酸化物431は、例えば、200nm以下、好ましくは120nm以下、さらに好ましくは80nm以下の厚さの領域を有していればよい。
例えば、金属酸化物432と金属酸化物431との間に、例えば、SIMS分析において、1×1016atoms/cm以上、1×1019atoms/cm未満、好ましくは1×1016atoms/cm以上、5×1018atoms/cm未満、さらに好ましくは1×1016atoms/cm以上、2×1018atoms/cm未満のシリコン濃度となる領域を有する。また、金属酸化物432と金属酸化物433との間に、SIMSにおいて、1×1016atoms/cm以上、1×1019atoms/cm未満、好ましくは1×1016atoms/cm以上、5×1018atoms/cm未満、さらに好ましくは1×1016atoms/cm以上、2×1018atoms/cm未満のシリコン濃度となる領域を有する。
また、金属酸化物432の水素濃度を低減するために、金属酸化物431および金属酸化物433の水素濃度を低減すると好ましい。金属酸化物431および金属酸化物433は、SIMSにおいて、1×1016atoms/cm以上、2×1020atoms/cm以下、好ましくは1×1016atoms/cm以上、5×1019atoms/cm以下、より好ましくは1×1016atoms/cm以上、1×1019atoms/cm以下、さらに好ましくは1×1016atoms/cm以上、5×1018atoms/cm以下の水素濃度となる領域を有する。また、金属酸化物432の窒素濃度を低減するために、金属酸化物431および金属酸化物433の窒素濃度を低減すると好ましい。金属酸化物431および金属酸化物433は、SIMSにおいて、1×1016atoms/cm以上、5×1019atoms/cm未満、好ましくは1×1016atoms/cm以上、5×1018atoms/cm以下、より好ましくは1×1016atoms/cm以上、1×1018atoms/cm以下、さらに好ましくは1×1016atoms/cm以上、5×1017atoms/cm以下の窒素濃度となる領域を有する。
金属酸化物431乃至433の成膜は、スパッタリング法、CVD(Chemical Vapor Deposition)法、MBE(Molecular Beam Epitaxy)法またはPLD(Pulsed Laser Deposition)法、ALD(Atomic Layer Deposition)法などを用いて行えばよい。
金属酸化物431、432を形成した後に、第1の加熱処理を行うと好ましい。第1の加熱処理は、250℃以上650℃以下、好ましくは450℃以上600℃以下、さらに好ましくは520℃以上570℃以下で行えばよい。第1の加熱処理は、不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上もしくは10%以上含む雰囲気で行う。第1の加熱処理は減圧状態で行ってもよい。または、第1の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上または10%以上含む雰囲気で加熱処理を行ってもよい。第1の加熱処理によって、金属酸化物431、432の結晶性を高めることや、水素や水などの不純物を除去することが可能になる。
上述の3層構造は一例である。例えば、金属酸化物431または金属酸化物433のない2層構造としても構わない。または、金属酸化物431の上もしくは下、または金属酸化物433上もしくは下に、金属酸化物431、金属酸化物432または金属酸化物433として例示した金属酸化物を有する4層構造としても構わない。または、金属酸化物431の上、金属酸化物431の下、金属酸化物433の上、金属酸化物433の下のいずれか二箇所以上に、金属酸化物431、金属酸化物432または金属酸化物433として例示した金属酸化物を有するn層構造(nは5以上の整数)としても構わない。
〈基板〉
基板450としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばSOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板450として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板450に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板450として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板450が伸縮性を有してもよい。また、基板450は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板450の厚さは、例えば、5μm以上700μm以下、好ましくは10μm以上500μm以下、さらに好ましくは15μm以上300μm以下とする。基板450を薄くすると、半導体装置を軽量化することができる。また、基板450を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板450上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板である基板450としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板である基板450は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板である基板450としては、例えば、線膨張率が1×10−3/K以下、5×10−5/K以下、または1×10−5/K以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネート、アクリル、ポリテトラフルオロエチレン(PTFE)などがある。特に、アラミドは、線膨張率が低いため、可とう性基板である基板450として好適である。
〈下地絶縁膜〉
絶縁膜401は、基板450と導電膜414を電気的に分離させる機能を有する。
絶縁膜401又は絶縁膜402は、単層構造または積層構造の絶縁膜で形成される。絶縁膜を構成する材料には、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどがある。
また、絶縁膜402として、TEOS(Tetra−Ethyl−Ortho−Silicate)若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性の良い酸化シリコンを用いてもよい。
また、絶縁膜402を成膜した後、その上面の平坦性を高めるためにCMP法等を用いた平坦化処理を行ってもよい。
絶縁膜404は、酸化物を含むことが好ましい。特に加熱により一部の酸素が脱離する酸化物材料を含むことが好ましい。好適には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、加熱により一部の酸素が脱離する。絶縁膜404から脱離した酸素は金属酸化物430に供給され、金属酸化物430の酸素欠損を低減することが可能となる。その結果、トランジスタの電気特性の変動を抑制し、信頼性を高めることができる。
化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物膜は、例えば、TDS(Thermal Desorption Spectroscopy)分析にて、酸素原子に換算しての酸素の脱離量が1.0×1018atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
絶縁膜404は、金属酸化物430に酸素を供給することができる酸化物を含むことが好ましい。例えば、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。
または、絶縁膜404として、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いてもよい。
絶縁膜404に酸素を過剰に含有させるためには、例えば酸素雰囲気下にて絶縁膜404の成膜を行えばよい。または、成膜後の絶縁膜404に酸素を導入して酸素を過剰に含有する領域を形成してもよく、双方の手段を組み合わせてもよい。
例えば、成膜後の絶縁膜404に、酸素(少なくとも酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を導入して酸素を過剰に含有する領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
酸素導入処理には、酸素を含むガスを用いることができる。酸素を含むガスとしては、例えば酸素、亜酸化窒素、二酸化窒素、二酸化炭素、一酸化炭素などを用いることができる。また、酸素導入処理において、酸素を含むガスに希ガスを含ませてもよい。または、水素等を含ませてもよい。例えば、二酸化炭素、水素及びアルゴンの混合ガスを用いるとよい。
また、絶縁膜404を成膜した後、その上面の平坦性を高めるためにCMP法等を用いた平坦化処理を行ってもよい。
絶縁膜403は、絶縁膜404に含まれる酸素が、導電膜414に含まれる金属と結びつき、絶縁膜404に含まれる酸素が減少することを防ぐパッシベーション機能を有する。
絶縁膜403は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜403を設けることで、金属酸化物430からの酸素の外部への拡散と、外部から金属酸化物430への水素、水等の入り込みを防ぐことができる。
絶縁膜403としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
トランジスタ400aは、電荷捕獲層に電子を注入することで、しきい値電圧を制御することが可能になる。電荷捕獲層は、絶縁膜402又は絶縁膜403に設けることが好ましい。例えば、絶縁膜403を酸化ハフニウム、酸化アルミニウム、酸化タンタル、アルミニウムシリケート等で形成することで、電荷捕獲層として機能させることができる。
〈ゲート電極〉
導電膜411乃至414として、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)、ストロンチウム(Sr)の低抵抗材料からなる単体、合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
〈ソース電極、ドレイン電極〉
導電膜421乃至424として、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)、ルテニウム(Ru)、白金(Pt)、イリジウム(Ir)、ストロンチウム(Sr)の低抵抗材料からなる単体、合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
〈低抵抗領域〉
領域441、442は、例えば、導電膜421、423が、金属酸化物431、432の酸素を引き抜くことで形成される。酸素の引き抜きは、高い温度で加熱するほど起こりやすい。トランジスタの作製工程には、いくつかの加熱工程があることから、領域441、442には酸素欠損が形成される。また、加熱により該酸素欠損のサイトに水素が入りこみ、領域441、442に含まれるキャリア濃度が増加する。その結果、領域441、442が低抵抗化する。
〈ゲート絶縁膜〉
絶縁膜406は、比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁膜406は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。
また、絶縁膜406は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを金属酸化物433側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、金属酸化物432に混入することを抑制することができる。
また、例えば、酸化シリコンまたは酸化窒化シリコンを金属酸化物433側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
〈層間絶縁膜、保護絶縁膜〉
絶縁膜405は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁膜405は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコンまたは樹脂などを有することが好ましい。または、絶縁膜405は、酸化シリコンまたは酸化窒化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
絶縁膜407は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜407を設けることで、金属酸化物430からの酸素の外部への拡散と、外部から金属酸化物430への水素、水等の入り込みを防ぐことができる。
絶縁膜407としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
酸化アルミニウム膜は、水素、水分などの不純物、および酸素の両方に対して膜を透過させない遮断効果が高いので絶縁膜407に適用するのに好ましい。
絶縁膜407は、スパッタリング法、CVD法など酸素を含むプラズマを用いて成膜することで、絶縁膜405、406の側面及び表面に、酸素を添加することが可能になる。また、絶縁膜407を成膜した後、何れかのタイミングにおいて、第2の加熱処理を行うことが好ましい。第2の加熱処理によって、絶縁膜405、406に添加された酸素が、絶縁膜中を拡散し、金属酸化物430に到達し、金属酸化物430の酸素欠損を低減することが可能になる。
図16(A)(B)は、絶縁膜407を成膜する際に絶縁膜405、406に添加された酸素が、第2の加熱処理によって絶縁膜中を拡散し、金属酸化物430に到達する様子を描いた模式図である。図16(A)は、図14(B)の断面図において、酸素が拡散する様子を矢印で示している。同様に、図16(B)は、図14(C)の断面図において、酸素が拡散する様子を矢印で示している。
図16(A)、(B)に示すように、絶縁膜406の側面に添加された酸素が、絶縁膜406の内部を拡散し、金属酸化物430に到達する。また、絶縁膜407と絶縁膜405の界面近傍に、酸素を過剰に含む領域461、領域462及び領域463が形成される場合がある。領域461乃至463に含まれる酸素は、絶縁膜405、絶縁膜404を経由し、金属酸化物430に到達する。絶縁膜405が酸化シリコンを含み、絶縁膜407が酸化アルミニウムを含む場合、領域461乃至463は、シリコンとアルミニウムと酸素の混合層が形成される場合がある。
絶縁膜407は、酸素をブロックする機能を有し、酸素が絶縁膜407より上方に拡散することを防ぐ。同様に、絶縁膜403は、酸素をブロックする機能を有し、酸素が絶縁膜403より下方に拡散することを防ぐ。
なお、第2の加熱処理は、絶縁膜405、406に添加された酸素が金属酸化物430まで拡散する温度で行えばよい。例えば、第1の加熱処理についての記載を参照しても構わない。または、第2の加熱処理は、第1の加熱処理よりも低い温度が好ましい。第1の加熱処理と第2の加熱処理の温度差は、20℃以上150℃以下、好ましくは40℃以上100℃以下とする。これにより、絶縁膜404から余分に酸素が放出することを抑えることができる。なお、第2の加熱処理は、同等の加熱処理を各層の成膜時の加熱によって兼ねることができる場合、行わなくてもよい場合がある。
このように、金属酸化物430は、絶縁膜407の成膜及び第2の加熱処理によって、上下方向から酸素が供給されることが可能になる。
また、In−M−Zn酸化物など、酸化インジウムを含む膜を絶縁膜407として成膜することで、絶縁膜405、406に酸素を添加してもよい。
絶縁膜408には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上含む絶縁体を用いることができる。また、絶縁膜408には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の樹脂を用いることもできる。また、絶縁膜408は上記材料の積層であってもよい。
〈〈トランジスタの構成例2〉〉
図14に示すトランジスタ400aは、導電膜414及び絶縁膜402、403を省略してもよい。その場合の例を図17に示す。
図17(A)乃至(C)は、トランジスタ400bの上面図および断面図である。図17(A)は上面図である。図17(B)は、図17(A)に示す一点鎖線A1−A2に対応する断面図であり、図17(C)は、図17(A)に示す一点鎖線A3−A4に対応する断面図である。なお、図17(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線A1−A2をトランジスタ400bのチャネル長方向、一点鎖線A3−A4をトランジスタ400bのチャネル幅方向と呼ぶ場合がある。
〈〈トランジスタの構成例3〉〉
図14に示すトランジスタ400aにおいて、導電膜421、423は、ゲート電極(導電膜411乃至413)と重なる部分の膜厚を薄くしてもよい。その場合の例を図18に示す。
図18(A)乃至(C)は、トランジスタ400cの上面図および断面図である。図18(A)は上面図である。図18(B)は、図18(A)に示す一点鎖線A1−A2に対応する断面図であり、図18(C)は、図18(A)に示す一点鎖線A3−A4に対応する断面図である。なお、図18(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、一点鎖線A1−A2をトランジスタ400cのチャネル長方向、一点鎖線A3−A4をトランジスタ400cのチャネル幅方向と呼ぶ場合がある。
図18(B)のトランジスタ400cにおいて、ゲート電極と重なる部分の導電膜421が薄膜化され、その上を導電膜422が覆っている。同様に、ゲート電極と重なる部分の導電膜423が薄膜化され、その上を導電膜424が覆っている。
トランジスタ400cは、図18(B)に示すような構成にすることで、ゲート電極とソース電極との間の絶縁膜の膜厚、または、ゲート電極とドレイン電極との間の絶縁膜の膜厚を厚くすることが可能になり、ゲート電極とソース電極及びドレイン電極との間に形成される寄生容量を低減することが可能になる。その結果、高速動作が可能なトランジスタを得ることが可能になる。
〈〈トランジスタの構成例4〉〉
図19(A)はトランジスタ500aの上面図である。図19(B)は図19(A)の一点鎖線A1−A2に対応する断面図である。図19(C)は図19(A)の一点鎖線A3−A4に対応する断面図である。なお、一点鎖線A1−A2で示す領域では、トランジスタ500aのチャネル長方向における構造を示しており、一点鎖線A3−A4で示す領域では、トランジスタ500aのチャネル幅方向における構造を示している。なお、図19(A)において、煩雑になることを避けるため、トランジスタ500aの構成要素の一部を省略して図示している。
トランジスタ500aは、金属酸化物506aと、金属酸化物506bと、金属酸化物506cと、導電膜514と、絶縁膜512と、絶縁膜516と、を有する。金属酸化物506bは、金属酸化物506a上に配置され、金属酸化物506cは、金属酸化物506b上に配置され、絶縁膜512は、金属酸化物506c上に配置され、導電膜514は、絶縁膜512上に配置される。絶縁膜516は、導電膜514上に配置され、絶縁膜516は、金属酸化物506cの上面と接する領域を有し、金属酸化物506bは、金属酸化物506cおよび絶縁膜512を介して導電膜514と重なる領域を有する。図19(A)に示すように上面から見たとき、金属酸化物506aの外周が金属酸化物506bの外周と概略一致し、金属酸化物506cの外周が金属酸化物506a及び金属酸化物506bの外周よりも外側に位置することが好ましい。
例えば、図19(A)乃至(C)に示すように、トランジスタ500aは、基板530の上に形成された絶縁膜501、導電膜502、絶縁膜503及び絶縁膜504と、絶縁膜504の上に形成された金属酸化物506a、金属酸化物506b及び金属酸化物506cと、金属酸化物506cの上に形成された絶縁膜512、導電膜514と、導電膜514の上に形成された絶縁膜516、絶縁膜518、プラグ508a、プラグ508b、導電膜509a及び導電膜509bと、を有する。
なお、図19(B)(C)では、金属酸化物506cの外周が金属酸化物506aの外周より外側に位置する形状となっているが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、金属酸化物506aの外周が金属酸化物506cの外周より外側に位置してもよいし、金属酸化物506aの側面端部と、金属酸化物506cの側面端部とが概略一致する形状としてもよい。
本実施の形態に示すトランジスタ500aの、金属酸化物506a、金属酸化物506b及び金属酸化物506cは、領域526a、領域526b及び領域526cが形成されており、領域526b及び領域526cは領域526aと比較してドーパントの濃度が高く、低抵抗化されている。例えば、領域526aは、領域526bまたは領域526cのドーパントの最大濃度に対して、5%以下の濃度の領域、2%以下の濃度の領域、または1%以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物または元素と言い換えてもよい。
ここで、図19(D)に図19(B)に示すトランジスタ500aの導電膜514近傍の拡大図を示す。図19(D)に示すように、金属酸化物506a、金属酸化物506b及び金属酸化物506cにおいて、領域526aは導電膜514と概ね重なる領域であり、領域526b及び領域526cは、領域526aを除いた領域である。ここで、領域526b及び領域526cの一部が、金属酸化物506bの導電膜514と重なる領域(チャネル形成領域)の一部と重なることが好ましい。例えば、領域526b及び領域526cのチャネル長方向の側面端部は、導電膜514の側面端部より距離dだけ導電膜514の内側に位置することが好ましい。このとき、距離dは絶縁膜512の膜厚tに対して、0.25t<d<tを満たすことが好ましい。
このように、金属酸化物506a、金属酸化物506bおよび金属酸化物506cの、導電膜514と重なる領域の一部に領域526b及び領域526cが形成される。これにより、トランジスタ500aのチャネル形成領域と抵抗化された領域526b及び領域526cが接し、領域526bおよび領域526cと、領域526aとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ500aのオン電流を増大させることができる。
領域526b及び領域526cは、イオン注入法などのイオンドーピング処理を用いて形成すればよい。この場合、金属酸化物506a又は金属酸化物506bに形成される領域526b及び領域526cの少なくとも一部が導電膜514と重なる領域に形成されることが好ましい。
ドーパントとしては、例えば、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素、ホウ素、マグネシウム、アルミニウム、シリコン、チタン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタルまたはタングステンなどが挙げられる。これらの元素の中でも、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素またはホウ素は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて比較的容易に添加することができるため、好適である。
また、金属酸化物506a、金属酸化物506b及び金属酸化物506cの絶縁膜516との界面近傍(図19(B)では点線で表示)に低抵抗領域507a及び低抵抗領域507bが形成されることが好ましい。低抵抗領域507a及び低抵抗領域507bは、絶縁膜516に含まれる元素の少なくとも一が含まれる。低抵抗領域507a及び低抵抗領域507bの一部が、金属酸化物506bの導電膜514と重なる領域(チャネル形成領域)と概略接するか、当該領域の一部と重なることが好ましい。
また、金属酸化物506cは絶縁膜516と接する領域が大きいため、低抵抗領域507a及び低抵抗領域507bは金属酸化物506cに形成されやすい。金属酸化物506cにおける低抵抗領域507aと低抵抗領域507bは、金属酸化物506cの低抵抗領域507a及び低抵抗領域507bではない領域(例えば、金属酸化物506cの導電膜514と重なる領域)より、絶縁膜516に含まれる元素の濃度が高い。
領域526b中に低抵抗領域507aが形成され、領域526c中に低抵抗領域507bが形成される。ここで、理想的には、低抵抗領域507a及び低抵抗領域507bは添加元素濃度が最も高く、領域526b及び領域526cの低抵抗領域507a及び低抵抗領域507bを除く領域の添加元素濃度が次に高く、領域526aの添加元素濃度が最も低くなる。ここで、添加元素とは、領域526b及び領域526cを形成するドーパントと、低抵抗領域507a及び低抵抗領域507bに絶縁膜516から添加される元素を合わせたものである。
このような領域526b、領域526c、低抵抗領域507a及び低抵抗領域507bが形成されることにより、プラグ508a又はプラグ508bと金属酸化物506a、金属酸化物506b又は金属酸化物506cとの接触抵抗を低減することが可能となるのでトランジスタ500aのオン電流を増大させることができる。
なお、図19(A)乃至(D)に示すトランジスタ500aでは低抵抗領域507a及び低抵抗領域507bが形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域526b及び領域526cの抵抗が十分低い場合、低抵抗領域507a及び低抵抗領域507bを形成する必要はない。
導電膜514はトランジスタ500aのゲート電極としての機能を有する。導電膜514の詳細は、図14に示す導電膜411、412及び413の記載を参酌すればよい。
導電膜502はトランジスタ500aの第2のゲート電極としての機能を有する。導電膜502の詳細は、図14に示す導電膜414の記載を参酌すればよい。
プラグ508a、508b及び導電膜509a、509bは、トランジスタ500aのソース電極またはドレイン電極としての機能を有する。プラグ508a、508b及び導電膜509a、509bの詳細は、図14に示す導電膜421、423の記載を参酌すればよい。
絶縁膜512は、トランジスタ500aのゲート絶縁膜としての機能を有する。絶縁膜512の詳細は、図14に示す絶縁膜406の記載を参酌すればよい。
金属酸化物506aの詳細は、図14に示す金属酸化物431の記載を参酌すればよい。同様に、金属酸化物506bの詳細は、図14に示す金属酸化物432の記載を参酌すればよい。同様に、金属酸化物506cの詳細は、図14に示す金属酸化物433の記載を参酌すればよい。
その他、基板530は図14に示す基板450の記載を、絶縁膜501は図14に示す絶縁膜401の記載を、絶縁膜503は図14に示す絶縁膜402の記載を、絶縁膜504は図14に示す絶縁膜404の記載を、絶縁膜516は図14に示す絶縁膜407の記載を、絶縁膜518は図14に示す絶縁膜408の記載を、それぞれ参酌すればよい。
〈〈トランジスタの構成例5〉〉
図20(A)はトランジスタ500bの上面図である。図20(B)は図20(A)の一点鎖線A1−A2に対応する断面図である。図20(C)は図20(A)の一点鎖線A3−A4に対応する断面図である。なお、一点鎖線A1−A2で示す領域では、トランジスタ500bのチャネル長方向における構造を示しており、一点鎖線A3−A4で示す領域では、トランジスタ500bのチャネル幅方向における構造を示している。なお、図20(A)において、煩雑になることを避けるため、トランジスタ500bの構成要素の一部を省略して図示している。
ここで、図20(D)に図20(B)に示すトランジスタ500bの導電膜514近傍の拡大図を示す。図20(D)に示すように、本実施の形態に示すトランジスタ500bの、金属酸化物506a、金属酸化物506b及び金属酸化物506cは、領域526a、領域526b、領域526c、領域526d及び領域526eが形成されている。領域526b及び領域526c、領域526d、領域526eは、領域526aと比較してドーパントの濃度が高く、低抵抗化されている。さらに、領域526b及び領域526cは、領域526d及び領域526eと比較して水素の濃度が高く、より低抵抗化されている。例えば、領域526aは、領域526bまたは領域526cのドーパントの最大濃度に対して、5%以下の濃度の領域、2%以下の濃度の領域、または1%以下の濃度の領域とすればよい。なお、ドーパントを、ドナー、アクセプター、不純物または元素と言い換えてもよい。
図20(D)に示すように、金属酸化物506a、金属酸化物506b及び金属酸化物506cにおいて、領域526aは導電膜514と概ね重なる領域であり、領域526b、領域526c、領域526d及び領域526eは、領域526aを除いた領域である。領域526b及び領域526cにおいては、金属酸化物506cの上面が絶縁膜516と接する。領域526d及び領域526eにおいては、金属酸化物506cの上面が側壁絶縁層515又は絶縁膜512と接する。つまり、図20(D)に示すように、領域526bと領域526dの境界は、絶縁膜516と側壁絶縁層515の側面端部の境界と重なる部分である。領域526cと領域526eの境界についても同様である。ここで、領域526d及び領域526eの一部が、金属酸化物506bの導電膜514と重なる領域(チャネル形成領域)の一部と重なることが好ましい。例えば、領域526d及び領域526eのチャネル長方向の側面端部は、導電膜514の側面端部より距離dだけ導電膜514の内側に位置することが好ましい。このとき、距離dは絶縁膜512の膜厚tに対して、0.25t<d<tを満たすことが好ましい。
このように、金属酸化物506a、金属酸化物506bおよび金属酸化物506cの、導電膜514と重なる領域の一部に領域526d及び領域526eが形成される。これにより、トランジスタ500bのチャネル形成領域と抵抗化された領域526d及び領域526eが接し、領域526dおよび領域526eと、領域526aとの間に、高抵抗のオフセット領域が形成されないため、トランジスタ500bのオン電流を増大させることができる。
領域526b、領域526c、領域526d及び領域526eは、イオン注入法などのイオンドーピング処理を用いて形成される。この場合、金属酸化物506a又は金属酸化物506bに形成される領域526d及び領域526eの少なくとも一部が導電膜514と重なる領域に形成されることが好ましい。
ドーパントとしては、例えば、水素、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素、ホウ素、マグネシウム、アルミニウム、シリコン、チタン、バナジウム、クロム、ニッケル、亜鉛、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ニオブ、モリブデン、インジウム、スズ、ランタン、セリウム、ネオジム、ハフニウム、タンタルまたはタングステンなどが挙げられる。これらの元素の中でも、ヘリウム、ネオン、アルゴン、クリプトン、キセノン、窒素、フッ素、リン、塩素、ヒ素またはホウ素は、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて比較的容易に添加することができるため、好適である。
また、金属酸化物506a、金属酸化物506b及び金属酸化物506cの絶縁膜516との界面近傍(図20(B)では点線で表示)に低抵抗領域507a及び低抵抗領域507bが形成されることが好ましい。低抵抗領域507a及び低抵抗領域507bは、絶縁膜516に含まれる元素の少なくとも一が含まれる。低抵抗領域507a及び低抵抗領域507bの一部が、金属酸化物506bの導電膜514と重なる領域(チャネル形成領域)と概略接するか、当該領域の一部と重なることが好ましい。
また、金属酸化物506cは絶縁膜516と接する領域が大きいため、低抵抗領域507a及び低抵抗領域507bは金属酸化物506cに形成されやすい。金属酸化物506cにおける低抵抗領域507aと低抵抗領域507bは、金属酸化物506cの低抵抗領域507a及び低抵抗領域507bではない領域(例えば、金属酸化物506cの導電膜514と重なる領域)より、絶縁膜516に含まれる元素の濃度が高い。
領域526b中に低抵抗領域507aが形成され、領域526c中に低抵抗領域507bが形成される。ここで、理想的には、低抵抗領域507a及び低抵抗領域507bの添加元素濃度が最も高く、領域526b、領域526c、領域526d及び領域526eの低抵抗領域507a及び低抵抗領域507bを除く領域の添加元素濃度が次に高く、領域526aの添加元素濃度が最も低くなる。ここで、添加元素とは、領域526b及び領域526cを形成するドーパントと、低抵抗領域507a及び低抵抗領域507bに絶縁膜516から添加される元素を合わせたものである。
このような領域526b、領域526c、領域526d、領域526e、低抵抗領域507a及び低抵抗領域507bが形成されることにより、プラグ508a又はプラグ508bと金属酸化物506a、金属酸化物506b又は金属酸化物506cとの接触抵抗を低減することが可能となるのでトランジスタ500bのオン電流を増大させることができる。
なお、図20(A)乃至(D)に示すトランジスタ500bでは低抵抗領域507a及び低抵抗領域507bが形成される構成としているが、本実施の形態に示す半導体装置は、必ずしもこれに限られるものではない。例えば、領域526b及び領域526cの抵抗が十分低い場合、低抵抗領域507a及び低抵抗領域507bを形成する必要はない。
側壁絶縁層515は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどを用いて形成すればよい。
トランジスタ500bのその他の各構成要素の詳細に関しては、トランジスタ500aの記載を参照すればよい。
〈〈トランジスタの構成例6〉〉
図21(A)及び図21(B)は、トランジスタ480の上面図および断面図である。図21(A)は上面図であり、図21(A)に示す一点鎖線A−B方向の断面が図21(B)に相当する。なお、図21(A)及び図21(B)では、図の明瞭化のために一部の要素を拡大、縮小、または省略して図示している。また、一点鎖線A−B方向をチャネル長方向と呼称する場合がある。
図21(B)に示すトランジスタ480は、第1のゲートとして機能する導電膜489と、第2のゲートとして機能する導電膜488と、半導体482と、ソース及びドレインとして機能する導電膜483及び導電膜484と、絶縁膜481と、絶縁膜485と、絶縁膜486と、絶縁膜487と、を有する。
導電膜489は、絶縁表面上に設けられる。導電膜489と、半導体482とは、絶縁膜481を間に挟んで、互いに重なる。また、導電膜488と、半導体482とは、絶縁膜485、絶縁膜486及び絶縁膜487を間に挟んで、互いに重なる。また、導電膜483及び導電膜484は、半導体482に、接続されている。
導電膜489及び導電膜488の詳細は、図14に示す導電膜411乃至414の記載を参照すればよい。
導電膜489と導電膜488は、異なる電位が与えられてもよいし、同時に同じ電位が与えられてもよい。トランジスタ480は、第2のゲート電極として機能する導電膜488を設けることで、しきい値を安定化させることが可能になる。なお、導電膜488は、場合によっては省略してもよい。
半導体482の詳細は、図14に示す金属酸化物432の記載を参照すればよい。また、半導体482は、一層でも良いし、複数の半導体層の積層でも良い。
導電膜483及び導電膜484の詳細は、図14に示す導電膜421乃至424の記載を参照すればよい。
絶縁膜481の詳細は、図14に示す絶縁膜406の記載を参照すればよい。
なお、図21(B)では、半導体482、導電膜483及び導電膜484上に、順に積層された絶縁膜485乃至絶縁膜487が設けられている場合を例示しているが、半導体482、導電膜483及び導電膜484上に設けられる絶縁膜は、一層でも良いし、複数の絶縁膜の積層でも良い。
半導体482に酸化物半導体を用いた場合、絶縁膜486は、化学量論的組成以上の酸素が含まれており、加熱により上記酸素の一部を半導体482に供給する機能を有する絶縁膜であることが望ましい。ただし、絶縁膜486を半導体482上に直接設けると、絶縁膜486の形成時に半導体482にダメージが与えられる場合、図21(B)に示すように、絶縁膜485を半導体482と絶縁膜486の間に設けると良い。絶縁膜485は、その形成時に半導体482に与えるダメージが絶縁膜486の場合よりも小さく、なおかつ、酸素を透過する機能を有する絶縁膜であることが望ましい。ただし、半導体482に与えられるダメージを小さく抑えつつ、半導体482上に絶縁膜486を直接形成することができるのであれば、絶縁膜485は必ずしも設けなくとも良い。
例えば、絶縁膜486及び絶縁膜485として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等の金属酸化物を用いることもできる。
絶縁膜487は、酸素、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。或いは、絶縁膜487は、水素、水の拡散を防ぐブロッキング効果を有することが、望ましい。
絶縁膜は、密度が高くて緻密である程、また未結合手が少なく化学的に安定である程、より高いブロッキング効果を示す。酸素、水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を用いて、形成することができる。水素、水の拡散を防ぐブロッキング効果を示す絶縁膜は、例えば、窒化シリコン、窒化酸化シリコン等を用いることができる。
絶縁膜487が水、水素などの拡散を防ぐブロッキング効果を有する場合、パネル内の樹脂や、パネルの外部に存在する水、水素などの不純物が、半導体482に侵入するのを防ぐことができる。半導体482に酸化物半導体を用いる場合、酸化物半導体に侵入した水または水素の一部は電子供与体(ドナー)となるため、上記ブロッキング効果を有する絶縁膜487を用いることで、トランジスタ480の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
また、半導体482に酸化物半導体を用いる場合、絶縁膜487が酸素の拡散を防ぐブロッキング効果を有することで、酸化物半導体からの酸素が外部に拡散するのを防ぐことができる。よって、酸化物半導体中において、ドナーとなる酸素欠損が低減されるので、トランジスタ480の閾値電圧がドナーの生成によりシフトするのを防ぐことができる。
(実施の形態3)
本実施の形態では、実施の形態1に示す半導体装置100に適用可能なデバイスの構成例について、図22乃至図24を用いて説明を行う。
〈〈チップ構成例1〉〉
図22(A)、(B)に示す断面図は半導体装置100が1つのチップに形成された例を示している。図22(A)は、半導体装置100を構成するトランジスタのチャネル長方向の断面図を表している。また、図22(B)は、半導体装置100を構成するトランジスタのチャネル幅方向の断面図を表している。なお、図22(A)、(B)は、一例として、半導体装置100において、メモリセルMC1を構成する箇所(トランジスタM0、スイッチS0及び容量素子C0を含む)の断面図を示している。
図22(A)、(B)に示す半導体装置100は、下から順に、層781乃至層789を有している。
層781は、基板700と、基板700に形成されたトランジスタM0と、素子分離層701と、プラグ710、711などの複数のプラグを有する。
層782は、配線730、731などの複数の配線を有する。
層783は、プラグ712、713などの複数のプラグと、複数の配線(図示せず)を有する。
層784は、絶縁膜702と、絶縁膜703と、絶縁膜704と、スイッチS0と、絶縁膜705と、プラグ714、715などの複数のプラグを有する。
層785は、配線732、733などの複数の配線を有する。
層786は、プラグ716などの複数のプラグ、複数の配線(図示せず)を有する。
層787は、配線734などの複数の配線を有する。
層788は、容量素子C0と、プラグ717などの複数のプラグとを有している。また、容量素子C0は、第1の電極751と、第2の電極752と、絶縁膜753と、を有している。
層789は、配線735などの複数の配線を有している。
スイッチS0は、実施の形態2に示したOSトランジスタを適用することが好ましい。図22(A)、(B)は、スイッチS0に、図18(A)乃至(C)に示すトランジスタ400cを適用した例を示している。
トランジスタM0は、スイッチS0とは異なる半導体材料で形成されることが好ましい。図22(A)、(B)では、トランジスタM0にSiトランジスタを適用した例を示している。
基板700としては、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムからなる化合物半導体基板や、SOI基板などを用いることができる。
また、基板700として、例えば、ガラス基板、石英基板、プラスチック基板、金属基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルム、などを用いてもよい。また、ある基板を用いて半導体素子を形成し、その後、別の基板に半導体素子を転置してもよい。図22(A)、(B)では、一例として、基板700に単結晶シリコンウェハを用いた例を示している。
図23(A)、(B)を用いて、トランジスタM0の詳細について説明を行う。図23(A)はトランジスタM0のチャネル長方向の断面図を示し、図23(B)はトランジスタM0のチャネル幅方向の断面図を示している。トランジスタM0は、ウェル792に設けられたチャネル形成領域793と、低濃度不純物領域794及び高濃度不純物領域795(これらを合わせて単に不純物領域とも呼ぶ)と、該不純物領域に接して設けられた導電性領域796と、チャネル形成領域793上に設けられたゲート絶縁膜797と、ゲート絶縁膜797上に設けられたゲート電極790と、ゲート電極790の側面に設けられた側壁絶縁層798、799とを有する。なお、導電性領域796には、金属シリサイド等を用いてもよい。
図23(B)において、トランジスタM0はチャネル形成領域793が凸形状を有し、その側面及び上面に沿ってゲート絶縁膜797及びゲート電極790が設けられている。このような形状を有するトランジスタをFIN型トランジスタと呼ぶ。本実施の形態では、半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体層を形成してもよい。
なお、トランジスタM0は、FIN型トランジスタに限定されず、図24(A)、(B)に示すプレーナー型トランジスタを用いてもよい。図24(A)は、トランジスタM0のチャネル長方向の断面図を示し、図24(B)はトランジスタM0のチャネル幅方向の断面図を示している。図24の構成要素は、図23の構成要素と同一の符号が与えられている。
図22に説明を戻す。絶縁膜702は、実施の形態2の絶縁膜401の記載を参照すればよい。絶縁膜703は、実施の形態2の絶縁膜402の記載を参照すればよい。
図22(A)、(B)において、絶縁膜704、705は、水素、水等に対するブロッキング効果を有することが好ましい。水、水素等は酸化物半導体中にキャリアを生成する要因の一つであるので、水素、水等に対するブロッキング層を設けることにより、トランジスタM0の信頼性を向上させることが可能になる。水素、水等に対するブロッキング効果を有する絶縁物には、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、イットリア安定化ジルコニア(YSZ)等がある。
配線730乃至735、及び、プラグ710乃至717には、銅(Cu)、タングステン(W)、モリブデン(Mo)、金(Au)、アルミニウム(Al)、マンガン(Mn)、チタン(Ti)、タンタル(Ta)、ニッケル(Ni)、クロム(Cr)、鉛(Pb)、錫(Sn)、鉄(Fe)、コバルト(Co)の低抵抗材料からなる単体、もしくは合金、またはこれらを主成分とする化合物を含む導電膜の単層または積層とすることが好ましい。特に、耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましい。また、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。さらに、Cu−Mn合金を用いると、酸素を含む絶縁体との界面に酸化マンガンを形成し、酸化マンガンがCuの拡散を抑制する機能を持つので好ましい。
図22において、符号及びハッチングパターンが与えられていない領域は、絶縁体で構成されている。上記絶縁体には、酸化アルミニウム、窒化酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどから選ばれた一種以上の材料を含む絶縁体を用いることができる。また、当該領域には、ポリイミド樹脂、ポリアミド樹脂、アクリル樹脂、シロキサン樹脂、エポキシ樹脂、フェノール樹脂等の有機樹脂を用いることもできる。なお、本明細書において、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいい、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。
半導体装置100は、図22に示す構成にすることで、占有面積を小さくし、メモリセルを高集積化することが可能になる。
(実施の形態4)
〈〈撮像素子〉〉
本実施の形態では、実施の形態1に示す放送システムに用いることが可能な撮像素子について説明を行う。
〈撮像素子の構成例〉
図25(A)は、撮像素子11の構成例を示す平面図である。撮像素子11は、画素部621と、第1の回路260、第2の回路270、第3の回路280、および第4の回路290を有する。なお、本明細書等において、第1の回路260乃至第4の回路290などを「周辺回路」もしくは「駆動回路」と呼ぶ場合がある。例えば、第1の回路260は周辺回路の一部と言える。
図25(B)は、画素部621の構成例を示す図である。画素部621は、p列q行(pおよびqは2以上の自然数)のマトリクス状に配置された複数の画素622(撮像素子)を有する。なお、図25(B)中のnは1以上p以下の自然数であり、mは1以上q以下の自然数である。
例えば、画素622を1920×1080のマトリクス状に配置すると、いわゆるフルハイビジョン(「2K解像度」、「2K1K」、「2K」などとも言われる。)の解像度で撮像可能な撮像素子11を実現することができる。また、例えば、画素622を3840×2160(または、4096×2160)のマトリクス状に配置すると、いわゆるウルトラハイビジョン(「4K解像度」、「4K2K」、「4K」などとも言われる。)の解像度で撮像可能な撮像素子11を実現することができる。また、例えば、画素622を7680×4320(または8192×4320)のマトリクス状に配置すると、いわゆるスーパーハイビジョン(「8K解像度」、「8K4K」、「8K」などとも言われる。)の解像度で撮像可能な撮像素子11を実現することができる。画素622を増やすことで、16Kや32Kの解像度で撮像可能な撮像素子11を実現することも可能である。
第1の回路260および第2の回路270は、複数の画素622に接続し、複数の画素622を駆動するための信号を供給する機能を有する。また、第1の回路260は、画素622から出力されたアナログ信号を処理する機能を有していてもよい。また、第3の回路280は、周辺回路の動作タイミングを制御する機能を有していてもよい。例えば、クロック信号を生成する機能を有していてもよい。また、外部から供給されたクロック信号の周波数を変換する機能を有していてもよい。また、第3の回路280は、参照用電位信号(例えば、ランプ波信号など)を供給する機能を有していてもよい。
周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の1つを有する。また、周辺回路に用いるトランジスタなどは、後述する画素駆動回路610を作製するために形成する半導体の一部を用いて形成してもよい。また、周辺回路の一部または全部にICチップ等の半導体装置を用いてもよい。
なお、周辺回路は、第1の回路260乃至第4の回路290のうち、少なくとも1つを省略してもよい。例えば、第1の回路260または第4の回路290の一方の機能を、第1の回路260または第4の回路290の他方に付加して、第1の回路260または第4の回路290の一方を省略してもよい。また、例えば、第2の回路270または第3の回路280の一方の機能を、第2の回路270または第3の回路280の他方に付加して、第2の回路270または第3の回路280の一方を省略してもよい。また、例えば、第1の回路260乃至第4の回路290のいずれか1つに、他の周辺回路の機能を付加することで、他の周辺回路を省略してもよい。
また、図26に示すように、画素部621の外周に沿って第1の回路260乃至第4の回路290を設けてもよい。また、撮像素子11が有する画素部621において画素622を傾けて配置してもよい。画素622を傾けて配置することにより、行方向および列方向の画素間隔(ピッチ)を短くすることができる。これにより、撮像素子11で撮像された画像の品質をより高めることができる。
また、第1の回路260乃至第4の回路290の上方に重ねて画素部621を設けてもよい。第1の回路260乃至第4の回路290の上方に重ねて画素部621を設けることで、撮像素子11の大きさに対する画素部621の占有面積を大きくすることができる。よって、撮像素子11の受光感度を向上することができる。また、撮像素子11のダイナミックレンジを向上することができる。また、撮像素子11の解像度を向上することができる。また、撮像素子11で撮影した画像の再現性を向上することができる。また、撮像素子11集積度を向上することができる。
〈カラーフィルタ等〉
撮像素子11が有する画素622を副画素として用いて、複数の画素622それぞれに異なる波長域の光を透過するフィルタ(カラーフィルタ)を設けることで、カラー画像表示を実現するための情報を取得することができる。
図27(A)は、カラー画像を取得するための画素623の一例を示す平面図である。図27(A)は、赤(R)の波長帯域の光を透過するカラーフィルタが設けられた画素622(以下、「画素622R」ともいう)、緑(G)の波長帯域の光を透過するカラーフィルタが設けられた画素622(以下、「画素622G」ともいう)および青(B)の波長帯域の光を透過するカラーフィルタが設けられた画素622(以下、「画素622B」ともいう)を有する。画素622R、画素622G、画素622Bをまとめて一つの画素623として機能させる。
なお、画素623に用いるカラーフィルタは、赤(R)、緑(G)、青(B)に限定されず、シアン(C)、黄(Y)およびマゼンダ(M)の光を透過するカラーフィルタを用いてもよい。1つの画素623に少なくとも3種類の異なる波長域の光を検出する画素622を設けることで、フルカラー画像を取得することができる。
図27(B)は、それぞれ赤(R)、緑(G)および青(B)の光を透過するカラーフィルタが設けられた画素622に加えて、黄(Y)の光を透過するカラーフィルタが設けられた画素622を有する画素623を例示している。図27(C)は、それぞれシアン(C)、黄(Y)およびマゼンダ(M)の光を透過するカラーフィルタが設けられた画素622に加えて、青(B)の光を透過するカラーフィルタが設けられた画素622を有する画素623を例示している。1つの画素623に4種類以上の異なる波長域の光を検出する画素622を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、画素622R、画素622G、および画素622Bの画素数比(または受光面積比)は、必ずしも1:1:1である必要は無い。図27(D)に示すように、画素数比(受光面積比)を赤:緑:青=1:2:1とするBayer配列としてもよい。また、画素数比(受光面積比)を赤:緑:青=1:6:1としてもよい。
なお、画素623に用いる画素622は1つでもよいが、2つ以上が好ましい。例えば、同じ波長域の光を検出する画素622を2つ以上設けることで、冗長性を高め、撮像素子11の信頼性を高めることができる。
また、フィルタとして可視光の波長以下の波長を有する光を吸収または反射して、赤外光を透過するIR(IR:Infrared)フィルタを用いることで、赤外光を検出する撮像素子11を実現することができる。また、フィルタとして可視光の波長以上の波長を有する光を吸収または反射して、紫外光を透過するUV(UV:Ultra Violet)フィルタを用いることで、紫外光を検出する撮像素子11を実現することができる。また、フィルタとして、放射線を紫外光や可視光に変換するシンチレータを用いることで、撮像素子11をX線やγ線などを検出する放射線検出器として機能させることもできる。
また、フィルタとしてND(ND:Neutral Density)フィルター(減光フィルター)を用いると、光電変換素子(受光素子)に多大な光量の光が入射した時に生じる、出力が飽和する現象(以下、「出力飽和」ともいう。)を防ぐことができる。減光量の異なるNDフィルタを組み合わせて用いることで、撮像素子のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素622にレンズを設けてもよい。ここで、図28の断面図を用いて、画素622、フィルタ624、レンズ625の配置例を説明する。レンズ625を設けることで、入射光を光電変換素子に効率よく受光させることができる。具体的には、図28(A)に示すように、画素622に形成したレンズ625、フィルタ624(フィルタ624R、フィルタ624G、フィルタ624B)、および画素駆動回路610等を通して光660を光電変換素子601に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光660の一部が配線群626の一部、トランジスタ、および/または容量素子などによって遮光されてしまうことがある。したがって、図28(B)に示すように光電変換素子601側にレンズ625およびフィルタ624を形成して、入射光を光電変換素子601に効率良く受光させる構造としてもよい。光電変換素子601側から光660を入射させることで、受光感度の高い撮像素子11を提供することができる。
図29(A)乃至図29(C)に、画素部621に用いることができる画素駆動回路610の一例を示す。図29(A)に示す画素駆動回路610は、トランジスタ602、トランジスタ604、および容量素子606を有し、光電変換素子601に接続されている。トランジスタ602のソースまたはドレインの一方は光電変換素子601と電気的に接続され、トランジスタ602のソースまたはドレインの他方はノード607(電荷蓄積部)を介してトランジスタ604のゲートと電気的に接続されている。
トランジスタ602にはOSトランジスタを用いることが好ましい。OSトランジスタは、オフ電流を極めて小さくすることができるため、容量素子606を小さくすることができる。または、図29(B)に示すように、容量素子606を省略することができる。また、トランジスタ602としてOSトランジスタを用いると、ノード607の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像素子を実現することができる。なお、トランジスタ604にOSトランジスタを用いてもよい。
光電変換素子601には、シリコン基板においてpn型やpin型の接合が形成されたダイオード素子を用いることができる。または非晶質シリコン膜や微結晶シリコン膜などを用いたpin型のダイオード素子などを用いてもよい。または、ダイオード接続のトランジスタを用いてもよい。また、光電効果を利用した可変抵抗などをシリコン、ゲルマニウム、セレンなど用いて形成してもよい。
また、光電変換素子として、放射線を吸収して電荷を発生させることが可能な材料を用いて形成してもよい。放射線を吸収して電荷を発生させることが可能な材料としては、ヨウ化鉛、ヨウ化水銀、ガリウムヒ素、CdTe、CdZnなどがある。
図29(C)に示す画素駆動回路610は、トランジスタ602、トランジスタ603、トランジスタ604、トランジスタ605、および容量素子606を有し、光電変換素子601に接続されている。なお、図29(C)に示す画素駆動回路610は、光電変換素子601としてフォトダイオードを用いる場合を示している。トランジスタ602のソースまたはドレインの一方は光電変換素子601のカソードと電気的に接続され、他方はノード607と電気的に接続されている。光電変換素子601のアノードは、配線611と電気的に接続されている。トランジスタ603のソースまたはドレインの一方はノード607と電気的に接続され、他方は配線608と電気的に接続されている。トランジスタ604のゲートはノード607と電気的に接続され、ソースまたはドレインの一方は配線609と電気的に接続され、他方はトランジスタ605のソースまたはドレインの一方と電気的に接続されている。トランジスタ605のソースまたはドレインの他方は配線608と電気的に接続されている。容量素子606の一方の電極はノード607と電気的に接続され、他方の電極は配線611と電気的に接続される。
トランジスタ602は転送トランジスタとして機能できる。トランジスタ602のゲートには、転送信号TXが供給される。トランジスタ603はリセットトランジスタとして機能できる。トランジスタ603のゲートには、リセット信号RSTが供給される。トランジスタ604は増幅トランジスタとして機能できる。トランジスタ605は選択トランジスタとして機能できる。トランジスタ605のゲートには、選択信号SELが供給される。また、配線608にVDDが供給され、配線611にはVSSが供給される。
次に、図29(C)に示す画素駆動回路610の動作について説明する。まず、トランジスタ603をオン状態にして、ノード607にVDDを供給する(リセット動作)。その後、トランジスタ603をオフ状態にすると、ノード607にVDDが保持される。次に、トランジスタ602をオン状態とすると、光電変換素子601の受光量に応じて、ノード607の電位が変化する(蓄積動作)。その後、トランジスタ602をオフ状態にすると、ノード607の電位が保持される。次に、トランジスタ605をオン状態とすると、ノード607の電位に応じた電位が配線609に出力される(選択動作)。配線609の電位を検出することで、光電変換素子601の受光量を知ることができる。
トランジスタ602およびトランジスタ603には、OSトランジスタを用いることが好ましい。前述した通り、OSトランジスタはオフ電流を極めて小さくすることができるため、容量素子606を小さくすることができる。または、容量素子606を省略することができる。また、トランジスタ602およびトランジスタ603としてOSトランジスタを用いると、ノード607の電位が変動しにくい。よって、ノイズの影響を受けにくい撮像素子を実現することができる。
図29(A)乃至図29(C)に示したいずれかの画素駆動回路610を用いた画素622をマトリクス状に配置することで、解像度の高い撮像素子が実現できる。
例えば、画素駆動回路610を1920×1080のマトリクス状に配置すると、いわゆるフルハイビジョンの解像度で撮像可能な撮像素子を実現することができる。また、例えば、画素駆動回路610を3840×2160(または、4096×2160)のマトリクス状に配置すると、いわゆるウルトラハイビジョンの解像度で撮像可能な撮像素子を実現することができる。また、例えば、画素駆動回路610を7680×4320(または8192×4320)のマトリクス状に配置すると、いわゆるスーパーハイビジョンの解像度で撮像可能な撮像素子を実現することができる。画素駆動回路610を増やすことで、16Kや32Kの解像度で撮像可能な撮像素子を実現することも可能である。
(実施の形態5)
〈〈表示装置〉〉
本実施の形態では、実施の形態1に示す放送システムに用いることが可能な表示装置について説明を行う。
表示装置は、例えば、EL(エレクトロルミネッセンス)素子(有機物および無機物を含むEL素子、有機EL素子、無機EL素子)、LEDチップ(白色LEDチップ、赤色LEDチップ、緑色LEDチップ、青色LEDチップなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、カーボンナノチューブを用いた表示素子、液晶素子、電子インク、エレクトロウェッティング素子、電気泳動素子、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子(例えば、グレーティングライトバルブ(GLV)、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、圧電セラミックディスプレイなど)、または、量子ドットなどの少なくとも一つを有している。
これらの他にも、表示装置は、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。例えば、表示装置はプラズマディスプレイ(PDP)であってもよい。
EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)またはSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。
量子ドットを各画素に用いた表示装置の一例としては、量子ドットディスプレイなどがある。なお、量子ドットは、表示素子としてではなく、液晶表示装置などに用いるバックライトの一部に設けてもよい。量子ドットを用いることにより、色純度の高い表示を行うことができる。
液晶素子を用いた表示装置の一例としては、液晶表示装置(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。
なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
電子インク、電子粉流体(登録商標)、または電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。
なお、表示素子などにLEDチップを用いる場合、LEDチップの電極や窒化物半導体の下に、グラフェンやグラファイトを配置してもよい。グラフェンやグラファイトは、複数の層を重ねて、多層膜としてもよい。このように、グラフェンやグラファイトを設けることにより、その上に、窒化物半導体、例えば、結晶を有するn型GaN半導体層などを容易に成膜することができる。さらに、その上に、結晶を有するp型GaN半導体層などを設けて、LEDチップを構成することができる。なお、グラフェンやグラファイトと、結晶を有するn型GaN半導体層との間に、AlN層を設けてもよい。なお、LEDチップが有するGaN半導体層は、MOCVDで成膜してもよい。ただし、グラフェンを設けることにより、LEDチップが有するGaN半導体層は、スパッタ法で成膜することも可能である。
また、MEMSを用いた表示素子においては、表示素子が封止されている空間(例えば、表示素子が配置されている素子基板と、素子基板に対向して配置されている対向基板との間)に、乾燥剤を配置してもよい。乾燥剤を配置することにより、MEMSなどが水分によって動きにくくなることや、劣化しやすくなることを防止することができる。
〈画素回路構成例〉
次に、図30を用いて、表示装置のより具体的な構成例について説明する。図30(A)は、表示装置3100の構成を説明するためのブロック図である。表示装置3100は、表示領域3131、回路3132、および回路3133を有する。回路3132は、例えば走査線駆動回路として機能する。また、回路3133は、例えば信号線駆動回路として機能する。
また、表示装置3100は、各々が略平行に配設され、且つ、回路3132によって電位が制御されるm本の走査線3135と、各々が略平行に配設され、且つ、回路3133によって電位が制御されるn本の信号線3136と、を有する。さらに、表示領域3131はm行n列のマトリクス状に配設された複数の画素3130を有する。なお、m、nは、ともに2以上の整数である。
表示領域3131において、各走査線3135は、画素3130のうち、いずれかの行に配設されたn個の画素3130と電気的に接続される。また、各信号線3136は、画素3130のうち、いずれかの列に配設されたm個の画素3130に電気的に接続される。
また、図31(A)に示すように、表示領域3131を挟んで回路3132と向き合う位置に、回路3152を設けてもよい。また、図31(B)に示すように、表示領域3131を挟んで回路3133と向き合う位置に、回路3153を設けてもよい。図31(A)および図31(B)では、回路3152を回路3132と同様に走査線3135に接続する例を示している。ただし、これに限らず、例えば、走査線3135に接続する回路3132と回路3152を、数行毎に変えてもよい。図31(B)では、回路3153を回路3133と同様に信号線3136に接続する例を示している。ただし、これに限らず、例えば、信号線3136に接続する回路3133と回路3153を、数行毎に変えてもよい。また、回路3132、回路3133、回路3152および回路3153は、画素3130を駆動する以外の機能を有していてもよい。
また、回路3132、回路3133、回路3152および回路3153を、駆動回路部という場合がある。画素3130は、画素回路3137および表示素子を有する。画素回路3137は表示素子を駆動する回路である。駆動回路部が有するトランジスタは、画素回路3137を構成するトランジスタと同時に形成することができる。また、駆動回路部の一部または全部を他の基板上に形成して、表示装置3100と電気的に接続してもよい。例えば、駆動回路部の一部または全部を、単結晶基板を用いて形成し、表示装置3100と電気的に接続してもよい。
図30(B)および図30(C)は、表示装置3100の画素3130に用いることができる回路構成を示している。
〈発光表示装置用画素回路の一例〉
図30(B)に、発光表示装置に用いることができる画素回路の一例を示す。図30(B)に示す画素回路3137は、トランジスタ3431と、容量素子3233と、トランジスタ3232と、トランジスタ3434と、を有する。また、画素回路3137は、表示素子として機能できる発光素子3125と電気的に接続されている。
トランジスタ3431のソース電極またはドレイン電極の一方は、データ信号が与えられるn列目の信号線3136(以下、信号線DL_nという)に電気的に接続される。さらに、トランジスタ3431のゲート電極は、ゲート信号が与えられるm行目の走査線3135(以下、走査線GL_mという)に電気的に接続される。
トランジスタ3431は、データ信号のノード3435への書き込みを制御する機能を有する。
容量素子3233の一対の電極の一方は、ノード3435に電気的に接続され、他方は、ノード3437に電気的に接続される。また、トランジスタ3431のソース電極またはドレイン電極の他方は、ノード3435に電気的に接続される。
容量素子3233は、ノード3435に書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ3232のソース電極またはドレイン電極の一方は、電位供給線VL_aに電気的に接続され、他方はノード3437に電気的に接続される。さらに、トランジスタ3232のゲート電極は、ノード3435に電気的に接続される。
トランジスタ3434のソース電極またはドレイン電極の一方は、電位供給線VL_cに電気的に接続され、他方はノード3437に電気的に接続される。さらに、トランジスタ3434のゲート電極は、走査線GL_mに電気的に接続される。
発光素子3125のアノードまたはカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、ノード3437に電気的に接続される。
発光素子3125としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、これに限定されず、例えば無機材料からなる無機EL素子を用いても良い。
例えば、電位供給線VL_aはVDDを供給する機能を有する。また、電位供給線VL_bはVSSを供給する機能を有する。また、電位供給線VL_cはVSSを供給する機能を有する。
ここで、図30(B)の画素回路3137を有する表示装置の動作例について説明しておく。まず、回路3132により各行の画素回路3137を順次選択し、トランジスタ3431をオン状態にしてデータ信号(電位)をノード3435に書き込む。次に、トランジスタ3434をオン状態にしてノード3437の電位をVSSとする。
その後、トランジスタ3431をオフ状態としてノード3435に書き込まれたデータ信号を保持する。次に、トランジスタ3434をオフ状態とする。トランジスタ3232のソースとドレインの間に流れる電流量は、ノード3435に書き込まれたデータ信号に応じて決まる。よって、発光素子3125は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
また、複数の画素3130を、それぞれ副画素として用いて、それぞれの副画素から異なる波長域の光を発光させることで、カラー画像を表示することができる。例えば、赤の波長域の光を発する画素3130、緑の波長域の光を発する画素3130、および青の波長域の光を発する画素3130を1つの画素として用いる。
なお、組み合わせる光の波長域は、赤、緑、および青に限定されず、シアン、黄およびマゼンダであってもよい。1つの画素に少なくとも3種類の異なる波長域の光を発する副画素を設けることで、カラー画像を表示することができる。
また、赤、緑、および青に、イエロー、シアン、マゼンタ、白などを一種以上追加してもよい。例えば、赤、緑、および青に加えて、黄の波長域の光を発する副画素を加えてもよい。また、シアン、黄、およびマゼンダに赤、緑、青、白などを一種以上追加してもよい。例えば、シアン、黄、およびマゼンダに加えて、青の波長域の光を発する副画素を加えてもよい。1つの画素に4種類以上の異なる波長域で発光する副画素を設けることで、表示する画像の色の再現性をさらに高めることができる。
また、1つの画素に用いる、赤、緑、青の画素数比(または発光面積比)は、必ずしも1:1:1である必要は無い。例えば、画素数比(発光面積比)を赤:緑:青=1:1:2としてもよい。また、画素数比(発光面積比)を赤:緑:青=1:2:3としてもよい。
また、白色光を発する副画素に、赤、緑、青などのカラーフィルタを組み合わせて、カラー表示を実現することもできる。また、赤、緑、または青の波長域の光を発する副画素それぞれに、赤、緑、または青の波長域の光を透過するカラーフィルタを組み合わせてもよい。
ただし、本発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
〈液晶表示装置用画素回路の一例〉
図30(C)に、液晶表示装置に用いることができる画素回路の一例を示す。図30(C)に示す画素回路3137は、トランジスタ3431と、容量素子3233と、を有する。また、画素回路3137は、表示素子として機能できる液晶素子3432と電気的に接続されている。
液晶素子3432の一対の電極の一方の電位は、画素回路3137の仕様に応じて適宜設定される。液晶素子3432に含まれる液晶は、ノード3436に書き込まれるデータにより配向状態が設定される。なお、複数の画素回路3137のそれぞれが有する液晶素子3432の一対の電極の一方に、共通の電位(コモン電位)を与えてもよい。
液晶素子3432のモードとしては、例えば、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、またはTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、他の例として、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、様々なモードを用いることができる。
m行n列目の画素回路3137において、トランジスタ3431のソース電極またはドレイン電極の一方は、信号線DL_nに電気的に接続され、他方はノード3436に電気的に接続される。トランジスタ3431のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ3431は、ノード3436へのデータ信号の書き込みを制御する機能を有する。
容量素子3233の一対の電極の一方は、特定の電位が供給される配線(以下、「容量線CL」ともいう。)に電気的に接続され、他方は、ノード3436に電気的に接続される。また、液晶素子3432の一対の電極の他方はノード3436に電気的に接続される。なお、容量線CLの電位の値は、画素回路3137の仕様に応じて適宜設定される。容量素子3233は、ノード3436に書き込まれたデータを保持する保持容量としての機能を有する。
ここで、図30(C)の画素回路3137を有する表示装置の動作例について説明しておく。まず、回路3132により各行の画素回路3137を順次選択し、トランジスタ3431をオン状態にしてノード3436にデータ信号を書き込む。
次に、トランジスタ3431をオフ状態としてノード3436に書き込まれたデータ信号を保持する。ノード3436に書き込まれたデータ信号に応じて、液晶素子3432の透過光量が決まる。これを行毎に順次行うことにより、表示領域3131に画像を表示できる。
〈表示装置の構成例〉
上記実施の形態に示したトランジスタを用いて、トランジスタを含む駆動回路の一部または全体を画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。上記実施の形態に示したトランジスタを用いることが可能な表示装置の構成例について、図32および図33を用いて説明する。
〈液晶表示装置と発光表示装置〉
表示装置の一例として、液晶素子を用いた表示装置および発光素子を用いた表示装置について説明する。図32(A)において、第1の基板4001上に設けられた画素部4002を囲むようにして、シール材4005が設けられ、第2の基板4006によって封止されている。図32(A)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路4003、及び走査線駆動回路4004が実装されている。また、信号線駆動回路4003、走査線駆動回路4004、または画素部4002に与えられる各種信号及び電位は、FPC(Flexible printed circuit)4018a、FPC4018bから供給されている。
図32(B)及び図32(C)において、第1の基板4001上に設けられた画素部4002と、走査線駆動回路4004とを囲むようにして、シール材4005が設けられている。また画素部4002と、走査線駆動回路4004の上に第2の基板4006が設けられている。よって画素部4002と、走査線駆動回路4004とは、第1の基板4001とシール材4005と第2の基板4006とによって、表示素子と共に封止されている。図32(B)及び図32(C)においては、第1の基板4001上のシール材4005によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体又は多結晶半導体で形成された信号線駆動回路4003が実装されている。図32(B)及び図32(C)においては、信号線駆動回路4003、走査線駆動回路4004、または画素部4002に与えられる各種信号及び電位は、FPC4018から供給されている。
また図32(B)及び図32(C)においては、信号線駆動回路4003を別途形成し、第1の基板4001に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ワイヤボンディング、COG(Chip On Glass)、TCP(Tape Carrier Package)、COF(Chip On Film)などを用いることができる。図32(A)は、COGにより信号線駆動回路4003、走査線駆動回路4004を実装する例であり、図32(B)は、COGにより信号線駆動回路4003を実装する例であり、図32(C)は、TCPにより信号線駆動回路4003を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むIC等を実装した状態にあるモジュールとを含む場合がある。
また第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、上記実施の形態で示したトランジスタを適用することができる。
図33(A)及び図33(B)は、図32(B)中でN1−N2の鎖線で示した部位の断面構成を示す断面図である。図33(A)及び図33(B)に示す表示装置は電極4015を有しており、電極4015はFPC4018が有する端子と異方性導電層4019を介して、電気的に接続されている。また、電極4015は、絶縁層4112、絶縁層4111、および絶縁層4110に形成された開口において配線4014と電気的に接続されている。
電極4015は、第1の電極層4030と同じ導電層から形成され、配線4014は、トランジスタ4010、およびトランジスタ4011のソース電極およびドレイン電極と同じ導電層で形成されている。
また第1の基板4001上に設けられた画素部4002と走査線駆動回路4004は、トランジスタを複数有しており、図33(A)及び図33(B)では、画素部4002に含まれるトランジスタ4010と、走査線駆動回路4004に含まれるトランジスタ4011とを例示している。図33(A)では、トランジスタ4010およびトランジスタ4011上に、絶縁層4112、絶縁層4111、および絶縁層4110が設けられ、図33(B)では、絶縁層4112の上に隔壁4510が形成されている。
また、トランジスタ4010およびトランジスタ4011は、絶縁層4102上に設けられている。また、トランジスタ4010およびトランジスタ4011は、絶縁層4102上に形成された電極4017を有し、電極4017上に絶縁層4103が形成されている。
電極4017はバックゲート電極として機能することができる。
トランジスタ4010およびトランジスタ4011は、上記実施の形態で示したトランジスタを用いることができる。上記実施の形態で例示したトランジスタは、電気特性変動が抑制されており、電気的に安定である。よって、図33(A)及び図33(B)で示す本実施の形態の表示装置を信頼性の高い表示装置とすることができる。
図33(A)および図33(B)では、トランジスタ4010、4011として、図21に示したトランジスタ480と同様の構造を有するトランジスタを用いる場合について例示している。なお、トランジスタ4010、4011として用いることが可能なトランジスタはこれに限定されない。例えば、トランジスタ4010、4011として、単結晶シリコントランジスタ、多結晶シリコントランジスタ、非晶質シリコントランジスタ、有機半導体トランジスタなどを用いてもよい。
また、図33(A)および図33(B)に示す表示装置は、容量素子4020を有する。容量素子4020は、トランジスタ4010のソース電極またはドレイン電極の一方の一部と、電極4021が絶縁層4103を介して重なる領域を有する。電極4021は、電極4017と同じ導電層で形成されている。
一般に、表示装置に設けられる容量素子の容量は、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。容量素子の容量は、トランジスタのオフ電流等を考慮して設定すればよい。
例えば、液晶表示装置の画素部にOSトランジスタを用いることにより、容量素子の容量を、液晶容量に対して1/3以下、もしくは1/5以下とすることができる。OSトランジスタを用いることにより、容量素子の形成を省略することもできる。
画素部4002に設けられたトランジスタ4010は表示素子と電気的に接続する。図33(A)は、表示素子として液晶素子を用いた液晶表示装置の一例である。図33(A)において、表示素子である液晶素子4013は、第1の電極層4030、第2の電極層4031、及び液晶層4008を含む。なお、液晶層4008を挟持するように配向膜として機能する絶縁層4032、絶縁層4033が設けられている。第2の電極層4031は第2の基板4006側に設けられ、第1の電極層4030と第2の電極層4031は液晶層4008を介して重畳する。
またスペーサ4035は絶縁層を選択的にエッチングすることで得られる柱状のスペーサであり、第1の電極層4030と第2の電極層4031との間隔(セルギャップ)を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相(Blue Phase)を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために5重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が1msec以下と短く、また、光学的等方性であるため配向処理が不要であり、且つ、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。
また、画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、液晶材料の固有抵抗は、1×10Ω・cm以上であり、好ましくは1×1011Ω・cm以上であり、さらに好ましくは1×1012Ω・cm以上である。なお、本明細書における固有抵抗の値は、20℃で測定した値とする。
本実施の形態で用いるOSトランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、OSトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、表示装置の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。また、同一基板上に駆動回路部または画素部を作り分けて作製することが可能となるため、表示装置の部品点数を削減することができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などを適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子(「EL素子」ともいう。)を適用することができる。EL素子は、一対の電極の間に発光性の化合物を含む層(「EL層」ともいう。)を有する。一対の電極間に、EL素子の閾値電圧よりも大きい電位差を生じさせると、EL層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はEL層において再結合し、EL層に含まれる発光物質が発光する。
また、EL素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機EL素子、後者は無機EL素子と呼ばれている。
有機EL素子は、電圧を印加することにより、一方の電極から電子、他方の電極から正孔がそれぞれEL層に注入される。そして、それらキャリア(電子および正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、EL層は、発光性の化合物以外に、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質(電子輸送性及び正孔輸送性が高い物質)などを有していてもよい。
EL層は、蒸着法(真空蒸着法を含む)、転写法、印刷法、インクジェット法、塗布法などの方法で形成することができる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そして、基板上にトランジスタ及び発光素子を形成し、当該基板とは逆側の面から発光を取り出す上面射出(トップエミッション)構造や、基板側の面から発光を取り出す下面射出(ボトムエミッション)構造や、両面から発光を取り出す両面射出(デュアルエミッション)構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図33(B)は、表示素子として発光素子を用いた発光表示装置(「EL表示装置」ともいう。)の一例である。表示素子である発光素子4513は、画素部4002に設けられたトランジスタ4010と電気的に接続している。なお発光素子4513の構成は、第1の電極層4030、発光層4511、第2の電極層4031の積層構造であるが、この構成に限定されない。発光素子4513から取り出す光の方向などに合わせて、発光素子4513の構成は適宜変えることができる。
隔壁4510は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第1の電極層4030上に開口部を形成し、その開口部の側面が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
発光層4511は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子4513に酸素、水素、水分、二酸化炭素等が侵入しないように、第2の電極層4031および隔壁4510上に保護層を形成してもよい。保護層としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、DLC(Diamond Like Carbon)などを形成することができる。また、第1の基板4001、第2の基板4006、及びシール材4005によって封止された空間には充填材4514が設けられ密封されている。このように、外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルム等)やカバー材でパッケージング(封入)することが好ましい。
充填材4514としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポリイミド、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA(エチレンビニルアセテート)などを用いることができる。また、充填材4514に乾燥剤が含まれていてもよい。
シール材4005には、ガラスフリットなどのガラス材料や、二液混合型の樹脂などの常温で硬化する硬化樹脂、光硬化性の樹脂、熱硬化性の樹脂などの樹脂材料を用いることができる。また、シール材4005に乾燥剤が含まれていてもよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板(楕円偏光板を含む)、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、発光素子をマイクロキャビティ構造とすることで、色純度の高い光を取り出すことができる。また、マイクロキャビティ構造とカラーフィルタを組み合わせることで、映り込みが低減し、表示画像の視認性を高めることができる。
表示素子に電圧を印加する第1の電極層及び第2の電極層(画素電極層、共通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層4030、第2の電極層4031は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、インジウム錫酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。
また、第1の電極層4030、第2の電極層4031はタングステン(W)、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag)などの金属、またはその合金、もしくはその金属窒化物から一種以上を用いて形成することができる。
また、第1の電極層4030、第2の電極層4031として、導電性高分子(導電性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、もしくは、アニリン、ピロールおよびチオフェンの2種以上からなる共重合体またはその誘導体等が挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
図34(A)は、図33(A)に示すトランジスタ4011及び4010に、トップゲート型のトランジスタを設けた場合の断面図を示している。同様に、図34(B)は、図33(B)に示すトランジスタ4011及び4010に、トップゲート型のトランジスタを設けた場合の断面図を示している。
図34(A)、(B)のトランジスタ4010、4011において、電極4017はゲート電極としての機能を有する。また、配線4014は、ソース電極またはドレイン電極としての機能を有する。また、絶縁層4103はゲート絶縁膜としての機能を有する。
図34(A)、(B)において、トランジスタ4010、4011は、半導体層4012を有する。半導体層4012として、単結晶シリコン、多結晶シリコン、非晶質シリコン、酸化物半導体、有機半導体、などを用いればよい。また、必要に応じて、半導体層4012の導電率を高めるため、または、トランジスタの閾値を制御するために、半導体層4012に不純物を導入してもよい。
上記実施の形態で示したトランジスタを用いることで、信頼性のよい表示装置を提供することができる。また、上記実施の形態で示したトランジスタを用いることで、高精細化や、大面積化が可能で、表示品質の良い表示装置を提供することができる。また、消費電力が低減された表示装置を提供することができる。
〈表示モジュール〉
図35に示す表示モジュール6000は、上部カバー6001と下部カバー6002との間に、FPC6003に接続されたタッチセンサ6004、FPC6005に接続された表示パネル6006、バックライトユニット6007、フレーム6009、プリント基板6010、バッテリ6011を有する。なお、バックライトユニット6007、バッテリ6011、タッチセンサ6004などは、設けられない場合もある。
本発明の一態様の半導体装置は、例えば、プリント基板6010に実装された集積回路などに備えることができる。また、表示パネル6006に前述した表示装置を用いることができる。
上部カバー6001および下部カバー6002は、タッチセンサ6004や表示パネル6006などのサイズに合わせて、形状や寸法を適宜変更することができる。
タッチセンサ6004は、抵抗膜方式または静電容量方式のタッチセンサを表示パネル6006に重畳して用いることができる。表示パネル6006にタッチセンサの機能を付加することも可能である。例えば、表示パネル6006の各画素内にタッチセンサ用電極を設け、静電容量方式のタッチパネル機能を付加することなども可能である。または、表示パネル6006の各画素内に光センサを設け、光学式のタッチセンサの機能を付加することなども可能である。
バックライトユニット6007は、光源6008を有する。光源6008をバックライトユニット6007の端部に設け、光拡散板を用いる構成としてもよい。また、表示パネル6006に発光表示装置などを用いる場合は、バックライトユニット6007を省略することができる。
フレーム6009は、表示パネル6006の保護機能の他、プリント基板6010側から発生する電磁波を遮断するための電磁シールドとしての機能を有する。また、フレーム6009は、放熱板としての機能を有していてもよい。
プリント基板6010は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路などを有する。電源回路に電力を供給する電源としては、バッテリ6011であってもよいし、商用電源であってもよい。なお、電源として商用電源を用いる場合には、バッテリ6011を省略することができる。また、必要に応じて、プリント基板6010は、本発明の一態様の受信装置を備えてもよい。
また、表示モジュール6000に、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
〈電子機器〉
上記表示装置を表示部にもつ電子機器としては、例えば、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともいう)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。特に、上記電子機器は、可撓性を有する場合、家屋やビルの内壁もしくは外壁、又は、自動車の内装もしくは外装の曲面に沿って組み込むことも可能である。図36に電気機器の構成例を示す。
図36(A)に示す携帯電話機7400は、筐体7401に組み込まれた表示部7402のほか、操作ボタン7403、外部接続ポート7404、スピーカ7405、マイクロフォン7406などを備えている。携帯電話機7400は、指などで表示部7402に触れることで、情報を入力することができる。また、電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指などで表示部7402に触れることにより行うことができる。また、操作ボタン7403の操作により、電源のON、OFF動作や、表示部7402に表示される画像の種類を切り替えることができる。例えば、メール作成画面から、メインメニュー画面に切り替えることができる。
図36(B)は、腕時計型の携帯情報端末の一例を示している。図36(B)に示す携帯情報端末7100は、筐体7101、表示部7102、バンド7103、バックル7104、操作ボタン7105、入出力端子7106などを備える。携帯情報端末7100は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。表示部7102はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、表示部7102はタッチセンサを備え、指やスタイラスなどで画面に触れることで操作することができる。例えば、表示部7102に表示されたアイコン7107に触れることで、アプリケーションを起動することができる。
操作ボタン7105は、時刻設定のほか、電源のオン、オフ動作、無線通信のオン、オフ動作、マナーモードの実行及び解除、省電力モードの実行及び解除など、様々な機能を持たせることができる。例えば、携帯情報端末7100に組み込まれたオペレーティングシステムにより、操作ボタン7105の機能を自由に設定することもできる。携帯情報端末7100は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末7100は入出力端子7106を備え、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また入出力端子7106を介して充電を行うこともできる。なお、充電動作は入出力端子7106を介さずに無線給電により行ってもよい。
図36(C)はノート型のパーソナルコンピュータ(PC)を示している。図36(C)に示すPC7200は、筐体7221、表示部7222、キーボード7223、ポインティングデバイス7224等を有する。
図36(D)は据え置き型の表示装置である。図36(D)の表示装置7000は、筐体7001、表示部7002、支持台7003等を有する。
図36(E)はビデオカメラ7600であり、第1筐体7641、第2筐体7642、表示部7643、操作キー7644、レンズ7645、接続部7646等を有する。
図36(F)は自動車7500であり、車体7551、車輪7552、ダッシュボード7553、ライト7554等を有する。
上記電子機器が有する表示部が、例えば、4Kまたは8Kで表される高い画素数を有する場合、上記電子機器は、本発明の一態様である受信装置を有することが好ましい。上記電子機器が、本発明の一態様である受信装置を有することで、高速且つ低消費電力で映像を受信し、表示することが可能になる。
(実施の形態6)
本実施の形態では、実施の形態3で示した酸化物半導体トランジスタに適用可能な酸化物半導体膜の構造について説明する。
なお、本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体膜は、非単結晶酸化物半導体膜と単結晶酸化物半導体膜とに分けられる。または、酸化物半導体は、例えば、結晶性酸化物半導体と非晶質酸化物半導体とに分けられる。
なお、非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、微結晶酸化物半導体、非晶質酸化物半導体などがある。また、結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、微結晶酸化物半導体などがある。
まずは、CAAC−OS膜について説明する。
CAAC−OS膜は、c軸配向した複数の結晶部を有する酸化物半導体膜の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
試料面と略平行な方向から、CAAC−OS膜の断面の高分解能TEM像を観察すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
一方、試料面と略垂直な方向から、CAAC−OS膜の平面の高分解能TEM像を観察すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
CAAC−OS膜に対し、X線回折(XRD:X−Ray Diffraction)装置を用いて構造解析を行うと、例えばInGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、InGaZnOの結晶を有するCAAC−OS膜のout−of−plane法による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さないことが好ましい。
CAAC−OS膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、CAAC−OS膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い(酸素欠損の少ない)ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
なお、本明細書等において実質的に真性という場合、酸化物半導体膜のキャリア密度は、8×1011/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上である。酸化物半導体膜を高純度真性化することで、トランジスタに安定した電気特性を付与することができる。
また、CAAC−OS膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。
次に、微結晶酸化物半導体膜について説明する。
微結晶酸化物半導体膜は、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc−OS(nanocrystalline Oxide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。
nc−OS膜は、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対しナノビーム電子回折を行うと、リング状の領域内に複数のスポットが観測される場合がある。
nc−OS膜は、非晶質酸化物半導体膜よりも規則性の高い酸化物半導体膜である。そのため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−OS膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
次に、非晶質酸化物半導体膜について説明する。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶部を有さない酸化物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
非晶質酸化物半導体膜は、高分解能TEM像において結晶部を確認することができない。
非晶質酸化物半導体膜に対し、XRD装置を用いた構造解析を行うと、out−of−plane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが観測される。
なお、酸化物半導体膜は、nc−OS膜と非晶質酸化物半導体膜との間の物性を示す構造を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化物半導体(a−like OS:amorphous−like Oxide Semiconductor)膜と呼ぶ。
a−like OS膜は、高分解能TEM像において鬆(ボイドともいう。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。a−like OS膜は、TEMによる観察程度の微量な電子照射によって、結晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なnc−OS膜であれば、TEMによる観察程度の微量な電子照射による結晶化はほとんど見られない。
なお、a−like OS膜およびnc−OS膜の結晶部の大きさの計測は、高分解能TEM像を用いて行うことができる。例えば、InGaZnOの結晶は層状構造を有し、In−O層の間に、Ga−Zn−O層を2層有する。InGaZnOの結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。そのため、高分解能TEM像における格子縞に着目し、格子縞の間隔が0.28nm以上0.30nm以下である箇所においては、それぞれの格子縞がInGaZnOの結晶のa−b面に対応する。
また、酸化物半導体膜は、構造ごとに密度が異なる場合がある。例えば、ある酸化物半導体膜の組成がわかれば、該組成と同じ組成における単結晶の密度と比較することにより、その酸化物半導体膜の構造を推定することができる。例えば、単結晶の密度に対し、a−like OS膜の密度は78.6%以上92.3%未満となる。また、例えば、単結晶の密度に対し、nc−OS膜の密度およびCAAC−OS膜の密度は92.3%以上100%未満となる。なお、単結晶の密度に対し密度が78%未満となる酸化物半導体膜は、成膜すること自体が困難である。
上記について、具体例を用いて説明する。例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、菱面体晶構造を有する単結晶InGaZnOの密度は6.357g/cmとなる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、a−like OS膜の密度は5.0g/cm以上5.9g/cm未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体膜において、nc−OS膜の密度およびCAAC−OS膜の密度は5.9g/cm以上6.3g/cm未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成の単結晶に相当する密度を算出することができる。所望の組成の単結晶の密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて算出すればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて算出することが好ましい。
なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、a−like OS膜、微結晶酸化物半導体膜、CAAC−OS膜のうち、二種以上を有する積層膜であってもよい。
なお、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。構成同士の位置関係は、各構成を描写する方向に応じて適宜変化する。そのため、配置を示す語句は、明細書で説明した記載に限定されず、状況に応じて適切に言い換えることができる。
また本明細書等において、ブロック図では、構成要素を機能毎に分類し、互いに独立したブロックとして示している。しかしながら実際の回路等においては、構成要素を機能毎に切り分けることが難しく、一つの回路に複数の機能が係わる場合や、複数の回路にわたって一つの機能が関わる場合があり得る。そのため、ブロック図のブロックは、明細書で説明した構成要素に限定されず、状況に応じて適切に言い換えることができる。
本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」(又は第1電極、又は第1端子)と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」(又は第2電極、又は第2端子)と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造又は動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース(ドレイン)端子や、ソース(ドレイン)電極等、状況に応じて適切に言い換えることができる。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、電圧と電位は、適宜言い換えることができる。電圧は、基準となる電位からの電位差のことであり、例えば基準となる電位をグラウンド電位(接地電位)とすると、電圧を電位に言い換えることができる。グラウンド電位は必ずしも0Vを意味するとは限らない。なお電位は相対的なものであり、基準となる電位によっては、配線等に与える電位を変化させる場合がある。
なお本明細書等において、「膜」、「層」などの語句は、場合によっては、または、状況に応じて、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
本明細書等において、スイッチとは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有するものをいう。または、スイッチとは、電流を流す経路を選択して切り替える機能を有するものをいう。
一例としては、電気的スイッチ又は機械的なスイッチなどを用いることができる。つまり、スイッチは、電流を制御できるものであればよく、特定のものに限定されない。
電気的なスイッチの一例としては、トランジスタ(例えば、バイポーラトランジスタ、MOSトランジスタなど)、ダイオード(例えば、PNダイオード、PINダイオード、ショットキーダイオード、MIM(Metal Insulator Metal)ダイオード、MIS(Metal Insulator Semiconductor)ダイオード、ダイオード接続のトランジスタなど)、又はこれらを組み合わせた論理回路などがある。
なお、スイッチとしてトランジスタを用いる場合、トランジスタの「導通状態」とは、トランジスタのソースとドレインが電気的に短絡されているとみなせる状態をいう。また、トランジスタの「非導通状態」とは、トランジスタのソースとドレインが電気的に遮断されているとみなせる状態をいう。なおトランジスタを単なるスイッチとして動作させる場合には、トランジスタの極性(導電型)は特に限定されない。
機械的なスイッチの一例としては、デジタルマイクロミラーデバイス(DMD)のように、MEMS(マイクロ・エレクトロ・メカニカル・システム)技術を用いたスイッチがある。そのスイッチは、機械的に動かすことが可能な電極を有し、その電極が動くことによって、導通と非導通とを制御して動作する。
例えば、本明細書等において、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合と、XとYとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
XとYとが直接的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に接続されていない場合であり、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)を介さずに、XとYとが、接続されている場合である。
XとYとが電気的に接続されている場合の一例としては、XとYとの電気的な接続を可能とする素子(例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など)が、XとYとの間に1個以上接続されることが可能である。なお、スイッチは、オン・オフが制御される機能を有している。つまり、スイッチは、導通状態(オン状態)、または、非導通状態(オフ状態)になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、XとYとが電気的に接続されている場合は、XとYとが直接的に接続されている場合を含むものとする。
XとYとが機能的に接続されている場合の一例としては、XとYとの機能的な接続を可能とする回路(例えば、論理回路(インバータ、NAND回路、NOR回路など)、信号変換回路(DA変換回路、AD変換回路、ガンマ補正回路など)、電位レベル変換回路(電源回路(昇圧回路、降圧回路など)、信号の電位レベルを変えるレベルシフタ回路など)、電圧源、電流源、切り替え回路、増幅回路(信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など)、信号生成回路、記憶回路、制御回路など)が、XとYとの間に1個以上接続されることが可能である。なお、一例として、XとYとの間に別の回路を挟んでいても、Xから出力された信号がYへ伝達される場合は、XとYとは機能的に接続されているものとする。なお、XとYとが機能的に接続されている場合は、XとYとが直接的に接続されている場合と、XとYとが電気的に接続されている場合とを含むものとする。
なお、XとYとが電気的に接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟んで接続されている場合)と、XとYとが機能的に接続されている場合(つまり、XとYとの間に別の回路を挟んで機能的に接続されている場合)と、XとYとが直接接続されている場合(つまり、XとYとの間に別の素子又は別の回路を挟まずに接続されている場合)とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース(又は第1の端子など)が、Z1を介して(又は介さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現することが出来る。
例えば、「XとYとトランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子など)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した、トランジスタのソース(又は第1の端子など)とトランジスタのドレイン(又は第2の端子など)との間の経路であり、前記第1の接続経路は、Z1を介した経路であり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有しておらず、前記第3の接続経路は、Z2を介した経路である。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の接続経路によって、Z1を介して、Xと電気的に接続され、前記第1の接続経路は、第2の接続経路を有しておらず、前記第2の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の接続経路によって、Z2を介して、Yと電気的に接続され、前記第3の接続経路は、前記第2の接続経路を有していない。」と表現することができる。または、「トランジスタのソース(又は第1の端子など)は、少なくとも第1の電気的パスによって、Z1を介して、Xと電気的に接続され、前記第1の電気的パスは、第2の電気的パスを有しておらず、前記第2の電気的パスは、トランジスタのソース(又は第1の端子など)からトランジスタのドレイン(又は第2の端子など)への電気的パスであり、トランジスタのドレイン(又は第2の端子など)は、少なくとも第3の電気的パスによって、Z2を介して、Yと電気的に接続され、前記第3の電気的パスは、第4の電気的パスを有しておらず、前記第4の電気的パスは、トランジスタのドレイン(又は第2の端子など)からトランジスタのソース(又は第1の端子など)への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別して、技術的範囲を決定することができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、1つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。
C0 容量素子
C1 容量素子
CSC 配線
FN0 ノード
FN1 ノード
I0‐I3 電流
L1‐L6 配線
M0 トランジスタ
M01 トランジスタ
M1‐M5 トランジスタ
MC0 メモリセル
MC1 メモリセル
OPC 配線
P0‐P12 期間
R1 抵抗素子
R2 抵抗素子
RB0 配線
RB1 配線
RW 配線
RW1 配線
RC0 回路
RC1 回路
S0‐S7 スイッチ
SL0 配線
SL1 配線
WB0 配線
WB1 配線
WW 配線
10 カメラ
11 撮像素子
12 画像処理装置
20 送信装置
21 エンコーダ
21a 回路
21b 回路
22 変調器
30 受信装置
33a 回路
33b 回路
33c 回路
31 復調器
33 デコーダ
40 表示装置
41 画像処理装置
42 表示素子
51 Rawデータ
52 撮像データ
53 符号化データ
54 送信データ
55 受信データ
56 復調データ
57 映像データ
58 表示データ
61 放送局
62 人工衛星
63 電波塔
64 アンテナ
65 アンテナ
66 テレビ
67‐70 電波
71 受信装置
72 無線機
73 無線機
74 受信装置
75 コネクター部
100 半導体装置
121 メモリセルアレイ
123 行デコーダ
124 アナログ回路
125 A/D変換回路
130 オペアンプ
260 回路
270 回路
280 回路
290 回路
400a トランジスタ
400b トランジスタ
400c トランジスタ
401‐408 絶縁膜
411‐414 導電膜
421‐424 導電膜
430‐433 金属酸化物
441 領域
442 領域
450 基板
461 領域
462 領域
463 領域
480 トランジスタ
481 絶縁膜
482 半導体
483 導電膜
484 導電膜
485‐487 絶縁膜
488 導電膜
489 導電膜
500a トランジスタ
500b トランジスタ
501 絶縁膜
502 導電膜
503 絶縁膜
504 絶縁膜
506a‐506c 金属酸化物
507a 低抵抗領域
507b 低抵抗領域
508a プラグ
508b プラグ
509a 導電膜
509b 導電膜
512 絶縁膜
514 導電膜
515 側壁絶縁層
516 絶縁膜
518 絶縁膜
526a‐526e 領域
530 基板
601 光電変換素子
602‐605 トランジスタ
606 容量素子
607 ノード
608 配線
609 配線
610 画素駆動回路
611 配線
621 画素部
622 画素
622B 画素
622G 画素
622R 画素
623 画素
624 フィルタ
624B‐624R フィルタ
625 レンズ
626 配線群
660 光
700 基板
701 素子分離層
702‐705 絶縁膜
710‐717 プラグ
730‐735 配線
751 電極
752 電極
753 絶縁膜
781‐789 層
790 ゲート電極
792 ウェル
793 チャネル形成領域
794 低濃度不純物領域
795 高濃度不純物領域
796 導電性領域
797 ゲート絶縁膜
798 側壁絶縁層
799 側壁絶縁層
3100 表示装置
3125 発光素子
3130 画素
3131 表示領域
3132 回路
3133 回路
3135 走査線
3136 信号線
3137 画素回路
3152 回路
3153 回路
3232 トランジスタ
3233 容量素子
3431 トランジスタ
3432 液晶素子
3434 トランジスタ
3435 ノード
3436 ノード
3437 ノード
4001 基板
4002 画素部
4003 信号線駆動回路
4004 走査線駆動回路
4005 シール材
4006 基板
4008 液晶層
4010 トランジスタ
4011 トランジスタ
4012 半導体層
4013 液晶素子
4014 配線
4015 電極
4017 電極
4018 FPC
4018b FPC
4019 異方性導電層
4020 容量素子
4021 電極
4030 電極層
4031 電極層
4032 絶縁層
4033 絶縁層
4035 スペーサ
4102 絶縁層
4103 絶縁層
4110 絶縁層
4111 絶縁層
4112 絶縁層
4510 隔壁
4511 発光層
4513 発光素子
4514 充填材
6000 表示モジュール
6001 上部カバー
6002 下部カバー
6003 FPC
6004 タッチセンサ
6005 FPC
6006 表示パネル
6007 バックライトユニット
6008 光源
6009 フレーム
6010 プリント基板
6011 バッテリ
7000 表示装置
7001 筐体
7002 表示部
7003 支持台
7100 携帯情報端末
7101 筐体
7102 表示部
7103 バンド
7104 バックル
7105 操作ボタン
7106 入出力端子
7107 アイコン
7200 PC
7221 筐体
7222 表示部
7223 キーボード
7224 ポインティングデバイス
7400 携帯電話機
7401 筐体
7402 表示部
7403 操作ボタン
7404 外部接続ポート
7405 スピーカ
7406 マイクロフォン
7500 自動車
7551 車体
7552 車輪
7553 ダッシュボード
7554 ライト
7600 ビデオカメラ
7641 筐体
7642 筐体
7643 表示部
7644 操作キー
7645 レンズ
7646 接続部

Claims (1)

  1. 第1乃至第m(mは2以上の整数)メモリセルと、第m+1乃至第m+mメモリセルと、第1乃至第mワード線と、第1ビット線と、第2ビット線と、アナログ回路と、を有し、
    前記アナログ回路は、第1回路および第2回路を有し、
    前記第iワード線(iは1以上、m以下の整数)は、前記第iメモリセルに電気的に接続され、
    前記第1乃至第mメモリセルは、前記第1ビット線を介して、前記アナログ回路に電気的に接続され、
    前記第m+iメモリセルは、前記第iワード線に電気的に接続され、
    前記第1回路は前記第1ビット線に電気的に接続され、
    前記第2回路は、前記第2ビット線を介して、前記第m+1乃至第m+mメモリセルに電気的に接続され、
    前記第1回路は前記第2回路と、カレント・ミラー回路を介して、電気的に接続され、
    前記第1乃至第mメモリセルは第1データに対応する電位を保持する機能を有し、
    前記第1乃至第mワード線は第2データに対応する電位が与えられ、
    前記アナログ回路は前記第1データと前記第2データの積和演算を行う機能を有し、
    前記第1データまたは前記第2データは画像データを含むことを特徴とする送信装置。
JP2016067317A 2015-04-03 2016-03-30 送信装置 Active JP6715644B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015076627 2015-04-03
JP2015076627 2015-04-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020099977A Division JP7041713B2 (ja) 2015-04-03 2020-06-09 半導体装置

Publications (3)

Publication Number Publication Date
JP2016197484A JP2016197484A (ja) 2016-11-24
JP2016197484A5 JP2016197484A5 (ja) 2019-04-25
JP6715644B2 true JP6715644B2 (ja) 2020-07-01

Family

ID=57017898

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016067317A Active JP6715644B2 (ja) 2015-04-03 2016-03-30 送信装置
JP2020099977A Active JP7041713B2 (ja) 2015-04-03 2020-06-09 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020099977A Active JP7041713B2 (ja) 2015-04-03 2020-06-09 半導体装置

Country Status (2)

Country Link
US (3) US9716852B2 (ja)
JP (2) JP6715644B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI849753B (zh) * 2023-02-17 2024-07-21 一詮精密工業股份有限公司 具有彈性緩衝片的金屬熱交換模組

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2016166631A1 (en) 2015-04-13 2016-10-20 Semiconductor Energy Laboratory Co., Ltd. Decoder, receiver, and electronic device
US10545526B2 (en) 2015-06-25 2020-01-28 Semiconductor Energy Laboratory Co., Ltd. Circuit, driving method thereof, and semiconductor device
JP2017063420A (ja) 2015-09-25 2017-03-30 株式会社半導体エネルギー研究所 半導体装置
KR20170061602A (ko) 2015-11-26 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP2017108397A (ja) 2015-11-30 2017-06-15 株式会社半導体エネルギー研究所 信号処理回路、及び該信号処理回路を有する半導体装置
JP6906940B2 (ja) 2015-12-28 2021-07-21 株式会社半導体エネルギー研究所 半導体装置
CN108701480B (zh) 2016-03-10 2022-10-14 株式会社半导体能源研究所 半导体装置
CN115995242A (zh) * 2016-03-18 2023-04-21 株式会社半导体能源研究所 半导体装置
JP2017207747A (ja) 2016-05-17 2017-11-24 株式会社半導体エネルギー研究所 表示システムおよび移動体
CN110235438B (zh) * 2016-12-01 2021-12-28 Lg 电子株式会社 图像显示设备和包含该图像显示设备的图像显示系统
TWI748035B (zh) 2017-01-20 2021-12-01 日商半導體能源硏究所股份有限公司 顯示系統及電子裝置
WO2018138603A1 (en) 2017-01-26 2018-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
KR20190120299A (ko) * 2017-03-09 2019-10-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
DE112018003456T5 (de) * 2017-07-07 2020-03-19 Semiconductor Energy Laboratory Co., Ltd. Anzeigesystem und Betriebsverfahren des Anzeigesystems
JP7004453B2 (ja) * 2017-08-11 2022-01-21 株式会社半導体エネルギー研究所 グラフィックスプロセッシングユニット
JP6901939B2 (ja) * 2017-08-11 2021-07-14 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US11354562B2 (en) * 2018-01-03 2022-06-07 Silicon Storage Technology, Inc. Programmable neuron for analog non-volatile memory in deep learning artificial neural network
CN113892109A (zh) 2019-06-21 2022-01-04 株式会社半导体能源研究所 半导体装置及电子设备
JPWO2021130590A1 (ja) 2019-12-27 2021-07-01
JP7536798B2 (ja) 2020-01-21 2024-08-20 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
CN112104333B (zh) * 2020-09-27 2021-05-25 光彩芯辰(浙江)科技有限公司 一种光电微电子信号补偿设备
JP2022127597A (ja) 2021-02-19 2022-08-31 株式会社半導体エネルギー研究所 電子装置
US11594176B2 (en) 2021-03-11 2023-02-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display apparatus, electronic device, and operation method of semiconductor device

Family Cites Families (145)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562435A (en) * 1982-09-29 1985-12-31 Texas Instruments Incorporated Video display system using serial/parallel access memories
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
US5101255A (en) 1987-01-14 1992-03-31 Sachio Ishioka Amorphous photoelectric conversion device with avalanche
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US4791598A (en) * 1987-03-24 1988-12-13 Bell Communications Research, Inc. Two-dimensional discrete cosine transform processor
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02246087A (ja) * 1989-03-20 1990-10-01 Hitachi Ltd 半導体記憶装置ならびにその冗長方式及びレイアウト方式
JP3020528B2 (ja) * 1989-12-14 2000-03-15 キヤノン株式会社 画像処理装置
US5093722A (en) * 1990-03-01 1992-03-03 Texas Instruments Incorporated Definition television digital processing units, systems and methods
US5253078A (en) * 1990-03-14 1993-10-12 C-Cube Microsystems, Inc. System for compression and decompression of video data using discrete cosine transform and coding techniques
JPH0467259A (ja) 1990-07-09 1992-03-03 Hitachi Ltd 情報処理装置
KR960006761B1 (ko) * 1991-12-07 1996-05-23 삼성전자주식회사 변환방식의 적응적 선택에 의한 변환부호화 및 복호화방법
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2809954B2 (ja) 1992-03-25 1998-10-15 三菱電機株式会社 画像感知および処理のための装置および方法
IL106067A (en) * 1993-06-20 1997-02-18 Yissum Res Dev Co Apparatus for performing analog multiplication and addition
JP3642591B2 (ja) 1994-11-29 2005-04-27 株式会社日立メディコ 画像処理装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US6237017B1 (en) * 1996-04-25 2001-05-22 Texas Instruments India Limited Lossy technique for image and speech processing
US5894430A (en) * 1996-05-20 1999-04-13 Matsushita Electric Industrial Co., Ltd. Orthogonal transform processor
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
WO2000036842A1 (en) * 1998-12-14 2000-06-22 Matsushita Electric Industrial Co., Ltd. Dct arithmetic device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US6888739B2 (en) * 2002-06-21 2005-05-03 Micron Technology Inc. Nanocrystal write once read only memory for archival storage
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050125477A1 (en) * 2003-12-04 2005-06-09 Genov Roman A. High-precision matrix-vector multiplication on a charge-mode array with embedded dynamic memory and stochastic method thereof
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4721726B2 (ja) 2005-02-25 2011-07-13 富士通セミコンダクター株式会社 差動増幅器
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4797567B2 (ja) 2005-10-24 2011-10-19 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI419105B (zh) * 2005-12-20 2013-12-11 Thomson Licensing 顯示面板之驅動方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP2007241475A (ja) 2006-03-06 2007-09-20 Canon Inc 差動乗算回路及び積和演算回路
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101446191B1 (ko) * 2006-05-25 2014-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP2008134346A (ja) * 2006-11-27 2008-06-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
WO2008070987A1 (en) 2006-12-12 2008-06-19 Vantrix Corporation An improved video rate control for video coding standards
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4941733B2 (ja) * 2007-03-28 2012-05-30 日本電気株式会社 電流増幅回路
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8219846B2 (en) * 2008-05-20 2012-07-10 Xilinx, Inc. Circuit for and method of receiving video data
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US7986042B2 (en) * 2009-04-14 2011-07-26 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US8294159B2 (en) * 2009-10-12 2012-10-23 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
WO2011052396A1 (en) 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101824123B1 (ko) 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20180043383A (ko) * 2010-01-22 2018-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
WO2011099343A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5709404B2 (ja) 2010-05-10 2015-04-30 キヤノン株式会社 固体撮像装置およびその駆動方法
KR101688084B1 (ko) 2010-06-30 2016-12-20 삼성전자주식회사 이미지 센서 및 이를 포함하는 패키지
JP5727892B2 (ja) * 2010-08-26 2015-06-03 株式会社半導体エネルギー研究所 半導体装置
US9378185B2 (en) * 2010-09-30 2016-06-28 Texas Instruments Incorporated Transform and quantization architecture for video coding and decoding
JP5633323B2 (ja) 2010-11-11 2014-12-03 ソニー株式会社 固体撮像装置及び電子機器
US9008119B2 (en) * 2011-10-07 2015-04-14 Maxlinear, Inc. Method and system for serialization and deserialization (SERDES) for inter-system communications
US8611173B1 (en) * 2011-12-02 2013-12-17 Altera Corporation Buffer circuitry with multiport memory cells
US9953563B2 (en) * 2013-04-23 2018-04-24 Sharp Kabushiki Kaisha Display device and drive current detection method for same
JP6582416B2 (ja) 2014-05-15 2019-10-02 株式会社リコー 画像処理装置、画像処理方法及びプログラム
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
WO2017163208A1 (en) * 2016-03-23 2017-09-28 Gsi Technology Inc. In memory matrix multiplication and its usage in neural networks

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI849753B (zh) * 2023-02-17 2024-07-21 一詮精密工業股份有限公司 具有彈性緩衝片的金屬熱交換模組

Also Published As

Publication number Publication date
US20190333569A1 (en) 2019-10-31
US20170301391A1 (en) 2017-10-19
US10395725B2 (en) 2019-08-27
JP2020173886A (ja) 2020-10-22
JP7041713B2 (ja) 2022-03-24
US11232831B2 (en) 2022-01-25
JP2016197484A (ja) 2016-11-24
US9716852B2 (en) 2017-07-25
US20160295152A1 (en) 2016-10-06

Similar Documents

Publication Publication Date Title
JP6715644B2 (ja) 送信装置
JP7410110B2 (ja) 半導体装置
US10609404B2 (en) Decoder, receiver, and electronic device in broadcast system
US20170063351A1 (en) Semiconductor device or electronic device including the semiconductor device
KR102345707B1 (ko) 반도체 장치
JP6225220B2 (ja) トランジスタの作製方法
JP6608633B2 (ja) 半導体装置
JP2016219801A (ja) 半導体装置、該半導体装置を有する表示装置
US9768174B2 (en) Semiconductor device
JP6830351B2 (ja) 回路
KR102665702B1 (ko) 화상 표시 시스템, 그 동작 방법, 및 전자 기기
JP2017063420A (ja) 半導体装置
KR102462475B1 (ko) 반도체 장치 및 전자 기기
US10390075B2 (en) Semiconductor device, broadcasting system, and electronic device
WO2017033082A1 (ja) 半導体装置、及び該半導体装置を有する電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200609

R150 Certificate of patent or registration of utility model

Ref document number: 6715644

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250