WO2017033082A1 - 半導体装置、及び該半導体装置を有する電子機器 - Google Patents

半導体装置、及び該半導体装置を有する電子機器 Download PDF

Info

Publication number
WO2017033082A1
WO2017033082A1 PCT/IB2016/054779 IB2016054779W WO2017033082A1 WO 2017033082 A1 WO2017033082 A1 WO 2017033082A1 IB 2016054779 W IB2016054779 W IB 2016054779W WO 2017033082 A1 WO2017033082 A1 WO 2017033082A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
insulating film
oxide semiconductor
transistor
region
Prior art date
Application number
PCT/IB2016/054779
Other languages
English (en)
French (fr)
Inventor
早川昌彦
桑原秀明
Original Assignee
株式会社半導体エネルギー研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社半導体エネルギー研究所 filed Critical 株式会社半導体エネルギー研究所
Priority to JP2017536058A priority Critical patent/JP6736561B2/ja
Publication of WO2017033082A1 publication Critical patent/WO2017033082A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/12—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof structurally associated with, e.g. formed in or on a common substrate with, one or more electric light sources, e.g. electroluminescent light sources, and electrically or optically coupled thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots

Definitions

  • One embodiment of the present invention relates to a semiconductor device including an oxide semiconductor film and an electronic device including the semiconductor device.
  • one embodiment of the present invention is not limited to the above technical field.
  • the technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method.
  • one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, the technical field of one embodiment of the present invention disclosed in this specification more specifically includes a semiconductor device, a display device, a light-emitting device, a lighting device, a power storage device, a memory device, an imaging device, a driving method thereof, or As an example, their production methods can be mentioned.
  • a semiconductor device refers to all devices that can function by utilizing semiconductor characteristics.
  • a semiconductor element such as a transistor, a semiconductor circuit, an arithmetic device, and a memory device are one embodiment of the semiconductor device.
  • An imaging device, a display device, a liquid crystal display device, a light emitting device, an electro-optical device, a power generation device (including a thin film solar cell, an organic thin film solar cell, and the like) and an electronic device may include a semiconductor device.
  • a technique for forming a transistor also referred to as a thin film transistor (TFT) or a field effect transistor (FET)) by using a semiconductor thin film formed over a substrate having an insulating surface has attracted attention.
  • the transistor is widely applied to an electronic device such as an integrated circuit (IC) or an image device (display device).
  • IC integrated circuit
  • FET field effect transistor
  • As a semiconductor thin film applicable to a transistor a semiconductor material typified by silicon is widely known, but an oxide semiconductor has attracted attention as another material.
  • Patent Document 1 For example, a technique for manufacturing a transistor using an In—Ga—Zn-based oxide as an oxide semiconductor is disclosed (see Patent Document 1). In addition, a technique for manufacturing an oxide thin film transistor having a self-aligned top gate structure is disclosed (see Patent Document 2).
  • Patent Document 3 discloses an optical touch panel that reads input data by detecting infrared rays.
  • Patent Document 4 In addition, electronic devices having a function of detecting biological information such as pulse, vein, and pupil are attracting attention, and a biological sensor using infrared rays has been developed (Patent Document 4).
  • an optical touch panel having a light emitting diode (LED) that exhibits infrared light
  • a sensor that detects infrared light is provided on the display surface side of the display device, and the LED that exhibits infrared light is used as a backlight.
  • the position of the sensor for detecting is separated. Therefore, the light in the detection environment and the light in the display device become noise, and the infrared detection accuracy is lowered.
  • the LED when an LED is used as a light emitting element that emits infrared light in an electronic device that reads biological information or the like, the LED can irradiate infrared light over a wide range, but it is difficult to irradiate a minute region with infrared light. . Therefore, it is difficult to increase the detection accuracy and the detection definition only by increasing the definition of a sensor that detects infrared rays in order to detect minute information.
  • an object of one embodiment of the present invention is to provide a semiconductor device including a transistor exhibiting infrared light. Another object of one embodiment of the present invention is to provide a semiconductor device that emits infrared light with high definition. Another object of one embodiment of the present invention is to provide a semiconductor device capable of detecting infrared light with high accuracy. Another object of one embodiment of the present invention is to provide a display device capable of detecting infrared rays with high accuracy. Another object of one embodiment of the present invention is to provide an electronic device that can detect infrared light with high accuracy. Another object of one embodiment of the present invention is to provide a novel semiconductor device. Another object of one embodiment of the present invention is to provide a novel method for manufacturing a semiconductor device.
  • One embodiment of the present invention is a semiconductor device including an oxide semiconductor film that can efficiently exhibit infrared rays.
  • it is a semiconductor device including an oxide semiconductor film that can exhibit infrared rays with high definition.
  • one embodiment of the present invention is a semiconductor device including a transistor, the transistor including the first gate electrode, the first insulating film over the first gate electrode, and the first insulating film.
  • An oxide semiconductor film having a region overlapping with the first gate electrode, a second insulating film over the oxide semiconductor film, and a second region having a region overlapping with the oxide semiconductor film with the second insulating film interposed therebetween And a third insulating film over the oxide semiconductor film and the second gate electrode.
  • the oxide semiconductor film includes a channel region in contact with the second insulating film, and a third insulating film.
  • the semiconductor device includes a source region in contact with the film and a drain region in contact with the third insulating film, the channel region includes a region that emits light, and the light emission includes near infrared light.
  • the transistor includes a first gate electrode, a first insulating film over the first gate electrode, and a first insulating film.
  • An oxide semiconductor film having a region overlapping with the first gate electrode, a second insulating film over the oxide semiconductor film, and a region overlapping with the oxide semiconductor film with the second insulating film interposed therebetween
  • Including a semiconductor device includes a first gate electrode, a first insulating film over the first gate electrode, and a first insulating film.
  • An oxide semiconductor film having a region overlapping with the first gate electrode, a second insulating
  • the transistor further includes a source electrode electrically connected to the oxide semiconductor film in the source region through the first opening provided in the third insulating film;
  • a drain electrode electrically connected to the oxide semiconductor film in the drain region through a second opening provided in the insulating film is a semiconductor device.
  • the oxide semiconductor film preferably includes In, Zn, and M (M is Al, Ga, Y, or Sn).
  • M is Al, Ga, Y, or Sn.
  • the oxide semiconductor film preferably includes a region where the In content is greater than or equal to the M content.
  • the oxide semiconductor film preferably includes a crystal part, and the crystal part preferably has c-axis alignment.
  • the second gate electrode preferably includes In, Zn, and M (M is Al, Ga, Y, or Sn).
  • M is Al, Ga, Y, or Sn.
  • the second gate electrode preferably includes a region where the In content is equal to or higher than the M content.
  • the second gate electrode preferably has a higher carrier density than the oxide semiconductor film.
  • the third insulating film preferably includes at least one of nitrogen and hydrogen.
  • another embodiment of the present invention is a display device including the semiconductor device of any of the above embodiments and a display element.
  • Another embodiment of the present invention is an electronic device including the semiconductor device of the above embodiment and a sensor.
  • a semiconductor device including a transistor exhibiting infrared light can be provided.
  • a semiconductor device exhibiting infrared rays with high definition can be provided.
  • a semiconductor device capable of detecting infrared light with high accuracy can be provided.
  • a display device capable of detecting infrared light with high accuracy can be provided.
  • an electronic device that can detect infrared light with high accuracy can be provided.
  • a novel semiconductor device can be provided.
  • a novel method for manufacturing a semiconductor device can be provided.
  • 3A and 3B illustrate a top surface and a cross section of a semiconductor device.
  • 3A and 3B illustrate a top surface and a cross section of a semiconductor device.
  • 3A and 3B illustrate a top surface and a cross section of a semiconductor device.
  • 6A and 6B illustrate a cross section of a semiconductor device.
  • 6A and 6B illustrate a cross section of a semiconductor device.
  • 6A and 6B illustrate a cross section of a semiconductor device.
  • 6A and 6B illustrate a cross section of a semiconductor device.
  • 6A and 6B illustrate a cross section of a semiconductor device.
  • the figure explaining a band structure. 10 is a cross-sectional view illustrating a method for manufacturing a semiconductor device.
  • FIGS. 4A to 4C illustrate structural analysis by XRD of a CAAC-OS and a single crystal oxide semiconductor, and FIGS. Sectional TEM image of CAAC-OS, planar TEM image and image analysis image thereof.
  • FIG. 14 is a top view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • FIG. 14 is a cross-sectional view illustrating one embodiment of a display device.
  • 10A and 10B each illustrate a circuit configuration of a semiconductor device.
  • 3A and 3B illustrate a structure of a pixel circuit and a timing chart illustrating an operation of the pixel circuit.
  • 10A and 10B are a block diagram and a circuit diagram illustrating a display device.
  • the figure explaining a display module. 10A and 10B each illustrate an electronic device.
  • 4A and 4B illustrate an arrangement of a display portion, a light emitting element, and a light receiving element.
  • 3A and 3B illustrate a top surface and a cross section of a transistor in an example.
  • 8A and 8B illustrate an Id-Vg characteristic of a transistor in an example.
  • 8A and 8B illustrate a light-emitting state of a transistor in an example.
  • 8A and 8B illustrate a light-emitting state of a transistor in an example.
  • the ordinal numbers attached as the first and second are used for convenience and do not indicate the order of steps or the order of lamination. Therefore, for example, the description can be made by appropriately replacing “first” with “second” or “third”.
  • the ordinal numbers described in this specification and the like may not match the ordinal numbers used to specify one embodiment of the present invention.
  • the “semiconductor” in this specification and the like can be called an “insulator” in some cases.
  • an “insulator” in this specification and the like can be called a “semiconductor” in some cases.
  • the “insulator” in this specification and the like can be referred to as a “semi-insulator” in some cases.
  • the semiconductor device may have characteristics as a “conductor”. Further, the boundary between the “semiconductor” and the “conductor” is ambiguous, and there are cases where it cannot be strictly distinguished. Therefore, a “semiconductor” in this specification and the like can be called a “conductor” in some cases. Similarly, a “conductor” in this specification and the like can be called a “semiconductor” in some cases.
  • a transistor is an element having at least three terminals including a gate, a drain, and a source.
  • a channel region is provided between the drain (drain terminal, drain region or drain electrode) and the source (source terminal, source region or source electrode), and a current flows through the drain, channel region, and source. It is something that can be done.
  • a channel region refers to a region through which a current mainly flows.
  • the functions of the source and drain may be switched when transistors with different polarities are used or when the direction of current changes during circuit operation. Therefore, in this specification and the like, the terms source and drain can be used interchangeably.
  • the channel length refers to, for example, a region where a semiconductor (or a portion where current flows in the semiconductor when the transistor is on) and a gate electrode overlap with each other in a top view of the transistor, or a region where a channel is formed
  • the channel length is not necessarily the same in all regions. That is, the channel length of one transistor may not be fixed to one value. Therefore, in this specification and the like, the channel length is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
  • the channel width is, for example, a region in which a semiconductor (or a portion in which a current flows in the semiconductor when the transistor is on) and a gate electrode overlap each other, or a source and a drain in a region where a channel is formed. This is the length of the part. Note that in one transistor, the channel width is not necessarily the same in all regions. That is, the channel width of one transistor may not be fixed to one value. Therefore, in this specification and the like, the channel width is any one of values, the maximum value, the minimum value, or the average value in a region where a channel is formed.
  • “electrically connected” includes a case of being connected via “something having an electric action”.
  • the “thing having some electric action” is not particularly limited as long as it can exchange electric signals between connection targets.
  • “thing having some electric action” includes electrodes, wiring, switching elements such as transistors, resistance elements, inductors, capacitors, and other elements having various functions.
  • the voltage often indicates a potential difference between a certain potential and a reference potential (for example, a ground potential (GND) or a source potential). Therefore, a voltage can be rephrased as a potential.
  • a reference potential for example, a ground potential (GND) or a source potential. Therefore, a voltage can be rephrased as a potential.
  • film and “layer” can be interchanged.
  • conductive layer may be changed to the term “conductive film”.
  • insulating film may be changed to the term “insulating layer” in some cases.
  • parallel means a state in which two straight lines are arranged at an angle of ⁇ 10 ° to 10 °. Therefore, the case of ⁇ 5 ° to 5 ° is also included.
  • substantially parallel means a state in which two straight lines are arranged at an angle of ⁇ 30 ° to 30 °.
  • Vertical refers to a state in which two straight lines are arranged at an angle of 80 ° to 100 °. Therefore, the case of 85 ° to 95 ° is also included.
  • substantially vertical means a state in which two straight lines are arranged at an angle of 60 ° to 120 °.
  • FIG. 1A is a top view of a transistor 100 which is a semiconductor device of one embodiment of the present invention.
  • 1B corresponds to a cross-sectional view of a cross section taken along the dashed-dotted line X1-X2 in FIG. 1A
  • FIG. 1C illustrates the dashed-dotted line Y1- in FIG. This corresponds to a cross-sectional view of the cut surface between Y2.
  • some components of the transistor 100 are omitted for clarity.
  • a channel length (L) direction of the transistor 100 may be referred to as a channel length (L) direction of the transistor 100, and a one-dot chain line Y1-Y2 direction may be referred to as a channel width (W) direction of the transistor 100 in some cases.
  • the transistor 100 includes a conductive film 106 functioning as a first gate electrode (also referred to as a bottom gate electrode) over a substrate 102, an insulating film 104 over the substrate 102 and the conductive film 106, and an oxide semiconductor film over the insulating film 104.
  • a conductive film 106 functioning as a first gate electrode (also referred to as a bottom gate electrode) over a substrate 102, an insulating film 104 over the substrate 102 and the conductive film 106, and an oxide semiconductor film over the insulating film 104.
  • a conductive film 110 over the oxide semiconductor film 108
  • a conductive film 112 functioning as a second gate electrode (also referred to as a top gate electrode) over the insulating film 110, an insulating film 104, an oxide semiconductor film 108,
  • the insulating film 116 over the conductive film 112.
  • the oxide semiconductor film 108 includes a channel region 108 i in contact with the insulating film 110, a source region 108 s in contact with the insulating film 116, and a drain region 108 d in contact with the insulating film 116.
  • the transistor 100 is electrically connected to the oxide semiconductor film 108 in the source region 108s through the insulating film 118 over the insulating film 116 and the opening 141s provided in the insulating film 116 and the insulating film 118.
  • the conductive film 120s is electrically connected to the oxide semiconductor film 108 in the drain region 108d through the opening 141d provided in the insulating film 116 and the insulating film 118.
  • the insulating film 104 is a first insulating film
  • the insulating film 110 is a second insulating film
  • the insulating film 116 is a third insulating film
  • the insulating film 118 is a fourth insulating film.
  • the insulating film 104 functions as a first gate insulating film
  • the insulating film 110 functions as a second gate insulating film. Therefore, in this specification and the like, the insulating film 104 may be referred to as a first gate insulating film, and the insulating film 110 may be referred to as a second gate insulating film.
  • the conductive film 120s functions as a source electrode
  • the conductive film 120d functions as a drain electrode.
  • the side end portion of the insulating film 110 and the side end portion of the conductive film 112 have a region where they are aligned.
  • the transistor 100 has a structure in which the upper end portion of the insulating film 110 and the lower end portion of the conductive film 112 are roughly aligned.
  • the above structure can be obtained by processing the insulating film 110 using the conductive film 112 as a mask.
  • the conductive film 106 and the conductive film 112 are electrically connected through the insulating film 104 and the opening 143 provided in the insulating film 110. Therefore, the same potential is applied to the conductive film 106 and the conductive film 112.
  • the transistor 100 has a structure in which the conductive film functioning as the gate electrode is provided above and below the oxide semiconductor film 108.
  • the oxide semiconductor film 108 is sandwiched between the conductive film 106 and the conductive film 112 with the first gate insulating film and the second gate insulating film interposed therebetween.
  • the length of the conductive film 106 in the channel width direction is longer than the length of the oxide semiconductor film 108 in the channel width direction.
  • the length of the conductive film 112 in the channel width direction is longer than the length of the oxide semiconductor film 108 in the channel width direction.
  • the conductive film 106 and the conductive film 112 are electrically connected to each other in the opening portion 143 provided in the insulating film 104 and the insulating film 110, at least one of the side surfaces in the channel width direction of the oxide semiconductor film 108 is , Opposite to the conductive film 112 with the insulating film 110 interposed therebetween. That is, the entire oxide semiconductor film 108 in the channel width direction is covered with the conductive film 106 and the conductive film 112 with the first gate insulating film and the second gate insulating film interposed therebetween.
  • the conductive film 106 and the conductive film 112 surround the oxide semiconductor film 108 with the first gate insulating film and the second gate insulating film interposed therebetween in the channel width direction of the transistor 100.
  • the oxide semiconductor film 108 included in the transistor 100 is electrically surrounded by an electric field of the conductive film 106 functioning as the first gate electrode and the conductive film 112 functioning as the second gate electrode.
  • a device structure of a transistor that electrically surrounds an oxide semiconductor film in which a channel region is formed by an electric field of the first gate electrode and the second gate electrode is a surrounded channel (s-channel) structure. Can be called.
  • the transistor 100 Since the transistor 100 has an s-channel structure, an electric field for inducing a channel by the conductive film 106 and the conductive film 112 can be effectively applied to the oxide semiconductor film 108. Therefore, the current driving capability of the transistor 100 is improved, and high on-current characteristics can be obtained. Further, since the on-state current can be increased, the transistor 100 can be miniaturized. In addition, since the transistor 100 has a structure surrounded by the conductive film 106 and the conductive film 112, the mechanical strength of the transistor 100 can be increased.
  • the carrier flow region in the oxide semiconductor film 108 includes the oxide semiconductor film 108 on the insulating film 104 side, the oxide semiconductor film 108 on the insulating film 110 side, and the oxide semiconductor film 108. Since the film 108 has a wide range in the film, the amount of carrier movement in the transistor 100 increases. As a result, the on-state current of the transistor 100 is increased and the field effect mobility is increased. Specifically, the field effect mobility is 10 cm 2 / V ⁇ s or more. Note that the field-effect mobility here is not an approximate value of mobility as a physical property value of the oxide semiconductor film but an index of current driving force in a saturation region of the transistor and is an apparent field-effect mobility.
  • FIG. 1C in the channel width direction of the transistor 100, an opening which is different from the opening 143 is formed on the opposite side of the oxide semiconductor film 108 from the portion where the opening 143 is formed. Also good.
  • different potentials may be applied to the conductive film 106 and the conductive film 112 without providing the opening 143. That is, the signal A may be applied to one gate electrode, and the fixed potential Vb may be applied to the other gate electrode. Further, the signal A may be given to one gate electrode, and the signal B may be given to the other gate electrode. One gate electrode may be given a fixed potential Va, and the other gate electrode may be given a fixed potential Vb.
  • the transistor when a fixed potential is applied to both gate electrodes of a transistor, the transistor may function as an element equivalent to a resistance element.
  • the effective resistance of the transistor can be decreased (increased) by increasing (decreasing) the fixed potential Va or the fixed potential Vb in some cases.
  • an effective resistance lower (higher) than that obtained by a transistor having only one gate may be obtained.
  • the transistor 100 since the transistor 100 has an s-channel structure, high on-state current characteristics can be obtained. However, when current is supplied to the channel region 108 i in the oxide semiconductor film 108, one of the electric energy is supplied. The part may be converted to heat as Joule heat.
  • the transistor 100 further includes an insulating film 116 and an insulating film 118 over the conductive film 112 functioning as the second gate electrode. Accordingly, the channel region 108 i in the oxide semiconductor film 108 has a structure sandwiched between the conductive film 106, the insulating film 104, the insulating film 110, the conductive film 112, the insulating film 116, and the insulating film 118.
  • the transistor 100 has a structure that is likely to become a high temperature when an electric current is passed and easily emits infrared rays generated by heat.
  • infrared rays having a short wavelength can be strongly emitted at high temperatures, and it is easy to emit near infrared rays having a wavelength region of 780 nm to 2500 nm among infrared rays, particularly emitting near infrared rays having a wavelength region of 900 nm to 1550 nm.
  • Cheap
  • the channel width of the transistor 100 is preferably larger. Specifically, the channel width is preferably 50 ⁇ m or more, more preferably 100 ⁇ m or more.
  • the size (d iw ) of the oxide semiconductor film 108 in the channel width direction overlaps with the oxide semiconductor film 108 so that heat does not easily propagate from the oxide semiconductor film 108 to the conductive films 120 s and 120 d. It is preferable that the region have a size that is approximately the same as the size (d sw ) of the conductive film 120s in the channel width direction and the size (d dw ) of the conductive film 120d in the channel width direction. Alternatively, it is preferable that d iw has a region larger than d sw and d dw . In other words, the transistor 100 preferably has regions where d iw ⁇ d sw and d iw ⁇ d dw .
  • the conductive film 120s has a channel width direction size (d sw ′) in a region not overlapping with the oxide semiconductor film 108, and a channel width direction size (d sw ) in a region overlapping with the oxide semiconductor film 108. More preferably, it has a small (d sw > d sw ′) region.
  • the conductive film 120d has a channel width direction size (d dw ′) in a region not overlapping with the oxide semiconductor film 108 and a channel width direction size (d dw ) in a region overlapping with the oxide semiconductor film 108. More preferably, it has a small (d dw > d dw ′) region.
  • it is preferably 5 ⁇ m or more, more preferably 10 ⁇ m or more.
  • the size of the opening 141s and the opening 141d because the heat generated in the channel region 108i can be hardly transmitted to the conductive film 120s and the conductive film 120d.
  • the conductive films 120s and 120d which are conductive films connected to the oxide semiconductor film 108 are preferably materials having low thermal conductivity.
  • the transistor 100 can be a transistor that easily emits near-infrared light.
  • the oxide semiconductor film 108 in the transistor 100 which is one embodiment of the present invention preferably includes a metal oxide, and the metal oxide preferably includes at least indium (In) or zinc (Zn).
  • oxide semiconductor film contains In, for example, carrier mobility (electron mobility) increases.
  • oxide semiconductor film contains Zn, the oxide semiconductor film is likely to be crystallized.
  • the oxide semiconductor film includes the element M having a function as a stabilizer, for example, the energy gap (Eg) of the oxide semiconductor film is increased.
  • An oxide semiconductor film suitable for one embodiment of the present invention has an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more. In this manner, the off-state current of the transistor 100 can be reduced by using a metal oxide with a wide energy gap for the oxide semiconductor film 108.
  • the element M is an element having a high binding energy with oxygen, and the binding energy with oxygen is higher than that of In.
  • an In—Zn oxide, an In—M oxide, or an In—M—Zn oxide can be used.
  • an In-M-Zn oxide M represents aluminum (Al), gallium (Ga), yttrium (Y), or tin (Sn)
  • IGZO In—Ga—Zn oxide in which M is Ga is preferably used.
  • the oxide semiconductor film 108 is an In-M-Zn oxide
  • the atomic ratio of In and M is higher than 25 atomic% and M is less than 75 atomic% when the sum of In and M is 100 atomic%.
  • In is higher than 34 atomic% and M is lower than 66 atomic%.
  • the oxide semiconductor film 108 preferably includes a region where the atomic ratio of In is greater than or equal to the atomic ratio of M.
  • the oxide semiconductor film 108 includes a region in which the atomic ratio of In is greater than or equal to the atomic ratio of M, so that the field-effect mobility of the transistor 100 (sometimes referred to simply as mobility or ⁇ FE) is increased. Can do. Specifically, the field-effect mobility of the transistor 100 can be greater than 10 cm 2 / V ⁇ s, and more preferably, the field-effect mobility of the transistor 100 can be greater than 30 cm 2 / V ⁇ s.
  • the transistor has a shift included in a scan line driver circuit (also referred to as a gate driver) that generates a gate signal or a scan line driver circuit
  • a scan line driver circuit also referred to as a gate driver
  • the size of the scan line driver circuit can be reduced, and a semiconductor device or a display device with a narrow frame width (also referred to as a narrow frame) can be provided.
  • the gate voltage of a transistor used in the circuit can be reduced, power consumption of the display device can be reduced. Note that details of the scanning line driving circuit will be described later.
  • the display device can have high definition.
  • the transistor is suitable as a transistor of a circuit or a driver circuit.
  • the thickness of the oxide semiconductor film 108 is 3 nm to 200 nm, preferably 3 nm to 100 nm, more preferably 3 nm to 60 nm.
  • the atomic ratio of the metal element of the sputtering target used for forming the In-M-Zn oxide is such that In is M or more, Zn Preferably satisfies M or more.
  • x b / y b is 1/3 or more and 6 or less
  • z b / y b is preferably 1/3 or more and 6 or less, and more preferably 1 or more and 6 or less.
  • the atomic ratio of the oxide semiconductor film 108 includes a variation of plus or minus 40% of the above atomic ratio as an error.
  • the channel region 108 i in the oxide semiconductor film 108 is preferably as few as possible as impurities such as hydrogen or moisture.
  • Hydrogen contained in the oxide semiconductor film 108 reacts with oxygen bonded to metal atoms to become water, and oxygen vacancies are formed in a lattice from which oxygen is released (or a portion from which oxygen is released). When hydrogen enters the oxygen vacancies, electrons serving as carriers may be generated. In some cases, a part of hydrogen is bonded to oxygen bonded to a metal atom, so that an electron serving as a carrier is generated. Therefore, a transistor including an oxide semiconductor film containing hydrogen is likely to have electrical characteristics (also referred to as normally-on characteristics) in which the threshold voltage is negative.
  • the channel region 108i of the oxide semiconductor film 108 is preferably reduced as much as possible.
  • the hydrogen concentration obtained by secondary ion mass spectrometry (SIMS) is 2 ⁇ 10 20 atoms / cm 3 or less, preferably 5 ⁇ 10 19 atoms. / Cm 3 or less, more preferably 1 ⁇ 10 19 atoms / cm 3 or less, preferably less than 5 ⁇ 10 18 atoms / cm 3 , preferably 1 ⁇ 10 18 atoms / cm 3 or less, more preferably 5 ⁇ 10 17 atoms / cm 3. 3 or less, more preferably 1 ⁇ 10 16 atoms / cm 3 or less.
  • the transistor has electrical characteristics (also referred to as normally-off characteristics) in which the threshold voltage is positive.
  • the oxide semiconductor film 108 contains silicon or carbon which is one of Group 14 elements, oxygen vacancies increase and the oxide semiconductor film 108 may be n-type. Therefore, in the oxide semiconductor film 108, particularly in the channel region 108i, the concentration of silicon or carbon (concentration obtained by secondary ion mass spectrometry) is 2 ⁇ 10 18 atoms / cm 3 or less, or 2 ⁇ 10 17 atoms. / Cm 3 or less. As a result, the transistor has electrical characteristics (also referred to as normally-off characteristics) in which the threshold voltage is positive.
  • the concentration of alkali metal or alkaline earth metal obtained by secondary ion mass spectrometry is 1 ⁇ 10 18 atoms / cm 3 or less, or 2 ⁇ 10 16 atoms / cm 3 or less.
  • Alkali metal and alkali metal may generate carriers when combined with an oxide semiconductor, which may increase off-state current of the transistor. Therefore, it is preferable to reduce the concentration of alkali metal or alkaline earth metal in the channel region 108i.
  • the transistor has electrical characteristics (also referred to as normally-off characteristics) in which the threshold voltage is positive.
  • the nitrogen concentration obtained by secondary ion mass spectrometry may be 5 ⁇ 10 18 atoms / cm 3 or less.
  • the carrier density of the oxide semiconductor film 108 can be reduced by reducing the impurity element in the channel region 108i. Therefore, in the channel region 108i, the carrier density is 1 ⁇ 10 17 / cm 3 or less, or 1 ⁇ 10 15 / cm 3 or less, or 1 ⁇ 10 13 / cm 3 or less, or 1 ⁇ 10 11 / cm 3 or less. It can be.
  • the oxide semiconductor film 108 having a low impurity concentration and a low defect level density as the channel region 108i, a transistor having more excellent electric characteristics can be manufactured.
  • the low impurity concentration and the low density of defect states are called high purity intrinsic or substantially high purity intrinsic.
  • it is called intrinsic or substantially intrinsic.
  • An oxide semiconductor that is highly purified intrinsic or substantially highly purified intrinsic has few carrier generation sources, and thus may have a low carrier density. Therefore, a transistor in which a channel region is formed in the oxide semiconductor film easily has electrical characteristics (also referred to as normally-off characteristics) in which the threshold voltage is positive.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, and thus may have a low density of trap states.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film can have characteristics with extremely low off-state current. Therefore, a transistor in which a channel region is formed in the oxide semiconductor film has a small variation in electrical characteristics and may be a highly reliable transistor.
  • the impurity of the semiconductor means a component other than the main component constituting the semiconductor film.
  • an element having a concentration of less than 0.1 atomic% is an impurity.
  • DOS Density of State
  • examples of impurities that change the characteristics of the semiconductor include Group 1 elements, Group 2 elements, Group 14 elements, Group 15 elements, and transition metals other than the main component.
  • oxygen vacancies may be formed by mixing impurities such as hydrogen, for example.
  • impurities such as hydrogen
  • examples of impurities that change the characteristics of the semiconductor include Group 1 elements, Group 2 elements, Group 13 elements, and Group 15 elements other than oxygen and hydrogen.
  • a transistor in which a channel region is formed in a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film tends to have electrical characteristics (also referred to as normally-off characteristics) in which the threshold voltage is positive.
  • a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film has a low density of defect states, and thus may have a low density of trap states.
  • a transistor including a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor film is a semiconductor element with extremely small off-state current, a channel width of 1 ⁇ 10 6 ⁇ m, and a channel length L of 10 ⁇ m.
  • the off current can be obtained to be less than the measurement limit of the semiconductor parameter analyzer, that is, 1 ⁇ 10 ⁇ 13 A or less. . Therefore, a transistor in which a channel region is formed in an oxide semiconductor film has little change in electrical characteristics and has high reliability.
  • off-state current refers to drain current when a transistor is off (also referred to as a non-conduction state or a cutoff state).
  • the off state is a state where the voltage Vgs between the gate and the source is lower than the threshold voltage Vth in the n-channel transistor, and the voltage Vgs between the gate and the source in the p-channel transistor unless otherwise specified. Is higher than the threshold voltage Vth.
  • the off-state current of an n-channel transistor sometimes refers to a drain current when the voltage Vgs between the gate and the source is lower than the threshold voltage Vth.
  • the transistor off current may depend on Vgs. Therefore, the off-state current of the transistor being I or less sometimes means that there exists a value of Vgs at which the off-state current of the transistor is I or less.
  • the off-state current of a transistor may refer to an off-state current in an off state at a predetermined Vgs, an off state in a Vgs within a predetermined range, or an off state in Vgs at which a sufficiently reduced off current is obtained.
  • the drain current when Vgs is 0.5 V is 1 ⁇ 10 ⁇ 9 A
  • the drain current when Vgs is 0.1 V is 1 ⁇ 10 ⁇ 13 A.
  • an n-channel transistor has a drain current of 1 ⁇ 10 ⁇ 19 A when Vgs is ⁇ 0.5 V and a drain current of 1 ⁇ 10 ⁇ 22 A when Vgs is ⁇ 0.8 V. Since the drain current of the transistor is 1 ⁇ 10 ⁇ 19 A or less when Vgs is ⁇ 0.5 V or Vgs is in the range of ⁇ 0.5 V to ⁇ 0.8 V, the off-state current of the transistor is 1 It may be said that it is below x10 ⁇ -19> A. Since there is Vgs at which the drain current of the transistor is 1 ⁇ 10 ⁇ 22 A or less, the off-state current of the transistor may be 1 ⁇ 10 ⁇ 22 A or less.
  • Transistor off-state current may depend on temperature.
  • off-state current may represent off-state current at room temperature, 60 ° C., 85 ° C., 95 ° C., or 125 ° C. unless otherwise specified.
  • the off-state current of a transistor is I or less means that room temperature, 60 ° C., 85 ° C., 95 ° C., 125 ° C., a temperature at which reliability of a semiconductor device or the like including the transistor is guaranteed, or the transistor includes In some cases, there is a value of Vgs at which the off-state current of the transistor is equal to or lower than I at a temperature (for example, any one temperature of 5 ° C. to 35 ° C.) at which the semiconductor device or the like is used.
  • the off-state current of the transistor may depend on the voltage Vds between the drain and the source.
  • the off-state current is Vds of 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V unless otherwise specified. Or an off-current at 20V.
  • Vds in which reliability of a semiconductor device or the like including the transistor is guaranteed, or an off-current in Vds used in the semiconductor device or the like including the transistor may be represented.
  • the off-state current of the transistor is equal to or less than I.
  • Vds is 0.1V, 0.8V, 1V, 1.2V, 1.8V, 2.5V, 3V, 3.3V, 10V, 12V, 16V, 20V Vds for which the reliability of the semiconductor device including the transistor is guaranteed, or there is a value of Vgs at which the off-state current of the transistor at Vds used in the semiconductor device including the transistor is I or less. May be pointed to.
  • the drain may be read as the source. That is, the off-state current sometimes refers to a current that flows through the source when the transistor is off.
  • off-state current may refer to current that flows between a source and a drain when a transistor is off, for example.
  • the charge trapped in the trap level of the oxide semiconductor film takes a long time to disappear, and may behave as if it were a fixed charge. Therefore, a transistor in which a channel region is formed in an oxide semiconductor film with a high trap state density may have unstable electrical characteristics.
  • impurities include hydrogen, nitrogen, alkali metals, and alkaline earth metals.
  • oxygen vacancies formed in the channel region 108 i in the oxide semiconductor film 108 are problematic because they affect transistor characteristics. For example, when oxygen vacancies are formed in the channel region 108i of the oxide semiconductor film 108, hydrogen is bonded to the oxygen vacancies to serve as a carrier supply source. When a carrier supply source is generated in the channel region 108 i of the oxide semiconductor film 108, a change in electrical characteristics of the transistor 100 including the oxide semiconductor film 108, typically, a threshold voltage shift occurs. Therefore, it is preferable that the number of oxygen vacancies be smaller in the channel region 108 i of the oxide semiconductor film 108.
  • the insulating film in contact with the oxide semiconductor film specifically, the insulating film 104 formed below the oxide semiconductor film 108 and the oxide semiconductor film 108 is formed.
  • the insulating film 110 is configured to contain excess oxygen. By transferring oxygen or excess oxygen from the insulating film 104 and the insulating film 110 to the oxide semiconductor film 108, oxygen vacancies in the oxide semiconductor film 108 can be reduced. Thus, variation in electrical characteristics of the transistor 100, in particular, variation in electrical characteristics of the transistor 100 due to light irradiation can be suppressed.
  • a manufacturing method in which there is no increase in manufacturing steps or in which the number of manufacturing steps is extremely small is used so that the insulating film 104 and the insulating film 110 contain excess oxygen.
  • the yield of the transistor 100 can be increased.
  • the formation surface of the oxide semiconductor film 108 is formed by forming the oxide semiconductor film 108 in an atmosphere containing oxygen gas by a sputtering method. Oxygen or excess oxygen is added to the insulating film 104.
  • the transistor 100 having such a structure has few defects in the channel region 108i in the oxide semiconductor film 108, electric characteristics are improved. Typically, the on-state current and the field-effect mobility of the transistor 100 can be increased.
  • the transistor 100 has a small amount of variation in threshold voltage in a BT stress test and an optical BT stress test, which are examples of a stress test, and has high reliability.
  • the BT stress test is a kind of accelerated test, and a change in characteristics (that is, a secular change) of a transistor caused by long-term use can be evaluated in a short time.
  • the amount of change in the threshold voltage of the transistor before and after the BT stress test is an important index for examining reliability. Before and after the BT stress test, the smaller the variation amount of the threshold voltage, the higher the reliability of the transistor.
  • the source region 108 s and the drain region 108 d are in contact with the insulating film 116.
  • the source region 108s and the drain region 108d are in contact with the insulating film 116, one or both of hydrogen and nitrogen are added from the insulating film 116 to the source region 108s and the drain region 108d, so that the carrier density is increased. .
  • the oxide semiconductor film 108 is not limited to the above structure, and a film having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (such as field-effect mobility and threshold voltage) of a transistor. Good.
  • the carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, etc. of the oxide semiconductor film should be appropriate. Is preferred.
  • the oxide semiconductor film 108 may have a non-single crystal structure.
  • the non-single crystal structure includes, for example, a CAAC-OS (C Axis Crystalline Oxide Semiconductor) described later, a polycrystalline structure, a microcrystalline structure described later, or an amorphous structure.
  • the amorphous structure has the highest density of defect states
  • the CAAC-OS has the lowest density of defect states.
  • the oxide semiconductor film 108 includes a single-layer film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region, Or the structure where this film
  • the channel region 108i may have different crystallinity from the source region 108s and the drain region 108d. Specifically, in the oxide semiconductor film 108, the source region 108s and the drain region 108d may have lower crystallinity than the channel region 108i. This is because when the impurity element is added to the source region 108s and the drain region 108d, the source region 108s and the drain region 108d are damaged, and crystallinity is lowered.
  • the source region 108s and the drain region 108d included in the oxide semiconductor film 108 may each include an element that forms oxygen vacancies.
  • the element that forms oxygen vacancies typically include hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, chlorine, and a rare gas.
  • rare gas elements include helium, neon, argon, krypton, and xenon.
  • the bond between the metal element and oxygen in the oxide semiconductor film is cut, and oxygen vacancies are formed.
  • oxygen bonded to the metal element in the oxide semiconductor film is bonded to the impurity element, so that oxygen is released from the metal element and oxygen vacancies are formed. The As a result, the carrier density in the oxide semiconductor film is increased and the conductivity is increased.
  • the substrate 102 is not limited to a specific substrate.
  • the substrate include a semiconductor substrate (for example, a single crystal substrate or a silicon substrate), an SOI substrate, a glass substrate, a quartz substrate, a ceramic substrate, a sapphire substrate, a plastic substrate, a metal substrate, a stainless steel substrate, and a stainless steel foil.
  • the glass substrate include barium borosilicate glass, aluminoborosilicate glass, and soda lime glass.
  • Examples of the flexible substrate, the laminated film, and the base film include the following.
  • plastics represented by polyethylene terephthalate (PET), polyethylene naphthalate (PEN), and polyethersulfone (PES).
  • PET polyethylene terephthalate
  • PEN polyethylene naphthalate
  • PES polyethersulfone
  • Another example is a synthetic resin such as acrylic.
  • examples include polypropylene, polyester, polyvinyl fluoride, and polyvinyl chloride.
  • examples include polyamide, polyimide, aramid, epoxy, an inorganic vapor deposition film, and papers.
  • a transistor by manufacturing a transistor using a semiconductor substrate, a single crystal substrate, an SOI substrate, or the like, a transistor with small variation in characteristics, size, or shape, high current capability, and small size can be manufactured. . When a circuit is formed using such transistors, the power consumption of the circuit can be reduced or the circuit can be highly integrated.
  • the sixth generation (1500 mm ⁇ 1850 mm), the seventh generation (1870 mm ⁇ 2200 mm), the eighth generation (2200 mm ⁇ 2400 mm), the ninth generation (2400 mm ⁇ 2800 mm), the tenth generation.
  • a large area substrate such as a generation (2950 mm ⁇ 3400 mm)
  • a large display device can be manufactured.
  • a flexible substrate may be used as the substrate 102, and the transistor may be formed directly over the flexible substrate.
  • a separation layer may be provided between the substrate 102 and the transistor. The separation layer can be used for separation from the substrate 102 and transfer to another substrate after the semiconductor device is partially or entirely completed thereon. At that time, the transistor can be transferred to a substrate having poor heat resistance or a flexible substrate. Note that, for example, a structure in which an inorganic film of a tungsten film and a silicon oxide film is stacked, or a structure in which an organic resin film such as polyimide is formed over a substrate can be used for the above-described release layer.
  • Examples of a substrate on which a transistor is transferred include a paper substrate, a cellophane substrate, an aramid film substrate, a polyimide film substrate, a stone substrate, a wood substrate, a cloth substrate (natural fiber) in addition to the above-described substrate capable of forming a transistor.
  • a substrate on which a transistor is transferred includes a paper substrate, a cellophane substrate, an aramid film substrate, a polyimide film substrate, a stone substrate, a wood substrate, a cloth substrate (natural fiber) in addition to the above-described substrate capable of forming a transistor.
  • synthetic fibers including nylon, polyurethane, polyester
  • recycled fibers including acetate, cupra, rayon, recycled polyester
  • leather substrates rubber substrates, and the like.
  • the insulating film 104 can be formed using a sputtering method, a CVD method, an evaporation method, a pulse laser deposition (PLD) method, a printing method, a coating method, or the like as appropriate.
  • the insulating film 104 can be formed by a single layer or a stacked layer of an oxide insulating film and a nitride insulating film, for example. Note that in order to improve interface characteristics with the oxide semiconductor film 108, at least a region in contact with the oxide semiconductor film 108 in the insulating film 104 is preferably formed using an oxide insulating film.
  • oxygen contained in the insulating film 104 can be transferred to the oxide semiconductor film 108 by heat treatment.
  • the thickness of the insulating film 104 can be 50 nm or more, 100 nm or more and 3000 nm or less, or 200 nm or more and 1000 nm or less.
  • the insulating film 104 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide, or the like may be used, and the insulating film 104 can be provided as a single layer or a stacked layer.
  • a stacked structure of a silicon nitride film and a silicon oxynitride film is used as the insulating film 104.
  • oxygen can be efficiently introduced into the oxide semiconductor film 108 by using the insulating film 104 as a stacked structure and using a silicon nitride film on the lower layer side and a silicon oxynitride film on the upper layer side.
  • silicon oxynitride refers to a composition having a higher oxygen content than nitrogen, preferably oxygen is 55 atomic% or more and 65 atomic% or less, and nitrogen is 1 atomic% or more.
  • the term includes 20 atomic% or less, silicon in a range of 25 atomic% to 35 atomic%, and hydrogen in a range of 0.1 atomic% to 10 atomic%.
  • Silicon nitride oxide refers to a composition having a nitrogen content higher than that of oxygen.
  • nitrogen is 55 atomic% to 65 atomic%
  • oxygen is 1 atomic% to 20 atomic%
  • silicon is 25 This means that the concentration is in the range of atomic% to 35 atomic% and hydrogen in the concentration range of 0.1 atomic% to 10 atomic%.
  • the insulating film 104 is an oxide insulating film, and has a region containing oxygen in excess of the stoichiometric composition (oxygen-excess region). More preferred.
  • the insulating film 104 is an insulating film capable of releasing oxygen.
  • the insulating film 104 may be formed in an oxygen atmosphere. Alternatively, oxygen may be added to the insulating film 104 after deposition. A method for adding oxygen to the insulating film 104 after film formation will be described later.
  • hafnium silicate hafnium silicate to which nitrogen is added (HfSi x O y N z ), hafnium aluminate to which nitrogen is added (HfAl x O y N z ), hafnium oxide
  • HfSiO x hafnium silicate to which nitrogen is added
  • hafSi x O y N z hafnium silicate to which nitrogen is added
  • hafAl x O y N z hafnium oxide
  • a high-k material family such as yttrium oxide can be suitably used.
  • the material containing hafnium or yttrium has a higher dielectric constant than silicon oxide or silicon oxynitride.
  • hafnium oxide having a crystal structure has a higher dielectric constant than hafnium oxide having an amorphous structure. Therefore, in order to obtain a transistor with low off-state current, it is preferable to use hafnium oxide having a crystal structure. Examples of the crystal structure include a monoclinic system and a cubic system. Note that one embodiment of the present invention is not limited thereto.
  • the insulating film 104 is formed by stacking a silicon nitride film on the conductive film 106 side and a silicon oxide film on the oxide semiconductor film 108 side.
  • the silicon nitride film has a relative dielectric constant higher than that of the silicon oxide film, and has a large film thickness necessary for obtaining a capacitance equivalent to that of the silicon oxide film. Therefore, by including a silicon nitride film as the first gate insulating film of the transistor 100, the first gate insulating film can be physically thickened. Accordingly, a decrease in the withstand voltage of the transistor 100 can be suppressed, and further, the withstand voltage can be improved, so that electrostatic breakdown of the transistor 100 can be suppressed.
  • the insulating film 110 can be formed using a single layer or a stacked layer of an oxide insulating film or a nitride insulating film. Note that in order to improve interface characteristics with the oxide semiconductor film 108, at least a region in contact with the oxide semiconductor film 108 in the insulating film 110 is preferably formed using an oxide insulating film.
  • the insulating film 110 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide, or the like may be used, and the insulating film 110 can be provided as a single layer or a stacked layer.
  • an insulating film having a blocking effect of oxygen, hydrogen, water, or the like as the insulating film 110, diffusion of oxygen from the oxide semiconductor film 108 to the outside and hydrogen from the outside to the oxide semiconductor film 108 are performed. Invasion of water, etc. can be prevented.
  • the insulating film having a blocking effect of oxygen, hydrogen, water, and the like include aluminum oxide, aluminum oxynitride, gallium oxide, gallium oxynitride, yttrium oxide, yttrium oxynitride, hafnium oxide, and hafnium oxynitride.
  • hafnium silicate HfSiO x
  • hafnium silicate to which nitrogen is added HfSi x O y N z
  • hafnium aluminate to which nitrogen is added
  • hafnium oxide By using a high-k material such as yttrium oxide, gate leakage of the transistor can be reduced.
  • oxygen contained in the insulating film 110 can be moved to the oxide semiconductor film 108 by heat treatment.
  • the insulating film 110 preferably includes at least an oxide insulating film containing more oxygen than oxygen that satisfies the stoichiometric composition.
  • the second gate insulating film can have one layer or two or more layers as appropriate. Note that in these cases, it is preferable to include an oxide insulating film containing at least more oxygen than that in the stoichiometric composition.
  • the thickness of the insulating film 110 can be 5 nm to 400 nm, 5 nm to 300 nm, or 10 nm to 250 nm.
  • the conductive film 106 and the conductive films 120s and 120d can be formed by a sputtering method, a vacuum evaporation method, a pulse laser deposition (PLD) method, a thermal CVD method, or the like.
  • a metal element selected from aluminum, chromium, copper, tantalum, titanium, molybdenum, nickel, iron, cobalt, and tungsten, or an alloy containing the above metal element as a component It can be formed using an alloy or the like in which the above metal elements are combined.
  • the conductive films 120s and 120d may have a single-layer structure or a stacked structure including two or more layers.
  • a single layer structure of an aluminum film containing silicon, a single layer structure of a copper film containing manganese, a two layer structure in which a titanium film is laminated on an aluminum film, a two layer structure in which a titanium film is laminated on a titanium nitride film, and nitriding Two-layer structure in which tungsten film is laminated on titanium film, two-layer structure in which tungsten film is laminated on tantalum nitride film or tungsten nitride film, two-layer structure in which copper film is laminated on copper film containing manganese, on titanium film
  • the conductive films 120s and 120d include indium tin oxide (Indium Tin Oxide: ITO), indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, and titanium oxide.
  • ITO Indium Tin Oxide
  • a light-transmitting conductive material such as indium tin oxide, indium zinc oxide, or indium tin oxide containing silicon (In-Sn-Si oxide: also referred to as ITSO) can be used.
  • ITSO indium tin oxide containing silicon
  • a stacked structure of the above light-transmitting conductive material and the above metal element can be employed.
  • the thickness of the conductive films 120s and 120d can be 30 nm to 500 nm, or 100 nm to 400 nm.
  • Conductive film 112 functioning as second gate electrode is formed using a material and a manufacturing method similar to those of the conductive film 106 functioning as the first gate electrode and the conductive films 120 s and 120 d functioning as the pair of electrodes described above. Can be formed. Or these laminated structures may be sufficient.
  • the conductive film 112 can be formed using a material and a manufacturing method similar to those of the oxide semiconductor film 108 described above.
  • an In oxide, an In—Sn oxide, an In—Zn oxide, an In—Ga oxide, a Zn oxide, an Al—Zn oxide, an In—Ga—Zn oxide, or the like is used as the conductive film 112.
  • an In—Sn oxide or an In—Ga—Zn oxide is preferably used.
  • a material such as indium tin oxide (ITO) or indium tin oxide to which silicon oxide is added (ITSO) can be used.
  • ITO indium tin oxide
  • ITSO indium tin oxide to which silicon oxide is added
  • the atomic ratio of the metal element of the sputtering target used for forming the In-M-Zn oxide is a region where In is M or more. It is preferable to have.
  • the conductive film 112 is not limited to the composition of the above sputtering target.
  • the conductive film 112 can have a single-layer structure or a stacked structure including two or more layers.
  • the conductive film 112 has a function of supplying oxygen to the insulating film 110. Since the conductive film 112 has a function of supplying oxygen to the insulating film 110, excess oxygen can be contained in the insulating film 110. When the insulating film 110 includes the excess oxygen region, the excess oxygen can be supplied into the oxide semiconductor film 108, more specifically, the channel region 108i. Therefore, a highly reliable semiconductor device can be provided.
  • excess oxygen may be supplied to the insulating film 104 formed below the oxide semiconductor film 108.
  • oxygen contained in the insulating film 104 can be supplied to the source region 108s and the drain region 108d included in the oxide semiconductor film 108.
  • the resistance in the source region 108s and the drain region 108d may increase.
  • the insulating film 110 formed over the oxide semiconductor film 108 has excess oxygen, it is possible to selectively supply excess oxygen only to the channel region 108i.
  • the carrier density in the source region 108s and the drain region 108d may be selectively increased.
  • the conductive film 112 is supplied with one or both of nitrogen and hydrogen from the insulating film 116, whereby donor levels are formed in the vicinity of the conduction band, and the carrier density becomes higher.
  • the conductive film 112 also has a function as an oxide conductor (OC: Oxide Conductor). Therefore, the conductive film 112 has a higher carrier density than the oxide semiconductor film 108.
  • an oxide semiconductor has a large energy gap and thus has a light-transmitting property with respect to visible light.
  • an oxide conductor is an oxide semiconductor having a donor level in the vicinity of the conduction band. Therefore, the oxide conductor is less influenced by absorption due to the donor level, and has a light-transmitting property similar to that of an oxide semiconductor with respect to visible light. Therefore, by using an oxide conductor for the conductive film 112, infrared rays emitted from the channel region 108i can be extracted efficiently.
  • the insulating film 116 includes one or both of nitrogen and hydrogen. With the structure in which the insulating film 116 includes one or both of nitrogen and hydrogen, one or both of nitrogen and hydrogen can be supplied to the oxide semiconductor film 108 and the conductive film 112.
  • An example of the insulating film 116 is a nitride insulating film.
  • the nitride insulating film can be formed using silicon nitride, silicon nitride oxide, aluminum nitride, aluminum nitride oxide, or the like.
  • the concentration of hydrogen contained in the insulating film 116 is preferably 1 ⁇ 10 22 atoms / cm 3 or more.
  • the insulating film 116 is in contact with the source region 108s and the drain region 108d of the oxide semiconductor film 108. In addition, the insulating film 116 is in contact with the conductive film 112. Accordingly, the hydrogen concentration in the source region 108s, the drain region 108d, and the conductive film 112 in contact with the insulating film 116 is increased, so that the carrier density of the source region 108s, the drain region 108d, and the conductive film 112 can be increased. Note that the source region 108 s, the drain region 108 d, and the conductive film 112 may have regions where the hydrogen concentration in the film is the same by being in contact with the insulating film 116.
  • an oxide insulating film or a nitride insulating film can be formed as a single layer or a stacked layer.
  • the insulating film 118 for example, silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, hafnium oxide, gallium oxide, Ga—Zn oxide, or the like may be used, and the insulating film 118 can be provided as a single layer or a stacked layer.
  • the insulating film 118 is preferably a film that functions as a barrier film of hydrogen, water, etc. from the outside.
  • the thickness of the insulating film 118 can be greater than or equal to 30 nm and less than or equal to 500 nm, or greater than or equal to 100 nm and less than or equal to 400 nm.
  • FIG. 2A is a top view of the transistor 100A
  • FIG. 2B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 2A
  • FIG. 2C is FIG. 2A. It is sectional drawing between dashed-dotted lines Y1-Y2.
  • 2A, 2B, and 2C includes an insulating film 104 formed over a substrate 102, an oxide semiconductor film 108 over the insulating film 104, and an insulating film over the oxide semiconductor film 108. 110, the conductive film 112 over the insulating film 110, the insulating film 104, the oxide semiconductor film 108, and the insulating film 116 over the conductive film 112.
  • the oxide semiconductor film 108 includes a channel region 108 i in contact with the insulating film 110, a source region 108 s in contact with the insulating film 116, and a drain region 108 d in contact with the insulating film 116.
  • the transistor 100A is different from the structure of the transistor 100 described above in that the conductive film 106 and the opening 143 are not provided.
  • the transistor 100A illustrated in FIGS. 2A, 2B, and 2C has a structure in which a conductive film functioning as a gate electrode is formed only over the oxide semiconductor film 108, unlike the transistor 100 described above. is there. As shown in the transistor 100A, when one gate electrode is used, manufacturing is facilitated, so that it can be manufactured at low cost.
  • FIG. 3A is a top view of the transistor 100B
  • FIG. 3B is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 3A
  • FIG. 3C is FIG. 3A. It is sectional drawing between dashed-dotted lines Y1-Y2.
  • 3A, 3B, and 3C are different in the shape of the conductive film 112 from the transistor 100 described above.
  • the lower end portion of the conductive film 112 included in the transistor 100B is formed inside the upper end portion of the insulating film 110.
  • the side end portion of the insulating film 110 is located outside the side end portion of the conductive film 112.
  • the conductive film 112 and the insulating film 110 are processed with the same mask, the conductive film 112 is processed with a wet etching method, and the insulating film 110 is processed with a dry etching method, whereby the above structure can be obtained. .
  • the region 108 f may be formed in the oxide semiconductor film 108.
  • the region 108f is formed between the channel region 108i and the source region 108s, and between the channel region 108i and the drain region 108d.
  • the region 108f functions as either a high resistance region or a low resistance region.
  • the high resistance region is a region which has a resistance equivalent to that of the channel region 108 i and does not overlap with the conductive film 112 functioning as a gate electrode.
  • the region 108f functions as a so-called offset region.
  • the region 108f may be 1 ⁇ m or less in the channel length (L) direction in order to suppress a decrease in on-state current of the transistor 100B.
  • the low resistance region is a region having a resistance lower than that of the channel region 108i and higher than that of the source region 108s and the drain region 108d.
  • the region 108f functions as a so-called LDD (Lightly Doped Drain) region.
  • LDD Lightly Doped Drain
  • the region 108f is a low-resistance region
  • one or both of hydrogen and nitrogen is supplied from the insulating film 116 to the region 108f, or the region 108f is conductive using the insulating film 110 and the conductive film 112 as a mask.
  • the impurity is added to the oxide semiconductor film 108 through the insulating film 110.
  • FIG. 4A and 4B are cross-sectional views of the transistor 100C.
  • a top view of the transistor 100C is similar to the transistor 100B illustrated in FIG. 3A, and thus will be described with reference to FIG. 4A is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 3A, and FIG. 4B is a cross-sectional view taken along the dashed-dotted line Y1-Y2 in FIG.
  • the transistor 100C is different from the transistor 100B described above in that an insulating film 122 functioning as a planarization insulating film is provided.
  • Other configurations are similar to those of the transistor 100B described above, and have the same effects.
  • the insulating film 122 has a function of flattening unevenness caused by a transistor or the like.
  • the insulating film 122 only needs to be insulative and is formed using an inorganic material or an organic material.
  • the inorganic material include silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, aluminum oxide, and aluminum nitride.
  • photosensitive resin materials such as an acrylic resin or a polyimide resin, are mentioned, for example.
  • the shape of the opening included in the insulating film 122 is smaller than the openings 141s and 141d.
  • the shape is not limited to this, and for example, the openings 141s and 141d are used.
  • the shape may be the same as or larger than the openings 141s and 141d.
  • FIGS. 4A and 4B illustrate the structure in which the conductive films 120s and 120d are provided over the insulating film 122, but the present invention is not limited thereto.
  • the conductive films 120s and 120d are provided over the insulating film 118.
  • the insulating film 122 may be provided over the conductive films 120s and 120d.
  • FIG. 5A and 5B are cross-sectional views of the transistor 100D.
  • a top view of the transistor 100D is similar to the transistor 100 illustrated in FIG. 2A, and thus will be described with reference to FIG. 5A is a cross-sectional view taken along the alternate long and short dash line X1-X2 in FIG. 2A, and FIG. 5B is a cross-sectional view taken along the alternate long and short dash line Y1-Y2 in FIG.
  • the transistor 100D is different from the transistor 100A described above in the shape of the insulating film 110. Other configurations are similar to those of the transistor 100A described above, and have the same effects.
  • the insulating film 110 included in the transistor 100D is located inside the conductive film 112.
  • the side surface of the insulating film 110 is located inside the lower end portion of the conductive film 112.
  • the insulating film 110 is side-etched using an etchant or the like, whereby the structure illustrated in FIGS. 5A and 5B can be obtained. Note that with the insulating film 110 having the above structure, a hollow region 147 is formed below the conductive film 112.
  • the hollow region 147 has air and functions as a part of the gate insulating film. Note that the relative dielectric constant of the hollow region 147 is approximately 1 as in the case of air. Therefore, with the structure of the transistor 100D, when voltage is applied to the conductive film 112 functioning as a gate electrode, the voltage applied to the channel region 108i below the hollow region 147 is reduced to the channel region below the insulating film 110. It will be lower than the voltage applied to 108i. Therefore, the channel region 108 i below the hollow region 147 effectively functions as an overlap region (also referred to as a Lov region). Note that the Lov region is a region that overlaps with the conductive film 112 functioning as a gate electrode and has a lower resistance than the channel region 108i.
  • FIG. 6A and 6B are cross-sectional views of the transistor 100E.
  • the top view of the transistor 100E is similar to the transistor 100 illustrated in FIG. 2A, and thus will be described with reference to FIG. 9A is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 2A, and FIG. 9B is a cross-sectional view taken along the dashed-dotted line Y1-Y2 in FIG.
  • the transistor 100E is different from the transistor 100A, the insulating film 110, and the insulating film 116 described above. Other configurations are similar to those of the transistor 100A described above, and have the same effects.
  • the insulating film 110 included in the transistor 100E is located inside the conductive film 112.
  • the side surface of the insulating film 110 is located inside the lower end portion of the conductive film 112.
  • the insulating film 110 is side-etched using an etchant or the like, whereby the structure illustrated in FIGS. 6A and 6B can be obtained.
  • the insulating film 116 is formed so that the insulating film 116 also enters the lower side of the conductive film 112, and the insulating film 116 is positioned below the conductive film 112. In contact with the physical semiconductor film 108.
  • the source region 108 s and the drain region 108 d are located inside the lower end portion of the conductive film 112.
  • the transistor 100E has a Lov region.
  • a high-resistance region is not formed between the channel region 108i and the source region 108s and the drain region 108d, so that the on-state current of the transistor is increased. Is possible.
  • FIG. 7A and 7B are cross-sectional views of the transistor 100F.
  • a top view of the transistor 100F is similar to the transistor 100 illustrated in FIG. 1A, and thus will be described with reference to FIG. 7A is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 1A, and FIG. 7B is a cross-sectional view taken along the dashed-dotted line Y1-Y2 in FIG.
  • the transistor 100F is different from the transistor 100 described above in the structure of the oxide semiconductor film 108. Other configurations are similar to those of the transistor 100 described above, and have the same effects.
  • the oxide semiconductor film 108 included in the transistor 100F includes an oxide semiconductor film 108_1 over the insulating film 116, an oxide semiconductor film 108_2 over the oxide semiconductor film 108_1, and an oxide semiconductor film 108_3 over the oxide semiconductor film 108_2. Have.
  • the channel region 108i, the source region 108s, and the drain region 108d each have a three-layer structure of the oxide semiconductor film 108_1, the oxide semiconductor film 108_2, and the oxide semiconductor film 108_3.
  • FIG. 8A and 8B are cross-sectional views of the transistor 100G.
  • a top view of the transistor 100G is similar to the transistor 100 illustrated in FIG. 1A, and thus will be described with reference to FIG. 8A is a cross-sectional view taken along the dashed-dotted line X1-X2 in FIG. 1A, and FIG. 8B is a cross-sectional view taken along the dashed-dotted line Y1-Y2 in FIG.
  • the transistor 100G is different from the transistor 100 described above in the structure of the oxide semiconductor film 108. Other configurations are similar to those of the transistor 100 described above, and have the same effects.
  • the oxide semiconductor film 108 included in the transistor 100G includes an oxide semiconductor film 108_2 over the insulating film 116 and an oxide semiconductor film 108_3 over the oxide semiconductor film 108_2.
  • the channel region 108i, the source region 108s, and the drain region 108d each have a two-layer structure of the oxide semiconductor film 108_2 and the oxide semiconductor film 108_3.
  • the transistor 100G has a stacked structure of the oxide semiconductor film 108_2 and the oxide semiconductor film 108_3 in the channel region 108i.
  • FIG. 9A illustrates an example of a band structure in the thickness direction of a stacked structure including the insulating film 104, the oxide semiconductor films 108_1, 108_2, and 108_3, and the insulating film 110.
  • FIG. 9B illustrates an example of a band structure in the film thickness direction of a stacked structure including the insulating film 104, the oxide semiconductor films 108_2 and 108_3, and the insulating film 110.
  • the band structure indicates the energy level (Ec) of the lower end of the conduction band of the insulating film 104, the oxide semiconductor films 108_1, 108_2, and 108_3, and the insulating film 110 for easy understanding.
  • FIG. 10 is a band diagram of a structure using an oxide semiconductor film.
  • the energy level at the lower end of the conduction band changes gently.
  • the energy level at the lower end of the conduction band changes gently. In other words, it can be said that it is continuously changed or continuously joined.
  • a trap center or a recombination center is formed at the interface between the oxide semiconductor film 108_1 and the oxide semiconductor film 108_2 or the interface between the oxide semiconductor film 108_2 and the oxide semiconductor film 108_3. It is assumed that there is no impurity that forms such a defect level.
  • each film is continuously formed without being exposed to the air using a multi-chamber film formation apparatus (sputtering apparatus) including a load lock chamber. It is necessary to laminate them.
  • sputtering apparatus sputtering apparatus
  • the oxide semiconductor film 108_2 becomes a well, and a channel region is formed in the oxide semiconductor film 108_2 in the transistor including the above stacked structure. Recognize.
  • the trap level may be farther from the vacuum level than the energy level (Ec) at the lower end of the conduction band of the oxide semiconductor film 108_2 functioning as a channel region, and electrons are likely to accumulate in the trap level. . Accumulation of electrons at the trap level results in a negative fixed charge, and the threshold voltage of the transistor shifts in the positive direction. Therefore, a structure in which the trap level is closer to the vacuum level than the energy level (Ec) at the lower end of the conduction band of the oxide semiconductor film 108_2 is preferable. By doing so, electrons are unlikely to accumulate in the trap level, the on-state current of the transistor can be increased, and field effect mobility can be increased.
  • the oxide semiconductor films 108_1 and 108_3 each have an energy level at the lower end of the conduction band that is closer to the vacuum level than the oxide semiconductor film 108_2. Typically, the energy level at the lower end of the conduction band of the oxide semiconductor film 108_2. And the energy level at the lower end of the conduction band of the oxide semiconductor films 108_1 and 108_3 is 0.15 eV or more, 0.5 eV or more, 2 eV or less, or 1 eV or less.
  • the difference between the electron affinity of the oxide semiconductor films 108_1 and 108_3 and the electron affinity of the oxide semiconductor film 108_2 is 0.15 eV or more, 0.5 eV or more, 2 eV or less, or 1 eV or less.
  • the oxide semiconductor film 108_2 becomes a main current path.
  • the oxide semiconductor film 108_2 functions as a channel region
  • the oxide semiconductor films 108_1 and 108_3 function as oxide insulating films.
  • the oxide semiconductor films 108_1 and 108_3 are preferably formed using one or more metal elements included in the oxide semiconductor film 108_2 in which a channel region is formed.
  • the oxide semiconductor films 108_1 and 108_3 are formed using a material with sufficiently low conductivity in order to prevent the oxide semiconductor films 108_1 and 108_3 from functioning as part of the channel region. Therefore, the oxide semiconductor films 108_1 and 108_3 can also be referred to as oxide insulating films because of their physical properties and / or functions.
  • the electron affinity difference between the vacuum level and the energy level at the bottom of the conduction band
  • the energy level at the bottom of the conduction band is an oxide.
  • a material having a difference (band offset) from the lower energy level of the conduction band of the semiconductor film 108_2 is used.
  • the energy level at the lower end of the conduction band of the oxide semiconductor films 108_1 and 108_3 is determined so that the conduction level of the oxide semiconductor film 108_2 is reduced. It is preferable to apply a material closer to the vacuum level than 0.2 eV than the energy level at the lower end of the band, preferably a material closer to the vacuum level of 0.5 eV or more.
  • the oxide semiconductor films 108_1 and 108_3 do not include a spinel crystal structure.
  • the constituent elements of the conductive films 120s and 120d enter the oxide semiconductor film 108_2 at the interface between the spinel crystal structure and another region. May diffuse.
  • the oxide semiconductor films 108_1 and 108_3 be a CAAC-OS because blocking elements of the constituent elements of the conductive films 120s and 120d, for example, a copper element are increased.
  • the configuration using the film is exemplified, the configuration is not limited thereto.
  • FIGS. 10A to 12B are cross-sectional views in the channel length (L) direction and the channel width (W) direction for describing a method for manufacturing the transistor 100.
  • a conductive film to be the conductive film 106 is formed over the substrate 102, and then the conductive film 106 is formed into an island shape, whereby the conductive film 106 is formed.
  • the insulating film 104 is formed over the substrate 102 and the conductive film 106, and an oxide semiconductor film is formed over the insulating film 104. After that, the oxide semiconductor film is processed into an island shape, so that the oxide semiconductor film 107 is formed (see FIG. 10A).
  • the conductive film 106 can be formed using a sputtering method, a CVD method, a vapor deposition method, a pulse laser deposition (PLD) method, a printing method, a coating method, or the like as appropriate.
  • a tungsten film with a thickness of 100 nm is formed as the conductive film 106 by a sputtering method.
  • the insulating film 104 can be formed using a sputtering method, a CVD method, a vapor deposition method, a pulsed laser deposition (PLD) method, a printing method, a coating method, or the like as appropriate.
  • a 400-nm-thick silicon nitride film and a 50-nm-thick silicon oxynitride film are formed as the insulating film 104 using a PECVD apparatus.
  • oxygen may be added to the insulating film 104 after the insulating film 104 is formed.
  • oxygen added to the insulating film 104 include oxygen radicals, oxygen atoms, oxygen atom ions, and oxygen molecular ions.
  • the addition method include an ion doping method, an ion implantation method, and a plasma treatment method.
  • oxygen may be added to the insulating film 104 through the film.
  • a metal element selected from indium, zinc, gallium, tin, aluminum, chromium, tantalum, titanium, molybdenum, nickel, iron, cobalt, and tungsten, and the above-described metal element are components.
  • Conductive materials such as alloys described above, alloys combining the above metal elements, metal nitrides including the above metal elements, metal oxides including the above metal elements, and metal nitride oxides including the above metal elements Can be used.
  • the amount of oxygen added to the insulating film 104 can be increased by exciting oxygen with a microwave to generate high-density oxygen plasma.
  • the oxide semiconductor film 107 can be formed by a sputtering method, a coating method, a pulsed laser deposition method, a laser ablation method, a thermal CVD method, or the like. Note that the oxide semiconductor film 107 can be processed by forming a mask over the oxide semiconductor film by a lithography process and then etching part of the oxide semiconductor film using the mask. Alternatively, the element-separated oxide semiconductor film 107 may be directly formed by a printing method.
  • an RF power supply device When an oxide semiconductor film is formed by a sputtering method, an RF power supply device, an AC power supply device, a DC power supply device, or the like can be used as appropriate as a power supply device for generating plasma.
  • a sputtering gas for forming the oxide semiconductor film a rare gas (typically argon), oxygen, a rare gas, and a mixed gas of oxygen are used as appropriate. Note that in the case of a mixed gas of a rare gas and oxygen, it is preferable to increase the gas ratio of oxygen to the rare gas.
  • the substrate temperature is set to 150 ° C. to 750 ° C., 150 ° C. to 450 ° C., or 200 ° C. to 350 ° C. Forming a film is preferable because crystallinity can be improved.
  • heat treatment may be performed to dehydrogenate or dehydrate the oxide semiconductor film 107.
  • the temperature of the heat treatment is typically 150 ° C. or higher and lower than the substrate strain point, 250 ° C. or higher and 450 ° C. or lower, or 300 ° C. or higher and 450 ° C. or lower.
  • the heat treatment can be performed in an inert gas atmosphere containing nitrogen or a rare gas such as helium, neon, argon, xenon, or krypton.
  • heating may be performed in an oxygen atmosphere.
  • the inert atmosphere and the oxygen atmosphere do not contain hydrogen, water, or the like.
  • the treatment time may be 3 minutes or more and 24 hours or less.
  • an electric furnace, an RTA apparatus, or the like can be used for the heat treatment.
  • the RTA apparatus heat treatment can be performed at a temperature equal to or higher than the strain point of the substrate for a short time. Therefore, the heat treatment time can be shortened.
  • the oxide semiconductor film is formed while being heated, or after the oxide semiconductor film is formed, heat treatment is performed, so that the hydrogen concentration obtained by secondary ion mass spectrometry in the oxide semiconductor film is 5 ⁇ 10 19 atoms / cm 3 or less, or 1 ⁇ 10 19 atoms / cm 3 or less, 5 ⁇ 10 18 atoms / cm 3 or less, or 1 ⁇ 10 18 atoms / cm 3 or less, or 5 ⁇ 10 17 atoms / cm 3 or less, Alternatively, it can be set to 1 ⁇ 10 16 atoms / cm 3 or less.
  • the insulating film 110_0 is formed over the insulating film 104 and the oxide semiconductor film 107 (see FIG. 10B).
  • a silicon oxide film or a silicon oxynitride film can be formed by a PECVD method.
  • a deposition gas and an oxidation gas containing silicon as the source gas.
  • the deposition gas containing silicon include silane, disilane, trisilane, and fluorinated silane.
  • the oxidizing gas include oxygen, ozone, dinitrogen monoxide, and nitrogen dioxide.
  • a PECVD method in which an oxidizing gas with respect to a deposition gas is greater than 20 times and less than 100 times, or greater than or equal to 40 times and less than or equal to 80 times and a pressure in the treatment chamber is less than 100 Pa or less than 50 Pa is used.
  • a silicon oxynitride film with a small amount of defects can be formed.
  • the substrate placed in the processing chamber evacuated in the PECVD apparatus is held at 280 ° C. or higher and 400 ° C. or lower, and a source gas is introduced into the processing chamber so that the pressure in the processing chamber is 20 Pa or higher and 250 Pa.
  • a dense silicon oxide film or silicon oxynitride film can be formed as the insulating film 110_0 under conditions where the pressure is higher than or equal to 100 Pa and lower than or equal to 250 Pa and high-frequency power is supplied to an electrode provided in the treatment chamber.
  • the insulating film 110_0 may be formed by a plasma CVD method using a microwave.
  • Microwave refers to the frequency range from 300 MHz to 300 GHz.
  • the electron temperature is low and the electron energy is small.
  • the ratio used for accelerating electrons is small, it can be used for dissociation and ionization of more molecules, and high density plasma (high density plasma) can be excited. . Therefore, the insulating film 110_0 with little plasma damage to the deposition surface and deposits and few defects can be formed.
  • the insulating film 110_0 can be formed by a CVD method using an organosilane gas.
  • the organic silane gas include ethyl silicate (TEOS: chemical formula Si (OC 2 H 5 ) 4 ), tetramethylsilane (TMS: chemical formula Si (CH 3 ) 4 ), tetramethylcyclotetrasiloxane (TMCTS), and octamethylcyclotetrasiloxane.
  • silicon-containing compounds such as (OMCTS), hexamethyldisilazane (HMDS), triethoxysilane (SiH (OC 2 H 5 ) 3 ), trisdimethylaminosilane (SiH (N (CH 3 ) 2 ) 3 ) it can.
  • HMDS hexamethyldisilazane
  • SiH (OC 2 H 5 ) 3 triethoxysilane
  • SiH (N (CH 3 ) 2 ) 3 ) trisdimethylaminosilane
  • a silicon oxynitride film with a thickness of 100 nm is formed using a PECVD apparatus.
  • the insulating film 110_0 and a part of the insulating film 104 are etched, so that an opening 143 reaching the conductive film 106 is formed.
  • the opening 143 As a method for forming the opening 143, a wet etching method and / or a dry etching method can be used as appropriate. In this embodiment, the opening 143 is formed using a dry etching method.
  • a conductive film 112_0 is formed over the insulating film 110_0 so as to cover the opening 143. Note that when the conductive film 112_0 is formed, oxygen is added from the conductive film 112_0 to the insulating film 110_0 (see FIG. 10C).
  • a sputtering method is preferably used in an atmosphere containing oxygen gas at the time of formation.
  • oxygen can be preferably added to the insulating film 110_0.
  • oxygen added to the insulating film 110_0 is schematically represented by an arrow.
  • the conductive film 112_0 is formed so as to cover the opening 143, whereby the conductive film 106 and the conductive film 112_0 are electrically connected to each other.
  • the conductive film 112_0 can be formed using a material similar to that of the oxide semiconductor film 107 described above.
  • an oxide semiconductor film with a thickness of 100 nm is formed.
  • a mask 140 is formed by a lithography process at a desired position on the conductive film 112_0 (see FIG. 10D).
  • etching is performed on the mask 140 to process the conductive film 112_0 and the insulating film 110_0, and then the mask 140 is removed so that the island-shaped conductive film 112 and the island-shaped insulating film are removed. 110 (see FIG. 11A).
  • the conductive film 112_0 and the insulating film 110_0 are processed by a dry etching method.
  • the thickness of the oxide semiconductor film 107 in a region where the conductive film 112 is not overlapped may be thin.
  • the thickness of the insulating film 104 in a region where the oxide semiconductor film 107 does not overlap may be reduced.
  • an impurity element 145 is added over the insulating film 104, the oxide semiconductor film 107, and the conductive film 112 (see FIG. 11B).
  • the impurity element 145 As a method for adding the impurity element 145, there are an ion doping method, an ion implantation method, a plasma treatment method, and the like.
  • the impurity element can be added by performing plasma treatment by generating plasma in a gas atmosphere containing the impurity element to be added.
  • a dry etching apparatus, an ashing apparatus, a plasma CVD apparatus, a high-density plasma CVD apparatus, or the like can be used as an apparatus for generating the plasma.
  • source gases for the impurity element 145 B 2 H 6 , PH 3 , CH 4 , N 2 , NH 3 , AlH 3 , AlCl 3 , SiH 4 , Si 2 H 6 , F 2 , HF, H 2 and rare
  • One or more of the gases can be used.
  • one or more of B 2 H 6 , PH 3 , N 2 , NH 3 , AlH 3 , AlCl 3 , F 2 , HF, and H 2 diluted with a rare gas can be used.
  • One or more of B 2 H 6 , PH 3 , N 2 , NH 3 , AlH 3 , AlCl 3 , F 2 , HF, and H 2 diluted with a rare gas is used to convert the impurity element 145 into the oxide semiconductor film 107 and When added to the conductive film 112, one or more of a rare gas, hydrogen, boron, carbon, nitrogen, fluorine, phosphorus, sulfur, and chlorine can be added to the oxide semiconductor film 107 and the conductive film 112.
  • one of B 2 H 6 , PH 3 , CH 4 , N 2 , NH 3 , AlH 3 , AlCl 3 , SiH 4 , Si 2 H 6 , F 2 , HF, and H 2 may be added to the oxide semiconductor film 107 and the conductive film 112.
  • rare A gas may be added to the oxide semiconductor film 107 and the conductive film 112.
  • the addition of the impurity element 145 may be controlled by appropriately setting implantation conditions such as an acceleration voltage and a dose.
  • the acceleration voltage may be 10 kV to 100 kV and the dose may be 1 ⁇ 10 13 ions / cm 2 to 1 ⁇ 10 16 ions / cm 2 , for example, 1 ⁇ It may be 10 14 ions / cm 2 .
  • an acceleration voltage of 30 kV and a dose amount of 1 ⁇ 10 13 ions / cm 2 or more and 5 ⁇ 10 16 ions / cm 2 or less may be used, for example, 1 ⁇ 10 15 ions. / Cm 2 is sufficient.
  • the structure in which the impurity element 145 is added after the mask 140 is removed is illustrated; however, the present invention is not limited to this.
  • the impurity element 145 is left in a state where the mask 140 remains. Addition may be performed.
  • argon is added to the oxide semiconductor film 107 and the conductive film 112 as the impurity element 145 by using a doping apparatus. Note that although the structure in which argon is added as the impurity element 145 is described in this embodiment, the present invention is not limited thereto, and for example, the step of adding the impurity element 145 may not be performed.
  • the insulating film 116 is formed over the insulating film 104, the oxide semiconductor film 107, and the conductive film 112. Note that when the insulating film 116 is formed, the oxide semiconductor film 107 in contact with the insulating film 116 becomes the source region 108s and the drain region 108d. In addition, the oxide semiconductor film 107 that is not in contact with the insulating film 116, in other words, the oxide semiconductor film 107 that is in contact with the insulating film 110 serves as a channel region 108i. Thus, the oxide semiconductor film 108 including the channel region 108i, the source region 108s, and the drain region 108d is formed (see FIG. 11C).
  • the insulating film 116 can be formed by selecting a material that can be used for the insulating film 116.
  • a 100-nm-thick silicon nitride film is formed as the insulating film 116 using a PECVD apparatus.
  • the silicon nitride film As the insulating film 116, hydrogen in the silicon nitride film enters the conductive film 112, the source region 108s, and the drain region 108d in contact with the insulating film 116, and the conductive film 112, the source region 108s, and the drain
  • the carrier density in the region 108d can be increased.
  • an insulating film 118 is formed over the insulating film 116 (see FIG. 11D).
  • the insulating film 118 can be formed by selecting a material that can be used for the insulating film 118.
  • a 300-nm-thick silicon oxynitride film is formed as the insulating film 118 using a PECVD apparatus.
  • the insulating film 118 and a part of the insulating film 116 are etched, whereby the opening 141s reaching the source region 108s and the drain region 108d are formed. And an opening 141d to be reached (see FIG. 12A).
  • a wet etching method and / or a dry etching method can be used as appropriate.
  • the insulating film 118 and the insulating film 116 are processed using a dry etching method.
  • a conductive film 120 is formed over the insulating film 118 so as to cover the openings 141s and 141d (see FIG. 12B).
  • the conductive film 120 can be formed by selecting a material that can be used for the conductive films 120s and 120d.
  • a sputtering apparatus is used to form a stacked film of a titanium film with a thickness of 50 nm, an aluminum film with a thickness of 400 nm, and a titanium film with a thickness of 100 nm.
  • part of the conductive film 120 is etched to form conductive films 120 s and 120 d (see FIG. 12C). .
  • a wet etching method and / or a dry etching method can be used as appropriate.
  • the conductive film 120 is processed using a dry etching method to form the conductive films 120 s and 120 d.
  • the transistor 100 illustrated in FIG. 1 can be manufactured.
  • a film (an insulating film, an oxide semiconductor film, a conductive film, or the like) included in the transistor 100 is formed by a sputtering method, a chemical vapor deposition (CVD) method, a vacuum evaporation method, a pulse laser deposition (PLD) method, or an ALD (atom). It can be formed using a layer deposition method. Alternatively, it can be formed by a coating method or a printing method. As a film forming method, a sputtering method and a plasma enhanced chemical vapor deposition (PECVD) method are typical, but a thermal CVD method may be used. An example of the thermal CVD method is an MOCVD (metal organic chemical vapor deposition) method.
  • MOCVD metal organic chemical vapor deposition
  • the inside of a chamber is set to atmospheric pressure or reduced pressure, and a raw material gas and an oxidant are simultaneously sent into the chamber, reacted in the vicinity of the substrate or on the substrate, and deposited on the substrate.
  • the thermal CVD method is a film forming method that does not generate plasma, and thus has an advantage that no defect is generated due to plasma damage.
  • film formation is performed by setting the inside of the chamber to atmospheric pressure or reduced pressure, introducing and reacting a source gas for reaction into the chamber, and repeating this.
  • An inert gas such as argon or nitrogen
  • two or more kinds of source gases may be sequentially supplied to the chamber.
  • an inert gas is introduced after the reaction of the first source gas so that a plurality of types of source gases are not mixed, and a second source gas is introduced.
  • the second source gas may be introduced after the first source gas is exhausted by evacuation instead of introducing the inert gas.
  • the first source gas is adsorbed and reacted on the surface of the substrate to form the first layer, and the second source gas introduced later is adsorbed and reacted to make the second layer the first layer.
  • a thin film is formed by being laminated on top. By repeating this gas introduction sequence a plurality of times until the desired thickness is achieved, a thin film having excellent step coverage can be formed. Since the thickness of the thin film can be adjusted by the number of repeated gas introductions, precise film thickness adjustment is possible, which is suitable for manufacturing a fine FET.
  • a thermal CVD method such as an MOCVD method can form a film such as the above-described conductive film, insulating film, oxide semiconductor film, or metal oxide film.
  • a film such as the above-described conductive film, insulating film, oxide semiconductor film, or metal oxide film.
  • an In—Ga—Zn—O film is formed.
  • trimethylindium (In (CH 3 ) 3 ), trimethyl gallium (Ga (CH 3 ) 3 ), and dimethyl zinc are used (Zn (CH 3 ) 2 ).
  • triethylgallium (Ga (C 2 H 5 ) 3 ) can be used instead of trimethylgallium
  • diethylzinc (Zn (C 2 H 5 ) 2 ) is used instead of dimethylzinc.
  • a hafnium oxide film is formed by a film formation apparatus using ALD
  • a liquid containing a solvent and a hafnium precursor hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH, Hf [N (CH 3 ) 2 ] 4 )
  • hafnium precursor hafnium alkoxide or tetrakisdimethylamide hafnium (TDMAH, Hf [N (CH 3 ) 2 ] 4 )
  • TDMAH, Hf [N (CH 3 ) 2 ] 4 tetrakisdimethylamide hafnium
  • two gases of ozone (O 3 ) are used as an oxidizing agent.
  • a raw material gas obtained by vaporizing a liquid such as trimethylaluminum (TMA, Al (CH 3 ) 3 )
  • a liquid such as trimethylaluminum (TMA, Al (CH 3 ) 3
  • TMA trimethylaluminum
  • H 2 O Two types of gas, H 2 O, are used as the oxidizing agent.
  • Other materials include tris (dimethylamido) aluminum, triisobutylaluminum, aluminum tris (2,2,6,6-tetramethyl-3,5-heptanedionate) and the like.
  • hexachlorodisilane is adsorbed on the film formation surface, and radicals of oxidizing gas (O 2 , dinitrogen monoxide) are supplied and adsorbed. React with things.
  • an initial tungsten film is formed by sequentially introducing WF 6 gas and B 2 H 6 gas, and then WF 6 gas and H 2 gas.
  • WF 6 gas and H 2 gas are sequentially introducing WF 6 gas and B 2 H 6 gas, and then WF 6 gas and H 2 gas.
  • SiH 4 gas may be used instead of B 2 H 6 gas.
  • an oxide semiconductor film such as an In—Ga—Zn—O film is formed by a film formation apparatus using ALD
  • an In—O layer is formed using In (CH 3 ) 3 gas and O 3 gas.
  • a GaO layer is formed using Ga (CH 3 ) 3 gas and O 3 gas, and then a ZnO layer is formed using Zn (CH 3 ) 2 gas and O 3 gas.
  • a mixed compound layer such as an In—Ga—O layer, an In—Zn—O layer, or a Ga—Zn—O layer may be formed using these gases.
  • O 3 may be used of H 2 O gas obtained by bubbling water with an inert gas such as Ar in place of the gas, but better to use an O 3 gas containing no H are preferred.
  • FIGS. 13A to 16B are cross-sectional views in the channel length (L) direction and the channel width (W) direction, which illustrate a method for manufacturing the transistor 100C.
  • a conductive film 106 is formed on the substrate 102.
  • the insulating film 104 is formed over the substrate 102 and the conductive film 106, and an oxide semiconductor film is formed over the insulating film 104.
  • the oxide semiconductor film 107 is formed by processing the oxide semiconductor film into an island shape (see FIG. 13A).
  • the insulating film 110_0 is formed over the insulating film 104 and the oxide semiconductor film 107 (see FIG. 13B).
  • a conductive film 112_0 is formed over the insulating film 110_0 so as to cover the opening 143. Note that oxygen is added from the conductive film 112_0 to the insulating film 110_0 when the conductive film 112_0 is formed (see FIG. 13D).
  • oxygen added to the insulating film 110_0 is schematically represented by an arrow.
  • the conductive film 112_0 is formed so as to cover the opening 143, whereby the conductive film 106 and the conductive film 112_0 are electrically connected to each other.
  • a mask 140 is formed at a desired position on the conductive film 112_0 by a lithography process (see FIG. 14A).
  • the conductive film 112_0 is processed by etching from above the mask 140 to form the island-shaped conductive film 112 (see FIG. 14B).
  • the conductive film 112_0 is processed using a wet etching method.
  • the insulating film 110_0 is processed by etching from above the mask 140 to form the island-shaped insulating film 110 (see FIG. 14C).
  • the insulating film 110_0 is processed using a dry etching method.
  • an impurity element 145 is added over the insulating film 104, the oxide semiconductor film 107, and the conductive film 112 (see FIG. 14D).
  • the impurity element 145 when the impurity element 145 is added, a large amount of impurities are added to a region where the surface of the oxide semiconductor film 107 is exposed (a region to be the source region 108s and the drain region 108d later).
  • the conductive film 112 of the oxide semiconductor film 107 is not overlapped and the impurity element 145 is added to the region where the insulating film 110 overlaps (the region to be the region 108f later) through the insulating film 110.
  • the amount of the impurity element 145 added is smaller than that of the source region 108s and the drain region 108d.
  • argon is added to the oxide semiconductor film 107 and the conductive film 112 as the impurity element 145 by using a doping apparatus.
  • the present invention is not limited thereto, and for example, the step of adding the impurity element 145 may not be performed.
  • the region 108f has an impurity concentration equivalent to that of the channel region 108i.
  • the insulating film 116 is formed over the insulating film 104, the oxide semiconductor film 107, the insulating film 110, and the conductive film 112. Note that when the insulating film 116 is formed, the oxide semiconductor film 107 in contact with the insulating film 116 becomes the source region 108s and the drain region 108d. In addition, the oxide semiconductor film 107 that is not in contact with the insulating film 116, in other words, the oxide semiconductor film 107 that is in contact with the insulating film 110 serves as a channel region 108i. Thus, the oxide semiconductor film 108 including the channel region 108i, the source region 108s, and the drain region 108d is formed (see FIG. 15A).
  • a region 108f is formed between the channel region 108i and the source region 108s, and between the channel region 108i and the drain region 108d.
  • an insulating film 118 is formed over the insulating film 116 (see FIG. 15B).
  • the insulating film 118 and a part of the insulating film 116 are etched, whereby the opening 141s reaching the source region 108s and the drain region 108d are formed. And an opening 141d to be reached (see FIG. 15C).
  • an insulating film 122 is formed over the insulating film 118 (see FIG. 15D).
  • the insulating film 122 functions as a planarization insulating film.
  • the insulating film 122 has openings at positions overlapping with the openings 141 s and 141 d.
  • a photosensitive acrylic resin is applied using a spin coater, and then a desired region of the acrylic resin is exposed to expose the insulating film 122 having an opening.
  • a conductive film 120 is formed over the insulating film 122 so as to cover the openings 141s and 141d (see FIG. 16A).
  • a part of the conductive film 120 is etched to form the conductive films 120 s and 120 d (see FIG. 16B). .
  • a dry etching method is used for processing the conductive film 120. Further, when the conductive film 120 is processed, part of the upper portion of the insulating film 122 may be removed.
  • the transistor 100C illustrated in FIG. 4 can be manufactured.
  • the semiconductor device can be formed by using the contents described in Manufacturing method 1> of semiconductor device.
  • a transistor does not necessarily include an oxide semiconductor film.
  • a material having Si (silicon), Ge (germanium), SiGe (silicon germanium), GaAs (gallium arsenide), or the like is formed. May be.
  • oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor.
  • a non-single-crystal oxide semiconductor a CAAC-OS (c-axis-aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), a pseudo-amorphous oxide semiconductor (a-like oxide semiconductor) : Amorphous-like oxide semiconductor) and amorphous oxide semiconductors.
  • oxide semiconductors are classified into amorphous oxide semiconductors and other crystalline oxide semiconductors.
  • a crystalline oxide semiconductor include a single crystal oxide semiconductor, a CAAC-OS, a polycrystalline oxide semiconductor, and an nc-OS.
  • Amorphous structures are generally isotropic, have no heterogeneous structure, are metastable, have no fixed atomic arrangement, have a flexible bond angle, have short-range order, but long-range order It is said that it does not have.
  • a stable oxide semiconductor cannot be called a complete amorphous semiconductor.
  • an oxide semiconductor that is not isotropic (for example, has a periodic structure in a minute region) cannot be called a complete amorphous oxide semiconductor.
  • an a-like OS is not isotropic but has an unstable structure having a void (also referred to as a void). In terms of being unstable, a-like OS is physically similar to an amorphous oxide semiconductor.
  • CAAC-OS First, the CAAC-OS will be described.
  • CAAC-OS is a kind of oxide semiconductor having a plurality of c-axis aligned crystal parts (also referred to as pellets).
  • CAAC-OS is analyzed by X-ray diffraction (XRD: X-Ray Diffraction)
  • XRD X-ray Diffraction
  • CAAC-OS having an InGaZnO 4 crystal classified into the space group R-3m is subjected to structural analysis by an out-of-plane method
  • a diffraction angle (2 ⁇ ) as illustrated in FIG. Shows a peak near 31 °. Since this peak is attributed to the (009) plane of the InGaZnO 4 crystal, in CAAC-OS, the crystal has a c-axis orientation, and the plane on which the c-axis forms a CAAC-OS film (formation target) It can also be confirmed that it faces a direction substantially perpendicular to the upper surface.
  • a peak may also appear when 2 ⁇ is around 36 °.
  • the peak where 2 ⁇ is around 36 ° is attributed to the crystal structure classified into the space group Fd-3m. Therefore, the CAAC-OS preferably does not show the peak.
  • FIG. 17E shows a diffraction pattern obtained when an electron beam with a probe diameter of 300 nm is incident on the same sample in a direction perpendicular to the sample surface.
  • a ring-shaped diffraction pattern is confirmed from FIG. Therefore, it can be seen that the a-axis and the b-axis of the pellet included in the CAAC-OS have no orientation even by electron diffraction using an electron beam with a probe diameter of 300 nm.
  • the first ring in FIG. 17E is considered to originate from the (010) plane and the (100) plane of the InGaZnO 4 crystal. Further, the second ring in FIG. 17E is considered to be due to the (110) plane or the like.
  • FIG. 18A shows a high-resolution TEM image of a cross section of the CAAC-OS observed from a direction substantially parallel to the sample surface.
  • a spherical aberration correction function was used for observation of the high-resolution TEM image.
  • a high-resolution TEM image using the spherical aberration correction function is particularly referred to as a Cs-corrected high-resolution TEM image.
  • the Cs-corrected high resolution TEM image can be observed, for example, with an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd.
  • FIG. 18A shows a pellet that is a region where metal atoms are arranged in layers. It can be seen that the size of one pellet is 1 nm or more and 3 nm or more. Therefore, the pellet can also be referred to as a nanocrystal (nc).
  • the CAAC-OS can also be referred to as an oxide semiconductor including CANC (C-Axis aligned nanocrystals).
  • CANC C-Axis aligned nanocrystals.
  • the pellet reflects the unevenness of the surface or top surface of the CAAC-OS film, and is parallel to the surface or top surface of the CAAC-OS.
  • FIGS. 18B and 18C show Cs-corrected high-resolution TEM images of the plane of the CAAC-OS observed from a direction substantially perpendicular to the sample surface.
  • FIGS. 18D and 18E are images obtained by performing image processing on FIGS. 18B and 18C, respectively.
  • an image processing method will be described.
  • an FFT image is obtained by performing a fast Fourier transform (FFT) process on FIG.
  • FFT-processed mask image is subjected to an inverse fast Fourier transform (IFFT) process to obtain an image-processed image.
  • IFFT inverse fast Fourier transform
  • the image acquired in this way is called an FFT filtered image.
  • the FFT filtered image is an image obtained by extracting periodic components from the Cs-corrected high-resolution TEM image, and shows a lattice arrangement.
  • FIG. 18D the portion where the lattice arrangement is disturbed is indicated by a broken line.
  • a region surrounded by a broken line is one pellet.
  • the location shown with the broken line is the connection part of a pellet and a pellet. Since the broken line has a hexagonal shape, it can be seen that the pellet has a hexagonal shape.
  • the shape of a pellet is not necessarily a regular hexagonal shape, and is often a non-regular hexagonal shape.
  • FIG. 18E a portion where the orientation of the lattice arrangement changes between a region where the lattice arrangement is aligned and a region where another lattice arrangement is aligned is indicated by a dotted line, and the change in the orientation of the lattice arrangement is shown. It is indicated by a broken line.
  • a clear crystal grain boundary cannot be confirmed even in the vicinity of the dotted line.
  • a distorted hexagon can be formed by connecting the surrounding lattice points around the lattice points near the dotted line. That is, it can be seen that the formation of crystal grain boundaries is suppressed by distorting the lattice arrangement. This is because the CAAC-OS can tolerate distortion due to the fact that the bond distance between atoms is not dense in the ab plane direction, or the bond distance between atoms changes when a metal element is substituted. This is thought to be possible.
  • the CAAC-OS has a c-axis orientation and a crystal structure in which a plurality of pellets (nanocrystals) are connected in the ab plane direction and have a strain. Therefore, the CAAC-OS can also be referred to as CAA crystal (c-axis-aligned ab-plane-anchored crystal).
  • CAAC-OS is an oxide semiconductor with high crystallinity. Since the crystallinity of an oxide semiconductor may be deteriorated by entry of impurities, generation of defects, or the like, in reverse, the CAAC-OS can be said to be an oxide semiconductor with few impurities and defects (such as oxygen vacancies).
  • the impurity means an element other than the main components of the oxide semiconductor, such as hydrogen, carbon, silicon, or a transition metal element.
  • an element such as silicon which has a stronger bonding force with oxygen than a metal element included in an oxide semiconductor, disturbs the atomic arrangement of the oxide semiconductor by depriving the oxide semiconductor of oxygen, thereby reducing crystallinity. It becomes a factor.
  • heavy metals such as iron and nickel, argon, carbon dioxide, and the like have large atomic radii (or molecular radii), which disturbs the atomic arrangement of the oxide semiconductor and decreases crystallinity.
  • an impurity contained in the oxide semiconductor might serve as a carrier trap or a carrier generation source.
  • oxygen vacancies in the oxide semiconductor may serve as carrier traps or may serve as carrier generation sources by capturing hydrogen.
  • a CAAC-OS with few impurities and oxygen vacancies is an oxide semiconductor with low carrier density. Specifically, it is less than 8 ⁇ 10 11 / cm 3 , preferably less than 1 ⁇ 10 11 / cm 3 , more preferably less than 1 ⁇ 10 10 / cm 3 , and a carrier of 1 ⁇ 10 ⁇ 9 / cm 3 or more.
  • a dense oxide semiconductor can be obtained. Such an oxide semiconductor is referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor.
  • the CAAC-OS has a low impurity concentration and a low density of defect states. That is, it can be said that the oxide semiconductor has stable characteristics.
  • nc-OS is analyzed by XRD.
  • XRD X-ray diffraction
  • FIG. 19B shows a diffraction pattern (nanobeam electron diffraction pattern) obtained when an electron beam having a probe diameter of 1 nm is incident on the same sample. From FIG. 19B, a plurality of spots are observed in the ring-shaped region. Therefore, nc-OS does not confirm order when an electron beam with a probe diameter of 50 nm is incident, but confirms order when an electron beam with a probe diameter of 1 nm is incident.
  • the nc-OS has a highly ordered region, that is, a crystal in a thickness range of less than 10 nm. Note that there are some regions where a regular electron diffraction pattern is not observed because the crystal faces in various directions.
  • FIG. 19D shows a Cs-corrected high-resolution TEM image of a cross section of the nc-OS observed from a direction substantially parallel to the formation surface.
  • the nc-OS has a region in which a crystal part can be confirmed, such as a portion indicated by an auxiliary line, and a region in which a clear crystal part cannot be confirmed in a high-resolution TEM image.
  • a crystal part included in the nc-OS has a size of 1 nm to 10 nm, particularly a size of 1 nm to 3 nm in many cases. Note that an oxide semiconductor in which the size of a crystal part is greater than 10 nm and less than or equal to 100 nm is sometimes referred to as a microcrystalline oxide semiconductor.
  • the nc-OS may not be able to clearly confirm a crystal grain boundary in a high-resolution TEM image.
  • the nanocrystal may have the same origin as the pellet in the CAAC-OS. Therefore, the crystal part of nc-OS is sometimes referred to as a pellet below.
  • nc-OS has periodicity in atomic arrangement in a minute region (for example, a region of 1 nm to 10 nm, particularly a region of 1 nm to 3 nm).
  • the nc-OS has no regularity in crystal orientation between different pellets. Therefore, orientation is not seen in the whole film. Therefore, the nc-OS may not be distinguished from an a-like OS or an amorphous oxide semiconductor depending on an analysis method.
  • nc-OS is an oxide semiconductor having RANC (Random Aligned nanocrystals), or an oxide having NANC (Non-Aligned nanocrystals). It can also be called a semiconductor.
  • Nc-OS is an oxide semiconductor having higher regularity than an amorphous oxide semiconductor. Therefore, the nc-OS has a lower density of defect states than an a-like OS or an amorphous oxide semiconductor. Note that the nc-OS does not have regularity in crystal orientation between different pellets. Therefore, the nc-OS has a higher density of defect states than the CAAC-OS.
  • the a-like OS is an oxide semiconductor having a structure between the nc-OS and an amorphous oxide semiconductor.
  • FIG. 20 shows a high-resolution cross-sectional TEM image of the a-like OS.
  • FIG. 20A is a high-resolution cross-sectional TEM image of the a-like OS at the start of electron irradiation.
  • FIG. 20B is a high-resolution cross-sectional TEM image of the a-like OS after irradiation with electrons (e ⁇ ) of 4.3 ⁇ 10 8 e ⁇ / nm 2 .
  • the a-like OS has a striped bright region extending in the vertical direction from the start of electron irradiation. It can also be seen that the shape of the bright region changes after electron irradiation.
  • the bright region is assumed to be a void or a low density region.
  • the a-like OS Since it has a void, the a-like OS has an unstable structure.
  • the a-like OS has an unstable structure as compared with the CAAC-OS and the nc-OS, a change in structure due to electron irradiation is shown.
  • Each sample is an In—Ga—Zn oxide.
  • a high-resolution cross-sectional TEM image of each sample is acquired.
  • Each sample has a crystal part by a high-resolution cross-sectional TEM image.
  • a unit cell of an InGaZnO 4 crystal has a structure in which three In—O layers and six Ga—Zn—O layers have a total of nine layers stacked in the c-axis direction.
  • the spacing between these adjacent layers is about the same as the lattice spacing (also referred to as d value) of the (009) plane, and the value is determined to be 0.29 nm from crystal structure analysis. Therefore, in the following, a portion where the interval between lattice fringes is 0.28 nm or more and 0.30 nm or less is regarded as a crystal part of InGaZnO 4 .
  • the lattice fringes correspond to the ab plane of the InGaZnO 4 crystal.
  • FIG. 21 is an example in which the average size of the crystal parts (22 to 30 locations) of each sample was investigated. Note that the length of the lattice stripes described above is the size of the crystal part. From FIG. 21, it can be seen that in the a-like OS, the crystal part becomes larger according to the cumulative dose of electrons related to the acquisition of the TEM image or the like. From FIG. 21, the crystal part (also referred to as initial nucleus), which was about 1.2 nm in the initial observation by TEM, has a cumulative electron (e ⁇ ) irradiation dose of 4.2 ⁇ 10 8 e ⁇ / nm. In FIG. 2 , it can be seen that the crystal has grown to a size of about 1.9 nm.
  • FIG. 21 shows that the crystal part sizes of the nc-OS and the CAAC-OS are approximately 1.3 nm and 1.8 nm, respectively, regardless of the cumulative electron dose.
  • a Hitachi transmission electron microscope H-9000NAR was used for electron beam irradiation and TEM observation.
  • the electron beam irradiation conditions were an acceleration voltage of 300 kV, a current density of 6.7 ⁇ 10 5 e ⁇ / (nm 2 ⁇ s), and an irradiation region diameter of 230 nm.
  • the crystal part may be grown by electron irradiation.
  • the crystal part is hardly grown by electron irradiation. That is, it can be seen that the a-like OS has an unstable structure as compared with the nc-OS and the CAAC-OS.
  • the a-like OS has a structure with a lower density than the nc-OS and the CAAC-OS. Specifically, the density of the a-like OS is 78.6% or more and less than 92.3% of the density of the single crystal having the same composition. Further, the density of the nc-OS and the density of the CAAC-OS are 92.3% or more and less than 100% of the density of the single crystal having the same composition. An oxide semiconductor that is less than 78% of the density of a single crystal is difficult to form.
  • the density of single crystal InGaZnO 4 having a rhombohedral structure is 6.357 g / cm 3 .
  • the density of a-like OS is 5.0 g / cm 3 or more and less than 5.9 g / cm 3.
  • the density of the nc-OS and the density of the CAAC-OS is 5.9 g / cm 3 or more and 6.3 g / less than cm 3 .
  • the density corresponding to the single crystal having a desired composition can be estimated by combining single crystals having different compositions at an arbitrary ratio. What is necessary is just to estimate the density corresponding to the single crystal of a desired composition using a weighted average with respect to the ratio which combines the single crystal from which a composition differs. However, the density is preferably estimated by combining as few kinds of single crystals as possible.
  • oxide semiconductors have various structures and various properties.
  • the oxide semiconductor may be a stacked film including two or more of an amorphous oxide semiconductor, an a-like OS, an nc-OS, and a CAAC-OS, for example.
  • FIG. 22 is a cross-sectional view illustrating a part of a structure example of the display device of one embodiment of the present invention.
  • the display device illustrated in FIG. 22 includes a transistor 202, a transistor 212, a transistor 221, a light-emitting element 204, and a photodiode 206.
  • the transistor 202, the transistor 212, and the transistor 221 the transistor described in the above embodiment is preferably used, and the transistor 212 preferably has a function of emitting light including infrared light.
  • the transistor 212 includes a conductive film 2025 functioning as a gate electrode provided over a substrate 200 having an insulating surface, a conductive film 2021 functioning as a source electrode, a conductive film 2022 functioning as a drain electrode, an oxide semiconductor film 2020, an oxide A gate insulating film 2023 provided over the semiconductor film 2020 and a conductive film 2024 functioning as a gate electrode provided over the gate insulating film 2023 are included.
  • a transistor having a structure similar to that of the transistor 212 can be used as the transistor 202 and the transistor 221.
  • a transistor having a structure similar to that of the transistor 212 can be used as the transistor 202 and the transistor 221.
  • a transistor having a structure similar to that of the transistor 212 can be used as the transistor 202 and the transistor 221.
  • a transistor having a structure similar to that of the transistor 212 can be used as the transistor 202 and the transistor 221.
  • the transistors 202, 212, and 221 are formed using an oxide semiconductor film is described; however,
  • the photodiode 206 may have any structure as long as it is a photodiode that generates a photocurrent when irradiated with infrared rays.
  • an element including selenium or a compound containing selenium, or an element including silicon (for example, an element in which a pin-type or pn-type junction is formed) can be used.
  • the structure of the photodiode 206 is preferably selected according to the target wavelength.
  • a photodiode composed of amorphous silicon is preferably used to detect the wavelength region of visible light, and single crystal silicon or polycrystalline silicon is used to detect a wavelength region including infrared rays. It is preferable to apply a configured photodiode.
  • an insulating film 230 is provided over the transistors 202, 212, and 221.
  • one of the source electrode and the drain electrode included in the transistors 202 and 221 is connected to the conductive film 241 and the conductive film 242 in the opening of the insulating film 230.
  • an insulating film 250 is provided over the conductive films 241 and 242.
  • the light-emitting element 204 includes a conductive film 261 connected to the conductive film 241 in the opening of the insulating film 250, a light-emitting layer 270 provided over the conductive film 261, and a conductive film 280 provided over the light-emitting layer 270.
  • the photodiode 206 includes a conductive film 262 connected to the conductive film 242 in the opening of the insulating film 250, a photoelectric conversion layer 290 provided over the conductive film 262, and a conductive film provided over the photoelectric conversion layer 290.
  • a film 280 As described above, the conductive film 280 may be shared in the light-emitting element 204 and the photodiode 206 illustrated in FIG. Thereby, a display element and an imaging element can be easily produced.
  • the light-emitting layer 270 can emit white light 2301 (W) by a current generated between the conductive film 261 and the conductive film 280.
  • it may be light having at least one of the wavelength of light exhibiting red, the wavelength of light exhibiting green, the wavelength of light exhibiting blue, and the wavelength of light exhibiting yellow.
  • the light-emitting element 204 a light-emitting element having a light-emitting organic material (also referred to as an organic electroluminescence element or an organic EL element) or a light-emitting element having a light-emitting quantum dot can be used.
  • the conductive film 280 is formed using a light-transmitting conductive film.
  • the light-emitting element 204 can emit light 2301 (W) toward at least an electrode direction in which the conductive film 280 is provided.
  • partition walls 291 are provided at end portions of the conductive films 261 and 262 and an opening portion of the insulating film 250.
  • the partition wall is a layer made of an organic or inorganic insulator.
  • the display device shown in FIG. 22 includes a sealing substrate 310 provided with a color filter 300 and having translucency. Note that a region where the light-emitting element 204 or the like exists is sealed by the substrate 200 having an insulating surface and the sealing substrate 310. Accordingly, moisture can be prevented from entering the light-emitting element 204, the photodiode 206, and the like, and the reliability of the display device can be improved.
  • the color filter 300 is provided immediately above the region where the light emitting element 204 is provided.
  • the color filter 300 can absorb light in a specific range of wavelengths included in the white light 2301 (W) emitted from the light emitting element 204 and change the light into a light 2302 (C) that exhibits a chromatic color. is there.
  • the chromatic color is at least one of red, green, blue, or yellow.
  • the color filter 300 is not provided immediately above the transistor 212 and the photodiode 206. Therefore, in the display device illustrated in FIG. 22, infrared light 2201 (IR) having infrared rays emitted from the transistor 212 is irradiated onto the detection object 2101 such as a finger or a pen and reflected by the detection object 2101. By irradiating the photodiode 206 with light 2202 (IR) having, the object 2101 to be detected can be imaged.
  • IR infrared light
  • the transistor 212 is preferably capable of emitting intense light instantaneously. Therefore, the current driving capability of the transistor 212 is preferably higher than the current driving capability of the transistors 202 and 212.
  • the (W / L) value of the transistor 212 is preferably larger than the (W / L) values of the transistor 202 and the transistor 221.
  • W represents the channel width
  • L represents the channel length.
  • imaging can be performed without affecting the display on the display device.
  • the intensity of the invisible light (IR) can be increased without considering the influence on the display, it is possible to reduce the influence of external light on the imaging device and improve the detection accuracy. It becomes.
  • the display device captures an object to be detected with light having infrared rays, it can detect an object to be detected that is in contact with the display device and an object that is not in contact with the object. Even a plurality of them can be detected.
  • FIG. 23 is a top view showing an example of the display device.
  • a display device 700 illustrated in FIG. 23 includes a pixel portion 702 provided over a first substrate 701, a source driver 704 and a gate driver 706 provided over the first substrate 701, a pixel portion 702, a source driver 704, And a sealant 712 disposed so as to surround the gate driver 706 and a second substrate 705 provided so as to face the first substrate 701.
  • the first substrate 701 and the second substrate 705 are sealed with a sealant 712. That is, the pixel portion 702, the source driver 704, and the gate driver 706 are sealed with the first substrate 701, the sealant 712, and the second substrate 705.
  • a display element is provided between the first substrate 701 and the second substrate 705.
  • the display device 700 includes a pixel portion 702, a source driver 704, a gate driver 706, and a gate driver 706 in a different region from the region surrounded by the sealant 712 on the first substrate 701.
  • FPC terminal portion 708 Flexible printed circuit
  • an FPC 716 is connected to the FPC terminal portion 708, and various signals and the like are supplied to the pixel portion 702, the source driver 704, and the gate driver 706 by the FPC 716.
  • a signal line 710 is connected to each of the pixel portion 702, the source driver 704, the gate driver 706, and the FPC terminal portion 708.
  • Various signals and the like supplied by the FPC 716 are supplied to the pixel portion 702, the source driver 704, the gate driver 706, and the FPC terminal portion 708 through the signal line 710.
  • the display device 700 may be provided with a plurality of gate drivers 706 and source drivers 704.
  • the display device 700 an example in which the source driver 704 and the gate driver 706 are formed over the same first substrate 701 as the pixel portion 702 is shown; however, the display device 700 is not limited to this structure.
  • only the gate driver 706 may be formed on the first substrate 701, or only the source driver 704 may be formed on the first substrate 701.
  • a substrate on which a source driver, a gate driver, or the like is formed for example, a driver circuit substrate formed of a single crystal semiconductor film or a polycrystalline semiconductor film
  • a connection method of a separately formed drive circuit board is not particularly limited, and a COG (Chip On Glass) method, a wire bonding method, or the like can be used.
  • the pixel portion 702, the source driver 704, and the gate driver 706 included in the display device 700 include a plurality of transistors, and a transistor that is a semiconductor device of one embodiment of the present invention can be used.
  • the display device 700 can have various elements.
  • the element include, for example, an electroluminescence (EL) element (an EL element including an organic substance and an inorganic substance, an organic EL element, an inorganic EL element, an LED, and the like), a light-emitting transistor element (a transistor that emits light in response to current), an electron Emission element, liquid crystal element, electronic ink element, electrophoretic element, electrowetting element, plasma display (PDP), MEMS (micro electro mechanical system) display (for example, grating light valve (GLV), digital micromirror device (DMD), digital micro shutter (DMS) element, interferometric modulation (IMOD) element, etc.), piezoelectric ceramic display, and the like.
  • the display device 700 may include a sensor, and the sensor preferably has a function of imaging an object to be detected with light having infrared rays.
  • An example of a display device using an EL element is an EL display.
  • a display device using an electron-emitting device there is a field emission display (FED), a SED type flat display (SED: Surface-conduction Electron-emitter Display), or the like.
  • FED field emission display
  • SED SED type flat display
  • a display device using a liquid crystal element there is a liquid crystal display (a transmissive liquid crystal display, a transflective liquid crystal display, a reflective liquid crystal display, a direct view liquid crystal display, a projection liquid crystal display) and the like.
  • An example of a display device using an electronic ink element or an electrophoretic element is electronic paper.
  • part or all of the pixel electrode may have a function as a reflective electrode.
  • part or all of the pixel electrode may have aluminum, silver, or the like.
  • a memory circuit such as an SRAM can be provided under the reflective electrode. Thereby, power consumption can be further reduced.
  • a progressive method, an interlace method, or the like can be used as a display method in the display device 700.
  • the color elements controlled by the pixels when performing color display are not limited to three colors of RGB (R represents red, G represents green, and B represents blue).
  • a pixel for color display may be composed of pixels composed of four color elements of R, G, B, and W (white).
  • one pixel may be configured by color elements for two colors of RGB, and other color elements may be added to perform color display.
  • one or more colors such as yellow, cyan, and magenta may be added to RGB.
  • the size of the display area may be different for each dot of the color element.
  • the disclosed invention is not limited to a display device for color display, and can be applied to a display device for monochrome display.
  • a colored layer (also referred to as a color filter) may be used in order to display white light (W) in a backlight (an organic EL element, an inorganic EL element, an LED, a fluorescent lamp, or the like) and display a full color display device.
  • a backlight an organic EL element, an inorganic EL element, an LED, a fluorescent lamp, or the like
  • red (R), green (G), blue (B), yellow (Y), and the like can be used in appropriate combination for the colored layer.
  • the colored layer the color reproducibility can be increased as compared with the case where the colored layer is not used.
  • white light in a region having no colored layer may be directly used for display by arranging a region having a colored layer and a region having no colored layer.
  • a decrease in luminance due to the colored layer can be reduced during bright display, and power consumption can be reduced by about 20% to 30%.
  • a self-luminous element such as an organic EL element or an inorganic EL element
  • R, G, B, Y, and W may be emitted from elements having respective emission colors.
  • power consumption may be further reduced as compared with the case where a colored layer is used.
  • a part of light emission from the white light emission described above is converted to red, green, and blue by passing a color filter (color filter method), and red, green, and blue light emission are also performed.
  • a method using each of these (three-color method) or a method for converting a part of light emission from blue light emission to red or green (color conversion method, quantum dot method) may be applied.
  • FIG. 24 is a cross-sectional view taken along one-dot chain line QR shown in FIG. 23, in which a liquid crystal element is used as a display element.
  • FIG. 25 is a cross-sectional view taken along one-dot chain line QR shown in FIG. 23 and has a configuration using an EL element as a display element.
  • a display device 700 illustrated in FIGS. 23 to 25 includes a lead wiring portion 711, a pixel portion 702, a source driver 704, and an FPC terminal portion 708. Further, the lead wiring portion 711 includes a signal line 710. In addition, the pixel portion 702 includes a transistor 750 and a capacitor 790. In addition, the source driver 704 includes a transistor 752.
  • the transistor 750 and the transistor 752 have the same structure as the transistor 100 described above. Note that as the structures of the transistor 750 and the transistor 752, other transistors described in the above embodiment may be used.
  • the transistor used in this embodiment includes an oxide semiconductor film which is highly purified and suppresses formation of oxygen vacancies.
  • the transistor can have low off-state current. Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.
  • the transistor used in this embodiment can be driven at high speed because relatively high field-effect mobility can be obtained.
  • the switching transistor in the pixel portion and the driver transistor used in the driver circuit portion can be formed over the same substrate. That is, since it is not necessary to use a semiconductor device formed of a silicon wafer or the like as a separate drive circuit, the number of parts of the semiconductor device can be reduced.
  • a high-quality image can be provided by using a transistor that can be driven at high speed.
  • the capacitor 790 includes a first oxide semiconductor film included in the transistor 750, a lower electrode formed through a step of processing the same oxide semiconductor film, and a conductive material functioning as a source electrode and a drain electrode included in the transistor 750. A film and an upper electrode formed through a process of processing the same conductive film. In addition, a step of forming the same insulating film as the second insulating film and the insulating film functioning as the third insulating film included in the transistor 750 between the lower electrode and the upper electrode is performed. An insulating film formed through the above is provided. That is, the capacitor 790 has a stacked structure in which an insulating film functioning as a dielectric is sandwiched between a pair of electrodes.
  • a planarization insulating film 770 is provided over the transistor 750, the transistor 752, and the capacitor 790.
  • planarization insulating film 770 an organic material having heat resistance such as polyimide resin, acrylic resin, polyimide amide resin, benzocyclobutene resin, polyamide resin, or epoxy resin can be used. Note that the planarization insulating film 770 may be formed by stacking a plurality of insulating films formed using these materials. Further, the planarization insulating film 770 may be omitted.
  • the signal line 710 is formed through the same process as the conductive film functioning as the source electrode and the drain electrode of the transistors 750 and 752.
  • the signal line 710 is a conductive film formed through a different process from the source and drain electrodes of the transistors 750 and 752, for example, an oxide semiconductor formed through the same process as an oxide semiconductor film functioning as a gate electrode.
  • a membrane may be used.
  • a material containing copper is used for the signal line 710, signal delay due to wiring resistance is small, and display on a large screen is possible.
  • the FPC terminal portion 708 includes a connection electrode 760, an anisotropic conductive film 780, and an FPC 716.
  • the connection electrode 760 is formed through the same process as the conductive film functioning as the source and drain electrodes of the transistors 750 and 752.
  • the connection electrode 760 is electrically connected to a terminal included in the FPC 716 through an anisotropic conductive film 780.
  • first substrate 701 and the second substrate 705 for example, glass substrates can be used.
  • a flexible substrate may be used as the first substrate 701 and the second substrate 705.
  • the flexible substrate include a plastic substrate.
  • a structure body 778 is provided between the first substrate 701 and the second substrate 705.
  • the structure body 778 is a columnar spacer and is provided to control the distance (cell gap) between the first substrate 701 and the second substrate 705.
  • a spherical spacer may be used as the structure body 778.
  • a light shielding film 738 functioning as a black matrix, a colored film 736 functioning as a color filter, and an insulating film 734 in contact with the light shielding film 738 and the colored film 736 are provided.
  • a display device 700 illustrated in FIG. 24 includes a liquid crystal element 775.
  • the liquid crystal element 775 includes a conductive film 772, a conductive film 774, and a liquid crystal layer 776.
  • the conductive film 774 is provided on the second substrate 705 side and functions as a counter electrode.
  • a display device 700 illustrated in FIG. 24 can display an image by controlling transmission and non-transmission of light by changing the alignment state of the liquid crystal layer 776 depending on voltages applied to the conductive films 772 and 774.
  • the conductive film 772 is connected to a conductive film functioning as a source electrode and a drain electrode of the transistor 750.
  • the conductive film 772 is formed over the planarization insulating film 770 and functions as a pixel electrode, that is, one electrode of a display element.
  • the conductive film 772 functions as a reflective electrode.
  • a display device 700 illustrated in FIG. 24 is a so-called reflective color liquid crystal display device that uses external light to reflect light through a conductive film 772 and display it through a colored film 736.
  • a conductive film that is transparent to visible light or a conductive film that is reflective to visible light can be used.
  • a conductive film that transmits visible light for example, a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) may be used.
  • a material containing aluminum or silver is preferably used. In this embodiment, a conductive film that reflects visible light is used as the conductive film 772.
  • unevenness is provided in part of the planarization insulating film 770 of the pixel portion 702.
  • the unevenness can be formed, for example, by forming the planarization insulating film 770 with a resin film and providing the unevenness on the surface of the resin film.
  • the conductive film 772 functioning as a reflective electrode is formed along the unevenness. Accordingly, when external light is incident on the conductive film 772, light can be diffusely reflected on the surface of the conductive film 772, and visibility can be improved.
  • the display device 700 which is one embodiment of the present invention is not limited thereto.
  • the conductive film 772 has a light-transmitting property with respect to visible light.
  • a transmissive color liquid crystal display device may be formed by using a certain conductive film. In the case of a transmissive color liquid crystal display device, the unevenness provided in the planarization insulating film 770 may not be provided.
  • an alignment film may be provided on each side of the conductive films 772 and 774 in contact with the liquid crystal layer 776.
  • an optical member optical substrate
  • a polarizing member such as a polarizing member, a retardation member, or an antireflection member
  • circularly polarized light using a polarizing substrate and a retardation substrate may be used.
  • a backlight, a sidelight, or the like may be used as the light source.
  • thermotropic liquid crystal When a liquid crystal element is used as the display element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.
  • a liquid crystal exhibiting a blue phase without using an alignment film may be used.
  • the blue phase is one of the liquid crystal phases.
  • the temperature of the cholesteric liquid crystal is increased, the blue phase appears immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, in order to improve the temperature range, a liquid crystal composition mixed with several weight percent or more of a chiral agent is used for the liquid crystal layer.
  • a liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic, so that alignment treatment is unnecessary.
  • a liquid crystal material exhibiting a blue phase has a small viewing angle dependency.
  • a liquid crystal element when used as a display element, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axial Symmetrical Aligned MicroOcell) mode.
  • a Compensated Birefringence mode, an FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Antiferroelectric Liquid Crystal) mode, and the like can be used.
  • a normally black liquid crystal display device such as a transmissive liquid crystal display device employing a vertical alignment (VA) mode may be used.
  • VA vertical alignment
  • the vertical alignment mode There are several examples of the vertical alignment mode. For example, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV mode, and the like can be used.
  • a display device 700 illustrated in FIG. 25 includes a light-emitting element 782.
  • the light-emitting element 782 includes a conductive film 784, an EL layer 786, and a conductive film 788.
  • the display device 700 illustrated in FIG. 25 can display an image when the EL layer 786 included in the light-emitting element 782 emits light.
  • the conductive film 784 is connected to a conductive film functioning as a source electrode and a drain electrode of the transistor 750.
  • the conductive film 784 is formed over the planarization insulating film 770 and functions as a pixel electrode, that is, one electrode of a display element.
  • a conductive film that transmits visible light or a conductive film that reflects visible light can be used.
  • a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) may be used.
  • As the conductive film having reflectivity in visible light for example, a material containing aluminum or silver is preferably used.
  • the insulating film 730 is provided over the planarization insulating film 770 and the conductive film 784.
  • the insulating film 730 covers part of the conductive film 784.
  • the light-emitting element 782 has a top emission structure. Therefore, the conductive film 788 has a light-transmitting property and transmits light emitted from the EL layer 786.
  • the top emission structure is illustrated, but is not limited thereto. For example, a bottom emission structure in which light is emitted to the conductive film 784 side or a dual emission structure in which light is emitted to both the conductive film 784 side and the conductive film 788 side can be used.
  • a coloring film 736 is provided at a position overlapping with the light emitting element 782, and a light shielding film 738 is provided at a position overlapping with the insulating film 730, the routing wiring portion 711, and the source driver 704. Further, the coloring film 736 and the light shielding film 738 are covered with an insulating film 734. A space between the light emitting element 782 and the insulating film 734 is filled with a sealing film 732. Note that in the display device 700 illustrated in FIG. 25, the structure in which the colored film 736 is provided is illustrated, but the present invention is not limited thereto. For example, in the case where the EL layer 786 is formed by separate coating, the coloring film 736 may not be provided.
  • FIG. 26 is a diagram illustrating a circuit configuration of a semiconductor device.
  • the first wiring (1st Line) and one of the source electrode and the drain electrode of the p-type transistor 1280a are electrically connected.
  • the other of the source electrode and the drain electrode of the p-type transistor 1280a and one of the source electrode and the drain electrode of the n-type transistor 1280b are electrically connected.
  • the other of the source electrode and the drain electrode of the n-type transistor 1280b is electrically connected to one of the source electrode and the drain electrode of the n-type transistor 1280c.
  • the second wiring (2nd Line) and one of the source electrode and the drain electrode of the transistor 1282 are electrically connected.
  • the other of the source electrode and the drain electrode of the transistor 1282 is electrically connected to one of the electrodes of the capacitor 1281 and the gate electrode of the n-type transistor 1280c.
  • the third wiring (3rd Line) and the gate electrodes of the p-type transistor 1280a and the n-type transistor 1280b are electrically connected.
  • the fourth wiring (4th Line) and the gate electrode of the transistor 1282 are electrically connected.
  • the fifth wiring (5th Line) is electrically connected to the other electrode of the capacitor 1281 and the other of the source electrode and the drain electrode of the n-type transistor 1280c.
  • the sixth wiring (6th Line) is electrically connected to the other of the source and drain electrodes of the p-type transistor 1280a and one of the source and drain electrodes of the n-type transistor 1280b.
  • the transistor 1282 can be formed using an oxide semiconductor (OS). Therefore, in FIG. 26, the symbol “OS” is added to the transistor 1282. Note that the transistor 1282 may be formed using a material other than an oxide semiconductor.
  • OS oxide semiconductor
  • a floating node (FN) is added to a connection portion between the other of the source electrode and the drain electrode of the transistor 1282, one of the electrodes of the capacitor 1281, and the gate electrode of the n-type transistor 1280c. It is. When the transistor 1282 is turned off, the potential applied to one of the floating node, the electrode of the capacitor 1281, and the gate electrode of the n-type transistor 1280c can be held.
  • the potential of the fourth wiring is set to a potential at which the transistor 1282 is turned on, so that the transistor 1282 is turned on. Accordingly, the potential of the second wiring is supplied to the gate electrode of the n-type transistor 1280c and the capacitor 1281. That is, a predetermined charge is given to the gate electrode of the n-type transistor 1280c (writing). After that, the potential of the fourth wiring is set to a potential at which the transistor 1282 is turned off, so that the transistor 1282 is turned off. Thereby, the charge given to the gate electrode of the n-type transistor 1280c is held (held).
  • the off-state current of the transistor 1282 is extremely small, the charge of the gate electrode of the n-type transistor 1280c is held for a long time.
  • the transistor 1282 is a transistor with extremely low off-state current because an oxide semiconductor is used for a channel region. Since the off-state current of the transistor 1282 including an oxide semiconductor is 1 / 100,000 or less than that of a transistor formed using a silicon semiconductor or the like, the off-state current is accumulated in the floating node (FN) due to the leakage current of the transistor 1282 It is possible to ignore the loss of charge. In other words, the transistor 1282 including an oxide semiconductor can realize a nonvolatile memory circuit that can retain information even when power is not supplied.
  • a semiconductor device having such a circuit configuration for a storage device such as a register or a cache memory
  • loss of data in the storage device due to the stop of supply of power supply voltage can be prevented.
  • the state before the power supply stop can be restored in a short time. Therefore, power consumption can be suppressed because the entire storage device or one or a plurality of logic circuits included in the storage device can be stopped in a short time in a standby state.
  • the semiconductor device for a sensor the influence of noise can be reduced, and the detection accuracy of the sensor can be increased.
  • the sensor can use light having infrared rays.
  • FIG. 27A illustrates a structure of a pixel circuit.
  • the circuit illustrated in FIG. 27A includes a photoelectric conversion element 1360, a transistor 1351, a transistor 1352, a transistor 1353, and a transistor 1354.
  • the anode of the photoelectric conversion element 1360 is electrically connected to the wiring 1316, and the cathode is connected to one of the source electrode and the drain electrode of the transistor 1351.
  • the other of the source electrode and the drain electrode of the transistor 1351 is connected to the charge accumulation portion (FD), and the gate electrode is connected to the wiring 1312 (TX).
  • One of a source electrode and a drain electrode of the transistor 1352 is connected to the wiring 1314 (GND), the other of the source electrode and the drain electrode is connected to one of the source electrode and the drain electrode of the transistor 1354, and the gate electrode is a charge storage portion (FD).
  • One of a source electrode and a drain electrode of the transistor 1353 is connected to the charge accumulation portion (FD), the other of the source electrode and the drain electrode is connected to a wiring 1317, and a gate electrode is connected to the wiring 1311 (RS).
  • the other of the source electrode and the drain electrode of the transistor 1354 is connected to the wiring 1315 (OUT), and the gate electrode is connected to the wiring 1313 (SE). All the above connections are electrical connections.
  • a potential such as GND, VSS, or VDD may be supplied to the wiring 1314.
  • the potential and voltage are relative. Therefore, the magnitude of the potential of GND is not necessarily 0 volts.
  • the photoelectric conversion element 1360 is a light receiving element and has a function of generating a current corresponding to light incident on the pixel circuit.
  • the transistor 1353 has a function of controlling charge accumulation in the charge accumulation portion (FD) by the photoelectric conversion element 1360.
  • the transistor 1354 has a function of outputting a signal corresponding to the potential of the charge accumulation portion (FD).
  • the transistor 1352 has a function of resetting the potential of the charge accumulation portion (FD).
  • the transistor 1352 has a function of controlling selection of a pixel circuit at the time of reading.
  • the charge storage portion (FD) is a charge holding node, and holds charges that change according to the amount of light received by the photoelectric conversion element 1360.
  • the transistor 1352 and the transistor 1354 may be connected in series between the wiring 1315 and the wiring 1314. Therefore, the wiring 1314, the transistor 1352, the transistor 1354, and the wiring 1315 may be arranged in this order, or the wiring 1314, the transistor 1354, the transistor 1352, and the wiring 1315 may be arranged in this order.
  • the wiring 1311 functions as a signal line for controlling the transistor 1353.
  • the wiring 1312 functions as a signal line for controlling the transistor 1351.
  • the wiring 1313 (SE) functions as a signal line for controlling the transistor 1354.
  • the wiring 1314 (GND) functions as a signal line for setting a reference potential (for example, GND).
  • the wiring 1315 (OUT) functions as a signal line for reading a signal output from the transistor 1352.
  • the wiring 1316 functions as a signal line for outputting charge from the charge accumulation portion (FD) through the photoelectric conversion element 1360, and is a low potential line in the circuit in FIG.
  • the wiring 1317 functions as a signal line for resetting the potential of the charge accumulation portion (FD), and is a high potential line in the circuit in FIG.
  • Photoelectric conversion element 1360 an element including selenium or a compound containing selenium (hereinafter referred to as a selenium-based material) or an element including silicon (for example, an element in which a pin-type junction is formed) can be used.
  • a combination of a transistor including an oxide semiconductor and a photoelectric conversion element including a selenium-based material is preferable because reliability can be increased.
  • the transistor 1351, the transistor 1352, the transistor 1353, and the transistor 1354 can be formed using a silicon semiconductor such as amorphous silicon, microcrystalline silicon, polycrystalline silicon, or single crystal silicon, an oxide semiconductor is used. It is preferable to use the transistor used.
  • a transistor in which a channel region is formed using an oxide semiconductor has a characteristic of extremely low off-state current.
  • the transistor described in Embodiment 1 can be used as a transistor in which a channel region is formed using an oxide semiconductor.
  • transistors in which a channel region is formed using an oxide semiconductor are used as these transistors. It is preferable.
  • a transistor having a structure with one gate electrode is illustrated; however, the present invention is not limited to this.
  • a structure having a plurality of gate electrodes may be used.
  • the transistor having a plurality of gate electrodes for example, a structure in which a first gate electrode and a second gate electrode (also referred to as a back gate electrode) overlap with a semiconductor film in which a channel region is formed may be used.
  • the back gate electrode for example, the same potential as that of the first gate electrode, floating, or a potential different from that of the first gate electrode may be applied.
  • each wiring is given as a binary change signal.
  • each electric potential is an analog signal, actually, it can take various values without being limited to binary values depending on the situation.
  • a signal 1401 illustrated in FIG. 27B is the potential of the wiring 1311 (RS)
  • the signal 1402 is the potential of the wiring 1312 (TX)
  • the signal 1403 is the potential of the wiring 1313 (SE)
  • the signal 1404 is the charge accumulation portion (FD).
  • a signal 1405 correspond to the potential of the wiring 1315 (OUT). Note that the potential of the wiring 1316 is always “Low”, and the potential of the wiring 1317 is always “High”.
  • the potential of the wiring 1311 (signal 1401) is “High” and the potential of the wiring 1312 (signal 1402) is “High”
  • the potential of the charge accumulation portion (FD) (signal 1404) is the potential of the wiring 1317 (signal 1404). It is initialized to “High”) and the reset operation is started. Note that the potential of the wiring 1315 (signal 1405) is precharged to “High”.
  • the potential of the wiring 1312 (signal 1402) is set to “Low”, the accumulation operation ends, and the potential of the charge accumulation portion (FD) (signal 1404) becomes constant.
  • the potential is determined by the amount of charge generated by the photoelectric conversion element 1360 during the accumulation operation. That is, it changes in accordance with the amount of light applied to the photoelectric conversion element 1360.
  • the transistor 1351 and the transistor 1353 are formed using an oxide semiconductor and a channel region is formed with a very low off-state current. It is possible to keep the potential constant.
  • the potential of the wiring 1312 (the signal 1402) is set to “Low”, a change in the potential of the charge storage portion (FD) occurs due to parasitic capacitance between the wiring 1312 and the charge storage portion (FD). is there.
  • the amount of change in potential is large, the amount of charge generated by the photoelectric conversion element 1360 during the accumulation operation cannot be acquired accurately.
  • the capacitance between the gate electrode and the source electrode (or the gate electrode and the drain electrode) of the transistor 1351 is reduced, the gate capacitance of the transistor 1352 is increased, and held in the charge accumulation portion (FD). Measures such as providing capacity are effective. Note that in this embodiment, the potential change can be ignored by these measures.
  • the transistor 1354 is turned on to start a selection operation, and the wiring 1314 and the wiring 1315 are turned on through the transistor 1352 and the transistor 1354. Then, the potential of the wiring 1315 (signal 1405) decreases. Note that the precharge of the wiring 1315 may be completed before the time D.
  • the rate at which the potential of the wiring 1315 (the signal 1405) decreases depends on the current between the source electrode and the drain electrode of the transistor 1352. That is, it changes in accordance with the amount of light applied to the photoelectric conversion element 1360 during the accumulation operation.
  • the transistor 1354 is cut off, the selection operation is finished, and the potential of the wiring 1315 (signal 1405) becomes a constant value.
  • the constant value changes in accordance with the amount of light that has been applied to the photoelectric conversion element 1360. Therefore, by acquiring the potential of the wiring 1315, the amount of light applied to the photoelectric conversion element 1360 during the accumulation operation can be known.
  • the potential of the charge storage portion (FD), that is, the gate voltage of the transistor 1352 decreases. Therefore, the current flowing between the source electrode and the drain electrode of the transistor 1352 is reduced, and the potential of the wiring 1315 (signal 1405) is slowly decreased. Accordingly, a relatively high potential can be read from the wiring 1315.
  • the potential of the charge storage portion (FD), that is, the gate voltage of the transistor 1352 increases. Therefore, a current flowing between the source electrode and the drain electrode of the transistor 1352 is increased, and the potential of the wiring 1315 (signal 1405) is quickly decreased. Accordingly, a relatively low potential can be read from the wiring 1315.
  • a display device illustrated in FIG. 28A includes a circuit portion (hereinafter, referred to as a pixel portion 502) including a pixel of a display element and a circuit that is disposed outside the pixel portion 502 and drives the pixel. , A driver circuit portion 504), a circuit having a function of protecting an element (hereinafter referred to as a protection circuit 506), and a terminal portion 507. Note that the protection circuit 506 may be omitted.
  • part or all of the drive circuit portion 504 is formed on the same substrate as the pixel portion 502. Thereby, the number of parts and the number of terminals can be reduced.
  • part or all of the driver circuit portion 504 is formed by COG or TAB (Tape Automated Bonding). Can be implemented.
  • the pixel portion 502 includes a circuit (hereinafter referred to as a pixel circuit 501) for driving a plurality of display elements arranged in X rows (X is a natural number of 2 or more) and Y columns (Y is a natural number of 2 or more).
  • the driver circuit portion 504 outputs a signal for selecting a pixel (scanning signal) (hereinafter referred to as a gate driver 504a) and a circuit for supplying a signal (data signal) for driving a display element of the pixel (a data signal).
  • a drive circuit such as a source driver 504b).
  • the gate driver 504a has a shift register and the like.
  • the gate driver 504a receives a signal for driving the shift register via the terminal portion 507, and outputs a signal.
  • the gate driver 504a receives a start pulse signal, a clock signal, and the like and outputs a pulse signal.
  • the gate driver 504a has a function of controlling the potential of a wiring to which a scan signal is supplied (hereinafter referred to as scan lines GL_1 to GL_X).
  • scan lines GL_1 to GL_X a plurality of gate drivers 504a may be provided, and the scanning lines GL_1 to GL_X may be divided and controlled by the plurality of gate drivers 504a.
  • the gate driver 504a has a function of supplying an initialization signal.
  • the present invention is not limited to this, and the gate driver 504a can supply another signal.
  • the source driver 504b has a shift register and the like. In addition to a signal for driving the shift register, the source driver 504b receives a signal (image signal) as a source of a data signal through the terminal portion 507.
  • the source driver 504b has a function of generating a data signal to be written in the pixel circuit 501 based on the image signal.
  • the source driver 504b has a function of controlling output of a data signal in accordance with a pulse signal obtained by inputting a start pulse, a clock signal, or the like.
  • the source driver 504b has a function of controlling the potential of a wiring to which a data signal is supplied (hereinafter referred to as data lines DL_1 to DL_Y).
  • the source driver 504b has a function of supplying an initialization signal.
  • the present invention is not limited to this, and the source driver 504b can supply another signal.
  • the source driver 504b is configured using a plurality of analog switches, for example.
  • the source driver 504b can output a signal obtained by time-dividing the image signal as a data signal by sequentially turning on the plurality of analog switches.
  • Each of the plurality of pixel circuits 501 receives a pulse signal through one of the plurality of scanning lines GL to which the scanning signal is applied, and receives the data signal through one of the plurality of data lines DL to which the data signal is applied. Entered. Also. In each of the plurality of pixel circuits 501, writing and holding of data signals are controlled by the gate driver 504a.
  • the pixel circuit 501 in the m-th row and the n-th column receives a pulse signal from the gate driver 504a through the scanning line GL_m (m is a natural number equal to or less than X), and the data line DL_n (n Is a natural number less than or equal to Y), a data signal is input from the source driver 504b.
  • the protection circuit 506 shown in FIG. 28A is connected to, for example, the scanning line GL that is a wiring between the gate driver 504a and the pixel circuit 501.
  • the protection circuit 506 is connected to a data line DL that is a wiring between the source driver 504 b and the pixel circuit 501.
  • the protection circuit 506 can be connected to a wiring between the gate driver 504 a and the terminal portion 507.
  • the protection circuit 506 can be connected to a wiring between the source driver 504 b and the terminal portion 507.
  • the terminal portion 507 is a portion where a terminal for inputting a power supply, a control signal, and an image signal from an external circuit to the display device is provided.
  • the protection circuit 506 is a circuit that brings the wiring and another wiring into a conductive state when a potential outside a certain range is applied to the wiring to which the protection circuit 506 is connected.
  • the configuration of the protection circuit 506 is not limited thereto, and for example, a configuration in which the protection circuit 506 is connected to the gate driver 504a or a configuration in which the protection circuit 506 is connected to the source driver 504b may be employed. Alternatively, the protection circuit 506 may be connected to the terminal portion 507.
  • FIG. 28A shows an example in which the driver circuit portion 504 is formed by the gate driver 504a and the source driver 504b; however, the present invention is not limited to this structure.
  • the gate driver 504a may be formed, and a substrate on which a separately prepared source driver circuit is formed (for example, a driver circuit substrate formed using a single crystal semiconductor film or a polycrystalline semiconductor film) may be mounted.
  • a plurality of pixel circuits 501 illustrated in FIG. 28A can have a structure illustrated in FIG. 28B, for example.
  • a pixel circuit 501 illustrated in FIG. 28B includes a liquid crystal element 570, a transistor 550, and a capacitor 560.
  • the transistor described in the above embodiment can be applied to the transistor 550.
  • One potential of the pair of electrodes of the liquid crystal element 570 is appropriately set according to the specification of the pixel circuit 501.
  • the alignment state of the liquid crystal element 570 is set by written data. Note that a common potential (common potential) may be applied to one of the pair of electrodes of the liquid crystal element 570 included in each of the plurality of pixel circuits 501. Further, a different potential may be applied to one of the pair of electrodes of the liquid crystal element 570 of the pixel circuit 501 in each row.
  • a driving method of a display device including the liquid crystal element 570, a TN mode, an STN mode, a VA mode, an ASM (axially aligned micro-cell) mode, an OCB (Optically Compensated Birefringence) mode, and an FLC (Frequential) mode.
  • AFLC Anti Ferroelectric Liquid Crystal
  • MVA mode MVA mode
  • PVA Powerned Vertical Alignment
  • IPS mode Packed Vertical Alignment
  • FFS mode Transverse Bend Alignment
  • TBA Transverse Bend Alignment
  • ECB Electrode Controlled Birefringence
  • PDLC Polymer Dispersed Liquid Crystal
  • PNLC Polymer Network Liquid Crystal mode
  • the present invention is not limited to this, and various liquid crystal elements and driving methods thereof can be used.
  • one of the source electrode and the drain electrode of the transistor 550 is electrically connected to the data line DL_n, and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 570.
  • the In addition, the gate electrode of the transistor 550 is electrically connected to the scan line GL_m.
  • the transistor 550 has a function of controlling data writing of the data signal.
  • One of the pair of electrodes of the capacitor 560 is electrically connected to a wiring to which a potential is supplied (hereinafter, potential supply line VL), and the other is electrically connected to the other of the pair of electrodes of the liquid crystal element 570.
  • potential supply line VL a wiring to which a potential is supplied
  • the capacitor 560 functions as a storage capacitor for storing written data.
  • the pixel circuits 501 in each row are sequentially selected by the gate driver 504a illustrated in FIG. Write data.
  • the pixel circuit 501 in which data is written is in a holding state when the transistor 550 is turned off. By sequentially performing this for each row, an image can be displayed.
  • the plurality of pixel circuits 501 illustrated in FIG. 28A can have a structure illustrated in FIG. 28C, for example.
  • the pixel circuit 501 illustrated in FIG. 28C includes transistors 552 and 554, a capacitor 562, and a light-emitting element 572.
  • the transistor described in any of the above embodiments can be applied to one or both of the transistor 552 and the transistor 554.
  • One of the source electrode and the drain electrode of the transistor 552 is electrically connected to a wiring to which a data signal is supplied (hereinafter referred to as a signal line DL_n). Further, the gate electrode of the transistor 552 is electrically connected to a wiring to which a gate signal is supplied (hereinafter referred to as a scanning line GL_m).
  • the transistor 552 has a function of controlling data writing of the data signal.
  • One of the pair of electrodes of the capacitor 562 is electrically connected to a wiring to which a potential is applied (hereinafter referred to as a potential supply line VL_a), and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 552. Is done.
  • the capacitor element 562 functions as a storage capacitor for storing written data.
  • One of the source electrode and the drain electrode of the transistor 554 is electrically connected to the potential supply line VL_a. Further, the gate electrode of the transistor 554 is electrically connected to the other of the source electrode and the drain electrode of the transistor 552.
  • One of an anode and a cathode of the light-emitting element 572 is electrically connected to the potential supply line VL_b, and the other is electrically connected to the other of the source electrode and the drain electrode of the transistor 554.
  • the light-emitting element 572 for example, an organic electroluminescence element (also referred to as an organic EL element) or the like can be used.
  • the light-emitting element 572 is not limited thereto, and an inorganic EL element made of an inorganic material may be used.
  • one of the potential supply line VL_a and the potential supply line VL_b is supplied with the high power supply potential VDD, and the other is supplied with the low power supply potential VSS.
  • the pixel circuits 501 in each row are sequentially selected by the gate driver 504a illustrated in FIG. Write.
  • the pixel circuit 501 in which data is written is in a holding state when the transistor 552 is turned off. Further, the amount of current flowing between the source electrode and the drain electrode of the transistor 554 is controlled in accordance with the potential of the written data signal, and the light-emitting element 572 emits light with luminance corresponding to the amount of flowing current. By sequentially performing this for each row, an image can be displayed.
  • a display module 8000 shown in FIG. 29 includes a touch panel 8004 connected to the FPC 8003, a display panel 8006 connected to the FPC 8005, a backlight 8007, a frame 8009, a printed circuit board 8010, a battery, between an upper cover 8001 and a lower cover 8002. 8011.
  • the semiconductor device of one embodiment of the present invention can be used for the display panel 8006, for example.
  • the shape and dimensions of the upper cover 8001 and the lower cover 8002 can be changed as appropriate in accordance with the sizes of the touch panel 8004 and the display panel 8006.
  • a resistive film type or capacitive type touch panel can be used by being superimposed on the display panel 8006.
  • the counter substrate (sealing substrate) of the display panel 8006 can have a touch panel function.
  • an optical sensor can be provided in each pixel of the display panel 8006 to provide an optical touch panel.
  • the optical touch panel preferably uses light having infrared rays. Note that the optical touch panel can detect an object to be detected by light, and thus the object to be detected and the touch panel do not have to be in contact with each other.
  • the backlight 8007 has a light source 8008.
  • FIG. 29 illustrates the structure in which the light source 8008 is provided over the backlight 8007, the present invention is not limited to this.
  • a light source 8008 may be provided at the end of the backlight 8007 and a light diffusing plate may be used.
  • the backlight 8007 may not be provided.
  • the frame 8009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed circuit board 8010 in addition to the protection function of the display panel 8006.
  • the frame 8009 may have a function as a heat sink.
  • the printed circuit board 8010 has a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal.
  • a power supply for supplying power to the power supply circuit an external commercial power supply may be used, or a power supply using a battery 8011 provided separately may be used.
  • the battery 8011 can be omitted when a commercial power source is used.
  • the display module 8000 may be additionally provided with a member such as a polarizing plate, a retardation plate, and a prism sheet.
  • Electronic equipment> 30A to 30G illustrate electronic devices. These electronic devices include a housing 9000, a display portion 9001, a speaker 9003, operation keys 9005 (including a power switch or operation switch), a connection terminal 9006, and a sensor 9007 (force, displacement, position, speed, acceleration, angular velocity, Includes functions to measure rotation speed, distance, light, liquid, magnetism, temperature, chemical, sound, time, hardness, electric field, current, voltage, power, radiation, flow rate, humidity, gradient, vibration, odor or infrared ), A microphone 9008, and the like.
  • the electronic devices illustrated in FIGS. 30A to 30G can have a variety of functions. For example, a function for displaying various information (still images, moving images, text images, etc.) on the display unit, a touch panel function, a function for displaying a calendar, date or time, a function for controlling processing by various software (programs), Wireless communication function, function for connecting to various computer networks using the wireless communication function, function for transmitting or receiving various data using the wireless communication function, and reading and displaying the program or data recorded on the recording medium It can have a function of displaying on the section. Note that the functions of the electronic devices illustrated in FIGS. 30A to 30G are not limited to these, and can have various functions. Although not illustrated in FIGS.
  • the electronic device may have a plurality of display portions.
  • the electronic device is equipped with a camera, etc., to capture still images, to capture moving images, to store captured images on a recording medium (externally or built into the camera), and to display captured images on the display unit And the like.
  • FIGS. 30A to 30G Details of the electronic devices illustrated in FIGS. 30A to 30G will be described below.
  • FIG. 30A is a perspective view showing the television device 9100.
  • the television device 9100 can incorporate the display portion 9001 with a large screen, for example, a display portion 9001 with a size of 50 inches or more, or 100 inches or more.
  • FIG. 30B is a perspective view showing the portable information terminal 9101.
  • the portable information terminal 9101 has one or a plurality of functions selected from, for example, a telephone, a notebook, an information browsing device, or the like. Specifically, it can be used as a smartphone.
  • the portable information terminal 9101 may include a speaker, a connection terminal, a sensor, and the like.
  • the portable information terminal 9101 can display characters and image information on the plurality of surfaces.
  • three operation buttons 9050 also referred to as operation icons or simply icons
  • information 9051 indicated by a broken-line rectangle can be displayed on another surface of the display portion 9001.
  • a display that notifies an incoming call such as an e-mail, SNS (social networking service) or a telephone, a title such as an e-mail or SNS, a sender name such as an e-mail or SNS, a date, a time , Battery level, antenna reception strength and so on.
  • an operation button 9050 or the like may be displayed instead of the information 9051 at a position where the information 9051 is displayed.
  • CFRP Carbon Fiber Reinforced Plastics
  • CFRP Carbon Fiber Reinforced Plastics
  • CFRP Carbon Fiber Reinforced Plastics
  • the reinforced plastic may be made of glass fiber or KFRP using Kevlar.
  • the alloy is preferable because the fibers may be peeled off from the resin as compared to the alloy.
  • the alloy include an aluminum alloy and a magnesium alloy.
  • an amorphous alloy containing zirconium, copper, nickel, and titanium (also called metal glass) is excellent in terms of elastic strength.
  • This amorphous alloy is an amorphous alloy having a glass transition region at room temperature, and is also called a bulk solidified amorphous alloy, and is an alloy having a substantially amorphous atomic structure.
  • solidification casting an alloy material is cast into a mold of at least one casing and solidified to form a part of the casing of a bulk solidified amorphous alloy.
  • the amorphous alloy may contain beryllium, silicon, niobium, boron, gallium, molybdenum, tungsten, manganese, iron, cobalt, yttrium, vanadium, phosphorus, carbon, and the like in addition to zirconium, copper, nickel, and titanium.
  • the amorphous alloy is not limited to the solidification casting method, and may be formed by a vacuum deposition method, a sputtering method, an electrolytic plating method, an electroless plating method, or the like.
  • the amorphous alloy may include microcrystals or nanocrystals as long as the amorphous alloy maintains a state having no long-range order (periodic structure) as a whole.
  • the alloy includes both a complete solid solution alloy having a single solid phase structure and a partial solution having two or more phases.
  • a housing having high elasticity can be realized. Therefore, even if the portable information terminal 9101 is dropped, if the housing 9000 is an amorphous alloy, it will return to its original state even if it is temporarily deformed at the moment when an impact is applied. Impact properties can be improved.
  • FIG. 30C is a perspective view showing the portable information terminal 9102.
  • the portable information terminal 9102 has a function of displaying information on three or more surfaces of the display portion 9001.
  • information 9052, information 9053, and information 9054 are displayed on different planes.
  • the user of the portable information terminal 9102 can check the display (information 9053 here) in a state where the portable information terminal 9102 is stored in the chest pocket of clothes.
  • the telephone number or name of the caller of the incoming call is displayed at a position where it can be observed from above portable information terminal 9102.
  • the user can check the display and determine whether to receive a call without taking out the portable information terminal 9102 from the pocket.
  • FIG. 30D is a perspective view showing a wristwatch-type portable information terminal 9200.
  • the portable information terminal 9200 can execute various applications such as a mobile phone, electronic mail, text browsing and creation, music playback, Internet communication, and computer games.
  • the display portion 9001 is provided with a curved display surface, and can perform display along the curved display surface.
  • the portable information terminal 9200 can execute short-range wireless communication with a communication standard. For example, it is possible to talk hands-free by communicating with a headset capable of wireless communication.
  • the portable information terminal 9200 includes a connection terminal 9006 and can directly exchange data with other information terminals via a connector. Charging can also be performed through the connection terminal 9006. Note that the charging operation may be performed by wireless power feeding without using the connection terminal 9006.
  • the wristwatch-type portable information terminal 9200 may have a function of detecting a pulse. By detecting a pulse stay with a wristwatch-type portable information terminal 9200, the pulse can be measured regularly or periodically, which is preferable for health management. Infrared rays are preferably used for pulse detection, and the semiconductor element of one embodiment of the present invention is preferable.
  • FIGS. 31A and 31B are diagrams for explaining the arrangement of light emitting elements and light receiving elements in a terminal having a function of detecting infrared rays.
  • a terminal 9501 having a function of detecting infrared rays illustrated in FIG. 31A includes a light-receiving element and a plurality of light-emitting elements arranged over a substrate.
  • the light receiving element 9601 has a function of detecting infrared rays
  • the light emitting elements 9602, 9603, and 9604 have a function of emitting infrared rays.
  • the infrared light emitted from the light emitting elements 9602 to 9604 is applied to the detection target, and the detection target can be detected by detecting the reflected infrared light with the light receiving element 9601. Based on the magnitude of the reflected light from the detection target with respect to the light from the light emitting element, the position of the detection target can be detected.
  • the terminal 9501 includes the display portion 9001 as a display device
  • the light-emitting elements 9602 to 9604 that emit infrared light and the light-receiving element 9601 that detects infrared light are the same as the display portion 9001 of the display device as illustrated in FIG. 32A may be arranged on a surface different from the display portion 9001 of the display device as shown in FIG. 32A, and the lower portion of the display portion 9001 of the display device as shown in FIG. It may be.
  • a light-receiving element 9601 and light-emitting elements 9602 to 9605 may be employed. Further, the light receiving element and the light emitting element may be singular or plural.
  • Biological information such as a pulse can be detected by a terminal having a light emitting element and a light receiving element as described above.
  • the terminal illustrated in FIG. 31 only needs to include a light emitting element that exhibits infrared light and a light receiving element that detects infrared light, and is not limited to a terminal that detects a pulse.
  • the semiconductor device of one embodiment of the present invention is suitable for an electronic device having a function of detecting biological information such as a vein, a pupil, and an iris.
  • biological window In sensing the human body, it is preferable to use light in the near-infrared wavelength region called a so-called biological window.
  • the light in the wavelength region has a small absorption in water and is slightly absorbed by hemoglobin, and therefore can be suitably used for detection of biological information, particularly detection of a blood state.
  • the semiconductor device of one embodiment of the present invention the above-described biometric information can be detected with high definition, so that the accuracy of biometric authentication can be increased.
  • FIGS. 30E, 30F, and 30G are perspective views illustrating a foldable portable information terminal 9201.
  • FIG. FIG. 30E is a perspective view of a state in which the portable information terminal 9201 is expanded
  • FIG. 30F is a state in the middle of changing from one of the expanded state or the folded state of the portable information terminal 9201 to the other.
  • FIG. 30G is a perspective view of the portable information terminal 9201 folded.
  • the portable information terminal 9201 is excellent in portability in the folded state, and in the expanded state, the portable information terminal 9201 is excellent in display listability due to a seamless wide display area.
  • a display portion 9001 included in the portable information terminal 9201 is supported by three housings 9000 connected by a hinge 9055.
  • the portable information terminal 9201 By bending between the two housings 9000 via the hinge 9055, the portable information terminal 9201 can be reversibly deformed from the expanded state to the folded state.
  • the portable information terminal 9201 can be bent with a curvature radius of 1 mm to 150 mm.
  • the electronic device described in this embodiment has a display portion for displaying some information. Note that the semiconductor device of one embodiment of the present invention can also be applied to an electronic device that does not include a display portion.
  • a transistor of one embodiment of the present invention was manufactured, and electrical characteristics of the transistor were measured and a light emission state was observed.
  • the semiconductor element 1 was manufactured as a transistor corresponding to the transistor 100 illustrated in FIGS. Note that in the following description, components having functions similar to those of the transistor 100 illustrated in FIGS. 1A, 1B, and 1C are described using the same reference numerals. For comparison, a transistor having the structure shown in FIGS. 33A, 33 B, and 33 C was manufactured as the comparative semiconductor element 1. ⁇ Production of Semiconductor Element 1>
  • a conductive film 106 functioning as a first gate electrode was formed over the substrate 102 which is a glass substrate.
  • the conductive film 106 a 100-nm-thick tungsten film was formed using a sputtering apparatus.
  • an insulating film 104 functioning as a first gate insulating film was formed over the substrate 102 and the conductive film 106.
  • the insulating film 104 the insulating film 104_1, the insulating film 104_2, the insulating film 104_3, and the insulating film 104_4 were sequentially formed in vacuum using a PECVD apparatus.
  • the insulating film 104_1 was a silicon nitride film with a thickness of 50 nm.
  • the insulating film 104_2 is a silicon nitride film with a thickness of 300 nm.
  • the insulating film 104_3 is a silicon nitride film with a thickness of 50 nm.
  • the insulating film 104_4 was a silicon oxynitride film with a thickness of 50 nm.
  • an oxide semiconductor film was formed over the insulating film 104, and the oxide semiconductor film was processed into an island shape, whereby the oxide semiconductor film 108 was formed.
  • the oxide semiconductor film 108 an oxide semiconductor film with a thickness of 40 nm was formed.
  • a sputtering apparatus was used to form the oxide semiconductor film 108.
  • a wet etching method was used for processing the oxide semiconductor film 108.
  • an insulating film to be the insulating film 110 later was formed over the insulating film 104 and the oxide semiconductor film 108.
  • a silicon oxynitride film with a thickness of 20 nm and a silicon oxynitride film with a thickness of 80 nm were successively formed in a vacuum using a PECVD apparatus.
  • heat treatment was performed.
  • heat treatment was performed at 350 ° C. for 1 hour in a mixed gas atmosphere of nitrogen and oxygen.
  • an oxide semiconductor film was formed over the insulating film, and the oxide semiconductor film was processed into an island shape, whereby the conductive film 112 functioning as the second gate electrode was formed.
  • a power source to be used an AC power source was used.
  • the insulating film in contact with the lower side of the conductive film 112 was processed to form the insulating film 110 functioning as the second gate insulating film.
  • impurity element addition treatment was performed over the insulating film 104, the oxide semiconductor film 108, the insulating film 110, and the conductive film 112.
  • impurity element addition treatment a doping apparatus was used, and argon was used as the impurity element.
  • the insulating film 116 was formed over the insulating film 104, the oxide semiconductor film 108, the insulating film 110, and the conductive film 112.
  • a silicon nitride film with a thickness of 100 nm was formed using a PECVD apparatus.
  • an insulating film 118 was formed on the insulating film 116.
  • a silicon oxynitride film with a thickness of 300 nm was formed using a PECVD apparatus.
  • a mask was formed over the insulating film 118, and openings 141s and 141d were formed in the insulating films 116 and 118 using the mask. Note that a dry etching apparatus was used for processing the openings 141s and 141d.
  • a conductive film is formed over the insulating film 118 so as to fill the openings 141s and 141d, and the conductive film is processed into an island shape, whereby the conductive film 120s functioning as a source electrode and a drain electrode and the conductive film are formed.
  • a film 120d was formed.
  • a titanium film having a thickness of 50 nm, an aluminum film having a thickness of 400 nm, a titanium film having a thickness of 100 nm, and a sputtering apparatus were successively formed in a vacuum.
  • a semiconductor element 1 which is a transistor corresponding to the transistor 100 illustrated in FIGS. 1A, 1B, and 1C was manufactured.
  • the channel width W of the semiconductor element 1 was 50 ⁇ m and 100 ⁇ m, and the channel width L was 6 ⁇ m.
  • a conductive film 106 functioning as a first gate electrode was formed over the substrate 102 which is a glass substrate.
  • the conductive film 106 a 100-nm-thick tungsten film was formed using a sputtering apparatus.
  • insulating films 104 and 103 functioning as a first gate insulating film were formed over the substrate 102 and the conductive film 106.
  • insulating film 104 a silicon nitride film having a thickness of 400 nm was formed using a PECVD apparatus.
  • insulating film 103 a silicon oxynitride film with a thickness of 50 nm was formed using a PECVD apparatus.
  • an oxide semiconductor film was formed over the insulating film 103, and the oxide semiconductor film was processed into an island shape, whereby the oxide semiconductor film 108 was formed.
  • the oxide semiconductor film 108 an oxide semiconductor film with a thickness of 25 nm was formed.
  • a conductive film is formed over the insulating film 103 and the oxide semiconductor film 108, a resist mask is formed over the conductive film, and desired regions are etched, whereby the conductive film functioning as a source electrode and a drain electrode is formed.
  • 120s and a conductive film 120d were formed.
  • As the conductive films 120s and 120d a 50-nm-thick tungsten film, a 400-nm-thick aluminum film, and a 100-nm-thick titanium film were successively formed in a vacuum using a sputtering apparatus. Note that the resist mask was removed after the formation of the conductive films 120s and 120d.
  • a phosphoric acid aqueous solution (an aqueous solution in which an aqueous solution having a phosphoric acid concentration of 85% is further diluted 100 times with pure water) is applied over the insulating film 103, the oxide semiconductor film 108, and the conductive films 120s and 120d. Then, part of the surface of the oxide semiconductor film 108 exposed from the conductive films 120s and 120d was removed.
  • the insulating film 114 and the insulating film 116 functioning as a second gate insulating film were formed over the insulating film 103, the oxide semiconductor film 108, and the conductive films 120s and 120d.
  • a 50-nm-thick silicon oxynitride film was formed using a PECVD apparatus.
  • As the insulating film 116 a 400-nm-thick silicon oxynitride film was formed using a PECVD apparatus. Note that the insulating film 114 and the insulating film 116 were continuously formed in a vacuum by a PECVD apparatus.
  • the first heat treatment was performed.
  • the first heat treatment was performed at 350 ° C. for 1 hour in an atmosphere containing nitrogen.
  • an oxide semiconductor film was formed over the insulating film 116, and the oxide semiconductor film was processed into an island shape, so that the conductive film 112 functioning as a second gate electrode was formed.
  • the conductive film 112 an oxide semiconductor film with a thickness of 100 nm was formed using a sputtering apparatus.
  • an insulating film 118 was formed over the insulating film 116 and the conductive film 112.
  • a silicon nitride film with a thickness of 100 nm was formed using a PECVD apparatus.
  • the second heat treatment is the same as the first heat treatment.
  • the comparative semiconductor element 1 corresponding to the transistor shown in FIGS. 33A, 33B, and 33C was manufactured.
  • the channel width W was 100 ⁇ m and the channel width L was 6 ⁇ m.
  • 34A and 34B show the drain current-gate voltage (Id-Vg) characteristic results of the semiconductor element 1.
  • the solid line curve indicates Id (A) corresponding to the first vertical axis
  • the dotted line curve indicates field effect mobility ( ⁇ FE (cm) corresponding to the second vertical axis. 2 / Vs)) respectively.
  • the horizontal axis is Vg (V).
  • measurement conditions for the Id-Vg characteristics of the transistor include a voltage applied to the conductive film 106 functioning as the first gate electrode of the transistor (hereinafter also referred to as a gate voltage (Vg)) and a second gate electrode.
  • the voltage applied to the functional conductive film 112 (hereinafter also referred to as Vbg) was changed from ⁇ 15 V to +20 V in steps of 0.25 V.
  • a voltage applied to the conductive film 120s functioning as the source electrode (hereinafter also referred to as source voltage (Vs)) is 0 V (comm)
  • drain voltage hereinafter referred to as drain voltage (hereinafter referred to as drain voltage (hereinafter referred to as drain voltage (hereinafter referred to as drain voltage (hereinafter referred to as drain voltage (hereinafter referred to as drain voltage)).
  • Vd) was set to 1V or 20V.
  • Vg and Vbg were set to 20V, and Vd was set to 20V.
  • a cooling CCD camera having a quantum efficiency of 65% or more from 400 nm to 750 nm is used for observation of light emission in the visible light region, and 65% or more from 900 nm to 1550 nm is used for observation of light emission in the near infrared region.
  • FIG. 36A shows the observation result of light emission in the near infrared region
  • the observation results of light emission in the near-infrared region of the / 6 ⁇ m comparative semiconductor element 1 are shown respectively.
  • the semiconductor element 1 which is a transistor of one embodiment of the present invention preferably has a function of selectively emitting light in the infrared region.
  • a transistor having a function of emitting light in the near-infrared region can be manufactured.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

酸化物半導体膜を有し、近赤外線の発光を呈する発光装置を提供する。 トランジスタを有する半導体装置である。 トランジスタは、 第１のゲート電極と、 第１のゲート電極 上の第１の絶縁膜と、第１の絶縁膜を介して第１のゲート電極と重畳する領域を有する酸化物半導体 膜と、 酸化物半導体膜上の第２の絶縁膜と、 第２の絶縁膜を介して酸化物半導体膜と重畳する領域を 有する第２のゲート電極と、酸化物半導体膜上及び第２のゲート電極上の第３の絶縁膜と、を有する。 酸化物半導体膜は、 第２の絶縁膜と接するチャネル領域を有し、 チャネル領域は発光を呈する領域を 有し、発光は近赤外光を含む。

Description

半導体装置、及び該半導体装置を有する電子機器
　本発明の一態様は、酸化物半導体膜を有する半導体装置、及び該半導体装置を有する電子機器に関する。
　なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。
　なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、半導体装置を有している場合がある。
　絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジスタ（ＴＦＴ）または電界効果トランジスタ（ＦＥＴ）ともいう）を構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜として、シリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
　例えば、酸化物半導体として、Ｉｎ−Ｇａ−Ｚｎ系酸化物を用いてトランジスタを作製する技術が開示されている（特許文献１参照）。また、自己整列トップゲート構造を有する酸化物薄膜のトランジスタを作製する技術が開示されている（特許文献２参照）。
　また、近年は情報を入力する機能を有する表示装置の技術開発が進められており、特許文献３には、赤外線を検出することで、入力データを読み取る光学式タッチパネルが開示されている。
　また、脈拍、静脈、瞳孔のような生体情報を検出する機能を有する電子機器が注目されており、赤外線を用いた生体センサが開発されている（特許文献４）。
特開２００７−９６０５５号公報 特開２００９−２７８１１５号公報 特開２０１２−２２６７４号公報 特開平５−３２９１１６号公報
　赤外線を呈する発光ダイオード（ＬＥＤ）を有する光学式タッチパネルにおいては、赤外線を検出するセンサを表示装置の表示面側に有し、赤外線を呈するＬＥＤをバックライトとして有するため、赤外線を呈するＬＥＤと、赤外線を検出するセンサと、の位置が離れている。そのため、検出環境の光や表示装置内の光がノイズとなり、赤外線の検出精度が低下してしまう。
　また、生体情報等を読み取る電子機器において、赤外線を照射する発光素子としてＬＥＤを用いる場合、ＬＥＤは、広範囲に赤外線を照射することが可能である一方、微細な領域に赤外線を照射することが難しい。そのため、微細な情報を検出するために赤外線を検出するセンサの精細度を高めるだけでは、検出精度や検出精細度を高めることが難しい。
　上記問題に鑑み、本発明の一態様では、赤外線を呈するトランジスタを有する半導体装置を提供することを課題の一つとする。または、本発明の一態様では、高精細に赤外線を呈する半導体装置を提供することを課題の一つとする。または、本発明の一態様では、高精度に赤外線を検出可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様では、高精度に赤外線を検出可能な表示装置を提供することを課題の一つとする。または、本発明の一態様では、高精度に赤外線を検出可能な電子機器を提供することを課題の一つとする。または、本発明の一態様では、新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様では、新規な半導体装置の作製方法を提供することを課題の一つとする。
　なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
　本発明の一態様は、効率良く赤外線を呈することが可能な、酸化物半導体膜を有する半導体装置である。または、高精細に赤外線を呈することが可能な、酸化物半導体膜を有する半導体裝置である。
　したがって、本発明の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜を介して第１のゲート電極と重畳する領域を有する酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜を介して酸化物半導体膜と重畳する領域を有する第２のゲート電極と、酸化物半導体膜上及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導体膜は、第２の絶縁膜と接するチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、チャネル領域は、発光を呈する領域を有し、発光は、近赤外光を含む、半導体装置である。
　また、本発明の他の一態様は、トランジスタを有する半導体装置であって、トランジスタは、第１のゲート電極と、第１のゲート電極上の第１の絶縁膜と、第１の絶縁膜を介して前記第１のゲート電極と重畳する領域を有する酸化物半導体膜と、酸化物半導体膜上の第２の絶縁膜と、第２の絶縁膜を介して酸化物半導体膜と重畳する領域を有する第２のゲート電極と、酸化物半導体膜上及び第２のゲート電極上の第３の絶縁膜と、を有し、酸化物半導体膜は、第２の絶縁膜と接するチャネル領域と、第３の絶縁膜と接するソース領域と、第３の絶縁膜と接するドレイン領域と、を有し、チャネル領域は、発光を呈する機能を有し、発光は、９００ｎｍ以上１５５０ｎｍ以下の波長領域の光を含む、半導体装置である。
　また、上記各構成において、トランジスタは、さらに、第３の絶縁膜に設けられた第１の開口部を介して、ソース領域において酸化物半導体膜に電気的に接続するソース電極と、第３の絶縁膜に設けられた第２の開口部を介して、ドレイン領域において酸化物半導体膜に電気的に接続するドレイン電極と、を有する半導体装置である。
　また、上記各構成において、酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）と、を有すると好ましい。また、酸化物半導体膜は、Ｉｎの含有量が、Ｍの含有量以上である領域を有すると好ましい。また、酸化物半導体膜は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。
　また、上記各構成において、第２のゲート電極は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）と、を有すると好ましい。また、第２のゲート電極は、Ｉｎの含有量が、Ｍの含有量以上である領域を有すると好ましい。また、第２のゲート電極は、酸化物半導体膜よりもキャリア密度が高いと好ましい。
　また、上記各構成において、第３の絶縁膜は、室素および水素の少なくとも一方を有すると好ましい。
　また、本発明の他の一態様は、上記各態様の半導体装置と表示素子とを有する表示装置である。また、本発明の他の一態様は、上記態様の半導体装置とセンサとを有する電子機器である。
　本発明の一態様により、赤外線を呈するトランジスタを有する半導体装置を提供することができる。または、本発明の一態様により、高精細に赤外線を呈する半導体装置を提供することができる。または、本発明の一態様により、高精度に赤外線を検出可能な半導体装置を提供することができる。または本発明の一態様により、高精度に赤外線を検出可能な表示装置を提供することができる。または、本発明の一態様により、高精度に赤外線を検出可能な電子機器を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置の作製方法を提供することができる。
　なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の上面及び断面を説明する図。 半導体装置の上面及び断面を説明する図。 半導体装置の上面及び断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 バンド構造を説明する図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 半導体装置の作製方法を説明する断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、およびｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ　ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の構成例を示す断面図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 半導体装置の回路構成を説明する図。 画素回路の構成を説明する図、及び画素回路の動作を説明するタイミングチャート。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 発光素子および受光素子の配置を説明する図。 表示部と、発光素子および受光素子との配置を説明する図。 実施例における、トランジスタの上面及び断面を説明する図。 実施例における、トランジスタのＩｄ−Ｖｇ特性を説明する図。 実施例における、トランジスタの発光状態を説明する図。 実施例における、トランジスタの発光状態を説明する図。
　以下、本発明の実施の態様について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることが可能である。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
　なお、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
　また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
　また、本明細書において、「上に」「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
　また、本明細書等において、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。
　また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
　また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
　また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
　また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
　なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
　チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
　また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
　また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。そのため、電圧を電位と言い換えることが可能である。
　また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
　また、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
（実施の形態１）
　本実施の形態においては、本発明の一態様の半導体装置及び半導体装置の作製方法の一例について、図１乃至図１３を用いて以下説明する。
＜１−１．半導体装置の構成例１＞
　図１（Ａ）は、本発明の一態様の半導体装置であるトランジスタ１００の上面図である。また、図１（Ｂ）は、図１（Ａ）に示す一点鎖線Ｘ１−Ｘ２間における切断面の断面図に相当し、図１（Ｃ）は、図１（Ａ）に示す一点鎖線Ｙ１−Ｙ２間における切断面の断面図に相当する。なお、図１（Ａ）においては明瞭化のため、トランジスタ１００の構成要素の一部（基板１０２及び絶縁膜等）を省略して図示している。
　また、図１（Ａ）における一点鎖線Ｘ１−Ｘ２方向をトランジスタ１００のチャネル長（Ｌ）方向、一点鎖線Ｙ１−Ｙ２方向をトランジスタ１００のチャネル幅（Ｗ）方向と呼称する場合がある。
　トランジスタ１００は、基板１０２上の第１のゲート電極（ボトムゲート電極ともいう）として機能する導電膜１０６と、基板１０２及び導電膜１０６上の絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の第２のゲート電極（トップゲート電極ともいう）として機能する導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。また、酸化物半導体膜１０８は、導電膜１１２が重畳し、且つ絶縁膜１１０と接するチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
　また、トランジスタ１００は、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１６、及び絶縁膜１１８に設けられた開口部１４１ｓを介して、ソース領域１０８ｓにおいて酸化物半導体膜１０８に電気的に接続される導電膜１２０ｓと、絶縁膜１１６、及び絶縁膜１１８に設けられた開口部１４１ｄを介して、ドレイン領域１０８ｄにおいて酸化物半導体膜１０８に電気的に接続される導電膜１２０ｄと、有する。
　なお、本明細書等において、絶縁膜１０４を第１の絶縁膜と、絶縁膜１１０を第２の絶縁膜と、絶縁膜１１６を第３の絶縁膜と、絶縁膜１１８を第４の絶縁膜と、それぞれ呼称する場合がある。また、トランジスタ１００において、絶縁膜１０４は、第１のゲート絶縁膜としての機能を有し、絶縁膜１１０は、第２のゲート絶縁膜としての機能を有する。そのため、本明細書等において、絶縁膜１０４を第１のゲート絶縁膜と、絶縁膜１１０を第２のゲート絶縁膜と呼称する場合がある。また、導電膜１２０ｓは、ソース電極としての機能を有し、導電膜１２０ｄは、ドレイン電極としての機能を有する。
　また、トランジスタ１００において、絶縁膜１１０の側端部と、導電膜１１２の側端部とが、揃う領域を有すると好ましい。別言すると、トランジスタ１００において、絶縁膜１１０の上端部と、導電膜１１２の下端部が概略揃う構成である。例えば、導電膜１１２をマスクとして絶縁膜１１０を加工することで、上記構造とすることができる。
　また、トランジスタ１００は、絶縁膜１０４、及び絶縁膜１１０に設けられた開口部１４３を介して、導電膜１０６と導電膜１１２とが電気的に接続される。そのため、導電膜１０６と導電膜１１２には、同じ電位が与えられる。
　このように、トランジスタ１００は、酸化物半導体膜１０８の上下にゲート電極として機能する導電膜を有する構成である。
≪ｓ−ｃｈａｎｎｅｌ構造≫
　酸化物半導体膜１０８は、第１のゲート絶縁膜と、第２のゲート絶縁膜とを介して、導電膜１０６と、導電膜１１２とに挟持される。導電膜１０６のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長い。また、導電膜１１２のチャネル幅方向の長さは、酸化物半導体膜１０８のチャネル幅方向の長さよりも長い。また、導電膜１０６と導電膜１１２とは、絶縁膜１０４及び絶縁膜１１０に設けられる開口部１４３において電気的に接続されているため、酸化物半導体膜１０８のチャネル幅方向の側面の少なくとも一方は、絶縁膜１１０を介して導電膜１１２と対向している。すなわち、酸化物半導体膜１０８のチャネル幅方向全体は、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して導電膜１０６及び導電膜１１２に覆われている。
　別言すると、トランジスタ１００のチャネル幅方向において、導電膜１０６及び導電膜１１２は、第１のゲート絶縁膜及び第２のゲート絶縁膜を介して酸化物半導体膜１０８を囲む構成である。
　このような構成とすることで、トランジスタ１００が有する酸化物半導体膜１０８を、第１のゲート電極として機能する導電膜１０６及び第２のゲート電極として機能する導電膜１１２の電界によって電気的に囲むことができる。トランジスタ１００のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をｓｕｒｒｏｕｎｄｅｄ　ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
　トランジスタ１００は、ｓ−ｃｈａｎｎｅｌ構造を有するため、導電膜１０６及び導電膜１１２によってチャネルを誘起させるための電界を効果的に酸化物半導体膜１０８に印加することができる。したがって、トランジスタ１００の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ１００を微細化することが可能となる。また、トランジスタ１００は、導電膜１０６及び導電膜１１２によって囲まれた構造を有するため、トランジスタ１００の機械的強度を高めることができる。
　また、上記構成とすることによって、酸化物半導体膜１０８においてキャリアの流れる領域が、酸化物半導体膜１０８の絶縁膜１０４側と、及び酸化物半導体膜１０８の絶縁膜１１０側と、さらに酸化物半導体膜１０８の膜中の広い範囲となるため、トランジスタ１００はキャリアの移動量が増加する。その結果、トランジスタ１００のオン電流が大きくなると共に、電界効果移動度が大きくなり、具体的には電界効果移動度が１０ｃｍ２／Ｖ・ｓ以上となる。なお、ここでの電界効果移動度は、酸化物半導体膜の物性値としての移動度の近似値ではなく、トランジスタの飽和領域における電流駆動力の指標であり、見かけの電界効果移動度である。
　なお、図１（Ｃ）（トランジスタ１００のチャネル幅方向）において、開口部１４３が形成されている箇所と酸化物半導体膜１０８を挟んだ反対側に、開口部１４３と異なる開口部を形成してもよい。
　また、開口部１４３を設けずに、導電膜１０６と、導電膜１１２と、に異なる電位を与えてもよい。すなわち、一方のゲート電極には信号Ａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。また、一方のゲート電極には信号Ａが、他方のゲート電極には信号Ｂが与えられてもよい。また、一方のゲート電極には固定電位Ｖａが、他方のゲート電極には固定電位Ｖｂが与えられてもよい。
　また、トランジスタの両方のゲート電極に固定電位を与える場合、トランジスタを、抵抗素子と同等の素子として機能させることができる場合がある。例えば、トランジスタがｎチャネル型である場合、固定電位Ｖａまたは固定電位Ｖｂを高く（低く）することで、トランジスタの実効抵抗を低く（高く）することができる場合がある。固定電位Ｖａ及び固定電位Ｖｂを共に高く（低く）することで、一つのゲートしか有さないトランジスタによって得られる実効抵抗よりも低い（高い）実効抵抗が得られる場合がある。
　このように、トランジスタ１００は、ｓ−ｃｈａｎｎｅｌ構造を有するため、高いオン電流特性を得ることが可能となるが、酸化物半導体膜１０８におけるチャネル領域１０８ｉに電流を流したとき、その電気エネルギーの一部がジュール熱として熱に変換される場合がある。また、トランジスタ１００は、第２のゲート電極として機能する導電膜１１２上に、さらに絶縁膜１１６及び絶縁膜１１８を有する。したがって、酸化物半導体膜１０８におけるチャネル領域１０８ｉは、導電膜１０６、絶縁膜１０４、絶縁膜１１０、導電膜１１２、絶縁膜１１６、及び絶縁膜１１８に挟持される構造を有する。そのため、保温効果に優れ、トランジスタ１００に電流を流した際に発生する熱が放熱されにくい。すなわち、トランジスタ１００は、電流を流したときに高温になりやすく、熱によって発生する赤外線を発光しやすい構造である。特に、高温によって波長が短い赤外線を強く発光することが可能であり、赤外線の中でも７８０ｎｍ乃至２５００ｎｍの波長領域である近赤外線を発光しやすく、中でも９００ｎｍ以上１５５０ｎｍ以下の波長領域の近赤外線を発光しやすい。
　なお、より高いオン電流特性を得るためには、トランジスタ１００のチャネル幅は、大きい方が好ましく、具体的には、好ましくは５０μｍ以上、より好ましくは１００μｍ以上である。
　また、酸化物半導体膜１０８から、導電膜１２０ｓ及び導電膜１２０ｄへ熱が伝搬しにくいよう、チャネル幅方向における酸化物半導体膜１０８の大きさ（ｄｉｗ）は、酸化物半導体膜１０８と重畳する領域における導電膜１２０ｓのチャネル幅方向の大きさ（ｄｓｗ）及び導電膜１２０ｄのチャネル幅方向の大きさ（ｄｄｗ）と、同程度の大きさである領域を有すると好ましい。もしくは、ｄｉｗがｄｓｗ及びｄｄｗより大きい領域を有すると好ましい。すなわち、トランジスタ１００は、ｄｉｗ≧ｄｓｗ及びｄｉｗ≧ｄｄｗである領域を有すると好ましい。
　また、導電膜１２０ｓは、酸化物半導体膜１０８と重畳しない領域におけるチャネル幅方向の大きさ（ｄｓｗ’）が、酸化物半導体膜１０８と重畳する領域におけるチャネル幅方向の大きさ（ｄｓｗ）より、小さい（ｄｓｗ＞ｄｓｗ’）領域を有すると好ましい。また、導電膜１２０ｄは、酸化物半導体膜１０８と重畳しない領域におけるチャネル幅方向の大きさ（ｄｄｗ’）が、酸化物半導体膜１０８と重畳する領域におけるチャネル幅方向の大きさ（ｄｄｗ）より、小さい（ｄｄｗ＞ｄｄｗ’）領域を有すると好ましい。
　また、酸化物半導体膜１０８におけるチャネル領域１０８ｉと、開口部１４１ｓにおいて酸化物半導体膜１０８が導電膜１２０ｓと接続する領域との距離（ｄｓｉ）、及びチャネル領域１０８ｉと、開口部１４１ｄにおいて酸化物半導体膜１０８が導電膜１２０ｄと接続する領域との距離（ｄｄｉ）を、それぞれ大きくすることで、チャネル領域１０８ｉで発生した熱を導電膜１２０ｓ及び導電膜１２０ｄへ伝搬させにくくすることが可能であるため好ましく、具体的には、好ましくは５μｍ以上、より好ましくは１０μｍ以上である。
　また、開口部１４１ｓ及び開口部１４１ｄの大きさを小さくすることで、チャネル領域１０８ｉで発生した熱を導電膜１２０ｓ及び導電膜１２０ｄへ伝搬させにくくすることが可能であるため好ましい。
　また、酸化物半導体膜１０８と接続する導電膜である導電膜１２０ｓ及び導電膜１２０ｄは、熱伝導率が低い物質であることが好ましい。
　上記構成とすることで、トランジスタ１００を近赤外線が発光しやすいトランジスタとすることが可能となる。
＜１−２．半導体装置の構成要素＞
　以下に本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
≪酸化物半導体膜≫
　本発明の一態様であるトランジスタ１００における酸化物半導体膜１０８は、金属酸化物を有し、該金属酸化物は少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ）を有すると好ましい。
　酸化物半導体膜がＩｎを有すると、例えばキャリア移動度（電子移動度）が高くなる。また、酸化物半導体膜がＺｎを有すると、酸化物半導体膜の結晶化が起こり易い。
　また、酸化物半導体膜がスタビライザーとしての機能を有する元素Ｍを有すると、例えば酸化物半導体膜のエネルギーギャップ（Ｅｇ）が大きくなる。本発明の一態様に好適な酸化物半導体膜としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エネルギーギャップの大きい金属酸化物を酸化物半導体膜１０８に用いることで、トランジスタ１００のオフ電流を低減することができる。なお、元素Ｍは、酸素との結合エネルギーが高い元素であり、酸素との結合エネルギーがＩｎよりも高い。
　本発明の一態様の半導体装置に好適な酸化物半導体膜としては、代表的には、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物を用いることができる。中でもＩｎ−Ｍ−Ｚｎ酸化物（Ｍはアルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、またはスズ（Ｓｎ）を表す）を用いることが好ましい。特に、ＭをＧａとする、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯと呼ぶ場合がある。）を用いることが好ましい。
　なお、酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物の場合、ＩｎとＭの原子数比率は、Ｉｎ及びＭの和を１００ａｔｏｍｉｃ％としたときＩｎが２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、またはＩｎが３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。特に、酸化物半導体膜１０８は、Ｉｎの原子数比がＭの原子数比以上である領域を有すると好ましい。
　酸化物半導体膜１０８が、Ｉｎの原子数比がＭの原子数比以上である領域を有することで、トランジスタ１００の電界効果移動度（単に移動度、またはμＦＥという場合がある）を高くすることができる。具体的には、トランジスタ１００の電界効果移動度が１０ｃｍ２／Ｖ・ｓより大きくなる、さらに好ましくはトランジスタ１００の電界効果移動度が３０ｃｍ２／Ｖ・ｓより大きくなることが可能となる。
　例えば、上記の電界効果移動度が高いトランジスタはチャネル幅を小さくすることができるため、当該トランジスタを、ゲート信号を生成する走査線駆動回路（ゲートドライバともいう）、または走査線駆動回路が有するシフトレジスタの出力端子に接続されるデマルチプレクサに用いることで、走査線駆動回路のサイズを小さくすることができ、額縁幅の狭い（狭額縁ともいう）半導体装置または表示装置を提供することができる。あるいは、当該回路に用いるトランジスタのゲート電圧を低減することが可能となるため、表示装置の消費電力を低減することができる。なお、走査線駆動回路の詳細については、後述する。
　また、トランジスタの電界効果移動度を高めることで、表示装置を高精細にすることができる。例えば、４Ｋ×２Ｋ（水平方向画素数＝３８４０、垂直方向画素数＝２１６０）または８Ｋ×４Ｋ（水平方向画素数＝７６８０、垂直方向画素数＝４３２０）に代表される高精細な表示装置の画素回路または駆動回路のトランジスタとして、上記トランジスタは好適である。
　酸化物半導体膜１０８の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
　酸化物半導体膜１０８がＩｎ−Ｍ−Ｚｎ酸化物で形成される場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、ＩｎはＭ以上、ＺｎはＭ以上を満たすことが好ましい。あるいは、スパッタリングターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘｂ：ｙｂ：ｚｂ［原子数比］とすると、ｘｂ／ｙｂは、１／３以上６以下、さらには１以上６以下であって、ｚｂ／ｙｂは、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚｂ／ｙｂを１以上６以下とすることで、酸化物半導体膜１０８として後述するＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜が形成されやすくなる。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等、及びその近傍が好ましい。
　なお、酸化物半導体膜１０８の原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス４０％の変動を含む。例えば、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。または、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１．２を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１近傍となる場合がある。または、スパッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝５：１：７を用いる場合、成膜される酸化物半導体膜の原子数比は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６近傍となる場合がある。
　また、酸化物半導体膜１０８中のチャネル領域１０８ｉに混入する水素または水分などの不純物は、トランジスタ特性に影響を与えるため問題となる。したがって、酸化物半導体膜１０８中のチャネル領域１０８ｉにおいては、水素または水分などの不純物が少ないほど好ましい。
　酸化物半導体膜１０８に含まれる水素は金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオン特性ともいう）となりやすい。
　このため、酸化物半導体膜１０８のチャネル領域１０８ｉは、水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜１０８において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。その結果、トランジスタのしきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）を有する。
　また、酸化物半導体膜１０８において、第１４族元素の一つであるシリコンや炭素が含まれると、酸素欠損が増加し、ｎ型となる場合がある。このため、酸化物半導体膜１０８、特にチャネル領域１０８ｉにおいて、シリコンあるいは炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
　また、チャネル領域１０８ｉにおいて、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、または２×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。アルカリ金属及びアルカリ士類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、チャネル領域１０８ｉのアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。この結果、トランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）を有する。
　また、チャネル領域１０８ｉに窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型となる場合がある。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、チャネル領域１０８ｉにおいて、窒素はできる限り低減されていることが好ましい。例えば、二次イオン質量分析法により得られる窒素濃度を、５×１０１８ａｔｏｍｓ／ｃｍ３以下とすればよい。
　また、チャネル領域１０８ｉにおいて、不純物元素を低減することで、酸化物半導体膜１０８のキャリア密度を低減することができる。このため、チャネル領域１０８ｉにおいては、キャリア密度を１×１０１７／ｃｍ３以下、または１×１０１５／ｃｍ３以下、または１×１０１３／ｃｍ３以下、または１×１０１１／ｃｍ３以下とすることができる。
　チャネル領域１０８ｉとして、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜１０８を用いることで、さらに優れた電気特性を有するトランジスタを作製することができる。ここでは、不純物濃度が低く、欠陥準位密度の低い（酸素欠損の少ない）ことを高純度真性または実質的に高純度真性と呼ぶ。あるいは、真性、または実質的に真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体は、キャリア発生源が少ないため、キャリア密度を低くすることができる場合がある。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう。）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さい特性を得ることができる。従って、当該酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる場合がある。
　なお、半導体の不純物とは、半導体膜を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ　ｏｆ　Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
　また、高純度真性または実質的に高純度真性である酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がプラスとなる電気特性（ノーマリーオフ特性ともいう）になりやすい。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
　また、高純度真性または実質的に高純度真性である酸化物半導体膜を用いたトランジスタは、オフ電流が著しく小さく、チャネル幅が１×１０６μｍでチャネル長Ｌが１０μｍの半導体素子であっても、ソース電極とドレイン電極との間の電圧（ドレイン電圧）が１Ｖから１０Ｖ範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０−１３Ａ以下という特性を得ることができる。したがって、酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
　また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
　トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
　一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓがー０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
　トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
　トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
　上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
　また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
　なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定になる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
　また、酸化物半導体膜１０８中のチャネル領域１０８ｉに形成される酸素欠損は、トランジスタ特性に影響を与えるため問題となる。例えば、酸化物半導体膜１０８のチャネル領域１０８ｉ中に酸素欠損が形成されると、該酸素欠損に水素が結合し、キャリア供給源となる。酸化物半導体膜１０８のチャネル領域１０８ｉ中にキャリア供給源が生成されると、酸化物半導体膜１０８を有するトランジスタ１００の電気特性の変動、代表的にはしきい値電圧のシフトが生じる。したがって、酸化物半導体膜１０８のチャネル領域１０８ｉにおいては、酸素欠損が少ないほど好ましい。
　そこで、本発明の一態様においては、酸化物半導体膜に接する絶縁膜、具体的には、酸化物半導体膜１０８の下方に形成される絶縁膜１０４、及び酸化物半導体膜１０８の上方に形成される絶縁膜１１０が過剰酸素を含有する構成である。絶縁膜１０４、及び絶縁膜１１０から酸化物半導体膜１０８へ酸素または過剰酸素を移動させることで、酸化物半導体膜１０８中の酸素欠損を低減することが可能となる。よって、トランジスタ１００の電気特性の変動、特に光照射におけるトランジスタ１００の電気特性の変動を抑制することが可能となる。
　また、本発明の一態様においては、絶縁膜１０４、及び絶縁膜１１０に過剰酸素を含有させるために、作製工程の増加がない、または作製工程の増加が極めて少ない作製方法を用いる。よって、トランジスタ１００の歩留まりを高くすることが可能である。
　具体的には、酸化物半導体膜１０８を形成する工程において、スパッタリング法を用い、酸素ガスを含む雰囲気にて酸化物半導体膜１０８を形成することで、酸化物半導体膜１０８の被形成面となる絶縁膜１０４に酸素または過剰酸素を添加する。
　このような構造を有するトランジスタ１００は、酸化物半導体膜１０８におけるチャネル領域１０８ｉの欠陥が極めて少ないため、電気特性が向上する。代表的には、トランジスタ１００のオン電流の増大および電界効果移動度の向上が可能である。また、トランジスタ１００は、ストレス試験の一例であるＢＴストレス試験及び光ＢＴストレス試験におけるしきい値電圧の変動量が少なく、信頼性が高い。なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトランジスタの特性変化（即ち、経年変化）を、短時間で評価することができる。特に、ＢＴストレス試験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指標となる。ＢＴストレス試験前後において、しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえる。
　一方で、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、絶縁膜１１６と接する。ソース領域１０８ｓ、及びドレイン領域１０８ｄが絶縁膜１１６と接することで、絶縁膜１１６からソース領域１０８ｓ、及びドレイン領域１０８ｄに水素及び窒素のいずれか一方または双方が添加されるため、キャリア密度が高くなる。
　なお、酸化物半導体膜１０８としては、上記の構造に限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
　また、酸化物半導体膜１０８は、非単結晶構造でもよい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ　Ａｘｉｓ　Ａｌｉｇｎｅｄ　Ｃｒｙｓｔａｌｌｉｎｅ　Ｏｘｉｄｅ　Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
　なお、酸化物半導体膜１０８が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、及び単結晶構造の領域の二種以上を有する単層膜、あるいはこの膜が積層された構造であってもよい。
　なお、酸化物半導体膜１０８において、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄとの結晶性が異なる場合がある。具体的には、酸化物半導体膜１０８において、チャネル領域１０８ｉよりもソース領域１０８ｓ及びドレイン領域１０８ｄの方が、結晶性が低い場合がある。これは、ソース領域１０８ｓ及びドレイン領域１０８ｄに不純物元素が添加された際に、ソース領域１０８ｓ及びドレイン領域１０８ｄにダメージが入ってしまい、結晶性が低下するためである。
　また、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸素欠損を形成する元素を有していてもよい。上記酸素欠損を形成する元素（不純物元素ともいう）としては、代表的には水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、塩素、希ガス等が挙げられる。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。
　不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と酸素の結合が切断され、酸素欠損が形成される。または、不純物元素が酸化物半導体膜に添加されると、酸化物半導体膜中の金属元素と結合していた酸素が不純物元素と結合し、金属元素から酸素が脱離され、酸素欠損が形成される。これらの結果、酸化物半導体膜においてキャリア密度が増加し、導電性が高くなる。
≪基板≫
　基板１０２としては、様々な基板を用いることができ、特定のものに限定されることはない。基板の一例としては、半導体基板（例えば単結晶基板またはシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、セラミック基板、サファイア基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、または基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、またはソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、ポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、または紙類などがある。特に、半導体基板、単結晶基板、またはＳＯＩ基板などを用いてトランジスタを製造することによって、特性、サイズ、または形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、または回路の高集積化を図ることができる。
　なお、基板１０２として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。
　また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板１０２とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離し、他の基板に転載するのに用いることができる。その際、トランジスタを耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成、または基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
　トランジスタが転載される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、皮革基板、またはゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、または薄型化を図ることができる。
≪第１のゲート絶縁膜として機能する絶縁膜≫
　絶縁膜１０４は、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。また、絶縁膜１０４は、例えば、酸化物絶縁膜および窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜で形成することが好ましい。また、絶縁膜１０４として加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１０４に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
　絶縁膜１０４の厚さは、５０ｎｍ以上、または１００ｎｍ以上３０００ｎｍ以下、または２００ｎｍ以上１０００ｎｍ以下とすることができる。絶縁膜１０４を厚くすることで、絶縁膜１０４の酸素放出量を増加させることができると共に、絶縁膜１０４と酸化物半導体膜１０８との界面における界面準位、並びに酸化物半導体膜１０８のチャネル領域１０８ｉに含まれる酸素欠損を低減することが可能である。
　絶縁膜１０４として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。本実施の形態では、絶縁膜１０４として、窒化シリコン膜と、酸化窒化シリコン膜との積層構造を用いる。このように、絶縁膜１０４を積層構造として、下層側に窒化シリコン膜を用い、上層側に酸化窒化シリコン膜を用いることで、酸化物半導体膜１０８中に効率よく酸素を導入することができる。
　なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものを指し、好ましくは酸素が５５原子％以上６５原子％以下、窒素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の範囲で含まれるものをいう。窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものを指し、好ましくは窒素が５５原子％以上６５原子％以下、酸素が１原子％以上２０原子％以下、シリコンが２５原子％以上３５原子％以下、水素が０．１原子％以上１０原子％以下の濃度範囲で含まれるものをいう。
　なお、絶縁膜１０４において少なくとも酸化物半導体膜１０８と接する領域は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域（酸素過剰領域）を有することがより好ましい。別言すると、絶縁膜１０４は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜１０４に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜１０４を形成すればよい。または、成膜後の絶縁膜１０４に酸素を添加してもよい。成膜後の絶縁膜１０４に酸素を添加する方法については後述する。
　また、絶縁膜１０４として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材科を好適に用いることができる。該ハフニウムやイットリウムを有する材料は、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、絶縁膜１０４に上記ｈｉｇｈ−ｋ材料を用いることで、酸化シリコン膜を用いる場合と比べて膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
　なお、本実施の形態では、絶縁膜１０４として導電膜１０６側に窒化シリコン膜を、酸化物半導体膜１０８側に酸化シリコン膜を、積層して形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きい。そのため、トランジスタ１００の第１のゲート絶縁膜として、窒化シリコン膜を含むことで、第１のゲート絶縁膜を物理的に厚膜化することができる。よって、トランジスタ１００の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ１００の静電破壊を抑制することができる。
≪第２のゲート絶縁膜として機能する絶縁膜≫
　絶縁膜１１０は、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。なお、酸化物半導体膜１０８との界面特性を向上させるため、絶縁膜１１０において少なくとも酸化物半導体膜１０８と接する領域は酸化物絶縁膜を用いて形成することが好ましい。絶縁膜１１０として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
　また、絶縁膜１１０として、酸素、水素、水等のブロッキング効果を有する絶縁膜を設けることで、酸化物半導体膜１０８からの酸素の外部への拡散と、外部から酸化物半導体膜１０８への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
　また、絶縁膜１１０として、ハフニウムシリケート（ＨｆＳｉＯｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉｘＯｙＮｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌｘＯｙＮｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。
　また、絶縁膜１１０として、加熱により酸素を放出する酸化物絶縁膜を用いることで、加熱処理により絶縁膜１１０に含まれる酸素を、酸化物半導体膜１０８に移動させることが可能である。
　そのためには、絶縁膜１１０は、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。なお、第２のゲート絶縁膜を適宜１層、または２層以上とすることができる。なお、これらの場合、少なくとも、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を有することが好ましい。
　絶縁膜１１０の厚さは、５ｎｍ以上４００ｎｍ以下、または５ｎｍ以上３００ｎｍ以下、または１０ｎｍ以上２５０ｎｍ以下とすることができる。
≪第１のゲート電極、及び一対の電極として機能する導電膜≫
　導電膜１０６、及び導電膜１２０ｓ、１２０ｄとしては、スパッタリング法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、熱ＣＶＤ法等を用いて形成することができる。また、導電膜１２０ｓ、１２０ｄとしては、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属元素を用いてもよい。また、導電膜１２０ｓ、１２０ｄは、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、マンガンを含む銅膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、マンガンを含む銅膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造、マンガンを含む銅膜上に銅膜を積層し、さらにその上にマンガンを含む銅膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
　また、導電膜１２０ｓ、１２０ｄは、インジウム錫酸化物（Ｉｎｄｉｕｍ　Ｔｉｎ　Ｏｘｉｄｅ：ＩＴＯ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを含むインジウム錫酸化物（Ｉｎ−Ｓｎ−Ｓｉ酸化物：ＩＴＳＯともいう）等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属元素の積層構造とすることもできる。
　導電膜１２０ｓ、１２０ｄの厚さとしては、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
≪第２のゲート電極として機能する導電膜１１２≫
　第２のゲート電極として機能する導電膜１１２は、先に示す第１のゲート電極として機能する導電膜１０６、及び一対の電極として機能する導電膜１２０ｓ、１２０ｄと同様の材料及び作製方法を用いて形成することができる。または、これらの積層構造であってもよい。
　また、導電膜１１２としては、先に示す酸化物半導体膜１０８と同様の材料、及び作製方法を用いて形成することができる。例えば、導電膜１１２としては、Ｉｎ酸化物、Ｉｎ−Ｓｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｇａ酸化物、Ｚｎ酸化物、Ａｌ−Ｚｎ酸化物、またはＩｎ−Ｇａ−Ｚｎ酸化物などを用いることができる。特に、Ｉｎ−Ｓｎ酸化物、またはＩｎ−Ｇａ−Ｚｎ酸化物を用いると好ましい。また、導電膜１１２としては、インジウム錫酸化物（ＩＴＯ）、酸化シリコンを添加したインジウム錫酸化物（ＩＴＳＯ）など材料を用いることができる。また、導電膜１１２と、酸化物半導体膜１０８と、が同一の金属元素を有する構成とすることで、製造コストを抑制することが可能となる。
　例えば、導電膜１１２として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、ＩｎがＭ以上である領域を有することが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等およびその近傍が挙げられる。なお、導電膜１１２としては、上記のスパッタリングターゲットの組成に限定されない。また、導電膜１１２の構造としては、単層構造または２層以上の積層構造とすることができる。
　また、導電膜１１２は、絶縁膜１１０に酸素を供給する機能を有する。導電膜１１２が、絶縁膜１１０に酸素を供給する機能を有することで、絶縁膜１１０中に過剰酸素を含ませることが可能となる。絶縁膜１１０が過剰酸素領域を有することで、酸化物半導体膜１０８、より具体的にはチャネル領域１０８ｉ中に当該過剰酸素を供給することができる。よって、信頼性の高い半導体装置を提供することができる。
　なお、酸化物半導体膜１０８中に過剰酸素を供給させるためには、酸化物半導体膜１０８の下方に形成される絶縁膜１０４に過剰酸素を供給してもよい。ただし、この場合、絶縁膜１０４中に含まれる酸素は、酸化物半導体膜１０８が有するソース領域１０８ｓ、及びドレイン領域１０８ｄにも供給され得る。ソース領域１０８ｓ、及びドレイン領域１０８ｄ中に過剰酸素が供給されると、ソース領域１０８ｓ、及びドレイン領域１０８ｄ中の抵抗が高くなる場合がある。
　一方で、酸化物半導体膜１０８の上方に形成される絶縁膜１１０に過剰酸素を有する構成とすることで、チャネル領域１０８ｉにのみ選択的に過剰酸素を供給させることが可能となる。あるいは、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄに過剰酸素を供給させたのち、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を選択的に高めればよい。
　また、導電膜１１２は、絶縁膜１１０に酸素を供給したのち、絶縁膜１１６から窒素および水素のいずれか一方または双方が供給されることで、伝導帯近傍にドナー準位が形成され、キャリア密度が高くなる。別言すると、導電膜１１２は、酸化物導電体（ＯＣ：Ｏｘｉｄｅ　Ｃｏｎｄｕｃｔｏｒ）としての機能も有する。したがって、導電膜１１２は、酸化物半導体膜１０８よりもキャリア密度が高くなる。
　一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。そのため、導電膜１１２に酸化物導電体を用いることで、チャネル領域１０８ｉで発光した赤外線を効率よく取り出すことができる。
≪第３の絶縁膜≫
　絶縁膜１１６は、窒素または水素のいずれか一方または双方を有する。絶縁膜１１６が窒素または水素のいずれか一方または双方を有する構成とすることで、酸化物半導体膜１０８、及び導電膜１１２に窒素または水素のいずれか一方または双方を供給することができる。絶縁膜１１６としては、例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することができる。絶縁膜１１６に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。また、絶縁膜１１６は、酸化物半導体膜１０８のソース領域１０８ｓ、及びドレイン領域１０８ｄと接する。また、絶縁膜１１６は、導電膜１１２と接する。したがって、絶縁膜１１６と接するソース領域１０８ｓ、ドレイン領域１０８ｄ、及び導電膜１１２中の水素濃度が高くなり、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び導電膜１１２のキャリア密度を高めることができる。なお、ソース領域１０８ｓ、ドレイン領域１０８ｄ、及び導電膜１１２としては、それぞれ絶縁膜１１６と接することで、膜中の水素濃度が同じ領域を有する場合がある。
≪第４の絶縁膜≫
　絶縁膜１１８としては、酸化物絶縁膜または窒化物絶縁膜を単層または積層して形成することができる。絶縁膜１１８として、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ酸化物などを用いればよく、単層または積層で設けることができる。
　また、絶縁膜１１８としては、外部からの水素、水等のバリア膜として機能する膜であることが好ましい。
　絶縁膜１１８の厚さは、３０ｎｍ以上５００ｎｍ以下、または１００ｎｍ以上４００ｎｍ以下とすることができる。
＜１−３．半導体装置の構成例２乃至６＞
　次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図２乃至図９を用いて説明する。
≪半導体装置の構成例２≫
　図２（Ａ）は、トランジスタ１００Ａの上面図であり、図２（Ｂ）は図２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図２（Ｃ）は図２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
　図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、基板１０２上に形成された絶縁膜１０４と、絶縁膜１０４上の酸化物半導体膜１０８と、酸化物半導体膜１０８上の絶縁膜１１０と、絶縁膜１１０上の導電膜１１２と、絶縁膜１０４、酸化物半導体膜１０８、及び導電膜１１２上の絶縁膜１１６と、を有する。また、酸化物半導体膜１０８は、絶縁膜１１０と接するチャネル領域１０８ｉと、絶縁膜１１６と接するソース領域１０８ｓと、絶縁膜１１６と接するドレイン領域１０８ｄと、を有する。
　トランジスタ１００Ａは、先に示すトランジスタ１００の構成と、導電膜１０６、及び開口部１４３を有さない点で異なる。
　このように、図２（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ａは、先に説明したトランジスタ１００と異なり、酸化物半導体膜１０８の上にのみゲート電極として機能する導電膜を有する構造である。トランジスタ１００Ａに示すように、ゲート電極を１つとすることで、作製が容易になるため、安価に作製することができる。
≪半導体装置の構成例３≫
　次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置と異なる構成について、図３（Ａ）（Ｂ）（Ｃ）を用いて説明する。
　図３（Ａ）は、トランジスタ１００Ｂの上面図であり、図３（Ｂ）は図３（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図３（Ｃ）は図３（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
　図３（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００Ｂは、先に示すトランジスタ１００と導電膜１１２の形状が異なる。具体的には、トランジスタ１００Ｂが有する導電膜１１２の下端部は、絶縁膜１１０の上端部よりも内側に形成される。別言すると、絶縁膜１１０の側端部は、導電膜１１２の側端部よりも外側に位置する。
　例えば、導電膜１１２と、絶縁膜１１０と、を同じマスクで加工し、導電膜１１２をウエットエッチング法で、絶縁膜１１０をドライエッチング法で、それぞれ加工することで、上記構造とすることができる。
　また、導電膜１１２を上記の構造とすることで、酸化物半導体膜１０８中に、領域１０８ｆが形成される場合がある。領域１０８ｆは、チャネル領域１０８ｉとソース領域１０８ｓとの間、及びチャネル領域１０８ｉとドレイン領域１０８ｄとの間に形成される。
　領域１０８ｆは、高抵抗領域あるいは低抵抗領域のいずれか一方として機能する。高抵抗領域とは、チャネル領域１０８ｉと同等の抵抗を有し、ゲート電極として機能する導電膜１１２が重畳しない領域である。領域１０８ｆが高抵抗領域の場合、領域１０８ｆは、所謂オフセット領域として機能する。領域１０８ｆがオフセット領域として機能する場合においては、トランジスタ１００Ｂのオン電流の低下を抑制するために、チャネル長（Ｌ）方向において、領域１０８ｆを１μｍ以下とすればよい。
　また、低抵抗領域とは、チャネル領域１０８ｉよりも抵抗が低く、且つソース領域１０８ｓ及びドレイン領域１０８ｄよりも抵抗が高い領域である。領域１０８ｆが低抵抗領域の場合、領域１０８ｆは、所謂、ＬＤＤ（Ｌｉｇｈｔｌｙ　Ｄｏｐｅｄ　Ｄｒａｉｎ）領域として機能する。領域１０８ｆがＬＤＤ領域として機能する場合においては、ドレイン領域の電界緩和が可能となるため、ドレイン領域の電界に起因したトランジスタのしきい値電圧の変動を低減することができる。
　なお、領域１０８ｆを低抵抗領域とする場合には、例えば、絶縁膜１１６から領域１０８ｆに水素または窒素のいずれか一方または双方を供給する、あるいは、絶縁膜１１０及び導電膜１１２をマスクとして、導電膜１１２の上方から不純物元素を添加することで、当該不純物が絶縁膜１１０を介し、酸化物半導体膜１０８に添加されることで形成される。
≪半導体装置の構成例４≫
　次に、図３（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図４（Ａ）（Ｂ）を用いて説明する。
　図４（Ａ）（Ｂ）は、トランジスタ１００Ｃの断面図である。トランジスタ１００Ｃの上面図としては、図３（Ａ）に示すトランジスタ１００Ｂと同様であるため、図３（Ａ）を援用して説明する。図４（Ａ）は図３（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図４（Ｂ）は図３（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
　トランジスタ１００Ｃは、先に示すトランジスタ１００Ｂに平坦化絶縁膜として機能する絶縁膜１２２が設けられている点が異なる。それ以外の構成については、先に示すトランジスタ１００Ｂと同様の構成であり、同様の効果を奏する。
　絶縁膜１２２は、トランジスタ等に起因する凹凸等を平坦化させる機能を有する。絶縁膜１２２としては、絶縁性であればよく、無機材料または有機材料を用いて形成される。該無機材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、窒化アルミニウム等が挙げられる。該有機材料としては、例えば、アクリル樹脂、またはポリイミド樹脂等の感光性の樹脂材料が挙げられる。
　なお、図４（Ａ）（Ｂ）においては、絶縁膜１２２が有する開口部の形状は、開口部１４１ｓ、１４１ｄよりも小さい形状としたが、これに限定されず、例えば、開口部１４１ｓ、１４１ｄと同じ形状、または開口部１４１ｓ、１４１ｄよりも大きい形状としてもよい。
　また、図４（Ａ）（Ｂ）においては、絶縁膜１２２上に導電膜１２０ｓ、１２０ｄを設ける構成について例示したがこれに限定されず、例えば、絶縁膜１１８上に導電膜１２０ｓ、１２０ｄを設け、導電膜１２０ｓ、１２０ｄ上に絶縁膜１２２を設ける構成としてもよい。
≪半導体装置の構成例５≫
　次に、図２（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図５及び図６を用いて説明する。
　図５（Ａ）（Ｂ）は、トランジスタ１００Ｄの断面図である。トランジスタ１００Ｄの上面図としては、図２（Ａ）に示すトランジスタ１００と同様であるため、図２（Ａ）を援用して説明する。図５（Ａ）は図２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図５（Ｂ）は図２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
　トランジスタ１００Ｄは、先に示すトランジスタ１００Ａと絶縁膜１１０の形状が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
　トランジスタ１００Ｄが有する絶縁膜１１０は、導電膜１１２よりも内側に位置する。別言すると、絶縁膜１１０の側面は、導電膜１１２の下端部よりも内側に位置する。例えば、導電膜１１２を加工したあとに、エッチャント等を用い絶縁膜１１０をサイドエッチングすることで、図５（Ａ）（Ｂ）に示す構成とすることができる。なお、絶縁膜１１０を上記構造とすることで、導電膜１１２の下方には、中空領域１４７が形成される。
　中空領域１４７は、空気を有し、ゲート絶縁膜の一部として機能する。なお、中空領域１４７の比誘電率は、空気と同じく、概ね１となる。したがって、トランジスタ１００Ｄの構造とすることで、ゲート電極として機能する導電膜１１２に電圧が印加された場合、中空領域１４７の下方のチャネル領域１０８ｉに与えられる電圧が、絶縁膜１１０の下方のチャネル領域１０８ｉに与えられる電圧よりも低くなる。よって、中空領域１４７の下方のチャネル領域１０８ｉは、実効的にオーバーラップ領域（Ｌｏｖ領域ともいう）として機能する。なお、Ｌｏｖ領域とは、ゲート電極として機能する導電膜１１２と重なり、且つチャネル領域１０８ｉよりも抵抗が低い領域である。
　図６（Ａ）（Ｂ）は、トランジスタ１００Ｅの断面図である。トランジスタ１００Ｅの上面図としては、図２（Ａ）に示すトランジスタ１００と同様であるため、図２（Ａ）を援用して説明する。図９（Ａ）は図２（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図９（Ｂ）は図２（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
　トランジスタ１００Ｅは、先に示すトランジスタ１００Ａと絶縁膜１１０と、絶縁膜１１６の形状が異なる。それ以外の構成については、先に示すトランジスタ１００Ａと同様の構成であり、同様の効果を奏する。
　トランジスタ１００Ｅが有する絶縁膜１１０は、導電膜１１２よりも内側に位置する。別言すると、絶縁膜１１０の側面は、導電膜１１２の下端部よりも内側に位置する。例えば、導電膜１１２を加工したあとに、エッチャント等を用い絶縁膜１１０をサイドエッチングすることで、図６（Ａ）（Ｂ）に示す構成とすることができる。また、絶縁膜１１０を上記構造としたのち、絶縁膜１１６を形成することで、絶縁膜１１６が、導電膜１１２の下側にも入り込み、絶縁膜１１６が、導電膜１１２の下方に位置する酸化物半導体膜１０８と接する。
　上記構成とすることで、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、導電膜１１２の下端部よりも内側に位置する。よって、トランジスタ１００Ｅは、Ｌｏｖ領域を有する。
　トランジスタ１００Ｄ、及びトランジスタ１００ＥのようにＬｏｖ領域を有する構造とすることで、チャネル領域１０８ｉと、ソース領域１０８ｓ及びドレイン領域１０８ｄとの間に高抵抗領域が形成されないため、トランジスタのオン電流を高めることが可能となる。
≪半導体装置の構成例６≫
　次に、図１（Ａ）（Ｂ）（Ｃ）に示す半導体装置の変形例について、図７乃至図９を用いて説明する。
　図７（Ａ）（Ｂ）は、トランジスタ１００Ｆの断面図である。トランジスタ１００Ｆの上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を援用して説明する。図７（Ａ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図７（Ｂ）は図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
　トランジスタ１００Ｆは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
　トランジスタ１００Ｆが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導体膜１０８＿１と、酸化物半導体膜１０８＿１上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。
　また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿１、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の３層の積層構造である。
　図８（Ａ）（Ｂ）は、トランジスタ１００Ｇの断面図である。トランジスタ１００Ｇの上面図としては、図１（Ａ）に示すトランジスタ１００と同様であるため、図１（Ａ）を援用して説明する。図８（Ａ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２間の断面図であり、図８（Ｂ）は図１（Ａ）の一点鎖線Ｙ１−Ｙ２間の断面図である。
　トランジスタ１００Ｇは、先に示すトランジスタ１００と酸化物半導体膜１０８の構造が異なる。それ以外の構成については、先に示すトランジスタ１００と同様の構成であり、同様の効果を奏する。
　トランジスタ１００Ｇが有する酸化物半導体膜１０８は、絶縁膜１１６上の酸化物半導体膜１０８＿２と、酸化物半導体膜１０８＿２上の酸化物半導体膜１０８＿３と、を有する。
　また、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄは、それぞれ、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の２層の積層構造である。
　また、トランジスタ１００Ｇは、チャネル領域１０８ｉにおいては、酸化物半導体膜１０８＿２、及び酸化物半導体膜１０８＿３の積層構造である。
≪バンド構造≫
　ここで、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造、並びに、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０のバンド構造について、図９を用いて説明する。
　図９（Ａ）は、絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。また、図９（Ｂ）は、絶縁膜１０４、酸化物半導体膜１０８＿２、１０８＿３、及び絶縁膜１１０を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜１０４、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３、及び絶縁膜１１０の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
　また、図９（Ａ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
　また、図９（Ｂ）は、絶縁膜１０４、１１０として酸化シリコン膜を用い、酸化物半導体膜１０８＿２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８＿３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
　図９（Ａ）に示すように、酸化物半導体膜１０８＿１、１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。また、図９（Ｂ）に示すように、酸化物半導体膜１０８＿２、１０８＿３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
　酸化物半導体膜１０８＿１、１０８＿２、１０８＿３に連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
　図９（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８＿２がウェル（井戸）となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０８＿２に形成されることがわかる。
　なお、酸化物半導体膜１０８＿１、１０８＿３を設けることにより、酸化物半導体膜１０８＿２に形成されうるトラップ準位を酸化物半導体膜１０８＿２より遠ざけることができる。
　また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
　また、酸化物半導体膜１０８＿１、１０８＿３は、酸化物半導体膜１０８＿２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位と、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。すなわち、酸化物半導体膜１０８＿１、１０８＿３の電子親和力と、酸化物半導体膜１０８＿２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下である。
　このような構成を有することで、酸化物半導体膜１０８＿２が主な電流経路となる。すなわち、酸化物半導体膜１０８＿２は、チャネル領域としての機能を有し、酸化物半導体膜１０８＿１、１０８＿３は、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域が形成される酸化物半導体膜１０８＿２を構成する金属元素の一種以上から構成される酸化物半導体膜を用いると好ましい。このような構成とすることで、酸化物半導体膜１０８＿１と酸化物半導体膜１０８＿２との界面、または酸化物半導体膜１０８＿２と酸化物半導体膜１０８＿３との界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
　また、酸化物半導体膜１０８＿１、１０８＿３は、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜１０８＿１、１０８＿３を、その物性及び／または機能から、それぞれ酸化物絶縁膜とも呼べる。または、酸化物半導体膜１０８＿１、１０８＿３には、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半導体膜１０８＿２よりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜１０８＿２の伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜１０８＿１、１０８＿３の伝導帯下端のエネルギー準位が、酸化物半導体膜１０８＿２の伝導帯下端のエネルギー準位よりも０．２ｅＶより真空準位に近い材料、好ましくは０．５ｅＶ以上真空準位に近い材料を適用することが好ましい。
　また、酸化物半導体膜１０８＿１、１０８＿３は、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜１０８＿１、１０８＿３の膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１２０ｓ、１２０ｄの構成元素が酸化物半導体膜１０８＿２へ拡散してしまう場合がある。なお、酸化物半導体膜１０８＿１、１０８＿３がＣＡＡＣ−ＯＳである場合、導電膜１２０ｓ、１２０ｄの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
　また、本実施の形態においては、酸化物半導体膜１０８＿１、１０８＿３として、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、及びそれらの近傍の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。
　なお、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物半導体膜１０８＿１、１０８＿３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物半導体膜１０８＿１、１０８＿３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
＜１−４．半導体装置の作製方法１＞
　次に、図１に示すトランジスタ１００の作製方法の一例について、図１０乃至図１２を用いて説明する。なお、図１０乃至図１２は、トランジスタ１００の作製方法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
　まず、基板１０２上に導電膜１０６となる導電膜を形成し、その後、当該導電膜を島状に加工することで、導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６上に、絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図１０（Ａ）参照）。
　導電膜１０６としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、導電膜１０６として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形成する。
　絶縁膜１０４としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態においては、絶縁膜１０４として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
　また、絶縁膜１０４を形成した後、絶縁膜１０４に酸素を添加してもよい。絶縁膜１０４に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁膜１０４に酸素を添加してもよい。
　上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンから選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成することができる。
　また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜１０４への酸素添加量を増加させることができる。
　酸化物半導体膜１０７としては、スパッタリング法、塗布法、パルスレーザー蒸着法、レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半導体膜１０７への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成した後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができる。また、印刷法を用いて、素子分離された酸化物半導体膜１０７を直接形成してもよい。
　スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。
　なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができるため好ましい。
　なお、本実施の形態においては、酸化物半導体膜１０７として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］）を用いて、膜厚４０ｎｍの酸化物半導体膜を成膜する。
　また、酸化物半導体膜１０７を形成した後、加熱処理を行い、酸化物半導体膜１０７の脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である。
　加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水などが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
　該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いることで、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱処理時間を短縮することができる。
　酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることができる。
　次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図１０（Ｂ）参照）。
　絶縁膜１１０＿０としては、酸化シリコン膜または酸化窒化シリコン膜を、ＰＥＣＶＤ法を用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。
　また、絶縁膜１１０＿０として、堆積性気体に対する酸化性気体を２０倍より大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未満、または５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、欠陥量の少ない酸化窒化シリコン膜を形成することができる。
　また、絶縁膜１１０＿０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜１１０＿０として、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
　また、絶縁膜１１０＿０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波において、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能であり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜１１０＿０を形成することができる。
　また、絶縁膜１１０＿０を、有機シランガスを用いたＣＶＤ法を用いて形成することができる。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサメチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリスジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁膜１１０＿０を形成することができる。
　本実施の形態では絶縁膜１１０＿０として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの酸化窒化シリコン膜を形成する。
　次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１０＿０及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達する開口部１４３を形成する。
　開口部１４３の形成方法としては、ウエットエッチング法及び／またはドライエッチング法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、開口部１４３を形成する。
　次に、開口部１４３を覆うように、絶縁膜１１０＿０上に導電膜１１２＿０を形成する。なお、導電膜１１２＿０の形成時において、導電膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される（図１０（Ｃ）参照）。
　導電膜１１２＿０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む雰囲気で形成すると好ましい。形成時に酸素ガスを含む雰囲気で導電膜１１２＿０を形成することで、絶縁膜１１０＿０中に酸素を好適に添加することができる。
　なお、図１０（Ｃ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電膜１０６と、導電膜１１２＿０とが電気的に接続される。なお、導電膜１１２＿０としては、先に記載の酸化物半導体膜１０７と同様の材料を用いることができる。
　本実施の形態においては、導電膜１１２＿０として、スパッタリング装置を用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いて、膜厚１００ｎｍの酸化物半導体膜を成膜する。
　次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図１０（Ｄ）参照）。
　次に、マスク１４０上から、エッチングを行うことで、導電膜１１２＿０と、絶縁膜１１０＿０と、を加工したのち、マスク１４０を除去することで、島状の導電膜１１２と、島状の絶縁膜１１０とを形成する（図１１（Ａ）参照）。
　本実施の形態においては、導電膜１１２＿０、及び絶縁膜１１０＿０の加工としては、ドライエッチング法を用いて行う。
　なお、導電膜１１２と、絶縁膜１１０との加工の際に、導電膜１１２が重畳しない領域の酸化物半導体膜１０７の膜厚が薄くなる場合がある。または、導電膜１１２と、絶縁膜１１０との加工の際に、酸化物半導体膜１０７が重畳しない領域の絶縁膜１０４の膜厚が薄くなる場合がある。
　次に、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上から、不純物元素１４５の添加を行う（図１１（Ｂ）参照）。
　不純物元素１４５の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズマＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
　なお、不純物元素１４５の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用いることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いて不純物元素１４５を酸化物半導体膜１０７及び導電膜１１２に添加することで、希ガス、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、及び塩素の一以上を酸化物半導体膜１０７及び導電膜１１２に添加することができる。
　または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜１０７及び導電膜１１２に添加してもよい。
　または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガスを酸化物半導体膜１０７及び導電膜１１２に添加してもよい。
　不純物元素１４５の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよい。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ以上１００ｋＶ以下、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５ｉｏｎｓ／ｃｍ２とすればよい。
　また、本実施の形態においては、マスク１４０を除去してから、不純物元素１４５を添加する構成について例示したが、これに限定されず、例えば、マスク１４０を残したままの状態で不純物元素１４５の添加を行ってもよい。
　また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、アルゴンを酸化物半導体膜１０７及び導電膜１１２に添加する。なお、本実施の形態においては、不純物元素１４５として、アルゴンを添加する構成について例示したがこれに限定されず、例えば、不純物元素１４５を添加する工程を行わなくてもよい。
　次に、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１６と接しない酸化物半導体膜１０７、別言すると絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８が形成される（図１１（Ｃ）参照）。
　絶縁膜１１６としては、絶縁膜１１６に用いることのできる材料を選択することで形成できる。本実施の形態においては、絶縁膜１１６として、ＰＥＣＶＤ装置を用い、厚さ１００ｎｍの窒化シリコン膜を形成する。
　絶縁膜１１６として、窒化シリコン膜を用いることで、絶縁膜１１６に接する導電膜１１２、ソース領域１０８ｓ、及びドレイン領域１０８ｄに窒化シリコン膜中の水素が入り込み、導電膜１１２、ソース領域１０８ｓ、及びドレイン領域１０８ｄのキャリア密度を高めることができる。
　次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１１（Ｄ）参照）。
　絶縁膜１１８としては、絶縁膜１１８に用いることのできる材料を選択することで形成できる。本実施の形態においては、絶縁膜１１８として、ＰＥＣＶＤ装置を用い、厚さ３００ｎｍの酸化窒化シリコン膜を形成する。
　次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ｓと、ドレイン領域１０８ｄに達する開口部１４１ｄと、を形成する（図１２（Ａ）参照）。
　絶縁膜１１８及び絶縁膜１１６をエッチングする方法としては、ウエットエッチング法及び／またはドライエッチング法を適宜用いることができる。本実施の形態においては、ドライエッチング法を用い、絶縁膜１１８、及び絶縁膜１１６を加工する。
　次に、開口部１４１ｓ、１４１ｄを覆うように、絶縁膜１１８上に導電膜１２０を形成する（図１２（Ｂ）参照）。
　導電膜１２０としては、導電膜１２０ｓ、１２０ｄに用いることのできる材料を選択することで形成できる。本実施の形態においては、導電膜１２０として、スパッタリング装置を用い、厚さ５０ｎｍのチタン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜の積層膜を形成する。
　次に、導電膜１２０上の所望の位置に、リソグラフィ工程によりマスクを形成した後、導電膜１２０の一部をエッチングすることで、導電膜１２０ｓ、１２０ｄを形成する（図１２（Ｃ）参照）。
　導電膜１２０の加工方法としては、ウエットエッチング法及び／またはドライエッチング法を適宜用いることができる。本実施の形態では、ドライエッチング法を用い、導電膜１２０を加工し、導電膜１２０ｓ、１２０ｄを形成する。
　以上の工程により、図１に示すトランジスタ１００を作製することができる。
　なお、トランジスタ１００を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、スパッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ）法、ＡＬＤ（原子層成膜）法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、ＭＯＣＶＤ（有機金属化学気相堆積）法が挙げられる。
　熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
　また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスをチャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入する。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出した後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なＦＥＴを作製する場合に適している。
　ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３）３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ３）２）。これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
　例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン（Ｏ３）の２種類のガスを用いる。
　例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
　例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
　例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを用いてもよい。
　例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ３ガスを用いる方が好ましい。
＜１−５．半導体装置の作製方法２＞
　次に、図４に示すトランジスタ１００Ｃの作製方法の一例について、図１３乃至図１６を用いて説明する。なお、図１３乃至図１６は、トランジスタ１００Ｃの作製方法を説明するチャネル長（Ｌ）方向、及びチャネル幅（Ｗ）方向の断面図である。
　まず、基板１０２上に導電膜１０６を形成する。次に、基板１０２、及び導電膜１０６上に絶縁膜１０４を形成し、絶縁膜１０４上に酸化物半導体膜を形成する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０７を形成する（図１３（Ａ）参照）。
　次に、絶縁膜１０４及び酸化物半導体膜１０７上に絶縁膜１１０＿０を形成する（図１３（Ｂ）参照）。
　次に、絶縁膜１１０＿０上の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１０＿０及び絶縁膜１０４の一部をエッチングすることで、導電膜１０６に達する開口部１４３を形成する（図１３（Ｃ）参照）。
　次に、開口部１４３を覆うように、絶縁膜１１０＿０上に導電膜１１２＿０を形成する。なお、導電膜１１２＿０の形成時において、導電膜１１２＿０から絶縁膜１１０＿０中に酸素が添加される（図１３（Ｄ）参照）。
　なお、図１３（Ｄ）において、絶縁膜１１０＿０中に添加される酸素を矢印で模式的に表している。また、開口部１４３を覆うように、導電膜１１２＿０を形成することで、導電膜１０６と、導電膜１１２＿０とが電気的に接続される。
　次に、導電膜１１２＿０上の所望の位置に、リソグラフィ工程によりマスク１４０を形成する（図１４（Ａ）参照）。
　次に、マスク１４０上から、エッチングを行うことで導電膜１１２＿０を加工し、島状の導電膜１１２を形成する（図１４（Ｂ）参照）。
　本実施の形態においては、ウエットエッチング法を用い、導電膜１１２＿０を加工する。
　続けて、マスク１４０上から、エッチングを行うことで絶縁膜１１０＿０を加工し、島状の絶縁膜１１０を形成する（図１４（Ｃ）参照）。
　本実施の形態においては、ドライエッチング法を用い、絶縁膜１１０＿０を加工する。
　次に、マスク１４０を除去した後、絶縁膜１０４、酸化物半導体膜１０７、及び導電膜１１２上から、不純物元素１４５の添加を行う（図１４（Ｄ）参照）。
　なお、不純物元素１４５の添加の際に、酸化物半導体膜１０７の表面が露出している領域（後にソース領域１０８ｓ、及びドレイン領域１０８ｄとなる領域）には、多くの不純物が添加される。一方で、酸化物半導体膜１０７の導電膜１１２が重畳しなく、且つ絶縁膜１１０が重畳する領域（後に領域１０８ｆとなる領域）には、絶縁膜１１０を介して不純物元素１４５が添加されるため、ソース領域１０８ｓ、及びドレイン領域１０８ｄよりも不純物元素１４５の添加量が少なくなる。
　また、本実施の形態においては、不純物元素１４５として、ドーピング装置を用いて、アルゴンを酸化物半導体膜１０７及び導電膜１１２に添加する。
　なお、本実施の形態においては、不純物元素１４５として、アルゴンを添加する構成について例示したがこれに限定されず、例えば、不純物元素１４５を添加する工程を行わなくてもよい。不純物元素１４５を添加する工程を行わない場合、領域１０８ｆは、チャネル領域１０８ｉと同等の不純物濃度となる。
　次に、絶縁膜１０４、酸化物半導体膜１０７、絶縁膜１１０、及び導電膜１１２上に絶縁膜１１６を形成する。なお、絶縁膜１１６を形成することで、絶縁膜１１６と接する酸化物半導体膜１０７は、ソース領域１０８ｓ及びドレイン領域１０８ｄとなる。また、絶縁膜１１６と接しない酸化物半導体膜１０７、別言すると絶縁膜１１０と接する酸化物半導体膜１０７はチャネル領域１０８ｉとなる。これにより、チャネル領域１０８ｉ、ソース領域１０８ｓ、及びドレイン領域１０８ｄを有する酸化物半導体膜１０８が形成される（図１５（Ａ）参照）。
　なお、チャネル領域１０８ｉと、ソース領域１０８ｓとの間、及びチャネル領域１０８ｉと、ドレイン領域１０８ｄとの間には、領域１０８ｆが形成される。
　次に、絶縁膜１１６上に絶縁膜１１８を形成する（図１５（Ｂ）参照）。
　次に、絶縁膜１１８の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜１１８及び絶縁膜１１６の一部をエッチングすることで、ソース領域１０８ｓに達する開口部１４１ｓと、ドレイン領域１０８ｄに達する開口部１４１ｄと、を形成する（図１５（Ｃ）参照）。
　次に、絶縁膜１１８上に絶縁膜１２２を形成する（図１５（Ｄ）参照）。
　なお、絶縁膜１２２は、平坦化絶縁膜としての機能を有する。また、絶縁膜１２２は、開口部１４１ｓ、及び開口部１４１ｄに重畳する位置に開口部を有する。
　本実施の形態としては、絶縁膜１２２として、スピンコーター装置を用いて感光性のアクリル系樹脂を塗布し、その後該アクリル系樹脂の所望の領域を感光させることで、開口部を有する絶縁膜１２２を形成する。
　次に、開口部１４１ｓ、１４１ｄを覆うように、絶縁膜１２２上に導電膜１２０を形成する（図１６（Ａ）参照）。
　次に、導電膜１２０上の所望の位置に、リソグラフィ工程によりマスクを形成した後、導電膜１２０の一部をエッチングすることで、導電膜１２０ｓ、１２０ｄを形成する（図１６（Ｂ）参照）。
　本実施の形態においては、導電膜１２０の加工にはドライエッチング法を用いる。また、導電膜１２０の加工の際に、絶縁膜１２２の上部の一部が除去される場合がある。
　以上の工程により、図４に示すトランジスタ１００Ｃを作製することができる。
　なお、上記のトランジスタ１００Ｃの作製時において、絶縁膜１０４、酸化物半導体膜１０７、絶縁膜１１０＿０、導電膜１１２＿０、不純物元素１４５、絶縁膜１１６、絶縁膜１１８、開口部１４１ｓ、１４１ｄ、及び導電膜１２０としては、＜１−４．半導体装置の作製方法１＞に記載の内容を援用することで形成することができる。
　また、本実施の形態において、トランジスタが酸化物半導体膜を有する場合の例を示したが、本発明の一態様は、これに限定されない。本発明の一態様では、トランジスタが酸化物半導体膜を有さなくてもよい。一例としては、トランジスタのチャネル領域、チャネル領域の近傍、ソース領域、またはドレイン領域において、Ｓｉ（シリコン）、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、などを有する材料で形成してもよい。
　以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態２）
　本実施の形態においては、酸化物半導体の構造等について、図１７乃至図２１を参照して説明する。
＜２−１．酸化物半導体の構造＞
　酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ　ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ　ｏｘｉｄｅ　ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
　また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体およびｎｃ−ＯＳなどがある。
　非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
　逆の見方をすると、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ　ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ　ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ　ＯＳは、物性的に非晶質酸化物半導体に近い。
＜２−２．ＣＡＡＣ−ＯＳ＞
　まずは、ＣＡＡＣ−ＯＳについて説明する。
　ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
　ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ　Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図１７（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
　一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図１７（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図１７（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
　次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図１７（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図１７（Ｅ）に示す。図１７（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図１７（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図１７（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
　また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｅｌｅｃｔｒｏｎ　Ｍｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができる。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡＣ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
　図１８（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ　Ａｂｅｒｒａｔｉｏｎ　Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
　図１８（Ａ）より、金属原子が層状に配列している領域であるペレットを確認することができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡＣ−ＯＳの膜を被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または上面と平行となる。
　また、図１８（Ｂ）および図１８（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１８（Ｄ）および図１８（Ｅ）は、それぞれ図１８（Ｂ）および図１８（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１８（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ　Ｆａｓｔ　Ｆｏｕｒｉｅｒ　Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
　図１８（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部である。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペレットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
　図１８（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形が形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子間の結合距離が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
　以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、ＣＡＡＣ−ＯＳを、ＣＡＡ　ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ　ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ　ｃｒｙｓｔａｌ）と称することもできる。
　ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
　なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
　酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。例えば、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
　不純物および酸素欠損の少ないＣＡＡＣ−ＯＳは、キャリア密度の低い酸化物半導体である。具体的には、８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上のキャリア密度の酸化物半導体とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
＜２−３．ｎｃ−ＯＳ＞
　次に、ｎｃ−ＯＳについて説明する。
　ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
　また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図１９（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測される。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（ナノビーム電子回折パターン）を図１９（Ｂ）に示す。図１９（Ｂ）より、リング状の領域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍの電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を入射させることでは秩序性が確認される。
　また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると、図１９（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いているため、規則的な電子回折パターンが観測されない領域もある。
　図１９（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所などのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさであり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
　このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
　なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ　Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ　ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
　ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ　ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
＜２−４．ａ−ｌｉｋｅ　ＯＳ＞
　ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
　図２０に、ａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図２０（Ａ）は電子照射開始時におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図２０（Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ　ＯＳの高分解能断面ＴＥＭ像である。図２０（Ａ）および図２０（Ｂ）より、ａ−ｌｉｋｅ　ＯＳは電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密度領域と推測される。
　鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ　ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
　試料として、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳを準備する。いずれの試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
　まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試料は、いずれも結晶部を有する。
　なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応する。
　図２１は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例である。なお、上述した格子縞の長さを結晶部の大きさとしている。図２１より、ａ−ｌｉｋｅ　ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。図２１より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大きさだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図２１より、電子の累積照射量によらず、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳの結晶部の大きさは、それぞれ１．３ｎｍ程度および１．８ｎｍ程度であることがわかる。なお、電子線照射およびＴＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径を２３０ｎｍとした。
　このように、ａ−ｌｉｋｅ　ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
　また、鬆を有するため、ａ−ｌｉｋｅ　ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ　ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
　例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ　ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
　なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
　以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ　ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
　以上、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜、組み合わせて用いることができる。
（実施の形態３）
　本実施の形態では、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図２２を用いて以下説明する。
＜３．表示装置の構成例＞
　図２２は、本発明の一態様の表示装置の一部の構成例を示す断面図である。図２２に示す表示装置は、トランジスタ２０２、トランジスタ２１２、トランジスタ２２１、発光素子２０４、及びフォトダイオード２０６を有している。トランジスタ２０２、トランジスタ２１２、及びトランジスタ２２１は、先の実施の形態に例示したトランジスタを用いると好ましく、トランジスタ２１２は赤外線を含む光を呈する機能を有することが好ましい。
　トランジスタ２１２は、絶縁表面を有する基板２００上に設けられたゲート電極として機能する導電膜２０２５、ソース電極として機能する導電膜２０２１、ドレイン電極として機能する導電膜２０２２、酸化物半導体膜２０２０、酸化物半導体膜２０２０上に設けられたゲート絶縁膜２０２３、及びゲート絶縁膜２０２３上に設けられたゲート電極として機能する導電膜２０２４、を有する。また、トランジスタ２０２、及びトランジスタ２２１として、トランジスタ２１２と同様の構造を有するトランジスタを適用することが可能である。なお、ここでは、トランジスタ２０２、２１２、２２１が酸化物半導体膜を用いて構成される例について示したが、これらが単結晶シリコン、多結晶シリコン又は非晶質シリコンを用いて構成される構成とすることも可能である。また、ここでは、トランジスタ２０２、２１２、２２１がｓ−ｃｈａｎｎｅｌ構造を有するトランジスタである例について示したが、これらの構造はトップゲート型やボトムゲート型のトランジスタなどであってもよい。
　フォトダイオード２０６は、赤外線が照射されることで光電流を生じるフォトダイオードであればどのような構造であってもよい。フォトダイオード２０６としては、セレンまたはセレンを含む化合物を有する素子、あるいはシリコンを有する素子（例えばｐｉｎ型またはｐｎ型の接合が形成された素子）を用いることができる。また、フォトダイオード２０６の構造は、目的の波長に対応して選択されることが好ましい。例えば、可視光線の波長領域を検出するには非晶質シリコンを用いて構成されるフォトダイオードを用いることが好ましく、赤外線を含む波長領域を検出するには単結晶シリコン又は多結晶シリコンを用いて構成されるフォトダイオードを適用することが好ましい。
　なお、トランジスタ２０２、２１２、２２１上には、絶縁膜２３０が設けられている。また、トランジスタ２０２、及び２２１が有するソース電極およびドレイン電極の一方は、絶縁膜２３０の開口部において導電膜２４１、及び導電膜２４２に接続されている。さらに、導電膜２４１、及び導電膜２４２上には絶縁膜２５０が設けられている。
　発光素子２０４は、絶縁膜２５０の開口部において導電膜２４１に接続された導電膜２６１と、導電膜２６１上に設けられた発光層２７０と、発光層２７０上に設けられた導電膜２８０とを有する。また、フォトダイオード２０６は、絶縁膜２５０の開口部において導電膜２４２に接続された導電膜２６２と、導電膜２６２上に設けられた光電変換層２９０と、光電変換層２９０上に設けられた導電膜２８０とを有する。このように、図２２に示す発光素子２０４、及びフォトダイオード２０６においては、導電膜２８０が共有されてもよい。これにより、簡便に表示用素子及び撮像用素子を作製することが可能である。
　なお、ここでは、発光層２７０は、導電膜２６１及び導電膜２８０の間に生じる電流によって白色を呈する光２３０１（Ｗ）を発光することが可能である。あるいは、赤色を呈する光の波長、緑色を呈する光の波長、青色を呈する光の波長、及び黄色を呈する光の波長の少なくとも一を有する光であってもよい。例えば、発光素子２０４として、発光性の有機材料を有する発光素子（有機エレクトロルミネッセンス素子または有機ＥＬ素子ともいう）や発光性の量子ドットを有する発光素子を適用することが可能である。また、ここでは、導電膜２８０は透光性を有する導電膜によって形成する。これにより、発光素子２０４は、少なくとも導電膜２８０が設けられた電極方向に対して光２３０１（Ｗ）を放射することが可能である。また、ここでは、導電膜２６１、２６２の端部及び絶縁膜２５０の開口部に隔壁２９１が設けられる。なお、隔壁とは有機又は無機の絶縁物からなる層である。隔壁２９１を設けることによって、導電膜２６１または導電膜２６２、及び導電膜２８０の短絡を防止することが可能であり、発光層２７０の段切れを抑制することが可能になる。また、ここでは、発光素子２０４が、トランジスタ２０２と重畳して設けられる。これにより、発光素子２０４の面積（表示装置の開口率）を向上させることが可能である。
　さらに、図２２に示す表示装置は、カラーフィルタ３００が設けられ、且つ透光性を備えた封止基板３１０を有する。なお、発光素子２０４などが存在する領域は、絶縁表面を有する基板２００と封止基板３１０によって密閉される。これにより、発光素子２０４、及びフォトダイオード２０６などへの水分の混入を防ぎ、当該表示装置の信頼性を向上させることが可能である。また、カラーフィルタ３００は、発光素子２０４が設けられた領域の直上に設けられる。カラーフィルタ３００は、発光素子２０４から放射される白色を呈する光２３０１（Ｗ）に含まれる特定範囲の波長の光を吸収し、有彩色を呈する光２３０２（Ｃ）へと変化させることが可能である。なお、ここでは、当該有彩色は、赤色、緑色、青色、又は黄色の少なくとも一であることとする。
　また、トランジスタ２１２、及びフォトダイオード２０６の直上には、当該カラーフィルタ３００は設けられない。したがって、図２２に示す表示装置においては、トランジスタ２１２が発する赤外線を有する光２２０１（ＩＲ）を、例えば指やペンなどの被検出物２１０１に照射し、且つ当該被検出物２１０１によって反射される赤外線を有する光２２０２（ＩＲ）がフォトダイオード２０６に照射されることで、被検出物２１０１の撮像を行うことが可能である。
　なお、トランジスタ２１２は、瞬間的に強く発光することが可能であることが好ましい。したがって、トランジスタ２１２の電流駆動能力は、トランジスタ２０２及びトランジスタ２１２の電流駆動能力よりも高いことが好ましい。例えば、トランジスタ２１２の（Ｗ／Ｌ）の値がトランジスタ２０２及びトランジスタ２２１の（Ｗ／Ｌ）の値よりも大きいことが好ましい。なお、ここで、Ｗはチャネル幅を表し、Ｌはチャネル長を表す。
　このように、赤外線領域の波長の光を含む不可視光（ＩＲ）を用いて撮像を行うことで、当該表示装置における表示に影響を与えることなく撮像を行うことができる。また、表示への影響を考慮することなく当該不可視光（ＩＲ）の強度を高くすることが可能であるため、撮像素子における撮像における外光の影響を低減し、検出精度を向上することが可能となる。また、当該表示装置は、赤外線を有する光によって被検出物を撮像するため、該表示装置と接触する被検出物および接触しない被検出物を検出することができ、被検出物が、単数であっても複数であっても検出することができる。
　以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
（実施の形態４）
　本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図２３乃至図２５を用いて以下説明を行う。
　図２３は、表示装置の一例を示す上面図である。図２３に示す表示装置７００は、第１の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドライバ７０４及びゲートドライバ７０６と、画素部７０２、ソースドライバ７０４、及びゲートドライバ７０６を囲むように配置されるシール材７１２と、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すなわち、画素部７０２、ソースドライバ７０４、及びゲートドライバ７０６は、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお、図２３には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設けられる。
　また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている領域とは異なる領域に、画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、及びゲートドライバ７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂｌｅ　ｐｒｉｎｔｅｄ　ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ７０４、及びゲートドライバ７０６に各種信号等が供給される。また、画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、及びＦＰＣ端子部７０８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等は、信号線７１０を介して、画素部７０２、ソースドライバ７０４、ゲートドライバ７０６、及びＦＰＣ端子部７０８に与えられる。
　また、表示装置７００にゲートドライバ７０６およびソースドライバ７０４を複数設けてもよい。また、表示装置７００としては、ソースドライバ７０４、及びゲートドライバ７０６を画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ７０６のみを第１の基板７０１に形成しても良い、またはソースドライバ７０４のみを第１の基板７０１に形成しても良い。この場合、ソースドライバまたはゲートドライバ等が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ　Ｏｎ　Ｇｌａｓｓ）方法、ワイヤボンディング方法などを用いることができる。
　また、表示装置７００が有する画素部７０２、ソースドライバ７０４及びゲートドライバ７０６は、複数のトランジスタを有しており、本発明の一態様の半導体装置であるトランジスタを適用することができる。
　また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクトロウェッティング素子、プラズマディスプレイ（ＰＤＰ）、ＭＥＭＳ（マイクロ・エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバルブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子など）、圧電セラミックディスプレイなどが挙げられる。また、表示装置７００は、センサを有していてもよく、該センサは、赤外線を有する光によって被検出物を撮像する機能を有すると好ましい。
　また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎ　Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ　Ｄｉｓｐｌａｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
　なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の３色に限定されない。例えば、カラー表示する際の画素は、ＲとＧとＢとＷ（白）の４つの色要素からなる画素から構成されてもよい。または、ペンタイル配列のように、ＲＧＢのうちの２色分の色要素で一つの画素を構成し、他の色要素を加えてカラー表示する構成であってもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
　また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともいう。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
　また、カラー化方式としては、上述の白色発光からの発光の一部を、カラーフィルタを通すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
　本実施の形態においては、表示素子として液晶素子及びＥＬ素子を用いる構成について、図２４及び図２５を用いて説明する。なお、図２４は、図２３に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図２５は、図２３に示す一点鎖線Ｑ−Ｒにおける断面図であり、表示素子としてＥＬ素子を用いた構成である。
　まず、図２４及び図２５に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
＜４−１．表示装置の共通部分に関する説明＞
　図２３乃至図２５に示す表示装置７００は、引き回し配線部７１１と、画素部７０２と、ソースドライバ７０４と、ＦＰＣ端子部７０８と、を有する。また、引き回し配線部７１１は、信号線７１０を有する。また、画素部７０２は、トランジスタ７５０及び容量素子７９０を有する。また、ソースドライバ７０４は、トランジスタ７５２を有する。
　トランジスタ７５０及びトランジスタ７５２は、先に示すトランジスタ１００と同様の構成である。なお、トランジスタ７５０及びトランジスタ７５２の構成については、先の実施の形態に示す、その他のトランジスタを用いてもよい。
　本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
　また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
　容量素子７９０は、トランジスタ７５０が有する第１の酸化物半導体膜と、同一の酸化物半導体膜を加工する工程を経て形成される下部電極と、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜と、同一の導電膜を加工する工程を経て形成される上部電極と、を有する。また、下部電極と上部電極との間には、トランジスタ７５０が有する第２の絶縁膜として機能する絶縁膜、及び第３の絶縁膜として機能する絶縁膜と、同一の絶縁膜を形成する工程を経て形成される絶縁膜が設けられる。すなわち、容量素子７９０は、一対の電極間に誘電体として機能する絶縁膜が挟持された積層型の構造である。
　また、図２４及び図２５において、トランジスタ７５０、トランジスタ７５２、及び容量素子７９０上に平坦化絶縁膜７７０が設けられている。
　平坦化絶縁膜７７０としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜７７０を形成してもよい。また、平坦化絶縁膜７７０を設けない構成としてもよい。
　また、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。なお、信号線７１０は、トランジスタ７５０、７５２のソース電極及びドレイン電極と異なる工程を経て形成された導電膜、例えば、ゲート電極として機能する酸化物半導体膜と同じ工程を経て形成される酸化物半導体膜を用いてもよい。信号線７１０として、例えば、銅を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
　また、ＦＰＣ端子部７０８は、接続電極７６０、異方性導電膜７８０、及びＦＰＣ７１６を有する。なお、接続電極７６０は、トランジスタ７５０、７５２のソース電極及びドレイン電極として機能する導電膜と同じ工程を経て形成される。また、接続電極７６０は、ＦＰＣ７１６が有する端子と異方性導電膜７８０を介して、電気的に接続される。
　また、第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることができる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
　また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構造体７７８は、柱状のスペーサであり、第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設けられる。なお、構造体７７８として、球状のスペーサを用いていても良い。
　また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する絶縁膜７３４が設けられる。
＜４−２．液晶素子を用いる表示装置の構成例＞
　図２４に示す表示装置７００は、液晶素子７７５を有する。液晶素子７７５は、導電膜７７２、導電膜７７４、及び液晶層７７６を有する。導電膜７７４は、第２の基板７０５側に設けられ、対向電極としての機能を有する。図２４に示す表示装置７００は、導電膜７７２と導電膜７７４に印加される電圧によって、液晶層７７６の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
　また、導電膜７７２は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７７２は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。また、導電膜７７２は、反射電極としての機能を有する。図２４に示す表示装置７００は、外光を利用し導電膜７７２で光を反射して着色膜７３６を介して表示する、所謂反射型のカラー液晶表示装置である。
　導電膜７７２としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。本実施の形態においては、導電膜７７２として、可視光において、反射性のある導電膜を用いる。
　また、図２４に示す表示装置７００においては、画素部７０２の平坦化絶縁膜７７０の一部に凹凸が設けられている。該凹凸は、例えば、平坦化絶縁膜７７０を樹脂膜で形成し、該樹脂膜の表面に凹凸を設けることで形成することができる。また、反射電極として機能する導電膜７７２は、上記凹凸に沿って形成される。したがって、外光が導電膜７７２に入射した場合において、導電膜７７２の表面で光を乱反射することが可能となり、視認性を向上させることができる。
　なお、図２４では、反射型のカラー液晶表示装置について例示したが、本発明の一態様である表示装置７００はこれに限定されない、例えば、導電膜７７２を可視光に対して、透光性のある導電膜を用いることで透過型のカラー液晶表示装置としてもよい。透過型のカラー液晶表示装置の場合、平坦化絶縁膜７７０に設けられる凹凸については、設けない構成としてもよい。
　なお、図２４において図示しないが、導電膜７７２、７７４の液晶層７７６と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図２４において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
　表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
　また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。また、ブルー相を示す液晶材料は、視野角依存性が小さい。
　また、表示素子として液晶素子を用いる場合、ＴＮ（Ｔｗｉｓｔｅｄ　Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ　Ｆｉｅｌｄ　Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モードなどを用いることができる。
　また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置であってもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。
＜４−３．発光素子を用いる表示装置＞
　図２５に示す表示装置７００は、発光素子７８２を有する。発光素子７８２は、導電膜７８４、ＥＬ層７８６、及び導電膜７８８を有する。図２５に示す表示装置７００は、発光素子７８２が有するＥＬ層７８６が発光することによって、画像を表示することができる。
　また、導電膜７８４は、トランジスタ７５０が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜７８４は、平坦化絶縁膜７７０上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜７８４としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
　また、図２５に示す表示装置７００には、平坦化絶縁膜７７０及び導電膜７８４上に絶縁膜７３０が設けられる。絶縁膜７３０は、導電膜７８４の一部を覆う。なお、発光素子７８２はトップエミッション構造である。したがって、導電膜７８８は透光性を有し、ＥＬ層７８６が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜７８４側に光を射出するボトムエミッション構造や、導電膜７８４側及び導電膜７８８側双方に光を射出するデュアルエミッション構造にも適用することができる。
　また、発光素子７８２と重なる位置に、着色膜７３６が設けられ、絶縁膜７３０と重なる位置、引き回し配線部７１１、及びソースドライバ７０４に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁膜７３４で覆われている。また、発光素子７８２と絶縁膜７３４の間は封止膜７３２で充填されている。なお、図２５に示す表示装置７００においては、着色膜７３６を設ける構成について例示したが、これに限定されない。例えば、ＥＬ層７８６を塗り分けにより形成する場合においては、着色膜７３６を設けない構成としてもよい。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
　本実施の形態では、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込み回数にも制限が無い半導体装置の回路構成の一例について図２６を用いて説明する。
＜５−１．回路構成＞
　図２６は、半導体装置の回路構成を説明する図である。図２６において、第１の配線（１ｓｔ　Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の一方とは、電気的に接続されている。また、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の一方とは、電気的に接続されている。また、ｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の他方と、ｎ型トランジスタ１２８０ｃのソース電極またはドレイン電極の一方とは、電気的に接続されている。
　また、第２の配線（２ｎｄ　Ｌｉｎｅ）と、トランジスタ１２８２のソース電極またはドレイン電極の一方とは、電気的に接続されている。また、トランジスタ１２８２のソース電極またはドレイン電極の他方と、容量素子１２８１の電極の一方及びｎ型トランジスタ１２８０ｃのゲート電極とは、電気的に接続されている。
　また、第３の配線（３ｒｄ　Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａ及びｎ型トランジスタ１２８０ｂのゲート電極とは、電気的に接続されている。また、第４の配線（４ｔｈ　Ｌｉｎｅ）と、トランジスタ１２８２のゲート電極とは、電気的に接続されている。また、第５の配線（５ｔｈ　Ｌｉｎｅ）と、容量素子１２８１の電極の他方及びｎ型トランジスタ１２８０ｃのソース電極またはドレイン電極の他方とは、電気的に接続されている。また、第６の配線（６ｔｈ　Ｌｉｎｅ）と、ｐ型トランジスタ１２８０ａのソース電極またはドレイン電極の他方及びｎ型トランジスタ１２８０ｂのソース電極またはドレイン電極の一方とは、電気的に接続されている。
　なお、トランジスタ１２８２は、酸化物半導体（ＯＳ）により形成することができる。したがって、図２６において、トランジスタ１２８２に「ＯＳ」の記号を付記してある。なお、トランジスタ１２８２を酸化物半導体以外の材料により形成してもよい。
　また、図２６において、トランジスタ１２８２のソース電極またはドレイン電極の他方と、容量素子１２８１の電極の一方と、ｎ型トランジスタ１２８０ｃのゲート電極と、の接続箇所には、フローティングノード（ＦＮ）を付記してある。トランジスタ１２８２をオフ状態とすることで、フローティングノード、容量素子１２８１の電極の一方、及びｎ型トランジスタ１２８０ｃのゲート電極に与えられた電位を保持することができる。
　図２６に示す回路構成では、ｎ型トランジスタ１２８０ｃのゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。
＜５−２．情報の書き込み及び保持＞
　まず、情報の書き込み及び保持について説明する。第４の配線の電位を、トランジスタ１２８２がオン状態となる電位にして、トランジスタ１２８２をオン状態とする。これにより、第２の配線の電位がｎ型トランジスタ１２８０ｃのゲート電極、及び容量素子１２８１に与えられる。すなわち、ｎ型トランジスタ１２８０ｃのゲート電極には、所定の電荷が与えられる（書き込み）。その後、第４の配線の電位を、トランジスタ１２８２がオフ状態となる電位にして、トランジスタ１２８２をオフ状態とする。これにより、ｎ型トランジスタ１２８０ｃのゲート電極に与えられた電荷が保持される（保持）。
　トランジスタ１２８２のオフ電流は極めて小さいため、ｎ型トランジスタ１２８０ｃのゲート電極の電荷は長時間にわたって保持される。
＜５−３．情報の読み出し＞
　次に、情報の読み出しについて説明する。第３の配線の電位をＬｏｗレベル電位とした際、ｐ型トランジスタ１２８０ａがオン状態となり、ｎ型トランジスタ１２８０ｂがオフ状態となる。この時、第１の配線の電位は第６の配線に与えられる。一方、第３の配線の電位をＨｉｇｈレベル電位とした際、ｐ型トランジスタ１２８０ａがオフ状態となり、ｎ型トランジスタ１２８０ｂがオン状態となる。この時、フローティングノード（ＦＮ）に保持された電荷量に応じて、第６の配線は異なる電位をとる。このため、第６の配線の電位をみることで、保持されている情報を読み出すことができる（読み出し）。
　また、トランジスタ１２８２は、酸化物半導体をチャネル領域に用いるため、極めてオフ電流が小さいトランジスタである。酸化物半導体を用いたトランジスタ１２８２のオフ電流は、シリコン半導体などで形成されるトランジスタの１０万分の１以下のオフ電流であるため、トランジスタ１２８２のリーク電流による、フローティングノード（ＦＮ）に蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導体を用いたトランジスタ１２８２により、電力の供給が無くても情報の保持が可能な不揮発性の記憶回路を実現することが可能である。
　また、このような回路構成を有する半導体装置を、レジスタやキャッシュメモリなどの記憶装置に用いることで、電源電圧の供給停止による記憶装置内のデータの消失を防ぐことができる。また、電源電圧の供給を再開した後、短時間で電源供給停止前の状態に復帰することができる。よって、記憶装置全体、もしくは記憶装置を構成する一または複数の論理回路において、待機状態のときに短い時間でも電源停止を行うことができるため、消費電力を抑えることができる。また、該半導体装置を、センサに用いることで、ノイズの影響の小さくすることができセンサの検出精度を高めることができる。該センサは、赤外線を有する光を用いることができる。
　以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態６）
　本実施の形態では、本発明の一態様の半導体装置に用いることのできる画素回路の構成について、図２７（Ａ）を用いて以下説明を行う。
＜６−１．画素回路の構成＞
　図２７（Ａ）は、画素回路の構成を説明する図である。図２７（Ａ）に示す回路は、光電変換素子１３６０、トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、及びトランジスタ１３５４を有する。
　光電変換素子１３６０のアノードは配線１３１６に電気的に接続され、カソードはトランジスタ１３５１のソース電極またはドレイン電極の一方と接続される。トランジスタ１３５１のソース電極またはドレイン電極の他方は電荷蓄積部（ＦＤ）と接続され、ゲート電極は配線１３１２（ＴＸ）と接続される。トランジスタ１３５２のソース電極またはドレイン電極の一方は配線１３１４（ＧＮＤ）と接続され、ソース電極またはドレイン電極の他方はトランジスタ１３５４のソース電極またはドレイン電極の一方と接続され、ゲート電極は電荷蓄積部（ＦＤ）と接続される。トランジスタ１３５３のソース電極またはドレイン電極の一方は電荷蓄積部（ＦＤ）と接続され、ソース電極またはドレイン電極の他方は配線１３１７と接続され、ゲート電極は配線１３１１（ＲＳ）と接続される。トランジスタ１３５４のソース電極またはドレイン電極の他方は配線１３１５（ＯＵＴ）と接続され、ゲート電極は配線１３１３（ＳＥ）に接続される。なお、上記接続は全て電気的な接続とする。
　なお、配線１３１４には、ＧＮＤ、ＶＳＳ、ＶＤＤなどの電位が供給されていてもよい。ここで、電位や電圧は相対的なものである。そのため、ＧＮＤの電位の大きさは、必ずしも、０ボルトであるとは限らないものとする。
　光電変換素子１３６０は受光素子であり、画素回路に入射した光に応じた電流を生成する機能を有する。トランジスタ１３５３は、光電変換素子１３６０による電荷蓄積部（ＦＤ）への電荷蓄積を制御する機能を有する。トランジスタ１３５４は、電荷蓄積部（ＦＤ）の電位に応じた信号を出力する機能を有する。トランジスタ１３５２は、電荷蓄積部（ＦＤ）の電位のリセットする機能を有する。トランジスタ１３５２は、読み出し時に画素回路の選択を制御する機能を有する。
　なお、電荷蓄積部（ＦＤ）は、電荷保持ノードであり、光電変換素子１３６０が受ける光の量に応じて変化する電荷を保持する。
　なお、トランジスタ１３５２とトランジスタ１３５４とは、配線１３１５と配線１３１４との間で、直列接続されていればよい。したがって、配線１３１４、トランジスタ１３５２、トランジスタ１３５４、配線１３１５の順で並んでもよいし、配線１３１４、トランジスタ１３５４、トランジスタ１３５２、配線１３１５の順で並んでもよい。
　配線１３１１（ＲＳ）は、トランジスタ１３５３を制御するための信号線としての機能を有する。配線１３１２（ＴＸ）は、トランジスタ１３５１を制御するための信号線としての機能を有する。配線１３１３（ＳＥ）は、トランジスタ１３５４を制御するための信号線としての機能を有する。配線１３１４（ＧＮＤ）は、基準電位（例えばＧＮＤ）を設定する信号線としての機能を有する。配線１３１５（ＯＵＴ）は、トランジスタ１３５２から出力される信号を読み出すための信号線としての機能を有する。配線１３１６は電荷蓄積部（ＦＤ）から光電変換素子１３６０を介して電荷を出力するための信号線としての機能を有し、図２７（Ａ）の回路においては低電位線である。また、配線１３１７は電荷蓄積部（ＦＤ）の電位をリセットするための信号線としての機能を有し、図２７（Ａ）の回路においては高電位線である。
　次に、図２７（Ａ）に示す各素子の構成について説明する。
＜６−２．光電変換素子＞
　光電変換素子１３６０には、セレンまたはセレンを含む化合物（以下、セレン系材料とする）を有する素子、あるいはシリコンを有する素子（例えば、ｐｉｎ型の接合が形成された素子）を用いることができる。また、酸化物半導体を用いたトランジスタと、セレン系材料を用いた光電変換素子とを組み合わせることで信頼性を高くすることができるため好ましい。
＜６−３．トランジスタ＞
　トランジスタ１３５１、トランジスタ１３５２、トランジスタ１３５３、およびトランジスタ１３５４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、酸化物半導体を用いたトランジスタで形成することが好ましい。酸化物半導体でチャネル領域を形成したトランジスタは、極めてオフ電流が低い特性を示す特徴を有している。また、酸化物半導体でチャネル領域を形成したトランジスタとしては、例えば、実施の形態１に示すトランジスタを用いることができる。
　特に、電荷蓄積部（ＦＤ）と接続されているトランジスタ１３５１、及びトランジスタ１３５３のリーク電流が大きいと、電荷蓄積部（ＦＤ）に蓄積された電荷が保持できる時間が十分でなくなる。したがって、少なくとも当該二つのトランジスタに酸化物半導体を用いたトランジスタを使用することで、電荷蓄積部（ＦＤ）からの不要な電荷の流出を防止することができる。
　また、トランジスタ１３５２、及びトランジスタ１３５４においても、リーク電流が大きいと、配線１３１４または配線１３１５に不必要な電荷の出力が起こるため、これらのトランジスタとして、酸化物半導体でチャネル領域を形成したトランジスタを用いることが好ましい。
　また、図２７（Ａ）において、ゲート電極が一つの構成のトランジスタについて例示したが、これに限定されず、例えば、複数のゲート電極を有する構成としてもよい。複数のゲート電極を有するトランジスタとしては、例えば、チャネル領域が形成される半導体膜と重なる、第１のゲート電極と、第２のゲート電極（バックゲート電極ともいう）と、有する構成とすればよい。バックゲート電極としては、例えば、第１のゲート電極と同じ電位、フローティング、または第１のゲート電極と異なる電位を与えればよい。
＜６−４．回路動作のタイミングチャート＞
　次に、図２７（Ａ）に示す回路の動作の一例について図２７（Ｂ）に示すタイミングチャートを用いて説明する。
　図２７（Ｂ）では簡易に説明するため、各配線の電位は、２値変化する信号として与える。ただし、各電位はアナログ信号であるため、実際には状況に応じて２値に限らず種々の値を取り得る。なお、図２７（Ｂ）に示す信号１４０１は配線１３１１（ＲＳ）の電位、信号１４０２は配線１３１２（ＴＸ）の電位、信号１４０３は配線１３１３（ＳＥ）の電位、信号１４０４は電荷蓄積部（ＦＤ）の電位、信号１４０５は配線１３１５（ＯＵＴ）の電位に相当する。なお、配線１３１６の電位は常時”Ｌｏｗ”、配線１３１７の電位は常時”Ｈｉｇｈ”とする。
　時刻Ａにおいて、配線１３１１の電位（信号１４０１）を”Ｈｉｇｈ”、配線１３１２の電位（信号１４０２）を”Ｈｉｇｈ”とすると、電荷蓄積部（ＦＤ）の電位（信号１４０４）は配線１３１７の電位（”Ｈｉｇｈ”）に初期化され、リセット動作が開始される。なお、配線１３１５の電位（信号１４０５）は、”Ｈｉｇｈ”にプリチャージしておく。
　時刻Ｂにおいて、配線１３１１の電位（信号１４０１）を”Ｌｏｗ”とするとリセット動作が終了し、蓄積動作が開始される。ここで、光電変換素子１３６０には逆方向バイアスが印加されるため、逆方向電流により、電荷蓄積部（ＦＤ）（信号１４０４）が低下し始める。光電変換素子１３６０は、光が照射されると逆方向電流が増大するので、照射される光の量に応じて電荷蓄積部（ＦＤ）の電位（信号１４０４）の低下速度は変化する。すなわち、光電変換素子１３６０に照射する光の量に応じて、トランジスタ１３５４のソースとドレイン間のチャネル抵抗が変化する。
　時刻Ｃにおいて、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とすると蓄積動作が終了し、電荷蓄積部（ＦＤ）の電位（信号１４０４）は一定となる。ここで、当該電位は、蓄積動作中に光電変換素子１３６０が生成した電荷量により決まる。すなわち、光電変換素子１３６０に照射されていた光の量に応じて変化する。また、トランジスタ１３５１およびトランジスタ１３５３は、酸化膜半導体でチャネル領域を形成したオフ電流が極めて低いトランジスタで構成されているため、後の選択動作（読み出し動作）を行うまで、電荷蓄積部（ＦＤ）の電位を一定に保つことが可能である。
　なお、配線１３１２の電位（信号１４０２）を”Ｌｏｗ”とする際に、配線１３１２と電荷蓄積部（ＦＤ）との間における寄生容量により、電荷蓄積部（ＦＤ）の電位に変化が生じることがある。当該電位の変化量が大きい場合は、蓄積動作中に光電変換素子１３６０が生成した電荷量を正確に取得できないことになる。当該電位の変化量を低減するには、トランジスタ１３５１のゲート電極−ソース電極（もしくはゲート電極−ドレイン電極）間容量を低減する、トランジスタ１３５２のゲート容量を増大する、電荷蓄積部（ＦＤ）に保持容量を設ける、などの対策が有効である。なお、本実施の形態では、これらの対策により当該電位の変化を無視できるものとしている。
　時刻Ｄに、配線１３１３の電位（信号１４０３）を”Ｈｉｇｈ”にすると、トランジスタ１３５４が導通して選択動作が開始され、配線１３１４と配線１３１５が、トランジスタ１３５２とトランジスタ１３５４とを介して導通する。そして、配線１３１５の電位（信号１４０５）は、低下していく。なお、配線１３１５のプリチャージは、時刻Ｄ以前に終了しておけばよい。ここで、配線１３１５の電位（信号１４０５）が低下する速さは、トランジスタ１３５２のソース電極とドレイン電極間の電流に依存する。すなわち、蓄積動作中に光電変換素子１３６０に照射されている光の量に応じて変化する。
　時刻Ｅにおいて、配線１３１３の電位（信号１４０３）を”Ｌｏｗ”にすると、トランジスタ１３５４が遮断されて選択動作は終了し、配線１３１５の電位（信号１４０５）は、一定値となる。ここで、一定値となる値は、光電変換素子１３６０に照射されていた光の量に応じて変化する。したがって、配線１３１５の電位を取得することで、蓄積動作中に光電変換素子１３６０に照射されていた光の量を知ることができる。
　より具体的には、光電変換素子１３６０に照射されている光が強いと、電荷蓄積部（ＦＤ）の電位、すなわちトランジスタ１３５２のゲート電圧は低下する。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は小さくなり、配線１３１５の電位（信号１４０５）はゆっくりと低下する。したがって、配線１３１５からは比較的高い電位を読み出すことができる。
　逆に、光電変換素子１３６０に照射されている光が弱いと、電荷蓄積部（ＦＤ）の電位、すなわち、トランジスタ１３５２のゲート電圧は高くなる。そのため、トランジスタ１３５２のソース電極−ドレイン電極間に流れる電流は大きくなり、配線１３１５の電位（信号１４０５）は速く低下する。したがって、配線１３１５からは比較的低い電位を読み出すことができる。
　本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
　本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図２８を用いて説明を行う。
＜７−１．表示装置の構成例＞
　図２８（Ａ）に示す表示装置は、表示素子の画素を有する領域（以下、画素部５０２という）と、画素部５０２の外側に配置され、画素を駆動するための回路を有する回路部（以下、駆動回路部５０４という）と、素子の保護機能を有する回路（以下、保護回路５０６という）と、端子部５０７と、を有する。なお、保護回路５０６は、設けない構成としてもよい。
　駆動回路部５０４の一部、または全部は、画素部５０２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部５０４の一部、または全部が、画素部５０２と同一基板上に形成されていない場合には、駆動回路部５０４の一部、または全部は、ＣＯＧやＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）によって、実装することができる。
　画素部５０２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置された複数の表示素子を駆動するための回路（以下、画素回路５０１という）を有し、駆動回路部５０４は、画素を選択する信号（走査信号）を出力する回路（以下、ゲートドライバ５０４ａという）、画素の表示素子を駆動するための信号（データ信号）を供給するための回路（以下、ソースドライバ５０４ｂ）などの駆動回路を有する。
　ゲートドライバ５０４ａは、シフトレジスタ等を有する。ゲートドライバ５０４ａは、端子部５０７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ５０４ａは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ５０４ａは、走査信号が与えられる配線（以下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲートドライバ５０４ａを複数設け、複数のゲートドライバ５０４ａにより、走査線ＧＬ＿１乃至ＧＬ＿Ｘを分割して制御してもよい。または、ゲートドライバ５０４ａは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ５０４ａは、別の信号を供給することも可能である。
　ソースドライバ５０４ｂは、シフトレジスタ等を有する。ソースドライバ５０４ｂは、端子部５０７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号（画像信号）が入力される。ソースドライバ５０４ｂは、画像信号を元に画素回路５０１に書き込むデータ信号を生成する機能を有する。また、ソースドライバ５０４ｂは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ５０４ｂは、データ信号が与えられる配線（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または、ソースドライバ５０４ｂは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ５０４ｂは、別の信号を供給することも可能である。
　ソースドライバ５０４ｂは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ５０４ｂは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。
　複数の画素回路５０１のそれぞれは、走査信号が与えられる複数の走査線ＧＬの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つを介してデータ信号が入力される。また。複数の画素回路５０１のそれぞれは、ゲートドライバ５０４ａによりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ行ｎ列目の画素回路５０１は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲートドライバ５０４ａからパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ＿ｎ（ｎはＹ以下の自然数）を介してソースドライバ５０４ｂからデータ信号が入力される。
　図２８（Ａ）に示す保護回路５０６は、例えば、ゲートドライバ５０４ａと画素回路５０１の間の配線である走査線ＧＬに接続される。または、保護回路５０６は、ソースドライバ５０４ｂと画素回路５０１の間の配線であるデータ線ＤＬに接続される。または、保護回路５０６は、ゲートドライバ５０４ａと端子部５０７との間の配線に接続することができる。または、保護回路５０６は、ソースドライバ５０４ｂと端子部５０７との間の配線に接続することができる。なお、端子部５０７は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
　保護回路５０６は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
　図２８（Ａ）に示すように、画素部５０２と駆動回路部５０４にそれぞれ保護回路５０６を設けることにより、ＥＳＤ（Ｅｌｅｃｔｒｏ　Ｓｔａｔｉｃ　Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路５０６の構成はこれに限定されず、例えば、ゲートドライバ５０４ａに保護回路５０６を接続した構成、またはソースドライバ５０４ｂに保護回路５０６を接続した構成とすることもできる。あるいは、端子部５０７に保護回路５０６を接続した構成とすることもできる。
　また、図２８（Ａ）においては、ゲートドライバ５０４ａとソースドライバ５０４ｂによって駆動回路部５０４を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ５０４ａのみを形成し、別途用意されたソースドライバ回路が形成された基板（例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を実装する構成としても良い。
＜７−２．画素回路の構成例＞
　図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｂ）に示す構成とすることができる。
　図２８（Ｂ）に示す画素回路５０１は、液晶素子５７０と、トランジスタ５５０と、容量素子５６０と、を有する。トランジスタ５５０に先の実施の形態に示すトランジスタを適用することができる。
　液晶素子５７０の一対の電極の一方の電位は、画素回路５０１の仕様に応じて適宜設定される。液晶素子５７０は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路５０１のそれぞれが有する液晶素子５７０の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素回路５０１の液晶素子５７０の一対の電極の一方に異なる電位を与えてもよい。
　例えば、液晶素子５７０を備える表示装置の駆動方法としては、ＴＮモード、ＳＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ　Ｓｙｍｍｅｔｒｉｃ　Ａｌｉｇｎｅｄ　Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ　Ｃｏｍｐｅｎｓａｔｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ　Ｖｅｒｔｉｃａｌ　Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、又はＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ　Ｂｅｎｄ　Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ　Ｃｏｎｔｒｏｌｌｅｄ　Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ　Ｄｉｓｐｅｒｓｅｄ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ　Ｎｅｔｗｏｒｋ　Ｌｉｑｕｉｄ　Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
　ｍ行ｎ列目の画素回路５０１において、トランジスタ５５０のソース電極またはドレイン電極の一方は、データ線ＤＬ＿ｎに電気的に接続され、他方は液晶素子５７０の一対の電極の他方に電気的に接続される。また、トランジスタ５５０のゲート電極は、走査線ＧＬ＿ｍに電気的に接続される。トランジスタ５５０は、データ信号のデータの書き込みを制御する機能を有する。
　容量素子５６０の一対の電極の一方は、電位が供給される配線（以下、電位供給線ＶＬ）に電気的に接続され、他方は、液晶素子５７０の一対の電極の他方に電気的に接続される。なお、電位供給線ＶＬの電位の値は、画素回路５０１の仕様に応じて適宜設定される。容量素子５６０は、書き込まれたデータを保持する保持容量としての機能を有する。
　例えば、図２８（Ｂ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５０をオン状態にしてデータ信号のデータを書き込む。
　データが書き込まれた画素回路５０１は、トランジスタ５５０がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
　また、図２８（Ａ）に示す複数の画素回路５０１は、例えば、図２８（Ｃ）に示す構成とすることができる。
　また、図２８（Ｃ）に示す画素回路５０１は、トランジスタ５５２、５５４と、容量素子５６２と、発光素子５７２と、を有する。トランジスタ５５２及びトランジスタ５５４のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
　トランジスタ５５２のソース電極及びドレイン電極の一方は、データ信号が与えられる配線（以下、信号線ＤＬ＿ｎという）に電気的に接続される。さらに、トランジスタ５５２のゲート電極は、ゲート信号が与えられる配線（以下、走査線ＧＬ＿ｍという）に電気的に接続される。
　トランジスタ５５２は、データ信号のデータの書き込みを制御する機能を有する。
　容量素子５６２の一対の電極の一方は、電位が与えられる配線（以下、電位供給線ＶＬ＿ａという）に電気的に接続され、他方は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
　容量素子５６２は、書き込まれたデータを保持する保持容量としての機能を有する。
　トランジスタ５５４のソース電極及びドレイン電極の一方は、電位供給線ＶＬ＿ａに電気的に接続される。さらに、トランジスタ５５４のゲート電極は、トランジスタ５５２のソース電極及びドレイン電極の他方に電気的に接続される。
　発光素子５７２のアノード及びカソードの一方は、電位供給線ＶＬ＿ｂに電気的に接続され、他方は、トランジスタ５５４のソース電極及びドレイン電極の他方に電気的に接続される。
　発光素子５７２としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子５７２としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
　なお、電位供給線ＶＬ＿ａ及び電位供給線ＶＬ＿ｂの一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。
　図２８（Ｃ）の画素回路５０１を有する表示装置では、例えば、図２８（Ａ）に示すゲートドライバ５０４ａにより各行の画素回路５０１を順次選択し、トランジスタ５５２をオン状態にしてデータ信号のデータを書き込む。
　データが書き込まれた画素回路５０１は、トランジスタ５５２がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ５５４のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子５７２は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
　本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図２９及び図３０を用いて説明を行う。
＜８−１．表示モジュール＞
　図２９に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００３に接続されたタッチパネル８００４、ＦＰＣ８００５に接続された表示パネル８００６、バックライト８００７、フレーム８００９、プリント基板８０１０、バッテリ８０１１を有する。
　本発明の一態様の半導体装置は、例えば、表示パネル８００６に用いることができる。
　上部カバー８００１及び下部カバー８００２は、タッチパネル８００４及び表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。
　タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル８００６に重畳して用いることができる。また、表示パネル８００６の対向基板（封止基板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル８００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。該光学式のタッチパネルは、赤外線を有する光を用いることが好ましい。なお、該光学式のタッチパネルは、被検出物を光によって検出することが可能であるため、被検出物と該タッチパネルとが接触しなくてもよい。
　バックライト８００７は、光源８００８を有する。なお、図２９において、バックライト８００７上に光源８００８を配置する構成について例示したが、これに限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト８００７を設けない構成としてもよい。
　フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。
　プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。
　また、表示モジュール８０００は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
＜８−２．電子機器＞
　図３０（Ａ）乃至図３０（Ｇ）は、電子機器を示す図である。これらの電子機器は、筐体９０００、表示部９００１、スピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォン９００８、等を有することができる。
　図３０（Ａ）乃至図３０（Ｇ）に示す電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示する機能、等を有することができる。なお、図３０（Ａ）乃至図３０（Ｇ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。また、図３０（Ａ）乃至図３０（Ｈ）には図示していないが、電子機器には、複数の表示部を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
　図３０（Ａ）乃至図３０（Ｇ）に示す電子機器の詳細について、以下説明を行う。
　図３０（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上の表示部９００１を組み込むことが可能である。
　図３０（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、スピーカ、接続端子、センサ等を設けてもよい。また、携帯情報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールやＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッテリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
　筐体９０００の材料としては、合金、プラスチック、セラミックス、炭素繊維を含む材料を用いることができる。炭素繊維を含む材料としては、炭素繊維強化樹脂複合材（Ｃａｒｂｏｎ　Ｆｉｂｅｒ　Ｒｅｉｎｆｏｒｃｅｄ　Ｐｌａｓｔｉｃｓ：ＣＦＲＰ）が軽量であり、且つ、腐食しない利点があるが黒色であり、外観やデザインが限られる。また、ＣＦＲＰは強化プラスチックの一種とも言え、強化プラスチックはガラス繊維を用いてもよいし、ケブラーを用いたＫＦＲＰを用いてもよい。強い衝撃を受けた場合、合金と比較して繊維は樹脂から剥離する恐れがあるため、合金が好ましい。合金としては、アルミニウム合金やマグネシウム合金が挙げられるが、中でもジルコニウムと銅とニッケルとチタンを含む非晶質合金（金属ガラスとも呼ばれる）が弾性強度の点で優れている。この非晶質合金は、室温においてガラス遷移領域を有する非晶質合金であり、バルク凝固非晶質合金とも呼ばれ、実質的に非晶質原子構造を有する合金である。凝固鋳造法により、少なくとも一つの筐体の鋳型内に合金材料が鋳込まれ、凝固させて一部の筐体をバルク凝固非晶質合金で形成する。非晶質合金は、ジルコニウム、銅、ニッケル、チタン以外にもベリリウム、シリコン、ニオブ、ボロン、ガリウム、モリブデン、タングステン、マンガン、鉄、コバルト、イットリウム、バナジウム、リン、炭素などを含んでもよい。また、非晶質合金は、凝固鋳造法に限定されず、真空蒸着法、スパッタ法、電解めっき法、無電解メッキ法などによって形成してもよい。また、非晶質合金は、全体として長距離秩序（周期構造）を持たない状態を維持するのであれば、微結晶またはナノ結晶を含んでもよい。なお、合金とは、単一の固体相構造を有する完全固溶体合金と、２つ以上の相を有する部分溶体の両方を含むこととする。筐体９０００に非晶質合金を用いることで高い弾性を有する筐体を実現できる。従って、携帯情報端末９１０１を落下させても、筐体９０００が非晶質合金であれば、衝撃が加えられた瞬間には一時的に変形しても元に戻るため、携帯情報端末９１０１の耐衝撃性を向上させることができる。
　図３０（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信した電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示を確認し、電話を受けるか否かを判断できる。
　図３０（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うことができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行することが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハンズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。また接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００６を介さずに無線給電により行ってもよい。
　また、腕時計型の携帯情報端末９２００は、脈拍を検出する機能を有してもよい。腕時計型の携帯情報端末９２００で脈泊を検出することで、定常的または定期的に脈拍を測定することができ、健康管理に好ましい。脈拍の検出には、赤外線を用いることが好ましく、本発明の一態様の半導体素子が好適である。
　図３１（Ａ）（Ｂ）は、赤外線を検出する機能を有する端末における発光素子と受光素子との配置を説明する図である。図３１（Ａ）に示す赤外線を検出する機能を有する端末９５０１は、基板上に配置された受光素子と複数の発光素子とを有する。受光素子９６０１は、赤外線を検出する機能を有し、発光素子９６０２、９６０３、９６０４は、赤外線を呈する機能を有する。
　端末９５０１においては、発光素子９６０２乃至９６０４から射出された赤外線は、検出対象物に照射され、その反射された赤外線を受光素子９６０１で検出することで、検出対象物を検出することができ、当該発光素子からの光に対する検出対象物からの反射光の大きさを基に、検出対象物の位置等を検出することができる。
　また、端末９５０１が表示装置として表示部９００１を有するとき、赤外線を呈する発光素子９６０２乃至９６０４および赤外線を検出する受光素子９６０１は、図３１（Ｃ）のように、表示装置の表示部９００１と同じ面に配置されても良く、図３２（Ａ）のように、表示装置の表示部９００１と異なる面に配置されても良く、図３２（Ｂ）のように、表示装置の表示部９００１の下部にあっても良い。
　なお、図３１（Ｂ）に示す端末９５０２のように、受光素子９６０１および発光素子９６０２乃至発光素子９６０５の配置であってもよい。また、受光素子および発光素子は、それぞれ単数であっても複数であってもよい。
　上記のような発光素子と受光素子とを有する端末により、脈拍などの生体情報を検出することができる。なお、図３１に例示した端末は、赤外線を呈する発光素子と赤外線を検出する受光素子とを有すれば良く、脈拍を検出する端末に限定されない。
　また、本発明の一態様の半導体装置は、静脈、瞳孔、虹彩などの生体情報を検出する機能を有する電子機器に好適である。人体のセンシングにおいては、いわゆる生体の窓と呼ばれる近赤外線の波長領域の光を用いることが好ましい。該波長領域の光は、水への吸収が小さく、ヘモグロビンによりわずかに吸収される程度であるため、生体情報の検出、特に血液状態の検出に好適に用いることができる。また、本発明の一態様の半導体装置を用いることで、上記のような生体情報を高精細に検出することができるため、生体認証の精度を高めることができる。
　図３０（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図である。また、図３０（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図３０（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変化する途中の状態の斜視図であり、図３０（Ｇ）が携帯情報端末９２０１を折り畳んだ状態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開した状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることにより、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させることができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲げることができる。
　本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
　本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
　本実施例においては、本発明の一態様のトランジスタを作製し、当該トランジスタの電気特性の測定、及び発光状態の観察を行った。
　本実施例で用いた試料の作製方法について、以下説明を行う。なお、本実施例においては、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００に相当するトランジスタとして半導体素子１を作製した。なお、以下の説明においては、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００が有する構成と同様の機能を有する構成については、同様の符号を用いて説明する。また、比較として、図３３（Ａ）（Ｂ）（Ｃ）に示す構造のトランジスタを比較半導体素子１として作製した。
＜半導体素子１の作製＞
　ガラス基板である基板１０２上に第１のゲート電極として機能する導電膜１０６を形成した。導電膜１０６としては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
　次に、基板１０２及び導電膜１０６上に第１のゲート絶縁膜として機能する絶縁膜１０４を形成した。なお、本実施例においては、絶縁膜１０４として、絶縁膜１０４＿１と、絶縁膜１０４＿２と、絶縁膜１０４＿３と、絶縁膜１０４＿４とを順に、ＰＥＣＶＤ装置を用いて、真空中で連続して形成した。なお、絶縁膜１０４＿１は、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿２は、厚さ３００ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿３は、厚さ５０ｎｍの窒化シリコン膜とした。また、絶縁膜１０４＿４は、厚さ５０ｎｍの酸化窒化シリコン膜とした。
　次に、絶縁膜１０４上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さ４０ｎｍの酸化物半導体膜を形成した。なお、酸化物半導体膜１０８の形成には、スパッタリング装置を用いた。スパッタリング装置に、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物を用い、該スパッタリングターゲットにバイアス電圧を印加する電源としてはＡＣ電源を用いた。また、酸化物半導体膜１０８の加工には、ウエットエッチング法を用いた。
　次に、絶縁膜１０４及び酸化物半導体膜１０８上に、後に絶縁膜１１０となる絶縁膜を形成した。当該絶縁膜としては、厚さ２０ｎｍの酸化窒化シリコン膜と、厚さ８０ｎｍの酸化窒化シリコン膜とを、ＰＥＣＶＤ装置を用いて真空中で連続して形成した。
　次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃　１時間の熱処理とした。
　次に、絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、第２のゲート電極として機能する導電膜１１２を形成した。導電膜１１２としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、厚さ１００ｎｍになるよう、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いて形成した。また、導電膜１１２を形成後、続けて、導電膜１１２の下側に接する絶縁膜を加工することで、第２のゲート絶縁膜として機能する絶縁膜１１０を形成した。
　なお、導電膜１１２の加工には、ウエットエッチング法を用い、絶縁膜１１０の加工にはドライエッチング法を用いた。
　次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上から不純物元素の添加処理を行った。不純物元素の添加処理としては、ドーピング装置を用い、不純物元素としてはアルゴンを用いた。
　次に、絶縁膜１０４、酸化物半導体膜１０８、絶縁膜１１０、及び導電膜１１２上に絶縁膜１１６を形成した。絶縁膜１１６としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
　次に、絶縁膜１１６上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ３００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
　次に、絶縁膜１１８上にマスクを形成し、当該マスクを用いて、絶縁膜１１６、１１８に開口部１４１ｓ、１４１ｄを形成した。なお、開口部１４１ｓ、１４１ｄの加工にはドライエッチング装置を用いた。
　次に、絶縁膜１１８上に開口部１４１ｓ、１４１ｄを充填するように、導電膜を形成し、当該導電膜を島状に加工することで、ソース電極及びドレイン電極として機能する導電膜１２０ｓ及び導電膜１２０ｄを形成した。
　導電膜１２０ｓ、１２０ｄとしては、厚さ５０ｎｍのチタン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜と、スパッタリング装置を用いて真空中で連続して形成した。
　以上の工程により、図１（Ａ）（Ｂ）（Ｃ）に示すトランジスタ１００に相当するトランジスタである半導体素子１を作製した。
　なお、半導体素子１のチャネル幅Ｗを５０μｍ及び１００μｍとし、チャネル幅Ｌを６μｍとした。
＜比較半導体素子１の作製＞
　ガラス基板である基板１０２上に第１のゲート電極として機能する導電膜１０６を形成した。導電膜１０６としては、厚さ１００ｎｍのタングステン膜を、スパッタリング装置を用いて形成した。
　次に、基板１０２及び導電膜１０６上に、第１のゲート絶縁膜として機能する絶縁膜１０４、１０３を形成した。絶縁膜１０４としては、厚さ４００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１０３としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
　次に、絶縁膜１０３上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜１０８を形成した。酸化物半導体膜１０８としては、厚さ２５ｎｍの酸化物半導体膜を形成した。なお、酸化物半導体膜１０８としては、スパッタリング装置を用い、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の金属酸化物をスパッタリングターゲットとし、該スパッタリングターゲットに印加する電源としてはＡＣ電源を用いた。
　次に、絶縁膜１０３、酸化物半導体膜１０８上に導電膜を形成し、該導電膜上にレジストマスクを形成し、所望の領域をエッチングすることで、ソース電極及びドレイン電極として機能する導電膜１２０ｓ、及び導電膜１２０ｄを形成した。導電膜１２０ｓ、１２０ｄとしては、厚さ５０ｎｍのタングステン膜と、厚さ４００ｎｍのアルミニウム膜と、厚さ１００ｎｍのチタン膜とを、スパッタリング装置を用いて真空中で連続して形成した。なお、導電膜１２０ｓ、１２０ｄの形成後レジストマスクを除去した。
　次に、絶縁膜１０３、酸化物半導体膜１０８、及び導電膜１２０ｓ、１２０ｄ上から、リン酸水溶液（リン酸の濃度が８５％の水溶液を、さらに純水で１００倍に希釈した水溶液）を塗布し、導電膜１２０ｓ、１２０ｄから露出した酸化物半導体膜１０８の表面の一部を除去した。
　次に、絶縁膜１０３、酸化物半導体膜１０８、及び導電膜１２０ｓ、１２０ｄ上に、第２のゲート絶縁膜として機能する絶縁膜１１４及び絶縁膜１１６を形成した。絶縁膜１１４としては、厚さ５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。また、絶縁膜１１６としては、厚さ４００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。なお、絶縁膜１１４及び絶縁膜１１６としては、ＰＥＣＶＤ装置により真空中で連続して形成した。
　次に、第１の熱処理を行った。該第１の熱処理としては、窒素を含む雰囲気下で３５０℃、１時間とした。
　次に、絶縁膜１１６上に酸化物半導体膜を形成し、該酸化物半導体膜を島状に加工することで第２のゲート電極として機能する導電膜１１２を形成した。導電膜１１２としては、厚さ１００ｎｍの酸化物半導体膜を、スパッタリング装置を用いて形成した。
　次に、絶縁膜１１６及び導電膜１１２上に絶縁膜１１８を形成した。絶縁膜１１８としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
　次に、第２の熱処理を行った。該第２の熱処理としては、第１の熱処理と同様である。
　以上の工程により、図３３（Ａ）（Ｂ）（Ｃ）に示すトランジスタに相当する比較半導体素子１を作製した。
　なお、比較半導体素子１として、チャネル幅Ｗを１００μｍとし、チャネル幅Ｌを６μｍとした。
＜電気特性の測定＞
　図３４（Ａ）（Ｂ）に、半導体素子１のドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性結果を示す。
　なお、図３４（Ａ）は、Ｗ／Ｌ＝５０μｍ／６μｍの半導体素子１の特性であり、図３４（Ｂ）は、Ｗ／Ｌ＝１００μｍ／６μｍの半導体素子１の特性である。また、図３４（Ａ）（Ｂ）において、実線で示す曲線が第１縦軸に対応するＩｄ（Ａ）を、点線で示す曲線が第２縦軸に対応する電界効果移動度（μＦＥ（ｃｍ２／Ｖｓ））を、それぞれ表す。また、横軸はＶｇ（Ｖ）である。
　なお、トランジスタのＩｄ−Ｖｇ特性の測定条件としては、トランジスタの第１のゲート電極として機能する導電膜１０６に印加する電圧（以下、ゲート電圧（Ｖｇ）ともいう）、及び第２のゲート電極として機能する導電膜１１２に印加する電圧（以下、Ｖｂｇともいう）を、−１５Ｖから＋２０Ｖまで０．２５Ｖのステップで変化させた。また、ソース電極として機能する導電膜１２０ｓに印加する電圧（以下、ソース電圧（Ｖｓ）ともいう）を０Ｖ（ｃｏｍｍ）とし、ドレイン電極として機能する導電膜１２０ｄに印加する電圧（以下、ドレイン電圧（Ｖｄ）ともいう）を、１Ｖまたは２０Ｖとした。
　図３４（Ａ）（Ｂ）に示すように、本実施例で作製したトランジスタは、チャネル長（Ｌ）の長さに起因せずに、良好な電気特性であることが示された。
＜発光状態の観察＞
　次に、上記作製したＷ／Ｌ＝５０μｍ／６μｍの半導体素子１、Ｗ／Ｌ＝１００μｍ／６μｍの半導体素子１、及びＷ／Ｌ＝１００μｍ／６μｍの比較半導体素子１、の発光状態の観察を行った。発光状態の観察結果を図３５及び図３６に示す。
　ここで、各半導体素子を発光させるために、Ｖｇ及びＶｂｇを２０Ｖとし、Ｖｄを２０Ｖとした。また、可視光領域の発光の観察には、４００ｎｍ以上７５０ｎｍ以下に６５％以上の量子効率を有する冷却ＣＣＤカメラを用い、近赤外線領域の発光の観察には、９００ｎｍ以上１５５０ｎｍ以下に６５％以上の量子効率を有するＩｎＧａＡｓカメラ（浜松ホトニクス株式会社製、Ｃ８２５０−３１）を用いた。
　なお、図３５（Ａ）に、Ｗ／Ｌ＝１００μｍ／６μｍの半導体素子１の可視光領域の発光の観察結果を、図３５（Ｂ）に、Ｗ／Ｌ＝１００μｍ／６μｍの半導体素子１の近赤外線領域の発光の観察結果、図３６（Ａ）に、Ｗ／Ｌ＝５０μｍ／６μｍの半導体素子１の近赤外線領域の発光の観察結果を、図３６（Ｂ）に、Ｗ／Ｌ＝１００μｍ／６μｍの比較半導体素子１の近赤外線領域の発光の観察結果を、それぞれ示す。
　図３６（Ａ）に示すように、Ｗ／Ｌ＝５０μｍ／６μｍの半導体素子１からは、近赤外線領域の発光が観察された。また、図３５（Ｂ）に示すように、Ｗ／Ｌ＝１００μｍ／６μｍの半導体素子１からは、強い近赤外線領域の発光が観察された。したがって、チャネル幅Ｗが大きい方が、近赤外線領域の発光を強く呈することができ好ましい。また、図３５（Ａ）に示すように、Ｗ／Ｌ＝１００μｍ／６μｍの半導体素子１からは、可視光領域の発光がほとんど観測されなかった。すなわち、本発明の一態様のトランジスタである半導体素子１は、選択的に赤外線領域の発光を呈する機能を有しており好ましい。
　一方、図３６（Ｂ）に示すように、Ｗ／Ｌ＝１００μｍ／６μｍの比較半導体素子１からは、近赤外線領域の発光がほとんど観測されなかった。本発明の一態様の半導体素子１は、比較半導体素子１と比較して、酸化物半導体膜１０８と、導電膜１２０ｓおよび１２０ｄとが接する領域が、チャネル領域から離れている。そのため、チャネル領域で生成した熱または赤外線のエネルギーが導電膜１２０ｓおよび１２０ｄに移動しにくく、効果的に赤外線領域の発光を呈することができる。
　以上のように、本発明の一態様により、近赤外線領域の発光を呈する機能を有するトランジスタを作製することができることが分かった。
　以上、本実施例に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
１００　　トランジスタ
１００Ａ　　トランジスタ
１００Ｂ　　トランジスタ
１００Ｃ　　トランジスタ
１００Ｄ　　トランジスタ
１００Ｅ　　トランジスタ
１００Ｆ　　トランジスタ
１００Ｇ　　トランジスタ
１０２　　基板
１０３　　絶縁膜
１０４　　絶縁膜
１０４＿１　　絶縁膜
１０４＿２　　絶縁膜
１０４＿３　　絶縁膜
１０４＿４　　絶縁膜
１０６　　導電膜
１０７　　酸化物半導体膜
１０８　　酸化物半導体膜
１０８＿１　　酸化物半導体膜
１０８＿２　　酸化物半導体膜
１０８＿３　　酸化物半導体膜
１０８ｄ　　ドレイン領域
１０８ｆ　　領域
１０８ｉ　　チャネル領域
１０８ｓ　　ソース領域
１１０　　絶縁膜
１１０＿０　　絶縁膜
１１２　　導電膜
１１２＿０　　導電膜
１１４　　絶縁膜
１１６　　絶縁膜
１１８　　絶縁膜
１２０　　導電膜
１２０ｄ　　導電膜
１２０ｓ　　導電膜
１２２　　絶縁膜
１４０　　マスク
１４１ｄ　　開口部
１４１ｓ　　開口部
１４３　　開口部
１４５　　不純物元素
１４７　　中空領域
２００　　基板
２０２　　トランジスタ
２０４　　発光素子
２０６　　フォトダイオード
２１２　　トランジスタ
２２１　　トランジスタ
２３０　　絶縁膜
２４１　　導電膜
２４２　　導電膜
２５０　　絶縁膜
２６１　　導電膜
２６２　　導電膜
２７０　　発光層
２８０　　導電膜
２９０　　光電変換層
２９１　　隔壁
３００　　カラーフィルタ
３１０　　封止基板
５０１　　画素回路
５０２　　画素部
５０４　　駆動回路部
５０４ａ　　ゲートドライバ
５０４ｂ　　ソースドライバ
５０６　　保護回路
５０７　　端子部
５５０　　トランジスタ
５５２　　トランジスタ
５５４　　トランジスタ
５６０　　容量素子
５６２　　容量素子
５７０　　液晶素子
５７２　　発光素子
７００　　表示装置
７０１　　基板
７０２　　画素部
７０４　　ソースドライバ
７０５　　基板
７０６　　ゲートドライバ
７０８　　ＦＰＣ端子部
７１０　　信号線
７１１　　配線部
７１２　　シール材
７１６　　ＦＰＣ
７３０　　絶縁膜
７３２　　封止膜
７３４　　絶縁膜
７３６　　着色膜
７３８　　遮光膜
７５０　　トランジスタ
７５２　　トランジスタ
７６０　　接続電極
７７０　　平坦化絶縁膜
７７２　　導電膜
７７４　　導電膜
７７５　　液晶素子
７７６　　液晶層
７７８　　構造体
７８０　　異方性導電膜
７８２　　発光素子
７８４　　導電膜
７８６　　ＥＬ層
７８８　　導電膜
７９０　　容量素子
１２８０ａ　　ｐ型トランジスタ
１２８０ｂ　　ｎ型トランジスタ
１２８０ｃ　　ｎ型トランジスタ
１２８１　　容量素子
１２８２　　トランジスタ
１３１１　　配線
１３１２　　配線
１３１３　　配線
１３１４　　配線
１３１５　　配線
１３１６　　配線
１３１７　　配線
１３５１　　トランジスタ
１３５２　　トランジスタ
１３５３　　トランジスタ
１３５４　　トランジスタ
１３６０　　光電変換素子
１４０１　　信号
１４０２　　信号
１４０３　　信号
１４０４　　信号
１４０５　　信号
２０２０　　酸化物半導体膜
２０２１　　導電膜
２０２２　　導電膜
２０２３　　ゲート絶縁膜
２０２４　　導電膜
２０２５　　導電膜
２１０１　　被検出物
２２０１　　光
２２０２　　光
２３０１　　光
２３０２　　光
８０００　　表示モジュール
８００１　　上部カバー
８００２　　下部カバー
８００３　　ＦＰＣ
８００４　　タッチパネル
８００５　　ＦＰＣ
８００６　　表示パネル
８００７　　バックライト
８００８　　光源
８００９　　フレーム
８０１０　　プリント基板
８０１１　　バッテリ
９０００　　筐体
９００１　　表示部
９００３　　スピーカ
９００５　　操作キー
９００６　　接続端子
９００７　　センサ
９００８　　マイクロフォン
９０５０　　操作ボタン
９０５１　　情報
９０５２　　情報
９０５３　　情報
９０５４　　情報
９０５５　　ヒンジ
９１００　　テレビジョン装置
９１０１　　携帯情報端末
９１０２　　携帯情報端末
９２００　　携帯情報端末
９２０１　　携帯情報端末
９５０１　　端末
９５０２　　端末
９６０１　　受光素子
９６０２　　発光素子
９６０３　　発光素子
９６０４　　発光素子
９６０５　　発光素子

Claims (12)

  1. 　トランジスタを有する半導体装置であって、
    　前記トランジスタは、
    　第１のゲート電極と、
    　前記第１のゲート電極上の第１の絶縁膜と、
    　前記第１の絶縁膜を介して前記第１のゲート電極と重畳する領域を有する、酸化物半導体膜と、
    　前記酸化物半導体膜上の第２の絶縁膜と、
    　前記第２の絶縁膜を介して前記酸化物半導体膜と重畳する領域を有する、第２のゲート電極と、
    　前記酸化物半導体膜上、及び前記第２のゲート電極上の第３の絶縁膜と、を有し、
    　前記酸化物半導体膜は、前記第２の絶縁膜と接するチャネル領域と、前記第３の絶縁膜と接するソース領域と、前記第３の絶縁膜と接するドレイン領域と、を有し、
    　前記チャネル領域は、発光を呈する領域を有し、
    　前記発光は、近赤外光を含む、
    　半導体装置。
  2. 　トランジスタを有する半導体装置であって、
    　前記トランジスタは、
    　第１のゲート電極と、
    　前記第１のゲート電極上の第１の絶縁膜と、
    　前記第１の絶縁膜を介して前記第１のゲート電極と重畳する領域を有する、酸化物半導体膜と、
    　前記酸化物半導体膜上の第２の絶縁膜と、
    　前記第２の絶縁膜を介して前記酸化物半導体膜と重畳する領域を有する、第２のゲート電極と、
    　前記酸化物半導体膜上、及び前記第２のゲート電極上の第３の絶縁膜と、を有し、
    　前記酸化物半導体膜は、前記第２の絶縁膜と接するチャネル領域と、前記第３の絶縁膜と接するソース領域と、前記第３の絶縁膜と接するドレイン領域と、を有し、
    　前記チャネル領域は、発光を呈する機能を有し、
    　前記発光は、９００ｎｍ以上１５５０ｎｍ以下の波長領域の光を含む、
    　半導体装置。
  3. 　請求項１または請求項２において、
    　前記トランジスタは、さらに、
    　前記第３の絶縁膜に設けられた第１の開口部を介して、前記ソース領域において前記酸化物半導体膜に電気的に接続するソース電極と、
    　前記第３の絶縁膜に設けられた第２の開口部を介して、前記ドレイン領域において前記酸化物半導体膜に電気的に接続するドレイン電極と、を有する、
    　半導体装置。
  4. 　請求項１または請求項２において、
    　前記酸化物半導体膜は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）と、を有する、
    　半導体装置。
  5. 　請求項４において、
    　前記酸化物半導体膜は、前記Ｉｎの含有量が、前記Ｍの含有量以上である領域を有する、
    　半導体装置。
  6. 　請求項４において、
    　前記第２のゲート電極は、Ｉｎと、Ｚｎと、Ｍ（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）と、を有する、
    　半導体装置。
  7. 　請求項６において、
    　前記第２のゲート電極は、前記Ｉｎの含有量が、前記Ｍの含有量以上である領域を有する、
    　半導体装置。
  8. 　請求項６において、
    　前記第２のゲート電極は、前記酸化物半導体膜よりもキャリア密度が高い、
    　半導体装置。
  9. 　請求項１または請求項２において、
    　前記第３の絶縁膜は、窒素および水素の少なくとも一方を有する、
    　半導体装置。
  10. 　請求項１または請求項２において、
    　前記酸化物半導体膜は、結晶部を有し、
    　前記結晶部は、ｃ軸配向性を有する、
    　半導体装置。
  11. 　請求項１または請求項２に記載の半導体装置と、
    　表示素子と、
    　を有する表示装置。
  12. 　請求項１または請求項２に記載の半導体装置と、
    　センサと、を有する、
    　電子機器。
PCT/IB2016/054779 2015-08-21 2016-08-09 半導体装置、及び該半導体装置を有する電子機器 WO2017033082A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017536058A JP6736561B2 (ja) 2015-08-21 2016-08-09 半導体装置、表示装置、及び電子機器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-163609 2015-08-21
JP2015163609 2015-08-21

Publications (1)

Publication Number Publication Date
WO2017033082A1 true WO2017033082A1 (ja) 2017-03-02

Family

ID=58099975

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/IB2016/054779 WO2017033082A1 (ja) 2015-08-21 2016-08-09 半導体装置、及び該半導体装置を有する電子機器

Country Status (2)

Country Link
JP (2) JP6736561B2 (ja)
WO (1) WO2017033082A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430367A (zh) * 2019-01-10 2020-07-17 株式会社日本显示器 半导体器件和显示装置
WO2020245925A1 (ja) * 2019-06-04 2020-12-10 堺ディスプレイプロダクト株式会社 薄膜トランジスタおよびその製造方法、ならびに表示装置
WO2021009619A1 (ja) * 2019-07-17 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012022674A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 入出力装置及び入出力装置の駆動方法
JP2012032795A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 入出力装置の駆動方法
JP2014007395A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 発光デバイス

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3939745B2 (ja) * 2004-10-14 2007-07-04 松下電器産業株式会社 エネルギー変換装置
WO2015053009A1 (ja) * 2013-10-11 2015-04-16 シャープ株式会社 半導体装置
US9607996B2 (en) * 2013-11-18 2017-03-28 Sharp Kabushiki Kaisha Semiconductor device
TWI642186B (zh) * 2013-12-18 2018-11-21 日商半導體能源研究所股份有限公司 半導體裝置
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012022674A (ja) * 2010-06-16 2012-02-02 Semiconductor Energy Lab Co Ltd 入出力装置及び入出力装置の駆動方法
JP2012032795A (ja) * 2010-07-02 2012-02-16 Semiconductor Energy Lab Co Ltd 入出力装置の駆動方法
JP2014007395A (ja) * 2012-06-01 2014-01-16 Semiconductor Energy Lab Co Ltd 発光デバイス

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111430367A (zh) * 2019-01-10 2020-07-17 株式会社日本显示器 半导体器件和显示装置
CN111430367B (zh) * 2019-01-10 2023-10-31 株式会社日本显示器 半导体器件和显示装置
WO2020245925A1 (ja) * 2019-06-04 2020-12-10 堺ディスプレイプロダクト株式会社 薄膜トランジスタおよびその製造方法、ならびに表示装置
WO2021009619A1 (ja) * 2019-07-17 2021-01-21 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法

Also Published As

Publication number Publication date
JP6736561B2 (ja) 2020-08-05
JP6942845B2 (ja) 2021-09-29
JP2020198434A (ja) 2020-12-10
JPWO2017033082A1 (ja) 2018-07-05

Similar Documents

Publication Publication Date Title
JP6999758B2 (ja) 半導体装置
JP6803682B2 (ja) 半導体装置の作製方法
JP6608633B2 (ja) 半導体装置
JP6570486B2 (ja) 半導体装置
WO2017085591A1 (ja) 半導体装置、該半導体装置を有する表示装置、及び該半導体装置を有する電子機器
JP7293282B2 (ja) 半導体装置
JP2023009058A (ja) 半導体装置
KR102419913B1 (ko) 금속 산화물막, 반도체 장치, 및 표시 장치
JP2017173809A (ja) 表示装置、表示モジュール、および電子機器
JP2017228752A (ja) 半導体装置の作製方法
JP2017034251A (ja) 半導体装置、該半導体装置を有する表示装置
JP6942845B2 (ja) 半導体装置
JP2017108065A (ja) 半導体装置の作製方法および該半導体装置を有する表示装置の作製方法
JP2018006732A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2017005064A (ja) 半導体装置、該半導体装置を有する表示装置
JP2017135271A (ja) 処理システム、及び半導体装置の作製方法
JP2020127016A (ja) 半導体装置
WO2017122110A1 (ja) 表示装置、表示モジュール、および電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16838626

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2017536058

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 16838626

Country of ref document: EP

Kind code of ref document: A1