JP6711939B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6711939B2 JP6711939B2 JP2019041477A JP2019041477A JP6711939B2 JP 6711939 B2 JP6711939 B2 JP 6711939B2 JP 2019041477 A JP2019041477 A JP 2019041477A JP 2019041477 A JP2019041477 A JP 2019041477A JP 6711939 B2 JP6711939 B2 JP 6711939B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- state
- transistor
- oxide semiconductor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 204
- 230000006870 function Effects 0.000 claims description 46
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 7
- 239000010408 film Substances 0.000 description 242
- 239000010410 layer Substances 0.000 description 200
- 239000013078 crystal Substances 0.000 description 86
- 238000000034 method Methods 0.000 description 54
- 238000011084 recovery Methods 0.000 description 37
- 239000011229 interlayer Substances 0.000 description 35
- 239000011701 zinc Substances 0.000 description 35
- 239000007789 gas Substances 0.000 description 31
- 230000002093 peripheral effect Effects 0.000 description 31
- 238000003860 storage Methods 0.000 description 30
- 238000010586 diagram Methods 0.000 description 29
- 239000000758 substrate Substances 0.000 description 27
- 238000002173 high-resolution transmission electron microscopy Methods 0.000 description 24
- 239000012535 impurity Substances 0.000 description 19
- 238000002003 electron diffraction Methods 0.000 description 16
- 230000007704 transition Effects 0.000 description 16
- 239000000523 sample Substances 0.000 description 15
- 230000007547 defect Effects 0.000 description 14
- 229910052760 oxygen Inorganic materials 0.000 description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 13
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 13
- 239000001301 oxygen Substances 0.000 description 13
- 239000000126 substance Substances 0.000 description 13
- VUFNLQXQSDUXKB-DOFZRALJSA-N 2-[4-[4-[bis(2-chloroethyl)amino]phenyl]butanoyloxy]ethyl (5z,8z,11z,14z)-icosa-5,8,11,14-tetraenoate Chemical compound CCCCC\C=C/C\C=C/C\C=C/C\C=C/CCCC(=O)OCCOC(=O)CCCC1=CC=C(N(CCCl)CCCl)C=C1 VUFNLQXQSDUXKB-DOFZRALJSA-N 0.000 description 11
- 238000010438 heat treatment Methods 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- 239000001257 hydrogen Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 230000008569 process Effects 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 238000004458 analytical method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 238000000231 atomic layer deposition Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000003287 optical effect Effects 0.000 description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 7
- 238000002524 electron diffraction data Methods 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 238000012916 structural analysis Methods 0.000 description 6
- 125000004429 atom Chemical group 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000001186 cumulative effect Effects 0.000 description 5
- 229910052738 indium Inorganic materials 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 239000002356 single layer Substances 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000002230 thermal chemical vapour deposition Methods 0.000 description 5
- 229910018137 Al-Zn Inorganic materials 0.000 description 4
- 229910018573 Al—Zn Inorganic materials 0.000 description 4
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 208000005156 Dehydration Diseases 0.000 description 4
- 230000018044 dehydration Effects 0.000 description 4
- 238000006297 dehydration reaction Methods 0.000 description 4
- 238000006356 dehydrogenation reaction Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- 239000011261 inert gas Substances 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 229910018120 Al-Ga-Zn Inorganic materials 0.000 description 3
- 229910020868 Sn-Ga-Zn Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 125000005843 halogen group Chemical group 0.000 description 3
- 239000002159 nanocrystal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000001151 other effect Effects 0.000 description 3
- 238000006213 oxygenation reaction Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000003381 stabilizer Substances 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- 229910052684 Cerium Inorganic materials 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910020994 Sn-Zn Inorganic materials 0.000 description 2
- 229910009069 Sn—Zn Inorganic materials 0.000 description 2
- 229910007541 Zn O Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- GWXLDORMOJMVQZ-UHFFFAOYSA-N cerium Chemical compound [Ce] GWXLDORMOJMVQZ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- AXAZMDOAUQTMOW-UHFFFAOYSA-N dimethylzinc Chemical compound C[Zn]C AXAZMDOAUQTMOW-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000012905 input function Methods 0.000 description 2
- 230000014759 maintenance of location Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 239000007800 oxidant agent Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910005555 GaZnO Inorganic materials 0.000 description 1
- 229910052688 Gadolinium Inorganic materials 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 206010021143 Hypoxia Diseases 0.000 description 1
- 229910052765 Lutetium Inorganic materials 0.000 description 1
- 229910052779 Neodymium Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052777 Praseodymium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910020833 Sn-Al-Zn Inorganic materials 0.000 description 1
- 229910020944 Sn-Mg Inorganic materials 0.000 description 1
- 229910052771 Terbium Inorganic materials 0.000 description 1
- 229910052775 Thulium Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000002441 X-ray diffraction Methods 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910009369 Zn Mg Inorganic materials 0.000 description 1
- 229910007573 Zn-Mg Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000005587 bubbling Effects 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- HQWPLXHWEZZGKY-UHFFFAOYSA-N diethylzinc Chemical compound CC[Zn]CC HQWPLXHWEZZGKY-UHFFFAOYSA-N 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- KBQHZAAAGSGFKK-UHFFFAOYSA-N dysprosium atom Chemical compound [Dy] KBQHZAAAGSGFKK-UHFFFAOYSA-N 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- UYAHIZSMUZPPFV-UHFFFAOYSA-N erbium Chemical compound [Er] UYAHIZSMUZPPFV-UHFFFAOYSA-N 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- UIWYJDYFSGRHKR-UHFFFAOYSA-N gadolinium atom Chemical compound [Gd] UIWYJDYFSGRHKR-UHFFFAOYSA-N 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- KJZYNXUDTRRSPN-UHFFFAOYSA-N holmium atom Chemical compound [Ho] KJZYNXUDTRRSPN-UHFFFAOYSA-N 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- JEIPFZHSYJVQDO-UHFFFAOYSA-N iron(III) oxide Inorganic materials O=[Fe]O[Fe]=O JEIPFZHSYJVQDO-UHFFFAOYSA-N 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 229910052747 lanthanoid Inorganic materials 0.000 description 1
- 150000002602 lanthanoids Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 1
- OHSVLFRHMCKCQY-UHFFFAOYSA-N lutetium atom Chemical compound [Lu] OHSVLFRHMCKCQY-UHFFFAOYSA-N 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- PUDIUYLPXJFUGB-UHFFFAOYSA-N praseodymium atom Chemical compound [Pr] PUDIUYLPXJFUGB-UHFFFAOYSA-N 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- KZUNJOHGWZRPMI-UHFFFAOYSA-N samarium atom Chemical compound [Sm] KZUNJOHGWZRPMI-UHFFFAOYSA-N 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 238000004098 selected area electron diffraction Methods 0.000 description 1
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- GZCRRIHWUXGPOV-UHFFFAOYSA-N terbium atom Chemical compound [Tb] GZCRRIHWUXGPOV-UHFFFAOYSA-N 0.000 description 1
- FRNOGLGSGLTDKL-UHFFFAOYSA-N thulium atom Chemical compound [Tm] FRNOGLGSGLTDKL-UHFFFAOYSA-N 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- RGGPNXQUMRMPRA-UHFFFAOYSA-N triethylgallium Chemical compound CC[Ga](CC)CC RGGPNXQUMRMPRA-UHFFFAOYSA-N 0.000 description 1
- IBEFSUTVZWZJEL-UHFFFAOYSA-N trimethylindium Chemical compound C[In](C)C IBEFSUTVZWZJEL-UHFFFAOYSA-N 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- NAWDYIZEMPQZHO-UHFFFAOYSA-N ytterbium Chemical compound [Yb] NAWDYIZEMPQZHO-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
- G06F3/0614—Improving the reliability of storage systems
- G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
- G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
- G06F3/065—Replication mechanisms
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
- G06F3/0601—Interfaces specially adapted for storage systems
- G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
- G06F3/0671—In-line storage system
- G06F3/0683—Plurality of storage devices
- G06F3/0685—Hybrid storage combining heterogeneous device types, e.g. hierarchical storage, hybrid arrays
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/414—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the bipolar type
- G11C11/416—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
- Memory System (AREA)
Description
術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マタ
ー)に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の
技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆
動方法、または、それらの製造方法、を一例として挙げることができる。
き込み/読み出しを高速に行える点でプロセッサ等のキャッシュメモリに用いられている
。
ため、SRAMの構成に、チャネルが形成される半導体層に酸化物半導体を用いるトラン
ジスタ(OSトランジスタ)と容量素子を追加し、データの消滅を防ぐ構成が提案されて
いる(例えば、特許文献1を参照)。
することを課題の一とする。または、本発明の一態様は、細粒度でのパワーゲーティング
を実現できる、新規な構成の半導体装置等を提供することを課題の一とする。
他の課題の存在を妨げるものではない。なお他の課題は、以下の記載で述べる、本項目で
言及していない課題である。本項目で言及していない課題は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一態様は、上記列挙した記載、及び/又は他の課題のうち、少なくとも一
つの課題を解決するものである。
第3のパワースイッチと、電源電圧制御回路と、電源電圧生成回路と、を有する半導体装
置であって、メモリセルアレイは複数のメモリセルを有し、メモリセルは、駆動制御回路
の制御によって、データの書き込み及び読み出しが制御される機能を有し、かつ、データ
制御回路の制御によって、書き込まれたデータを不揮発性の記憶部に退避及び復帰させる
機能を有し、電源電圧制御回路は、第1乃至第3のパワースイッチのオンまたはオフを制
御することができる機能を有し、電源電圧生成回路は、基準電圧を基に、第1乃至第3の
電源電圧を生成することができる機能を有し、第1のパワースイッチは、メモリセルに第
1の電源電圧を与えることができる機能を有し、第2のパワースイッチは、駆動制御回路
に第2の電源電圧を与えることができる機能を有し、第3のパワースイッチは、データ制
御回路に第3の電源電圧を与えることができる機能を有し、電源電圧制御回路は、第1の
パワースイッチをオフにする第1の状態と、第1乃至第3のパワースイッチをオフにする
第2の状態と、第1乃至第3の電源電圧の生成を停止する第3の状態と、を切り替えるこ
とができる機能を有する半導体装置である。
面に記載されている。
することができる。または、本発明の一態様は、細粒度でのパワーゲーティングを実現で
きる、新規な構成の半導体装置等を提供することができる。
他の効果の存在を妨げるものではない。なお他の効果は、以下の記載で述べる、本項目で
言及していない効果である。本項目で言及していない効果は、当業者であれば明細書又は
図面等の記載から導き出せるものであり、これらの記載から適宜抽出することができる。
なお、本発明の一態様は、上記列挙した効果、及び/又は他の効果のうち、少なくとも一
つの効果を有するものである。従って本発明の一態様は、場合によっては、上記列挙した
効果を有さない場合もある。
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、
以下の実施の形態の記載内容に限定して解釈されるものではない。
合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模
式的に示したものであり、図面に示す形状又は値などに限定されない。例えば、ノイズに
よる信号、電圧、若しくは電流のばらつき、又は、タイミングのずれによる信号、電圧、
若しくは電流のばらつきなどを含むことが可能である。
なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領
域又はドレイン電極)とソース(ソース端子、ソース領域又はソース電極)の間にチャネ
ル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができ
るものである。
、いずれがソース又はドレインであるかを限定することが困難である。そこで、ソースと
して機能する部分、及びドレインとして機能する部分を、ソース又はドレインと呼ばず、
ソースとドレインとの一方を第1電極と表記し、ソースとドレインとの他方を第2電極と
表記する場合がある。
を避けるために付したものであり、数的に限定するものではないことを付記する。
るものの他、電気的に接続されているものを含むものとする。ここで、AとBとが電気的
に接続されているとは、AとBとの間で、何らかの電気的作用を有する対象物が存在する
とき、AとBとの電気信号の授受を可能とするものをいう。
さず)、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z
2を介して(又は介さず)、Yと電気的に接続されている場合や、トランジスタのソース
(又は第1の端子など)が、Z1の一部と直接的に接続され、Z1の別の一部がXと直接
的に接続され、トランジスタのドレイン(又は第2の端子など)が、Z2の一部と直接的
に接続され、Z2の別の一部がYと直接的に接続されている場合では、以下のように表現
することが出来る。
の端子など)とは、互いに電気的に接続されており、X、トランジスタのソース(又は第
1の端子など)、トランジスタのドレイン(又は第2の端子など)、Yの順序で電気的に
接続されている。」と表現することができる。または、「トランジスタのソース(又は第
1の端子など)は、Xと電気的に接続され、トランジスタのドレイン(又は第2の端子な
ど)はYと電気的に接続され、X、トランジスタのソース(又は第1の端子など)、トラ
ンジスタのドレイン(又は第2の端子など)、Yは、この順序で電気的に接続されている
」と表現することができる。または、「Xは、トランジスタのソース(又は第1の端子な
ど)とドレイン(又は第2の端子など)とを介して、Yと電気的に接続され、X、トラン
ジスタのソース(又は第1の端子など)、トランジスタのドレイン(又は第2の端子など
)、Yは、この接続順序で設けられている」と表現することができる。これらの例と同様
な表現方法を用いて、回路構成における接続の順序について規定することにより、トラン
ジスタのソース(又は第1の端子など)と、ドレイン(又は第2の端子など)とを、区別
して、技術的範囲を決定することができる。なお、これらの表現方法は、一例であり、こ
れらの表現方法に限定されない。ここで、X、Y、Z1、Z2は、対象物(例えば、装置
、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は
、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語
句に限定されず、状況に応じて適切に言い換えることができる。
ものであり、異なる回路ブロックで別々の機能を実現するよう示していても、実際の回路
ブロックにおいては同じ回路ブロック内で別々の機能を実現しうるように設けられている
場合もある。また図面における各回路ブロックの機能は、説明のため機能を特定するもの
であり、一つの回路ブロックとして示していても、実際の回路ブロックにおいては一つの
回路ブロックで行う処理を、複数の回路ブロックで行うよう設けられている場合もある。
れている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」と
は、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、
85°以上95°以下の場合も含まれる。
。
本実施の形態では、半導体装置のブロック図、及びパワーゲーティング(Power G
ating:以下PGと略記する)時における各回路の動作について説明する。
指す。よって、トランジスタ等の半導体素子で構成されるキャッシュ等のメモリ、メモリ
を制御する周辺回路、メモリ及び周辺回路と信号を入出力するCPU、電源電圧供給回路
、パワーマネジメントユニット、あるいは該回路を含むシステム全体を半導体装置という
。
図1は、半導体装置の構成の一例を示すブロック図である。
ット(あるいは電源電圧制御回路)150(PMUと図示)と、CPU160と、入出力
インターフェース170(I/O I/Fと図示)と、電源電圧供給回路(あるいは電源
電圧生成回路)180(Supply Voltageと図示)と、バスインターフェー
ス190(Bus I/Fと図示)と、を有する。
第1乃至第3の状態を切り替える機能を有する。
ティングを行う状態である。また第2の状態(mode2と図示)は、500μs以上1
s未満の期間でのパワーゲーティングを行う状態である。また第3の状態(mode3と
図示)は、1s以上の期間でのパワーゲーティングを行う状態である。
0に第1乃至第3のパワーゲーティング制御信号(PG Control Signal
:PGCS1乃至PGCS3)を与え、第1乃至第3の状態を切り替えることができる。
と図示)あるいは入出力インターフェース170を介した外部のハードウェアからの信号
、あるいはバスインターフェース190の状態によって、第1乃至第3の状態を切り替え
ることができる。
って第1乃至第3の状態を切り替えてパワーゲーティングを行うことができる。そのため
、キャッシュ100を構成する回路を細分化し、状況に応じた回路毎のパワーゲーティン
グを制御することができる。その結果、細粒度でのパワーゲーティングを実現でき、半導
体装置の低消費電力化を実現できる。
MCAと図示)、周辺回路(あるいは駆動制御回路)120(Peripheral C
ircuitsと図示)と、バックアップ/リカバリー駆動回路130(あるいはデータ
制御回路)(Backup&Recovery Driverと図示)と、パワースイッ
チSW1乃至SW3と、を有する。
に記憶する機能を有する装置であり、記憶装置ともいう。
Mをベースとした回路であり、SRAM111と、不揮発性記憶部112(NVMと図示
)と、を有する。
の書き込み/読み出しを制御される。SRAM111は、通常のSRAMと同等にデータ
の書き込み/読み出しを高速で行うことができる。SRAM111のデータは、電源電圧
の供給がないと、消滅してしまう。
御される。不揮発性記憶部112は、SRAM111に記憶されたデータをバックアップ
(退避ともいう)する機能を有する回路である。また、不揮発性記憶部112は、バック
アップしたデータをリカバリー(復帰ともいう)する機能を有する回路である。不揮発性
記憶部112は、不揮発性の記憶回路、又は不揮発性の記憶素子を有する。
MCは、SRAM111に記憶されたデータを不揮発性記憶部112にバックアップする
動作のみで、電源電圧の供給がなくてもデータを記憶することができる。不揮発性記憶部
112に記憶したデータは、SRAM111にリカバリーするだけで元の状態に復帰させ
ることができる。
112にデータをバックアップし、その後リカバリーさせるだけで元の状態に戻すことが
できる。この場合、パワーゲーティングできる状態への移行、パワーゲーティングした状
態から元の状態への移行が、短い期間で行うことができる。そのためメモリセルアレイ1
10では、一定期間、例えば数十nsの期間、キャッシュ100へのアクセスがない場合
にパワーゲーティングを行うことができる。
る。周辺回路120は、SRAM111にデータを書き込むための信号やSRAM111
よりデータを読み出すための信号を与える機能を有する。周辺回路120は、一例として
デコーダ、プリチャージ回路等を有する回路である。
アップ/リカバリー駆動回路130は、SRAM111と不揮発性記憶部112との間で
データをバックアップ、リカバリーするための信号を与える機能を有する。バックアップ
/リカバリー駆動回路130は、一例としてバッファ、レベルシフタ等を有する回路であ
る。
パワーゲーティングは、メモリセルアレイ110のパワーゲーティングに比べて時間を要
する。周辺回路120及びバックアップ/リカバリー駆動回路130は、頻度多く行うの
ではなく、メモリセルアレイ110のパワーゲーティングに比べて頻度少なく行う。本実
施の形態では、周辺回路120及びバックアップ/リカバリー駆動回路130のパワーゲ
ーティングは、メモリセルアレイ110をパワーゲーティングした後に行う。
、頻繁に行うとかえって通常の動作に支障をきたし、消費電力の増加につながる。そのた
め、周辺回路120及びバックアップ/リカバリー駆動回路130は、メモリセルアレイ
110のパワーゲーティングした後、一定期間、例えば数msの期間、キャッシュ100
へのアクセスがない場合にパワーゲーティングすることが好ましい。
VSS、VDM/VSS、VDH/VSSの3系統が与えられる。
回路120への供給は、パワースイッチSW2によって制御される。パワースイッチSW
2は、周辺回路120に接続する電源電位線V−VDDにVDDを与えるか否かを切り替
えることができる。
Sのメモリセルアレイ110への供給は、パワースイッチSW1によって制御される。パ
ワースイッチSW1は、メモリセルアレイ110に接続する電源電位線V−VDMにVD
Mを与えるか否かを切り替えることができる。
る。VDH/VSSのバックアップ/リカバリー駆動回路130への供給は、パワースイ
ッチSW3によって制御される。パワースイッチSW3は、バックアップ/リカバリー駆
動回路130に接続する電源電位線V−VDHにVDHを与えるか否かを切り替えること
ができる。
って制御される。またパワースイッチSW2及びSW3のオン又はオフの制御は、第2の
パワーゲーティング制御信号によって制御される。パワースイッチSW1乃至SW3に与
える、第1及び第2のパワーゲーティング制御信号は、パワーマネジメントユニット15
0より与えられる。
ことができる。
じて、パワーゲーティングの状態を異ならせる。具体的には、第1及び第2のパワーゲー
ティング制御信号を用いて、キャッシュ100内の回路への電源電圧の供給を段階的に停
止するよう制御する。
ントユニット150は第1の状態と判断して、第1のパワーゲーティング制御信号を出力
し、メモリセルアレイ110への電源電圧の供給を停止してパワーゲーティングする。
のため、メモリセルアレイ110のパワーゲーティングは、損益分岐時間(BET:br
eak−even−time)が短い。そのため数nsの期間でのパワーゲーティングを
行うことで、消費電力の低減ができる。
ントユニット150は第2の状態と判断して、第2のパワーゲーティング制御信号を出力
し、周辺回路120及びバックアップ/リカバリー駆動回路130への電源電圧の供給を
停止してパワーゲーティングする。
路130のパワーゲーティングを行う際のBETは、メモリセルアレイ110だけのBE
Tに比べて長くなる。半導体装置は、BETの短い第1の状態でのパワーゲーティングと
、BETが長い第2の状態のパワーゲーティングとを、アクセスのない期間の長短に応じ
て切り替えて行うことができる。
、細粒度でのパワーゲーティングを実現できる。
/リカバリー駆動回路130へのパワーゲーティングを行った後は、キャッシュ100に
電源電圧を与える電源電圧供給回路180を動作させる必要がなくなる。そのため電源電
圧供給回路180へのパワーゲーティングを行うことができる。
へのアクセスがない場合、パワーマネジメントユニット150は第3の状態と判断して、
第3のパワーゲーティング制御信号を出力し、行われる。
る基準電圧Vsupを停止し、VDD、VDM、及びVDHの各電源電圧の生成を停止す
ればよい。
0とに加えて、電源電圧供給回路180のパワーゲーティングを行う際のBETは、メモ
リセルアレイ110と、周辺回路120及びバックアップ/リカバリー駆動回路130と
パワーゲーティングした際のBETより、さらに長くなる。半導体装置10は、BETの
短い第1の状態でのパワーゲーティングと、BETが長い第2の状態のパワーゲーティン
グとを、BETがさらに長い第3の状態のパワーゲーティングとを、アクセスのない期間
の長短に応じて切り替えて行うことができる。
一態様は、さらなる細粒度でのパワーゲーティングを実現できる。
期間の長短に応じて、パワーゲーティングの状態を異ならせる。具体的には、第1乃至第
3のパワーゲーティング制御信号を用いて、キャッシュ100内の回路への電源電圧の供
給、及び電源電圧供給回路180での電源電圧の生成を段階的に停止するよう制御する。
、細粒度でのパワーゲーティングを実現できる。
次いで、第1乃至第3のパワーゲーティング制御信号による第1乃至第3の状態の遷移に
ついて、図2を用いて説明する。また、図3乃至5では、第1乃至第3の状態におけるキ
ャッシュ100の状態、及びバックアップ、及びリカバリー時において第1乃至第3のパ
ワーゲーティング制御信号のシーケンスについて説明する。
)の状態をC1、スタンバイ(Standbyと図示)の状態をC2、メモリセルアレイ
のみのパワーゲーティングの第1の状態をC3、メモリセルアレイ及び周辺回路を含むキ
ャッシュをパワーゲーティングの第2の状態をC4、電源電圧供給回路180をパワーゲ
ーティングの第3の状態をC5として図示している。
態である。
タンバイの状態C2を繰り返す。
00nsを超えると、第1の状態C3への遷移を行う。スタンバイの状態C2から第1の
状態C3への遷移で、メモリセルMCが有するSRAM111から不揮発性記憶部112
へのデータのバックアップは、数nsと短い期間で行うことが好ましい。データのバック
アップを、数nsと短い期間で行う場合、データの保持が短くなる場合もあるが、再度ア
クセスされるまでの間隔も短いため、問題ない。当該構成とすることで、効率的なパワー
ゲーティングを行うことができる。
バイの状態C2への遷移を行う。第1の状態C3からスタンバイの状態C2への遷移では
、メモリセルMCが有する不揮発性記憶部112からSRAM111へのデータのリカバ
リーが行われる。
電圧の生成を行い、パワースイッチSW1をオフ、パワースイッチSW2、SW3をオン
にし、メモリセルアレイ110へのパワーゲーティングを行う。なお図3(A)にハッチ
ングを付した構成は、パワーゲーティングされた構成を表している。
3のパワーゲーティング制御信号及びデータ制御線DELの電位を図3(B)に示すタイ
ミングチャートで制御すればよい。なおデータ制御線DELの電位は、Hレベルでバック
アップ、Lレベルで保持が行われる。第1乃至第3のパワーゲーティング制御信号は、H
レベルでパワースイッチをオン、Lレベルでパワースイッチをオフするよう制御する。
し、SRAM111から不揮発性記憶部112にデータをバックアップする。そして、第
1のパワーゲーティング制御信号をHレベルからLレベルとし、メモリセルアレイ110
へのパワーゲーティングを行う。
のパワーゲーティング制御信号及びデータ制御線DELの電位を図3(C)に示すタイミ
ングチャートで制御すればよい。
し、SRAM111から不揮発性記憶部112にデータをリカバリーする。そしてデータ
制御線DELの電位をHレベルとした状態で、第1のパワーゲーティング制御信号をLレ
ベルからHレベルとし、メモリセルアレイ110をパワーゲーティングの状態から電源電
圧が供給される状態に復帰させる。
超えると、第2の状態C4への遷移を行う。
11から不揮発性記憶部112へのデータのバックアップは、第1の状態C3でバックア
ップしたデータをそのまま保持する構成としてもよい。あるいは、第1の状態C3でのデ
ータのバックアップの状態から一度リカバリーし、再度バックアップを行ってもよい。当
該構成とすることで、データの確実な保持を実現することができる。
バイの状態C2への遷移を行う。第2の状態C4からスタンバイの状態C2への遷移では
、メモリセルMCが有する不揮発性記憶部112からSRAM111へのデータのリカバ
リーが行われる。
電圧の生成を行い、パワースイッチSW1乃至SW3をオフにし、メモリセルアレイ11
0、周辺回路120、及びバックアップ/リカバリー駆動回路130へのパワーゲーティ
ングを行う。なお図4(A)にハッチングを付した構成は、パワーゲーティングされた構
成を表している。
ップを再度行う場合、第1乃至第3のパワーゲーティング制御信号及びデータ制御線DE
Lの電位を図4(B)に示すタイミングチャートで制御すればよい。
し、SRAM111から不揮発性記憶部112にデータをバックアップする。そして、第
1及び第2のパワーゲーティング制御信号をHレベルからLレベルとし、メモリセルアレ
イ110、周辺回路120、及びバックアップ/リカバリー駆動回路130へのパワーゲ
ーティングを行う。
のパワーゲーティング制御信号及びデータ制御線DELの電位を図4(C)に示すタイミ
ングチャートで制御すればよい。
レベルからHレベルとし、周辺回路120、及びバックアップ/リカバリー駆動回路13
0をパワーゲーティングの状態から電源電圧が供給される状態に復帰させる。次いでデー
タ制御線DELの電位をHレベルとし、SRAM111から不揮発性記憶部112にデー
タをリカバリーする。そしてデータ制御線DELの電位をHレベルとした状態で、第1の
パワーゲーティング制御信号をLレベルからHレベルとし、メモリセルアレイ110をパ
ワーゲーティングの状態から電源電圧が供給される状態に復帰させる。
超えると、第3の状態C5への遷移を行う。
11から不揮発性記憶部112へのデータのバックアップは、第1の状態C2又は第2の
状態C4でバックアップしたデータをそのまま保持する構成としてもよい。あるいは、第
1の状態C3あるいは第2の状態C4でのデータのバックアップの状態から一度リカバリ
ーし、再度バックアップを行ってもよい。当該構成とすることで、データの確実な保持を
実現することができる。
バイの状態C2への遷移を行う。第3の状態C5からスタンバイの状態C2への遷移では
、メモリセルMCが有する不揮発性記憶部112からSRAM111へのデータのリカバ
リーが行われる。
オフにし、メモリセルアレイ110、周辺回路120、及びバックアップ/リカバリー駆
動回路130へのパワーゲーティング、電源電圧供給回路180での各電源電圧の生成を
停止するパワーゲーティング、を行う。なお図5(A)にハッチングを付した構成は、パ
ワーゲーティングされた構成を表している。
ップは、データのバックアップを再度行う場合、第1乃至第3のパワーゲーティング制御
信号及びデータ制御線DELの電位を図5(B)に示すタイミングチャートで制御すれば
よい。
し、SRAM111から不揮発性記憶部112にデータをバックアップする。そして、第
1乃至第3のパワーゲーティング制御信号をHレベルからLレベルとし、電源電圧供給回
路180、メモリセルアレイ110、周辺回路120、及びバックアップ/リカバリー駆
動回路130へのパワーゲーティングを行う。
のパワーゲーティング制御信号及びデータ制御線DELの電位を図5(C)に示すタイミ
ングチャートで制御すればよい。
レベルからHレベルとし、電源電圧供給回路180をパワーゲーティングの状態から電源
電圧を生成する状態に復帰させる。次いで第2のパワーゲーティング制御信号をLレベル
からHレベルとし、周辺回路120、及びバックアップ/リカバリー駆動回路130をパ
ワーゲーティングの状態から電源電圧が供給される状態に復帰させる。次いでデータ制御
線DELの電位をHレベルとし、SRAM111から不揮発性記憶部112にデータをリ
カバリーする。そしてデータ制御線DELの電位をHレベルとした状態で、第1のパワー
ゲーティング制御信号をLレベルからHレベルとし、メモリセルアレイ110をパワーゲ
ーティングの状態から電源電圧が供給される状態に復帰させる。
期間の長短に応じて、パワーゲーティングの状態を異ならせる。具体的には、第1乃至第
3のパワーゲーティング制御信号を用いて、キャッシュ100内の回路への電源電圧の供
給、及び電源電圧供給回路180での電源電圧の生成を段階的に停止するよう制御する。
、細粒度でのパワーゲーティングを実現できる。
本実施の形態では、図1で示したブロック図の構成について、より具体的な構成を示し説
明する。また本実施の形態では、メモリセルの具体例、OSトランジスタについて説明す
る。
図6は、図1に示す半導体装置10の構成を、さらに具体例したブロック図である。なお
本実施の形態では、上記実施の形態1での説明と重複する構成の説明は省略し、前述の説
明を援用するものとする。
U160と、入出力インターフェース170と、電源電圧供給回路180と、バスインタ
ーフェース190と、を有する。
バリー駆動回路130と、パワースイッチSW1乃至SW3と、を有する。
23と、カラムドライバー124と、ドライバー制御論理回路125と、出力ドライバー
126と、を有する。
ー制御論理回路125からの制御信号が与えられる。そしてローデコーダ121及びロー
ドライバー122は、ワード線WLに与える信号、例えばワード信号を生成する機能を有
する回路である。ローデコーダ121と、ロードライバー122とは、パワースイッチS
W2の制御によって、パワーゲーティングされ、機能の再開と停止が制御される。なお機
能停止時においてロードライバー122は、ワード線WLを低電源電位に保持した状態で
保持することが好ましい。
イバー制御論理回路125からの制御信号が与えられる。そしてカラムデコーダ123及
びカラムドライバー124は、ビット線BL及び反転ビット線BLBに与える信号、例え
ばプリチャージ信号を生成する機能、入力される書き込みデータWdataをビット線B
L及び反転ビット線BLBに与える機能、を有する回路である。またカラムデコーダ12
3及びカラムドライバー124は、センスアンプを有し、メモリセルアレイ110から読
み出した信号を出力ドライバー126に出力する機能を有する回路である。カラムデコー
ダ123及びカラムドライバー124は、パワースイッチSW2の制御によって、パワー
ゲーティングされ、機能の再開と停止が制御される。なお機能停止時においてカラムドラ
イバー124は、ビット線BL及び反転ビット線BLBを低電源電位、あるいは電気的に
浮遊状態、に保持した状態で保持することが好ましい。
イト信号(BW)、チップイネーブル信号(CE)、クロック信号(CLK)を基に、ロ
ーデコーダ121と、ロードライバー122と、カラムデコーダ123と、カラムドライ
バー124とを制御する信号を生成する機能を有する回路である。ドライバー制御論理回
路125は、パワースイッチSW2の制御によって、パワーゲーティングされ、機能の再
開と停止が制御される。
るデータを基に読み出しデータRdataを生成し、外部に出力する機能を有する回路で
ある。
動作を停止した後に機能を停止する。機能の停止は、第2のパワーゲーティング制御信号
を制御して、パワースイッチSW2をオフにすることで行われる。機能の再開は、パワー
スイッチSW2をオンにして行うがパワースイッチSW1をオンにするタイミングよりも
先に行う。
次いで図1で示したメモリセルの具体例について説明する。
る。SRAM111は、トランジスタM1乃至M6を有する。不揮発性記憶部112は、
トランジスタOM1、OM2と、容量素子Cp1、Cp2とを有する。
Qとして図示している。またトランジスタM6とトランジスタOM2との間のノードを、
ノードQBとして図示している。またトランジスタOM1と容量素子Cp1との間のノー
ドを、ノードSN1として図示している。またトランジスタOM2と容量素子Cp2との
間のノードを、ノードSN2として図示している。
線DEL、電源電位線V−VDM、電源電位線V−VSSを図示している。
導体を有するトランジスタ(Siトランジスタ)で構成される。また不揮発性記憶部11
2が有するトランジスタOM1、OM2は、Siトランジスタに比べてオフ電流が低いト
ランジスタで構成される。
半導体を有するトランジスタ(OSトランジスタ)が挙げられる。OSトランジスタは、
酸化物半導体中の不純物濃度を低減し、酸化物半導体を真性または実質的に真性にするこ
とでオフ電流を極めて低くすることができる。
することで、ノードQ、QBの電位を、ノードSN1、SN2にそれぞれ与えることがで
きる。そしてトランジスタOM1、OM2を非導通状態とすることで、電気的に浮遊状態
となるノードSN1、SN2に電位に応じた電荷を保持し続けることができる。この電荷
の保持は、電源電圧の供給を停止しても継続して行うことができるため、メモリセルMC
が有する不揮発性記憶部112を不揮発性とすることができる。
され続けている場合がある。例えば、トランジスタOM1、OM2のゲートには、トラン
ジスタが完全にオフ状態となるような電圧が供給され続けている場合がある。またトラン
ジスタOM1、OM2のバックゲートには、トランジスタの閾値電圧がシフトして、トラ
ンジスタがノーマリオフ状態になるような電圧が供給され続けている場合がある。そのよ
うな場合には、情報を保持する期間において、メモリセルMCに電圧が供給されているこ
とになるが、電流がほとんど流れないため、電力をほとんど消費しない。したがって、電
力をほとんど消費しないことから、仮に、所定の電圧がメモリセルMCに供給されている
としても、実質的には、メモリセルMCは不揮発性であると表現することができる。
そのため、トランジスタOM1、OM2では、ゲートに与える信号がHレベルのときにソ
ースとドレインとの間が導通状態となり、Lレベルの信号のときに非導通状態となる。
示し説明する。図7(B)では、バックアップ(Backup)、電源電圧の供給を停止
(Power−off)、リカバリー(Recovery)を行うPGシーケンス(Po
wer−Gating sequence)について説明する。
ration)にノードQ、QBにそれぞれデータData、DataBが保持される。
なお図7(B)では、一例として、バックアップの直前ではデータDataがHレベルの
電位、データDataBがLレベルの電位であるとして説明する。
M2を導通状態にする。すると、ノードQ、QBと、ノードSN1、SN2とが等電位と
なり、ノードSN1、SN2にバックアップされる。なお図7(B)では、ノードSN1
にHレベルの電位、ノードSN2にLレベルの電位が保持される。
sとすることで、数μsの間データの保持を行うことができる。またデータ制御線DEL
をHレベルとする期間を、10μs以上とすることで、24h(1day)以上間データ
の保持を行うことができる。
VDMの電位を電源電位線V−VSSと等電位、すなわちLレベルにする。電源電位線V
−VDMの電位の低下に伴い、ノードQの電位も低下する。一方でデータ制御線DELを
Lレベルにすることで、ノードSN1、SN2の電位は保持される。
、OM2を導通状態にする。すると、ノードQ、QBと、ノードSN1、SN2とが等電
位となる。そのため、ノードQと、ノードQBとでは電位差が生じる。この電位差が生じ
た状態で、電源電位線V−VDMの電位をHレベルにする。すると、ノードQ、QBとが
バックアップ期間の直前の電位に戻る。
メモリセルMCの構成で用いるOSトランジスタは、Siトランジスタよりも低いオフ電
流が得られるトランジスタである。
実質的に真性にすることでオフ電流を低くすることができる。ここで、実質的に真性とは
、酸化物半導体中のキャリア密度が、1×1017/cm3未満であること、好ましくは
1×1015/cm3未満であること、さらに好ましくは1×1013/cm3未満であ
ることを指す。酸化物半導体において、水素、窒素、炭素、シリコン、および主成分以外
の金属元素は不純物となる。例えば、水素および窒素はドナー準位の形成に寄与し、キャ
リア密度を増大させてしまう。
いため、閾値電圧がマイナスとなる電気特性になることが少ない。また、当該酸化物半導
体を用いたトランジスタは、酸化物半導体のキャリアトラップが少ないため、電気特性の
変動が小さく、信頼性の高いトランジスタとなる。また、当該酸化物半導体を用いたトラ
ンジスタは、オフ電流を非常に低くすることが可能となる。
mあたりの規格化されたオフ電流が1×10−18A以下、1×10−21A以下、ある
いは1×10−24A以下、又は85℃にて1×10−15A以下、1×10−18A以
下、あるいは1×10−21A以下とすることができる。
にソースとドレインとの間に流れる電流をいう。nチャネル型トランジスタの閾値電圧が
、例えば、0V乃至2V程度であれば、ゲートとソースの間に印加される電圧が負の電圧
の場合に、ソースとドレインとの間を流れる電流をオフ電流ということができる。
とし、電源電圧の供給が停止してもノードSN1、SN2に電荷を保持させることができ
る。そして、保持した電荷に従って電源電圧の供給を再開させることで、電源電圧の供給
を停止する前の状態にすることができる。
ジスタとすることに加えて、良好なスイッチング特性が得られるトランジスタとすること
ができる。
ジスタである。そのため、Siトランジスタのように半導体基板をそのままチャネル形成
領域として用いる場合と異なり、ゲート電極と半導体基板との間で寄生容量が形成されな
い。従ってOSトランジスタを用いる場合、ゲート電界によるキャリアの制御が容易にな
り、良好なスイッチング特性を得ることができる。
と適宜組み合わせて用いることができる。
本実施の形態では、上記実施の形態で説明したオフ電流の低いトランジスタの半導体層に
用いることのできる酸化物半導体層について説明する。
もインジウム(In)又は亜鉛(Zn)を含むことが好ましい。特にIn及びZnを含む
ことが好ましい。また、それらに加えて、酸素を強く結びつけるスタビライザーを有する
ことが好ましい。スタビライザーとしては、ガリウム(Ga)、スズ(Sn)、ジルコニ
ウム(Zr)、ハフニウム(Hf)及びアルミニウム(Al)の少なくともいずれかを有
すればよい。
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種又は複数種を有してもよい。
ム、酸化スズ、酸化亜鉛、In−Zn系酸化物、Sn−Zn系酸化物、Al−Zn系酸化
物、Zn−Mg系酸化物、Sn−Mg系酸化物、In−Mg系酸化物、In−Ga系酸化
物、In−Ga−Zn系酸化物(IGZOとも表記する)、In−Al−Zn系酸化物、
In−Sn−Zn系酸化物、Sn−Ga−Zn系酸化物、Al−Ga−Zn系酸化物、S
n−Al−Zn系酸化物、In−Hf−Zn系酸化物、In−Zr−Zn系酸化物、In
−Ti−Zn系酸化物、In−Sc−Zn系酸化物、In−Y−Zn系酸化物、In−L
a−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd
−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−
Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Z
n系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn
系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−
Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化
物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物等がある。
n:Ga:Zn=2:1:3の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の
酸化物を用いるとよい。
ることによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これ
により、トランジスタの閾値電圧がマイナス方向にシフトしてしまう。そのため、酸化物
半導体膜の形成後において、脱水化処理(脱水素化処理)を行い酸化物半導体膜から、水
素、又は水分を除去して不純物が極力含まれないように高純度化することが好ましい。
酸素が減少してしまうことがある。よって、脱水化処理(脱水素化処理)によって増加し
た酸素欠損を補填するため酸素を酸化物半導体膜に加える処理を行うことが好ましい。本
明細書等において、酸化物半導体膜に酸素を供給する場合を、加酸素化処理と記す場合が
ある、または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くする場合を過酸
素化処理と記す場合がある。
除去され、加酸素化処理により酸素欠損を補填することによって、i型(真性)化又はi
型に限りなく近く実質的にi型(真性)である酸化物半導体膜とすることができる。なお
、実質的に真性とは、酸化物半導体膜中にドナーに由来するキャリアが極めて少なく(ゼ
ロに近く)、キャリア密度が1×1017/cm3以下、1×1016/cm3以下、1
×1015/cm3以下、1×1014/cm3以下、1×1013/cm3以下である
ことをいう。
は、極めて優れたオフ電流特性を実現できる。例えば、酸化物半導体膜を用いたトランジ
スタがオフ状態のときのドレイン電流を、チャネル幅あたり室温(25℃程度)にて1×
10−18A/μm以下、1×10−21A/μm以下、あるいは1×10−24A/μ
m以下、又は85℃にて1×10−15A/μm以下、1×10−18A/μm以下、あ
るいは1×10−21A/μm以下とすることができる。なお、トランジスタがオフ状態
とは、nチャネル型のトランジスタの場合、ゲート電圧が閾値電圧よりも十分小さい状態
をいう。具体的には、ゲート電圧が閾値電圧よりも1V以上、2V以上又は3V以上小さ
ければ、トランジスタはオフ状態となる。
単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Crys
talline Oxide Semiconductor)膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
scope)によって、CAAC−OS膜の明視野像および回折パターンの複合解析像(
高分解能TEM像ともいう。)を観察することで複数の結晶部を確認することができる。
一方、高分解能TEM像によっても明確な結晶部同士の境界、即ち結晶粒界(グレインバ
ウンダリーともいう。)を確認することができない。そのため、CAAC−OS膜は、結
晶粒界に起因する電子移動度の低下が起こりにくいといえる。
、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は
、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸を反映し
た形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認
できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
)は、図11(a)をさらに拡大した断面の高分解能TEM像であり、理解を容易にする
ために原子配列を強調表示している。
m)の局所的なフーリエ変換像である。図11(c)より、各領域においてc軸配向性が
確認できる。また、A−O間とO−A’間とでは、c軸の向きが異なるため、異なるグレ
インであることが示唆される。また、A−O間では、c軸の角度が14.3°、16.6
°、26.4°のように少しずつ連続的に変化していることがわかる。同様に、O−A’
間では、c軸の角度が−18.3°、−17.6°、−15.9°と少しずつ連続的に変
化していることがわかる。
測される。例えば、CAAC−OS膜の上面に対し、例えば1nm以上30nm以下の電
子線を用いる電子回折(ナノビーム電子回折ともいう。)を行うと、スポットが観測され
る(図12(A)参照。)。
は配向性を有していることがわかる。
内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10n
m未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。ただ
し、CAAC−OS膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域
を形成する場合がある。例えば、平面の高分解能TEM像において、2500nm2以上
、5μm2以上または1000μm2以上となる結晶領域が観察される場合がある。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化
物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)と
して試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に
帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを5
6°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面の高分解能TEM観察で確認され
た層状に配列した金属原子の各層は、結晶のab面に平行な面である。
った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形
状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部
の割合が高くなることがある。また、不純物の添加されたCAAC−OS膜は、不純物が
添加された領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成される
こともある。
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、閾値電圧がマイナスとなる電気特性(ノーマリ
ーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性で
ある酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用
いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお
、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が
長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠
陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合
がある。
の変動が小さい。
結晶酸化物半導体膜に含まれる結晶粒は、例えば、高分解能TEM像で、2nm以上30
0nm以下、3nm以上100nm以下または5nm以上50nm以下の粒径であること
が多い。また、多結晶酸化物半導体膜は、高分解能TEM像で、結晶粒界を確認できる場
合がある。
が異なっている場合がある。また、多結晶酸化物半導体膜に対し、XRD装置を用いて構
造解析を行うと、例えばInGaZnO4の結晶を有する多結晶酸化物半導体膜のout
−of−plane法による解析では、2θが31°近傍のピーク、2θが36°近傍の
ピーク、またはそのほかのピークが現れる場合がある。
る。従って、多結晶酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有す
る。ただし、多結晶酸化物半導体膜は、結晶粒界に不純物が偏析する場合がある。また、
多結晶酸化物半導体膜の結晶粒界は欠陥準位となる。多結晶酸化物半導体膜は、結晶粒界
がキャリアトラップやキャリア発生源となる場合があるため、多結晶酸化物半導体膜を用
いたトランジスタは、CAAC−OS膜を用いたトランジスタと比べて、電気特性の変動
が大きく、信頼性の低いトランジスタとなりやすい。
域と、明確な結晶部を確認することのできない領域と、を有する。微結晶酸化物半導体膜
に含まれる結晶部は、1nm以上100nm以下、または1nm以上10nm以下の大き
さであることが多い。特に、1nm以上10nm以下、または1nm以上3nm以下の微
結晶であるナノ結晶(nc:nanocrystal)を有する酸化物半導体膜を、nc
−OS(nanocrystalline Oxide Semiconductor)
膜と呼ぶ。また、nc−OS膜は、例えば、高分解能TEM像では、結晶粒界を明確に確
認できない場合がある。
3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、nc−OS膜に対し、結晶部よりも大きい径のX線を用いるXRD装
置を用いて構造解析を行うと、out−of−plane法による解析では、結晶面を示
すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプローブ径(
例えば50nm以上)の電子線を用いる電子回折(制限視野電子回折ともいう。)を行う
と、ハローパターンのような回折パターンが観測される。一方、nc−OS膜に対し、結
晶部の大きさと近いか結晶部より小さいプローブ径の電子線を用いるナノビーム電子回折
を行うと、スポットが観測される。また、nc−OS膜に対しナノビーム電子回折を行う
と、円周状に分布したスポットが観測される場合がある。また、nc−OS膜に対しナノ
ビーム電子回折を行うと、円周状に分布したスポット内にに複数のスポットが観測される
場合がある(図12(B)参照。)。
ため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−O
S膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
る。キャリア密度が高い酸化物半導体膜は、電子移動度が高くなる場合がある。従って、
nc−OS膜を用いたトランジスタは、高い電界効果移動度を有する場合がある。また、
nc−OS膜は、CAAC−OS膜と比べて、欠陥準位密度が高いため、キャリアトラッ
プが多くなる場合がある。従って、nc−OS膜を用いたトランジスタは、CAAC−O
S膜を用いたトランジスタと比べて、電気特性の変動が大きく、信頼性の低いトランジス
タとなる。ただし、nc−OS膜は、比較的不純物が多く含まれていても形成することが
できるため、CAAC−OS膜よりも形成が容易となり、用途によっては好適に用いるこ
とができる。そのため、nc−OS膜を用いたトランジスタを有する記憶装置は、生産性
高く作製することができる。
物半導体膜である。石英のような無定形状態を有する酸化物半導体膜が一例である。
lane法による解析では、結晶面を示すピークが検出されない。また、非晶質酸化物半
導体膜に対し、電子回折を行うと、ハローパターンが観測される。また、非晶質酸化物半
導体膜に対し、ナノビーム電子回折を行うと、スポットが観測されず、ハローパターンが
観測される。
た、非晶質酸化物半導体膜は、欠陥準位密度の高い酸化物半導体膜である。
発生源が多い酸化物半導体膜である。
る場合がある。そのため、非晶質酸化物半導体膜を用いたトランジスタは、ノーマリーオ
ンの電気特性になりやすい。従って、ノーマリーオンの電気特性が求められるトランジス
タに好適に用いることができる場合がある。上述したように、非晶質酸化物半導体膜は、
欠陥準位密度が高いため、キャリアトラップが多い。従って、非晶質酸化物半導体膜を用
いたトランジスタは、CAAC−OS膜やnc−OS膜を用いたトランジスタと比べて、
電気特性の変動が大きく、信頼性の低いトランジスタとなる。
酸化物半導体膜である。そのため、キャリア密度を低くすることができる。従って、単結
晶酸化物半導体膜を用いたトランジスタは、ノーマリーオンの電気特性になることが少な
い。また、単結晶酸化物半導体膜は、不純物濃度が低く、欠陥準位密度が低いため、キャ
リアトラップが少ない。従って、単結晶酸化物半導体膜を用いたトランジスタは、電気特
性の変動が小さく、信頼性の高いトランジスタとなる。
晶性が高いと密度が高くなる。また、酸化物半導体膜は、水素などの不純物濃度が低いと
密度が高くなる。単結晶酸化物半導体膜は、CAAC−OS膜よりも密度が高い。また、
CAAC−OS膜は、微結晶酸化物半導体膜よりも密度が高い。また、多結晶酸化物半導
体膜は、微結晶酸化物半導体膜よりも密度が高い。また、微結晶酸化物半導体膜は、非晶
質酸化物半導体膜よりも密度が高い。
を有する場合がある。そのような構造を有する酸化物半導体膜を、特に非晶質ライク酸化
物半導体(amorphous−like OS:amorphous−like Ox
ide Semiconductor)膜と呼ぶ。
う。)が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認
することのできる領域と、結晶部を確認することのできない領域と、を有する。amor
phous−like OS膜は、TEMによる観察程度の微量な電子照射によって、結
晶化が起こり、結晶部の成長が見られる場合がある。一方、良質なnc−OS膜であれば
、TEMによる観察程度の微量な電子照射による結晶化はほとんど見られない。
測は、高分解能TEM像を用いて行うことができる。例えば、InGaZnO4の結晶は
層状構造を有し、In−O層の間に、Ga−Zn−O層を2層有する。InGaZnO4
の結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9
層がc軸方向に層状に重なった構造を有する。よって、これらの近接する層同士の間隔は
、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその
値は0.29nmと求められている。そのため、高分解能TEM像における格子縞に着目
し、格子縞の間隔が0.28nm以上0.30nm以下である箇所においては、それぞれ
の格子縞がInGaZnO4の結晶のa−b面に対応すると見なした。その格子縞の観察
される領域のおける最大長を、amorphous−like OS膜およびnc−OS
膜の結晶部の大きさとする。なお、結晶部の大きさは、0.8nm以上のものを選択的に
評価する。
−OS膜の結晶部(20箇所から40箇所)の平均の大きさの変化を調査した例である。
図13より、amorphous−like OS膜は、電子の累積照射量に応じて結晶
部が大きくなっていくことがわかる。具体的には、TEMによる観察初期においては1.
2nm程度の大きさだった結晶部が、累積照射量が4.2×108e−/nm2において
は2.6nm程度の大きさまで成長していることがわかる。一方、良質なnc−OS膜は
、電子照射開始時から電子の累積照射量が4.2×108e−/nm2になるまでの範囲
で、電子の累積照射量によらず結晶部の大きさに変化が見られないことがわかる。
部の大きさの変化を線形近似して、電子の累積照射量0e−/nm2まで外挿すると、結
晶部の平均の大きさが正の値をとることがわかる。そのため、amorphous−li
ke OS膜およびnc−OS膜の結晶部が、TEMによる観察前から存在していること
がわかる。
AC−OS膜のうち、二種以上を有する積層膜であってもよい。
である。
2の下の試料室214と、試料室214の下の光学系216と、光学系216の下の観察
室220と、観察室220に設置されたカメラ218と、観察室220の下のフィルム室
222と、を有する透過電子回折測定装置を示す。カメラ218は、観察室220内部に
向けて設置される。なおフィルム室222を有さなくても構わない。
透過電子回折測定装置内部では、電子銃室210に設置された電子銃から放出された電子
が、光学系212を介して試料室214に配置された物質228に照射される。物質22
8を通過した電子は、光学系216を介して観察室220内部に設置された蛍光板229
に入射する。蛍光板229では、入射した電子の強度に応じたパターンが現れることで透
過電子回折パターンを測定することができる。
を撮影することが可能である。カメラ218のレンズの中央、および蛍光板229の中央
を通る直線と、蛍光板229の上面と、の為す角度は、例えば、15°以上80°以下、
30°以上75°以下、または45°以上70°以下とする。該角度が小さいほど、カメ
ラ218で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該
角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能であ
る。なお、カメラ218をフィルム室222に設置しても構わない場合がある。例えば、
カメラ218をフィルム室222に、電子224の入射方向と対向するように設置しても
よい。この場合、蛍光板229の裏面から歪みの少ない透過電子回折パターンを撮影する
ことができる。
ルダは、物質228を通過する電子を透過するような構造をしている。ホルダは、例えば
、物質228をX軸、Y軸、Z軸などに移動させる機能を有していてもよい。ホルダの移
動機能は、例えば、1nm以上10nm以下、5nm以上50nm以下、10nm以上1
00nm以下、50nm以上500nm以下、100nm以上1μm以下などの範囲で移
動させる精度を有すればよい。これらの範囲は、物質228の構造によって最適な範囲を
設定すればよい。
方法について説明する。
を変化させる(スキャンする)ことで、物質の構造が変化していく様子を確認することが
できる。このとき、物質228がCAAC−OS膜であれば、図12(A)に示したよう
な回折パターンが観測される。または、物質228がnc−OS膜であれば、図12(B
)に示したような回折パターンが観測される。
と同様の回折パターンが観測される場合がある。したがって、CAAC−OS膜の良否は
、一定の範囲におけるCAAC−OS膜の回折パターンが観測される領域の割合(CAA
C化率ともいう。)で表すことができる場合がある。例えば、良質なCAAC−OS膜で
あれば、CAAC化率は、50%以上、80%以上、90%以上、あるいは95%以上と
なる。なお、CAAC−OS膜と異なる回折パターンが観測される領域の割合を非CAA
C化率と表記する。
における450℃加熱処理後のCAAC−OS膜を有する各試料の上面に対し、スキャン
しながら透過電子回折パターンを取得した。ここでは、5nm/秒の速度で60秒間スキ
ャンしながら回折パターンを観測し、観測された回折パターンを0.5秒ごとに静止画に
変換することで、CAAC化率を導出した。なお、電子線としては、プローブ径が1nm
のナノビームを用いた。なお、同様の測定は6試料に対して行った。そしてCAAC化率
の算出には、6試料における平均値を用いた。
AC化率は75.7%(非CAAC化率は24.3%)であった。また、450℃加熱処
理後のCAAC−OS膜のCAAC化率は85.3%(非CAAC化率は14.7%)で
あった。成膜直後と比べて、450℃加熱処理後のCAAC化率が高いことがわかる。即
ち、高い温度(例えば400℃以上)における加熱処理によって、非CAAC化率が低く
なる(CAAC化率が高くなる)ことがわかる。また、500℃未満の加熱処理において
も高いCAAC化率を有するCAAC−OS膜が得られることがわかる。
パターンであった。また、測定領域において非晶質酸化物半導体膜は、確認することがで
きなかった。したがって、加熱処理によって、nc−OS膜と同様の構造を有する領域が
、隣接する領域の構造の影響を受けて再配列し、CAAC化していることが示唆される。
S膜の平面の高分解能TEM像である。図14(B)と図14(C)とを比較することに
より、450℃加熱処理後のCAAC−OS膜は、膜質がより均質であることがわかる。
即ち、高い温度における加熱処理によって、CAAC−OS膜の膜質が向上することがわ
かる。
なる場合がある。
と適宜組み合わせて用いることができる。
本実施の形態では、開示する発明の一態様に係る半導体装置が有する記憶装置に用いられ
るトランジスタの断面構造の一例について、図8乃至10を参照して説明する。本実施の
形態で示すトランジスタの断面構造では、上記実施の形態2で説明したメモリセルの回路
が有するトランジスタM1乃至M6と、トランジスタOM1、OM2と、容量素子Cp1
、Cp2と、各配線とについて図示する。
の層311は、Siトランジスタが設けられた層(図中、SiFET Layerと表記
)である。第2の層312は、配線層が設けられた層(図中、Wiring Layer
と表記)である。第3の層313は、OSトランジスタが設けられた層(図中、OSFE
T Layerと表記)である。第4の層314は、容量素子が設けられた層(図中、C
p Layerと表記)である。
するレイアウト図である。
子Cp1、容量素子Cp2に対応するレイアウト図である。
に対応するレイアウト図である。
電位線V−VDM、ビット線BL、反転ビット線BLBに対応するレイアウト図である。
対応するレイアウト図である。
置は、6個のトランジスタで構成される標準的なSRAMにトランジスタを追加しても、
面積増加をすることなく、データをバックアップ/リカバリ−できるメモリセルのレイア
ウト図を実現できる。
10では、図8(B−1)乃至(B−4)の一点鎖線G−G’における断面図を示してい
る。
極412、ゲート電極414、層間絶縁層416、配線層418、配線層420、導電層
422、層間絶縁層424、配線層423、配線層425、導電層426、層間絶縁層4
28、配線層430、配線層432、配線層434、配線層436、配線層438、配線
層440、導電層444、配線層446、層間絶縁層448、半導体層452、ゲート絶
縁層450、配線層454、ゲート電極456、層間絶縁層458、導電層460、導電
層462、絶縁層464、導電層466、層間絶縁層472、配線層474、配線層47
6、層間絶縁層478および層間絶縁層480を示している。
極415、層間絶縁層416、層間絶縁層424、配線層427、配線層429、配線層
431、導電層433、層間絶縁層428、配線層436、層間絶縁層442、層間絶縁
層448、半導体層452、半導体層453、ゲート絶縁層450、ゲート電極456、
層間絶縁層458、絶縁層464、導電層466、層間絶縁層472、層間絶縁層478
、導電層467、配線層477および層間絶縁層480を示している。
ム基板、シリコンゲルマニウム基板、化合物半導体基板(GaAs基板、InP基板、G
aN基板、SiC基板、GaP基板、GaInAsP基板、ZnSe基板等)等を用いる
ことができる。
、電気的に分離されている。素子分離用絶縁膜402の形成には、選択酸化法(LOCO
S(Local Oxidation of Silicon)法)又はトレンチ分離法
等を用いることができる。
膜を形成した後、選択的にエッチングして、形成する。若しくは、酸化シリコン、酸化窒
化シリコン、高誘電率物質(high−k材料ともいう)である酸化ハフニウムなどの金
属酸化物等を、CVD法、スパッタリング法等を用いて形成した後、選択的にエッチング
して、形成する。
18、配線層420、導電層422、配線層423、導電層426、配線層430、配線
層427、配線層429、配線層431、導電層433、配線層432、配線層434、
配線層436、配線層438、配線層440、導電層444、配線層446、配線層45
4、ゲート電極456、導電層460、導電層462、導電層466、配線層474、配
線層476、導電層467及び配線層477は、アルミニウム、銅、チタン、タンタル、
タングステン等の金属材料を用いることが好ましい。また、リン等の不純物を添加した多
結晶シリコンを用いることができる。形成方法は、蒸着法、PE−CVD法、スパッタリ
ング法、スピンコート法などの各種成膜方法を用いることができる。
層448、層間絶縁層458、絶縁層464、層間絶縁層472、層間絶縁層478およ
び層間絶縁層480は、無機絶縁層または有機絶縁層を、単層又は多層で形成することが
好ましい。無機絶縁層としては、窒化シリコン膜、酸化窒化シリコン膜、又は窒化酸化シ
リコン膜等を、単層又は多層で形成することが好ましい。有機絶縁層としては、ポリイミ
ド又はアクリル樹脂等を、単層又は多層で形成することが好ましい。また、各絶縁層の作
製方法に特に限定はないが、例えば、スパッタリング法、MBE法、PE−CVD法、パ
ルスレーザ堆積法、ALD法(Atomic Layer Deposition)等を
適宜用いることができる。
。酸化物半導体は、少なくともインジウム又は亜鉛を含む酸化物であり、In−Ga−Z
n系酸化物(IGZOとも表記する)を用いることができる。なお、In−Ga−Zn系
酸化物とは、InとGaとZnを含む酸化物という意味であり、InとGaとZn以外の
金属元素が入っていてもよい。例えば、In−Sn−Ga−Zn系酸化物、In−Hf−
Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物を用いることができる。酸化物半
導体の形成方法としては、スパッタリング法、ALD法、蒸着法、塗布法などを用いるこ
とができる。
ゲート絶縁層450は、半導体層452及び半導体層453に酸素を供給する効果がある
とより好ましい。
、トランジスタOM1、OM2のチャネル形成領域とを積層して設けることができる。電
源電位線V−VDMの電源電位は、記憶装置に電源電圧を供給を行う場合には高電源電位
となる。この場合電源電位線V−VDMを、トランジスタOM1、OM2のバックゲート
として用いることで、トランジスタOM1、OM2のオン電流を大きくすることができる
。一方で、電源電位線V−VDMの電源電位は、記憶装置に電源電圧を供給を行わない場
合には低電源電位となる。この場合、トランジスタOM1、OM2のバックゲートとして
用いることで、トランジスタOM1及びトランジスタOM2のオフ電流が低いといった特
性を阻害することはない。そのためトランジスタOM1、OM2のオン電流を大きくし、
オフ電流を低く保つことができる。
と適宜組み合わせて用いることができる。
上記実施の形態で開示された、導電層や半導体層はスパッタ法により形成することができ
るが、他の方法、例えば、熱CVD法により形成してもよい。熱CVD法の例としてMO
CVD(Metal Organic Chemical Vapor Deposit
ion)法やALD(Atomic Layer Deposition)法を使っても
良い。
されることが無いという利点を有する。
ンバー内に送り、基板近傍で反応させて基板上に堆積させることで成膜を行ってもよい。
化剤を順次にチャンバーに導入し、これを繰り返すことで成膜を行ってもよい。不活性ガ
スをキャリアガスとして原料ガスと同時に導入してもよい。また、2種類以上の原料ガス
を用いても良い。例えば、スイッチングバルブ(高速バルブとも呼ぶ)を用いて2種類以
上の原料ガスを順番にチャンバーに供給する。この際、複数種の原料ガスが混ざらないよ
うに第1の原料ガスの導入後に不活性ガス(アルゴン、或いは窒素など)などを導入し、
第2の原料ガスを導入する。あるいは不活性ガスを導入する代わりに真空排気によって第
1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の
表面に吸着・反応して第1の単原子層を成膜し、後から導入される第2の原料ガスが吸着
・反応することで、第2の単原子層が第1の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性
に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入を繰り返す回数によって
調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合
に適している。
導電層や半導体層を形成することができ、例えば、InGaZnOX(X>0)膜を成膜
する場合には、トリメチルインジウム((CH3)3In)、トリメチルガリウム((C
H3)3Ga)、及びジメチル亜鉛((CH3)2Zn)を用いる。また、これらの組み
合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム((C2H5)3
Ga)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛((C2H5)2Zn)
を用いることもできる。
スとB2H6ガスを順次導入して初期タングステン膜を形成し、その後、WF6ガスとH
2ガスを順次導入してタングステン膜を形成する。なお、B2H6ガスに代えてSiH4
ガスを用いてもよい。
>0)膜を成膜する場合には、In(CH3)3ガスとO3ガスを順次繰り返し導入して
InO2層を形成し、その後、Ga(CH3)3ガスとO3ガスを順次導入してGaO層
を形成し、更にその後Zn(CH3)2とO3ガスを順次導入してZnO層を形成する。
なお、これらの層の順番はこの例に限らない。また、これらのガスを混ぜてInGaO2
層やInZnO2層、GaInO層、ZnInO層、GaZnO層などの混合化合物層を
形成しても良い。なお、O3ガスに変えてAr等の不活性ガスで水をバブリングして得ら
れたH2Oガスを用いても良いが、Hを含まないO3ガスを用いる方が好ましい。
ことができる。
本実施の形態では、上述の実施の形態で説明した記憶装置を電子部品に適用する例、及び
該電子部品を具備する電子機器に適用する例について、図15、図16を用いて説明する
。
説明する。なお電子部品は、半導体パッケージ、又はIC用パッケージともいう。この電
子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。そ
こで、本実施の形態では、その一例について説明することにする。
立て工程(後工程)を経て、プリント基板に脱着可能な部品が複数合わさることで完成す
る。
体的には、前工程で得られる素子基板が完成(ステップS1)した後、基板の裏面を研削
する(ステップS2)。この段階で基板を薄膜化することで、前工程での基板の反り等を
低減し、部品としての小型化を図るためである。
、分離したチップを個々にピックアップしてリードフレーム上に搭載し接合する、ダイボ
ンディング工程を行う(ステップS3)。このダイボンディング工程におけるチップとリ
ードフレームとの接着は、樹脂による接着や、テープによる接着等、適宜製品に応じて適
した方法を選択する。なお、ダイボンディング工程は、インターポーザ上に搭載し接合し
てもよい。
に接続する、ワイヤーボンディングを行う(ステップS4)。金属の細線には、銀線や金
線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェ
ッジボンディングを用いることができる。
される(ステップS5)。モールド工程を行うことで電子部品の内部が樹脂で充填され、
機械的な外力による内蔵される回路部やワイヤーに対するダメージを低減することができ
、また水分や埃による特性の劣化を低減することができる。
(ステップS6)。このめっき処理によりリードの錆を防止し、後にプリント基板に実装
する際のはんだ付けをより確実に行うことができる。
的な検査工程(ステップS8)を経て電子部品が完成する(ステップS9)。
できる。そのため、低消費電力化が図られた電子部品を実現することができる。
品の一例として、QFP(Quad Flat Package)の斜視模式図を示して
いる。図15(B)に示す電子部品700は、リード701及び回路部703を示してい
る。図15(B)に示す電子部品700は、例えばプリント基板702に実装される。こ
のような電子部品700が複数組み合わされて、それぞれがプリント基板702上で電気
的に接続されることで電子機器の内部に搭載することができる。完成した半導体装置70
4は、電子機器等の内部に設けられる。
含む)、電子ペーパー、テレビジョン装置(テレビ、又はテレビジョン受信機ともいう)
、デジタルビデオカメラなどの電子機器に、上述の電子部品を適用する場合について説明
する。
3a、第2の表示部903bなどによって構成されている。筐体901と筐体902の少
なくとも一部には、先の実施の形態に示す半導体装置が設けられている。そのため、低消
費電力化が図られた携帯型の情報端末が実現される。
6(A)の左図のように、第1の表示部903aに表示される選択ボタン904により「
タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な
大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「
キーボード入力」を選択した場合、図16(A)の右図のように第1の表示部903aに
はキーボード905が表示される。これにより、従来の情報端末と同様に、キー入力によ
る素早い文字入力などが可能となる。
示部903a及び第2の表示部903bのうち、一方を取り外すことができる。第2の表
示部903bもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図
ることができ、一方の手で筐体902を持ち、他方の手で操作することができるため便利
である。
)を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表
示した情報を操作又は編集する機能、様々なソフトウェア(プログラム)によって処理を
制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子(
イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成としてもよい。
よい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロード
する構成とすることも可能である。
電話として用いてもよい。
2の2つの筐体で構成されている。筐体911及び筐体912には、それぞれ表示部91
3及び表示部914が設けられている。筐体911と筐体912は、軸部915により接
続されており、該軸部915を軸として開閉動作を行うことができる。また、筐体911
は、電源916、操作キー917、スピーカー918などを備えている。筐体911、筐
体912の少なくとも一には、先の実施の形態に示す半導体装置が設けられている。その
ため、低消費電力化が図られた電子書籍が実現される。
などで構成されている。テレビジョン装置920の操作は、筐体921が備えるスイッチ
や、リモコン操作機924により行うことができる。筐体921及びリモコン操作機92
4には、先の実施の形態に示す半導体装置が設けられている。そのため、低消費電力化が
図られたテレビジョン装置が実現される。
932と、マイク933と、操作ボタン934等が設けられている。本体930内には、
先の実施の形態に示す半導体装置が設けられている。そのため低消費電力化が図られたス
マートフオンが実現される。
3などによって構成されている。本体941内には、先の実施の形態に示す半導体装置が
設けられている。そのため、低消費電力化が図られたデジタルカメラが実現される。
けられている。このため、低消費電力化が図られた電子機器が実現される。
C2 状態
C3 状態
C4 状態
C5 状態
Cp1 容量素子
Cp2 容量素子
M1 トランジスタ
M6 トランジスタ
OM1 トランジスタ
OM2 トランジスタ
Q1 ノード
SN1 ノード
SN2 ノード
SW1 パワースイッチ
SW2 パワースイッチ
SW3 パワースイッチ
Tr1 トランジスタ
Tr2 トランジスタ
10 半導体装置
10A 半導体装置
100 キャッシュ
110 メモリセルアレイ
111 SRAM
112 不揮発性記憶部
120 周辺回路
121 ローデコーダ
122 ロードライバー
123 カラムデコーダ
124 カラムドライバー
125 ドライバー制御論理回路
126 出力ドライバー
130 バックアップ/リカバリー駆動回路
150 パワーマネジメントユニット
160 CPU
170 入出力インターフェース
180 電源電圧供給回路
190 バスインターフェース
210 電子銃室
212 光学系
214 試料室
216 光学系
218 カメラ
220 観察室
222 フィルム室
224 電子
228 物質
229 蛍光板
311 層
312 層
313 層
314 層
400 半導体基板
402 素子分離用絶縁膜
410 ゲート絶縁層
412 ゲート電極
413 ゲート電極
414 ゲート電極
415 ゲート電極
416 層間絶縁層
418 配線層
420 配線層
422 導電層
423 配線層
424 層間絶縁層
426 導電層
427 配線層
428 層間絶縁層
429 配線層
430 配線層
431 配線層
432 配線層
433 導電層
434 配線層
436 配線層
438 配線層
440 配線層
442 層間絶縁層
444 導電層
446 配線層
448 層間絶縁層
450 ゲート絶縁層
452 半導体層
453 半導体層
454 配線層
456 ゲート電極
458 層間絶縁層
460 導電層
462 導電層
464 絶縁層
466 導電層
467 導電層
468 導電層
472 層間絶縁層
474 配線層
476 配線層
477 配線層
478 層間絶縁層
480 層間絶縁層
700 電子部品
701 リード
702 プリント基板
703 回路部
704 半導体装置
821 配線層
901 筐体
902 筐体
903a 表示部
903b 表示部
904 選択ボタン
905 キーボード
910 電子書籍
911 筐体
912 筐体
913 表示部
914 表示部
915 軸部
916 電源
917 操作キー
918 スピーカー
920 テレビジョン装置
921 筐体
922 表示部
923 スタンド
924 リモコン操作機
930 本体
931 表示部
932 スピーカー
933 マイク
934 操作ボタン
941 本体
942 表示部
943 操作スイッチ
Claims (4)
- 揮発性メモリ部及び不揮発性メモリ部を有するメモリセルアレイと、第1乃至第3の回路と、を有する半導体装置であって、
前記第1の回路は、前記揮発性メモリ部へのデータの書き込み及び読み出しが制御される機能を有し、
前記第2の回路は、前記不揮発性メモリ部へ書き込まれたデータを退避及び復帰させる機能を有し、
前記第3の回路は、前記メモリセルアレイと、前記第1及び第2の回路に電源電圧を生成して供給する機能を有し、
前記第1及び第2の回路に電源電圧が供給されている間、前記メモリセルアレイへの電源電圧の供給されない第1の状態と、前記第1の回路、前記第2の回路及び前記メモリセルアレイへの電源電圧の供給されない第2の状態と、前記第3の回路において電源電圧の生成を停止する第3の状態と、を有する半導体装置であって、
前記半導体装置は、前記メモリセルアレイへのアクセスがない第1の期間を超えると、前記第1の状態から前記第2の状態への切り替えを行う機能を有し、
前記半導体装置は、前記メモリセルアレイへのアクセスがない第2の期間を超えると、前記第2の状態から前記第3の状態への切り替えを行う機能を有し、
前記第2の期間は、前記第1の期間よりも長いことを特徴とする半導体装置。 - 請求項1において、
前記メモリセルアレイは、複数のメモリセルを有し、
前記複数のメモリセルはそれぞれ、SRAMと、チャネル領域に酸化物半導体を有する第1のトランジスタと、容量素子とを有し、
前記第1のトランジスタは、前記第2の回路によって導通状態が制御される機能を有することを特徴とする半導体装置。 - 請求項2において、
前記SRAMは、チャネル領域にシリコンを有する第2のトランジスタを有することを特徴とする半導体装置。 - 請求項3において、
前記第1のトランジスタのチャネル領域と、前記第2のトランジスタのチャネル領域とは、互いに重なる領域を有することを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014057459 | 2014-03-20 | ||
JP2014057459 | 2014-03-20 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051677A Division JP6495698B2 (ja) | 2014-03-20 | 2015-03-16 | 半導体装置、電子部品、及び電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019117683A JP2019117683A (ja) | 2019-07-18 |
JP6711939B2 true JP6711939B2 (ja) | 2020-06-17 |
Family
ID=54142735
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051677A Active JP6495698B2 (ja) | 2014-03-20 | 2015-03-16 | 半導体装置、電子部品、及び電子機器 |
JP2019041477A Expired - Fee Related JP6711939B2 (ja) | 2014-03-20 | 2019-03-07 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015051677A Active JP6495698B2 (ja) | 2014-03-20 | 2015-03-16 | 半導体装置、電子部品、及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US9627010B2 (ja) |
JP (2) | JP6495698B2 (ja) |
KR (2) | KR102398965B1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9443564B2 (en) * | 2015-01-26 | 2016-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic component, and electronic device |
US9935143B2 (en) | 2015-09-30 | 2018-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP6590718B2 (ja) | 2016-02-03 | 2019-10-16 | キヤノン株式会社 | 情報処理装置及びその制御方法 |
US9704600B1 (en) * | 2016-02-18 | 2017-07-11 | Global Foundries Inc. | Method, apparatus, and system for global healing of write-limited die through bias temperature instability |
WO2017158465A1 (ja) | 2016-03-18 | 2017-09-21 | 株式会社半導体エネルギー研究所 | 記憶装置 |
US10504204B2 (en) | 2016-07-13 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device |
WO2018015833A1 (en) | 2016-07-19 | 2018-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US10120470B2 (en) | 2016-07-22 | 2018-11-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, display device and electronic device |
TWI724231B (zh) | 2016-09-09 | 2021-04-11 | 日商半導體能源硏究所股份有限公司 | 記憶體裝置及其工作方法、半導體裝置、電子構件以及電子裝置 |
US10797706B2 (en) | 2016-12-27 | 2020-10-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
CN110168642B (zh) * | 2017-01-10 | 2023-08-01 | 株式会社半导体能源研究所 | 半导体装置及其工作方法、电子构件以及电子设备 |
WO2018130931A1 (en) * | 2017-01-13 | 2018-07-19 | Semiconductor Energy Laboratory Co., Ltd. | Storage device, semiconductor device, electronic component, and electronic device |
KR20190063879A (ko) | 2017-11-30 | 2019-06-10 | 에스케이하이닉스 주식회사 | 반도체 장치 |
US10742211B1 (en) * | 2019-07-31 | 2020-08-11 | Google Llc | Power sequencing in an active silicon interposer |
JP7165151B2 (ja) * | 2020-02-18 | 2022-11-02 | ウィンボンド エレクトロニクス コーポレーション | 半導体装置 |
Family Cites Families (114)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0244256B2 (ja) | 1987-01-28 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244260B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPS63210023A (ja) | 1987-02-24 | 1988-08-31 | Natl Inst For Res In Inorg Mater | InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法 |
JPH0244258B2 (ja) | 1987-02-24 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244262B2 (ja) | 1987-02-27 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0244263B2 (ja) | 1987-04-22 | 1990-10-03 | Kagaku Gijutsucho Mukizaishitsu Kenkyushocho | Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho |
JPH0426989A (ja) * | 1990-05-18 | 1992-01-30 | Toshiba Corp | ダイナミックメモリ装置 |
JPH05251705A (ja) | 1992-03-04 | 1993-09-28 | Fuji Xerox Co Ltd | 薄膜トランジスタ |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
KR100394896B1 (ko) | 1995-08-03 | 2003-11-28 | 코닌클리케 필립스 일렉트로닉스 엔.브이. | 투명스위칭소자를포함하는반도체장치 |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
EP1443130B1 (en) | 2001-11-05 | 2011-09-28 | Japan Science and Technology Agency | Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7868326B2 (en) | 2004-11-10 | 2011-01-11 | Canon Kabushiki Kaisha | Field effect transistor |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
EP1812969B1 (en) | 2004-11-10 | 2015-05-06 | Canon Kabushiki Kaisha | Field effect transistor comprising an amorphous oxide |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
CN101057333B (zh) | 2004-11-10 | 2011-11-16 | 佳能株式会社 | 发光器件 |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
US7608531B2 (en) | 2005-01-28 | 2009-10-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
TWI562380B (en) | 2005-01-28 | 2016-12-11 | Semiconductor Energy Lab Co Ltd | Semiconductor device, electronic device, and method of manufacturing semiconductor device |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
JP2006344849A (ja) | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
EP3614442A3 (en) | 2005-09-29 | 2020-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having oxide semiconductor layer and manufactoring method thereof |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101117948B1 (ko) | 2005-11-15 | 2012-02-15 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 디스플레이 장치 제조 방법 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
US7321505B2 (en) * | 2006-03-03 | 2008-01-22 | Nscore, Inc. | Nonvolatile memory utilizing asymmetric characteristics of hot-carrier effect |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
US8274078B2 (en) | 2007-04-25 | 2012-09-25 | Canon Kabushiki Kaisha | Metal oxynitride semiconductor containing zinc |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5215158B2 (ja) | 2007-12-17 | 2013-06-19 | 富士フイルム株式会社 | 無機結晶性配向膜及びその製造方法、半導体デバイス |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
JP5317900B2 (ja) * | 2009-09-14 | 2013-10-16 | ルネサスエレクトロニクス株式会社 | 半導体集積回路およびその動作方法 |
JP2013009285A (ja) | 2010-08-26 | 2013-01-10 | Semiconductor Energy Lab Co Ltd | 信号処理回路及びその駆動方法 |
JP5267623B2 (ja) * | 2011-07-27 | 2013-08-21 | 凸版印刷株式会社 | 不揮発性メモリセルおよび不揮発性メモリ |
KR102433736B1 (ko) | 2012-01-23 | 2022-08-19 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8570824B2 (en) * | 2012-01-24 | 2013-10-29 | Apple Inc. | Memory having isolation units for isolating storage arrays from a shared I/O during retention mode operation |
JP2014063557A (ja) * | 2012-02-24 | 2014-04-10 | Semiconductor Energy Lab Co Ltd | 記憶装置及び半導体装置 |
JP6046514B2 (ja) * | 2012-03-01 | 2016-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9703704B2 (en) | 2012-05-01 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
KR102087443B1 (ko) | 2012-05-11 | 2020-03-10 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 구동 방법 |
KR102164990B1 (ko) * | 2012-05-25 | 2020-10-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 기억 소자의 구동 방법 |
US8947966B2 (en) * | 2012-06-11 | 2015-02-03 | Lsi Corporation | Power gated memory device with power state indication |
WO2014034820A1 (en) | 2012-09-03 | 2014-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Microcontroller |
-
2015
- 2015-03-16 KR KR1020150035823A patent/KR102398965B1/ko active IP Right Grant
- 2015-03-16 JP JP2015051677A patent/JP6495698B2/ja active Active
- 2015-03-17 US US14/659,914 patent/US9627010B2/en active Active
-
2017
- 2017-03-21 US US15/464,395 patent/US9852787B2/en not_active Expired - Fee Related
-
2019
- 2019-03-07 JP JP2019041477A patent/JP6711939B2/ja not_active Expired - Fee Related
-
2022
- 2022-05-12 KR KR1020220058351A patent/KR102573470B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
JP2019117683A (ja) | 2019-07-18 |
JP6495698B2 (ja) | 2019-04-03 |
US20150269977A1 (en) | 2015-09-24 |
KR20220066240A (ko) | 2022-05-24 |
JP2015195075A (ja) | 2015-11-05 |
KR102398965B1 (ko) | 2022-05-17 |
US20170194048A1 (en) | 2017-07-06 |
US9627010B2 (en) | 2017-04-18 |
KR102573470B1 (ko) | 2023-09-04 |
KR20150110343A (ko) | 2015-10-02 |
US9852787B2 (en) | 2017-12-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6711939B2 (ja) | 半導体装置 | |
JP6736296B2 (ja) | 半導体装置及び電子機器 | |
JP6533397B2 (ja) | 半導体装置 | |
JP6595789B2 (ja) | 半導体装置 | |
JP6560508B2 (ja) | 半導体装置 | |
TWI649857B (zh) | 半導體裝置、電子構件以及電子裝置 | |
JP6426437B2 (ja) | 半導体装置 | |
JP6516978B2 (ja) | 半導体装置 | |
JP2019169232A (ja) | 半導体装置 | |
JP2015172991A (ja) | 半導体装置、電子部品、及び電子機器 | |
US9666725B2 (en) | Semiconductor device, electronic component, and electronic device | |
JP6262574B2 (ja) | プログラマブルロジックデバイス | |
JP6473626B2 (ja) | 半導体装置 | |
US9406348B2 (en) | Memory cell including transistor and capacitor | |
US10249347B2 (en) | Semiconductor device and method for driving semiconductor device | |
JP2015179555A (ja) | 半導体装置、電子部品、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190322 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200512 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6711939 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |