JP6669387B2 - 電源装置及び画像形成装置 - Google Patents

Description

本発明は、電流共振方式の電源装置、及びその電源装置を備えた画像形成装置に関する。

電力変換効率が高く、低ノイズのスイッチング電源として、電流共振方式を用いた電源装置が一般に知られている。電流共振方式の電源装置では、トランスの漏れインダクタンスを回路要素として利用し、トランスの一次側から二次側へ電力を供給している。また、電流共振方式の電源装置のトランスの一次側には、負荷電流に依存しない励磁電流と呼ばれる電流が流れている。励磁電流は、無負荷時においてもトランスの一次側を流れており、一次側の損失となるため、特に軽負荷時では効率が低下する。そのため、例えば特許文献１では、電流共振方式のスイッチング電源において、負荷の状況に応じて共振コンデンサを切り換えることにより、励磁電流を減らす方式が提案されている。

特開２０１３−１４３８７７号公報

上述したように、電流共振方式の電源装置では、常時、トランスの一次側に所定の励磁電流が流れているため、二次側負荷が低い程（例えば軽負荷時）、一次側を流れる電流全体に占める励磁電流の割合が支配的になり、効率が低下する特性を有している。そのため、近年、省エネルギー化の観点から軽負荷時における高効率化が望まれており、軽負荷時において、二次側の負荷電流に依存しない励磁電流を低減することが求められている。また、特許文献１に提案された方式では、共振コンデンサが追加されることにより、基板上に共振コンデンサを実装するための面積が必要になり、電源装置を更に小型化するための改善が求められる。

図１２（ａ）は、従来の電流共振回路を有する電源装置１２９の回路構成を示す回路図である。また、図１３には図１２（ａ）の等価回路を示す。図１２（ａ）では、ハイサイドＦＥＴ１０４（以下、ＦＥＴ１０４という）と、ローサイドＦＥＴ１０５（以下、ＦＥＴ１０５という）が交互に駆動される。これにより、トランス１０６の二次巻線１０６ｃには、ＦＥＴ１０４の駆動時に電流が流れ、ダイオード１０８を介して二次側負荷に電力が供給される。一方、トランス１０６の二次巻線１０６ｄには、ＦＥＴ１０５の駆動時に電流が流れ、ダイオード１０９を介して二次側負荷に電力が供給される。ＦＥＴ１０４とＦＥＴ１０５の駆動制御では、所定期間、ＦＥＴ１０４及びＦＥＴ１０５がともに非導通状態となるデッドタイムを設定する。そして、デッドタイムの期間中に、ＦＥＴ１０５に並列接続されたコンデンサ（不図示）を充放電し、ＦＥＴ１０４、１０５が同時に導通状態になって大きな貫通電流が流れることを防ぐとともに、低ノイズのスイッチング動作を実現している。

図１４（ａ）は、二次側に所定の負荷が接続されたときのＦＥＴ１０４、１０５に流れる電流波形Ｉｄｈ、Ｉｄｌを示した図である。図１４（ｂ）は、図１４（ａ）に示す電流波形を、励磁電流と負荷電流の電流波形に分けて示した図であり、Ａ（ハッチング部）は負荷電流部分であり、Ｂ（点線部）は励磁電流部分である。なお、図１２、図１４の詳細な説明は後述する。負荷電流部分Ａと励磁電流部分Ｂを合算した電流がトランス１０６の一次巻線に流れる。励磁電流は、負荷に寄与しない電流であり、トランス１０６の一次側で消費され、無負荷時にも一次巻線を流れている。ただし、励磁電流が大きい方が、供給可能な最大負荷電流をより大きくすることができる。逆に、供給可能な最大負荷電流を大きくすると、励磁電流による一次側の損失が大きくなり、特に軽負荷時において効率が低下するという課題がある。

本発明はこのような状況のもとでなされたもので、軽負荷時の効率を向上させることを目的とする。

前述の課題を解決するために、本発明は、以下の構成を備える。

（１）一次側と二次側が絶縁されたトランスと、直列に接続された第一のスイッチング手段及び第二のスイッチング手段と、前記トランスの一次巻線に直列に接続された共振コンデンサと、を備え、前記第二のスイッチング手段の一端は、前記一次巻線の前記共振コンデンサと接続された端部とは異なる端部に接続され、前記第二のスイッチング手段の他端は、前記共振コンデンサの前記一次巻線と接続された端部とは異なる端部に接続され、前記第一のスイッチング手段がオンされている場合には前記第二のスイッチング手段をオフし、前記第二のスイッチング手段がオンされる場合には前記第一のスイッチング手段をオフするように、前記第一のスイッチング手段と前記第二のスイッチング手段とを交互に動作させることにより、前記一次巻線と前記共振コンデンサを共振させて前記トランスの二次巻線に接続された負荷に電力を供給する電源装置であって、前記一次巻線は、第一の一次巻線及び第二の一次巻線を有し、一端を前記共振コンデンサに接続され、他端は前記第一の一次巻線に接続可能な第一のスイッチ手段と、一端を前記共振コンデンサに接続され、他端は前記第二の一次巻線に接続可能な第二のスイッチ手段と、を備え、前記第一のスイッチ手段及び前記第二のスイッチ手段は、前記負荷に応じて、それぞれ前記第一の一次巻線と前記共振コンデンサとの接続又は切断、前記第二の一次巻線と前記共振コンデンサとの接続又は切断を行うことを特徴とする電源装置。

（２）記録材に画像形成を行う画像形成手段と、前記（１）に記載の電源装置と、を備えることを特徴とする画像形成装置。

本発明によれば、軽負荷時の電源効率を向上させることができる。

実施例１の電源装置の回路図 実施例１のトランスの内部構成を示す図、及び出力特性曲線を説明する図 実施例１のトランスの内部構成を示す図 実施例２の電源装置の回路図 実施例３の電源装置の回路図 実施例３の一次巻線切り換え制御のフローチャート 実施例４の電源装置の回路図 実施例５の電源装置の回路図 実施例５の電源装置の電流波形、及びトランスの内部構成 実施例６のトランスの内部構成、及び実施例７の一次巻線切り換え回路 実施例８のレーザビームプリンタの概略断面図 従来例の電流共振電源の回路図、及び負荷曲線の例を示す図 従来例の電流共振電源の回路図 従来例の電流共振電源のＦＥＴ電流波形を示す図

以下に、図面を参照して本発明の実施の形態について詳細に説明する。まず、後述する実施例の電源装置の電流共振回路との比較のために、従来の電流共振回路の構成及び動作について、図を参照して説明する。

［従来の電流共振回路の構成と動作］
図１２（ａ）は、従来の電流共振回路を有する電源装置１２９（電流共振電源）の回路構成を示す回路図である。図１２（ａ）において、電源プラグ１０１を交流電源のコンセントに接続することにより、交流電圧が電源装置１２９に供給される。供給された交流電圧は、ノイズ低減用のラインフィルタ（不図示）を介してダイオードブリッジ１０２で全波整流され、平滑コンデンサ１０３により直流電圧に平滑される。第一のスイッチング手段であるハイサイドＦＥＴ１０４（以下、ＦＥＴ１０４という）、第二のスイッチング手段であるローサイドＦＥＴ１０５（以下、ＦＥＴ１０５という）は直列接続されるとともに、平滑コンデンサ１０３に並列接続されている。そして、ＦＥＴ１０５と並列に、トランス１０６の一次巻線と共振コンデンサ１０７が直列接続されている。即ち、ＦＥＴ１０５のドレイン端子は、トランス１０６の一次巻線の端部である一端と接続され、ＦＥＴ１０５のソース端子は、トランス１０６の一次巻線と接続されている端子の他端と接続されている。平滑コンデンサ１０３で平滑された直流電圧は、ＦＥＴ１０４とＦＥＴ１０５をおおよそ５０％のデューティで交互に駆動することで、共振コンデンサ１０７とトランス１０６のＬＣ回路に方形波電圧を印加する。これにより、一次側と二次側とが絶縁された変圧素子であるトランス１０６の一次巻線１０６ａに電流を流すとともに、容量素子である共振コンデンサ１０７に電荷を蓄積する。

トランス１０６の二次巻線１０６ｃには、ＦＥＴ１０４の駆動時に電流が流れ、ダイオード１０８を介して二次側負荷に電力が供給される。一方、トランス１０６の二次巻線１０６ｄには、ＦＥＴ１０５の駆動時に電流が流れ、ダイオード１０９を介して二次側負荷に電力が供給される。二次側の出力電圧Ｖｏは、二次側の平滑コンデンサ１１０により平滑される。ＦＥＴ１０４とＦＥＴ１０５の駆動制御では、所定期間、ＦＥＴ１０４、１０５がともに非導通状態となるデッドタイムを設定する。そして、デッドタイムの期間中に、ＦＥＴ１０５に並列接続されたコンデンサ（不図示）を充放電し、ＦＥＴ１０４、１０５が同時に導通状態になって大きな貫通電流が流れることを防いでいる。このように、ソフトスイッチング動作を行うことで、低ノイズのスイッチング動作を実現している。なお、図１２（ａ）では、ＦＥＴ１０４、１０５の各々のゲート端子に接続され、ＦＥＴ１０４、１０５の駆動を制御する制御回路は省略している。

（スイッチング周波数とゲインの関係）
また、スイッチング周波数とゲインの関係は、図１２（ｂ）に示される特性グラフのようになる。図１２（ｂ）において、横軸はスイッチング周波数（単位：ｋＨｚ）、縦軸はゲインを示し、破線で示される負荷曲線Ａは重負荷時における、実線で示される負荷曲線Ｂは軽負荷時におけるスイッチング周波数とゲインの関係の関係を示している。必要とするゲインは、トランスの入力電圧と二次側の負荷によって変化する。また、共振外れを防ぐため、負荷曲線においてゲインがピークのときの周波数よりも高い周波数での制御が必要になる。例えば負荷曲線Ａに対し、入力電圧が高ければ必要とするゲインは小さくなるため周波数を高く制御し、入力電圧が低ければ必要とするゲインは大きくなるため、周波数を低く制御する。入力電圧が一定の場合は必要とするゲインも一定のため、同じゲインに対して、各負荷曲線とゲインとが交差する周波数で制御を行うことになる。例えば図１２（ｂ）において、入力電圧に対するゲインが１．６の場合には、軽負荷時には負荷曲線Ｂと交差する周波数である約８８ｋＨｚで制御され、重負荷時には負荷曲線Ａと交差する周波数である約８０ｋＨｚで制御される。このように入力電圧と二次側負荷の変動に対して制御する周波数を変化させることで、出力電圧Ｖｏが一定になるように制御が行われる。

（電流共振回路の等価回路）
図１３は、図１２（ａ）のトランス１０６を等価回路で表した電源装置１２９の回路図である。図１３では、図１２（ａ）と同じ回路要素については同じ符号を使用し、図１２（ａ）の一部の回路構成を省略している。図１３（ａ）において、トランス１０６の一次側は、漏れインダクタンス８０１、８０２、励磁インダクタンス８０３、直流抵抗８０４から構成されている。漏れインダクタンス８０１は、トランス１０６における一次側の漏れインダクタンスであり、電源装置１２９では、一次側の漏れインダクタンス８０１を回路動作に使用しているため、必要な要素である。漏れインダクタンス８０２は、二次側の漏れインダクタンスを一次側に換算した漏れインダクタンスである。一方、トランス１０６の二次側は、直流抵抗８０５、８０６から構成されている。直流抵抗８０５は、正側出力用の二次巻線の直流抵抗であり、直流抵抗８０６は、負側出力用の二次巻線の直流抵抗である。ここで、正側出力とは、トランス１０６の一次側電流をＦＥＴ１０４、１０５の中間点から一次巻線を介して共振コンデンサ１０７に流した場合の出力である。一方、負側出力とは、トランス１０６の一次側電流を、共振コンデンサ１０７から一次巻線を介して、ＦＥＴ１０４、１０５の中間点に流した場合の出力である。

図１３（ｂ）は、ＦＥＴ１０４駆動時（導通時）のトランス１０６の正側出力における、トランス１０６の一次側と二次側それぞれの電流の流れを説明した図である。ＦＥＴ１０４が導通状態になると、平滑コンデンサ１０３を電圧源とする電流Ｉｄｈが、ＦＥＴ１０４、トランス１０６の一次側を介して、共振コンデンサ１０７に流れ、所定の電荷が共振コンデンサ１０７に蓄積される。これにより、ダイオード１０８のアノード端子側に電圧が生成され、ダイオード１０８を介して二次側負荷に電力が供給される。このときの一次側に換算した二次巻線１０６ｃの漏れインダクタンス８０２ｂは、一次巻線１０６ａと二次巻線１０６ｃの巻数比の二乗倍に換算されて、トランス１０６の一次側に存在している。

次に、図１３（ｃ）は、ＦＥＴ１０５駆動時（導通時）のトランス１０６の負側出力における、トランス１０６の一次側と二次側それぞれに流れる電流の流れを説明した図である。ＦＥＴ１０５が導通状態になると、図１３（ｂ）で共振コンデンサ１０７に充電された電圧を電圧源として、図１３（ｂ）とは逆方向の電流Ｉｄｌがトランス１０６の一次側に流れる。即ち、共振コンデンサ１０７のトランス１０６側の端子から、トランス１０６の一次側、ＦＥＴ１０５を介して、共振コンデンサ１０７に戻るルートで電流が流れる。これにより、ダイオード１０９のアノード端子側に電圧が生成され、ダイオード１０９を介して二次側負荷に電力が供給される。このときの一次側に換算した二次巻線１０６ｄの漏れインダクタンス８０２ｃは、一次巻線１０６ａと二次巻線１０６ｄの巻数比の二乗倍に換算されて、トランス１０６の一次側に存在する。

（励磁電流と負荷電流）
図１４（ａ）は、トランス１０６の二次側に所定の負荷が接続されたときのＦＥＴ１０４、１０５に流れる電流波形Ｉｄｈ、Ｉｄｌを示した図であり、横軸は時間（ｔ）を、縦軸は電流（Ｉ）を示す。図１４（ａ）は、図１２（ａ）のＦＥＴ１０４とＦＥＴ１０５の電流波形であり、図１４（ａ）において、電流ＩｄｈはＦＥＴ１０４が導通時の期間３０１に流れる電流であり、電流ＩｄｌはＦＥＴ１０５が導通時の期間３０２に流れる電流である。

電流Ｉｄｈ、Ｉｄｌは、それぞれ励磁電流と負荷電流に分けることができる。図１４（ｂ）は、図１４（ａ）に示す電流波形を、トランス１０６の二次側に所定の負荷が接続されたときの励磁電流と負荷電流の電流波形に分けて示した図であり、Ａ（ハッチング部）は負荷電流部分を示し、Ｂ（点線部）は励磁電流部分を示す。負荷電流部分Ａと励磁電流部分Ｂを合算した電流がトランス１０６の一次巻線に流れる。図１４（ｂ）は、トランス１０６の一次巻線と同時に共振コンデンサ１０７にも流れる電流波形を示す図であり、一次巻線１０６ａから共振コンデンサ１０７を介して、ＦＥＴ１０５のソース端子方向に流れる電流を正側（＋側）の電流として示している。なお、トランス１０６の一次巻線に流れる電流の方向は、ＦＥＴ１０４の導通時と、ＦＥＴ１０５の導通時では逆方向となるため、図１４（ｂ）の電流波形は、期間３０１と期間３０２では、電流の正負が逆の波形となっている。

励磁電流は、負荷に寄与しない損失であり、トランス１０６の一次側で消費され、無負荷時にも一次巻線を流れている。ただし、励磁電流が大きい方が、供給可能な最大負荷電流をより大きくすることができる一方、逆に供給可能な最大負荷電流を大きくすると、励磁電流による一次側の損失が大きくなり、特に軽負荷時において効率が低下するという課題がある。

［切り換え回路］
図１は、実施例１の電流共振回路を備える電源装置１２９の回路構成を示す回路図である。図１２（ａ）で説明した従来例の電源装置１２９と異なる点は、トランス１０６の代わりにトランス１１１を用いている点と、トランス１１１の一次巻線の構成が変更され、一次巻線の切り換えを行うスイッチ１１２が追加されている点である。図１において、トランス１１１は電流共振トランスを表わし、第一の一次巻線（以下、単に一次巻線という）１１１ａは軽負荷時に使用する一次巻線、第二の一次巻線（以下、単に一次巻線という）１１１ｂは重負荷時に使用する一次巻線である。従来例のトランス１０６の一次巻線に対して、本実施例では、軽負荷用の一次巻線１１１ａを追加した点が異なる。また、トランス１１１の二次巻線の構成はトランス１０６と同じであるが、図１２（ａ）の二次巻線１０６ｃに対して図１では二次巻線１１１ｃ、二次巻線１０６ｄに対しては二次巻線１１１ｄとしている。なお、図１では、前述した図１２（ａ）の回路と同じ回路構成については同じ符号を付し、ここでの説明を省略する。

また、スイッチ１１２は、２つの一次巻線１１１ａ、１１１ｂを切り換えるための切り換え手段（スイッチ手段）であり、本実施例では２接点のリレー素子を用いるものとする。スイッチ１１２は、一端を共振コンデンサ１０７に接続され、他端は、一次巻線１１１ａ、又は１１１ｂのどちらか一方に接続可能となっている。なお、図１では、リレー素子で構成されるスイッチ１１２を制御する回路は省略している。実際には、リレーであるスイッチ１１２をオフ、又はオンするための時間が必要である。そのため、図１の回路においては軽負荷時と重負荷時でモードを分け、モードを切り換える際には、モードとモードとの間に所定の時間を設け、スイッチ１１２をオン、又はオフすることが望ましい。しかし、ＦＥＴ１０４及びＦＥＴ１０５のスイッチング動作中に、スイッチ１１２を切り換えても、素子定格等に支障がない場合はこの限りではない。

［トランスの内部構成］
図２（ａ）は、図１に示すトランス１１１の内部構成を説明するためのトランス１１１の断面を示す断面図である。トランス１１１は、分割型のトランスであり、一次巻線と二次巻線の領域を仕切る仕切り部１１４ａを有している。図２（ａ）において、スペーサ１１３は、軽負荷用の一次巻線１１１ａを二次巻線１１１ｃ、１１１ｄに近接させ、かつ巻線の位置を安定させるために設けられている。スペーサ１１３には厚みのあるテープを巻いてもよいし、薄いテープを何層か巻いてもよい。ボビン１１４には一次巻線１１１ａ、１１１ｂ、及び二次巻線１１１ｃ、１１１ｄが巻かれ、ボビン１１４に挿入かつ固定するコア１１５は磁性材料で作られている。

図２（ａ）に示すように、ボビン１１４の中央の仕切り部１１４ａを挟んで、図中左側には一次巻線１１１ａ、１１１ｂ、図中右側には二次巻線１１１ｃ、１１１ｄが巻かれている。更に、ボビン１１４に対して、重負荷用の一次巻線１１１ｂは内側に巻かれ、軽負荷用の一次巻線１１１ａは、一次巻線１１１ｂの外側に巻かれている。また、二次巻線１１１ｄは、ボビン１１４に対して内側に巻かれ、二次巻線１１１ｃは、二次巻線１１１ｃの外側に巻かれている。図２（ａ）に示すように、軽負荷用の一次巻線１１１ａは重負荷用の一次巻線１１１ｂに比べ、二次巻線１１１ｃ、１１１ｄに近接しているため、一次巻線と二次巻線との結合の度合いを示す結合係数が高くなり、漏れインダクタンスは小さくなる。また、本実施例では、軽負荷用の一次巻線１１１ａの巻数と重負荷用の一次巻線１１１ｂの巻数を等しくしているため、一次インダクタンス値は、ほぼ同じである。

ここで、図１において、トランス１１１の一次巻線をスイッチ１１２により重負荷用の一次巻線１１１ｂ側に接続しているときのトランス１１１の回路定数の一例を示す。このときの一次インダクタンスは２１０μＨ、漏れインダクタンスは７０μＨ、共振コンデンサ１０７の容量は３０ｎＦ、一次巻線１１１ｂの巻数は４０ターン、二次巻線１１１ｃ、１１１ｄの巻数はそれぞれ５ターンとする。具体的には、これらの回路定数には、二次側の漏れインダクタンスを一次側に換算したものを含んでいる。これを条件（Ａ）とする。条件（Ａ）では、漏れインダクタンスと一次インダクタンスの比は１：３（＝７０μＨ：２１０μＨ）である。このときの共振周波数は、１０９．８ｋＨｚである。漏れインダクタンスと共振コンデンサによる共振周波数ｆは、漏れインダクタンスをＬｅ、共振コンデンサの容量をＣｒとすると、次の式（１）により表わされる。

平滑コンデンサ１０３の端子間電圧が３２５Ｖ、出力電圧Ｖｏが２５Ｖの条件で考えると、このときの励磁電流は、シミュレーション結果によると、二次側の負荷電流が１Ａ出力時、約１．３８Ａとなる。

次に、図１において、トランス１１１の一次巻線をスイッチ１１２により軽負荷用の一次巻線１１１ａ側に接続しているときのトランス１１１の回路定数の一例を示す。このときの一次インダクタンスは２１０μＨ、漏れインダクタンスは４２μＨとする。その他の条件は上述した条件（Ａ）と同じとし、この場合の条件を条件（Ｂ）とする。平滑コンデンサ１０３の端子間電圧が３２５Ｖ、出力電圧Ｖｏが２５Ｖの条件で考えると、このときの励磁電流は、シミュレーション結果では二次側の負荷電流が１Ａ出力時、約１．１６Ａとなり、条件（Ａ）の場合と比べて励磁電流が減少していることがわかる。条件（Ｂ）の場合の漏れインダクタンスと一次インダクタンスの比は１：５（＝４２μＨ：２１０μＨ）である。このときの共振周波数ｆは、１４１．８ｋＨｚである。

続いて、図１において、トランス１１１の一次巻線をスイッチ１１２により重負荷用の一次巻線１１１ｂ側に接続しているときのトランス１１１の回路定数の一例を示す。このときの一次インダクタンスは２１０μＨ、漏れインダクタンスは７０μＨ、共振コンデンサ１０７の容量を２２ｎＦとし、その他の条件は上述した条件（Ａ）と同じにし、この場合の条件を条件（Ｃ）とする。平滑コンデンサ１０３の端子間電圧が３２５Ｖ、出力電圧Ｖｏが２５Ｖの条件で考えると、このときの励磁電流は、シミュレーション結果によると、二次側の負荷電流が１Ａ出力時、約１．２０Ａとなる。条件（Ｃ）の場合の漏れインダクタンスと一次インダクタンスの比は１：３（＝７０μＨ：２１０μＨ）である。このときの共振周波数ｆは、１２８．３ｋＨｚである。

［周波数―出力電圧特性］
図２（ｂ）は、二次側の出力電圧Ｖｏが２５Ｖ、負荷電流が１０Ａ出力時の場合で、上述した条件（Ｂ）、条件（Ｃ）のときの出力特性曲線の例であり、横軸はスイッチング周波数（単位：ｋＨＺ）、縦軸は出力電圧Ｖｏ（単位：Ｖ）を示す。図２（ｂ）において、破線で示す出力特性曲線３０３は上述した条件（Ｂ）の場合の出力特性を、実線で示す出力特性曲線３０４は上述した条件（Ｃ）の場合の出力特性を、それぞれ示す。この場合、２つの出力特性曲線３０３、３０４の出力特性の出力電圧のピーク部である最大出力電圧は、どちらも約４６．５Ｖでほぼ同じである。上述したように、励磁電流は、条件（Ｂ）の場合の方が条件（Ｃ）の場合よりも減少しているため、シミュレーション結果によれば、次のことがわかる。即ち、同じピーク特性を持つパラメータでは、条件（Ｃ）のように共振コンデンサ１０７の容量を変えるよりも、条件（Ｂ）のように軽負荷用の一次巻線１１１ａに切り換えた方が、励磁電流は減少することがわかる。

本実施例では、軽負荷用の一次巻線１１１ａと重負荷用の一次巻線１１１ｂは、同じ一次インダクタンス値とした。しかし、一次インダクタンスは、以下の式（２）に示すように変更することも可能である。具体的には、コア１１５にギャップがない場合の一次インダクタンスＬは、コア１１５の透磁率をμ、一次巻線の巻数をＮ、コア１１５の断面積をＳ、磁路長をｌｍとすると、次の式（２）により表わすことができる。

式（２）より、例えば一次巻線の巻数を増やせば、一次インダクタンスを大きくすることができることがわかる。

［トランスのその他の内部構成］
トランス１１１の一次巻線、二次巻線の内部構成の例を図３（ａ）〜（ｅ）に示す。図３（ａ）、（ｂ）では、ボビン１１４の中央に仕切り部１１４ａを有する分割型のトランスを使用し、図３（ｃ）〜（ｅ）では、ボビン１１４に仕切り部を有しない積層型のトランスを使用している。図３に示すトランス１１１は、図２（ａ）と同様に、重負荷用の一次巻線１１１ｂの漏れインダクタンスを大きくするような内部構成としている。これにより、励磁電流が大きくなり、供給可能な最大負荷電流をより大きくすることができる。図３（ａ）、（ｂ）は、図２（ａ）で示したトランスの内部構成の変形例である。図３（ａ）では、ボビン１１４の中央の仕切り部１１４ａを挟んで、図中左側には一次巻線１１１ａ、１１１ｂ、図中右側には二次巻線１１１ｃ、１１１ｄが巻かれている。更に、ボビン１１４に対して、重負荷用の一次巻線１１１ｂは内側に巻かれ、軽負荷用の一次巻線１１１ａは、一次巻線１１１ｂの外側に巻かれている。また、一次巻線１１１ｂとボビン１１４の仕切り部１１４ａとの間にはスペーサ１１３が挿入され、一次巻線１１１ａと比べて、一次巻線１１１ｂと二次巻線１１１ｃ、１１１ｄとの間の距離を広げている。ボビン１１４に対して、二次巻線１１１ｄは内側に巻かれ、二次巻線１１１ｃは、二次巻線１１１ｄの外側に巻かれている。

図３（ｂ）では、ボビン１１４の中央の仕切り部１１４ａを挟んで、図中左側には一次巻線１１１ａ、１１１ｂ、図中右側には二次巻線１１１ｃ、１１１ｄが巻かれている。更に、ボビン１１４に対して、軽負荷用の一次巻線１１１ａは、ボビン１１４の仕切り部１１４ａ側に巻かれ、重負荷用の一次巻線１１１ｂは、ボビン１１４の仕切り部１１４ａから離れる側に、一次巻線１１１ａに隣接して巻かれている。ボビン１１４に対して、二次巻線１１１ｄは内側に巻かれ、二次巻線１１１ｃは、二次巻線１１１ｄの外側に巻かれている。

図３（ａ）、（ｂ）では、軽負荷用の一次巻線１１１ａは、重負荷用の一次巻線１１１ｂに比べ、二次巻線１１１ｃ、１１１ｄに近接して巻かれているため、漏れインダクタンスが小さくなり、励磁電流を小さくすることができる。図３（ａ）では、重負荷用の一次巻線１１１ｂと二次巻線１１１ｃ、１１１ｄの間にスペーサ１１３を配置することで、漏れインダクタンスを大きくしている。図３（ｂ）では、軽負荷用の一次巻線１１１ａをボビン１１４に沿って二次巻線１１１ｃ、１１１ｄに近接して巻くことで、一次巻線１１１ｂに比べて、漏れインダクタンスを小さくしている。一方、重負荷用の一次巻線１１１ｂは、軽負荷用の一次巻線１１１ａの二次巻線１１１ｃ、１１１ｄから離れる側に隣接して巻かれ、二次巻線１１１ｃ、１１１ｄとの距離が離れるため、一次巻線１１１ａに比べ、漏れインダクタンスが大きくなる。

図３（ｃ）〜（ｅ）は、積層型のトランスを用いた例である。積層型トランスのボビン１１４は、図３（ａ）、（ｂ）で用いた中央部に仕切り部１１４ａがあるボビン１１４とは異なり、仕切り部１１４ａを有していない。このため、積層型トランスでは、一次巻線１１１ａ、１１１ｂ、及び二次巻線１１１ｃ、１１１ｄを重ねて巻く構造となっている。図３（ｃ）〜（ｅ）において、絶縁テープ１１６は、軽負荷用の一次巻線１１１ａ及び重負荷用の一次巻線１１１ｂと、二次巻線１１１ｃ、１１１ｄとの絶縁距離を確保するために用いる。

図３（ｃ）は、ボビン１１４の内層から順に、二次巻線１１１ｄ、一次巻線１１１ａ、一次巻線１１１ｂ、一次巻線１１１ａ、二次巻線１１１ｃが巻かれている。その結果、軽負荷用の一次巻線１１１ａ、及び重負荷用の一次巻線１１１ｂを、二次巻線１１１ｃ、１１１ｄで挟み込み、一次巻線１１１ｂは一次巻線１１１ａで挟み込んだ構造となっている。また、スペーサ１１３によって一次巻線１１１ａ、１１１ｂと、二次巻線１１１ｃ、１１１ｄの間にスペースを設け、必要な漏れインダクタンスを発生させている。

図３（ｄ）は、ボビン１１４の内層から順に、一次巻線１１１ｂ、一次巻線１１１ａ、二次巻線１１１ｄ、二次巻線１１１ｃ、一次巻線１１１ａ、一次巻線１１１ｂが巻かれている。その結果、一次巻線１１１ａで二次巻線１１１ｃ、１１１ｄを挟み込み、更に、一次巻線１１１ｂで、一次巻線１１１ａ、二次巻線１１１ｃ、１１１ｄを挟み込んだ構造となっている。図３（ｃ）に比べて、軽負荷用の一次巻線１１１ａによる漏れインダクタンスを更に減らしたい、又は重負荷用の一次巻線１１１ｂによる漏れインダクタンスを更に大きくしたい場合には、図３（ｄ）のような構成にしてもよい。即ち、軽負荷用の一次巻線１１１ａと重負荷用の一次巻線１１１ｂの間にスペーサ１１３を設けたり、二次巻線１１１ｃ、１１１ｄと軽負荷用の一次巻線１１１ａとの間にスペーサ１１３を設けたりしてもよい。更に、図３（ｅ）は、ボビン１１４の内層から順に、重負荷用の一次巻線１１１ｂ、軽負荷用の一次巻線１１１ａ、二次巻線１１１ｃ、１１１ｄと巻いた構造である。軽負荷用の一次巻線１１１ａと重負荷用の一次巻線１１１ｂの間にスペーサ１１３を設けたり、二次巻線１１１ｃ、１１１ｄと軽負荷用の一次巻線１１１ａとの間にスペーサ１１３を設けたりしている。これにより、図３（ｄ）と同様に、軽負荷用の一次巻線１１１ａによる漏れインダクタンスを更に減らしたり、又は重負荷用の一次巻線１１１ｂによる漏れインダクタンスを更に大きくしたりしている。二次巻線１１１ｃ、１１１ｄは、それぞれ２層に分かれているが、図３（ｃ）、（ｄ）のように１層ずつ巻いてもよい。

トランスの内部構成は、上述した図２（ａ）や図３に限ったものではなく、軽負荷用と重負荷用の一次巻線で、互いに励磁インダクタンス、又は漏れインダクタンスが異なるような巻き方であればよい。例えば、一次巻線の巻数を増やせば励磁インダクタンスは大きくなり、二次巻線に対して一次巻線を近付けて構成すれば漏れインダクタンスは小さくなる。本実施例では、一次インダクタンスが同じ条件で、励磁電流の電流値の比較を行った。しかし、例えば、重負荷時に比べて、軽負荷時に一次インダクタンスを大きくすることにより、励磁電流を下げてもよい。また、軽負荷用の一次巻線１１１ａ、及び重負荷用の一次巻線１１１ｂの線径についても、それぞれ装置の仕様に合わせて変更し、一次巻線１１１ａ、１１１ｂの線径を互いに異なる線径にしてもよい。このようにトランス１１１を構成すれば、トランス１１１に巻き枠が余っている場合には、トランスのサイズを大きくすることなく、軽負荷時も効率のよい電源装置を提供することが可能となる。また、本実施例では、軽負荷時の効率を改善するための共振コンデンサの追加を行っていないため、基板面積の拡大を抑制することができる。

以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

実施例２について、図４を用いて説明する。以下では、実施例１と同様の回路構成については、同一の符号を使用することにより、ここでの説明を省略する。

［切り換え回路（その１）］
図４（ａ）は、本実施例のトランス１１１の一次巻線の切り換え回路の一例を示す回路図である。実施例１では、切り換え回路であるスイッチ１１２では２接点のリレー素子を用いていたが、図４（ａ）では、２つのスイッチ、実際には１接点のリレーを２つ使用している点が異なる。２つのスイッチのうち、第一のスイッチ手段であるスイッチ１１７は、軽負荷時にオンするスイッチで、第二のスイッチ手段であるスイッチ１１８は重負荷時にオンするスイッチである。スイッチ１１７、１１８にはリレーを使用しているが、図４（ａ）では、リレー素子で構成されるスイッチ１１７、１１８を制御する回路は省略している。

また、スイッチ１１７、１１８を両方オンすることも可能であり、これにより３つの動作モードを設定することが可能である。スイッチ１１７とスイッチ１１８の両方をオン（接続）した場合は、実施例１に比べて、漏れインダクタンスが最も小さい構成となるため、励磁電流が小さくなり、軽負荷に適している。例えば、動作モードを重負荷、中負荷、軽負荷の３つに分け、重負荷時にはスイッチ１１８を、中負荷時にはスイッチ１１７を、軽負荷時にはスイッチ１１７とスイッチ１１８をオンすることにする。２つのスイッチ１１７、１１８を組み合わせて一次巻線を切り換えることも可能であり、軽負荷時の効率を向上させることができる。図４（ａ）に示す回路では、実施例１の図１に比べ、素子数は増えるものの、軽負荷時の負荷電流に応じて、スイッチ１１８よりも定格電流の低いスイッチ１１７を選択することができる。

［切り換え回路（その２）］
図４（ｂ）は、本実施例のトランス１１１の一次巻線の切り換え回路の一例を示す回路図である。図４（ｂ）では、実施例１の図１、本実施例の図４（ａ）の回路と異なり、１接点のリレーを１つ使用した構成である点が異なる。図４（ｂ）では、重負荷用の一次巻線１１１ｂは常に接続されており、切り換え手段であるスイッチ１１９を軽負荷時にオンさせ、重負荷時にはオフさせることにより、一次巻線の接続の切り換えを行う。図４（ｂ）において、スイッチ１１９をオンした場合には、図４（ａ）のスイッチ１１７とスイッチ１１８をオンした場合と同じ回路となり、軽負荷時の効率を向上させることができる。図４（ｂ）では、軽負荷時にスイッチ１１９をオンさせる構成であるため、図４（ａ）と同じく、軽負荷時の負荷電流に応じた定格電流のスイッチ１１９を選択することができる。

［切り換え回路（その３）］
図４（ｃ）は、本実施例のトランス１１１の一次巻線の切り換え回路の一例を示す回路図である。図４（ｃ）では、切り換え手段であるスイッチ１２０に１接点のリレーを使用し、軽負荷用の一次巻線１１１ａに並行に接続している点が、上述した実施例とは異なる。図４（ｃ）の回路では、重負荷時にはスイッチ１２０をオンすることにより、一次巻線は、重負荷用の一次巻線１１１ｂだけが接続された状態となる。その結果、一次側電流は重負荷用の一次巻線１１１ｂには流れるが、軽負荷用の一次巻線１１１ａには殆ど電流が流れないショート（短絡）状態となる。一方、軽負荷時には、スイッチ１２０はオフされ、一次巻線は重負荷用の一次巻線１１１ｂと軽負荷用の一次巻線１１１ａが直列に接続された構成となり、２つの一次巻線１１１ａ、１１１ｂに電流が流れる。

巻数比Ｎｒは、次の式（３）で表わすことができる。

式（３）において、Ｖｍは入力電圧、Ｖｏは出力電圧、Ｍは出力電圧ゲインを表わす。スイッチ１２０をオン、又はオフすることによって、一次巻線の巻数が変わることにより巻数比を切り換え、入力電圧範囲が広い場合であっても、出力電圧及び出力電流を供給するのに適したゲインを得ることが可能になる。また、重負荷時は、スイッチ１２０をオンすることにより、前述した式（２）で示されるように、一次巻線の巻数を減らし、一次インダクタンスを下げることができる。これにより、励磁電流を大きくし、大きな出力電流が供給可能となる。

なお、本実施例や実施例１では、一次巻線１１１ａと１１１ｂの切り換えにスイッチ手段としてリレーを用いているが、リレーに限定されるものではない。スイッチ手段としては、例えば、双方向サイリスタのような、双方向に電流を流せる素子であればよい。

以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

実施例１、２では、一次巻線の切り換えを行うスイッチ手段の構成例について説明し、スイッチ手段を制御する具体的な回路構成については省略している。本実施例では、実際のスイッチ切り換え動作について、スイッチ手段を制御する回路構成の回路図を参照して説明する。

［切り換え回路］
図５は、本実施例の電源装置１２９を備えた電子機器１３０の模式図である。図５に示すように、電子機器１３０は、電源装置１２９から供給される電力により、二次側負荷である負荷１２５を駆動する。電子機器１３０は、電子機器１３０の動作を制御する制御手段であるＣＰＵ１２４を備え、ＣＰＵ１２４は、負荷１２５の状態に応じて、２つの動作モード、即ち通常モードとスタンバイモードを制御する。スタンバイモードは、駆動される負荷１２５が少ない軽負荷の場合の動作モードであり、通常モードは、スタンバイモードに比べ、駆動される負荷１２５が多い重負荷の場合の動作モードである。ＣＰＵ１２４は、負荷１２５の状態に応じて、電源装置１２９に対し、スタンバイモード（軽負荷）又は通常モード（重負荷）を通知するＳｔａｎｄｂｙ信号を出力する。

続いて、図５に示す電源装置１２９の回路構成について説明する。図５に示す電源装置１２９の回路図は、前述した実施例２の図４（ｂ）の回路に、スイッチ１１９の制御を行う回路を追加した回路図であり、リレー１２１、トランジスタ１２２、抵抗１２３が追加されている。切り換え手段のスイッチであるリレー１２１は、スイッチ部１２１ａと、コイル部１２１ｂから構成されている。制御手段であるトランジスタ１２２は、リレー１２１を駆動するトランジスタであり、抵抗１２３は、トランジスタ１２２のベース端子に流れる電流を制限する制限抵抗である。電圧Ｖｃｃ１はリレー１２１を駆動する電源電圧であり、電圧Ｖｃｃ１の代わりに、出力電圧Ｖｏを用いてもよい。また、上述したように、ＣＰＵ１２４は、二次側負荷の動作状態に応じて、リレー１２１のオン・オフを制御するためのＳｔａｎｄｂｙ信号をトランジスタ１２２に出力する。なお、実施例２の図４（ｂ）と同様の回路については、同一の符号を使用することにより、ここでの説明を省略する。

図５において、負荷１２５が軽負荷のスタンバイモードの場合には、ＣＰＵ１２４からハイレベル（Ｈｉ状態）のＳｔａｎｄｂｙ信号が出力される。これにより、トランジスタ１２２にベース電流が流れ、トランジスタ１２２がオンする。すると、リレー１２１のコイル部１２１ｂに電圧Ｖｃｃ１が印加され、スイッチ部１２１ａがオンし、一次巻線１１１ｂとともに、一次巻線１１１ａにも電流が流れる。一方、負荷１２５が重負荷の通常モードの場合には、ＣＰＵ１２４からローレベル（Ｌｏｗ状態）のＳｔａｎｄｂｙ信号が出力される。これにより、トランジスタ１２２がオフ状態となり、リレー１２１のコイル部１２１ｂには電流が流れないため、スイッチ部１２１ａはオフし、一次巻線１１１ａには電流が流れず、一次巻線１１１ｂのみ電流が流れる。

［切り換え回路の制御］
図６は、図５の一次巻線１１１ａの接続、切断を制御するリレー１２１の制御シーケンスを示すフローチャートであり、電子機器１３０が電源オンすると起動され、ＣＰＵ１２４により実行される。ステップ（以下、Ｓという）４０１では、ＣＰＵ１２４は負荷１２５が軽負荷のスタンバイモードかどうかを判断する。ＣＰＵ１２４は、負荷１２５はスタンバイモードと判断した場合には処理をＳ４０２に進め、スタンバイモードではない（通常モードである）と判断した場合には、処理をＳ４０４に進める。Ｓ４０２では、ＣＰＵ１２４は、出力しているＳｔａｎｄｂｙ信号のレベルがハイ（Ｈｉ）レベルかどうかを判断する。ＣＰＵ１２４は、出力しているＳｔａｎｄｂｙ信号のレベルがハイレベルであると判断した場合には処理をＳ４０４に進め、ハイレベルではない（ローレベルである）と判断した場合には、処理をＳ４０３に進める。Ｓ４０３では、ＣＰＵ１２４は、Ｓｔａｎｄｂｙ信号をハイレベル（Ｈｉ状態）に設定する。これにより、上述したように、リレー１２１がオンし、二次側負荷の軽負荷状態に合わせて、一次巻線１１１ａ、１１１ｂに電流が流れる。

Ｓ４０４では、ＣＰＵ１２４は、負荷１２５が重負荷の通常モードかどうかを判断する。ＣＰＵ１２４は、負荷１２５は通常モードと判断した場合には処理をＳ４０５に進め、通常モードではない（スタンバイモードである）と判断した場合には、処理をＳ４０１に戻す。Ｓ４０５では、ＣＰＵ１２４は、出力しているＳｔａｎｄｂｙ信号がロー（Ｌｏｗ）レベルかどうかを判断し、ローレベルであれば処理をＳ４０１に戻し、ローレベルではない（ハイレベルである）と判断した場合には、処理をＳ４０６に進める。Ｓ４０６では、ＣＰＵ１２４は、Ｓｔａｎｄｂｙ信号をローレベルに設定し、処理をＳ４０１に戻す。これにより、上述したように、リレー１２１がオフし、二次側負荷の重負荷状態に合わせて、一次巻線１１１ｂにだけ電流が流れる。

以上説明したように、本実施例の電源装置１２９は、電子機器１３０の負荷状態に応じて、ＣＰＵ１２４から出力される負荷状態を通知するＳｔａｎｄｂｙ信号により、一次巻線１１１ａの接続・切断を行う。これにより、トランス１１１の一次インダクタンス及び漏れインダクタンスを切り換え、軽負荷時の効率を向上させることができる。本実施例では、前述した実施例２の図４（ｂ）のスイッチ１１９の制御を行う回路について説明したが、同様の回路を図４（ｃ）のスイッチ１２０にも適用することができる。更に、図４（ａ）のスイッチ１１７、１１８については、上述したリレーを制御する回路をスイッチ１１７、１１８それぞれに設ける。そして、Ｓｔａｎｄｂｙ信号がハイレベルの場合には、スイッチ１１７のリレーをオンし、Ｓｔａｎｄｂｙ信号がローレベルの場合には、スイッチ１１８のリレーをオンすることにより、図４（ｂ）、（ｃ）の場合と同様の制御を行うことができる。
以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

実施例３では、ＣＰＵ１２４からの負荷状態に応じた信号に基づいて、リレー１２１による一次巻線１１１ａの接続を制御して、トランス１１１の一次インダクタンス及び漏れインダクタンスを切り換える例について説明した。実施例４では、トランス１１１の二次側の負荷電流に基づいて、リレー１２１による一次巻線１１１ａの接続制御を行う実施例について説明する。

［切り換え回路］
図７は、本実施例の電源装置１２９の回路構成を示す回路図である。実施例３の図５に示す電源装置１２９の回路構成と比べて、ＣＰＵ１２４から出力されるＳｔａｎｄｂｙ信号の信号線が削除され、トランス１１１の二次側の負荷電流を検知し、リレー１２１を制御する検知部が追加されている。なお、図７において、実施例３の図５と同様の回路構成については、同一の符号を使用することにより、ここでの説明を省略する。

検知部は、コンパレータ１２６、基準電圧１２７、抵抗１２８から構成され、二次側負荷電流を検知し、検知結果である検知された電流値に応じて、トランジスタ１２２のベース端子にハイレベル又はローレベルの信号を出力する。第一の検知手段である抵抗１２８は、二次側の負荷電流を検出する電流検出抵抗であり、負荷電流値に応じて抵抗１２８に生じる電圧がコンパレータ１２６の反転端子（−）に入力される。コンパレータ１２６の非反転端子（＋）には、基準電圧１２７が入力される。基準電圧１２７の電圧Ｖｒｅｆは、二次側負荷電流が所定の電流値（所定値）のときに抵抗１２８に生じる電圧値である。コンパレータ１２６は、反転端子（−）、非反転端子（＋）に入力される電圧を比較し、反転端子の入力電圧の方が大きい場合にはローレベルを、非反転端子の入力電圧の方が大きい場合にはハイレベルを出力する。なお、リレー１２１の電圧Ｖｃｃ１及びコンパレータ１２６の電圧Ｖｃｃ２は、出力電圧Ｖｏを使用してもよい。また、基準電圧１２７は、例えば出力電圧Ｖｏを、抵抗で分圧した値としてもよい。

二次側の負荷電流をＩ、抵抗１２８の抵抗値をＲとしたとき、軽負荷状態で二次側負荷電流が小さく、基準電圧１２７の電圧Ｖｒｅｆの方が電圧Ｒ×Ｉよりも大きければ（Ｖｒｅｆ＞Ｒ×Ｉ）、コンパレータ１２６はハイレベルを出力する。その結果、トランジスタ１２２がオン状態となり、リレー１２１がオンし、一次巻線１１１ａ、１１１ｂに電流が流れる。一方、重負荷状態で二次側の負荷電流Ｉが大きく、基準電圧値Ｖｒｅｆよりも電圧Ｒ×Ｉの方が大きければ（Ｖｒｅｆ＜Ｒ×Ｉ）、コンパレータ１２６はローレベルを出力する。その結果、トランジスタ１２２がオフ状態となり、リレー１２１はオフし、一次巻線１１１ｂにだけ電流が流れ、一次巻線１１１ａには電流が流れない。

なお、本実施例では、二次側の負荷電流を用いてリレー１２１の制御を行っているが、これに限らず、例えば一次側の電流を用いてリレー１２１の制御を行い、一次巻線を切り換えてもよい。また、コンパレータ１２６の出力によるトランジスタ１２２のオン、オフ状態に基づいてリレー回路の制御を行うため、前述した実施例３と同様に、実施例２の図４（ａ）、（ｃ）についても、同様に適用することが可能である。
以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

実施例１〜４では、リレーにより一次巻線の接続を制御して、トランスの一次インダクタンス及び漏れインダクタンスを切り換える例について説明した。実施例５では、一次巻線の接続をＦＥＴにより切り換える実施例について説明する。

［切り換え回路］
図８に示す本実施例の電源装置１２９の回路構成について説明する。図８に示す電源装置１２９の回路図は、前述した実施例２の図４（ｃ）の回路図に、スイッチ１２０の制御を行う回路を追加した回路図である。図４（ｃ）では、スイッチ手段であるスイッチ１２０はリレーであったが、本実施例では、スイッチ手段としてＦＥＴ２１１を使用し、制御手段であるトランジスタ２１３、フォトカプラ２１６、抵抗２１２、２１４、２１５、２１７、２１８が追加されている。なお、図８のその他の回路については、上述した実施例１〜４と同様の回路部品であり、ここでの説明を省略する。共振コンデンサ２０６は、上述した実施例１〜４と同様に、電圧が印加されることにより電荷を蓄積（充電））するとともに、トランス１１１の一次巻線１１１ａ、１１１ｂに電流を流す。なお、共振コンデンサ２０６は、上述した実施例１〜４の共振コンデンサ１０７とは回路上での配置位置は異なるが、共振コンデンサとしての動作は同じである。また、図８では、一次巻線１１１ｂの巻き終わりと１１１ａの巻き始めを共通ラインで描いている。本実施例のトランス１１１の構成としては、所定のピンを共通ピンとして共絡げの構成にしてもよいし、もしくは共通ピンではなく別ピン構成として、プリント基板のパターンで接続してもよい。

図８において、ＦＥＴ２１１は一次巻線１１１ａの両端子間をショート（短絡）するためのＦＥＴである。即ち、ＦＥＴ２１１がオン時には一次側の電流を一次巻線１１１ｂのみに流し、一次巻線１１１ａに流さないために、ＦＥＴ２１１のドレイン端子とソース端子間がショート状態となるように機能する。そのため、二次側負荷が軽負荷以外の状態、即ち前述した通常モードの場合には、ＦＥＴ２１１はオンし、一次巻線１１１ｂに流れる電流がＦＥＴ２１１に流れるように動作する。抵抗２１２はＦＥＴ２１１のゲート電流を制限するための抵抗であり、トランジスタ２１３は、抵抗２１２に電圧Ｖｃｃを供給するためのスイッチングトランジスタであり、抵抗２１４は、トランジスタ２１３のベース−エミッタ間抵抗である。抵抗２１５は、トランジスタ２１３がオフ時に、ＦＥＴ２１１のゲート端子電圧をローレベルに設定するためのプルダウン抵抗である。

フォトカプラ２１６は、二次側の信号を一次側に伝達するために使用し、フォトカプラ２１６は、発光ダイオード２１６ａとフォトトランジスタ２１６ｂで構成されている。抵抗２１７は、発光ダイオード２１６ａのアノード端子を電圧Ｖｏでプルアップするための抵抗であり、抵抗２１８は電流を制限するための抵抗である。信号入力端子２１９は、前述した図５の電子機器１３０を制御するＣＰＵ１２４と接続され、通常モードでは、信号入力端子２１９にはＣＰＵ１２４からハイレベルが入力される。一方、電子機器１３０が軽負荷状態のスタンバイモードに遷移する際には、ＣＰＵ１２４は、信号入力端子２１９にローレベルを出力する。このように、信号入力端子２１９の入力レベルの状態、即ち、電子機器１３０が軽負荷状態であるか否かにより、ＦＥＴ２１１のオン、オフが制御されるように構成されている。

（通常モード時の回路動作）
図８に示す回路構成の電源装置１２９では、電子機器１３０の動作状態が重負荷状態である通常モードの場合には、信号入力端子２１９の入力信号のレベルがハイレベルになる。この場合、フォトカプラ２１６の発光ダイオード２１６ａに、電圧Ｖｏから抵抗２１７を介して電流が流れる。フォトカプラ２１６の発光ダイオード２１６ａは電流が流れるとその電流値に応じた光を発し、発光ダイオード２１６ａが発する光を受光したフォトトランジスタ２１６ｂはオン状態となる。その結果、ＦＥＴ２１１を駆動する電源電圧である電圧Ｖｃｃから抵抗２１４を経由して、トランジスタ２１３のベース端子に電流が流れる。そして、抵抗２１４の両端に生じる電圧が、トランジスタ２１３のベース−エミッタ間電圧以上になると、トランジスタ２１３はオン状態となり、電圧Ｖｃｃが抵抗２１２に印加される。そして、電圧Ｖｃｃが印加された抵抗２１２を介して電流が流れ、ＦＥＴ２１１のゲート端子に電圧が印加されることにより、ＦＥＴ２１１がオンする。その結果、ＦＥＴ２１１のドレイン−ソース間がショート状態、即ち一次巻線１１１ａの両端子間がショート（短絡）状態となる。このとき、トランス１１１の一次巻線の回路接続状態としては、一次巻線１１１ｂ、１１１ａのうち、一次巻線１１１ａが回路的に存在しない状態となり、一次巻線１１１ｂのみに電流が流れている状態となる。トランス１１１の一次巻線の構成が一次巻線１１１ｂのみの状態で、必要とする最大電力を二次側負荷に供給できるように、回路定数の設定が行われる。

一般的な電流共振方式の電源装置の設計方法としては、入力電圧の全範囲を満たすことができるゲインを算出する。そして、最大電力が供給できるように、トランスの巻数比、一次インダクタンス、漏れインダクタンス、及び、共振コンデンサの容量、周波数等を設定することになる。ここで、一次インダクタンスと漏れインダクタンスの比は、その値を小さくする程、ゲインを増やすことができる。漏れインダクタンスは、その値が小さい程、また、共振コンデンサはその容量が大きい程、ゲインを増やすことができる。また、励磁電流に大きく関連する励磁インダクタンスは、一次インダクタンスと漏れインダクタンスの差分として算出され、励磁電流と励磁インダクタンスは、おおよそ概略式である以下の式（４）で表される関係がある。

ここで、Ｉｍは励磁電流、ｎは巻数比、Ｖｏは出力電圧、ｆはスイッチング周波数、Ｌｍは励磁インダクタンスを指している。

この概略式（４）より、励磁電流を減らすためには励磁インダクタンスを大きく設定すればよいことがわかる。周知の方法で必要電力に対するトランス１１１の一次インダクタンスと漏れインダクタンスが求められると、上述したように励磁インダクタンスは、単純に一次インダクタンスと漏れインダクタンスの差分として求めることができる。このとき、算出された励磁インダクタンスは、最大電力を出力するために最適な励磁インダクタンスとなっている。しかし、その一方、算出された励磁インダクタンスでは、軽負荷状態においては、励磁電流が流れ過ぎている過剰な電力状態となってしまい、効率を低下させる要因となる。

概略式（４）に示すように、励磁電流Ｉｍは、励磁インダクタンスＬｍと反比例の関係にあるので、励磁インダクタンスＬｍを大きくすれば、励磁電流Ｉｍが小さくなる。このため、軽負荷状態の効率を改善するためには、重負荷時での小さな励磁インダクタンスを、軽負荷時には大きな励磁インダクタンスに変化するような回路構成にする必要があり、その結果として励磁電流を少なくすることができる。

（スタンバイモード時の回路動作）
図８に示す回路構成の電源装置１２９では、電子機器１３０の動作状態が軽負荷状態であるスタンバイモードの場合には、信号入力端子２１９の入力信号のレベルがローレベルになる。この場合、フォトカプラ２１６の発光ダイオード２１６ａには電流は流れず、その結果、フォトトランジスタ２１６ｂもオフ状態となるため、トランジスタ２１３もオフ状態となる。トランジスタ２１３がオフ状態であるため、ＦＥＴ２１１のゲート端子には電圧Ｖｃｃが印加されず、ＦＥＴ２１１はオフ状態となる。したがって、トランス１１１の一次巻線の構成は、一次巻線１１１ｂと一次巻線１１１ａが直列接続された状態となり、信号入力端子２１９の入力信号がハイレベルの場合と比べて、一次巻線の巻数が増加した状態に切り替わる。

トランス１１１の一次インダクタンスは、トランス１１１の特性値であるＡＬ値に一次巻線の巻数の二乗値を乗ずることにより算出されるため、信号入力端子２１９からの入力信号の状態変化により、一次巻線の構成が変化する。即ち、一次巻線が一次巻線１１１ｂだけか、一次巻線１１１ｂ、１１１ａが直列接続されているかにより、一次巻線数が大きく変化し、一次インダクタンスも大きく変化することになる。一方で、漏れインダクタンスは、トランス１１１の構造によってほぼ決まり、一次巻線の巻数が変化したとしても殆ど変化せず、この変化量は一次インダクタンスの変化量からすれば無視できる量である。したがって、励磁インダクタンスの変化量は、一次インダクタンスの変化量そのものと考えることができる。前述した式（４）より、励磁電流は一次巻線の巻数比に比例し、励磁インダクタンスに反比例する関係であることがわかる。一次巻線の巻数が増加し、巻線比、即ち（一次巻線数／二次巻線数）が増加すると、励磁電流も増加する関係にあるが、励磁インダクタンスは巻数の二乗倍で効いてくるため、一次巻線の巻数を増やすと励磁電流は結果として低下することになる。

一方、負荷電流と巻線比には、以下の式（５）に示す関係がある。

ここで、Ｉｏｐは負荷電流を一次側に変換した電流、Ｉｏは負荷電流、ｎは巻数比である。式（５）より、一次巻線数を増やして巻数比ｎを上げると、一次側に変換した負荷電流Ｉｏｐは低下することになり、励磁電流と合わせた一次側電流は、より低下することになる。ただし、そもそも軽負荷状態では負荷電流は殆ど流れていないため、この電流Ｉｏｐ自体、励磁電流と比較すると非常に小さい電流となっている。即ち、軽負荷状態における一次側電流は、励磁電流が殆ど支配的となっている。

一次側電流の測定の一例として、次の２つの条件にて実験を行った。
＜条件１＞
このときの一次インダクタンス：６５μＨ、漏れインダクタンス：３０μＨ、一次巻線数：２８ターン、二次巻線数：６ターン、負荷電流：０．０１Ａである。
このときのシミュレーション結果では、一次側電流の電流値は７．９Ａであった。
＜条件２＞
このときの一次インダクタンス：１０２μＨ、漏れインダクタンス：３０μＨ、一次巻線数：３５ターン、二次巻線数：６ターン、負荷電流：０．０１Ａである。
条件２では、条件１に比べ、一次巻線数を７ターン（＝３５ターン−２８ターン）増やした結果、一次側インダクタンスが３７μＨ（＝１０２μＨ−６５μＨ）増加した。このときのシミュレーション結果では、一次側電流の電流値は６．２Ａであり、約２２％（＝（（７．９Ａ−６．２Ａ）／７．９Ａ）×１００（％））の低減効果があった。

上述した特性変化により、駆動周波数（スイッチング周波数）は４７ｋＨｚから３７ｋＨｚに低下した。駆動周波数だけに注目すると、前述した式（４）より、駆動周波数ｆが低下すると励磁電流Ｉｍは増加する関係にある。前述したように、一次インダクタンスは、漏れインダクタンスと励磁インダクタンスの和である。また、一次インダクタンスはトランス１１１の特性値であるＡＬ値を一次巻線数の二乗倍することにより算出され、漏れインダクタンスはトランスの構造によりほぼ決定される。したがって、一次インダクタンスは一次巻線数の二乗倍に比例し、漏れインダクタンスは固定値と考えられるため、励磁インダクタンスは、一次巻線数の二乗倍した値に関連して大きく変化することになる。励磁電流は、前述した式（４）により算出することができるが、式（４）において、一次巻線に関連する項は、巻数比ｎと励磁インダクタンスＬｍである。一次巻線数が増えると、巻線比も大きくなるが、励磁インダクタンスは巻線数の二乗倍で大きくなるため、巻線比よりも大きくなるため、全体効果として、励磁電流が低下する結果となる。

上述した実験の電流波形を比較した結果が図９（ａ）である。図９（ａ）は、上述した実験の条件１、２の電流波形を示したグラフであり、横軸は時間を示し、縦軸は電流値（単位：Ａ）を示している。図中、波形３０５は、トランス１１１の一次巻線が１１１ｂのみの状態（即ち、ＦＥＴ２１１がオンした状態）である条件１の場合の電流波形である。一方、波形３０６は、トランス１１１の一次巻線が、一次巻線１１１ｂと一次巻線１１１ａとが直列接続された状態（即ち、ＦＥＴ２１１がオフ状態）である条件２の場合の電流波形である。図９（ａ）に示す電流波形は、軽負荷時における電流波形であるため、負荷電流分が殆どなく、励磁電流分だけから構成されている。

２つの電流波形を比較すると、波形３０５の電流波形に対し、波形３０６の電流波形は、最大電流値と最小電流値が減少し、また、スイッチング周期が長い、即ち駆動周波数が低くなっていることがわかる。その結果、波形３０６の実効電流値は、波形３０５に比べて、約２２％低減されている。なお、図８では、重負荷時の通常モードでは、フォトカプラ２１６やトランジスタ２１３をオンして電流を流し、一方、軽負荷時のスタンバイモードでは、フォトカプラ２１６やトランジスタ２１３をオンして電流を流さない回路構成としている。これにより、軽負荷状態であるスタンバイモードにおける消費電流を抑制できる回路構成となっている。

［トランスの内部構成］
図９（ｂ）は、電流共振方式の電源装置１２９に使用される分割型のトランス１１１の断面を示した断面図である。図９（ｂ）において、コア４０１は磁性材料としてのフェライトコアであり、ボビン４０２は、コア４０１を物理的に固定し、一次巻線、二次巻線の巻き領域を形成するためのボビンである。本実施例のトランス１１１は、上下からＥ型状のコア４０１をボビン４０２に通す縦型のトランスを表している。下側のコア４０１は、トランス１１１の直流重畳特性を延ばすために所定距離の間隙を構成し、コア４０１の中央部分に対して線対称の関係で一次巻線、二次巻線がボビン４０２に巻かれている。図９（ｂ）中の４０３は図８の一次巻線１１１ｂ、４０４は一次巻線１１１ａ、４０５は二次巻線１１１ｃ、４０６は二次巻線１１１ｄに対応している。二次巻線４０５、４０６は、一次巻線４０３との結合を可能な限り近付けるため、交互に重ねるように巻かれている。ピン４０７は、各巻線を電気的に接続し、また、プリント基板（不図示）に半田付けするための絡げピンである。

このように、図９（ｂ）に示すように、トランス１１１では、一次巻線１１１ｂ（図９（ｂ）の４０３）に対して、一次巻線１１１ａ（図９（ｂ）の４０４）を重ねて巻く。重負荷状態の通常モードでは、一次巻線１１１ｂ（図９（ｂ）の４０３）のみに電流を流す。一方、軽負荷状態のスタンバイモードでは、一次巻線１１１ｂ（図９（ｂ）の４０３）と一次巻線１１１ａ（図９（ｂ）の４０４）を直列に接続して電流を流すことで、一次巻線数を増加させる。これにより、一次インダクタンスを増加させるとともに励磁インダクタンスも増加させて、励磁電流を下げることで、結果として一次側電流を下げることができる。

以上説明したように、一次巻線１１１ｂに一次巻線１１１ａを直列接続した状態で一次巻線を構成し、ＦＥＴ２１１を一次巻線１１１ａに並行に接続する回路構成にし、軽負荷状態以外では、ＦＥＴ２１１をオンし、一次巻線１１１ａを短絡させる。このような回路構成にすることにより、軽負荷状態における一次側電流を低減することが可能となる。なお、一次巻線１１１ａは軽負荷状態時にのみ電流が流れる一次巻線である。そのため、最大電力時の電流を許容する線径の一次巻線１１１ｂに対し、一次巻線１１１ａの線径は、一次巻線１１１ｂに比べて細くすることにより、トランス１１１のサイズアップを抑制することができる。また、本実施例では、電子機器１３０の制御部であるＣＰＵ１２４が信号入力端子２１９にローレベルを出力するのは軽負荷状態時のみとして説明した。例えば、消費電力の条件の重負荷時、中負荷時、軽負荷時のような場合には、例えば中負荷、軽負荷時時にローレベルを出力して、一次巻線の切り換えを行ってもよい。本実施例では、一次巻線の切り換え手段として、ＦＥＴを使用した。前述したスイッチ手段としてリレー回路を使用した実施例についても、本実施例のＦＥＴ２１１を制御する回路を適用することにより、ＦＥＴをスイッチ手段として使用することが可能である。例えば、実施例２の図４（ａ）、（ｂ）のように、リレー回路の代わりにＦＥＴを使用可能な場合には、本実施例のＦＥＴ２１１を制御する回路を適用することにより、ＦＥＴをスイッチ手段として使用することが可能である。
以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

実施例５では、トランス１１１に分割型のトランスを使用した例について説明した。実施例６では、トランス１１１に積層型のトランスを使用し、軽負荷状態における漏れインダクタンスをより小さくすることで励磁インダクタンスを増加させ、結果として一次側電流を更に低減した実施例について説明する。

［トランスの内部構成］
本実施例のトランス１１１の内部構成を表した断面図が図１０（ａ）であり、実施例５の図９（ｂ）の構成と同じ要素については、同一符号を付している。図１０（ａ）では、ボビン４０２の内層に一次巻線４０３（図８の一次巻線１１１ｂに対応）を巻き、その上の層に一次巻線４０４（図８の一次巻線１１１ａに対応）を巻いている。更に、一次巻線４０４の上の層に、図１０（ａ）の上下方向に分けて、二次巻線４０５（図８の二次巻線１１１ｃに対応）、４０６（図８の二次巻線１１１ｄに対応）を巻いている。バリアテープ５０１は、各巻線間の沿面距離を確保するためのバリアテープであり、各巻線の巻数が少ない場合に、その巻き位置を設定するための目的にも使用する。なお、ボビン４０２と一次巻線４０３、４０４、二次巻線４０５、４０６の間に介在する白い部分がバリアテープである。

図１０（ａ）に示すように、トランス１１１では、軽負荷状態のときだけ電流が流れる一次巻線４０４（図８の一次巻線１１１ａ）を、一次巻線４０３（図８の一次巻線１１１ｂ）と二次巻線４０５、４０６で挟み込む巻線構成としている。このようなトランス１１１の内部構成にすることにより、ＦＥＴ２１１がオン状態となり一次巻線４０４（図８の一次巻線１１１ａ）に電流が流れない場合には、次のような状態となる。即ち、一次巻線４０３（図８の一次巻線１１１ｂ）と二次巻線４０５、４０６間の物理的距離が広がった状態と等価の状態になるため、結合係数が小さくなる。一方、ＦＥＴ２１１がオフ状態となり、一次巻線４０４（図８の一次巻線１１１ａ）にも電流が流れる場合には、一次巻線４０３（図８の一次巻線１１１ｂ）と二次巻線４０５、４０６との間はそもそも密着しているため、結合係数は大きいままである。この状態の違いにより、漏れインダクタンスは、軽負荷状態の場合の方が小さくなる。一方、軽負荷状態の場合には、一次巻線４０３（図８の一次巻線１１１ｂ）と一次巻線４０４（図８の一次巻線１１１ａ）が直列接続されるため、一次巻線数は増加し、一次インダクタンスも増加する。励磁インダクタンスは、一次インダクタンスと漏れインダクタンスとの差分であり、一次インダクタンスが増加し、漏れインダクタンスが減少すれば、励磁インダクタンスはより大きくすることができる。その結果、一次側電流をより小さくすることができる。

以上説明したように、電流共振方式の電源装置１２９に使用するトランスに積層型のトランスを使用し、一次巻線４０３と二次巻線４０５、４０６の間に、軽負荷時のみ電流が流れる一次巻線４０４を挟む巻線構成とする。そして、二次側負荷の状態に応じて、ＦＥＴ２１１をオン、オフすることによる一次巻線４０４への電流流入の有無によって、漏れインダクタンスを制御することで、軽負荷状態における一次側電流をより低減することができる。
以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

実施例５では、一次巻線の切り換えは電子機器のＣＰＵからの入力信号に応じて行う実施例について説明した。実施例７では、トランスの駆動周波数を自動検出し、検出した駆動周波数に基づいて、一次巻線の切り換えを行う電源装置の実施例について説明する。

［切り換え回路］
本実施例の電源装置１２９の回路は、実施例５の図８に示す回路図において、ＦＥＴ２１１のオン、オフを制御する回路を削除し、ＦＥＴ１０５のゲート端子とＦＥＴ２１１のゲート端子との間に、図１０（ｂ）に示す回路を追加した回路となる。即ち、図８の回路図において、ＦＥＴ２１１のゲート端子と信号入力端子２１９との間の回路要素である、トランジスタ２１３、フォトカプラ２１６、抵抗２１２、２１４、２１５、２１７、２１８を削除する。そして、これらの回路要素を取り除いた図８の回路図において、図１０（ｂ）に示す回路の入力端子６０１をＦＥＴ１０５のゲート端子に接続し、出力端子６０８をＦＥＴ２１１のゲート端子に接続した回路図が、本実施例での電源装置１２９の回路図となる。なお、その他の回路構成については、図８と同様であり、ここでの説明を省略する。以下では、本実施例で追加した回路部分について説明する。

図１０（ｂ）において、入力端子６０１は、ＦＥＴ１０５のゲート端子に接続され、入力端子６０１からは、ＦＥＴ１０５のゲート端子に入力される（印加される）パルス電圧が入力される。入力されたパルス電圧は、コンデンサ６０２を介して、第二の検知手段である周波数−電圧変換回路６０４（以下、ＦＶ回路６０４という）に入力される。なお、ＦＶ回路６０４に入力されるパルス電圧は、ダイオード６０３により下限電圧をクランプされる。ＦＶ回路６０４は、入力されるパルス電圧の周波数に比例した電圧、即ちパルス電圧の入力周波数が低ければ低い電圧を、入力周波数が高ければ高い電圧を出力する。ＦＶ回路６０４の出力電圧は、コンパレータ６０５の反転端子（−）に入力される。

コンパレータ６０５では、反転入力端子（−）に入力されたＦＶ回路６０４の出力電圧と、非反転入力端子（＋）に入力された基準電圧６０６とを比較する。ここで基準電圧６０６の電圧は、電子機器１３０が軽負荷状態のスタンバイモードのときのＦＥＴ１０５の駆動周波数（所定の周波数）に相当するパルス電圧が入力されたときのＦＶ回路６０４の出力電圧を設定している。コンパレータ６０５は、反転入力端子（−）に入力された電圧が非反転端子（＋）に入力された基準電圧６０６よりも高ければ、ローレベルの信号を出力する。一方、コンパレータ６０５は、反転入力端子（−）に入力された電圧が非反転端子（＋）に入力された基準電圧６０６よりも低ければ、ハイレベルの信号を出力する。コンパレータ６０５から出力された信号は、ＦＥＴ２１１のゲート端子に接続された制限抵抗６０７を介して、ＦＥＴ２１１のゲート端子に接続された出力端子６０８から出力され、ＦＥＴ２１１のゲート端子に入力される。

このような回路構成において、電子機器１３０の動作状態が軽負荷状態ではない（通常モード）場合は、ＦＥＴ１０５の駆動周波数が基準電圧６０６に相当する周波数以下となる。そのため、ＦＶ回路６０４から出力される電圧は、基準電圧６０６よりも低くなり、コンパレータ６０５から出力される信号電圧はハイレベルとなる。したがってＦＥＴ２１１はオン状態となり、ＦＥＴ２１１により一次巻線１１１ａがショートカットされ、一次巻線１１１ｂだけが接続された状態となる。一方、電子機器１３０の動作状態が軽負荷状態（スタンバイモード）の場合には、ＦＥＴ１０５の駆動周波数は基準電圧６０６に相当する周波数よりも高くなる。そのため、ＦＶ回路６０４から出力される電圧は基準電圧６０６よりも高くなり、コンパレータ６０５から出力される信号電圧はローレベルとなる。したがってＦＥＴ２１１はオフ状態となり、一次巻線は、一次巻線１１１ａと一次巻線１１１ｂが直列接続された構成となる。その結果、一次巻線数が増加したことにより励磁電流が減少し、一次側電流を低減することができる。

以上説明したように、電源装置の駆動周波数を自動検出し、軽負荷状態になった時点で自動的にＦＥＴ２１１をオフし、軽負荷状態時だけ電流が流れる一次巻線１１１ａを接続するように切り換えることで、結果として一次側電流を低減することができる。また、前述したスイッチ手段としてリレー回路を用いた実施例についても、リレー回路の代わりにＦＥＴを使用可能な場合には、上述した本実施例の回路を適用することにより、電源装置の駆動周波数に応じて、一次巻線の切り換えを行うことができる。
以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

実施例１〜７で説明した電源装置は、例えば電子機器１３０の一例としての画像形成装置の低圧電源、即ちコントローラ（制御部）やモータ等の駆動部へ電力を供給する電源として適用可能である。以下に、上述した実施例の電源装置が適用される画像形成装置の構成について説明する。

［画像形成装置］
図１１は、実施例１〜７で説明した電源装置１２９を備えた電子機器１３０の一例として、画像形成装置であるレーザビームプリンタ７００の概略構成を示す断面図である。レーザビームプリンタ７００は、静電潜像が形成される像担持体としての感光ドラム７０１、感光ドラム７０１を一様に帯電する帯電部７０２、感光ドラム７０１上に静電潜像を形成するレーザスキャナユニット７０８を備えている。更に、レーザビームプリンタ７００は、感光ドラム７０１に形成された静電潜像をトナーで現像し、トナー像を形成させる現像部７０３を備えている。レーザビームプリンタ７００は、感光ドラム７０１上のトナー像をカセット７０４から供給された記録材であるシート（不図示）に転写部７０５によって転写し、シートに転写されたトナー像を定着器７０６で定着させた後、シートをトレイ７０７に排出する。なお、画像形成部は、感光ドラム７０１、帯電部７０２、レーザスキャナユニット７０８、現像部７０３、転写部７０５から構成されている。また、レーザビームプリンタ７００は、低圧電源である電源装置７０９を備えている。電源装置７０９は、上述した実施例１〜７の電源装置１２９に相当する。なお、実施例１〜７の電源装置１２９を適用可能な画像形成装置は、図１１に例示したものに限定されず、例えば複数の画像形成部を備える画像形成装置であってもよい。更に、感光ドラム７０１上のトナー像を中間転写ベルトに転写する一次転写部と、中間転写ベルト上のトナー像をシートに転写する二次転写部を備える画像形成装置であってもよい。

また、レーザビームプリンタ７００は、画像形成部による画像形成動作や、シートの搬送動作を制御するコントローラ７１０を備えており、実施例３の図５に示すＣＰＵ１２４はコントローラ７１０に相当する。また、実施例５の図８の信号入力端子２１９に信号を入力しているＣＰＵ１２４もコントローラ７１０に相当する。コントローラ７１０は、画像形成部によるプリント動作が終了すると、所定期間、プリント動作をすぐに実行できるスタンバイ状態（前述した通常モードに相当）に遷移する。更に、コントローラ７１０は、所定期間経過後、レーザビームプリンタ７００の消費電力を最小限にするため、待機状態であるスリープ状態（前述したスタンバイモードに相当）に遷移する。このスリープ状態は、必要箇所以外の負荷を遮断した最も負荷の軽い状態である。

コントローラ７１０がレーザビームプリンタ７００の状態がプリント状態やスタンバイ状態、又はスリープ状態に応じて、電源装置７０９の動作を制御することにより、電源装置７０９からの電力供給を適切に制御することができる。
以上説明したように、本実施例によれば、軽負荷時の効率を向上させることができる。

１０４ ＦＥＴ
１０５ ＦＥＴ
１０７ 共振コンデンサ
１１１ トランス
１１１ａ、１１１ｂ 一次巻線
１１２ スイッチ

Claims (8)

1. 一次側と二次側が絶縁されたトランスと、直列に接続された第一のスイッチング手段及び第二のスイッチング手段と、前記トランスの一次巻線に直列に接続された共振コンデンサと、を備え、
   前記第二のスイッチング手段の一端は、前記一次巻線の前記共振コンデンサと接続された端部とは異なる端部に接続され、前記第二のスイッチング手段の他端は、前記共振コンデンサの前記一次巻線と接続された端部とは異なる端部に接続され、前記第一のスイッチング手段がオンされている場合には前記第二のスイッチング手段をオフし、前記第二のスイッチング手段がオンされる場合には前記第一のスイッチング手段をオフするように、前記第一のスイッチング手段と前記第二のスイッチング手段とを交互に動作させることにより、前記一次巻線と前記共振コンデンサを共振させて前記トランスの二次巻線に接続された負荷に電力を供給する電源装置であって、
   前記一次巻線は、第一の一次巻線及び第二の一次巻線を有し、
   一端を前記共振コンデンサに接続され、他端は前記第一の一次巻線に接続可能な第一のスイッチ手段と、一端を前記共振コンデンサに接続され、他端は前記第二の一次巻線に接続可能な第二のスイッチ手段と、を備え、
   前記第一のスイッチ手段及び前記第二のスイッチ手段は、前記負荷に応じて、それぞれ前記第一の一次巻線と前記共振コンデンサとの接続又は切断、前記第二の一次巻線と前記共振コンデンサとの接続又は切断を行うことを特徴とする電源装置。
2. 前記負荷が軽負荷の場合には、前記第一のスイッチ手段をオンして、前記共振コンデンサと前記第一の一次巻線とを接続し、前記負荷が重負荷の場合には、前記第二のスイッチ手段をオンして、前記共振コンデンサと前記第二の一次巻線とを接続することを特徴とする請求項１に記載の電源装置。
3. 前記負荷が重負荷の場合には、前記第二のスイッチ手段をオンして、前記共振コンデンサと前記第二の一次巻線とを接続し、
   前記負荷が中負荷の場合には、前記第一のスイッチ手段をオンして、前記共振コンデンサと前記第一の一次巻線とを接続し、
   前記負荷が軽負荷の場合には、前記第一のスイッチ手段及び第二のスイッチ手段をオンして前記第一の一次巻線と前記第二の一次巻線を並列に接続し、前記共振コンデンサと前記第一の一次巻線及び前記第二の一次巻線とを接続することを特徴とする請求項１に記載の電源装置。
4. 前記第一のスイッチ手段及び前記第二のスイッチ手段を制御する制御手段を備え、
   前記制御手段は、前記負荷の状態を通知する信号に応じて、前記第一のスイッチ手段及び前記第二のスイッチ手段をオン又はオフすることを特徴とする請求項１から請求項３のいずれか１項に記載の電源装置。
5. 前記第一のスイッチ手段及び前記第二のスイッチ手段は、リレー素子であることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
6. 前記第一のスイッチ手段及び前記第二のスイッチ手段は、双方向サイリスタであることを特徴とする請求項１から請求項４のいずれか１項に記載の電源装置。
7. 記録材に画像形成を行う画像形成手段と、
   請求項１から請求項６のいずれか１項に記載の電源装置と、
   を備えることを特徴とする画像形成装置。
8. 記録材に画像形成を行う画像形成手段と、
   前記画像形成手段を制御するコントローラと、
   を備えた画像形成装置であって
   請求項４に記載の電源装置と、
   を備え、
   前記コントローラは、前記画像形成装置の負荷の状態に基づいて、前記制御手段に前記負荷の状態を通知する信号を出力することを特徴とする画像形成装置。

Images