JP2020167853A - スイッチング電源 - Google Patents

Abstract

【課題】ＬＬＣモードとフライバックモードとでトランスの巻線比を異ならせることができる、スイッチング電源を提供する。【解決手段】スイッチング電源１は、フライバックスイッチ４３がオフの状態の下で、ハイサイドスイッチ４４およびローサイドスイッチ４５を交互にオンにすることにより、ＬＬＣ方式の電源回路としての動作が可能である。また、スイッチング電源１は、ハイサイドスイッチ４４およびローサイドスイッチ４５の両方がオフの状態の下で、フライバックスイッチ４３をオンおよびオフにすることにより、フライバック方式の電源回路としての動作が可能である。また、スイッチング電源１に備えられるトランス２６は、フライバック用一次巻線５１、ＬＬＣ用一次巻線５２および二次巻線５３を有している。【選択図】図１

Description

本発明は、スイッチング電源に関する。

従来、軽負荷時から重負荷時に亘って動作する電源装置が知られている。たとえば、フライバック方式とＬＬＣ方式（電流共振方式）との２つの回路トポロジーを採用し、省電力モードなどの軽負荷時にはフライバック方式の電源回路を使用し、大電力が必要となる高負荷時にはＬＬＣ方式の電源回路に切り替えて使用できる電源装置がある。

特許文献１に記載の電源装置では、ＬＬＣ方式の電源回路の構成要素である共振コンデンサを経由する電流経路と共振コンデンサを経由しない電流経路とを切り替えるスイッチング素子が設けられ、フライバック方式の電源回路を使用する際にスイッチング素子をオフにすることにより、１つのトランスをフライバック方式の電源回路とＬＬＣ方式の電源回路とに共用可能とされている。

特開２０１６−２１８３５号公報

ところが、１つのトランスを両方式の電源回路に共用する構成では、トランスの巻線比を各方式で異ならせることができない。

本発明の目的は、ＬＬＣモードとフライバックモードとでトランスの巻線比を異ならせることができる、スイッチング電源を提供することである。

前記の目的を達成するため、本発明に係るスイッチング電源は、トランスと、共振コンデンサと、第１スイッチと、第２スイッチと、第３スイッチと、を備え、トランスは、フライバック用一次巻線、ＬＬＣ用一次巻線および二次巻線を有し、第１スイッチの一端と第２スイッチの一端とが接続点を介して接続され、フライバック用一次巻線の一端と第１スイッチの他端とが接続され、フライバック用一次巻線の他端と第３スイッチの一端とが接続され、第２スイッチの他端と第３スイッチの他端とが接続され、ＬＬＣ用一次巻線の一端が共振コンデンサを介して接続点に接続され、ＬＬＣ用一次巻線の他端が第２スイッチの他端に接続されており、トランスは、第１中央脚部を有する第１コアと第２中央脚部を有する第２コアとが第１中央脚部と第２中央脚部との間に間隔を空けて突き合わされ、第１中央脚部にＬＬＣ用一次巻線が巻かれ、第２中央脚部にフライバック用一次巻線および二次巻線が巻かれた構成である。

この構成によれば、スイッチング電源は、第３スイッチがオフの状態の下で、第１スイッチおよび第２スイッチを交互にオンにすることにより、ＬＬＣ方式の電源回路としての動作が可能である。また、スイッチング電源は、第１スイッチおよび第２スイッチの両方がオフの状態の下で、第３スイッチをオンおよびオフにすることにより、フライバック方式の電源回路としての動作が可能である。

しかも、トランスがフライバック用一次巻線、ＬＬＣ用一次巻線および二次巻線を有しているので、スイッチング電源がＬＬＣ方式の電源回路として動作するときのトランスの巻線比と、スイッチング電源がフライバック方式の電源回路として動作するときのトランスの巻線比とを異ならせることができる。そのため、ＬＬＣ方式の電源回路に適切な巻線比と、フライバック方式の電源回路に適切な巻線比とを設定することができる。

本発明によれば、ＬＬＣ方式の電源回路としての動作およびフライバック方式の電源回路としての動作が可能であるうえに、ＬＬＣ方式の電源回路に適切な巻線比とフライバック方式の電源回路に適切な巻線比とを設定することができる。

本発明の一実施形態に係るスイッチング電源の構成を示す図である。 トランスの構成を図解的に示す図である。 トランスの他の構成例を図解的に示す図である。 スイッチング電源の回路構成の変形例を示す図である。

以下では、本発明の実施の形態について、添付図面を参照しつつ詳細に説明する。

＜回路構成＞
図１に示されるスイッチング電源１は、たとえば、プリンタ、スキャナまたは複合機（ＭＦＰ：Multi-Function Peripheral）などの装置に用いられる電源である。スイッチング電源１は、ＡＣ−ＤＣ変換回路１１と、ＤＣ−ＤＣ変換回路１２とを備えている。

ＡＣ−ＤＣ変換回路１１は、商用電源１３から供給される交流電圧を直流電圧に変換する回路である。ＡＣ−ＤＣ変換回路１１は、４個のダイオードＤ１，Ｄ２，Ｄ３，Ｄ４をブリッジ接続した整流回路である。具体的には、ＡＣ−ＤＣ変換回路１１では、２個のダイオードＤ１，Ｄ２の直列回路と残りの２個のダイオードＤ３，Ｄ４の直列回路とが並列に接続されている。２個のダイオードＤ１，Ｄ２の接続点および２個のダイオードＤ３，Ｄ４の接続点が一対の入力端２１，２２となり、２個のダイオードＤ１，Ｄ２の直列回路と２個のダイオードＤ３，Ｄ４の直列回路との接続点が一対の出力端２３，２４となる。一対の入力端２１，２２には、商用電源１３が接続されている。一方の出力端２３には、配線２５が接続されている。他方の出力端２４は、グランド（ＧＮＤ）に接続されている。ＡＣ−ＤＣ変換回路１１では、商用電源１３から入力端２１，２２に入力される交流電圧が全波整流され、出力端２３，２４間に、全波整流された波形の電圧が発生する。

ＤＣ−ＤＣ変換回路１２は、トランス２６およびＰＦＣ（Power Factor Correction）回路２７を備えている。

ＰＦＣ回路２７は、トランス２６の一次側に設けられている。ＰＦＣ回路２７は、巻線（インダクタ）３１、ダイオード３２、コンデンサ３３およびＰＦＣスイッチ３４を含む昇圧型コンバータの構成を有している。巻線３１およびダイオード３２は、配線２５に設けられている。巻線３１の一端がＡＣ−ＤＣ変換回路１１の出力端２３に接続され、巻線３１の他端がダイオード３２のアノードに接続されている。コンデンサ３３は、ダイオード３２のカソードとグランドとの間に介在されている。ＰＦＣスイッチ３４は、Ｎチャネル型のＭＯＳＦＥＴであり、ドレインが巻線３１とダイオード３２との間に接続され、ソースがグランドに接続されている。

また、トランス２６の一次側には、ハーフブリッジ回路４１と、共振コンデンサ４２と、第３スイッチの一例としてのフライバックスイッチ４３とが設けられている。ハーフブリッジ回路４１は、第１スイッチの一例としてのハイサイドスイッチ４４と、第２スイッチの一例としてのローサイドスイッチ４５とを備えている。ハイサイドスイッチ４４とローサイドスイッチ４５とは、接続点４６を介して接続されている。具体的には、ハイサイドスイッチ４４およびローサイドスイッチ４５は、いずれもＮチャネル型のＭＯＳＦＥＴである。接続点４６では、ハイサイドスイッチ４４のソースとローサイドスイッチ４５のドレインとが接続されている。ハイサイドスイッチ４４のドレインは、配線２５におけるＰＦＣ回路２７よりもトランス２６側の位置に接続され、ローサイドスイッチ４５のソースは、グランドに接続されている。

トランス２６は、フライバック用一次巻線５１、ＬＬＣ用一次巻線５２および二次巻線５３を備えている。

フライバック用一次巻線５１の一端は、配線２５に接続されている。フライバック用一次巻線５１の他端は、フライバックスイッチ４３を介して、グランドに接続されている。具体的には、フライバックスイッチ４３は、Ｎチャネル型のＭＯＳＦＥＴであり、フライバック用一次巻線５１の他端は、フライバックスイッチ４３のドレインに接続され、フライバックスイッチ４３のソースは、グランドに接続されている。

ＬＬＣ用一次巻線５２の一端は、共振コンデンサ４２を介して、ハーフブリッジ回路４１の接続点４６に接続されている。ＬＬＣ用一次巻線５２の他端は、グランドに接続されている。

トランス２６の二次側には、第１ダイオード６１と、第２ダイオード６２と、二次側スイッチ６３と、コンデンサ６４とが設けられている。二次巻線５３の一端には、配線６７の一端が接続されており、第１ダイオード６１および二次側スイッチ６３は、配線６７に設けられている。第１ダイオード６１のアノードは、二次巻線５３の一端に接続されている。二次側スイッチ６３は、Ｎチャネル型のＭＯＳＦＥＴであり、第１ダイオード６１のカソードは、二次側スイッチ６３のドレインに接続されている。配線６７の他端は、コンデンサ６４の一端に接続されている。また、二次巻線５３の他端には、配線６６の一端が接続されている。第２ダイオード６２は、配線６６に設けられて、アノードが二次巻線５３の他端に接続されている。配線６６の他端は、二次側スイッチ６３とコンデンサ６４の一端との間において、配線６７に接続されている。また、二次巻線５３の一端と他端との中間点は、配線６７を介して、トランス２６の二次側のグランドに接続されている。

コンデンサ６４の一端は、スイッチング電源１の出力端子と接続され、コンデンサ６４の他端は、トランス２６の二次側のグランドに接続されている。コンデンサ６４の両端間の電圧がスイッチング電源１の出力電圧として、モータなどの負荷に供給される。

＜制御構成＞
トランス２６の一次側には、一次側電圧検出部７１と、制御回路７２（制御部の一例）とが設けられている。トランス２６の二次側には、二次側電圧検出部７３と、ＣＰＵ７４とが設けられている。

一次側電圧検出部７１は、配線２５の電圧に応じた検出信号を出力する。

制御回路７２は、デジタルシグナルプロセッサである。制御回路７２は、内蔵するプログラムを読み込んで後述する各モード（フライバックモード、ＬＬＣモード）に応じた制御プログラムを実行する。制御回路７２には、ＰＦＣスイッチ３４を駆動する信号を出力するＰＦＣ駆動端子８１と、フライバックスイッチ４３を駆動する信号を出力するフライバックスイッチ駆動端子８２と、ハイサイドスイッチ４４を駆動する信号を出力するハイサイドスイッチ駆動端子８３と、ローサイドスイッチ４５を駆動する信号を出力するローサイドスイッチ駆動端子８４とを有している。制御回路７２は、ＰＦＣ駆動端子８１、フライバックスイッチ駆動端子８２、ハイサイドスイッチ駆動端子８３およびローサイドスイッチ駆動端子８４を介して、それぞれＰＦＣスイッチ３４、フライバックスイッチ４３、ハイサイドスイッチ４４およびローサイドスイッチ４５にゲート電圧を印加する。

また、制御回路７２には、一次側フィードバック入力端子８５、二次側フィードバック入力端子８６およびＬＬＣモード受信端子８７が形成されている。一次側フィードバック入力端子８５には、一次側電圧検出部７１が接続されており、一次側電圧検出部７１の検出信号が入力される。二次側フィードバック入力端子８６には、フォトカプラＰＨ１の受光素子８８が接続されている。ＬＬＣモード受信端子８７には、フォトカプラＰＨ２の受光素子８９が接続されている。

二次側電圧検出部７３は、配線６５の電圧に応じた検出信号を出力する。二次側電圧検出部７３には、フォトカプラＰＨ１の発光素子９１が接続されている。二次側電圧検出部７３から出力される検出信号は、フォトカプラＰＨ１を介して、制御回路７２の二次側フィードバック入力端子８６に入力される。

ＣＰＵ７４は、たとえば、スイッチング電源１が備えられる装置に設けられている。ＣＰＵ７４は、二次側スイッチ６３のオンおよびオフを制御する信号を出力するフライバックスイッチ端子９２と、制御回路７２にＬＬＣモードの制御を指示する信号を出力するＬＬＣモード制御端子９３とを備えている。ＬＬＣモード制御端子９３には、フォトカプラＰＨ２の発光素子９４が接続されている。ＣＰＵ７４は、ＬＬＣモード制御端子９３を介してＬＬＣモードの制御を指示するＬＬＣモード指示信号を出力する。ＬＬＣモード指示信号は、フォトカプラＰＨ２を介して、制御回路７２のＬＬＣモード受信端子８７に入力される。

＜動作モード＞
スイッチング電源１は、ＬＬＣ方式の電源回路を構成するＬＬＣモードと、フライバック方式の電源回路を構成するフライバックモードとに切り換えて使用される。

ＬＬＣモードでは、ＣＰＵ７４は、フライバックスイッチ端子９２を介して二次側スイッチ６３をオンにし、ＬＬＣモード制御端子９３からＬＬＣモード指示信号を出力する。

ＬＬＣモード指示信号が制御回路７２のＬＬＣモード受信端子８７に入力されると、制御回路７２の機能により、ＰＦＣ駆動端子８１からＰＦＣスイッチ３４に印加されるゲート電圧が制御されて、ＰＦＣ回路２７が駆動される。また、制御回路７２は、フライバックスイッチ駆動端子８２からフライバックスイッチ４３へのゲート電圧の印加を停止し、フライバックスイッチ４３をオフにする。そして、制御回路７２は、二次側フィードバック入力端子８６に入力される検出信号に基づいて、つまり配線６５の電圧である二次側電圧に基づいて、ハイサイドスイッチ駆動端子８３からハイサイドスイッチ４４に印加されるゲート電圧およびローサイドスイッチ駆動端子８４からローサイドスイッチ４５に印加されるゲート電圧を制御する。これにより、スイッチング電源１は、ＬＬＣモードとなる。

ＬＬＣモードからフライバックモードに切り替えられる際には、ＣＰＵ７４は、フライバックスイッチ端子９２を介して二次側スイッチ６３をオフにし、ＬＬＣモード制御端子９３からのＬＬＣモード指示信号の出力を停止する。

制御回路７２のＬＬＣモード受信端子８７へのＬＬＣモード指示信号の入力が停止すると、制御回路７２の機能により、ＰＦＣ駆動端子８１からＰＦＣスイッチ３４へのゲート電圧の印加が停止されて、ＰＦＣスイッチ３４がオフにされる。また、制御回路７２は、ハイサイドスイッチ駆動端子８３からハイサイドスイッチ４４へのゲート電圧の印加を停止し、ハイサイドスイッチ４４をオフにする。さらに、制御回路７２は、ローサイドスイッチ駆動端子８４からローサイドスイッチ４５へのゲート電圧の印加を停止して、ローサイドスイッチ４５をオフにする。そして、制御回路７２は、二次側フィードバック入力端子８６に入力される検出信号に基づいて、つまり配線６５の電圧である二次側電圧に基づいて、フライバックスイッチ駆動端子８２からフライバックスイッチ４３に印加されるゲート電圧を制御する。これにより、スイッチング電源１は、フライバックモードとなる。

なお、一次側フィードバック入力端子８５に入力される検出信号、つまり配線２５の電圧である一次側電圧は、ＰＦＣ回路２７のＰＦＣスイッチ３４のスイッチング制御に使用される。

＜トランス＞
トランス２６は、図２に示されるように、一対の第１コア１０１と第２コア１０２とを突き合わせた磁心構造を有している。

第１コア１０１は、Ｅ型フェライトコアである。第１コア１０１は、中央脚部１１１と、その両側に離間して中央脚部１１１と平行に延びる側脚部１１２，１１３と、中央脚部１１１および側脚部１１２，１１３を連結した連結部１１４とを一体に有している。中央脚部１１１は、側脚部１１２，１１３よりも短く形成されている。

第２コア１０２は、Ｅ型フェライトコアである。第２コア１０２は、中央脚部１２１と、その両側に離間して中央脚部１２１と平行に延びる側脚部１２２，１２３と、中央脚部１２１および側脚部１２２，１２３を連結した連結部１２４とを一体に有している。中央脚部１２１および側脚部１２２，１２３は、同じ長さに形成されている。

第１コア１０１と第２コア１０２とは、中央脚部１１１と中央脚部１２１とが突き合わされ、側脚部１１２，１１３と側脚部１２２，１２３とが突き合わされた状態に設けられている。中央脚部１１１が側脚部１１２，１１３よりも短く形成されることにより、中央脚部１１１と中央脚部１２１との間にギャップＧが形成されている。

ＬＬＣ用一次巻線５２は、第１コア１０１の中央脚部１１１に巻かれている。

フライバック用一次巻線５１および二次巻線５３は、第２コア１０２の中央脚部１２１に巻かれている。具体的には、第２コア１０２の中央脚部１２１には、二次巻線５３が巻かれ、二次巻線５３を取り囲むように絶縁テープ１３１（絶縁材の一例）が巻かれ、フライバック用一次巻線５１が絶縁テープ１３１を挟んで二次巻線５３と重なるように巻かれている。

この構成により、トランス２６では、ＬＬＣ用一次巻線５２と二次巻線５３との結合率を示す結合係数が相対的に小さい値となり、フライバック用一次巻線５１と二次巻線５３との結合率を示す結合係数が相対的に大きい値であって、１に近い値となる。

＜トランスの他の構成＞
トランス２６は、図２に示される構成に限らず、図３に示される構成であってもよい。

図３に示される構成では、二次巻線５３は、第２コア１０２の中央脚部１２１の連結部１２４に近い位置に巻かれ、フライバック用一次巻線５１は、中央脚部１２１の先端に近い位置に巻かれている。

フライバック用一次巻線５１と二次巻線５３との間にはギャップＧが存在しない一方、ＬＬＣ用一次巻線５２と二次巻線５３との間にはギャップＧが存在するので、この構成によっても、ＬＬＣ用一次巻線５２と二次巻線５３との結合率を示す結合係数が相対的に小さい値となり、フライバック用一次巻線５１と二次巻線５３との結合率を示す結合係数が相対的に大きい値となる。また、フライバック用一次巻線５１と二次巻線５３とを物理的な距離で離すことができ、二次巻線５３の巻数が多くても、フライバック用一次巻線５１と二次巻線５３との間での絶縁を確保することができる。

＜作用効果＞
以上のように、スイッチング電源１は、フライバックスイッチ４３がオフの状態の下で、ハイサイドスイッチ４４およびローサイドスイッチ４５を交互にオンにすることにより、ＬＬＣ方式の電源回路としての動作が可能である。また、スイッチング電源１は、ハイサイドスイッチ４４およびローサイドスイッチ４５の両方がオフの状態の下で、フライバックスイッチ４３をオンおよびオフにすることにより、フライバック方式の電源回路としての動作が可能である。

しかも、トランス２６がフライバック用一次巻線５１、ＬＬＣ用一次巻線５２および二次巻線５３を有しているので、スイッチング電源１がＬＬＣ方式の電源回路として動作するときのトランス２６の巻線比と、スイッチング電源１がフライバック方式の電源回路として動作するときのトランス２６の巻線比とを異ならせることができる。そのため、ＬＬＣ方式の電源回路に適切な巻線比とフライバック方式の電源回路に適切な巻線比とを独立で設定することができる。

また、フライバックスイッチ４３がフライバック用一次巻線５１の他端とグランドとの間に設けられていることにより、フライバックスイッチ４３にＮチャネル型のＭＯＳＦＥＴを用いることができ、そのゲート駆動に差動増幅器が不要であり、回路構成を簡素化することができる。

＜変形例＞
以上、本発明のいくつかの実施形態について説明したが、本発明は、他の形態で実施することもできる。

たとえば、共振コンデンサ４２は、図４に示されるように、ＬＬＣ用一次巻線５２の他端とグランドとの間に設けられていてもよい。言い換えれば、ＬＬＣ用一次巻線５２の他端と共振コンデンサ４２の一端とが接続され、共振コンデンサ４２の他端がグランドに接続されていてもよい。

その他、前述の構成には、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１：スイッチング電源
２６：トランス
４２：共振コンデンサ
４３：フライバックスイッチ
４４：ハイサイドスイッチ
４５：ローサイドスイッチ
５１：フライバック用一次巻線
５２：ＬＬＣ用一次巻線
５３：二次巻線
７２：制御回路
１０１：第１コア
１０２：第２コア
１１１：中央脚部
１２１：中央脚部
１３１：絶縁テープ

Claims (4)

1. トランスと、
   共振コンデンサと、
   第１スイッチと、
   第２スイッチと、
   第３スイッチと、を備え、
   前記トランスは、フライバック用一次巻線、ＬＬＣ用一次巻線および二次巻線を有し、
   前記第１スイッチの一端と前記第２スイッチの一端とが接続点を介して接続され、
   前記フライバック用一次巻線の一端と前記第１スイッチの他端とが接続され、
   前記フライバック用一次巻線の他端と前記第３スイッチの一端とが接続され、
   前記第２スイッチの他端と前記第３スイッチの他端とが接続され、
   前記ＬＬＣ用一次巻線の一端が前記共振コンデンサを介して前記接続点に接続され、
   前記ＬＬＣ用一次巻線の他端が前記第２スイッチの他端に接続されており、
   前記トランスは、第１中央脚部を有する第１コアと第２中央脚部を有する第２コアとが前記第１中央脚部と前記第２中央脚部との間に間隔を空けて突き合わされ、前記第１中央脚部に前記ＬＬＣ用一次巻線が巻かれ、前記第２中央脚部に前記フライバック用一次巻線および前記二次巻線が巻かれた構成である、
   スイッチング電源。
2. 請求項１に記載のスイッチング電源であって、
   制御部、を備え、
   前記制御部は、
   ＬＬＣモードにおいて、前記第３スイッチがオフの状態の下で、前記第１スイッチおよび前記第２スイッチを交互にオンするスイッチング制御を行い、
   フライバックモードにおいて、前記第１スイッチおよび前記第２スイッチの両方がオフの状態の下で、前記第３スイッチをオンおよびオフさせるスイッチング制御を行う、
   スイッチング電源。
3. 請求項１または２に記載のスイッチング電源であって、
   前記フライバック用一次巻線および前記二次巻線は、それぞれの少なくとも一部が重なり合い、
   前記フライバック用一次巻線および前記二次巻線の重なり合う部分の間に、絶縁材が介在されている、
   スイッチング電源。
4. 請求項１または２に記載のスイッチング電源であって、
   前記フライバック用一次巻線および前記二次巻線は、互いに重なり合わないように離間している、
   スイッチング電源。

Images