JP6602402B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6602402B2
JP6602402B2 JP2017566257A JP2017566257A JP6602402B2 JP 6602402 B2 JP6602402 B2 JP 6602402B2 JP 2017566257 A JP2017566257 A JP 2017566257A JP 2017566257 A JP2017566257 A JP 2017566257A JP 6602402 B2 JP6602402 B2 JP 6602402B2
Authority
JP
Japan
Prior art keywords
frame
boundary line
lead
die pad
suspension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017566257A
Other languages
English (en)
Other versions
JPWO2017138072A1 (ja
Inventor
貴雅 岩井
聡 近藤
裕史 川島
純司 藤野
健 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2017138072A1 publication Critical patent/JPWO2017138072A1/ja
Application granted granted Critical
Publication of JP6602402B2 publication Critical patent/JP6602402B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49517Additional leads
    • H01L23/49524Additional leads the additional leads being a tape carrier or flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49544Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49579Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582Metallic layers on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Description

本発明は半導体装置に関し、特に半導体装置を搭載するためのダイパッドを含むリードフレームを備える半導体装置に関するものである。
半導体装置を形成する際には、リードフレームと半導体素子とが電気的に接続され、リードフレームと半導体素子とが、または複数の半導体素子同士が、ワイヤ材で電気的に接続され、その後、モールド樹脂を用いて樹脂封止がなされる。リードフレームは、用途に応じて様々な形状および材料のものが用いられている。
しかし、このような半導体装置においては、樹脂封止する際に、半導体素子が載置されるリードフレームのダイパッドが、モールド樹脂の流動抵抗を受けることにより元の位置からシフトするダイパッドシフトと呼ばれる現象が起こることが知られている。ダイパッドシフトが起これば、樹脂封止がなされた領域からワイヤ材、半導体素子およびダイパッドが露出する不具合が起こることがある。このためダイパッドシフトの発生を抑制することが好ましい。
ダイパッドシフトの発生を抑制するためには、ダイパッドを支持する吊りリードの剛性を高めることが好ましい。この観点から、たとえば特開2006−186132号公報(特許文献1)においては、吊りリードの一部にV字型の溝を設けることによりその剛性を高める技術が開示されている。
特開2006−186132号公報
上記特許文献1に開示される構造を用いた場合、吊りリードの剛性を高くすることはできる。しかし吊りリードがダイパッドの一方向のみから接続された構成を有するリードフレームに特許文献1の構造を適用した場合には、ダイパッドシフトを抑制することが困難となる。
本発明は、以上の問題に鑑みてなされたものであり、その目的は、リードフレームのダイパッドシフトをより確実に抑制することができる半導体装置を提供することである。
本発明の半導体装置は、半導体素子と、リードフレームとを備える。リードフレームは半導体素子を搭載する。リードフレームは、半導体素子を搭載するダイパッドと、第1および第2の吊りリードと、フレーム枠とを含む。ダイパッドとフレーム枠との主表面は互いに異なる平面上に位置し、ダイパッドとフレーム枠とは第1および第2の吊りリードにより接続される。第1の吊りリードとダイパッドとの第1境界線は、第2の吊りリードとダイパッドとの第2境界線と異なる直線上を延びる。第1の吊りリードとフレーム枠との第3境界線は、第2の吊りリードとフレーム枠との第4境界線と異なる直線上を延びる。
本発明によれば、第1境界線が第2境界線と異なる直線上を延び、第3境界線が第4境界線と異なる直線上を延びることにより、吊りリードの剛性が高められ、ダイパッドシフトをより確実に抑制することができる。
本実施の形態の半導体装置の全体構成を示す概略斜視図である。 実施の形態1のリードフレームの構成を示す概略斜視図である。 実施の形態1の半導体装置の全体構成を示す正面図である。 トランスファーモールド法により実施の形態1の半導体装置の構成要素が封止される工程の態様を示す正面図である。 コンプレッションモールド法により実施の形態1の半導体装置の構成要素が封止される工程の態様を示す正面図である。 比較例のリードフレームの構成を示す概略斜視図である。 比較例の半導体装置の全体構成を示す正面図である。 トランスファーモールド法により比較例の半導体装置の構成要素が封止される工程の態様を示す正面図である。 コンプレッションモールド法により比較例の半導体装置の構成要素が封止される工程の態様を示す正面図である。 実施の形態2のリードフレームの構成を示す概略斜視図である。 実施の形態2の半導体装置の全体構成を示す正面図である。 実施の形態3のリードフレームの構成を示す概略斜視図である。 実施の形態3の半導体装置の全体構成を示す正面図である。 実施の形態4のリードフレームの構成の第1例を示す概略斜視図である。 実施の形態4の半導体装置の全体構成を示す正面図である。 実施の形態4のリードフレームの構成の第2例を示す概略斜視図である。 実施の形態5のリードフレームの構成を示す概略斜視図である。 実施の形態5の半導体装置の全体構成を示す正面図である。 実施の形態6のリードフレームの構成の第1例を示す概略斜視図である。 実施の形態6のリードフレームの構成の第2例を示す概略斜視図である。
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
まず本実施の形態の半導体装置の構成について図1を用いて説明する。なお、説明の便宜のため、X方向、Y方向、Z方向が導入されている。図1を参照して、本実施の形態の半導体装置100は、半導体素子が搭載されたリードフレームが、モールド樹脂により封止されたた構成を有している。具体的には、半導体装置100は、半導体素子1と、リードフレーム2とを主要な構成要素として備えている。
半導体素子1としては、図1においては半導体素子1aと、半導体素子1bとを有している。またリードフレーム2としては、図1においては、ダイパッド2aと、フレーム枠2bと、吊りリード2cとを含むリードフレーム部材と、独立フレーム枠2dを含むリードフレーム部材とを有し、これらのリードフレーム部材が互いに間隔をあけて配置されている。
ダイパッド2aは、リードフレーム2において半導体素子1が搭載される領域である。図1においてはダイパッド2aには半導体素子1aが、導電性接着剤3aにより電気的に接続されている。
フレーム枠2bは、リードフレーム2全体の平面視における最も外側に配置される領域である。フレーム枠2bはダイパッド2aと一体となっているためフレーム枠2bには半導体素子1が搭載されていない。しかしダイパッド2aなどから独立して配置されている、フレーム枠2bとは別の独立フレーム枠2dには半導体素子1bが、導電性接着剤3bにより電気的に接続されている。フレーム枠2bおよび独立フレーム枠2dには、図1のZ方向における枠部(リードフレームの切断加工後において残存している枠部)が存在してもよい。
吊りリード2cは、リードフレーム2において、ダイパッド2aとフレーム枠2bとを接続する領域であり、ダイパッド2aとフレーム枠2bとの間に配置されている。すなわちリードフレーム2においては、ダイパッド2aと、吊りリード2cと、フレーム枠2bとがX方向に関してこの順に並ぶように配置されている。
吊りリード2cは、吊りリード4aと、吊りリード4bと、吊りリード4cとの3つの領域に分かれており、これらはこの順にZ方向に関して並ぶように配置されている。吊りリード2cのうち、吊りリード4aとダイパッド2aとは境界線5aにより、吊りリード4bとダイパッド2aとは境界線5bにより、吊りリード4cとダイパッド2aとは境界線5cにより、それぞれ接続されている。また吊りリード4aとフレーム枠2bとは境界線6aにより、吊りリード4bとフレーム枠2bとは境界線6bにより、吊りリード4cとフレーム枠2bとは境界線6cにより、それぞれ接続されている。これらの境界線5a〜5c,6a〜6cはY方向に延びている。
その他、図1の半導体装置100は、各領域間を電気的に接続するためのワイヤ材7を有しており、図1においては、ワイヤ材7としてワイヤ材7aと、ワイヤ材7bとを有している。半導体素子1aに搭載された図示されない端子または電極などと、たとえば端子8とは、ワイヤ材7aにより電気的に接続されている。ここでの端子8は、たとえばフレーム枠2bとXY平面上において互いに間隔をあけて並びZ方向の座標がほぼ等しい位置に配置されている。また半導体素子1aに搭載された図示されない端子または電極などと、半導体素子1bに搭載された図示されない端子または電極などとは、ワイヤ材7bにより電気的に接続されている。
ダイパッド2a、フレーム枠2bおよび吊りリード2cとを含むリードフレーム部材のフレーム枠2bにはリード10が接続されており、このリード10によりフレーム枠2b(半導体素子1a)と半導体装置100の外部とが電気的に接続される。また独立フレーム枠2dを含むリードフレーム部材の独立フレーム枠2dにはリード11が接続されており、このリード11により独立フレーム枠2d(半導体素子1b)と半導体装置100の外部とが電気的に接続される。
以上の半導体素子1a,1bが搭載されたリードフレーム2は、モールド樹脂12により封止されている。なお図1においてはモールド樹脂12に封止された領域の内部のリードフレーム2などを重点的に示す観点から、モールド樹脂12は点線で示している。
次に、図2および図3を用いて、本実施の形態の半導体装置100に含まれるリードフレーム2についてより詳細に説明する。なお図2は図1中の、ダイパッド2a、フレーム枠2bおよび吊りリード2cからなるリードフレーム部材を図1よりも拡大して示している。図3は本実施の形態の半導体装置100を図1中に矢印で示す方向Aから、モールド樹脂12に封止される部分を含めて透視した状態を示している。
図2および図3を参照して、本実施の形態の半導体装置100におけるリードフレーム2の、ダイパッド2aなどを含むリードフレーム部材においては、ダイパッド2aおよびフレーム枠2bは、いずれもたとえば平面視において矩形の平板形状を有している。また当該リードフレーム部材においては、吊りリード2cおよびフレーム枠2bは、ダイパッド2aの主表面上の一方向側のみに位置している。ここで一方向側とは、図1におけるX方向の負方向を意味している。すなわち平面視において矩形状のダイパッド2aのうちX方向に関する負方向側(後側)に、吊りリード2cおよびフレーム枠2bが配置されている。しかしダイパッド2aの矩形状のうち上記以外の3方向、すなわちX方向の正方向側(前側)、およびY方向に関する2方向側には、吊りリード2cおよびフレーム枠2bは配置されていない。
上記のリードフレーム部材は、もともとダイパッド2a、吊りリード2cおよびフレーム枠2bを含む単一の平板状の部材である。この単一の部材が、吊りリード2cとダイパッド2aとを接続する境界線5a,5b,5cにおいて図2および図3のZ方向下方に凸となるように折り曲げられ、吊りリード2cとフレーム枠2bとを接続する境界線6a,6b,6cにおいて図2および図3のZ方向上方に凸となるように折り曲げられている。このように単一の平板状の部材を折り曲げて図2に示すようなリードフレーム2の部材を形成する際には、平板状の部材に対してプレス加工がなされることが好ましい。
このようなプレス加工により、リードフレーム2に含まれるダイパッド2aの主表面とフレーム枠2bの主表面とは互いに異なる平面上に位置している。すなわちダイパッド2aの主表面に比べてフレーム枠2bの主表面はZ方向上方に配置されており、ダイパッド2aとフレーム枠2bとの間に段差が形成されている。ただしフレーム枠2bの主表面はダイパッド2aの主表面とほぼ平行となっており、これらはいずれもXY平面に沿うように拡がっている。フレーム枠2bがダイパッド2aに比べてZ方向上方に配置されるのは、境界線5a〜5cおよび境界線6a〜6cにおけるリードフレーム部材の屈曲により、ダイパッド2aとフレーム枠2bとの間に配置される吊りリード2cがフレーム枠2b側に向かうにつれZ方向上側に向かうように延びているためである。
また上記のように本実施の形態においては吊りリード2cは吊りリード4aと、吊りリード4bと、吊りリード4cとの3つの領域に分かれているが、それぞれの吊りリード4a,4b,4cの間は、Y方向に関して若干の隙間が設けられている。この隙間のY方向に関する寸法は、たとえばフレーム枠2bの厚みにほぼ等しいことが好ましい。この隙間の存在により、リードフレーム2の形状を形成するためのプレス加工の際に材料を折り曲げやすくすることができる。そして、吊りリード4b(第1の吊りリード)とダイパッド2aとの境界線5b(第1境界線)は、吊りリード4a(第2の吊りリード)とダイパッド2aとの境界線5a(第2境界線)と異なる直線上を延びている。
すなわち境界線5bと境界線5aとは、いずれもダイパッド2aの主表面上(ダイパッド2aの主表面がなす平面上)に位置し当該表面上を延びているため、これらは同一の平面上(XY平面に沿う面上)に配置されている。また境界線5bと境界線5aとはY方向に沿うように互いに平行に延びているが、これらは同一直線上に乗るようには配置されていない。つまり境界線5bよりも境界線5aの方が、X方向に関する正の方向(図2における前側)に配置されており、境界線5aと境界線5bとは互いに間隔をあけて並列している。なおここで平行とは、たとえば境界線5bと境界線5aとの延びる方向に関して1μm移動したときの境界線5bと境界線5aとの距離の変化が10nm以下である二つの直線の配置関係をいうこととする。
また上記と同様に、本実施の形態においては吊りリード4b(第1の吊りリード)とフレーム枠2bとの境界線6b(第3境界線)は、吊りリード4a(第2の吊りリード)とフレーム枠2bとの境界線6a(第4境界線)と異なる直線上を延びている。すなわち境界線6bと境界線6aとは、いずれもフレーム枠2bの主表面上(フレーム枠2bの主表面がなす平面上)に位置し当該表面上を延びているため、これらは同一の平面上(XY平面に沿う面上)に配置されている。また境界線6bと境界線6aとはY方向に沿うように互いに平行に延びているが、これらは同一直線上には配置されておらず、境界線6bよりも境界線6aの方が、X方向に関する正の方向に配置されている。
さらに同様に、本実施の形態では吊りリード4b(第1の吊りリード)とダイパッド2aとの境界線5b(第1境界線)は、吊りリード4c(第3の吊りリード)とダイパッド2aとの境界線5c(第5境界線)と異なる直線上を延びている。すなわち境界線5bおよび境界線5cも上記と同様にいずれもダイパッド2aの主表面上に位置し、当該表面上をY方向に沿うように互いに平行に延びている。また吊りリード4b(第1の吊りリード)とフレーム枠2bとの境界線6b(第3境界線)は、吊りリード4c(第3の吊りリード)とフレーム枠2bとの境界線6c(第6境界線)と異なる直線上を延びている。すなわち境界線6bおよび境界線6cも上記と同様にいずれもフレーム枠2bの主表面上に位置し、当該表面上をY方向に沿うように互いに平行に延びている。これにより、境界線5bよりも境界線5cの方が、X方向に関する正の方向(図2における前側)に配置されており、同様に境界線6bよりも境界線6cの方が、X方向に関する正の方向に配置されている。
以上により、本実施の形態の図2においては、Y方向に関する中央に配置される吊りリード4bよりも、Y方向において吊りリード4bの一方側および他方側に配置される吊りリード4aおよび吊りリード4cの方が、X方向の正方向側(前側)に配置されている。なお本実施の形態においては、境界線5aおよび境界線5c、ならびに境界線6aおよび境界線6cは、いずれもほぼ一直線上に乗るように配置されている。そして吊りリード4aと吊りリード4cとはほぼ同一平面上に拡がるように配置されている。ただしこのような構成に限らず、たとえば境界線5aが境界線5cよりもX方向の前側に配置されてもよいし、その逆に境界線5cが境界線5aよりもX方向の前側に配置されてもよい。
また図2においては、ダイパッド2aの主表面と吊りリード2c(吊りリード4a,4b,4c)の主表面とのなす角度、およびフレーム枠2bの主表面と吊りリード2c(吊りリード4a,4b,4c)の主表面とのなす角度がいずれも90°よりも大きくなっている。しかしこのような構成に限らず、たとえば上記の角度が90°であってもよいし、90°より小さくてもよい。また図2においては、ダイパッド2aの主表面と吊りリード2c(吊りリード4a,4b,4c)の主表面とのなす角度、およびフレーム枠2bの主表面と吊りリード2c(吊りリード4a,4b,4c)の主表面とのなす角度がほぼ等しくなっている。しかしこれらの角度は互いに等しくなくてもよく、たとえばダイパッド2aと吊りリード4aとのなす角度と、ダイパッド2aと吊りリード4cとのなす角度とが10°以上異なっていてもよい。
なお本実施の形態の図2においては、分割された3つの吊りリード4a,4b,4cの延在方向における長さは等しいことが好ましい。すなわち吊りリード4bの境界線5bと境界線6bとの距離としての延在方向の長さは、吊りリード4aの境界線5aと境界線6aとの距離としての延在方向の長さに等しくなっている。同様に、吊りリード4cの境界線5cと境界線6cとの距離としての延在方向の長さは、吊りリード4aの境界線5aと境界線6aとの距離としての延在方向の長さに等しくなっている。なおここで長さが等しいとは、当該長さの誤差が±3%以内であることを意味する。
なお図2においては、吊りリード4aと吊りリード4cとは、Y方向に関する中央部の吊りリード4bに関して互いに左右対称となるように配置されており、吊りリード4aおよび吊りリード4cのY方向の寸法が等しくなっている。すなわちY方向に関して、境界線5aと境界線5cとの長さは互いに等しく、境界線6aと境界線6cとの長さは互いに等しくなっている。しかしこのような態様に限らず、たとえば境界線5aと境界線5cとの長さは異なっていてもよく、境界線6aおよび境界線6cとの長さは異なっていてもよい。ただし境界線5aと境界線6aとの長さ、および境界線5cと境界線6cとの長さは互いに等しいことがより好ましい。
また図2においては、Y方向に関する中央部の吊りリード4bのY方向の寸法が、吊りリード4aおよび吊りリード4cのY方向の寸法よりも長くなっている。しかしこのような態様に限られず、たとえば吊りリード4aおよび/または吊りリード4cのY方向の寸法が、吊りリード4bのY方向の寸法よりも長くなっていてもよい。
本実施の形態におけるモールド樹脂12は、図4に示すトランスファーモールド法または図5に示すコンプレッションモールド法により、半導体素子1およびリードフレーム2などを封止する。次に図4を用いて、トランスファーモールド法について説明する。
図4を参照して、本実施の形態においては、リードフレーム2のたとえばダイパッド2a上および独立フレーム枠2dの主表面上に半導体素子1a,1bが接合され、かつワイヤ材7a,7bのそれぞれが上記の2つの領域間を電気的に接続したものが、下金型21および上金型22により型締めされる。このとき、たとえばフレーム枠2bに接続されるリード10の一部および独立フレーム枠2dに接続されるリード11の一部は、下金型21および上金型22により型締めされ最終的に封止される領域としてのキャビティ23の外側にはみ出ることが好ましい。
プランジャ24上にモールド樹脂が設置され、プランジャ24がZ方向上方に押し込まれる。これによりプランジャ24上のモールド樹脂は加圧され、流動性を増す。モールド樹脂はゲート25を通って溶融しながら流動し、キャビティ23内に到達する。モールド樹脂はキャビティ23内において、ダイパッド2aのZ方向上側を流れるモールド樹脂12aと、ダイパッド2aのZ方向下側を流れるモールド樹脂12bとに分かれるように流動する。しかしダイパッド2aよりもX方向の下流側においてはモールド樹脂12aとモールド樹脂12bとが合流し、これらはモールド樹脂12としてキャビティ23内のほぼ全体を充填する。この間、下金型21および上金型22は加熱されているため、たとえばモールド樹脂12の樹脂材料が熱硬化性樹脂であれば、この熱によりモールド樹脂12は硬化し、半導体素子1などは固化したモールド樹脂12に封止される。
次に図5を用いて、コンプレッションモールド法について説明する。図5を参照して、リードフレーム2のたとえばダイパッド2a上および独立フレーム枠2dの主表面上に半導体素子1a,1bが接合され、かつワイヤ材7a,7bのそれぞれが上記の2つの領域間を電気的に接続したものが、下金型31a,31bおよび上金型32により型締めされる。このとき、上記と同様に、リード10およびリード11の一部は、下金型31a,31bおよび上金型32により型締めされ最終的に封止される領域としてのキャビティ33の外側にはみ出ることが好ましい。
その後、キャビティブロック34上にモールド樹脂が設置され、キャビティブロック34がZ方向上方に押し込まれる。これによりプランジャ24上のモールド樹脂は加圧され、流動性を増す。モールド樹脂は溶融しながらキャビティ33内をZ方向の上側に流動する。これによりモールド樹脂12はキャビティ33内のほぼ全体を充填する。この間、下金型31a,31bおよび上金型32は加熱されているため、たとえばモールド樹脂12の樹脂材料が熱硬化性樹脂であれば、この熱によりモールド樹脂12は硬化し、半導体素子1などは固化したモールド樹脂12に封止される。
次に、図6〜図9に示す比較例のリードフレームを有する半導体装置を用いて本実施の形態の経緯および背景等を説明しながら、本実施の形態の作用効果について説明する。
図6および図7はいずれも比較例を示しているが、これらはそれぞれ本実施の形態の図2および図3に対応する。図6および図7を参照して、比較例のリードフレーム2についても実施の形態1のリードフレーム2と同様にダイパッド2aとフレーム枠2bと吊りリード2cとを有している。このため図6および図7のリードフレーム2について実施の形態1と同一の要素については同一の符号を付し、その説明を繰り返さない。
ただし比較例のリードフレーム2は、吊りリード2cが複数の領域に分割されておらず単一の領域として形成されている。つまり吊りリード2cは、Y方向に関してダイパッド2aおよびフレーム枠2bの寸法と同一の寸法を有するように形成されている。そしてダイパッド2aと吊りリード2cとを接続する境界線5において、実施の形態1の境界線5a〜5cと同様に図6および図7のZ方向下方に凸となるように折り曲げられている。また吊りリード2cとフレーム枠2bとを接続する境界線6において、実施の形態1の境界線6a〜6cと同様に図6および図7のZ方向上方に凸となるように折り曲げられている。
図7に示すように、図6のようなリードフレーム2を有する半導体装置900は、リードフレーム2のダイパッド2aの部分がダイパッドシフトを起こす場合がある。ダイパッドシフトとは、半導体素子1aが搭載されたダイパッド2aの平面視における中央部からモールド樹脂12のZ方向最下面までのZ方向に関する距離Z1が、本来のダイパッド2aのモールド樹脂12最下面からの距離Z2に比べて大きくなるようにダイパッド2aが浮かび上がるなど、ダイパッド2aの位置が移動する現象である。
ダイパッドシフトはリードフレーム2の境界線5,6におけるリードフレーム2の変形により起こる。特にダイパッド2aの先端部が最も曲げモーメントが大きいため、ダイパッドシフトによりダイパッド2aとこれに隣接する吊りリード2cとの主表面同士がなす角度θ1が小さくなる。すると図7の距離Z2より距離Z1の方が大きくなる。以上がダイパッドシフトである。
ダイパッドシフトの原因は、トランスファーモールド法およびコンプレッションモールド法による樹脂封止の工程にある。すなわち図8を参照して、トランスファーモールド法を用いて図6のリードフレーム2を有する半導体装置の構成要素を樹脂封止するとき、ダイパッド2aのZ方向上側のモールド樹脂12aとZ方向下側のモールド樹脂12bとの流量の差が生じる。この流量の差により、ダイパッド2aがモールド樹脂12aから受ける流動抵抗とモールド樹脂12bから受ける流動抵抗とに差が生じる。具体的には、特にダイパッド2aからモールド樹脂12のZ方向最下面までの距離が短い(当該領域の厚みが薄い)場合、モールド樹脂12aがダイパッド2aをZ方向下側にシフトさせようとする力よりも、モールド樹脂12bがダイパッド2aをZ方向上側にシフトさせようとする力の方が大きくなる。この流動抵抗の差によるモールド樹脂がダイパッド2aに加える力の差により、ダイパッド2aはZ方向上側への力を受け、ダイパッドシフトが発生する。
次に図9を参照して、コンプレッションモールド法を用いて図6のリードフレーム2を有する半導体装置の構成要素を樹脂封止するとき、モールド樹脂12がZ方向下側から上側に向けて流動するため、ダイパッド2aはZ方向上側に大きく流動抵抗を受ける。このためダイパッド2aはZ方向上側への力を受け、ダイパッドシフトが発生する。
さらに、ダイパッド2aのZ方向下側のモールド樹脂12が充填する領域においては、リードフレーム2から外部への放熱性と、リードフレーム2と外部との間の絶縁性との双方の機能を備えることが要求される。これらの機能を備えるためにはダイパッド2aからモールド樹脂12のZ方向最下面までの距離がある程度大きい(厚い)ことが要求される。ところがダイパッドシフトによりダイパッド2aの主表面がXY平面に沿うような水平性が損なわれれば、図7における放熱性を保つ厚みすなわちZ1と、絶縁性を保つ厚みすなわちZ2との差異が大きくなる。このため上記の放熱性と絶縁性との双方の機能を両立させることが困難になるという問題がある。このような問題を排除する観点からも、ダイパッドシフトの発生を抑制させることが要求される。
そこで本実施の形態においては、リードフレーム2が複数の吊りリード4a,4bに分割された構成を有している。これにより、吊りリード4bとダイパッド2aとの境界線5bは、吊りリード4aとダイパッド2aとの境界線5aと異なる直線上を延び、吊りリード4bとフレーム枠2bとの境界線6bは、吊りリード4aとフレーム枠2bとの境界線6aと異なる直線上を延びる。このような構成にすることにより、図1に示すように、吊りリード4aと吊りリード4bとが同一平面上に乗らず、互いに間隔をあけて配置されることになる。
このため、たとえば吊りリード4bにおける図7のθ1に相当する角度が小さくなろうとする力が加わったとしても、吊りリード4bと異なる平面上を拡がる吊りリード4aが当該力による上記θ1の変化を抑制する支柱としての役割を果たす。つまり吊りリード4bと、これとは異なる平面上を拡がる吊りリード4aとを有することにより、比較例の吊りリード2cに比べて、吊りリード2c全体の剛性が大きくなる。このためトランスファーモールド法などによるモールド樹脂12に起因する流動抵抗に対するダイパッドシフト量を小さくすることができる。
また本実施の形態においては、たとえダイパッドシフトが生じようとする場合においても、図3に示すようにダイパッド2aが境界線5aと境界線5bとの2つの同一直線上になく、いずれもダイパッド2aの主表面上に位置し互いに平行である境界線により支持される。このダイパッド2aを支持する力により、境界線5aが境界線5bに対してZ方向上方に浮かぼうとする力を小さくすることができ、ダイパッド2aがXY平面に沿うように水平に配置される状態をある程度保つことができる。
また本実施の形態においては、リードフレーム2において、吊りリード2cおよびフレーム枠2bがダイパッド2aの矩形の主表面上の一方向側すなわちX方向の負方向側のみに配置され、他の方向には配置されない。このため、たとえば吊りリード2cおよびフレーム枠2bがダイパッド2aの矩形の主表面上の複数方向(たとえば4方向)から延びる場合に比べて、半導体装置100全体の平面視におけるサイズを不要に大きくする必要をなくすことができる。
また本実施の形態のリードフレーム2は、このようにダイパッド2aの矩形の主表面上の一方向側のみから吊りリード2cなどが延びる構成を有し、かつ境界線5a,5bが互いに平行な構成を有するため、1回の曲げ加工のみによりリードフレーム2を形成することができる。
さらに本実施の形態においては、リードフレーム2がさらに吊りリード4cを有し、吊りリード4bとダイパッド2aとの境界線5bは、吊りリード4cとダイパッド2aとの境界線5cと異なる直線上を延び、吊りリード4bとフレーム枠2bとの境界線6bは、吊りリード4cとフレーム枠2bとの境界線6cと異なる直線上を延びる。このような構成にすることにより、図1に示すように、吊りリード4cと吊りリード4bとが同一平面上に乗らず、互いに間隔をあけて配置されることになる。このため、吊りリード4cが吊りリード4aと同様に、吊りリード4bの図7のθ1に相当する角度が小さくなろうとする力による変形を抑制する支柱としての役割を果たす。したがって、吊りリード4cの存在により、リードフレーム2全体の剛性をいっそう高めることができる。
また本実施の形態においては、吊りリード4bと吊りリード4aと(さらに吊りリード4cと)の延在方向における長さを等しくすることにより、リードフレーム2全体の形状を崩れにくくすることができ、ダイパッドシフトを抑制することができる。
(実施の形態2)
図10および図11を用いて、本実施の形態の半導体装置200に含まれるリードフレーム2について説明する。図10および図11を参照して、本実施の形態の半導体装置200におけるリードフレーム2は、基本的に実施の形態1の半導体装置100のリードフレーム2と同様の構成を有するため、同一の構成要素については同一の符号を付し、その説明を繰り返さない。
ただし本実施の形態においては、吊りリード2cが、吊りリード4d(第2の吊りリード)と、吊りリード4e(第1の吊りリード)と、吊りリード4f(第3の吊りリード)との3つの領域に分かれており、これらはこの順にZ方向に関して並ぶように配置されている。吊りリード2cのうち、吊りリード4dとダイパッド2aとは境界線5d(第2境界線)により、吊りリード4eとダイパッド2aとは境界線5e(第1境界線)により、吊りリード4fとダイパッド2aとは境界線5f(第5境界線)により、それぞれ接続されている。また吊りリード4dとフレーム枠2bとは境界線6d(第4境界線)により、吊りリード4eとフレーム枠2bとは境界線6e(第3境界線)により、吊りリード4fとフレーム枠2bとは境界線6f(第6境界線)により、それぞれ接続されている。
つまり本実施の形態の吊りリード4d,4e,4fはそれぞれ実施の形態1の吊りリード4a,4b,4cに相当する。また本実施の形態の境界線5d,5e,5fはそれぞれ実施の形態1の境界線5a,5b,5cに相当し、本実施の形態の境界線6d,6e,6fはそれぞれ実施の形態1の境界線6a,6b,6cに相当する。このため境界線5d,5e,5fはダイパッド2aの主表面上に位置し、境界線6d,6e,6fはフレーム枠2bの主表面上に位置している。
そして、本実施の形態においては、境界線5eと境界線5dとは互いに異なる直線上を互いに平行に延びるが、境界線5dよりも境界線5eの方が、X方向に関する正の方向(図10における前側)に配置されている。また境界線6eと境界線6dとは互いに異なる直線上を互いに平行に延びるが、境界線6dよりも境界線6eの方がX方向に関する正の方向に配置されている。さらに本実施の形態においては、境界線5fと境界線5eとは互いに異なる直線上を互いに平行に延びるが、境界線5fよりも境界線5eの方がX方向に関する正の方向に配置されている。境界線6fと境界線6eとは互いに異なる直線上を互いに平行に延びるが、境界線6fよりも境界線6eの方がX方向に関する正の方向に配置されている。
以上により、本実施の形態の図10においては、Y方向に関する中央に配置される吊りリード4eの方が、Y方向において吊りリード4eの一方側および他方側に配置される吊りリード4dおよび吊りリード4fよりも、X方向の正方向側に配置されている。以上の点において本実施の形態においては、Y方向に関する中央に配置される吊りリードおよび境界線よりも、Y方向に関して中央以外に配置される吊りリードおよび境界線の方がX方向の正方向側に配置される実施の形態1と異なっている。
次に、本実施の形態の作用効果について説明する。基本的に本実施の形態の作用効果は、上記の実施の形態1の作用効果と同様であるため、同様である部分についてはその説明を省略する。その他、本実施の形態は以下の作用効果を有する。
たとえば実施の形態1の図2のダイパッド2aと本実施の形態の図10のダイパッド2aとのY方向に関する寸法が等しい場合を考える。この場合、図2のダイパッド2aはX方向中央の境界線5bがX方向後側に後退している分だけ、図10のダイパッド2aに比べてダイパッド2aの半導体素子1を搭載可能な領域を広く確保することができる。しかし当該半導体素子1に接続されるワイヤ材7の3次元的な配置を考慮すれば、本実施の形態のリードフレーム2の方が実施の形態1のリードフレーム2に比べて有利な場合が想定される。
(実施の形態3)
図12および図13を用いて、本実施の形態の半導体装置300に含まれるリードフレーム2について説明する。図12および図13を参照して、本実施の形態の半導体装置200におけるリードフレーム2は、基本的に実施の形態1の半導体装置100のリードフレーム2と同様の構成を有するため、同一の構成要素については同一の符号を付し、その説明を繰り返さない。
ただし本実施の形態においては、吊りリード2cが、吊りリード4g(第2の吊りリード)と、吊りリード4h(第1の吊りリード)と、吊りリード4i(第3の吊りリード)との3つの領域に分かれており、これらはこの順にZ方向に関して並ぶように配置されている。吊りリード2cのうち、吊りリード4gとダイパッド2aとは境界線5g(第2境界線)により、吊りリード4hとダイパッド2aとは境界線5h(第1境界線)により、吊りリード4iとダイパッド2aとは境界線5i(第5境界線)により、それぞれ接続されている。また吊りリード4gとフレーム枠2bとは境界線6g(第4境界線)により、吊りリード4hとフレーム枠2bとは境界線6h(第3境界線)により、吊りリード4iとフレーム枠2bとは境界線6i(第6境界線)により、それぞれ接続されている。
つまり本実施の形態の吊りリード4g,4h,4iはそれぞれ実施の形態1の吊りリード4a,4b,4cに相当する。また本実施の形態の境界線5g,5h,5iはそれぞれ実施の形態1の境界線5a,5b,5cに相当し、本実施の形態の境界線6g,6h,6iはそれぞれ実施の形態1の境界線6a,6b,6cに相当する。このため境界線5g,5h,5iはダイパッド2aの主表面上に位置し、境界線6g,6h,6iはフレーム枠2bの主表面上に位置している。
そして、本実施の形態においては、吊りリード4hの主表面と吊りリード4gとの間には互いに角度がついており、具体的には10°以上の角度を有している。なおこれらの間には45°以上の角度を有することがより好ましい。また同様に本実施の形態においては、吊りリード4hの主表面と吊りリード4iとの間には互いに角度がついており、具体的には両者間に10°以上の角度を有している。なおこれらの間には45°以上の角度を有することがより好ましい。
つまり吊りリード4hの主表面に対して、吊りリード4gおよび吊りリード4iの主表面が平面視において屈曲した態様となっている。これにより、境界線5hに対して境界線5g,5iは、吊りリード4hと吊りリード4g,4iとの境界部において屈曲した態様となっており、同様に境界線6hに対して境界線6g,6iは、吊りリード4hと吊りリード4g,4iとの境界部において屈曲した態様となっている。その結果、境界線5hと境界線5g,5iとは互いに異なる直線上を延びている。また境界線6hと境界線6g,6iとは互いに異なる直線上を延びている。
この点において本実施の形態は、吊りリード4bと吊りリード4aと、および吊りリード4bと吊りリード4cとが互いに平行に並んでおりこれらの間の角度がほぼ0°である実施の形態1と異なっている。
次に、本実施の形態の作用効果について説明する。
本実施の形態のように吊りリード4hと吊りリード4gとの主表面間、および吊りリード4hと吊りリード4iとの主表面間にたとえば10°以上の角度を有する構成とすれば、これらの主表面がほぼ平行に並び角度がほぼ0°である場合に比べて、吊りリード2c全体の剛性がいっそう大きくなる。このため実施の形態1などよりもいっそう、トランスファーモールド法などによるモールド樹脂12に起因する流動抵抗に対するダイパッドシフト量を小さくすることができる。
(実施の形態4)
図14および図15を用いて、本実施の形態の半導体装置400に含まれるリードフレーム2について説明する。図14および図15を参照して、本実施の形態の半導体装置400におけるフレーム2は、基本的に実施の形態1の半導体装置100のリードフレーム2と同様の構成を有するため、同一の構成要素については同一の符号を付し、その説明を繰り返さない。
ただし本実施の形態においては、フレーム枠2bの主表面の一部に、当該主表面を交差する方向に延びてこれを貫通する穴部41が設けられている点において実施の形態1と異なっている。なお図16を参照して、穴部41はたとえばダイパッド2aの主表面の一部に、これを交差する方向に延びて貫通するように設けられていてもよい。また穴部41の平面形状は図14および図16に示す矩形状に限らず、たとえば円形など任意の形状とすることができる。
次に、本実施の形態の作用効果について説明する。基本的に本実施の形態の作用効果は、上記の実施の形態1の作用効果と同様であるため、同様である部分についてはその説明を省略する。その他、本実施の形態は以下の作用効果を有する。
本実施の形態においては、フレーム枠2bなどをその主表面に交差するように貫通する穴部41が設けられている。このため、たとえばコンプレッションモールド法によりキャビティ33(図5参照)内にモールド樹脂12が供給される際に、モールド樹脂12が穴部41内を通ってたとえばZ方向に関してフレーム枠2bの下側から上側に流動することができる。このようにモールド樹脂12が穴部41内を流動可能であるため、穴部41が設けられない場合に比べてモールド樹脂12がフレーム枠2bに対して与えるZ方向上向きの力が小さくなる。このためモールド樹脂12がリードフレーム2に対してダイパッドシフトを発生させる可能性、およびダイパッドシフトの発生量をいっそう低減させることができる。
(実施の形態5)
図17および図18を用いて、本実施の形態の半導体装置500に含まれるリードフレーム2について説明する。図17および図18を参照して、本実施の形態の半導体装置500におけるリードフレーム2は、基本的に実施の形態1の半導体装置100のリードフレーム2と同様の構成を有するため、同一の構成要素については同一の符号を付し、その説明を繰り返さない。
ただし本実施の形態においては、吊りリード2cの少なくとも一部が硬質めっき膜51で覆われている。硬質めっき膜51としては、たとえばクロムを含む、Hvが750以上(特にたとえばHvが800以上1000以下)の比較的硬い、めっきにより形成された膜が挙げられるが、これに限られない。硬質めっき膜51の厚みは10μm以上であることが好ましい。図17および図18においては吊りリード2cに含まれる吊りリード4a,4b,4cのすべての、X方向に関する正方向を向く表面の全体に硬質めっき膜51が形成されているが、これに限らず、吊りリード4a,4b,4cの表面の少なくとも一部に硬質めっき膜51が形成されていればよい。また吊りリード4a,4b,4cの表面上に限らず、図17および図18に示すように、たとえばフレーム枠2bの吊りリード4a,4b,4cの表面に隣接する領域にも硬質めっき膜51が形成されていてもよい。
次に、本実施の形態の作用効果について説明する。基本的に本実施の形態の作用効果は、上記の実施の形態1の作用効果と同様であるため、同様である部分についてはその説明を省略する。その他、本実施の形態は以下の作用効果を有する。
本実施の形態においては、吊りリード2cに硬質めっき膜51が形成されることにより、これが形成されない場合に比べて、吊りリード2c全体の剛性がいっそう大きくなる。このため実施の形態1などよりもいっそう、トランスファーモールド法などによるモールド樹脂12に起因する流動抵抗に対するダイパッドシフト量を小さくすることができる。
(実施の形態6)
上記の他、本実施の形態のリードフレーム2は、以下に示す構成を有していてもよい。
図19および図20を参照して、本実施の形態のリードフレーム2は、基本的に実施の形態1の半導体装置100のリードフレーム2と同様の構成を有するため、同一の構成要素については同一の符号を付し、その説明を繰り返さない。ただし図19および図20の吊りリード4j,4k,4lはそれぞれ実施の形態1の吊りリード4a,4b,4cに相当する。また図19および図20の境界線5j,5k,5lはそれぞれ実施の形態1の境界線5a,5b,5cに相当し、本実施の形態の境界線6j,6k,6lはそれぞれ実施の形態1の境界線6a,6b,6cに相当する。境界線5kは境界線5j,5lとは異なる直線上を延び、境界線6kは境界線6j,6lとは異なる直線上を延びている。境界線5j、5k、5lはダイパッド2aの主表面上に位置し、境界線6j、6k、6lはフレーム枠2bの主表面上に位置している。
そして図19においては、境界線5kが境界線5j、5lよりもX方向に関する正の方向に配置されるが、境界線6kが境界線6j,6lよりもX方向に関する負の方向に配置されている。また逆に図20においては、境界線5kが境界線5j、5lよりもX方向に関する負の方向に配置されるが、境界線6kが境界線6j,6lよりもX方向に関する正の方向に配置されている。
このように、本実施の形態においては、複数の吊りリードのそれぞれとダイパッド2aとの境界線5j〜5lのX方向における前後関係と、複数の吊りリードのそれぞれとダイパッド2aとの境界線6j〜6lのX方向における前後関係とが、複数の吊りリード4j,4k,4l間で逆転している。この点において本実施の形態は、上記の前後関係が複数の吊りリード間で一致している実施の形態1などと異なっている。本実施の形態の構成においても、基本的に実施の形態1と同様の作用効果を奏するため、作用効果についての詳細な説明を省略する。
また以上の各実施の形態においてはいずれも吊りリード2cが3つの領域に分かれた例を示しているが、吊りリード2cに含まれる領域の数は任意である。すなわち図示されないが、たとえば吊りリード2cが2つの領域のみに分かれた構成であってもよく、4つ以上の領域に分かれた構成であってもよい。
さらに図示されないがたとえば、吊りリード2cとダイパッド2aとの境界線は以上の各実施の形態のようにたとえば3つの領域に分割されそれらが異なる直線上を延びるが、吊りリード2cとフレーム枠2bとの境界線は分割されることなく図6の境界線6のような構成となっていてもよい。またその逆に図示されないがたとえば、吊りリード2cとフレーム枠2bとの境界線は以上の各実施の形態のようにたとえば3つの領域に分割されそれらが異なる直線上を延びるが、吊りリード2cとダイパッド2aとの境界線は分割されることなく図6の境界線6のような構成となっていてもよい。
以上に述べた各実施の形態(に含まれる各例)に記載した特徴を、技術的に矛盾のない範囲で適宜組み合わせるように適用してもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1,1a,1b 半導体素子、2 リードフレーム、2a ダイパッド、2b フレーム枠、2c,4a,4b,4c,4d,4e,4f,4g,4h,4i,4j,4k,4l 吊りリード、2d 独立フレーム枠、3a,3b 導電性接着剤、5,5a,5b,5c,5d,5e,5f,5g,5h,5i,5j,5k,5l,6,6a,6b,6c,6d,6e,6f,6g,6h,6i,6j,6k,6l 境界線、7,7a,7b ワイヤ材、8 端子、10,11 リード、12,12a,12b モールド樹脂、21,31a,31b 下金型、22,32 上金型、23,33 キャビティ、24 プランジャ、25 ゲート、34 キャビティブロック、41 穴部、100,200,300,400,500,900 半導体装置。

Claims (8)

  1. 半導体素子と、
    前記半導体素子を搭載するリードフレームとを備え、
    前記リードフレームは、前記半導体素子を搭載するダイパッドと、第1および第2の吊りリードと、フレーム枠とを含み、前記ダイパッドと前記フレーム枠との主表面は互いに異なる平面上に位置し、前記ダイパッドと前記フレーム枠とは前記第1および第2の吊りリードにより接続され、
    前記第1の吊りリードと前記ダイパッドとの第1境界線は、前記第2の吊りリードと前記ダイパッドとの第2境界線と異なる直線上を延び、
    前記第1の吊りリードと前記フレーム枠との第3境界線は、前記第2の吊りリードと前記フレーム枠との第4境界線と異なる直線上を延びる、半導体装置。
  2. 前記リードフレームにおいて、前記第1の吊りリード、前記第2の吊りリードおよび前記フレーム枠は、前記ダイパッドの主表面上の一方向側に位置し、
    前記第1境界線と前記第2境界線とは前記ダイパッドの主表面上に位置し、
    前記第3境界線と前記第4境界線とは前記フレーム枠の主表面上に位置する、請求項1に記載の半導体装置。
  3. 前記第1境界線と前記第2境界線とは互いに平行であり、
    前記第3境界線と前記第4境界線とは互いに平行である、請求項1または2に記載の半導体装置。
  4. 前記リードフレームが第3の吊りリードを含み、
    前記第1の吊りリードと前記ダイパッドとの第1境界線は、前記第3の吊りリードと前記ダイパッドとの第5境界線と異なる直線上を延び、
    前記第1の吊りリードと前記フレーム枠との第3境界線は、前記第3の吊りリードと前記フレーム枠との第6境界線と異なる直線上を延びる、請求項1〜3のいずれか1項に記載の半導体装置。
  5. 前記第1の吊りリードの主表面と前記第2の吊りリードの主表面との間には10°以上の角度を有しており、第1の吊りリードの主表面と前記第3の吊りリードの主表面との間には10°以上の角度を有している、請求項4に記載の半導体装置。
  6. 前記第1、第2および第3の吊りリードの少なくとも一部は硬質めっき膜で覆われている、請求項4または5に記載の半導体装置。
  7. 前記第1および第2の吊りリードの延在方向における長さは等しい、請求項1〜のいずれか1項に記載の半導体装置。
  8. 前記フレーム枠または前記ダイパッドの主表面の一部に、前記主表面を貫通する穴部が設けられている、請求項1〜のいずれか1項に記載の半導体装置。
JP2017566257A 2016-02-08 2016-02-08 半導体装置 Active JP6602402B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/053671 WO2017138072A1 (ja) 2016-02-08 2016-02-08 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2017138072A1 JPWO2017138072A1 (ja) 2018-11-22
JP6602402B2 true JP6602402B2 (ja) 2019-11-06

Family

ID=59562954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017566257A Active JP6602402B2 (ja) 2016-02-08 2016-02-08 半導体装置

Country Status (5)

Country Link
US (1) US10431528B2 (ja)
JP (1) JP6602402B2 (ja)
CN (1) CN108604583B (ja)
DE (1) DE112016006376B4 (ja)
WO (1) WO2017138072A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017100165A1 (de) 2017-01-05 2018-07-05 Jabil Optics Germany GmbH Lichtemittierende Anordnung und lichtemittierendes System
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法
WO2019216160A1 (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置
JP7090579B2 (ja) * 2019-05-08 2022-06-24 三菱電機株式会社 半導体装置およびその製造方法
WO2022224904A1 (ja) * 2021-04-21 2022-10-27 三菱電機株式会社 半導体装置およびその製造方法ならびに電力変換装置

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04346257A (ja) 1991-05-23 1992-12-02 Mitsubishi Electric Corp 半導体用リードフレームの製造方法
KR100552353B1 (ko) 1992-03-27 2006-06-20 가부시키가이샤 히타치초엘에스아이시스템즈 리이드프레임및그것을사용한반도체집적회로장치와그제조방법
US5889318A (en) * 1997-08-12 1999-03-30 Micron Technology, Inc. Lead frame including angle iron tie bar and method of making the same
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
JP2000150553A (ja) * 1998-11-09 2000-05-30 Toshiba Corp 半導体モジュール及び半導体モジュール製造方法
DE10014306B4 (de) * 2000-03-23 2005-12-22 Infineon Technologies Ag Systemträger für einen Halbleiterchip mit einem Leiterrahmen
US6703692B1 (en) 2002-01-31 2004-03-09 Linear Technology Corp. Leadframe with support members
KR100998042B1 (ko) 2004-02-23 2010-12-03 삼성테크윈 주식회사 리드 프레임 및 이를 구비한 반도체 패키지의 제조방법
JP2006186132A (ja) 2004-12-28 2006-07-13 Matsushita Electric Ind Co Ltd リードフレーム及びその製造方法並びに半導体装置
JP2006318996A (ja) * 2005-05-10 2006-11-24 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置
US7633143B1 (en) * 2008-09-22 2009-12-15 Powertech Technology Inc. Semiconductor package having plural chips side by side arranged on a leadframe
JP2010135723A (ja) * 2008-10-29 2010-06-17 Panasonic Corp 半導体装置
US20100193920A1 (en) * 2009-01-30 2010-08-05 Infineon Technologies Ag Semiconductor device, leadframe and method of encapsulating
US8426950B2 (en) 2010-01-13 2013-04-23 Fairchild Semiconductor Corporation Die package including multiple dies and lead orientation
JP2012195497A (ja) * 2011-03-17 2012-10-11 Sumitomo Electric Ind Ltd 半導体装置及び半導体装置の製造方法
JP5537522B2 (ja) * 2011-09-21 2014-07-02 株式会社東芝 リードフレーム、半導体製造装置、半導体装置
JP6874467B2 (ja) * 2017-03-29 2021-05-19 株式会社デンソー 半導体装置とその製造方法

Also Published As

Publication number Publication date
US20190043788A1 (en) 2019-02-07
DE112016006376T5 (de) 2018-10-18
WO2017138072A1 (ja) 2017-08-17
JPWO2017138072A1 (ja) 2018-11-22
CN108604583B (zh) 2021-08-27
US10431528B2 (en) 2019-10-01
CN108604583A (zh) 2018-09-28
DE112016006376B4 (de) 2024-01-04

Similar Documents

Publication Publication Date Title
JP6602402B2 (ja) 半導体装置
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
TWI521658B (zh) 半導體裝置及其製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2015050347A (ja) 半導体装置及びその製造方法
JP2019121698A (ja) 半導体装置および半導体装置の製造方法
JP7400293B2 (ja) 半導体装置及び半導体装置の製造方法
JP2012114455A (ja) 電力用半導体装置
JP5569097B2 (ja) 半導体装置及びリードフレーム
JP6434269B2 (ja) 半導体装置
CN112768413B (zh) 一种封装基板及半导体芯片封装结构
JP4418373B2 (ja) 半導体装置
JP2015115403A (ja) パッケージ
JP5477260B2 (ja) 電子装置およびその製造方法
JP7188915B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP2013254801A (ja) クランパー治具とこれを用いた半導体装置の製造方法
JP7074621B2 (ja) 半導体装置及びその製造方法
JP5679441B2 (ja) Ledパッケージ及びledパッケージ用基板
JP2012190958A (ja) 樹脂封止型半導体装置とその製造方法
JP6620037B2 (ja) 半導体パッケージ及びその製造方法
JP5398608B2 (ja) 半導体装置の内部接続構造、及び、半導体装置
JP2005340309A (ja) 樹脂封止型半導体装置およびその製造方法
JP6176140B2 (ja) 半導体装置の製造方法及び半導体装置
JP2012186387A (ja) Ledパッケージの製造方法
JP2013048150A (ja) 半導体モジュール及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180719

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191008

R150 Certificate of patent or registration of utility model

Ref document number: 6602402

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250