JP6316952B2 - メモリセルアレイに記憶された極値の識別装置及び方法 - Google Patents

メモリセルアレイに記憶された極値の識別装置及び方法 Download PDF

Info

Publication number
JP6316952B2
JP6316952B2 JP2016526329A JP2016526329A JP6316952B2 JP 6316952 B2 JP6316952 B2 JP 6316952B2 JP 2016526329 A JP2016526329 A JP 2016526329A JP 2016526329 A JP2016526329 A JP 2016526329A JP 6316952 B2 JP6316952 B2 JP 6316952B2
Authority
JP
Japan
Prior art keywords
coupled
data
value
memory cells
stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016526329A
Other languages
English (en)
Other versions
JP2017500682A (ja
Inventor
ビー． ウィーラー，カイル
ビー． ウィーラー，カイル
Original Assignee
マイクロン テクノロジー， インク．
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク．, マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2017500682A publication Critical patent/JP2017500682A/ja
Application granted granted Critical
Publication of JP6316952B2 publication Critical patent/JP6316952B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4094—Bit-line management or control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40622—Partial refresh of memory arrays
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/065—Differential amplifiers of latching type
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Description

本開示は、一般的に、半導体メモリ及び方法に関し、特に、メモリセルのアレイに記憶された極値を識別する装置及び方法に関する。
メモリデバイスは、典型的には、コンピュータまたは他の電子システム内の内部、半導体、集積回路として提供される。揮発性及び不揮発性メモリを含む多くの異なる種類のメモリがある。揮発性メモリは、そのデータ（例えば、ホストデータ、エラーデータ、など）を維持するために電力を必要とし、ランダムアクセスメモリ（ＲＡＭ）、ダイナミックランダムアクセスメモリ（ＤＲＡＭ）、スタティックランダムアクセスメモリ（ＳＲＡＭ）、シンクロナスダイナミックランダムアクセスメモリ（ＳＤＲＡＭ）、サイリスタランダムアクセスメモリ（ＴＲＡＭ）などを含む。不揮発性メモリは、電源が入っていない場合、記憶されたデータを保持することにより永続的なデータを提供することができ、ＮＡＮＤ型フラッシュメモリ、ＮＯＲ型フラッシュメモリ及び相変化ランダムアクセスメモリ（ＰＣＲＡＭ）、抵抗変化型メモリ（ＲＲＡＭ）などの抵抗可変メモリ、及びスピントルク伝達ランダムアクセスメモリ（ＳＴＴＲＡＭ）などの磁気ランダムアクセスメモリ（ＭＲＡＭ）を含む。
電子システムは、多くの場合、命令を読み出し、実行し、実行された命令の結果を適切な場所に記憶する幾つかの処理リソース（例えば、１つまたは複数のプロセッサ）を含んでいる。プロセッサは、例えば、算術論理ユニット（ＡＬＵ）回路、浮動小数点ユニット（ＦＰＵ）回路及び／または組み合わせ論理ブロック（以下、機能ユニット回路（ＦＵＣ）という）など幾つかの機能ユニットを含み、例えば、これらはデータ（例えば、１つまたは複数のオペランド）に対する論理積、論理和、否定、否定論理積、否定論理和、排他的論理和などの論理演算を実行することによって命令を実行するために使用することができる。例えば、ＦＵＣは、オペランドに対する加算、減算、乗算及び／または除算などの算術演算を実行するために使用することができる。
電子システムでの幾つかの構成要素は、実行のためＦＵＣに命令を提供することに関与する。命令は、例えば、コントローラ及び／またはホストプロセッサなどの処理リソースによって生成される。データ（例えば、命令が実行されるオペランド）は、ＦＵＣによってアクセス可能なメモリアレイに記憶されてもよい。命令及び／またはデータは、ＦＵＣがデータに命令の実行を開始する前にメモリアレイから取り出され、配列及び／またはバッファリングされてもよい。更に、異なるタイプの動作がＦＵＣを介して１つまたは複数のクロックサイクルで実行されるので、命令及び／またはデータの中間結果も配列され及び／またはバッファリングされてもよい。
命令の実行は、（例えば、プログラム実行の一部として）比較演算などの動作の実行を含むことができ、その結果が、例えば、アルゴリズムの実行フローの一部として処理リソースに提供（例えば、報告）される。比較演算は、Ｎ個のデータ値のセットの極値（例えば、最大値及び／または最小値）を識別する動作を含むことができる。比較演算の数は、どれがより大きい及び／またはより少ないかを識別するために、各要素と少なくとも１つの他の値の比較によるＯ（Ｎ）回の演算である。
本開示の幾つかの実施形態によるメモリ装置を含むコンピューティングシステム形態の装置のブロック図である。 本開示の幾つかの実施形態による検知回路に接続されたメモリアレイの一部の概略図を示す。 本開示の幾つかの実施形態による検知回路に接続されたメモリアレイの一部の概略図を示す。 本開示の幾つかの実施形態による極値を識別するための方法の一例を示す。 本開示の幾つかの実施形態による極値を識別するための方法の一例を示す。
本開示は、メモリセルのアレイに記憶されている極値（例えば、最大値または最小値）を識別する装置及び方法を含む。一つの例となる方法は、メモリアレイ内にベクトル（例えば、ビットベクトル）として記憶されているＮ個のデータ値のセットの極値の位置決定を含む。極値の位置の決定は、例えばＮ個の値に対して一定の演算の数を含んでもよい。例えば、極値を決定するために使用される演算の数は、ベクトルとしてメモリアレイに記憶されている１０のデータ値について、ベクトルとしてメモリアレイに記憶されている１００のデータ値の極値を決定するために使用される演算の数と同じであってもよい。この方法は、極値を記憶するセンスラインに結合されたメモリセルを読むことにより極値の値を決定する方法を含む。
本開示の幾つかの実施形態は、極値の位置（例えば、最大値及び／または最小値）及び極値の値を決定する利益を提供できる。例えば、幾つかの実施形態は、各センスラインが１０進数値を表現しているビットベクトルを記憶する各複数のメモリセルに結合されている場合に、メモリアレイにおけるどのセンスラインが極値を記憶するメモリセルに結合されているかを決定する方法を提供できる。最上位データ（例えば、ビットデータ）を記憶するメモリセルに結合されたアクセスラインは、ビットベクトルの最高インデックスのデータ値を記憶するメモリセルに結合されたアクセスラインを表す。例えば、ビットベクトル０１は、「１」の１０進数値を表し、またビットベクトル１１は、１０進数値３を表す。両方の場合（すなわち、ビットベクトル０１とビットベクトル１１）において、「１」の２進数データ値が、ビットベクトルの最高インデックスに対応するメモリセルに記憶される。極値（例えば、最大値）の位置を決めるには、ターゲットデータ値を記憶するメモリセルに結合された最高インデックスのアクセスラインを決定することができる。このような最大値及び／または最小値の決定は、ある数の論理演算（例えば、論理積、否定、否定論理和、否定論理積、排他的論理和など）の実行に関連付けられるが、実施形態はこれらの例に限定されるものではない
その数の論理演算は、幾つかのアクセスライン（例えば、アキュムレータの考察については図３を参照）に関するデータの蓄積よって実行ができる。例えば、ターゲットデータ値（例えば、最大値を決定する場合に２進数１及び／または最小値を決定する場合に２進数０）がアクセスラインに結合されたメモリセルに記憶されているかどうかの決定を実行することができる。例えば、１０進数値が、図２のセンスライン２０５-２に結合されたメモリセルに記憶されたビットベクトル００１１によって表され、またターゲットデータ値は「１」である場合、ターゲットデータ値を記憶するメモリセルに結合されたそのビットベクトルに対する最高インデックスのアクセスラインは、アクセスライン２０４-３（最初の「１」をビットベクトルに記憶するメモリセル２０３−１０に結合されているので）である。
本開示の以下の詳細な説明において、本開示の一部である添付図面が参照され、本開示の１つまたは複数の実施形態を実施する方法が例示的に示されている。これらの実施形態は、当業者が本開示の実施形態を実施できるように十分に詳細に記述され、他の実施形態を利用することができ、本開示の範囲から逸脱せずに、プロセス上、電気的及び／または構造的変更を行ってもよいことが理解される。以下、「Ｎ」、「Ｐ」、「Ｒ」などの指示子は、特に図面における参照番号に関して、指定された幾つかの特定の機能を指定するように示すことができる。以下、「幾つかの」特定のものは、１つまたは複数のそのような事物を指すことができる（例えば、幾つかのメモリアレイは、１つまたは複数のメモリアレイを指すことができる）。
本開示の図面では、最初の数字または数字（複数）が図面の番号に対応し、残りの数字は、図中の要素または構成要素を識別する番号付け規則に従う。異なる図面間で同様の要素または構成要素は、同様の数字を使用することによって識別することができる。例えば、１３０は、図１中の要素「３０」を参照し、同様の要素は、図２で２３０として参照される。本開示の様々な実施形態に示す要素が、本開示の更なる実施形態の番号を提供するために、追加、交換及び／または除去することができると理解される。加えて、理解されるように、図面に提供される要素の比率及び相対的な大きさは、本発明の特定の実施形態を例示説明することが意図され、限定するものと解釈されるべきではない。
図１は、本開示の幾つかの実施形態にかかるメモリデバイス１２０を含むコンピュータシステム１００の形態を持つ装置のブロック図である。本明細書で使用する場合、メモリデバイス１２０、メモリアレイ１３０及び／または検知回路１５０は、別々に「装置」とも見なされ得る。
システム１００は、メモリアレイ１３０を備えたメモリデバイス１２０に結合されたホスト１１０を含む。ホスト１１０は、様々な他のタイプのホストの中でも、特にパーソナルラップトップコンピュータ、デスクトップコンピュータ、デジタルカメラ、携帯電話、またはメモリカードリーダなどのホストシステムである。ホスト１１０は、システムのマザーボードまたはバックプレーンを含み、幾つかの処理リソース（例えば、１つまたは複数のプロセッサ、マイクロプロセッサ、または他の何らかの種類の制御回路）を含むことができる。システム１００は、個別の集積回路を含むことができるか、またはホスト１１０とメモリデバイス１２０の両方が同じ集積回路上にあってもよい。システム１００は、例えば、サーバシステム及び／または高性能コンピューティング（ＨＰＣ）システム及び／またはその一部であることができる。図１に示した例では、フォンノイマンアーキテクチャを有するシステムを示すが、本開示の実施形態は、フォンノイマンアーキテクチャに関連付けられる１つまたは複数の構成要素（例えば、ＣＰＵ、ＡＬＵなど）を含んでいない非フォンノイマンアーキテクチャ上（例えば、チューリングマシン）で実現することができる。
明確にするために、システム１００は、本開示に特に関連のある機能に焦点を合わせるために簡略化されている。メモリアレイ１３０は、例えば、ＤＲＡＭアレイ、ＳＲＡＭアレイ、ＳＴＴＲＡＭアレイ、ＰＣＲＡＭアレイ、ＴＲＡＭアレイ、ＲＲＡＭアレイ、ＮＡＮＤフラッシュアレイ、及び／またはＮＯＲフラッシュアレイである。アレイ１３０は、アクセスラインによって結合された行（本明細書では、行ライン、ワードラインまたは選択ラインとして参照され得る）及びセンスラインによって結合された列（本明細書では、ビットライン、ディジットライン及びデータラインとして参照され得る）として配置されたメモリセルを含むことができる。図１には単一のアレイ１３０が示されているが、実施形態はそのように限定されるものではない。例えば、メモリデバイス１２０は、幾つかのアレイ１３０（例えば、ＤＲＡＭセルの幾つかのバンク）を含んでもよい。ＤＲＡＭアレイの例は、図２と図３に関連して説明される。
メモリデバイス１２０は、Ｉ／Ｏ回路１４４を通して、Ｉ／Ｏバス１５６（例えば、データバス）を介して提供されるアドレス信号をラッチするためのアドレス回路１４２を含む。メモリアレイ１３０にアクセスするために、アドレス信号が行デコーダ１４６及び列デコーダ１５２によって受信され、復号される。データは、検知回路１５０を用いてセンスラインの電圧及び／または電流の変化を検知することによってメモリアレイ１３０から読むことができる。検知回路１５０は、メモリアレイ１３０からページ（例えば、行）のデータを読み、ラッチすることができる。Ｉ／Ｏ回路１４４は、Ｉ／Ｏバス１５６を介したホスト１１０との双方向データ通信のために使用することができる。書込回路１４８は、メモリアレイ１３０にデータを書き込むために使用される。
制御回路１４０は、ホスト１１０から制御バス１５４によって提供される信号を復号する。これらの信号は、データの読み出し、データの書き込み、及びデータ消去の動作を含むメモリアレイ１３０に対して実行される動作を制御するために使用されるチップイネーブル信号、ライトイネーブル信号、アドレスラッチ信号を含む。様々な実施形態では、制御回路１４０は、ホスト１１０からの命令を実行する役割を果たす。制御回路１４０は、ステートマシン、シーケンサ、または他のタイプのコントローラ（例えば、オンダイコントローラ）であってもよい。
検知回路１５０の一例は、図２、図３及び図４に関連して以下で更に記述する。例えば、幾つかの実施形態において、検知回路１５０は、幾つかの検知増幅器（例えば、図２に示す検知増幅器２０６-１、・・・、２０６-Ｐ、または図３に示す検知増幅器３０６）及び幾つかのアキュムレータ（例えば、図２に示す２３１-１〜２３１−Ｘのアキュムレータ及び図３に示すアキュムレータ３３１）を含むことができる。図３に示すように、アキュムレータは、データラッチとして機能する交差結合されたトランジスタを含み、幾つかの論理演算（例えば、論理積、否定、否定論理和、否定論理積、排他的論理和）を実行するために使用される他の検知回路に結合することができる。幾つかの実施形態では、検知回路（例えば、１５０）は入力としてアレイ１３０に記憶されたデータを使用して論理積演算を実行して、センスラインアドレスを介してバックアレイ１３０に転送せず（例えば、コラムデコード信号を出さず）、論理演算の結果を記憶するために用いることができる。したがって、様々なコンピューティング機能を、（デバイス１２０（例えば、制御回路１４０または他の場所）に位置しているＡＬＵ回路などのようなホスト１１０及び／または他の処理回路に関連付けられたプロセッサによって）検知回路１５０の外部の処理リソースによって実行するのではなく、検知回路を使用してアレイ１３０内で実行することができる。様々な以前の手法では、オペランドに関連付けられたデータは、例えば、検知回路を介してメモリから読まれ、ローカルＩ／Ｏラインを介して外部ＡＬＵ回路に提供される。外部ＡＬＵ回路は、オペランドを使用してコンピューティング機能を実行し、その結果はローカルＩ／Ｏラインを介してアレイに戻される。これに対して、本開示の幾つかの実施形態では、検知回路（例えば、１５０）はメモリ（例えば、アレイ１３０）に記憶されたデータに論理演算を実行し、検知回路に結合された別個ローカルＩ／Ｏラインを起動させずにメモリに結果を記憶するように構成することができる。例えば、ローカルのＩ／Ｏは、アレイ１３０チップの境界から離れてチップの他の部分に移動することができる、またはアレイ以外の集積回路内の他の構成要素に移動することができる。
図２は、本開示の幾つかの実施形態による、検知回路に結合されたメモリアレイ２０１の一部の概略図を示す。メモリアレイ２０１のメモリセル（一般的にメモリセル２０３という）は、アクセスライン（例えば、ワードライン）２０４-１、２０４-２、２０４-３、２０４-４、及び２０４-５に結合された行に配置され、センスライン（例えば、ディジットライン）２０５-１、２０５-２、２０５-３、２０５-４、２０５-Ｓに結合された列に配置されている。例えば、アクセスライン２０４-１は、セル２０３-１、２０３-２、２０３-３、２０３-４、・・・、２０３-Ｔを含む。メモリアレイ２０１は、特定の数のアクセスライン及び／またはセンスラインに限定されるものではない。図示されていないが、メモリセルの各列は、対応する相補センスライン対に関連付けることができる。
メモリセルの各列を検知増幅器２０６-１、２０６-２、２０６-３、２０６-４、・・・、２０６-Ｕに結合することができる。 ２０６-１〜２０６-Ｕの検知増幅器は、トランジスタ２０８-１、２０８-２、２０８-３、２０８-４、・・・、２０８-Ｖを介して、入力/出力ライン２６６（Ｉ／Ｏ、例えば、ローカルＩ／Ｏ）に接続されている。メモリセルの各列をアキュムレータ２３１-１、２３１-２、２３１-３、２３１-４、・・・、２３１−Ｘに連結することができる。列デコードライン２１０-１〜２１０-Ｗはトランジスタ２０８-１、２０８-２、２０８-３、２０８-４、・・・、２０８−Ｖのゲートに接続され、各検知増幅器２０６−１〜２０６−Ｕによって検知されたデータを二次検知増幅器２１２に転送するために選択的に起動させることができる。
アレイの各メモリセルに記憶されているデータ値（例えば、２進数値）は、ビットベクトルがアレイ内に垂直に記憶されるように配置することができる。例えば、センスライン２０５-１に結合されたメモリセルが１０進数値「１」を表すビットベクトルを記憶しようとすると、メモリセル２０３-１、２０３−５、２０３−９及び２０３−１３に記憶された２進数データ値は、（図２の例に示すように）それぞれ「０」、「０」、「０」、及び「１」である。更なる例として、メモリセル２０３−２、２０３−６、２０３−１０及び２０３−１４は、１０進数値（１０進数値）３を表すビットベクトルを記憶するために、データ値を記憶することができる（例えば、それぞれセンスライン２０５-２に結合された各降順メモリセルに２進数データ値 「０」、「０」、「１」及び「１」）。図２に示す例を引き続き参照すると、センスライン２０５−３に結合されたメモリセルは、１０進数値「２」を表すビットベクトルを記憶することができ（２進数データ値「０」、「０」、「１」及び「０」を、それぞれメモリセル２０３-３、２０３−７、２０３−１１及び２０３−１５に記憶することができる）、また、センスライン２０５−４に結合されたメモリセルは、１０進数値１を表すビットベクトルを記憶することができる（例えば、各メモリセル２０３−４、２０３−８、２０３−１２及び２０１３−１６に記憶されたビットベクトル０００１）。
以下に更に説明するように、本開示の実施形態は、センスラインの群のうち、どの特定のセンスラインが極値を表すビットベクトルを記憶するセルを含んでいるかを決定するために利用できる。例えば、図２に示す例では、各セル２０３- ２、２０３−６、２０３−１０及び２０３−１４に記憶されたビットベクトル００１１によって表されるように、センスライン２０５-１、２０５-２、２０５-３及び２０５-４に結合されたセルに記憶されたビットベクトルのうちの最大１０進数値は３である。センスライン２０５-１に関連付けられたビットベクトルの１０進数値は１（例えば、０００１）、センスライン２０５-３に関連付けられたビットベクトルの１０進数値は２（例えば、００１０）、センスライン２０５-４に関連付けられたビットベクトルの１０進数値は１（例えば、０００１）である。図２に示す例では、アクセスライン２０４-１（行４）は、記憶されたビットベクトルに関連付けられた最高インデックス（例えば、この例では２３のような最上位のビット位置）アクセスラインを表し、アクセスライン２０４-４（行１）は、記憶されたビットベクトルに関連付けられた最低インデックス（例えば、この例では２０のような最下位のビット位置）のアクセスラインを表している。本開示の実施形態は、記憶された極値の位置を決定するために使用することができる。すなわち、センスライン群の中のどのセンスラインが最大データ値を記憶するセル（この例では、例えば、センスライン２０５-２）を含んでいるのか、並びに実際の極値（例えば、この例では、１０進数値３）を決定することができる。
アレイ内のメモリセルに記憶された極値を識別することに関連する擬似コードの例を以下に示す。例えば、最大値を識別することに関連する擬似コードの例は以下を含む：
max:
ClearAccumulator
InvertAccumulator
WriteRow(destination)
Forall bits in length {
ReadRow (src[bit])
if (AccumulatorBlockOr) {
WriteRow (destination)
exit-forall
}
}
Forall remaining bits in length {
AndRow (src[bit])
if (AccumulatorBlockOr) {
WriteRow (destination)
} else {
ReadRow (destination)
}
}
最小値を識別することに関連する擬似コードの例は以下を含む：
min:
ClearAccumulator
InvertAccumulator
WriteRow (destination)
Forall bits in length {
ReadRow (src[bit])
InvertAccumulator
If (AccumulatorBlockOr) {
WriteRow (destination)
exit-forall
}
}
Forall remaining bits in length {
ReadRow (src[bit])
InvertAccumulator
AndRow (destination)
If(AccumulatorBlockOr) {
WriteRow (destination)
}
}
上に示した擬似コードに示すように、極値を認識するのは、２０５-１〜２０５-Ｓのセンスラインに結合されたアキュムレータ（例えば、２３１-１〜２３１-Ｘのアキュムレータ）をクリアする最初の動作を含む。アキュムレータのクリアは、アキュムレータに既知のデータ値（例えば、「１」、または「０」）を記憶することを含む。幾つかの例では、アキュムレータのクリアは、アキュムレータに特定のアクセスラインに結合されたメモリセルに記憶された既知のデータ値を読み込むことを含む。例えば、特定のアクセスラインに結合されたメモリセルは、２進数値「１」を記憶し得、全てのアキュムレータが２進数値「１」を記憶するように、２進数値「１」を各アキュムレータに読み込むことができる。これにより、アキュムレータは、以前にアキュムレータに記憶されていた可能性のあるデータ値を消去するために、既知のデータ値に設定することができる。上述の例の擬似コードに示すように、アキュムレータは、極値の値の識別に関連してアキュムレータに記憶されたデータ値を反転する動作をすることができる（例えば、２進数「０」を２進数「１」に反転し、また２進数「１」を２進数「０」に反転することができる）。アキュムレータ（例えば、２３１−１〜２３１-Ｘ）の動作は、図３に関連して更に説明する。
上記の例示の擬似コードの「WriteRow（destination）」に示すように、アキュムレータに記憶されたデータ値は（例えば、クリア及び／または反転した後）、特定のアクセスライン（例えば、アクセスライン２０４-５などの出力先アクセスライン）に結合されたメモリセルに書くことができる。例えば、「出力行」に対応するアクセスライン（例えば、２０４-５）を起動することができ、２３１−１〜２３１-Ｘのアキュムレータに記憶されているデータの値が対応するセンスライン上に駆動され、出力行に（例えば、行０）に結合された対応するメモリセルに書き込むことができる。したがって、出力行に結合されたセルは、既知のデータ値を記憶することができ（例えば、「１」または「０」）、更に以下に説明するように、極値の値の識別に関連して最初のビットマスクとして使用することができる。
幾つかの実施形態においては、極値の識別は、ターゲットデータ値（例えば、２進数「１」）を記憶する１つまたは複数のセルを持つ最高の関連付けられたインデックスを有するアクセスラインを含めることができる。例えば、最高の関連するインデックス（例えば、最上位のアクセスライン）を有するアクセスライン（例えば、２０４-１）がターゲットデータ値を記憶するセルを含むかどうかを決定することができる。最上位のアクセスラインがターゲットデータ値を記憶するセルを含んでいるかどうかは、例えば、最上位のアクセスライン２０４-１に結合されたメモリセルに記憶されたデータ値を２３１−１〜２３１−Ｘのアキュムレータに読み込むことによって決定することができる（例えば、上記の疑似コードでは「ReadRow（src[bit]として示されている）。アキュムレータ１つまたは複数がターゲットデータ値を記憶するかどうかを決定するために「論理和」演算を実行できる（例えば、上記の疑似コードでは「if(AccumulatorBlockOr]として示されている）。
例示の「論理和」演算(本明細書では、「ブロック論理和」演算または「AccumulatorBlockOr」という)は、ターゲットデータ値が特定のアクセスライン（例えば、２０４-１）に結合されたメモリセルの１つまたは複数の中に記憶されているかどうかの決定を含むことができる。ブロック論理和演算の実行は、二次検知増幅器２１２に結合されたローカルＩ／Ｏライン２６６を特定の電圧に充電すること（例えば、プリチャージ）を含めることができる。Ｉ／Ｏライン２６６は、（例えば、図１に示す制御回路１４０のような制御回路及び／または図１に示す回路１５０のような検知回路を介して）、供給電圧（例えば、Ｖｃｃ）または接地電圧（例えば、０Ｖ）の電圧にプリチャージすることができる。
ブロック論理和演算は、検知増幅器（例えば、２０６−１〜２０６−Ｕ）を使用して、選択したアクセスラインに結合されたセルの検知（例えば、読み取り）を含むことができる。検知増幅器は、特定のデータ値（「１」または「０」）に対応する（例えば、図３に示す３０５-１及び３０５-２のような相補的なセンスラインの間の）差動電圧信号を増幅することができる。例えば、供給電圧（例えば、Ｖｃｃ）が論理１に対応し、接地電圧が論理０に対応する。検知されたデータ値は対応するアキュムレータ（例えば、２３１−１〜２３１-Ｘ）に記憶することができる。
ブロック論理和演算を実行するには、選択されたセルに結合された列デコードライン（例えば、２１０-１〜２１０-Ｗ）が対応するセンスラインの電圧がローカルＩ／Ｏライン２６６に転送するように（例えば、各トランジスタ２０８-１〜２０８-Ｖの電源が入るように）並行して起動することができる。検知回路（例えば、ＳＳＡ２１２）は、列デコードラインの起動に応答してローカルＩ／Ｏライン２６６のプリチャージ電圧が（例えば、特定の閾値量を超えて）変化するかどうかを検知することができる。
例えば、Ｉ／Ｏライン２６６がＶｃｃにプリチャージされ、選択されたアクセスラインに結合された選択されたセルのうちの１つまたは複数が論理０（例えば、０Ｖ）を記憶していると、ＳＳＡ２１２はＩ／Ｏライン２６６上で電圧のプルダウン（例えば、減少）を検知する。また、Ｉ／Ｏライン２６６は、接地電圧にプリチャージされ、選択されたアクセスラインに結合された選択されたセルのうちの１つまたは複数が論理１（例えば、Ｖｃｃ）を記憶していると、ＳＳＡ２１２は、Ｉ／Ｏライン２６６上で電圧のプルアップ（例えば、増加）を検知する。選択されたアクセスラインに結合された１つまたは複数の選択されたセルが特定のデータ値を記憶しているかどうかの決定は、効率的に論理「論理和」演算を実行することである。このように、増幅器の電圧２０６-１〜２０６-Ｕによって検知された及び／またはアキュムレータ２３１-１〜２３１-Ｘに記憶されたデータに対応する電圧は、ローカルＩ／Ｏライン２６６に平行に転送され、ブロック論理和演算の一部としてＳＳＡ２１２によって検知される。本開示の実施形態は、ローカルＩ／Ｏライン２６６の特定のプリチャージ電圧に及び／または論理１または論理０に対応する特定の電圧値に限定されるものではない。
なお、ブロック論理和演算は、アキュムレータに記憶されているデータ値または検知増幅器に記憶されているデータ値に対して行うことができる。例えば、図３に示すように、検知回路は、交差結合されたトランジスタ対３０８-１/３０８-２及び３０９-１/３０９-２を相補センスライン３０５-１/３０５-２から分離するために遮断することができるパストランジスタ３０７-１及び３０７-２を含む。よって、幾つかの実施形態では、検知増幅器２０６-１〜２０６-Ｕによって検知されたデータ値は、最初にアキュムレータ２３１-１〜２３１-Ｘに記憶されずにＳＳＡ２１２に転送することができる。実施形態は、上述の特定のブロック論理和演算に限定されない。
図２に示す例では、最上位のアクセスライン２０４-１に結合されたセル２０３-１、２０３-２、２０３-３及び２０３-４に記憶されたデータに対して実行されるブロック論理和演算は、いずれのセルもターゲットデータ値（例えば「１」）を記憶していない決定となる。よって、ＳＳＡ２１２はブロック論理和の結果を示す「０」を記憶することができる。 ブロック論理和の結果は、ＳＳＡ２１２から他の検知回路及び／または制御回路（例えば、図１に示す制御回路１４０）に転送することができる。最上位のアクセスライン２０４-１に結合されたセルのいずれもターゲットデータ値を記憶していないので、「if（AccumulatorBlockOR）」ループに示す「WriteRow(destination)」が発生せず、ブロック論理和が最上位の次のアクセスライン２０４-２に結合されたセル２０３-５、２０３−６、２０３-７及び２０３−８に記憶されたデータ上で実行される。例えば、アクセスライン２０４-２に結合されたセルによって記憶されたデータは、アキュムレータ２３１-１〜２３１-４に読み込まれ、対応する電圧が、列デコードライン２１０-１〜２１０-４の起動を介して、ローカルＩ／Ｏライン２６６に提供される。アクセスライン２０４-２に結合されたセルのいずれも「１」を記憶していないので、ＳＳＡ２１２はＩ／Ｏライン２６６上で電圧変化の閾値量を検出せず、ＳＳＡ２１２は再びブロック論理和演算の結果を示す「０」を記憶する。アクセスライン２０４-２に結合されたいずれのセルもターゲットデータ値を記憶していないので、次の最上位のアクセスライン２０４-３に結合されたセル２０３-９、２０３−１０、２０３−１１、及び２０３−１２に対してブロック論理和が実行される。この例では、セル２０３−１０及び２０３−１１はターゲットデータ値（例えば、論理「１」）を記憶する。よって、ＳＳＡは、ブロック論理和演算の一部として、ローカルＩ／Ｏライン２６６のプリチャージ電圧の変化を検出し、１つまたは複数のセルがターゲットデータ値を記憶していることを示す。したがって、ＳＳＡ２１２ は、ブロック論理和の結果を示すことができる「１」を記憶する（例えば、１つまたは複数のセルが論理「１」を記憶していると判定された）。その結果は、アクセスライン２０４-３がターゲットデータ値を記憶し、
それに結合された１つまたは複数のセルを有する最高インデックスのアクセスラインであることを示している。
以上に示した例の擬似コードに基づくと、アクセスライン２０４-３のセル２０３-９、２０３−１０、２０３−１１及び２０３−１２に記憶されているデータ値が、出力行２０４-５の対応するセルに（例えば、最初の 「if」節の「WriteRowdestination」）ステップの一部として）書き込まれる。よって、各アキュムレータ２３１-１、２３１-２、２３１-３及び２３１-４に読み取られた、セル２０３-９、２０３−１０、２０３−１１及び２０３−１２に記憶されたデータ値は、出力行２０４-５のセル２０３−１７、２０３−１８、２０３−１９及び２０３−２０に書き込まれる。したがって、上述の擬似コードに示す「forall bits in length」ループから出ると、セル２０３−１７、２０３−１８、２０３−１９及び２０３−２０はそれぞれ「０」、「１」、「１」及び「０」を記憶し、これらのデータ値は、上記の擬似コードに示す「Forall remaining bits in length」のループのビットマスクとして機能する。
幾つかの例形態においては、極値の識別は、幾つかのセンスラインの中から、どのセンスラインが極値を記憶するセンスラインに結合されたセルを含むかの決定に関連して幾つかの論理積演算を実行することを含むことができる。例えば、上記の擬似コードに示す「Forall remaining bits in length」のループを使用することができる。以下に記載するように、また上記の擬似コードに示すように、幾つかの論理積及びブロック論理和演算を次の最上位のアクセスライン毎に行うことができる。アクセスライン毎にアクセスライン上の演算を実行する過程では、出力行のセルに記憶されたデータ値は、後続のアクセスラインのビットマスクとして機能することができる。センスラインのうちのどの１つまたは複数が極値を記憶するセンスラインに結合されたセルを含むのかを示す結果を、出力行（例えば、２０４-５）のセルに記憶することができ、上述の過程を最下位のアクセスラインに対して実行後、極値の値を（それぞれのセルに）記憶するセンスラインを決定するために、出力行（例えば、２０４-５）を読むことができる（例えば、上記の擬似コードの「ReadRow（destination）」を参照）。
一例として、論理積演算（例えば、上記の擬似コードに示す「ＡＮＤRow（src）[bit]」）は、対応するアキュムレータ２３１-１〜２３１-４を使用して、出力行２０４−５に記憶されたデータ値（最上位ビットデータを記憶するアクセスラインに結合されたメモリセル２０３−９〜２０３−１２に記憶されたデータに対応する）及び次の最上位のビットデータを記憶するアクセスラインに結合されたメモリセルに記憶されたデータ（例えば、アクセスライン２０４-４に結合されたメモリセル）に対して実行することができる。論理積演算の結果は、対応するアキュムレータに記憶することができる。論理積演算を実行するためのアキュムレータの動作の更なる記述は、図３に関連して以下に説明する。
上述の例では、出力行２０４−５の各メモリセル２０３−１７、２０３−１８、２０３−１９及び２０３−２０に記憶され、ビットマスクとして機能する２進数データ値 「０」、「１」、「１」及び「０」と、アクセスライン２０４-４に結合された対応する各メモリセル２０３−１３、２０３−１４、２０３−１５、及び２０３−１６に記憶されたデータ値「１」、「１」、「０」及び「１」を、論理積演算することができる。論理積演算の結果は、対応するアキュムレータ２３１-１〜２３１−４に記憶することができる。この例では、論理積演算はアキュムレータ２３１-１が「０」を記憶する結果（例えば、セル２０３−１７に記憶された２進数値「０」とセル２０３−１３に記憶された２進数値「１」との論理積演算の結果）になる。また、論理積演算はアキュムレータ２３１-２が「１」を記憶する結果（例えば、セル２０３−１８に記憶された２進数値「１」とセル２０３−１４に記憶された２進数値「１」との論理積演算の結果）、アキュムレータ２３１-３が「０」を記憶する結果（例えば、セル２０３−１９に記憶された２進数値「１」とセル２０３−１５に記憶された２進数値「０」との論理積演算の結果）、アキュムレータ２３１-４が「０」を記憶する結果（例えば、セル２０３−２０に記憶された２進数値「０」とセル２０３−１６とに記憶された２進数値「１」の論理積演算の結果）となる。換言すれば、論理積演算の出力は、それぞれのアキュムレータ２３１-１、２３１-２、２３１-３及び２３１-４に記憶される２進数値「０」、「１」、「０」、「０」となることができる。
上記の擬似コードに示す二番目の「if」文（例えば、「if (AccumulatorBlockOr)」）によって表示されている通り、ブロック論理和演算は、アキュムレータに記憶された「論理積演算が行われた」データについて実行することができる。ブロック論理和演算は、特定のアクセスラインのセルとビットマスクのセル（例えば、出力行のセル）について実行される論理積演算の１つまたは複数の出力値がターゲットデータ値（例えば、「１」）を含むかどうかを決定するために使用できる。論理積が行われた値のブロック論理和の結果が、２進数「１」である（例えば、１つまたは複数の出力行のセルが「１」を記憶し、それとともに論理積が行われたセルもまた「１」を記憶する）場合、論理積演算の結果（対応するアキュムレータに記憶されている）が出力行に書き込まれる（例えば、WriteRow(destination)）。出力行のセルに記憶されたデータ値は、そして次の引き続くより低位のアクセスラインのビットマスクとして役立ち、またはそれらの値は、（記憶された値「１」を介して）どのセンスラインが対応する記憶されたビットベクトルの極値を記憶するか表示する。論理積値のブロック論理和の結果が２進数「０」である （例えば、出力行のセルと論理積演算が行われたどのセルも「１」を記憶せず、出力行に記憶された 「１」に整合しない）場合、論理積演算の結果（対応するアキュムレータに記憶されている）は出力行のセルに書き込まれない（例えば、出力行のセルに記憶されたビットマスクは変化しない）。出力行のセルに記憶された変化しないデータ値は、次の引き続くより低位のアクセスラインのビットマスクとしてそれでも役立ち、またはその値は、（記憶された値「１」を介して）どのセンスラインがそれぞれのセンスラインのセルに記憶された対応するビットベクトルの極値を記憶するか表示する。上述のプロセスが、次のより低位のアクセスラインについて続くと、出力行のセルに記憶された２進数「１」の数が、プロセスの最後に、「１」をなお記憶する出力行のセル（例えば、ビットマスク）が、どのセンスラインが極値を記憶するかを表示するまで減少される。
図２の例を参照すると、選択されたアクセスライン２０４−４のセル２０３−１３、２０３−１４、２０３−１５及び２０３−１６に記憶された値と論理積が行われた、アキュムレータ２３１−１、２３１−２、２３１−３及び２３１−４に記憶されたデータ値（例えば、出力行２０４−５のセル２０３−１７、２０３−１８、２０３−１９及び２０３−２０に記憶されたビットマスク値）について実行されるブロック論理和の結果は、２進数「１」である。つまり、論理積演算の後で、アキュムレータ２３１−１、２３１−２、２３１−３及び２３１−４は、それぞれ「０」 「１」 「０」及び「０」を記憶する。したがって、１つまたは複数の論理積が行われたデータ値が「１」であるので、ブロック論理和の結果は「１」である。ブロック論理和の結果が「１」であるので、現在アキュムレータに記憶されている現データ値が対応する出力行セルに書き込まれ、そのため出力行２０４−５のセル２０３−１７、２０３−１８、２０３−１９及び２０３−２０は、それぞれ「０」 「１」 「０」及び「０」を記憶する。更に、アクセスライン２０４−４は、最下位アクセスラインであるので、出力行２０４−５のセルに記憶されているデータ値は、ここで極値（例えば、この例では最大値）を記憶するセルを有するセンスラインを示す。
幾つかの実施形態において、極値は識別できる。例えば、上述のプロセスが完了した後、出力行のセルに記憶されているデータ値（例えば、ビットマスク）は読まれて制御回路（例えば、図１に示されている制御回路１４０）に報告されることができる。この例では、「１」のターゲット値がセル２０３−１８に記憶され、一方でセル２０３−１７、２０３−１９及び２０３−２０のデータ値が「０」を記憶することとなる 。したがって、センスライン２０５−２は、極値（例えば、２進数値“００１１”または１０進数値“３”）に対応するビットベクトルを記憶するセルを含む、センスラインの群（例えば、１０５−１〜２０５−４）からのセンスラインであると決定される。ビットベクトルとして記憶されるデータの値は、例えば、極値を記憶するセルを含むと決定されたセンスラインに結合されているセルを読むことによって識別される。この例では、セル２０３−２、２０３−６、２０３−１０及び２０３−１４を読むことができ、それらに記憶されているデータ値を、例えば、これらのセルに記憶されたビットベクトル値を識別するために、制御回路に報告することができる。上述の参照動作は、最大値の決定に限定されるものではなく、従って幾つかの極値を決定することができる。例えば、最小値を決定することに関連する例示の擬似コードが上で示されている。
アレイのベクトルとして記憶されているデータのセットの中の最小値の決定は、最大値を決定することに関連して上で説明したのと同様の方法で実施することができる。しかし、最小値の決定では、ターゲット値として、２進数「０」を使用することができる。したがって、上述のブロック論理和及び／または論理積演算は、１つまたは複数のセルが２進数「１」ではなく２進数「０」を記憶しているかどうかを決定することを含む。幾つかの実施形態において、アキュムレータはそれ自体に記憶されたデータ値を反転するために使用することができる。つまり、アキュムレータに記憶された値「１」を 「０」に反転し、アキュムレータに記憶された値「０」を「１」に反転することができる。反転動作は、図３に関連して下で更に記述される。
一例として、ベクトルとして記憶される多くのデータ値のなかの最小データ値を識別する一部分として、特定のアクセスラインに結合された４つのセルの１つまたは複数のセルが２進数「０」を記憶しているかどうかを（例えば、上記の擬似コードで示されている「forall bits in length」ループの一部分として）決定したいと仮定する。また、第１のセンスラインに結合されたセルがデータ値「１」を記憶しており、第２のセンスラインに結合されたセルがデータ値「１」を記憶しており、第３のセンスラインに結合されたセルがデータ値「０」を記憶しており、第４のセンスラインに結合されたセルがデータ値「１」を記憶していると仮定する。１つまたは複数のセルが「１」を記憶しているかどうかを決定するために、データは４つの対応するアキュムレータに読み込まれることができ、ブロック論理和動作を、上述の通り、実行することができる。しかし、１つまたは複数のセルが「０」を記憶しているかどうかを決定するために、アキュムレータに読み込まれたデータが反転され、そのため、第１のセンスラインに結合されたアキュムレータは「０」を記憶し、第２のセンスラインに結合されたアキュムレータは「０」を記憶し、第３のセンスラインに結合されたアキュムレータは「１」を記憶し、第４のセンスラインに結合されたアキュムレータは「０」を記憶する。つまり、特定のアクセスラインのセルからアキュムレータに読み込まれたデータ値の反転値についてブロック論理和演算が実行される。基本的に、上記の擬似コードの実行の一部分としてアキュムレータに記憶されたデータを反転することは、１つまたは複数の特定のセルが２進数「１」を記憶しているかどうかを決定することではなく、１つまたは複数の特定のセルが２進数「０」を記憶しているかどうかを決定する方法を提供する。従って、最大記憶ビットベクトル値を決定するために使用される同様の方法が、最小記憶ビットベクトル値を決定するために使用できる。
図３は本開示の幾つかの実施形態による検知回路に結合されたメモリアレイ３３０の一部分の概略図を示す。この例において、メモリアレイ３３０は、それぞれアクセスデバイス３０２（例えば、トランジスタ）と記憶素子３０３（例えば、コンデンサ）から成る１Ｔ１Ｃ（１トランジスタ１コンデンサ）メモリセルのＤＲＡＭアレイである。しかし、実施形態は、この例に限定されず、他の記憶素子アレイタイプ、例えば、ＰＣＲＡＭ記憶素子などを備えたクロスポイントアレイを含んでもよい。アレイ３３０のセルは、ワードライン３０４−０(行０)、３０４−１（行１）、３０４−２(行２)３０４−３（行３）、・・・、３０４−Ｎ（行Ｎ）によって結合された行と、センスライン(例えば、ディジットライン) ３０５−１(Ｄ)及び３０５−２(Ｄ＿)に結合された列に配列されている。この例では、セルの各列は一対の相補センスライン３０５−１(Ｄ)及び３０５−２(Ｄ＿)に関連付けられている。
幾つかの実施形態において、アキュムレータ(例えば、３３１)は、検知増幅器(例えば、３０６)及び／またはメモリセルアレイ(例えば、３３０)のトランジスタを有するピッチ上に形成される多くのトランジスタを含み、それらは特定の特徴サイズ(例えば、４Ｆ２、６Ｆ２など)に準拠する。下記で更に記述される通り、アキュムレータ３３１は、検知増幅器３０６とともに、アレイ３３０からのデータを入力として使用し、様々な演算動作を実行し、その結果を、センスラインアドレスアクセスを介してデータ転送することなく (例えば、列復号信号を駆動してデータがローカルＩ／Ｏライン(例えば、図２の２６６−１)を介してアレイと検知回路から外部の回路に転送されようにすることなく ) アレイ３３０に戻して記憶するように機能する。
図３に示された例では、アキュムレータ３３１に対応する回路は、センスラインＤ及びＤ の各々に結合された５個のトランジスタを含むが、実施形態はこの例に限定されない。トランジスタ３０７−１及び３０７−２は、それぞれセンスラインＤ及びＤ に結合された第１ソース／ドレイン領域、並びに交差結合ラッチ に結合された (例えば、交差結合ＮＭＯＳトランジスタ３０８-1及び３０８−２並びに交差結合トランジスタ３０９−１及び３０９−２などの一対の交差結合トランジスタのゲートに結合された) 第２のソース／ドレイン領域を有している。本明細書で、更に、記述の通り、トランジスタ３０８−１、３０８−２、３０９−１及び３０９−２を含む交差結合ラッチは、二次ラッチということができる(検知増幅器３０６に対応する交差結合ラッチは、この明細書では一次ラッチということができる)。
トランジスタ３０７−１及び３０７−２は、パストランジスタということができ、それぞれのセンスラインＤ及びＤ 上の電圧または電流をトランジスタ３０８−１、３０８−２、３０９−１及び３０９−２を含む交差結合ラッチの入力（例えば、二次ラッチの入力）に渡すために、それぞれの信号３１１−１(Ｐａｓｓｄ)及び３１１−２(Ｐａｓｓｄｂ) を介してパストランジスタを有効にする。この例では、トランジスタ３０７−１の第２ソース／ドレイン領域は、トランジスタ３０８−１及び３０９−１の第１ソース／ドレイン領域並びにトランジスタ３０８−２及び３０９−２のゲートに結合される。同様に、トランジスタ３０７−２の第２ソース／ドレイン領域は、トランジスタ３０８−２及び３０９−２の第１ソース／ドレイン領域並びにトランジスタ３０８−１及び３０９−１のゲートに結合される。
トランジスタ３０８−１及び３０８−２の第２ソース／ドレイン領域は、ネガティブ制御信号３１２−１（Ａｃｃｕｍｂ）に共通に結合される。トランジスタ３０９−１及び３０９−２の第２ソース／ドレイン領域は、ポジティブ制御信号３１２−２（Ａｃｃｕｍ）に共通に結合される。Ａｃｃｕｍ信号３１２−２は、供給電圧（例えば、Ｖｃｃ）であり、Ａｃｃｕｍｂ信号は、基準電圧（例えば、接地）であってもよい。イネーブル信号３１２−１及び３１２−２は、二次ラッチに対応するトランジスタ３０８−１、３０８−２、３０９−１及び３０９−２を含むラッチを起動する。起動された検知増幅器対は共通ノード３１７−１及び共通ノード３１７−２の間の差動電圧を増幅するよう作用し、ノード３１７−１はＡｃｃｕｍ信号及びＡｃｃｕｍｂ信号の１つに対して（例えば、Ｖｃｃ及び接地の１つに対して）駆動され、ノード３１７−２はＡｃｃｕｍ信号及びＡｃｃｕｍｂ信号の他の１つに対して駆動される。下で更に記述される通り、信号３１２−１及び３１２−２は、二次ラッチは論理演算（例えば、論理積演算）を実行するために使用されながら、アキュムレータとして機能するので、「Ａｃｃｕｍ」及び「Ａｃｃｕｍｂ」という符号が付されている。幾つかの実施形態において、アキュムレータは、二次ラッチを形成する交差結合トランジスタ３０８−１、３０８−２、３０９−１及び３０９−２並びにパストランジスタ３０７−１及び３０８−２を含む。
この例においては、アキュムレータ３３１は、それぞれディジットラインＤ及びＤ＿に結合された第１ソース／ドレイン領域を有する反転トランジスタ３１４−１及び３１４−２をも含む。トランジスタ３１４−１及び３１４−２の第２ソース／ドレイン領域は、トランジスタ３１６−１及び３１６−２の第１ソース／ドレイン領域にそれぞれ結合されている。トランジスタ３１６−１及び３１６−２の第２ソース／ドレイン領域は接地することができる。トランジスタ３１４−１及び３１４−２のゲートは、信号３１３（ＩｎｖＤ）に結合されている。トランジスタ３１６−１のゲートは、トランジスタ３０８−２のゲート、トランジスタ３０９−２のゲート及びトランジスタ３０８−１の第１ソース／ドレイン領域もまた結合されている共通ノード３１７−１に結合されている。相補的に、トランジスタ３１６−２のゲートは、トランジスタ３０８−１のゲート、トランジスタ３０９−１のゲート及びトランジスタ３０８−２の第１ソース／ドレイン領域もまた結合されている共通ノード３１７−２に結合されている。そのため、信号ＩｎｖＤを有効にすることによって、反転動作を実行することができ、この信号は二次ラッチに記憶されたデータ値を反転し、反転された値は駆動されてセンスライン３０５−１及び３０５−２に向けられる。
幾つかの実施形態において、図２に関連して上述のように、アキュムレータは極値の識別に関連して論理積演算を実行するために使用することができる。例えば、特定のセルに記憶されたデータ値は、対応する検知増幅器３０６によって検知することができる。データ値は、Ｐａｓｓｄ（３１１−１）及びＰａｓｓｄｂ（３１１−２）信号並びにＡｃｃｕｍｂ（３１２−１）およびＡｃｃｕｍ（３１２−２）信号を起動することによってアキュムレータ３３１のデータラッチに転送することができる。アキュムレータ３３１に記憶されたデータ値と同じセンスラインに結合された異なった特定のセルに記憶されたデータ値との論理積演算を行うために、その異なった特定のセルに結合されたアクセスラインを起動することができる。検知増幅器３０６は起動する（例えば、駆動する）ことができ、センスライン３０５−１及び３０５−２の差動信号を増幅する。Ｐａｓｓｄ（３１１−１）のみを起動すると（例えば、Ｐａｓｓｄｂ（３１１−２）を不起動状態にしながら）、センスライン３０５−１の電圧信号（例えば、論理「１」または論理「０」に対応するＶｃｃ）に対応するデータ値を累積することになる。Ａｃｃｕｍｂ及びＡｃｃｕｍ信号は、論理積演算の間は起動されたままである。
従って、異なった特定のセルに記憶されている（及び検知増幅器３０６で検知される）データ値が論理「０」の場合、アキュムレータの二次ラッチで記憶される値は、論理「０」を記憶するように、低にアサートされる（例えば、０Ｖのような接地電圧）。しかし、異なった特定のセルに記憶されている（及び検知増幅器３０６で検知される）値が論理「０」ではない場合、アキュムレータの二次ラッチは以前の値を保持する。従って、アキュムレータは、それが前に論理「１」を記憶しており、かつ異なった特定のセルが論理「１」を記憶している場合にのみ、論理「１」を記憶する。このため、アキュムレータ３３１は、論理積演算を実行するように動作する。上述の通り、反転信号３１３は、アキュムレータ３３１によって記憶されているデータ値を反転するために起動することができ、例えば、上述の通り、最小データ値を識別することに使用することができる。
図４は本開示の幾つかの実施形態による極値の識別方法の一例を示している。ブロック４７０で、本方法はメモリアレイのベクトルとして記憶されているＮ個のセットの極値の位置の決定を含む。極値の位置の決定は、Ｎ個の値に関して一定である回数の動作を含むことができる。つまり、極値の位置の決定動作の数は、Ｎの値が増加及び／または減少する際に、一定のままである。Ｎ個のセットは、メモリアレイにビットベクトルとして記憶できる。各ビットベクトルは、１０進数を表すことができる。例えば、４メモリセルのビットベクトル(例えば、図２のメモリセル２０３−２、２０３−６、２０３−１０及び２０３−１４)１０進数値(例えば、数値３)を表す4メモリセルの各々(例えば、２進数の「０」、 「０」、 「１」及び「１」)の各々の２進数値を記憶できる。
極値を決定する動作数は、ベクトル(例えば、ビットベクトル)の数値(１０進数値)を符号化するために使用される行ライン数に関して変化することができる。例えば、センスラインに結合された垂直の１０メモリセル(１０進数値を表す１０の２進数値に対応する)に記憶された１０進数値は、極値を決めるために、垂直の１００メモリセルに記憶された１０進数値とは異なる数の動作を取ることができる。極値を決定する動作数はターゲット値がメモリセルに記憶されているかどうかの決定を含むことができる。一例では、ターゲット値が最大値の位置を決定するとき、２進数値「１」を含むことができる。一例では、最小値を決定するとき、２進数値「０」を含むことができる。しかし、実施形態は、極値を表すとき、特定ターゲットの２進数値に限定されない。
本開示ブロック４７２では、本方法は、極値の決定された位置に基づき、センスラインに結合されたメモリセルを読むことによる極値の決定を含むことができる。例えば、図２において、メモリセル２０３−１４は、最大値を示す論理積演算（例えば、メモリセル２０３−１４の２進数値「１」のメモリセル２０３−１０の２進数値「１」との論理積演算を実行する）からターゲットデータ値（例えば、２進数値「１」）を記憶していると決定することできる。その表示は、動作を実行している間、他のセンスラインに結合されたメモリセルがターゲットデータ値を含まないということを決定する幾つかの動作に基づくことができる。
図５は本開示による幾つかの実施形態による極値の識別方法の一例を示す。極値は、最大値または最小値を含むことができる。最大値を決定するとき、ターゲットデータ値は２進数1を含むことができる。最小値を決定するとき、ターゲットデータ値は２進数０を含むことができる。メモリセルの一群は、メモリアレイの特定のアクセスライン（例えば、行）に結合された幾つかのセルを含むことができる。ベクトルは、それぞれのメモリアレイのそれぞれのセンスライン（例えば、列）に結合されたセルに記憶され、行の各メモリセルは、複数のセンスラインのそれぞれのセンスラインに結合することができる。複数の極値を決定することができる。例えば、結合されたセルに同じ極値のビットベクトル値を記憶する複数のセンスラインがある場合、複数の極値が決定され、位置を決定することができる。ターゲットデータ値を記憶したメモリセルの群のメモリセルに結合された複数のセンスラインの決定を実行することができる。
ブロック５７４では、本方法は、メモリセルに結合された検知回路により、特定のアクセスラインに結合されたメモリセルの一群に記憶されたデータを検知することを含むことができる。検知は、メモリセルアレイのメモリセルの行を読むことを含むことができる。本方法は、極値を決定するためにセンスラインに結合されたメモリセルに記憶されたデータを読むことを含むことができる。メモリセルの一群（例えば、図２のメモリセル２０３−９〜２０３−１２（「行２」）に記憶された検知データは、出力先アクセスライン（例えば、図２のアクセスライン２０４−５（「行０」）に結合されたメモリセルの一群に記憶することができる。本方法は、特定のアクセスラインに結合されたメモリセルの群に記憶されたデータを検知する前に、出力先アクセスラインに結合されたメモリセルの群にビットマスクを記憶することを含むことができる。ビットマスクは、特定のアクセスラインに結合されたメモリセルの群に記憶されたデータを含むことができる。
本方法は、特定のアクセスラインに結合されたメモリセルの群に記憶されたデータを検知する前に、メモリセルの群に関連付けられた幾つかのアキュムレータに記憶されたデータ値を反転することを含むことができる。本方法は、幾つかのアキュムレータに記憶されているデフォルトデータ値を反転する前に、デフォルトデータ値を記憶させることによって、幾つかのアキュムレータによって前に記憶されていたデータ値を消去することを含むことができる。本方法は、特定のアクセスラインに結合されたメモリセルの群に記憶されているデータを検知した後で、かつ、検知されたデータがターゲットデータ値を含んでいるかどうかの決定する動作を検知回路によって実行する前に、幾つかのアキュムレータに記憶されている、特定のアクセスラインに結合されたメモリセルのグループに記憶されているデータに対応する、幾つかのアキュムレータに記憶されたデータ値の第２の反転の実行を含むことができる。本方法は、出力先アクセスラインに結合されたメモリセルのグループに記憶されているデータと、他のアクセスラインに結合されたメモリセルグループに記憶されているデータを、出力データを提供するために比較する前に、ベクトルの次のより低いインデックスに対応する他のアクセスラインに記憶されているデータを反転することを含むことができる。
ブロック５７６では、本方法は、検知回路により、検知されたデータがターゲットデータ値に含まれるかどうか決定する動作を実行することを含むことができる。検知されたデータがターゲットデータ値を含むかどうかの決定動作の実行は、上述の通り、検知回路のアキュムレータによるブロック論理和演算の実行を含むことができる。検知回路のアキュムレータによって実行されるブロック論理和演算は、Ｉ／Ｏラインをターゲット値に対応するレベルに充電することを含むことができる。ブロック論理和演算は、複数の検知増幅器からＩ／Ｏラインに検知されたデータを転送することを含むことができる。ブロック論理和演算は、検知されたデータの転送に応じてＩ／Ｏラインのレベルが変化するかどうかを決定することを含むことができる。Ｉ／Ｏラインのレベルが変化するかどうかの決定は、二次検知増幅器により、そのレベル変化が少なくとも閾値程度かどうかを検出することを含むことができる。閾値程度の変化レベルは、検知されたデータがターゲットデータ値を記憶することを示すことができる。
ブロック５７８では、本方法は、検知されたデータがターゲットデータ値を含む場合、ターゲットデータ値を記憶するメモリセルの一群のメモリセルに結合されたセンスラインの位置を決定することを含むことができる。その決定は、アクセスライン（例えば、図２のアクセスライン２０４−５）に結合されたメモリセルの一群に記憶されているデータの、出力を提供するために他のアクセスライン（例えば、図２のアクセスライン２０４−４（「行１））に結合されたメモリセルの一群に記憶されているデータとの比較（例えば、論理積演算を実行すること）を含むことができる。他のアクセスラインは、特定のアクセスラインより低いインデックスの値に対応することができる（例えば、アクセスライン２０４−４に結合されたメモリセルはアクセスライン２０４−３より低いインデックスの値を記憶する）。
動作（例えば、ブロック論理和演算）を、検知回路を使用して比較からの出力に対して、出力データがターゲットデータ値（例えば、２進数値「１」）を含むかどうかを決定するために実行することができる。出力データがターゲットデータ値を含んでいる場合、ターゲットデータ値を記憶する他のアクセスラインに結合されたメモリセル群のメモリセルに結合されたセンスラインの位置を決定するために、決定を実行することができる。ターゲットデータ値を記憶する特定のアクセスラインに結合されたメモリセルの群のメモリセルに結合されたセンスラインの位置の決定は、出力先アクセスラインに結合されたメモリセルのグループに記憶されているデータを次の最上位アクセスラインに結合されたメモリセルの群に記憶されているデータと、追加の出力データを提供するために比較することを含むことができる。次の最上位アクセスラインは、その一方のアクセスラインより低いインデックスのベクトルに対応することができる。ターゲットデータ値を記憶するセンスラインの位置の決定は、検知回路により、追加の出力データがターゲットデータ値を含むかどうか決定するために、動作（例えば、追加のブロック論理和演算）を実行することを含むことができる。追加の出力データがターゲットデータ値を含む場合、ターゲットデータ値を記憶する次の最上位アクセスラインに結合されたメモリセルの群のメモリセルに結合されたセンスラインの位置の決定を実行することができる。
データ値を記憶する最上位アクセスラインとデータ値を記憶する次の最上位アクセスラインとの比較は、その比較の繰り返しと、追加の出力データが次の最上位アクセスラインより低いインデックスのベクトルに対応する各アクセスラインのターゲットデータ値を含むかどうかの決定を含むことができ、それぞれの出力データがターゲット値を含む場合、ターゲットデータ値を記憶しているそれぞれのアクセスラインに結合されたメモリセルの群のメモリセルに結合されたセンスラインの位置の決定を含むことができる。
検知データがターゲットデータ値を含まない場合、本方法は、メモリセルのアレイに結合された検知回路によって、他のアクセスラインに結合されたメモリセルの一群に記憶されているデータの検知を含むことができる。他のアクセスラインは、特定のアクセスラインより低いインデックスのベクトルに対応することができる。検知データがターゲットデータ値を含まない場合、本方法は、検知回路によって、他のアクセスラインに結合されたメモリセルの群から検知されたデータが、ターゲットデータ値を含むかどうか決定する動作を実行する（例えば、次の最上位アクセスラインに結合されたメモリセルについてブロック論理和を実行する）ことを含むことができる。他のアクセスラインに結合されたメモリセルの群から検知されたデータがターゲットデータ値を含む場合、本方法は、ターゲットデータ値を記憶している他のアクセスラインに結合されたメモリセル群のメモリセルに結合されたセンスラインの位置の決定を含むことができる。
特定の実施形態が本明細書で例示説明され記述されているが、当業者は、同じ結果を達成するために計算された構成が説明された特定の実施形態に置換できることを認識するであろう。この開示は、本開示の１つまたは複数の実施形態の改変形態または変形を範囲に含めることを意図している。上述の記載は、例示説明の方法で行われているものであり、限定的なものではないことであることが理解される。上述の実施形態とこの明細書で特に記載していない他の実施形態の組み合わせは、上述の記載を考察することによって、当業者にとって明らかであろう。本開示の1つまたは複数の実施形態の範囲は、上述の構造及び方法が使用される他の応用を含む。従って、本開示の1つまたは複数の実施形態の範囲は、特許請求の範囲を参酌して、特許請求の範囲に基づく権利が及ぶ均等の十分な範囲に沿って決められるべきである。
前述の発明の詳細な説明において、開示を簡素化する目的のために、幾つかの特長は、単一の実施形態にひとまとめにされている。この開示の方法は、本開示の開示された実施形態が、各請求項で明示的に言及されているより多くのの特長を使用しなければならないという意図を反映していると解釈されるべきではない。むしろ、次の請求項が反映している通り、発明の主題は、単一の開示された実施形態の全ての特長より少ないところにある。したがって、以下の請求項は、ここで発明の詳細な説明に組み込まれ、それぞれの請求項は、それ自体が別個の実施形態となっている。

Claims (17)

  1. 極値を識別する方法であって、メモリアレイにベクトルとして記憶されるＮ個のデータ値のセットの極値の位置を決定することを含み、極値の位置を決定する動作の数が、Ｎ個の値に関して一定のままであり、
    前記Ｎ個のデータ値のセットの極値の位置を決定することは、複数のアクセスラインの中のより上位に関連付けされたインデックスを有するアクセスラインであって、ターゲットデータ値を記憶する少なくとも一つのメモリセルが接合されたアクセスラインを検出し、当該検出されたアクセスラインに結合された各メモリセルが記憶しているデータに基づくデータと、前記より上位に関連付けされたインデックスよりも一つ下位に関連付けられたインデックスを有するアクセスラインに結合された各メモリセルが記憶しているデータに基づくデータと、に対する論理積演算を行うことを含む、方法。
  2. 前記極値の位置を決定する前記動作の数は、前記ベクトルの長さに関して変化する、請求項１に記載の方法。
  3. 前記ベクトルは、ビットベクトルであり、各ビットベクトルはそれぞれ数値を表す、請求項１〜２のいずれか一項に記載の方法。
  4. 前記Ｎ個のデータ値のセットの極値の位置を決定することは、
    前記論理積演算の結果に前記ターゲットデータ値が存在する場合は、前記論理積演算の結果と、前記下位に関連付けられたインデックスよりも更に一つ下位に関連付けされたインデックスを有するアクセスラインに結合された各メモリセルが記憶しているデータに基づくデータと、に対する論理積演算を行い、
    前記論理積演算の結果に前記ターゲットデータ値が存在しない場合は、前記検出されたアクセスラインに結合された各メモリセルが記憶しているデータに基づくデータと、前記更に一つ下位に関連付けられたインデックスを有するアクセスラインに結合された各メモリセルが記憶しているデータに基づくデータと、に対する論理積演算を行うこと、をさらに含む、請求項１〜３のいずれか一項に記載の方法。
  5. 前記論理積演算の結果に前記ターゲットデータ値が存在するかどうかは、前記論理積演算の結果に対して論理和演算を実行することにより決定される、請求項４に記載の方法。
  6. メモリセルアレイと、前記アレイに結合された制御装置とを含む装置であって、
    前記制御装置は、
    検知回路に、
    第１数のメモリセルの中の１つまたは複数のメモリセルがターゲットデータ値を記憶しているかどうかを決定するために、前記アレイに記憶されている幾つかのビットベクトルの中のより高いインデックスに対応する第１のアクセスラインに結合された前記第１数のメモリセルに記憶されているデータを検知させると共に、前記幾つかのビットベクトルの中のより低いインデックスに対応する第２のアクセスラインに結合された第２数のメモリセルに記憶されているデータを検知させ、
    前記ターゲットデータ値が前記第１数のメモリセル中の１つまたは複数のメモリセルに記憶されているという決定に応答して、前記第１数のメモリセルに記憶されている前記データを前記第２数のメモリセルに記憶されている前記データと比較させ、
    当該比較の結果が、前記第１数のメモリセルの中の前記ターゲットデータ値を記憶している１つまたは複数のメモリセルは前記第２数のメモリセルの中の前記ターゲットデータ値を記憶しているメモリセルと同じセンスラインに結合されている、ことを示していることに応答して、前記メモリセルアレイにおける前記比較の結果を記憶させるように構成される、装置。
  7. メモリセルのアレイにベクトルとして記憶されているデータのセットにおける極値を識別する方法であって、前記方法は、
    前記メモリセルのアレイに結合された検知回路によって、特定のアクセスラインに結合された一群のメモリセルに記憶されたデータを検知すること、
    前記検知回路によって、前記検知されたデータがターゲットデータ値を含んでいるかどうかを決定するために動作を実行すること、及び
    前記検知されたデータが前記ターゲットデータ値を含んでいる場合、前記ターゲットデータ値を記憶している前記一群のメモリセルの中のメモリセルに結合されたセンスラインの位置を決定することを含み、
    前記センスラインの位置を決定することは、前記検知されたデータに基づくデータと前記特定のアクセスラインの次の下位側アクセスラインに結合された一群のメモリセルに記憶されたデータに基づくデータとの論理積演算を前記検知回路によって実行することを含む、方法。
  8. 前記検知回路によって、前記検知されたデータがターゲットデータ値を含んでいるかどうかを決定するために動作を実行することは、前記検知回路によりブロック論理和演算を実行することを含む、請求項７に記載の方法。
  9. 前記ブロック論理和演算を前記検知回路により実行することは、
    Ｉ／Ｏラインを前記ターゲットデータ値に対応するレベルまで充電すること、
    複数の検知増幅器から前記Ｉ／Ｏラインに前記検知されたデータを転送すること、及び
    前記Ｉ／Ｏラインの前記レベルが前記検知されたデータの転送に応じて変化するかどうかを決定することを含む、請求項８に記載の方法。
  10. 前記Ｉ／Ｏラインの前記レベルが前記検知されたデータの転送に応じて変化するかどうかを決定することは、前記レベルが閾値量で変化するかどうかを二次検知増幅器によって検出することを含み、前記Ｉ／Ｏラインの前記レベルが閾値量を越えて変化することは、前記検知されたデータが前記ターゲットデータ値を記憶していることを示す、請求項９に記載の方法。
  11. 前記検知されたデータが前記ターゲットデータ値を含まない場合、
    前記検知回路により、前記特定のアクセスラインより低いベクトルのインデックスに対応する他のアクセスラインに結合された一群のメモリセルに記憶されているデータを検知すること、
    前記検知回路により、前記他のアクセスラインに結合された前記一群のメモリセルから検知されたデータが前記ターゲットデータ値を含むかどうかを決定する動作を実行すること、及び
    前記他のアクセスラインに結合された前記一群のメモリセルから検知されたデータが前記ターゲットデータ値を含む場合、前記他のアクセスラインに結合され且つ前記ターゲットデータ値を記憶するメモリセルに結合されたセンスラインの位置を決定することを更に含む、請求項７〜１０のいずれか一項に記載の方法。
  12. センスラインに沿ってビットベクトルとして数値を記憶するメモリセルアレイ、及び前記アレイに結合された制御回路を含む装置であって、前記制御回路は、
    前記メモリセルアレイに結合された検知回路により、特定のアクセスラインに結合された一群のメモリセルに記憶されているデータを検知すること、
    前記検知回路により、前記検知されたデータがターゲットデータ値を記憶しているかどうかを決定する動作を実行すること、及び
    前記検知されたデータが前記ターゲットデータ値を記憶していることに応答して、前記検知されたデータに基づくデータと前記特定のアクセスラインの次の下位側アクセスラインに結合された一群のメモリセルに記憶されたデータに基づくデータとの論理積演算を前記検知回路によって実行することを含むことにより、前記特定のアクセスラインに結合された一群のメモリセルの中の前記ターゲットデータ値を記憶しているメモリセルに結合されているセンスラインの位置を決定すること、
    を制御するように構成されている、装置。
  13. 前記制御回路は、前記検知されたデータが前記ターゲットデータ値を含んでいるかどうかを決定するために、前記検知回路により、ブロック論理和演算を実行することを制御するように構成される、請求項１２に記載の装置。
  14. センスラインに沿ってビットベクトルとして数値を記憶するメモリセルアレイと、
    前記アレイに結合される制御回路であって、
    第１のアクセスラインに結合された複数の第１メモリセルの各々が最上位ビットの情報として記憶しているデータ値を検知し、前記複数の第１メモリセルの中の少なくとも一つのメモリセルがターゲットデータ値を記憶しているかどうかを決定すること、
    前記複数の第１メモリセルの中の少なくとも一つのメモリセルが前記ターゲットデータ値を記憶しているという決定に応答して、前記複数の第１メモリセルの各々が記憶しているデータ値と、第２アクセスラインに結合された複数の第２メモリセルの各々が前記最上位ビットの次の上位ビットの情報として記憶しているデータ値とを、第１の論理積演算を使用して比較すること、
    前記第１の論理積演算から得られた値が前記ターゲットデータ値を含んでいる場合は、前記第１の論理積演算から得られた値と、第３アクセスラインに結合された複数の第３メモリセルの各々が前記次の上位ビットの更に次の上位ビットの情報として記憶しているデータ値とを、第２の論理積演算を使用して比較すること、及び
    前記第１の論理積演算から得られた値が前記ターゲットデータ値を含んでいない場合は、前記複数の第１メモリセルの各々が記憶しているデータ値と、前記第３メモリセルの各々が記憶しているデータ値とを、第３の論理積演算を使用して比較すること、
    を起こさせるように構成された制御回路と、
    前記メモリセルアレイに結合された検知回路であって、複数の第１、第２および第３のメモリセルの各々が記憶しているデータ値の検知、並びに前記第１、第２および第３の第３の論理積演算を実行するように構成される検知回路と、を含む装置。
  15. 前記検知回路は、
    前記メモリセルアレイの入力／出力（ＩＯ）ラインに電圧を充電するように構成された制御回路と、
    前記メモリセルアレイの複数の相補センスライン対にそれぞれ結合された幾つかの一次検知増幅器と、
    前記幾つかの一次検知増幅器にそれぞれ結合された幾つかのアキュムレータと、
    前記ＩＯラインに結合され、前記ＩＯラインの電圧の変化を検知するよう構成される二次検知増幅器と、を含む、請求項１４に記載の装置。
  16. 複数のセンスライン、複数のアクセスライン、及びこれらセンスラインおよびアクセスラインの交点にそれぞれ配置された複数のメモリセルを有し、前記センスラインに沿った数値に対応するＮ個のビットベクトルを記憶するメモリセルのアレイと、
    前記アレイに結合された回路であって、前記Ｎ個のビットベクトルの中で最大値および最小値の少なくとも一方の数値を取るビットベクトルを決定する回路と、を含み、
    前記回路は、
    前記最大値および最小値の前記少なくとも一方をターゲットとするデータ値を記憶しているメモリセルが少なくとも一つは結合されたアクセスラインであって、前記複数のアクセスラインの中で一番上位に位置するアクセスラインを決定し、
    当該決定されたアクセスラインに結合された複数のメモリセルが記憶しているデータに基づく第１データの各々と、前記決定されたアクセスラインよりも一つだけ下位に位置するアクセスラインに結合された複数のメモリセルが記憶しているデータに基づく第２データの各々と、に対する論理積演算を実行し、
    当該論理積演算の結果が前記ターゲットとするデータ値を含んでいる場合は、前記論理積演算の結果に基づく第３データの各々と、前記一つだけ下位に位置するアクセスラインよりも更に一つだけ下位に位置するアクセスラインに結合された複数のメモリセルが記憶しているデータに基づく第４データの各々と、に対する論理積演算を実行し、
    当該論理積演算の結果が前記ターゲットとするデータ値を含んでいない場合は、前記第１データの各々と、前記第４データの各々と、に対する論理積演算を実行する、ように少なくとも構成されている、装置。
  17. 前記回路は、前記複数のアクセスラインの中で、各ビットベクトルの最上位ビットの情報を記憶しているメモリセルが結合されたアクセスラインから検索を始めて、前記ターゲットとするデータ値を記憶しているメモリセルが少なくとも一つは結合されたアクセスラインを決定する、ようにさらに構成されている請求項１６に記載の装置。
JP2016526329A 2013-10-31 2014-10-07 メモリセルアレイに記憶された極値の識別装置及び方法 Active JP6316952B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/068,973 US9449675B2 (en) 2013-10-31 2013-10-31 Apparatuses and methods for identifying an extremum value stored in an array of memory cells
US14/068,973 2013-10-31
PCT/US2014/059458 WO2015065663A1 (en) 2013-10-31 2014-10-07 Apparatuses and methods for identifying an extremum value stored in an array of memory cells

Publications (2)

Publication Number Publication Date
JP2017500682A JP2017500682A (ja) 2017-01-05
JP6316952B2 true JP6316952B2 (ja) 2018-04-25

Family

ID=52996782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016526329A Active JP6316952B2 (ja) 2013-10-31 2014-10-07 メモリセルアレイに記憶された極値の識別装置及び方法

Country Status (7)

Country Link
US (1) US9449675B2 (ja)
EP (1) EP3063765B1 (ja)
JP (1) JP6316952B2 (ja)
KR (1) KR101954502B1 (ja)
CN (1) CN105814636B (ja)
TW (1) TWI540587B (ja)
WO (1) WO2015065663A1 (ja)

Families Citing this family (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9711206B2 (en) * 2014-06-05 2017-07-18 Micron Technology, Inc. Performing logical operations using sensing circuitry
US9496023B2 (en) * 2014-06-05 2016-11-15 Micron Technology, Inc. Comparison operations on logical representations of values in memory
US9898252B2 (en) 2014-09-03 2018-02-20 Micron Technology, Inc. Multiplication operations in memory
US9836277B2 (en) * 2014-10-01 2017-12-05 Samsung Electronics Co., Ltd. In-memory popcount support for real time analytics
US9940026B2 (en) 2014-10-03 2018-04-10 Micron Technology, Inc. Multidimensional contiguous memory allocation
US10147480B2 (en) 2014-10-24 2018-12-04 Micron Technology, Inc. Sort operation in memory
US9747960B2 (en) 2014-12-01 2017-08-29 Micron Technology, Inc. Apparatuses and methods for converting a mask to an index
US10073635B2 (en) 2014-12-01 2018-09-11 Micron Technology, Inc. Multiple endianness compatibility
US10032493B2 (en) 2015-01-07 2018-07-24 Micron Technology, Inc. Longest element length determination in memory
US10061590B2 (en) 2015-01-07 2018-08-28 Micron Technology, Inc. Generating and executing a control flow
WO2016144726A1 (en) 2015-03-12 2016-09-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10140104B2 (en) 2015-04-14 2018-11-27 Micron Technology, Inc. Target architecture determination
US9959923B2 (en) 2015-04-16 2018-05-01 Micron Technology, Inc. Apparatuses and methods to reverse data stored in memory
US10073786B2 (en) 2015-05-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for compute enabled cache
US11164033B2 (en) 2015-05-29 2021-11-02 Micron Technology, Inc. Histogram creation process for memory devices
US9704541B2 (en) 2015-06-12 2017-07-11 Micron Technology, Inc. Simulating access lines
US9921777B2 (en) 2015-06-22 2018-03-20 Micron Technology, Inc. Apparatuses and methods for data transfer from sensing circuitry to a controller
US9996479B2 (en) 2015-08-17 2018-06-12 Micron Technology, Inc. Encryption of executables in computational memory
US9905276B2 (en) 2015-12-21 2018-02-27 Micron Technology, Inc. Control of sensing components in association with performing operations
US9952925B2 (en) * 2016-01-06 2018-04-24 Micron Technology, Inc. Error code calculation on sensing circuitry
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US9892767B2 (en) 2016-02-12 2018-02-13 Micron Technology, Inc. Data gathering in memory
US9971541B2 (en) 2016-02-17 2018-05-15 Micron Technology, Inc. Apparatuses and methods for data movement
US10956439B2 (en) 2016-02-19 2021-03-23 Micron Technology, Inc. Data transfer with a bit vector operation device
US9899070B2 (en) 2016-02-19 2018-02-20 Micron Technology, Inc. Modified decode for corner turn
US9697876B1 (en) 2016-03-01 2017-07-04 Micron Technology, Inc. Vertical bit vector shift in memory
US9997232B2 (en) 2016-03-10 2018-06-12 Micron Technology, Inc. Processing in memory (PIM) capable memory device having sensing circuitry performing logic operations
US10262721B2 (en) 2016-03-10 2019-04-16 Micron Technology, Inc. Apparatuses and methods for cache invalidate
US10379772B2 (en) 2016-03-16 2019-08-13 Micron Technology, Inc. Apparatuses and methods for operations using compressed and decompressed data
US9910637B2 (en) 2016-03-17 2018-03-06 Micron Technology, Inc. Signed division in memory
US10120740B2 (en) 2016-03-22 2018-11-06 Micron Technology, Inc. Apparatus and methods for debugging on a memory device
US10388393B2 (en) 2016-03-22 2019-08-20 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US11074988B2 (en) 2016-03-22 2021-07-27 Micron Technology, Inc. Apparatus and methods for debugging on a host and memory device
US10977033B2 (en) 2016-03-25 2021-04-13 Micron Technology, Inc. Mask patterns generated in memory from seed vectors
US10474581B2 (en) 2016-03-25 2019-11-12 Micron Technology, Inc. Apparatuses and methods for cache operations
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10430244B2 (en) 2016-03-28 2019-10-01 Micron Technology, Inc. Apparatuses and methods to determine timing of operations
US10453502B2 (en) 2016-04-04 2019-10-22 Micron Technology, Inc. Memory bank power coordination including concurrently performing a memory operation in a selected number of memory regions
US10607665B2 (en) 2016-04-07 2020-03-31 Micron Technology, Inc. Span mask generation
FR3050347B1 (fr) * 2016-04-18 2019-03-22 Continental Automotive France Decodeur rds
US9818459B2 (en) 2016-04-19 2017-11-14 Micron Technology, Inc. Invert operations using sensing circuitry
US9659605B1 (en) 2016-04-20 2017-05-23 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10153008B2 (en) 2016-04-20 2018-12-11 Micron Technology, Inc. Apparatuses and methods for performing corner turn operations using sensing circuitry
US10042608B2 (en) 2016-05-11 2018-08-07 Micron Technology, Inc. Signed division in memory
US9659610B1 (en) 2016-05-18 2017-05-23 Micron Technology, Inc. Apparatuses and methods for shifting data
US10049707B2 (en) 2016-06-03 2018-08-14 Micron Technology, Inc. Shifting data
US10387046B2 (en) 2016-06-22 2019-08-20 Micron Technology, Inc. Bank to bank data transfer
US10037785B2 (en) 2016-07-08 2018-07-31 Micron Technology, Inc. Scan chain operation in sensing circuitry
CN118468126A (zh) * 2016-07-17 2024-08-09 Gsi 科技公司 在恒定的处理时间内查找k个极值
US12073328B2 (en) 2016-07-17 2024-08-27 Gsi Technology Inc. Integrating a memory layer in a neural network for one-shot learning
US10388360B2 (en) 2016-07-19 2019-08-20 Micron Technology, Inc. Utilization of data stored in an edge section of an array
US10733089B2 (en) 2016-07-20 2020-08-04 Micron Technology, Inc. Apparatuses and methods for write address tracking
US10387299B2 (en) 2016-07-20 2019-08-20 Micron Technology, Inc. Apparatuses and methods for transferring data
US9972367B2 (en) 2016-07-21 2018-05-15 Micron Technology, Inc. Shifting data in sensing circuitry
US9767864B1 (en) 2016-07-21 2017-09-19 Micron Technology, Inc. Apparatuses and methods for storing a data value in a sensing circuitry element
US10303632B2 (en) 2016-07-26 2019-05-28 Micron Technology, Inc. Accessing status information
US10468087B2 (en) 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US9990181B2 (en) 2016-08-03 2018-06-05 Micron Technology, Inc. Apparatuses and methods for random number generation
US11029951B2 (en) 2016-08-15 2021-06-08 Micron Technology, Inc. Smallest or largest value element determination
US10606587B2 (en) 2016-08-24 2020-03-31 Micron Technology, Inc. Apparatus and methods related to microcode instructions indicating instruction types
US10466928B2 (en) 2016-09-15 2019-11-05 Micron Technology, Inc. Updating a register in memory
US10387058B2 (en) 2016-09-29 2019-08-20 Micron Technology, Inc. Apparatuses and methods to change data category values
US10014034B2 (en) 2016-10-06 2018-07-03 Micron Technology, Inc. Shifting data in sensing circuitry
US10529409B2 (en) 2016-10-13 2020-01-07 Micron Technology, Inc. Apparatuses and methods to perform logical operations using sensing circuitry
US9805772B1 (en) 2016-10-20 2017-10-31 Micron Technology, Inc. Apparatuses and methods to selectively perform logical operations
CN109376113B (zh) * 2016-11-03 2021-12-14 中科寒武纪科技股份有限公司 Slam运算装置和方法
US10373666B2 (en) 2016-11-08 2019-08-06 Micron Technology, Inc. Apparatuses and methods for compute components formed over an array of memory cells
US10423353B2 (en) 2016-11-11 2019-09-24 Micron Technology, Inc. Apparatuses and methods for memory alignment
US9761300B1 (en) 2016-11-22 2017-09-12 Micron Technology, Inc. Data shift apparatuses and methods
US10402340B2 (en) 2017-02-21 2019-09-03 Micron Technology, Inc. Memory array page table walk
US10403352B2 (en) 2017-02-22 2019-09-03 Micron Technology, Inc. Apparatuses and methods for compute in data path
US10268389B2 (en) 2017-02-22 2019-04-23 Micron Technology, Inc. Apparatuses and methods for in-memory operations
US10838899B2 (en) 2017-03-21 2020-11-17 Micron Technology, Inc. Apparatuses and methods for in-memory data switching networks
US10185674B2 (en) 2017-03-22 2019-01-22 Micron Technology, Inc. Apparatus and methods for in data path compute operations
US11222260B2 (en) 2017-03-22 2022-01-11 Micron Technology, Inc. Apparatuses and methods for operating neural networks
US10049721B1 (en) 2017-03-27 2018-08-14 Micron Technology, Inc. Apparatuses and methods for in-memory operations
JP6854686B2 (ja) * 2017-04-04 2021-04-07 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US10043570B1 (en) 2017-04-17 2018-08-07 Micron Technology, Inc. Signed element compare in memory
US10147467B2 (en) * 2017-04-17 2018-12-04 Micron Technology, Inc. Element value comparison in memory
US9997212B1 (en) 2017-04-24 2018-06-12 Micron Technology, Inc. Accessing data in memory
US10942843B2 (en) 2017-04-25 2021-03-09 Micron Technology, Inc. Storing data elements of different lengths in respective adjacent rows or columns according to memory shapes
US10236038B2 (en) 2017-05-15 2019-03-19 Micron Technology, Inc. Bank to bank data transfer
US10068664B1 (en) 2017-05-19 2018-09-04 Micron Technology, Inc. Column repair in memory
US10013197B1 (en) 2017-06-01 2018-07-03 Micron Technology, Inc. Shift skip
US10262701B2 (en) 2017-06-07 2019-04-16 Micron Technology, Inc. Data transfer between subarrays in memory
US10152271B1 (en) 2017-06-07 2018-12-11 Micron Technology, Inc. Data replication
US10318168B2 (en) 2017-06-19 2019-06-11 Micron Technology, Inc. Apparatuses and methods for simultaneous in data path compute operations
US10162005B1 (en) 2017-08-09 2018-12-25 Micron Technology, Inc. Scan chain operations
US10514914B2 (en) * 2017-08-29 2019-12-24 Gsi Technology Inc. Method for min-max computation in associative memory
US10534553B2 (en) 2017-08-30 2020-01-14 Micron Technology, Inc. Memory array accessibility
US10416927B2 (en) 2017-08-31 2019-09-17 Micron Technology, Inc. Processing in memory
US10346092B2 (en) 2017-08-31 2019-07-09 Micron Technology, Inc. Apparatuses and methods for in-memory operations using timing circuitry
US10741239B2 (en) 2017-08-31 2020-08-11 Micron Technology, Inc. Processing in memory device including a row address strobe manager
US10409739B2 (en) 2017-10-24 2019-09-10 Micron Technology, Inc. Command selection policy
CN109920461B (zh) * 2017-12-12 2021-02-02 杭州潮盛科技有限公司 一种基于薄膜晶体管的阻变存储器
US10522210B2 (en) 2017-12-14 2019-12-31 Micron Technology, Inc. Apparatuses and methods for subarray addressing
US10332586B1 (en) 2017-12-19 2019-06-25 Micron Technology, Inc. Apparatuses and methods for subrow addressing
US10614875B2 (en) 2018-01-30 2020-04-07 Micron Technology, Inc. Logical operations using memory cells
US11194477B2 (en) 2018-01-31 2021-12-07 Micron Technology, Inc. Determination of a match between data values stored by three or more arrays
US10437557B2 (en) 2018-01-31 2019-10-08 Micron Technology, Inc. Determination of a match between data values stored by several arrays
CN108446097B (zh) * 2018-03-09 2021-06-25 恒烁半导体(合肥)股份有限公司 一种基于NOR Flash模块的数据运算方法
US10725696B2 (en) 2018-04-12 2020-07-28 Micron Technology, Inc. Command selection policy with read priority
US10440341B1 (en) 2018-06-07 2019-10-08 Micron Technology, Inc. Image processor formed in an array of memory cells
US10622065B2 (en) * 2018-09-12 2020-04-14 Micron Technology, Inc. Dedicated commands for memory operations
US11175915B2 (en) 2018-10-10 2021-11-16 Micron Technology, Inc. Vector registers implemented in memory
US10769071B2 (en) 2018-10-10 2020-09-08 Micron Technology, Inc. Coherent memory access
US10483978B1 (en) 2018-10-16 2019-11-19 Micron Technology, Inc. Memory device processing
US11184446B2 (en) 2018-12-05 2021-11-23 Micron Technology, Inc. Methods and apparatus for incentivizing participation in fog networks
US12118056B2 (en) 2019-05-03 2024-10-15 Micron Technology, Inc. Methods and apparatus for performing matrix transformations within a memory array
US11158373B2 (en) * 2019-06-11 2021-10-26 Micron Technology, Inc. Apparatuses, systems, and methods for determining extremum numerical values
US10867655B1 (en) 2019-07-08 2020-12-15 Micron Technology, Inc. Methods and apparatus for dynamically adjusting performance of partitioned memory
US11360768B2 (en) 2019-08-14 2022-06-14 Micron Technolgy, Inc. Bit string operations in memory
US11449577B2 (en) 2019-11-20 2022-09-20 Micron Technology, Inc. Methods and apparatus for performing video processing matrix operations within a memory array
US11853385B2 (en) 2019-12-05 2023-12-26 Micron Technology, Inc. Methods and apparatus for performing diversity matrix operations within a memory array
US11227641B1 (en) 2020-07-21 2022-01-18 Micron Technology, Inc. Arithmetic operations in memory

Family Cites Families (270)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3332069A (en) * 1964-07-09 1967-07-18 Sperry Rand Corp Search memory
US3863233A (en) 1969-12-29 1975-01-28 Goodyear Aerospace Corp Magnetic memory array
US4380046A (en) 1979-05-21 1983-04-12 Nasa Massively parallel processor computer
JPS6032911B2 (ja) 1979-07-26 1985-07-31 株式会社東芝 半導体記憶装置
JPS5852745A (ja) * 1981-09-25 1983-03-29 Nippon Telegr & Teleph Corp <Ntt> 最大値・最小値検索メモリ装置
US4435792A (en) 1982-06-30 1984-03-06 Sun Microsystems, Inc. Raster memory manipulation apparatus
US4727474A (en) 1983-02-18 1988-02-23 Loral Corporation Staging memory for massively parallel processor
JPS6051941A (ja) * 1983-08-31 1985-03-23 Nec Corp 多変数比較回路
EP0214718A3 (en) 1985-07-22 1990-04-04 Alliant Computer Systems Corporation Digital computer
US5201039A (en) 1987-09-30 1993-04-06 Mitsubishi Denki Kabushiki Kaisha Multiple address-space data processor with addressable register and context switching
JPH0831168B2 (ja) 1987-11-06 1996-03-27 沖電気工業株式会社 窓口用自動取引装置
US4843264A (en) 1987-11-25 1989-06-27 Visic, Inc. Dynamic sense amplifier for CMOS static RAM
DE3886742D1 (de) * 1988-08-11 1994-02-10 Siemens Ag Integrierte Halbleiterschaltung mit einem Speicherbereich.
JPH0713858B2 (ja) 1988-08-30 1995-02-15 三菱電機株式会社 半導体記憶装置
JPH02150920A (ja) * 1988-12-01 1990-06-11 Mitsubishi Electric Corp 最大値データ検索方式
US5023838A (en) 1988-12-02 1991-06-11 Ncr Corporation Random access memory device with integral logic capability
US4958378A (en) 1989-04-26 1990-09-18 Sun Microsystems, Inc. Method and apparatus for detecting changes in raster data
US5253308A (en) 1989-06-21 1993-10-12 Amber Engineering, Inc. Massively parallel digital image data processor using pixel-mapped input/output and relative indexed addressing
DE69132495T2 (de) 1990-03-16 2001-06-13 Texas Instruments Inc., Dallas Verteilter Verarbeitungsspeicher
US5034636A (en) 1990-06-04 1991-07-23 Motorola, Inc. Sense amplifier with an integral logic function
US5210850A (en) 1990-06-15 1993-05-11 Compaq Computer Corporation Memory address space determination using programmable limit registers with single-ended comparators
JPH0458323A (ja) * 1990-06-27 1992-02-25 Mitsubishi Electric Corp 最小値データ検索回路
JP3361825B2 (ja) 1990-08-22 2003-01-07 テキサス インスツルメンツ インコーポレイテツド メモリ・アレイ・アーキテクチャ
JPH06103599B2 (ja) 1990-11-16 1994-12-14 三菱電機株式会社 半導体集積回路装置
JPH04239910A (ja) * 1991-01-23 1992-08-27 Nec Corp 多入力最大値演算方法及びその装置
JPH05100824A (ja) * 1991-10-04 1993-04-23 Sony Corp 直列２進データの比較装置
US5325519A (en) 1991-10-18 1994-06-28 Texas Microsystems, Inc. Fault tolerant computer with archival rollback capabilities
FR2685973B1 (fr) 1992-01-03 1994-02-25 France Telecom Point memoire pour memoire associative.
KR950005095Y1 (ko) 1992-03-18 1995-06-22 문정환 양방향성 그로벌 비트 라인을 갖는 dram
KR940004434A (ko) 1992-08-25 1994-03-15 윌리엄 이. 힐러 스마트 다이나믹 랜덤 억세스 메모리 및 그 처리방법
KR950004854B1 (ko) 1992-10-08 1995-05-15 삼성전자 주식회사 반도체 메모리 장치
US5485373A (en) 1993-03-25 1996-01-16 Taligent, Inc. Language-sensitive text searching system with modified Boyer-Moore process
US5440482A (en) 1993-03-25 1995-08-08 Taligent, Inc. Forward and reverse Boyer-Moore string searching of multilingual text having a defined collation order
US5754478A (en) 1993-04-20 1998-05-19 Micron Technology, Inc. Fast, low power, write scheme for memory circuits using pulsed off isolation device
US5369622A (en) 1993-04-20 1994-11-29 Micron Semiconductor, Inc. Memory with isolated digit lines
US5444649A (en) * 1993-06-10 1995-08-22 Apple Computer, Inc. Associative memory system having configurable means for comparing fields in an array of stored data words with corresponding one or more fields in a supplied argument word
JP2663838B2 (ja) 1993-07-27 1997-10-15 日本電気株式会社 半導体集積回路装置
JP3252306B2 (ja) 1993-08-10 2002-02-04 株式会社日立製作所 半導体不揮発性記憶装置
JP3904244B2 (ja) 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JP3251421B2 (ja) 1994-04-11 2002-01-28 株式会社日立製作所 半導体集積回路
US5655113A (en) 1994-07-05 1997-08-05 Monolithic System Technology, Inc. Resynchronization circuit for a memory system and method of operating same
US5481500A (en) 1994-07-22 1996-01-02 International Business Machines Corporation Precharged bit decoder and sense amplifier with integrated latch usable in pipelined memories
US5615404A (en) 1994-10-31 1997-03-25 Intel Corporation System having independently addressable bus interfaces coupled to serially connected multi-ported signal distributors generating and maintaining frame based polling schedule favoring isochronous peripherals
US5638128A (en) 1994-11-08 1997-06-10 General Instrument Corporation Of Delaware Pixel interpolation filters for video decompression processor
US5724366A (en) 1995-05-16 1998-03-03 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device
KR0146530B1 (ko) 1995-05-25 1998-09-15 김광호 단속제어회로를 구비한 반도체 메모리 장치와 제어방법
US7301541B2 (en) 1995-08-16 2007-11-27 Microunity Systems Engineering, Inc. Programmable processor and method with wide operations
US6385634B1 (en) 1995-08-31 2002-05-07 Intel Corporation Method for performing multiply-add operations on packed data
JP2812262B2 (ja) 1995-08-31 1998-10-22 日本電気株式会社 連想記憶装置
JP2817836B2 (ja) 1995-11-30 1998-10-30 日本電気株式会社 半導体メモリ装置
JP3356612B2 (ja) 1996-02-29 2002-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 高速な輪郭スムージング方法及び装置
US6092186A (en) 1996-05-07 2000-07-18 Lucent Technologies Inc. Apparatus and method for aborting un-needed instruction fetches in a digital microprocessor device
US5915084A (en) 1996-09-30 1999-06-22 Advanced Micro Devices, Inc. Scannable sense amplifier circuit
US5991209A (en) 1997-04-11 1999-11-23 Raytheon Company Split sense amplifier and staging buffer for wide memory architecture
JP3592887B2 (ja) 1997-04-30 2004-11-24 株式会社東芝 不揮発性半導体記憶装置
US6510098B1 (en) 1997-05-28 2003-01-21 Cirrus Logic, Inc. Method and apparatus for transferring data in a dual port memory
JPH1115773A (ja) 1997-06-24 1999-01-22 Matsushita Electron Corp 半導体集積回路、コンピュータシステム、データ処理装置及びデータ処理方法
US5935263A (en) 1997-07-01 1999-08-10 Micron Technology, Inc. Method and apparatus for memory array compressed data testing
US6195734B1 (en) 1997-07-02 2001-02-27 Micron Technology, Inc. System for implementing a graphic address remapping table as a virtual register file in system memory
US6181698B1 (en) 1997-07-09 2001-01-30 Yoichi Hariguchi Network routing table using content addressable memory
US6025221A (en) 1997-08-22 2000-02-15 Micron Technology, Inc. Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks
US5991785A (en) * 1997-11-13 1999-11-23 Lucent Technologies Inc. Determining an extremum value and its index in an array using a dual-accumulation processor
US5867429A (en) 1997-11-19 1999-02-02 Sandisk Corporation High density non-volatile flash memory without adverse effects of electric field coupling between adjacent floating gates
US6163862A (en) 1997-12-01 2000-12-19 International Business Machines Corporation On-chip test circuit for evaluating an on-chip signal using an external test signal
JP3488612B2 (ja) 1997-12-11 2004-01-19 株式会社東芝 センス増幅回路
US5986942A (en) 1998-01-20 1999-11-16 Nec Corporation Semiconductor memory device
JPH11260057A (ja) 1998-03-13 1999-09-24 Nec Corp 半導体記憶装置
JPH11265995A (ja) 1998-03-17 1999-09-28 Mitsubishi Electric Corp 半導体記憶装置
JPH11306751A (ja) 1998-04-22 1999-11-05 Toshiba Corp 半導体記憶装置
US6005799A (en) 1998-08-06 1999-12-21 Silicon Aquarius Methods and circuits for single-memory dynamic cell multivalue data storage
US6141286A (en) 1998-08-21 2000-10-31 Micron Technology, Inc. Embedded DRAM architecture with local data drivers and programmable number of data read and data write lines
US7409694B2 (en) 1998-09-09 2008-08-05 Microsoft Corporation Highly componentized system architecture with loadable virtual memory manager
JP2000173269A (ja) 1998-12-08 2000-06-23 Mitsubishi Electric Corp 半導体記憶装置
KR100381968B1 (ko) 1998-12-30 2004-03-24 주식회사 하이닉스반도체 고속동작용디램
US6389507B1 (en) 1999-01-15 2002-05-14 Gigabus, Inc. Memory device search system and method
US5999435A (en) 1999-01-15 1999-12-07 Fast-Chip, Inc. Content addressable memory device
US6134164A (en) 1999-04-22 2000-10-17 International Business Machines Corp. Sensing circuit for a memory cell array
US6741104B2 (en) 1999-05-26 2004-05-25 Micron Technology, Inc. DRAM sense amplifier for low voltages
US6157578A (en) 1999-07-15 2000-12-05 Stmicroelectronics, Inc. Method and apparatus for accessing a memory device
US6208544B1 (en) 1999-09-09 2001-03-27 Harris Corporation Content addressable memory cell providing simultaneous read and compare capability
US6578058B1 (en) 1999-10-06 2003-06-10 Agilent Technologies, Inc. System and method for comparing values from target systems
US7124221B1 (en) 1999-10-19 2006-10-17 Rambus Inc. Low latency multi-level communication interface
US6418498B1 (en) 1999-12-30 2002-07-09 Intel Corporation Integrated system management memory for system management interrupt handler independent of BIOS and operating system
JP4627103B2 (ja) 2000-01-18 2011-02-09 富士通セミコンダクター株式会社 半導体記憶装置及びその制御方法
WO2001057875A1 (fr) 2000-02-04 2001-08-09 Hitachi, Ltd. Dispositif semi-conducteur
WO2001065359A2 (en) 2000-02-29 2001-09-07 Peter Petrov Method and apparatus for building a memory image
JP3983969B2 (ja) 2000-03-08 2007-09-26 株式会社東芝 不揮発性半導体記憶装置
US7028170B2 (en) 2000-03-08 2006-04-11 Sun Microsystems, Inc. Processing architecture having a compare capability
US6678678B2 (en) 2000-03-09 2004-01-13 Braodcom Corporation Method and apparatus for high speed table search
JP3822412B2 (ja) 2000-03-28 2006-09-20 株式会社東芝 半導体記憶装置
US6965648B1 (en) 2000-05-04 2005-11-15 Sun Microsystems, Inc. Source synchronous link integrity validation
FR2809504B1 (fr) * 2000-05-29 2002-12-06 Cit Alcatel Dispositif de selection par valeur numerique d'au moins un element parmi des elements candidats a la selection
KR100869870B1 (ko) 2000-07-07 2008-11-24 모사이드 테크놀로지스, 인코포레이티드 메모리 소자에서의 읽기 명령 수행 방법 및 ｄｒａｍ액세스 방법
US6466499B1 (en) 2000-07-11 2002-10-15 Micron Technology, Inc. DRAM sense amplifier having pre-charged transistor body nodes
US7302582B2 (en) 2000-08-21 2007-11-27 United States Postal Service Delivery point validation system
US6301164B1 (en) 2000-08-25 2001-10-09 Micron Technology, Inc. Antifuse method to repair columns in a prefetched output memory architecture
US6704828B1 (en) 2000-08-31 2004-03-09 Micron Technology, Inc. System and method for implementing data pre-fetch having reduced data lines and/or higher data rates
US6948056B1 (en) * 2000-09-28 2005-09-20 Intel Corporation Maintaining even and odd array pointers to extreme values by searching and comparing multiple elements concurrently where a pointer is adjusted after processing to account for a number of pipeline stages
US6304477B1 (en) * 2001-01-31 2001-10-16 Motorola, Inc. Content addressable magnetic random access memory
US6563754B1 (en) 2001-02-08 2003-05-13 Integrated Device Technology, Inc. DRAM circuit with separate refresh memory
US6769005B1 (en) * 2001-02-13 2004-07-27 Silicon Access Networks Method and apparatus for priority resolution
US6650158B2 (en) 2001-02-21 2003-11-18 Ramtron International Corporation Ferroelectric non-volatile logic elements
US7546438B2 (en) 2001-07-19 2009-06-09 Chung Shine C Algorithm mapping, specialized instructions and architecture features for smart memory computing
US6807614B2 (en) 2001-07-19 2004-10-19 Shine C. Chung Method and apparatus for using smart memories in computing
ITRM20010531A1 (it) 2001-08-31 2003-02-28 Micron Technology Inc Dispositivo rilevatore a bassa potenza e alta tensione per memorie ditipo flash.
US7260672B2 (en) 2001-09-07 2007-08-21 Intel Corporation Using data stored in a destructive-read memory
US7062689B2 (en) 2001-12-20 2006-06-13 Arm Limited Method and apparatus for memory self testing
US20040073773A1 (en) 2002-02-06 2004-04-15 Victor Demjanenko Vector processor architecture and methods performed therein
US6707729B2 (en) 2002-02-15 2004-03-16 Micron Technology, Inc. Physically alternating sense amplifier activation
AU2003221680A1 (en) 2002-04-09 2003-10-27 The Research Foundation Of State University Of New York Multiplier-based processor-in-memory architectures for image and graphics processing
JP2003331598A (ja) 2002-05-13 2003-11-21 Mitsubishi Electric Corp 半導体記憶装置
US7406494B2 (en) 2002-05-14 2008-07-29 Texas Instruments Incorporated Method of generating a cycle-efficient bit-reverse index array for a wireless communication system
JP2003346484A (ja) 2002-05-23 2003-12-05 Mitsubishi Electric Corp 不揮発性半導体記憶装置
US6789099B2 (en) 2002-06-10 2004-09-07 International Business Machines Corporation Sense-amp based adder with source follower evaluation tree
US7054178B1 (en) 2002-09-06 2006-05-30 Etron Technology, Inc. Datapath architecture for high area efficiency
US6987693B2 (en) 2002-09-24 2006-01-17 Sandisk Corporation Non-volatile memory and method with reduced neighboring field errors
US7079407B1 (en) 2002-10-18 2006-07-18 Netlogic Microsystems, Inc. Content addressable memory (CAM) device including match line sensing
US6765834B2 (en) 2002-11-19 2004-07-20 Hewlett-Packard Development Company, L.P. System and method for sensing memory cells of an array of memory cells
US6731542B1 (en) 2002-12-05 2004-05-04 Advanced Micro Devices, Inc. Circuit for accurate memory read operations
KR100546307B1 (ko) 2002-12-05 2006-01-26 삼성전자주식회사 글로벌 입출력라인을 프리차지 및/또는 이퀄라이징하기위한 프리차지 회로를 구비하는 반도체 장치 및프리차지 및/또는 이퀄라이즈하는 트랜지스터의 레이아웃
US6888372B1 (en) 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier
AU2002353406A1 (en) 2002-12-27 2004-07-22 Solid State System Co., Ltd. Nonvolatile memory unit with specific cache
US7346903B2 (en) 2003-02-04 2008-03-18 Sun Microsystems, Inc. Compiling and linking modules of a cycle-based logic design
US6768679B1 (en) 2003-02-10 2004-07-27 Advanced Micro Devices, Inc. Selection circuit for accurate memory read operations
US6819612B1 (en) 2003-03-13 2004-11-16 Advanced Micro Devices, Inc. Apparatus and method for a sense amplifier circuit that samples and holds a reference voltage
US6865122B2 (en) 2003-04-11 2005-03-08 Intel Corporation Reclaiming blocks in a block-alterable memory
US7447720B2 (en) * 2003-04-23 2008-11-04 Micron Technology, Inc. Method for finding global extrema of a set of bytes distributed across an array of parallel processing elements
US7574466B2 (en) * 2003-04-23 2009-08-11 Micron Technology, Inc. Method for finding global extrema of a set of shorts distributed across an array of parallel processing elements
US7454451B2 (en) * 2003-04-23 2008-11-18 Micron Technology, Inc. Method for finding local extrema of a set of values for a parallel processing element
US9015390B2 (en) 2003-04-25 2015-04-21 Micron Technology, Inc. Active memory data compression system and method
DE10319271A1 (de) 2003-04-29 2004-11-25 Infineon Technologies Ag Speicher-Schaltungsanordnung und Verfahren zur Herstellung
JP3898152B2 (ja) 2003-05-27 2007-03-28 ローム株式会社 演算機能付き記憶装置および演算記憶方法
ATE366985T1 (de) 2003-09-04 2007-08-15 Koninkl Philips Electronics Nv Integrierte schaltung und verfahren zum cache- umabbilden
US6956770B2 (en) 2003-09-17 2005-10-18 Sandisk Corporation Non-volatile memory and method with bit line compensation dependent on neighboring operating modes
US7177183B2 (en) 2003-09-30 2007-02-13 Sandisk 3D Llc Multiple twin cell non-volatile memory array and logic block structure and method therefor
US7913125B2 (en) 2003-11-04 2011-03-22 Lsi Corporation BISR mode to test the redundant elements and regular functional memory to avoid test escapes
US6950771B1 (en) 2003-12-09 2005-09-27 Xilinx, Inc. Correlation of electrical test data with physical defect data
US7401281B2 (en) 2004-01-29 2008-07-15 International Business Machines Corporation Remote BIST high speed test and redundancy calculation
US7631236B2 (en) 2004-01-29 2009-12-08 International Business Machines Corporation Hybrid built-in self test (BIST) architecture for embedded memory arrays and an associated method
JP4819316B2 (ja) 2004-02-23 2011-11-24 ルネサスエレクトロニクス株式会社 半導体装置
US7088606B2 (en) 2004-03-10 2006-08-08 Altera Corporation Dynamic RAM storage techniques
US7020017B2 (en) 2004-04-06 2006-03-28 Sandisk Corporation Variable programming of non-volatile memory
US7120063B1 (en) 2004-05-07 2006-10-10 Spansion Llc Flash memory cell and methods for programming and erasing
US8522205B2 (en) 2004-05-18 2013-08-27 Oracle International Corporation Packaging multiple groups of read-only files of an application's components into multiple shared libraries
JP2006127460A (ja) 2004-06-09 2006-05-18 Renesas Technology Corp 半導体装置、半導体信号処理装置、およびクロスバースイッチ
US7061817B2 (en) 2004-06-30 2006-06-13 Micron Technology, Inc. Data path having grounded precharge operation and test compression capability
US7116602B2 (en) 2004-07-15 2006-10-03 Micron Technology, Inc. Method and system for controlling refresh to avoid memory cell data losses
US7434024B2 (en) 2004-08-30 2008-10-07 Ati Technologies, Inc. SIMD processor with register addressing, buffer stall and methods
US20060069849A1 (en) 2004-09-30 2006-03-30 Rudelic John C Methods and apparatus to update information in a memory
US7685365B2 (en) 2004-09-30 2010-03-23 Intel Corporation Transactional memory execution utilizing virtual memory
US20060149804A1 (en) 2004-11-30 2006-07-06 International Business Machines Corporation Multiply-sum dot product instruction with mask and splat
US7230851B2 (en) 2004-12-23 2007-06-12 Sandisk Corporation Reducing floating gate to floating gate coupling effect
KR100673901B1 (ko) 2005-01-28 2007-01-25 주식회사 하이닉스반도체 저전압용 반도체 메모리 장치
US7543119B2 (en) 2005-02-10 2009-06-02 Richard Edward Hessel Vector processor
US7624313B2 (en) 2005-03-28 2009-11-24 Hewlett-Packard Development Company, L.P. TCAM BIST with redundancy
US7196928B2 (en) 2005-04-05 2007-03-27 Sandisk Corporation Compensating for coupling during read operations of non-volatile memory
US7187585B2 (en) 2005-04-05 2007-03-06 Sandisk Corporation Read operation for non-volatile storage that includes compensation for coupling
US7193898B2 (en) 2005-06-20 2007-03-20 Sandisk Corporation Compensation currents in non-volatile memory read operations
KR100720644B1 (ko) 2005-11-17 2007-05-21 삼성전자주식회사 메모리 장치 및 메모리 그 동작 방법
JP4804479B2 (ja) 2005-12-13 2011-11-02 スパンション エルエルシー 半導体装置およびその制御方法
JP5129450B2 (ja) 2006-01-16 2013-01-30 ルネサスエレクトロニクス株式会社 情報処理装置
US8077533B2 (en) 2006-01-23 2011-12-13 Freescale Semiconductor, Inc. Memory and method for sensing data in a memory using complementary sensing scheme
JP4989900B2 (ja) 2006-01-31 2012-08-01 ルネサスエレクトロニクス株式会社 並列演算処理装置
US7400532B2 (en) 2006-02-16 2008-07-15 Micron Technology, Inc. Programming method to reduce gate coupling interference for non-volatile memory
KR100755370B1 (ko) 2006-04-17 2007-09-04 삼성전자주식회사 반도체 메모리 장치
TW200828333A (en) 2006-04-28 2008-07-01 Samsung Electronics Co Ltd Sense amplifier circuit and sense amplifier-based flip-flop having the same
US7752417B2 (en) 2006-06-05 2010-07-06 Oracle America, Inc. Dynamic selection of memory virtualization techniques
US7372715B2 (en) 2006-06-14 2008-05-13 Micron Technology, Inc. Architecture and method for NAND flash memory
US8069377B2 (en) 2006-06-26 2011-11-29 Micron Technology, Inc. Integrated circuit having memory array including ECC and column redundancy and method of operating the same
US7724559B2 (en) 2006-07-14 2010-05-25 International Business Machines Corporation Self-referenced match-line sense amplifier for content addressable memories
US7443729B2 (en) 2006-07-20 2008-10-28 Sandisk Corporation System that compensates for coupling based on sensing a neighbor using coupling
US7885119B2 (en) 2006-07-20 2011-02-08 Sandisk Corporation Compensating for coupling during programming
US7692466B2 (en) 2006-08-18 2010-04-06 Ati Technologies Ulc Sense amplifier based flip-flop
US7805587B1 (en) 2006-11-01 2010-09-28 Nvidia Corporation Memory addressing controlled by PTE fields
US8151082B2 (en) 2007-12-06 2012-04-03 Fusion-Io, Inc. Apparatus, system, and method for converting a storage request into an append data storage command
US7471536B2 (en) 2006-12-08 2008-12-30 Texas Instruments Incorporated Match mismatch emulation scheme for an addressed location in a CAM
US7460387B2 (en) 2007-01-05 2008-12-02 International Business Machines Corporation eDRAM hierarchical differential sense amp
US7743303B2 (en) 2007-01-22 2010-06-22 Micron Technology, Inc. Defective memory block remapping method and system, and memory device and processor-based system using same
US7937535B2 (en) 2007-02-22 2011-05-03 Arm Limited Managing cache coherency in a data processing apparatus
US7804718B2 (en) 2007-03-07 2010-09-28 Mosaid Technologies Incorporated Partial block erase architecture for flash memory
US7492640B2 (en) 2007-06-07 2009-02-17 Sandisk Corporation Sensing with bit-line lockout control in non-volatile memory
JP2009009665A (ja) 2007-06-29 2009-01-15 Elpida Memory Inc 半導体記憶装置
US7996749B2 (en) 2007-07-03 2011-08-09 Altera Corporation Signal loss detector for high-speed serial interface of a programmable logic device
US7489543B1 (en) 2007-07-25 2009-02-10 Micron Technology, Inc. Programming multilevel cell memory arrays
US7694195B2 (en) 2007-08-14 2010-04-06 Dell Products L.P. System and method for using a memory mapping function to map memory defects
US7869273B2 (en) 2007-09-04 2011-01-11 Sandisk Corporation Reducing the impact of interference during programming
US7787319B2 (en) 2007-09-06 2010-08-31 Innovative Silicon Isi Sa Sense amplifier circuitry for integrated circuit having memory cell array, and method of operating same
US8042082B2 (en) 2007-09-12 2011-10-18 Neal Solomon Three dimensional memory in a system on a chip
US7965564B2 (en) 2007-09-18 2011-06-21 Zikbit Ltd. Processor arrays made of standard memory cells
US7663928B2 (en) 2007-10-09 2010-02-16 Ememory Technology Inc. Sense amplifier circuit having current mirror architecture
US8156299B2 (en) 2007-10-19 2012-04-10 Virident Systems Inc. Managing memory systems containing components with asymmetric characteristics
US7924628B2 (en) 2007-11-14 2011-04-12 Spansion Israel Ltd Operation of a non-volatile memory array
US7979667B2 (en) 2007-12-10 2011-07-12 Spansion Llc Memory array search engine
US7755960B2 (en) 2007-12-17 2010-07-13 Stmicroelectronics Sa Memory including a performance test circuit
US8495438B2 (en) 2007-12-28 2013-07-23 Texas Instruments Incorporated Technique for memory imprint reliability improvement
US7808854B2 (en) 2008-02-19 2010-10-05 Kabushiki Kaisha Toshiba Systems and methods for data transfers between memory cells
JP5194302B2 (ja) 2008-02-20 2013-05-08 ルネサスエレクトロニクス株式会社 半導体信号処理装置
US20090254694A1 (en) 2008-04-02 2009-10-08 Zikbit Ltd. Memory device with integrated parallel processing
US8332580B2 (en) 2008-04-02 2012-12-11 Zikbit Ltd. System, method and apparatus for memory with embedded associative section for computations
US7957206B2 (en) 2008-04-04 2011-06-07 Micron Technology, Inc. Read circuitry for an integrated circuit having memory cells and/or a memory cell array, and method of operating same
US8339824B2 (en) 2008-07-02 2012-12-25 Cooke Laurence H Nearest neighbor serial content addressable memory
US8417921B2 (en) * 2008-08-15 2013-04-09 Apple Inc. Running-min and running-max instructions for processing vectors using a base value from a key element of an input vector
US8555037B2 (en) * 2008-08-15 2013-10-08 Apple Inc. Processing vectors using wrapping minima and maxima instructions in the macroscalar architecture
US8259509B2 (en) 2008-08-18 2012-09-04 Elpida Memory, Inc. Semiconductor memory device and method with auxiliary I/O line assist circuit and functionality
ITRM20080543A1 (it) 2008-10-09 2010-04-10 Micron Technology Inc Architettura e metodo per la programmazione di memorie.
KR101596283B1 (ko) 2008-12-19 2016-02-23 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
KR101622922B1 (ko) 2009-03-06 2016-05-20 삼성전자 주식회사 개선된 로컬 입출력라인 프리차아지 스킴을 갖는 반도체 메모리 장치
US8484276B2 (en) 2009-03-18 2013-07-09 International Business Machines Corporation Processing array data on SIMD multi-core processor architectures
KR20100134235A (ko) 2009-06-15 2010-12-23 삼성전자주식회사 반도체 메모리 장치
US7898864B2 (en) 2009-06-24 2011-03-01 Sandisk Corporation Read operation for memory with compensation for coupling based on write-erase cycles
US8412985B1 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Hardwired remapped memory
US8412987B2 (en) 2009-06-30 2013-04-02 Micron Technology, Inc. Non-volatile memory to store memory remap information
US8238173B2 (en) 2009-07-16 2012-08-07 Zikbit Ltd Using storage cells to perform computation
JP4951041B2 (ja) 2009-08-06 2012-06-13 株式会社東芝 半導体記憶装置
US8059438B2 (en) 2009-08-28 2011-11-15 International Business Machines Corporation Content addressable memory array programmed to perform logic operations
US8077532B2 (en) 2009-09-02 2011-12-13 Micron Technology, Inc. Small unit internal verify read in a memory device
US8482975B2 (en) 2009-09-14 2013-07-09 Micron Technology, Inc. Memory kink checking
US8495465B1 (en) 2009-10-15 2013-07-23 Apple Inc. Error correction coding over multiple memory pages
WO2011048522A2 (en) 2009-10-21 2011-04-28 Zikbit Ltd. Neighborhood operations for parallel processing
US9477636B2 (en) 2009-10-21 2016-10-25 Micron Technology, Inc. Memory having internal processors and data communication methods in memory
US8650232B2 (en) * 2009-10-26 2014-02-11 Via Technologies, Inc. System and method for determination of a horizontal minimum of digital values
KR101634340B1 (ko) 2009-11-03 2016-06-28 삼성전자주식회사 반도체 메모리 장치의 프로그램 방법
US8583896B2 (en) 2009-11-13 2013-11-12 Nec Laboratories America, Inc. Massively parallel processing core with plural chains of processing elements and respective smart memory storing select data received from each chain
KR20110054773A (ko) 2009-11-18 2011-05-25 삼성전자주식회사 비트라인 디스털번스를 개선하는 반도체 메모리 장치
US8089815B2 (en) 2009-11-24 2012-01-03 Sandisk Technologies Inc. Programming memory with bit line floating to reduce channel-to-floating gate coupling
US8605015B2 (en) 2009-12-23 2013-12-10 Syndiant, Inc. Spatial light modulator with masking-comparators
JP2011146102A (ja) 2010-01-15 2011-07-28 Elpida Memory Inc 半導体装置及びデータ処理システム
CN102141905B (zh) 2010-01-29 2015-02-25 上海芯豪微电子有限公司 一种处理器体系结构
US8164942B2 (en) 2010-02-01 2012-04-24 International Business Machines Corporation High performance eDRAM sense amplifier
US8533245B1 (en) 2010-03-03 2013-09-10 Altera Corporation Multipliers with a reduced number of memory blocks
WO2011137189A1 (en) 2010-04-27 2011-11-03 Cornell Research Foundation System and methods for mapping and searching objects in multidimensional space
KR101119371B1 (ko) 2010-04-29 2012-03-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 이의 동작 방법
US8559232B2 (en) 2010-05-03 2013-10-15 Aplus Flash Technology, Inc. DRAM-like NVM memory array and sense amplifier design for high temperature and high endurance operation
US8351278B2 (en) 2010-06-23 2013-01-08 International Business Machines Corporation Jam latch for latching memory array output data
KR101143471B1 (ko) 2010-07-02 2012-05-11 에스케이하이닉스 주식회사 센스앰프 및 이를 포함하는 반도체 장치
US20120017039A1 (en) 2010-07-16 2012-01-19 Plx Technology, Inc. Caching using virtual memory
US8462532B1 (en) 2010-08-31 2013-06-11 Netlogic Microsystems, Inc. Fast quaternary content addressable memory cell
US8347154B2 (en) 2010-09-21 2013-01-01 International Business Machines Corporation Use of hashing function to distinguish random and repeat errors in a memory system
US8904115B2 (en) 2010-09-28 2014-12-02 Texas Instruments Incorporated Cache with multiple access pipelines
US8332367B2 (en) 2010-10-20 2012-12-11 International Business Machines Corporation Parallel data redundancy removal
KR101148352B1 (ko) 2010-11-02 2012-05-21 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그의 동작 방법
JP5528987B2 (ja) 2010-11-11 2014-06-25 ピーエスフォー ルクスコ エスエイアールエル 半導体装置
US8553482B2 (en) 2010-11-29 2013-10-08 Apple Inc. Sense amplifier and sense amplifier latch having common control
US9165023B2 (en) * 2011-01-31 2015-10-20 Freescale Semiconductor, Inc. Integrated circuit device and method for determining an index of an extreme value within an array of values
KR20120088973A (ko) 2011-02-01 2012-08-09 삼성전자주식회사 로컬 센스앰프 회로 및 이를 포함하는 반도체 메모리 장치
JP2012174016A (ja) 2011-02-22 2012-09-10 Renesas Electronics Corp データ処理装置およびそのデータ処理方法
JP5259765B2 (ja) 2011-03-29 2013-08-07 株式会社東芝 不揮発性半導体メモリ
US8725730B2 (en) 2011-05-23 2014-05-13 Hewlett-Packard Development Company, L.P. Responding to a query in a data processing system
US8706958B2 (en) 2011-09-01 2014-04-22 Thomas Hein Data mask encoding in data bit inversion scheme
CN103907157B (zh) 2011-10-28 2017-10-17 慧与发展有限责任合伙企业 进行行移位的可移位存储器
US8891297B2 (en) 2011-11-01 2014-11-18 Micron Technology, Inc. Memory cell sensing
US9830158B2 (en) 2011-11-04 2017-11-28 Nvidia Corporation Speculative execution and rollback
KR101321481B1 (ko) 2011-11-04 2013-10-28 에스케이하이닉스 주식회사 반도체 메모리 장치 및 이를 위한 테스트 회로
KR20130052971A (ko) 2011-11-14 2013-05-23 삼성전자주식회사 비휘발성 메모리 장치의 동작 방법
GB2511957B (en) 2011-11-22 2015-02-11 Mips Tech Inc Processor with kernel mode access to user space virtual addresses
US9665371B2 (en) 2011-11-30 2017-05-30 Intel Corporation Providing vector horizontal compare functionality within a vector register
WO2013095592A1 (en) 2011-12-22 2013-06-27 Intel Corporation Apparatus and method for vector compute and accumulate
KR20130072869A (ko) 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 프리차지 회로 및 비휘발성 메모리 장치
US20130286705A1 (en) 2012-04-26 2013-10-31 David B. Grover Low power content addressable memory hitline precharge and sensing circuit
US8938603B2 (en) 2012-05-31 2015-01-20 Samsung Electronics Co., Ltd. Cache system optimized for cache miss detection
US20130332707A1 (en) 2012-06-07 2013-12-12 Intel Corporation Speed up big-number multiplication using single instruction multiple data (simd) architectures
KR102062301B1 (ko) 2013-01-03 2020-01-03 삼성전자주식회사 메모리 장치의 페이지 복사 방법 및 메모리 시스템의 페이지 관리 방법
US20140215185A1 (en) 2013-01-29 2014-07-31 Atmel Norway Fetching instructions of a loop routine
US9158667B2 (en) 2013-03-04 2015-10-13 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9171153B2 (en) 2013-05-17 2015-10-27 Hewlett-Packard Development Company, L.P. Bloom filter with memory element
US8964496B2 (en) 2013-07-26 2015-02-24 Micron Technology, Inc. Apparatuses and methods for performing compare operations using sensing circuitry
US8971124B1 (en) 2013-08-08 2015-03-03 Micron Technology, Inc. Apparatuses and methods for performing logical operations using sensing circuitry
US9430191B2 (en) 2013-11-08 2016-08-30 Micron Technology, Inc. Division operations for memory
US10838865B2 (en) 2014-05-08 2020-11-17 Micron Technology, Inc. Stacked memory device system interconnect directory-based cache coherence methodology
WO2015171905A1 (en) 2014-05-08 2015-11-12 Micron Technology, Inc. In-memory lightweight coherency

Also Published As

Publication number Publication date
WO2015065663A1 (en) 2015-05-07
EP3063765A4 (en) 2018-01-17
CN105814636A (zh) 2016-07-27
KR20160072230A (ko) 2016-06-22
US20150120987A1 (en) 2015-04-30
CN105814636B (zh) 2018-10-30
TW201523627A (zh) 2015-06-16
EP3063765B1 (en) 2021-05-05
US9449675B2 (en) 2016-09-20
TWI540587B (zh) 2016-07-01
EP3063765A1 (en) 2016-09-07
JP2017500682A (ja) 2017-01-05
KR101954502B1 (ko) 2019-03-05

Similar Documents

Publication Publication Date Title
JP6316952B2 (ja) メモリセルアレイに記憶された極値の識別装置及び方法
JP5972501B1 (ja) センシング回路を使用して比較演算を実行するための装置及び方法
US9830955B2 (en) Data shifting
TW201523632A (zh) 可獨立定址的記憶體陣列位址空間
US11508431B2 (en) Logical operations using a logical operation component
CN111656448B (zh) 存储器设备及操作存储器设备的方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170606

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170628

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171010

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180227

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180328

R150 Certificate of patent or registration of utility model

Ref document number: 6316952

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250