JPH05100824A

JPH05100824A - 直列２進データの比較装置

Info

Publication number: JPH05100824A
Application number: JP25792691A
Authority: JP
Inventors: Hiroaki Seto; 浩昭瀬戸
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1991-10-04
Filing date: 1991-10-04
Publication date: 1993-04-23

Abstract

(57)【要約】【目的】構成が簡単で処理時間が短かく且つ直列デー
タのままで比較することのできる最大値を求める比較装
置及び最小値を求める比較装置を提案する。【構成】複数の直列２進データに対し、それぞれ初期
値を“１”とする（ＳＴ−１）比較結果判定用フラグを
対応させる。複数の直列２進データを最上位ビットから
最下位ビットまで順次同一ビット毎に比較し、比較結果
判定用フラグが“１”である直列２進データの同一ビッ
トの内“１”が１個以上あるか否かを判断する（ＳＴ−
２、ＳＴ−３）。その判断結果が肯定のとき、その同一
ビット毎にフラグが“１”のときはそのフラグにそのビ
ットの値を代入し、フラグが“０”のときは、そのフラ
グはそのままとする（ＳＴ−４、ＳＴ−５、ＳＴ−
６）。そして、複数の直列２進データの最上位ビットか
ら最下位ビットまでの判断及び制御が終了したときの比
較結果判定用フラグの値が“１”（又は“０”）の直列
２進データを最大値と判定する（ＳＴ−８）。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は直列２進データの比較装
置に関する。

【０００２】

【従来の技術】従来、ＲＳ−２３２Ｃ形式等の如き直列
２進データ伝送は、信号線の本数が少なくて済むので、
汎用されている。ところで、複数の直列２進データを比
較するには、これら直列２進データをそれぞれ直列−並
列変換器を用いて並列２進データに変換してから行うを
普通としていた。

【０００３】

【発明が解決しようとする課題】かかる従来の２進デー
タの比較装置には、次のような欠点があった。直列２進
データを比較しようとする場合、先ず、その直列２進デ
ータの数に応じた個数の直列−並列変換器を必要とす
る。次に、複数の直列２進データをそれぞれ並列２進デ
ータに変換してから、その間の最大値又は最小値を求め
ようとする場合、並列２進データを一対ずつ比較してそ
の大小関係を判定し、更に、その並列２進データの大き
いもの又は小さいもの同志を選択して同様に一対ずつ比
較し、これを比較すべき並列２進データの数に応じて何
回か繰り返す必要がある。このため、比較すべき並列２
進データが数が多い場合には、それだけ比較処理に要す
る時間が長く成る。又、一度比較された並列２進データ
の中から、大きいもの又は小さいもの同志を選択する選
択回路も必要に成って来る。

【０００４】かかる点に鑑み、本発明は２進データの比
較装置において、構成が簡単で処理時間が短かく且つ直
列データのままで比較することのできる最大値を求める
比較装置及び最小値を求める比較装置を提案しようとす
るものである。

【０００５】

【課題を解決するための手段及び作用】本発明による直
列２進データの比較装置は、図１に示す如く、複数の直
列２進データに対し、それぞれ初期値を“１”（又は
“０”）とする（ＳＴ−１）比較結果判定用フラグを対
応させる。複数の直列２進データを最上位ビットから最
下位ビットまで順次同一ビット毎に比較し、比較結果判
定用フラグが“１”（又は“０”）である直列２進デー
タの同一ビットの内“１”が１個以上あるか否かを判断
する（ＳＴ−２、ＳＴ−３）。その複数の直列２進デー
タの同一ビット毎の判断結果が肯定のとき、その同一ビ
ット毎に比較結果判定用フラグが“１”（又は“０”）
のときはそのフラグにそのビットの値（又はそのビット
の値を反転した値）を代入し、比較結果判定用フラグが
“０”（又は“１”）のときは、そのフラグはそのまま
とする（ＳＴ−４、ＳＴ−５、ＳＴ−６）。そして、複
数の直列２進データの最上位ビットから最下位ビットま
での判断及び制御が終了したときの複数の直列２進デー
タの内比較結果判定用フラグの値が“１”（又は
“０”）の直列２進データを最大値と判定する（ＳＴ−
８）。

【０００６】尚、上述において、直列２進データが２の
補数のときは、複数の直列２進データの同一ビット毎の
判断結果が肯定のとき、その同一ビット毎に比較結果判
定用フラグが“１”（又は“０”）のときは、そのフラ
グに、最上位ビットのときはそのビットの値の反転した
値（又はそのビットの値）を、それ以外のビットのとき
はそのビットの値（又はそのビットの値を反転した値）
をそれぞれ代入するように変更する。

【０００７】又、本発明による直列２進データの比較装
置は、図２に示す如く、複数の直列２進データに対し、
それぞれ初期値を“１”（又は“０”）とする（ＳＴ−
１）比較結果判定用フラグを対応させる。複数の直列２
進データを最上位ビットから最下位ビットまで順次同一
ビット毎に比較し、比較結果判定用フラグが“１”であ
る直列２進データの同一ビットの内“０”が１個以上あ
るか否かを判断する（ＳＴ−２、ＳＴ−３）。その複数
の直列２進データの同一ビット毎の判断結果が肯定のと
き、その同一ビット毎に比較結果判定用フラグが“１”
（又は“０”）のときはそのフラグにそのビットの値の
反転した値（（又はそのビットの値）を代入し、比較結
果判定用フラグが“０”（又は“１”）のときは、その
フラグはそのままとする（ＳＴ−４、ＳＴ−５、ＳＴ−
６）。そして、複数の直列２進データの最上位ビットか
ら最下位ビットまでの判断及び制御が終了したときの複
数の直列２進データの内比較結果判定用フラグの値が
“１”（又は“０”）の直列２進データを最小値と判定
する（ＳＴ−８）。

【０００８】尚、上述において、直列２進データが２の
補数のときは、複数の直列２進データの同一ビット毎の
判断結果が肯定のとき、その同一ビット毎に比較結果判
定用フラグが“１”（又は“０”）のときは、そのフラ
グに、最上位ビットのときはそのビットの値（又はその
ビットの値を反転した値）を、それ以外のビットのとき
はそのビットの値を反転した値（又はそのビットの値）
をそれぞれ代入するように変更する。

【０００９】

【実施例】以下に、図面を参照して、本発明の実施例を
詳細に説明しよう。

【００１０】〔最大値／最小値を求める比較装置の実施
例〕（図３参照）本発明による直列２進データの比較装置（最大値を求め
る比較装置、最小値を求める比較装置）は、図３に示す
如きプログラマブル・アレイ・ロジック（ＰＡＬ）を用
い、これにプログラムを組むことによって実現すること
ができる。ＰＬＡは、ＡＮＤＲＯＭ、ＯＲＲＯＭ、
遅延回路、出力バッファ等を備えたＩＣ（半導体集積回
路）である。複数の直列２進データ１、２、３、‥‥‥
‥‥‥、ＮをＰＬＡのデータ入力部に入力せしめ、その
複数の直列２進データ１、２、３、‥‥‥‥‥‥、Ｎそ
れぞれに対応する比較結果判定用フラグ１、２、３、‥
‥‥‥‥‥、Ｎをフラグ出力部より出力させる。尚、こ
のＰＡＬには、クロック信号、プリセット信号等もそれ
ぞれの入力部に入力される。

【００１１】〔最大値を求める比較装置の実施例〕（図
１及び図４参照）次に、図１のフローチャートを参照して、図４に示す如
き４個の８ビットの直列２進データＡ、Ｂ、Ｃ、Ｄを、
上述のＰＬＡのデータ入力部に入力して比較せしめて、
その最大値を求める比較装置を説明する。これらデータ
Ａ、Ｂ、Ｃ、Ｄに、それぞれ初期値を“１”（“０”も
可）とする比較結果判別用フラグＦＡ、ＦＢ、ＦＣ、Ｆ
Ｄ（ここでは、それぞれ１ビットである）を対応させて
おく。

【００１２】ステップＳＴ−１では、全フラグ（フラグ
ビット）ＦＡ、ＦＢ、ＦＣ、ＦＤの初期値を共に“１”
にプリセットした後、ステップＳＴ−２に移行する。ス
テップＳＴ−２では、比較すべき直列２進データＡ、
Ｂ、Ｃ、ＤをＭＳＢからＬＳＢまで順次同一ビット毎に
入力して比較した後、ステップＳＴ−３に移行する。ス
テップＳＴ−３では、フラグが“１”の直列２進データ
の内、その比較されるＸビット〔ＭＳＢ（８Ｂ）〜ＬＳ
Ｂ（１Ｂ）のいずれか〕が“１”のものが１個以上ある
か否かを判断し、ＮＯであればステップＳＴ−２に戻
り、ＹＥＳであればステップＳＴ−４に移行する。ステ
ップＳＴ−４では、直列２進データＡ〜Ｄの各フラグＦ
Ａ〜ＦＤが“１”であるか否かを判断し、ＹＥＳであれ
ばステップＳＴ−５に移行し、ＮＯであればステップＳ
Ｔ−６に移行する。ステップＳＴ−５では、Ｘビットが
“１”である直列２進データのフラグに、そのＸビット
の値を代入した後、ステップＳＴ−７に移行する。ステ
ップＳＴ−６では、フラグが“０”である直列２進デー
タのフラグをそのまま、即ち、“０”のままとした後、
ステップＳＴ−７に移行する。ステップＳＴ−７では、
直列２進データＡ〜Ｄの全ビットの比較が終了したか否
かが判断され、ＮＯであればステップＳＴ−２に戻り、
ＹＥＳであればステップＳＴ−８に移行する。ステップ
ＳＴ−８では、各直列２進データＡ〜Ｄのフラグを検査
し、フラグが“１”のデータを最大値と判定して、終わ
りと成る。

【００１３】この直列２進データＡ〜Ｄの最大値を求め
る処理過程を更に詳しく説明する。（１）直列２進デー
タＡ〜ＤのフラグＦＡ〜ＦＤをそれぞれＦＡＦＢＦＣＦＤ “１” “１” “１” “１” にプリセットする。

【００１４】（２）直列２進データＡの８ＢＢの８ＢＣの８ＢＤの８Ｂ “１” “１” “１” “１” を比較する。フラグが“１”の直列２進データの内その
８Ｂの値が“１”であるものが１個以上あるので、値が
“１”のフラグＦＡ〜ＦＤに、各８Ｂの値を代入する
と、その各フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “１” “１” “１” と成る。

【００１５】（３）直列２進データＡの７ＢＢの７ＢＣの７ＢＤの７Ｂ “０” “１” “０” “０” を比較する。フラグが“１”の直列２進データの内その
７Ｂの値が“１”であるものが１個以上あるので、値が
“１”のフラグＦＡ〜ＦＤに、各７Ｂの値を代入する
と、その各フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１６】（４）直列２進データＡの６ＢＢの６ＢＣの６ＢＤの６Ｂ “０” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
６Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１７】（５）直列２進データＡの５ＢＢの５ＢＣの５ＢＤの５Ｂ “１” “０” “１” “１” を比較する。フラグが“１”の直列２進データの内その
５Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１８】（６）直列２進データＡの４ＢＢの４ＢＣの４ＢＤの４Ｂ “１” “０” “０” “１” を比較する。フラグが“１”の直列２進データの内その
４Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１９】（７）直列２進データＡの３ＢＢの３ＢＣの３ＢＤの３Ｂ “０” “１” “０” “１” を比較する。フラグが“１”の直列２進データの内その
３Ｂの値が“１”であるもの１個以上あるので、値が
“１”のフラグＦＢに直列２進データＢの３Ｂの値を代
入し、そのフラグＦＡ、ＦＣ、ＦＤはそのままとする。
従って、各フラグＦＡ〜ＦＤはＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００２０】（８）直列２進データＡの２ＢＢの２ＢＣの２ＢＤの２Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
２Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００２１】（９）直列２進データＡの１ＢＢの１ＢＣの１ＢＤの１Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
１Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００２２】（１０）かくして、直列２進データＢの比
較結果判定用フラグＦＢが“１”で、他は全て“０”な
ので、最大値は直列２進データＢ「１１０００１００」
であることが分かる。

【００２３】以上は要するに、複数の直列２進データを
ＭＳＢからＬＳＢまで、順次同一ビットを比較し、ビッ
トの値が“１”の直列２進データだけを残し、そのフラ
グの値を“１”にし、ビットの値が“０”の直列２進デ
ータＡ〜Ｄは捨てて、そのフラグの値を“０”にして行
き、これを繰り返すことによって、最後まで、フラグの
値が“１”を保持した直列２進データが最大値と成るも
のである。

【００２４】〔直列２進データが２の補数の場合の最大
値を求める比較装置の実施例〕尚、直列２進データが２の補数の場合は、最上位ビット
が“０”のときは正数を表し、“１”のときは負数を表
し、それ以外のビットで表される２進数は正数及び負数
とも大小の順序は同じであるから、図１のフローチャー
トにおいて、最上位ビットに限って、ステップＳＴ−５
を「フラグにデータを反転したものを代入する」に変更
する必要がある。２の補数の例を１０進数と対応させて
次に掲げる。

【００２５】２の補数１０進数０１１＋３０１０＋２００１＋１００００１１１ −１１１０ −２１０１ −３１００ −４

【００２６】〔最小値を求める比較装置の実施例〕（図
２及び図４参照）次に、図２のフローチャートを参照して、図４に示す如
き４個の８ビットの直列２進データＡ、Ｂ、Ｃ、Ｄを、
上述のＰＬＡのデータ入力部に入力して比較せしめて、
その最小値を求める比較装置を説明する。これらデータ
Ａ、Ｂ、Ｃ、Ｄにそれぞれ初期値を“１”（“０”も
可）とする比較結果判別用フラグＦＡ、ＦＢ、ＦＣ、Ｆ
Ｄ（ここでは、それぞれ１ビットである）を対応させて
おく。尚、図２のフローチャートにおいて、図１のフロ
ーチャートと異なるところは、ステップＳＴ−３、ＳＴ
−５、ＳＴ−８のところで、他は同じである。

【００２７】ステップＳＴ−１では、全フラグ（フラグ
ビット）ＦＡ、ＦＢ、ＦＣ、ＦＤの初期値をを共に
“１”にプリセットした後、ステップＳＴ−２に移行す
る。ステップＳＴ−２では、比較すべき直列２進データ
Ａ、Ｂ、Ｃ、ＤをＭＳＢからＬＳＢまで順次同一ビット
毎に入力して比較した後、ステップＳＴ−３に移行す
る。ステップＳＴ−３では、フラグが“１”の直列２進
データの内、その比較されるＸビット〔ＭＳＢ（８Ｂ）
〜ＬＳＢ（１Ｂ）のいずれか〕が“０”のものが１個以
上あるか否かを判断し、ＮＯであればステップＳＴ−２
に戻り、ＹＥＳであればステップＳＴ−４に移行する。
ステップＳＴ−４では、直列２進データＡ〜Ｄの各フラ
グＦＡ〜ＦＤが“１”であるか否かを判断し、ＹＥＳで
あればステップＳＴ−５に移行し、ＮＯであればステッ
プＳＴ−６に移行する。ステップＳＴ−５では、Ｘビッ
トが“１”である直列２進データのフラグに、そのＸビ
ットの値の反転した値を代入した後、ステップＳＴ−７
に移行する。ステップＳＴ−６では、フラグが“０”で
ある直列２進データのフラグをそのまま、即ち、“０”
のままとした後、ステップＳＴ−７に移行する。ステッ
プＳＴ−７では、直列２進データＡ〜Ｄの全ビットの比
較が終了したか否かが判断され、ＮＯであればステップ
ＳＴ−２に戻り、ＹＥＳであればステップＳＴ−８に移
行する。ステップＳＴ−８では、各直列２進データＡ〜
Ｄのフラグを検査し、フラグが“１”のデータを最小値
と判定して、終わりと成る。

【００２８】この直列２進データＡ〜Ｄの最小値を求め
る処理過程を更に詳しく説明する。（１）直列２進データＡ〜ＤのフラグＦＡ〜ＦＤを、ＦＡＦＢＦＣＦＤ “１” “１” “１” “１” にプリセットする。

【００２９】（２）直列２進データＡの８ＢＢの８ＢＣの８ＢＤの８Ｂ “１” “１” “１” “１” を比較する。フラグが“１”の直列２進データの内その
８Ｂの値が“０”であるものがないので、各フラグＦＡ
〜ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “１” “１” “１” と成る。

【００３０】（３）直列２進データＡの７ＢＢの７ＢＣの７ＢＤの７Ｂ “０” “１” “０” “０” を比較する。フラグが“１”の直列２進データの内その
７Ｂの値が“０”であるものが１個以上あるので、値が
“１”のフラグＦＡ〜ＦＤに、各７Ｂの値の反転した値
を代入すると、その各フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “０” “１” “１” と成る。

【００３１】（４）直列２進データＡの６ＢＢの６ＢＣの６ＢＤの６Ｂ “０” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
６Ｂの値が“０”であるものが１個以上あるので、値が
“１”のフラグＦＡ、ＦＣ、ＦＤに直列２進データＡ、
Ｃ、Ｄの６Ｂの値の反転した値を代入し、フラグＦＢは
そのままとする。従って、フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “０” “０” “１” と成る。

【００３２】（５）直列２進データＡの５ＢＢの５ＢＣの５ＢＤの５Ｂ “１” “０” “１” “１” を比較する。フラグが“１”の直列２進データの内その
５Ｂの値が“０”であるものがないので、各フラグＦＡ
〜ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “１” と成る。

【００３３】（６）直列２進データＡの４ＢＢの４ＢＣの４ＢＤの４Ｂ “１” “０” “０” “１” を比較する。フラグが“１”の直列２進データの内その
４Ｂの値が“０”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “１” と成る。

【００３４】（７）直列２進データＡの３ＢＢの３ＢＣの３ＢＤの３Ｂ “０” “１” “０” “１” を比較する。フラグが“１”の直列２進データの内その
３Ｂの値が“０”であるものが１個以上あるので、値が
“１”のフラグＦＡ、ＦＤに直列２進データＡ、Ｄの３
Ｂの値の反転した値を代入し、フラグＦＢ、ＦＣはその
ままとし、従って、フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “０” “０” “０” と成る。

【００３５】（８）直列２進データＡの２ＢＢの２ＢＣの２ＢＤの２Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
２Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “０” と成る。

【００３６】（９）直列２進データＡの１ＢＢの１ＢＣの１ＢＤの１Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
１Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “０” と成る。

【００３７】（１０）かくして、直列２進データＢの比
較結果判定用フラグＦＡが“１”で、他は全て“０”な
ので、最小値は直列２進データＡ「１００１１０１１」
であることが分かる。

【００３８】以上は要するに、複数の直列２進データを
ＭＳＢからＬＳＢまで、順次同一ビットを比較し、ビッ
トの値が“０”の直列２進データだけを残し、そのフラ
グの値を“１”にし、ビットの値が“１”の直列２進デ
ータＡ〜Ｄは捨てて、そのフラグの値を“０”にして行
き、これを繰り返すことによって、最後まで、フラグの
値が“１”を保持した直列２進データが最小値と成るも
のである。

【００３９】〔直列２進データが２の補数の場合の最小
値を求める比較装置の実施例〕上述したように、直列２進データが２の補数の場合は、
最上位ビットが“０”のときは正数を表し、“１”のと
きは負数を表し、それ以外のビットで表される２進数は
正数及び負数とも大小の順序は同じであるから、図２の
フローチャートにおいて、最上位ビットに限って、ステ
ップＳＴ−５を「フラグにデータを代入する」に変更す
る必要がある。

【００４０】〔最大値又は最小値を求める比較装置の他
の実施例〕（図５、図６及び図７参照〕２１Ａ〜２１Ｄはそれぞれ直列２進データＡ〜Ｄが入力
される入力端子で、それぞれ同一構成の論理回路２２Ａ
〜２２Ｄの各入力端子１に接続される。論理回路２２Ａ
〜２２Ｄの各出力端子５は、それぞれ直列２進データＡ
〜Ｄの比較結果判定用フラグＦＡ〜ＦＤを得る同一構成
のＤ形フリップフロップ回路２３Ａ〜２３ＤのＤ入力端
子に接続される。又、Ｄ形フリップフロップ回路２３Ａ
〜２３Ｄの各非反転出力端子は、それぞれフラグＦＡ〜
ＦＤの得られる出力端子２４Ａ〜２４Ｄ及び論理回路２
２Ａ〜２２Ｄの各端子６に接続される。入力端子２５か
らの共通のクロック信号が、フリップフロップ回路２３
Ａ〜２３Ｄの各クロック信号入力端子に共通に供給され
る。入力端子２６からの共通のプリセット信号が、フリ
ップフロップ回路２２Ａ〜２２Ｄの各プリセット信号入
力端子に共通に供給される。尚、論理回路２２Ａ〜２２
Ｄの各端子２、３、４及び１５については後述する。

【００４１】この図５の回路が、最大値を求める比較装
置の場合は、論理回路２２Ａ〜２２Ｄは図６に示す論理
回路（１）が採用され、最小値を求める比較装置の場合
は、論理回路２２Ａ〜２２Ｄは図７に示す論理回路
（２）が採用される。

【００４２】〔論理回路（１）〕（図６参照）入力端子１がＡＮＤゲート８、１１の各一方の入力端子
に接続される。端子６がＡＮＤゲート８の他方の入力端
子及びＡＮＤゲート１０、１２の各一方の入力端子に接
続される。ＡＮＤゲート８の出力端子が、端子１５に接
続されると共に、ＯＲゲート９の第１の入力端子に接続
される。入力端子２、３、４がＯＲゲート９の第２、第
３及び第４の入力端子にそれぞれ接続される。ＯＲゲー
ト９の出力端子が、ＡＮＤゲート１０の他方の入力端子
に接続される。ＡＮＤゲート１０の出力端子がＡＮＤゲ
ート１１のの他方の入力端子に接続されると共に、イン
バータ１３を通じてＡＮＤゲート１２の他方の入力端子
に接続される。ＡＮＤゲート１１、１２の各出力端子が
それぞれＯＲゲート１４の各入力端子にそれぞれ接続さ
れる。そして、ＯＲゲート１４の出力端子が出力端子５
に接続される。

【００４３】さて、図６の構成の論理回路２２Ａにおい
ては、ＯＲゲート９の第１の入力端子には、論理回路２
２ＡのＡＮＤゲート８の出力端子が接続され、ＯＲゲー
ト９の第２〜第４の入力端子には、論理回路２２Ｂ〜２
２ＤのＡＮＤゲート８の出力端子がそれぞれ端子１５を
介して接続される。尚、図６の論理回路２２Ｂ〜２２Ｄ
の構成は、論理回路２２Ａの場合と同様であるので、重
複説明を省略する。

【００４４】〔最大値を求める比較装置〕（図５及び図
６参照）次に、図５において、その論理回路２２Ａ〜２２Ｄとし
て、図６の論理回路（１）を採用した最大値を求める比
較装置の機能は、図１のフローチャートに対応する。即
ち、入力端子２１Ａ〜２１Ｄに直列２進データＡ〜Ｄを
供給して、最上位ビットから最下位ビットまで同一ビッ
ト毎に比較する（ステップＳＴ−１に対応）。Ｄ形フリ
ップフロップ回路にプリセットパルスを供給して、その
出力が“１”と成るようにする（ステップＳＴ−２に対
応）。フラグの値が“１”の直列２進データＡ〜Ｄの各
ビットの内“１”が１個以上あれば、ＯＲゲート９の出
力は“１”と成り、このためＡＮＤゲート１０はオンと
成り、全くない場合には（ステップＳＴ−３に対応）、
ＯＲゲート９の出力は“０”と成り、このためＡＮＤゲ
ート１０はオフと成る（ステップＳＴ−３に対応）。フ
ラグの値が“１”であれば、ＡＮＤゲート１０の出力は
“１”と成って、直列２進データのビットの値がＤ形フ
リップフロップ回路によってラッチされてフラグの値と
成り（ステップＳＴ−５に対応）、“０”であればＡＮ
Ｄゲート１０の出力は“０”と成って、Ｄ形フリップフ
ロップ回路にラッチされているフラグの値は変化しない
（ステップＳＴ−６に対応）。尚、ステップＳＴ−７
は、図５及び図６では図示を省略するも、直列２進デー
タのビット毎のクロック信号を計数すれば良い。

【００４５】〔論理回路（２）〕（図７参照）論理回路（２）は、図６の論理回路（１）において、入
力端子１と、ＡＮＤゲート８、１１の入力端子との間に
インバータ７を挿入したものであって、その他の回路構
成は同じである。

【００４６】〔最小値を求める比較装置〕（図５及び図
７参照）次に、図５において、その論理回路２２Ａ〜２２Ｄとし
て、図７の論理回路（１）を採用した最小値を求める比
較装置の機能は、図２のフローチャートに対応する。即
ち、入力端子２１Ａ〜２１Ｄに直列２進データＡ〜Ｄを
供給して、最上位ビットから最下位ビットまで同一ビッ
ト毎に比較する（ステップＳＴ−１に対応）。Ｄ形フリ
ップフロップ回路にプリセットパルスを供給して、その
出力が“１”と成るようにする（ステップＳＴ−２に対
応（ステップＳＴ−１に対応））。フラグの値が“１”
の直列２進データＡ〜Ｄの各ビットの内“０”が１個以
上あれば（ステップＳＴ−３に対応）、ＯＲゲート９の
出力は“１”と成り、このためＡＮＤゲート１０はオン
と成り、全くない場合には、ＯＲゲート９の出力は
“０”と成り、このためＡＮＤゲート１０はオフと成る
（ステップＳＴ−３に対応）。フラグの値が“１”であ
れば、ＡＮＤゲート１０の出力は“１”と成って、直列
２進データのビットの値の反転した値がＤ形フリップフ
ロップ回路によってラッチされてフラグの値と成り（ス
テップＳＴ−５に対応）、“０”であればＡＮＤゲート
１０の出力は“０”と成って、Ｄ形フリップフロップ回
路にラッチされているフラグの値は変化しない（ステッ
プＳＴ−６に対応）。尚、ステップＳＴ−７は、図５及
び図７では図示を省略するも、直列２進データのビット
毎のクロック信号を計数すれば良い。

【００４７】

【発明の効果】上述せる本発明によれば、２進データの
比較装置において、構成が簡単で処理時間が短く且つ直
列データのままで比較することのできる最大値を求める
比較装置及び最小値を求める比較装置を得ることができ
る。特に、比較すべき直列データの数に如何にかかわら
ず、一挙に最大値及び最小値を求めることができる。

【図面の簡単な説明】

【図１】本発明の実施例の最大値を求めるフローチャー
ト

【図２】実施例の最小値を求めるフローチャート

【図３】実施例の比較装置を示すブロック線図

【図４】データの説明図

【図５】実施例の比較装置の他の例を示すブロック線図

【図６】図５の比較装置の論理回路（１）を示すブロッ
ク線図

【図７】図５の比較装置の論理回路（２）を示すブロッ
ク線図

【符号の説明】

７インバータ８ＡＮＤゲート９ＯＲゲート１０ＡＮＤゲート１１ＡＮＤゲート１２ＡＮＤゲート１３インバータ１４ＯＲゲート２２Ａ論理回路２２Ｂ論理回路２２Ｃ論理回路２２Ｄ論理回路２３ＡＤ形フリップフロップ回路２３ＢＤ形フリップフロップ回路２３ＣＤ形フリップフロップ回路２３ＤＤ形フリップフロップ回路

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成３年１１月２１日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】明細書

【発明の名称】直列２進データの比較装置

【特許請求の範囲】

【発明の詳細な説明】

【０００１】

【０００２】

【０００３】

【０００５】

【０００６】又、本発明による直列２進データの比較装
置は、図２に示す如く、複数の直列２進データに対し、
それぞれ初期値を“１”（又は“０”）とする（ＳＴ−
１）比較結果判定用フラグを対応させる。複数の直列２
進データを最上位ビットから最下位ビットまで順次同一
ビット毎に比較し、比較結果判定用フラグが“１”であ
る直列２進データの同一ビットの内“０”が１個以上あ
るか否かを判断する（ＳＴ−２、ＳＴ−３）。その複数
の直列２進データの同一ビット毎の判断結果が肯定のと
き、その同一ビット毎に比較結果判定用フラグが“１”
（又は“０”）のときはそのフラグにそのビットの値の
反転した値（（又はそのビットの値）を代入し、比較結
果判定用フラグが“０”（又は“１”）のときは、その
フラグはそのままとする（ＳＴ−４、ＳＴ−５、ＳＴ−
６）。そして、複数の直列２進データの最上位ビットか
ら最下位ビットまでの判断及び制御が終了したときの複
数の直列２進データの内比較結果判定用フラグの値が
“１”（又は“０”）の直列２進データを最小値と判定
する（ＳＴ−８）。

【０００７】

【０００８】〔最大値／最小値を求める比較装置の実施
例〕（図３参照）本発明による直列２進データの比較装置（最大値を求め
る比較装置、最小値を求める比較装置）は、図３に示す
如きプログラマブル・アレイ・ロジック（ＰＡＬ）を用
い、これにプログラムを組むことによって実現すること
ができる。ＰＡＬは、ＡＮＤＲＯＭ、ＯＲＲＯＭ、
遅延回路、出力バッファ等を備えたＩＣ（半導体集積回
路）である。複数の直列２進データ１、２、３、‥‥‥
‥‥‥、ＮをＰＡＬのデータ入力部に入力せしめ、その
複数の直列２進データ１、２、３、‥‥‥‥‥‥、Ｎそ
れぞれに対応する比較結果判定用フラグ１、２、３、‥
‥‥‥‥‥、Ｎをフラグ出力部より出力させる。尚、こ
のＰＡＬには、クロック信号、プリセット信号等もそれ
ぞれの入力部に入力される。

【０００９】〔最大値を求める比較装置の実施例〕（図
１及び図４参照）次に、図１のフローチャートを参照して、図４に示す如
き４個の８ビットの直列２進データＡ、Ｂ、Ｃ、Ｄを、
上述のＰＡＬのデータ入力部に入力して比較せしめて、
その最大値を求める比較装置を説明する。これらデータ
Ａ、Ｂ、Ｃ、Ｄに、それぞれ初期値を“１”（“０”も
可）とする比較結果判別用フラグＦＡ、ＦＢ、ＦＣ、Ｆ
Ｄ（ここでは、それぞれ１ビットである）を対応させて
おく。

【００１０】ステップＳＴ−１では、全フラグ（フラグ
ビット）ＦＡ、ＦＢ、ＦＣ、ＦＤの初期値を共に“１”
にプリセットした後、ステップＳＴ−２に移行する。ス
テップＳＴ−２では、比較すべき直列２進データＡ、
Ｂ、Ｃ、ＤをＭＳＢからＬＳＢまで順次同一ビット毎に
入力して比較した後、ステップＳＴ−３に移行する。ス
テップＳＴ−３では、フラグが“１”の直列２進データ
の内、その比較されるＸビット〔ＭＳＢ（８Ｂ）〜ＬＳ
Ｂ（１Ｂ）のいずれか〕が“１”のものが１個以上ある
か否かを判断し、ＮＯであればステップＳＴ−２に戻
り、ＹＥＳであればステップＳＴ−４に移行する。ステ
ップＳＴ−４では、直列２進データＡ〜Ｄの各フラグＦ
Ａ〜ＦＤが“１”であるか否かを判断し、ＹＥＳであれ
ばステップＳＴ−５に移行し、ＮＯであればステップＳ
Ｔ−６に移行する。ステップＳＴ−５では、Ｘビットが
“１”である直列２進データのフラグに、そのＸビット
の値を代入した後、ステップＳＴ−７に移行する。ステ
ップＳＴ−６では、フラグが“０”である直列２進デー
タのフラグをそのまま、即ち、“０”のままとした後、
ステップＳＴ−７に移行する。ステップＳＴ−７では、
直列２進データＡ〜Ｄの全ビットの比較が終了したか否
かが判断され、ＮＯであればステップＳＴ−２に戻り、
ＹＥＳであればステップＳＴ−８に移行する。ステップ
ＳＴ−８では、各直列２進データＡ〜Ｄのフラグを検査
し、フラグが“１”のデータを最大値と判定して、終わ
りと成る。

【００１１】この直列２進データＡ〜Ｄの最大値を求め
る処理過程を更に詳しく説明する。（１）直列２進データＡ〜ＤのフラグＦＡ〜ＦＤをそれ
ぞれＦＡＦＢＦＣＦＤ “１” “１” “１” “１” にプリセットする。

【００１２】（２）直列２進データＡの８ＢＢの８ＢＣの８ＢＤの８Ｂ “１” “１” “１” “１” を比較する。フラグが“１”の直列２進データの内その
８Ｂの値が“１”であるものが１個以上あるので、値が
“１”のフラグＦＡ〜ＦＤに、各８Ｂの値を代入する
と、その各フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “１” “１” “１” と成る。

【００１３】（３）直列２進データＡの７ＢＢの７ＢＣの７ＢＤの７Ｂ “０” “１” “０” “０” を比較する。フラグが“１”の直列２進データの内その
７Ｂの値が“１”であるものが１個以上あるので、値が
“１”のフラグＦＡ〜ＦＤに、各７Ｂの値を代入する
と、その各フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１４】（４）直列２進データＡの６ＢＢの６ＢＣの６ＢＤの６Ｂ “０” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
６Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１５】（５）直列２進データＡの５ＢＢの５ＢＣの５ＢＤの５Ｂ “１” “０” “１” “１” を比較する。フラグが“１”の直列２進データの内その
５Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１６】（６）直列２進データＡの４ＢＢの４ＢＣの４ＢＤの４Ｂ “１” “０” “０” “１” を比較する。フラグが“１”の直列２進データの内その
４Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１７】（７）直列２進データＡの３ＢＢの３ＢＣの３ＢＤの３Ｂ “０” “１” “０” “１” を比較する。フラグが“１”の直列２進データの内その
３Ｂの値が“１”であるもの１個以上あるので、値が
“１”のフラグＦＢに直列２進データＢの３Ｂの値を代
入し、そのフラグＦＡ、ＦＣ、ＦＤはそのままとする。
従って、各フラグＦＡ〜ＦＤはＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１８】（８）直列２進データＡの２ＢＢの２ＢＣの２ＢＤの２Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
２Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００１９】（９）直列２進データＡの１ＢＢの１ＢＣの１ＢＤの１Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
１Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “０” “１” “０” “０” と成る。

【００２０】（１０）かくして、直列２進データＢの比
較結果判定用フラグＦＢが“１”で、他は全て“０”な
ので、最大値は直列２進データＢ「１１０００１００」
であることが分かる。

【００２１】以上は要するに、複数の直列２進データを
ＭＳＢからＬＳＢまで、順次同一ビットを比較し、ビッ
トの値が“１”の直列２進データだけを残し、そのフラ
グの値を“１”にし、ビットの値が“０”の直列２進デ
ータＡ〜Ｄは捨てて、そのフラグの値を“０”にして行
き、これを繰り返すことによって、最後まで、フラグの
値が“１”を保持した直列２進データが最大値と成るも
のである。

【００２２】〔最小値を求める比較装置の実施例〕（図
２及び図４参照）次に、図２のフローチャートを参照して、図４に示す如
き４個の８ビットの直列２進データＡ、Ｂ、Ｃ、Ｄを、
上述のＰＡＬのデータ入力部に入力して比較せしめて、
その最小値を求める比較装置を説明する。これらデータ
Ａ、Ｂ、Ｃ、Ｄにそれぞれ初期値を“１”（“０”も
可）とする比較結果判別用フラグＦＡ、ＦＢ、ＦＣ、Ｆ
Ｄ（ここでは、それぞれ１ビットである）を対応させて
おく。尚、図２のフローチャートにおいて、図１のフロ
ーチャートと異なるところは、ステップＳＴ−３、ＳＴ
−５、ＳＴ−８のところで、他は同じである。

【００２３】ステップＳＴ−１では、全フラグ（フラグ
ビット）ＦＡ、ＦＢ、ＦＣ、ＦＤの初期値をを共に
“１”にプリセットした後、ステップＳＴ−２に移行す
る。ステップＳＴ−２では、比較すべき直列２進データ
Ａ、Ｂ、Ｃ、ＤをＭＳＢからＬＳＢまで順次同一ビット
毎に入力して比較した後、ステップＳＴ−３に移行す
る。ステップＳＴ−３では、フラグが“１”の直列２進
データの内、その比較されるＸビット〔ＭＳＢ（８Ｂ）
〜ＬＳＢ（１Ｂ）のいずれか〕が“０”のものが１個以
上あるか否かを判断し、ＮＯであればステップＳＴ−２
に戻り、ＹＥＳであればステップＳＴ−４に移行する。
ステップＳＴ−４では、直列２進データＡ〜Ｄの各フラ
グＦＡ〜ＦＤが“１”であるか否かを判断し、ＹＥＳで
あればステップＳＴ−５に移行し、ＮＯであればステッ
プＳＴ−６に移行する。ステップＳＴ−５では、Ｘビッ
トが“１”である直列２進データのフラグに、そのＸビ
ットの値の反転した値を代入した後、ステップＳＴ−７
に移行する。ステップＳＴ−６では、フラグが“０”で
ある直列２進データのフラグをそのまま、即ち、“０”
のままとした後、ステップＳＴ−７に移行する。ステッ
プＳＴ−７では、直列２進データＡ〜Ｄの全ビットの比
較が終了したか否かが判断され、ＮＯであればステップ
ＳＴ−２に戻り、ＹＥＳであればステップＳＴ−８に移
行する。ステップＳＴ−８では、各直列２進データＡ〜
Ｄのフラグを検査し、フラグが“１”のデータを最小値
と判定して、終わりと成る。

【００２４】この直列２進データＡ〜Ｄの最小値を求め
る処理過程を更に詳しく説明する。（１）直列２進データＡ〜ＤのフラグＦＡ〜ＦＤを、ＦＡＦＢＦＣＦＤ “１” “１” “１” “１” にプリセットする。

【００２５】（２）直列２進データＡの８ＢＢの８ＢＣの８ＢＤの８Ｂ “１” “１” “１” “１” を比較する。フラグが“１”の直列２進データの内その
８Ｂの値が“０”であるものがないので、各フラグＦＡ
〜ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “１” “１” “１” と成る。

【００２６】（３）直列２進データＡの７ＢＢの７ＢＣの７ＢＤの７Ｂ “０” “１” “０” “０” を比較する。フラグが“１”の直列２進データの内その
７Ｂの値が“０”であるものが１個以上あるので、値が
“１”のフラグＦＡ〜ＦＤに、各７Ｂの値の反転した値
を代入すると、その各フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “０” “１” “１” と成る。

【００２７】（４）直列２進データＡの６ＢＢの６ＢＣの６ＢＤの６Ｂ “０” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
６Ｂの値が“０”であるものが１個以上あるので、値が
“１”のフラグＦＡ、ＦＣ、ＦＤに直列２進データＡ、
Ｃ、Ｄの６Ｂの値の反転した値を代入し、フラグＦＢは
そのままとする。従って、フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “０” “０” “１” と成る。

【００２８】（５）直列２進データＡの５ＢＢの５ＢＣの５ＢＤの５Ｂ “１” “０” “１” “１” を比較する。フラグが“１”の直列２進データの内その
５Ｂの値が“０”であるものがないので、各フラグＦＡ
〜ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “１” と成る。

【００２９】（６）直列２進データＡの４ＢＢの４ＢＣの４ＢＤの４Ｂ “１” “０” “０” “１” を比較する。フラグが“１”の直列２進データの内その
４Ｂの値が“０”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “１” と成る。

【００３０】（７）直列２進データＡの３ＢＢの３ＢＣの３ＢＤの３Ｂ “０” “１” “０” “１” を比較する。フラグが“１”の直列２進データの内その
３Ｂの値が“０”であるものが１個以上あるので、値が
“１”のフラグＦＡ、ＦＤに直列２進データＡ、Ｄの３
Ｂの値の反転した値を代入し、フラグＦＢ、ＦＣはその
ままとし、従って、フラグＦＡ〜ＦＤは、ＦＡＦＢＦＣＦＤ “１” “０” “０” “０” と成る。

【００３１】（８）直列２進データＡの２ＢＢの２ＢＣの２ＢＤの２Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
２Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “０” と成る。

【００３２】（９）直列２進データＡの１ＢＢの１ＢＣの１ＢＤの１Ｂ “１” “０” “１” “０” を比較する。フラグが“１”の直列２進データの内その
１Ｂの値が“１”であるものがないので、フラグＦＡ〜
ＦＤはそのままとし、従って、ＦＡＦＢＦＣＦＤ “１” “０” “０” “０” と成る。

【００３３】（１０）かくして、直列２進データＢの比
較結果判定用フラグＦＡが“１”で、他は全て“０”な
ので、最小値は直列２進データＡ「１００１１０１１」
であることが分かる。

【００３４】以上は要するに、複数の直列２進データを
ＭＳＢからＬＳＢまで、順次同一ビットを比較し、ビッ
トの値が“０”の直列２進データだけを残し、そのフラ
グの値を“１”にし、ビットの値が“１”の直列２進デ
ータＡ〜Ｄは捨てて、そのフラグの値を“０”にして行
き、これを繰り返すことによって、最後まで、フラグの
値が“１”を保持した直列２進データが最小値と成るも
のである。

【００３５】〔最大値又は最小値を求める比較装置の他
の実施例〕（図５、図６及び図７参照〕２１Ａ〜２１Ｄはそれぞれ直列２進データＡ〜Ｄが入力
される入力端子で、それぞれ同一構成の論理回路２２Ａ
〜２２Ｄの各入力端子１に接続される。論理回路２２Ａ
〜２２Ｄの各出力端子５は、それぞれ直列２進データＡ
〜Ｄの比較結果判定用フラグＦＡ〜ＦＤを得る同一構成
のＤ形フリップフロップ回路２３Ａ〜２３ＤのＤ入力端
子に接続される。又、Ｄ形フリップフロップ回路２３Ａ
〜２３Ｄの各非反転出力端子は、それぞれフラグＦＡ〜
ＦＤの得られる出力端子２４Ａ〜２４Ｄ及び論理回路２
２Ａ〜２２Ｄの各端子６に接続される。入力端子２５か
らの共通のクロック信号が、フリップフロップ回路２３
Ａ〜２３Ｄの各クロック信号入力端子に共通に供給され
る。入力端子２６からの共通のプリセット信号が、フリ
ップフロップ回路２２Ａ〜２２Ｄの各プリセット信号入
力端子に共通に供給される。尚、論理回路２２Ａ〜２２
Ｄの各端子２、３、４及び１５については後述する。

【００３６】この図５の回路が、最大値を求める比較装
置の場合は、論理回路２２Ａ〜２２Ｄは図６に示す論理
回路（１）が採用され、最小値を求める比較装置の場合
は、論理回路２２Ａ〜２２Ｄは図７に示す論理回路
（２）が採用される。

【００３７】〔論理回路（１）〕（図６参照）入力端子１がＡＮＤゲート８、１１の各一方の入力端子
に接続される。端子６がＡＮＤゲート８の他方の入力端
子及びＡＮＤゲート１０、１２の各一方の入力端子に接
続される。ＡＮＤゲート８の出力端子が、端子１５に接
続されると共に、ＯＲゲート９の第１の入力端子に接続
される。入力端子２、３、４がＯＲゲート９の第２、第
３及び第４の入力端子にそれぞれ接続される。ＯＲゲー
ト９の出力端子が、ＡＮＤゲート１０の他方の入力端子
に接続される。ＡＮＤゲート１０の出力端子がＡＮＤゲ
ート１１のの他方の入力端子に接続されると共に、イン
バータ１３を通じてＡＮＤゲート１２の他方の入力端子
に接続される。ＡＮＤゲート１１、１２の各出力端子が
それぞれＯＲゲート１４の各入力端子にそれぞれ接続さ
れる。そして、ＯＲゲート１４の出力端子が出力端子５
に接続される。

【００３８】さて、図６の構成の論理回路２２Ａにおい
ては、ＯＲゲート９の第１の入力端子には、論理回路２
２ＡのＡＮＤゲート８の出力端子が接続され、ＯＲゲー
ト９の第２〜第４の入力端子には、論理回路２２Ｂ〜２
２ＤのＡＮＤゲート８の出力端子がそれぞれ端子１５を
介して接続される。尚、図６の論理回路２２Ｂ〜２２Ｄ
の構成は、論理回路２２Ａの場合と同様であるので、重
複説明を省略する。

【００３９】〔最大値を求める比較装置〕（図５及び図
６参照）次に、図５において、その論理回路２２Ａ〜２２Ｄとし
て、図６の論理回路（１）を採用した最大値を求める比
較装置の機能は、図１のフローチャートに対応する。即
ち、入力端子２１Ａ〜２１Ｄに直列２進データＡ〜Ｄを
供給して、最上位ビットから最下位ビットまで同一ビッ
ト毎に比較する（ステップＳＴ−１に対応）。Ｄ形フリ
ップフロップ回路にプリセットパルスを供給して、その
出力が“１”と成るようにする（ステップＳＴ−２に対
応）。フラグの値が“１”の直列２進データＡ〜Ｄの各
ビットの内“１”が１個以上あれば、ＯＲゲート９の出
力は“１”と成り、このためＡＮＤゲート１０はオンと
成り、全くない場合には（ステップＳＴ−３に対応）、
ＯＲゲート９の出力は“０”と成り、このためＡＮＤゲ
ート１０はオフと成る（ステップＳＴ−３に対応）。フ
ラグの値が“１”であれば、ＡＮＤゲート１０の出力は
“１”と成って、直列２進データのビットの値がＤ形フ
リップフロップ回路によってラッチされてフラグの値と
成り（ステップＳＴ−５に対応）、“０”であればＡＮ
Ｄゲート１０の出力は“０”と成って、Ｄ形フリップフ
ロップ回路にラッチされているフラグの値は変化しない
（ステップＳＴ−６に対応）。尚、ステップＳＴ−７
は、図５及び図６では図示を省略するも、直列２進デー
タのビット毎のクロック信号を計数すれば良い。

【００４０】〔論理回路（２）〕（図７参照）論理回路（２）は、図６の論理回路（１）において、入
力端子１と、ＡＮＤゲート８、１１の入力端子との間に
インバータ７を挿入したものであって、その他の回路構
成は同じである。

【００４１】〔最小値を求める比較装置〕（図５及び図
７参照）次に、図５において、その論理回路２２Ａ〜２２Ｄとし
て、図７の論理回路（１）を採用した最小値を求める比
較装置の機能は、図２のフローチャートに対応する。即
ち、入力端子２１Ａ〜２１Ｄに直列２進データＡ〜Ｄを
供給して、最上位ビットから最下位ビットまで同一ビッ
ト毎に比較する（ステップＳＴ−１に対応）。Ｄ形フリ
ップフロップ回路にプリセットパルスを供給して、その
出力が“１”と成るようにする（ステップＳＴ−２に対
応（ステップＳＴ−１に対応））。フラグの値が“１”
の直列２進データＡ〜Ｄの各ビットの内“０”が１個以
上あれば（ステップＳＴ−３に対応）、ＯＲゲート９の
出力は“１”と成り、このためＡＮＤゲート１０はオン
と成り、全くない場合には、ＯＲゲート９の出力は
“０”と成り、このためＡＮＤゲート１０はオフと成る
（ステップＳＴ−３に対応）。フラグの値が“１”であ
れば、ＡＮＤゲート１０の出力は“１”と成って、直列
２進データのビットの値の反転した値がＤ形フリップフ
ロップ回路によってラッチされてフラグの値と成り（ス
テップＳＴ−５に対応）、“０”であればＡＮＤゲート
１０の出力は“０”と成って、Ｄ形フリップフロップ回
路にラッチされているフラグの値は変化しない（ステッ
プＳＴ−６に対応）。尚、ステップＳＴ−７は、図５及
び図７では図示を省略するも、直列２進データのビット
毎のクロック信号を計数すれば良い。

【００４２】